JP2002033664A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2002033664A5 JP2002033664A5 JP2001109377A JP2001109377A JP2002033664A5 JP 2002033664 A5 JP2002033664 A5 JP 2002033664A5 JP 2001109377 A JP2001109377 A JP 2001109377A JP 2001109377 A JP2001109377 A JP 2001109377A JP 2002033664 A5 JP2002033664 A5 JP 2002033664A5
- Authority
- JP
- Japan
- Prior art keywords
- charge
- circuit
- folding
- integrating capacitor
- integrating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 description 43
- 238000006243 chemical reaction Methods 0.000 description 11
- 230000000875 corresponding Effects 0.000 description 3
Description
【特許請求の範囲】
【請求項1】 アナログ入力信号を複数の二進出力ビットに変換するアナログ−デジタル変換回路(10)において、前記アナログ入力信号を受け取る反転端子(47)と出力端子(49)を備える演算増幅器(46)と、前記演算増幅器(46)の前記出力端子(49)と前記反転端子(47)との間に接続された積分コンデンサ(44)であって、前記アナログ入力信号の積分値に比例する電荷量を蓄積する積分コンデンサ(44)と、前記演算増幅器(46)の前記出力端子(49)と前記反転端子(47)とに選択的に接続され、前記演算増幅器(46)の出力電荷が第2の所定の電荷レベル(300)に実質的に等しいときに前記積分コンデンサ(44)から第1の所定の電荷(310)を除去する電荷減算回路(36)であって、前記第1の所定の電荷(310)が前記積分コンデンサ(44)から複数回除去され、前記積分コンデンサ(44)からの前記第1の所定の電荷(310)の複数回の除去によって、前記積分コンデンサ(44)の蓄積可能な最大電荷より前記アナログ入力信号の前記積分値が大きくなることができるようにする、当該電荷減算回路(36)と、前記電荷減算回路(36)に接続されたデジタル論理回路(66)であって、前記電荷減算回路(36)によって前記第1の所定の電荷(310)が前記積分コンデンサ(44)から除去された回数を追跡して、前記複数の二進出力ビットのうち少なくとも1ビットを供給する当該デジタル論理回路(66)と、前記演算増幅器(46)の前記出力(49)と前記積分コンデンサ(44)とに接続され、前記積分コンデンサ(44)から前記第1の所定の電荷(310)が前記複数回除去された後に前記積分コンデンサ(44)内に蓄積されている電荷量に実質的に等しい残余電荷量を決定する残余量子化回路(450)であって、前記残余電荷に対応する、前記複数の二進出力ビットのうちの少なくとも1つの追加ビットを供給する当該残余量子化回路(450)と、を備えるアナログ−デジタル変換回路(10)。
【請求項2】 前記演算増幅器(46)の前記出力端子(49)に選択的に接続される低域通過フィルタ回路(582)であって、前記積分コンデンサ(44)から前記第1の所定の電荷(310)を除去した回数が所定の数より少ないときに前記出力端子(49)に接続される当該低域通過フィルタ(582)をさらに備える請求項1のアナログ−デジタル変換回路(10)。
【請求項3】 前記低域通過フィルタ(582)は、直列接続された抵抗(552)及びコンデンサ(553)を備え、
前記第1の所定の電荷が前記積分コンデンサから除去される回数が所定時間にわたって測定される、請求項2のアナログ−デジタル変換回路(10)。
【請求項4】 前記アナログ入力信号は電流信号又は電圧信号で構成されている、請求項1のアナログ−デジタル変換回路(10)。
【請求項5】 前記残余電荷は前記第2の所定の電荷量より少なく、
前記第1の所定の電荷が前記積分コンデンサ(44)から除去されたため、前記第1の所定の電荷は前記積分コンデンサ内の蓄積電荷量より大きい、請求項1のアナログ−デジタル変換回路(10)。
【請求項6】 前記残余量子化回路(450)は、少なくとも1つの積分及び折返し回路(410)を備え、前記積分及び折返し回路(412)の各々はパイプライン直列構成で接続され、前記積分及び折返し回路(412)の各々は、イ)積分及び折返し用残余電荷を受け取る前記少なくとも1つの積分及び折返し回路(410)の先行する積分及び折返し回路(412)の出力部に接続されたサンプル及び保持回路(414)であって、前記少なくとも1つの積分及び折返し回路(412)のうちの第1の積分及び折返し回路は、前記残余電荷を前記積分コンデンサ(44)から受け取る前記演算増幅器(46)の前記出力端子(49)と前記積分コンデンサ(44)に接続されている、当該サンプル及び保持回路と、ロ)反転端子(634)と出力端子(640)を備える積分及び折返し用演算増幅器(630)であって、前記サンプル及び保持回路(414)が前記積分及び折返し用演算増幅器(630)の前記反転端子(634)に接続されている、当該積分及び折返し用演算増幅器と、ハ)前記積分及び折返し用演算増幅器(630)の前記出力端子(640)と前記反転端子(634)との間に接続された積分及び折返し用積分コンデンサ(612)であって、前記積分及び折返し用積分コンデンサ(612)は、前記先行する積分及び折返し回路(410)からの前記積分及び折返し用残余電荷の積分値に実質的に比例する積分及び折返し用電荷量を蓄積する、当該積分及び折返し用積分コンデンサと、ニ)前記積分及び折返し用演算増幅器(630)の前記出力端子(640)と前記反転端子(634)に選択的に接続された積分及び折返し用電荷減算回路(716)であって、前記積分及び折返し用演算増幅器(630)の出力電荷が第2の積分及び折返し用の所定の電荷(300)に実質的に等しいとき、前記積分及び折返し用電荷減算回路(716)は第1の積分及び折返し用の所定の電荷(310)を前記積分及び折返し用積分コンデンサ(612)から除去し、前記第1の積分及び折返し用の所定の電荷(310)は前記積分及び折返し用積分コンデンサ(612)から複数回除去される、当該積分及び折返し用電荷減算回路と、ホ)前記積分及び折返し用電荷減算回路(716)に接続された積分及び折返し用デジタル論理回路(730)であって、前記デジタル論理回路(730)は、前記前記積分及び折返し用電荷減算回路(716)によって第1の積分及び折返し用の所定の電荷(310)が前記積分及び折返し用積分コンデンサ(612)から除去される回数を追跡して、前記複数の二進出力ビットのうちの前記少なくとも1つの追加ビットを供給する、当該積分及び折返し用デジタル論理回路(730)と、を備える、請求項1のアナログ−デジタル変換回路(10)。
【請求項7】 アナログ入力信号を複数の二進出力ビットに変換するアナログ−デジタル変換器(10)であって、前記アナログ入力信号を受信し、前記アナログ入力信号に比例する電荷量を蓄積する積分回路(40)と、前記積分回路(40)に選択的に接続され、前記積分回路(40)に格納された電荷が第2の所定の電荷(300)に実質的に等しいときに前記積分回路(40)に蓄積された前記電荷から第1の所定の電荷(310)を除去する減算回路(36)であって、前記第1の所定の電荷(310)が前記積分回路(40)から複数回除去される、当該減算回路と、前記減算回路(36)に接続され、前記減算回路(36)によって前記第1の所定の電荷(310)が前記積分回路(40)から除去される回数を追跡する論理回路(66)であって、前記複数の二進出力ビットのうちの少なくとも1ビットを供給する、当該論理回路とを備えるアナログ−デジタル変換回路(10)。
【請求項8】 前記積分回路(40)に接続されたアナログ−デジタル変換器(450)をさらに備え、前記アナログ−デジタル変換器は前記積分回路(40)の残余電荷を決定し、前記第1の所定の電荷(310)が前記積分回路(40)から前記回数除去された後の前記残余電荷は前記積分回路(40)の蓄積電荷に実質的に等しく、前記アナログ−デジタル変換器(450)は、前記残余電荷に対応する前記複数の出力ビットのうちの追加ビットを提供し、
前記積分回路(40)に選択的に接続された低域通過フィルタ回路(582)をさらに備え、前記第2の電荷を前記積分回路(40)から除去した前記回数が所定の数より少ないときに前記低域通過フィルタ回路は前記積分回路(40)に接続される、請求項7のアナログ−デジタル変換回路(10)。
【請求項9】 アナログ入力信号を複数の二進出力ビットに変換する方法において、前記アナログ入力信号を演算増幅器と積分コンデンサに供給する工程であって、前記積分コンデンサは前記演算増幅器の反転入力端子と出力端子との間に接続される、当該工程と、前記アナログ入力信号の積分値に比例する電荷量を前記積分コンデンサに蓄積する工程と、前記演算増幅器の出力電荷は第2の所定の電荷に実質的に等しいときに、前記積分コンデンサから第1の所定の電荷量を減らす工程と、前記第1の所定の電荷量が前記積分コンデンサから減らされる回数を追跡する工程と、減算前記第1の所定の電荷を減らす前記工程で前記第1の所定の電荷量が前記積分コンデンサから減らされた回数から、前記複数の二進出力ビットのうちの少なくとも1ビットを決定する工程であって、前記第1の所定の電荷量を前記積分コンデンサから前記回数除去することによって、前記アナログ入力信号の積分値を、前記積分コンデンサによって蓄積可能な最大電荷量よりも大きくできる、当該工程と、前記積分コンデンサの残余電荷量から前記複数の二進出力ビットのうちの少なくとも1つの追加ビットを決定する工程であって、前記第1の所定の電荷が前記積分コンデンサから前記回数除去された後の前記残余電荷量が前記積分コンデンサの蓄積電荷量に実質的に等しい、当該工程と、を含むことを特徴とする方法。
【請求項10】 少なくとも1つの1つのアナログ入力信号を少なくとも1つの複数の二進出力ビットに変換するマルチチャネル型アナログ−デジタル変換回路(400)であって、複数のチャネル(410)を含み、前記複数のチャネル(410)の各チャネルが、前記アナログ入力信号に接続された反転端子(47)と出力端子を備える演算増幅器(46)と、前記演算増幅器(46)の前記反転端子(47)と前記出力端子(49)との間に接続された積分コンデンサ(44)であって、前記入力信号の積分値に比例する電荷量を蓄積する、当該積分コンデンサ(44)と、前記演算増幅器(46)の前記反転端子(47)と前記出力端子(49)に選択的に接続される電荷減算回路(36)であって、前記演算増幅器(46)の出力電荷が第2の所定の電荷(300)に実質的に等しいときに、前記電荷減算回路(36)は第1の所定の電荷(310)を前記積分コンデンサ(44)から複数回除去し、前記第1の所定の電荷(310)を前記積分コンデンサ(44)から前記回数除去することによって、前記積分コンデンサ(44)によって蓄積可能な最大電荷量より前記アナログ入力信号の積分値が大きくてもよい、当該電荷減算回路と、前記電荷減算回路(36)に接続されたデジタル論理回路(66)であって、前記複数の二進出力ビットのうちの少なくとも1ビットを供給する前記デジタル論理回路(66)と前記電荷減算回路(36)によって前記第1の所定の電荷(310)を前記積分コンデンサ(44)から除去する回数を追跡する、当該デジタル論理回路(66)と、前記演算増幅器(46)の前記出力端子(49)と前記積分コンデンサ(44)に接続されたサンプル及び保持回路(50)であって、前記サンプル及び保持回路(50)は前記積分コンデンサ(44)の残余電荷をサンプリングして保持し、前記第1の所定の電荷(310)が前記積分コンデンサ(44)から前記回数除去された後での前記残余電荷は実質的に前記積分コンデンサ(44)の蓄積電荷量に等しい、当該サンプル及び保持回路と、複数の入力と1出力をもつマルチプレクサ(440)であって、前記複数の入力の各々は前記複数のチャネル(410)の前記サンプル及び保持回路(414)のうちの異なる1つに個別に接続される、当該マルチプレクサと、前記マルチプレクサ(440)の前記出力に接続された残余量子化回路(450)であって、前記残余量子化回路(450)は、前記マルチプレクサ(440)を介して、前記複数のチャネル(410)の各々から前記残余電荷の各々を受け取り、前記残余量子化回路(450)はそれぞれ、前記各残余電荷に対応する前記複数の二進出力ビットのうちの少なくとも1つの追加ビットを前記複数のチャネル(410)の各々に供給する、当該残余量子化回路と、を備えていること、を特徴とするマルチチャネル型アナログ−デジタル変換回路(400)。
【請求項1】 アナログ入力信号を複数の二進出力ビットに変換するアナログ−デジタル変換回路(10)において、前記アナログ入力信号を受け取る反転端子(47)と出力端子(49)を備える演算増幅器(46)と、前記演算増幅器(46)の前記出力端子(49)と前記反転端子(47)との間に接続された積分コンデンサ(44)であって、前記アナログ入力信号の積分値に比例する電荷量を蓄積する積分コンデンサ(44)と、前記演算増幅器(46)の前記出力端子(49)と前記反転端子(47)とに選択的に接続され、前記演算増幅器(46)の出力電荷が第2の所定の電荷レベル(300)に実質的に等しいときに前記積分コンデンサ(44)から第1の所定の電荷(310)を除去する電荷減算回路(36)であって、前記第1の所定の電荷(310)が前記積分コンデンサ(44)から複数回除去され、前記積分コンデンサ(44)からの前記第1の所定の電荷(310)の複数回の除去によって、前記積分コンデンサ(44)の蓄積可能な最大電荷より前記アナログ入力信号の前記積分値が大きくなることができるようにする、当該電荷減算回路(36)と、前記電荷減算回路(36)に接続されたデジタル論理回路(66)であって、前記電荷減算回路(36)によって前記第1の所定の電荷(310)が前記積分コンデンサ(44)から除去された回数を追跡して、前記複数の二進出力ビットのうち少なくとも1ビットを供給する当該デジタル論理回路(66)と、前記演算増幅器(46)の前記出力(49)と前記積分コンデンサ(44)とに接続され、前記積分コンデンサ(44)から前記第1の所定の電荷(310)が前記複数回除去された後に前記積分コンデンサ(44)内に蓄積されている電荷量に実質的に等しい残余電荷量を決定する残余量子化回路(450)であって、前記残余電荷に対応する、前記複数の二進出力ビットのうちの少なくとも1つの追加ビットを供給する当該残余量子化回路(450)と、を備えるアナログ−デジタル変換回路(10)。
【請求項2】 前記演算増幅器(46)の前記出力端子(49)に選択的に接続される低域通過フィルタ回路(582)であって、前記積分コンデンサ(44)から前記第1の所定の電荷(310)を除去した回数が所定の数より少ないときに前記出力端子(49)に接続される当該低域通過フィルタ(582)をさらに備える請求項1のアナログ−デジタル変換回路(10)。
【請求項3】 前記低域通過フィルタ(582)は、直列接続された抵抗(552)及びコンデンサ(553)を備え、
前記第1の所定の電荷が前記積分コンデンサから除去される回数が所定時間にわたって測定される、請求項2のアナログ−デジタル変換回路(10)。
【請求項4】 前記アナログ入力信号は電流信号又は電圧信号で構成されている、請求項1のアナログ−デジタル変換回路(10)。
【請求項5】 前記残余電荷は前記第2の所定の電荷量より少なく、
前記第1の所定の電荷が前記積分コンデンサ(44)から除去されたため、前記第1の所定の電荷は前記積分コンデンサ内の蓄積電荷量より大きい、請求項1のアナログ−デジタル変換回路(10)。
【請求項6】 前記残余量子化回路(450)は、少なくとも1つの積分及び折返し回路(410)を備え、前記積分及び折返し回路(412)の各々はパイプライン直列構成で接続され、前記積分及び折返し回路(412)の各々は、イ)積分及び折返し用残余電荷を受け取る前記少なくとも1つの積分及び折返し回路(410)の先行する積分及び折返し回路(412)の出力部に接続されたサンプル及び保持回路(414)であって、前記少なくとも1つの積分及び折返し回路(412)のうちの第1の積分及び折返し回路は、前記残余電荷を前記積分コンデンサ(44)から受け取る前記演算増幅器(46)の前記出力端子(49)と前記積分コンデンサ(44)に接続されている、当該サンプル及び保持回路と、ロ)反転端子(634)と出力端子(640)を備える積分及び折返し用演算増幅器(630)であって、前記サンプル及び保持回路(414)が前記積分及び折返し用演算増幅器(630)の前記反転端子(634)に接続されている、当該積分及び折返し用演算増幅器と、ハ)前記積分及び折返し用演算増幅器(630)の前記出力端子(640)と前記反転端子(634)との間に接続された積分及び折返し用積分コンデンサ(612)であって、前記積分及び折返し用積分コンデンサ(612)は、前記先行する積分及び折返し回路(410)からの前記積分及び折返し用残余電荷の積分値に実質的に比例する積分及び折返し用電荷量を蓄積する、当該積分及び折返し用積分コンデンサと、ニ)前記積分及び折返し用演算増幅器(630)の前記出力端子(640)と前記反転端子(634)に選択的に接続された積分及び折返し用電荷減算回路(716)であって、前記積分及び折返し用演算増幅器(630)の出力電荷が第2の積分及び折返し用の所定の電荷(300)に実質的に等しいとき、前記積分及び折返し用電荷減算回路(716)は第1の積分及び折返し用の所定の電荷(310)を前記積分及び折返し用積分コンデンサ(612)から除去し、前記第1の積分及び折返し用の所定の電荷(310)は前記積分及び折返し用積分コンデンサ(612)から複数回除去される、当該積分及び折返し用電荷減算回路と、ホ)前記積分及び折返し用電荷減算回路(716)に接続された積分及び折返し用デジタル論理回路(730)であって、前記デジタル論理回路(730)は、前記前記積分及び折返し用電荷減算回路(716)によって第1の積分及び折返し用の所定の電荷(310)が前記積分及び折返し用積分コンデンサ(612)から除去される回数を追跡して、前記複数の二進出力ビットのうちの前記少なくとも1つの追加ビットを供給する、当該積分及び折返し用デジタル論理回路(730)と、を備える、請求項1のアナログ−デジタル変換回路(10)。
【請求項7】 アナログ入力信号を複数の二進出力ビットに変換するアナログ−デジタル変換器(10)であって、前記アナログ入力信号を受信し、前記アナログ入力信号に比例する電荷量を蓄積する積分回路(40)と、前記積分回路(40)に選択的に接続され、前記積分回路(40)に格納された電荷が第2の所定の電荷(300)に実質的に等しいときに前記積分回路(40)に蓄積された前記電荷から第1の所定の電荷(310)を除去する減算回路(36)であって、前記第1の所定の電荷(310)が前記積分回路(40)から複数回除去される、当該減算回路と、前記減算回路(36)に接続され、前記減算回路(36)によって前記第1の所定の電荷(310)が前記積分回路(40)から除去される回数を追跡する論理回路(66)であって、前記複数の二進出力ビットのうちの少なくとも1ビットを供給する、当該論理回路とを備えるアナログ−デジタル変換回路(10)。
【請求項8】 前記積分回路(40)に接続されたアナログ−デジタル変換器(450)をさらに備え、前記アナログ−デジタル変換器は前記積分回路(40)の残余電荷を決定し、前記第1の所定の電荷(310)が前記積分回路(40)から前記回数除去された後の前記残余電荷は前記積分回路(40)の蓄積電荷に実質的に等しく、前記アナログ−デジタル変換器(450)は、前記残余電荷に対応する前記複数の出力ビットのうちの追加ビットを提供し、
前記積分回路(40)に選択的に接続された低域通過フィルタ回路(582)をさらに備え、前記第2の電荷を前記積分回路(40)から除去した前記回数が所定の数より少ないときに前記低域通過フィルタ回路は前記積分回路(40)に接続される、請求項7のアナログ−デジタル変換回路(10)。
【請求項9】 アナログ入力信号を複数の二進出力ビットに変換する方法において、前記アナログ入力信号を演算増幅器と積分コンデンサに供給する工程であって、前記積分コンデンサは前記演算増幅器の反転入力端子と出力端子との間に接続される、当該工程と、前記アナログ入力信号の積分値に比例する電荷量を前記積分コンデンサに蓄積する工程と、前記演算増幅器の出力電荷は第2の所定の電荷に実質的に等しいときに、前記積分コンデンサから第1の所定の電荷量を減らす工程と、前記第1の所定の電荷量が前記積分コンデンサから減らされる回数を追跡する工程と、減算前記第1の所定の電荷を減らす前記工程で前記第1の所定の電荷量が前記積分コンデンサから減らされた回数から、前記複数の二進出力ビットのうちの少なくとも1ビットを決定する工程であって、前記第1の所定の電荷量を前記積分コンデンサから前記回数除去することによって、前記アナログ入力信号の積分値を、前記積分コンデンサによって蓄積可能な最大電荷量よりも大きくできる、当該工程と、前記積分コンデンサの残余電荷量から前記複数の二進出力ビットのうちの少なくとも1つの追加ビットを決定する工程であって、前記第1の所定の電荷が前記積分コンデンサから前記回数除去された後の前記残余電荷量が前記積分コンデンサの蓄積電荷量に実質的に等しい、当該工程と、を含むことを特徴とする方法。
【請求項10】 少なくとも1つの1つのアナログ入力信号を少なくとも1つの複数の二進出力ビットに変換するマルチチャネル型アナログ−デジタル変換回路(400)であって、複数のチャネル(410)を含み、前記複数のチャネル(410)の各チャネルが、前記アナログ入力信号に接続された反転端子(47)と出力端子を備える演算増幅器(46)と、前記演算増幅器(46)の前記反転端子(47)と前記出力端子(49)との間に接続された積分コンデンサ(44)であって、前記入力信号の積分値に比例する電荷量を蓄積する、当該積分コンデンサ(44)と、前記演算増幅器(46)の前記反転端子(47)と前記出力端子(49)に選択的に接続される電荷減算回路(36)であって、前記演算増幅器(46)の出力電荷が第2の所定の電荷(300)に実質的に等しいときに、前記電荷減算回路(36)は第1の所定の電荷(310)を前記積分コンデンサ(44)から複数回除去し、前記第1の所定の電荷(310)を前記積分コンデンサ(44)から前記回数除去することによって、前記積分コンデンサ(44)によって蓄積可能な最大電荷量より前記アナログ入力信号の積分値が大きくてもよい、当該電荷減算回路と、前記電荷減算回路(36)に接続されたデジタル論理回路(66)であって、前記複数の二進出力ビットのうちの少なくとも1ビットを供給する前記デジタル論理回路(66)と前記電荷減算回路(36)によって前記第1の所定の電荷(310)を前記積分コンデンサ(44)から除去する回数を追跡する、当該デジタル論理回路(66)と、前記演算増幅器(46)の前記出力端子(49)と前記積分コンデンサ(44)に接続されたサンプル及び保持回路(50)であって、前記サンプル及び保持回路(50)は前記積分コンデンサ(44)の残余電荷をサンプリングして保持し、前記第1の所定の電荷(310)が前記積分コンデンサ(44)から前記回数除去された後での前記残余電荷は実質的に前記積分コンデンサ(44)の蓄積電荷量に等しい、当該サンプル及び保持回路と、複数の入力と1出力をもつマルチプレクサ(440)であって、前記複数の入力の各々は前記複数のチャネル(410)の前記サンプル及び保持回路(414)のうちの異なる1つに個別に接続される、当該マルチプレクサと、前記マルチプレクサ(440)の前記出力に接続された残余量子化回路(450)であって、前記残余量子化回路(450)は、前記マルチプレクサ(440)を介して、前記複数のチャネル(410)の各々から前記残余電荷の各々を受け取り、前記残余量子化回路(450)はそれぞれ、前記各残余電荷に対応する前記複数の二進出力ビットのうちの少なくとも1つの追加ビットを前記複数のチャネル(410)の各々に供給する、当該残余量子化回路と、を備えていること、を特徴とするマルチチャネル型アナログ−デジタル変換回路(400)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/546623 | 2000-04-10 | ||
US09/546,623 US6366231B1 (en) | 2000-04-10 | 2000-04-10 | Integrate and fold analog-to-digital converter with saturation prevention |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002033664A JP2002033664A (ja) | 2002-01-31 |
JP2002033664A5 true JP2002033664A5 (ja) | 2008-05-22 |
JP4774159B2 JP4774159B2 (ja) | 2011-09-14 |
Family
ID=24181261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001109377A Expired - Fee Related JP4774159B2 (ja) | 2000-04-10 | 2001-04-09 | アナログ−デジタル変換用積分及び折返し回路 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6366231B1 (ja) |
JP (1) | JP4774159B2 (ja) |
CN (1) | CN1258882C (ja) |
DE (1) | DE10117689A1 (ja) |
IL (1) | IL142325A0 (ja) |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IL150058A0 (en) * | 2002-06-06 | 2004-06-01 | Semi Conductor Devices Scd Par | Focal plane processor for ir detection |
US7319423B2 (en) * | 2002-07-31 | 2008-01-15 | Quantum Semiconductor Llc | Multi-mode ADC and its application to CMOS image sensors |
US7518540B2 (en) * | 2002-07-31 | 2009-04-14 | Quantum Semiconductor Llc | Multi-mode ADC and its application to CMOS image sensors |
DE60314152T2 (de) * | 2002-07-31 | 2008-02-07 | Quantum Semiconductor, LLC, San Jose | Verfahren zur seriellen, asynchronen analog-digital wandlung mit dynamisch eingestellter bandbreite |
JP3879671B2 (ja) * | 2003-01-27 | 2007-02-14 | ソニー株式会社 | 画像表示装置および画像表示パネル |
JP4083139B2 (ja) * | 2003-05-07 | 2008-04-30 | 三洋電機株式会社 | アナログ−デジタル変換回路 |
CN101095232B (zh) * | 2003-07-16 | 2010-12-08 | Nxp股份有限公司 | 防止负电压摆动的输入级 |
US6784823B1 (en) * | 2003-12-31 | 2004-08-31 | Winbond Electronics Corp. | Rail to rail dual slope ADC |
US7315200B2 (en) * | 2004-03-31 | 2008-01-01 | Silicon Labs Cp, Inc. | Gain control for delta sigma analog-to-digital converter |
US7095354B2 (en) * | 2004-08-12 | 2006-08-22 | General Electric Company | Very linear wide-range pipelined charge-to-digital converter |
US7958769B2 (en) * | 2005-02-14 | 2011-06-14 | Olympus Ndt | Detection of channel saturation in phase-array ultrasonic non-destructive testing |
US7492810B2 (en) | 2005-04-04 | 2009-02-17 | General Electric Company | Method and apparatus for segmented code correlation |
US7388413B1 (en) * | 2005-07-14 | 2008-06-17 | Microsemi Corporation | Ramp generator with fast reset |
US20070012965A1 (en) * | 2005-07-15 | 2007-01-18 | General Electric Company | Photodetection system and module |
US7164379B1 (en) | 2005-11-30 | 2007-01-16 | General Electric Company | Pipeline analog to digital converter |
FR2901653B1 (fr) * | 2006-05-24 | 2008-08-22 | Commissariat Energie Atomique | Dispositif microelectronique convertisseur analogique/numerique a equilibrage de charges ameliore |
US20080001095A1 (en) * | 2006-06-29 | 2008-01-03 | Oliver Richard Astley | Adaptive imaging system |
JP4929060B2 (ja) * | 2006-07-14 | 2012-05-09 | ローム株式会社 | アナログ/ディジタル変換器、照度センサ、照明装置、電子機器 |
US7388534B2 (en) * | 2006-07-20 | 2008-06-17 | General Electric Company | Adaptive data acquisition for an imaging system |
CN100428105C (zh) * | 2006-08-25 | 2008-10-22 | 清华大学 | 1v电源非线性纠正的高温度稳定性基准电压源 |
DE112008001481T5 (de) * | 2007-05-29 | 2010-04-22 | Mitsubishi Electric Corp. | Analoge Eingabevorrichtung |
US7936299B2 (en) | 2009-06-30 | 2011-05-03 | General Electric Company | Capacitive integrate and fold charge-to-digital converter |
CN102893528B (zh) * | 2010-05-14 | 2016-05-04 | 丰田自动车株式会社 | 采样保持电路及a/d转换装置 |
US8294607B2 (en) * | 2010-10-29 | 2012-10-23 | General Electric Company | Multichannel digitizer and method of digitizing |
US8471743B2 (en) * | 2010-11-04 | 2013-06-25 | Mediatek Inc. | Quantization circuit having VCO-based quantizer compensated in phase domain and related quantization method and continuous-time delta-sigma analog-to-digital converter |
JP5449290B2 (ja) * | 2011-10-07 | 2014-03-19 | キヤノン株式会社 | ランプ信号出力回路、アナログデジタル変換回路、撮像装置、ランプ信号出力回路の駆動方法 |
CN102522991B (zh) * | 2011-12-31 | 2014-05-21 | 开曼群岛威睿电通股份有限公司 | 采用三角积分调制的模拟数字转换器 |
US9689996B2 (en) | 2013-04-05 | 2017-06-27 | General Electric Company | Integrated diode DAS detector |
JP6327937B2 (ja) * | 2013-05-09 | 2018-05-23 | 株式会社ブルックマンテクノロジ | A/d変換回路用ディジタル補正回路、a/d変換回路及びイメージセンサデバイス |
CN103499991B (zh) * | 2013-05-24 | 2016-01-06 | 矽创电子股份有限公司 | 具温度感测的模拟数字转换电路及其电子装置 |
DE102015212848A1 (de) * | 2015-07-09 | 2017-01-12 | Forschungszentrum Jülich GmbH | Filterschaltung zur Filterung eines Eingangssignals eines Analog-Digital-Wandlers |
WO2017025844A1 (en) * | 2015-08-07 | 2017-02-16 | Koninklijke Philips N.V. | Imaging detector with improved spatial accuracy |
JP6436022B2 (ja) * | 2015-09-03 | 2018-12-12 | 株式会社デンソー | A/d変換器 |
CN105811987B (zh) * | 2016-03-09 | 2022-12-09 | 广州龙之杰科技有限公司 | 单积分型模数转换器及其转换方法 |
US10107921B1 (en) | 2016-09-08 | 2018-10-23 | Koninklijke Philips N.V. | Radiation detector and X-ray imaging system |
DE102017110976B8 (de) * | 2017-05-19 | 2018-12-06 | Infineon Technologies Austria Ag | Selbstoszillierender Mehrrampen-Umsetzer und Verfahren zum Umsetzen einer Kapazität in ein digitales Signal |
EP3429083B1 (en) * | 2017-07-13 | 2020-09-02 | ams International AG | Method and circuit for current integration |
CN108444463A (zh) * | 2017-12-21 | 2018-08-24 | 中国船舶重工集团公司第七0七研究所 | 一种抑制尖峰脉冲不对称性的数字闭环光纤陀螺电路 |
WO2019121728A1 (en) * | 2017-12-21 | 2019-06-27 | Ams International Ag | Method to operate an optical sensor arrangement with improved conversion accuracy and optical sensor arrangement |
EP3557767B1 (en) * | 2018-04-19 | 2023-01-11 | ams AG | Light-to-digital converter arrangement and method for light-to-digital conversion |
JP6694090B1 (ja) | 2019-03-01 | 2020-05-13 | 力晶積成電子製造股▲ふん▼有限公司Powerchip Semiconductor Manufacturing Corporation | Da変換回路、不良ビット数検出回路及び不揮発性半導体記憶装置 |
CN110037736B (zh) * | 2019-04-08 | 2023-11-17 | 深圳市贝斯曼精密仪器有限公司 | 一种具有模数转换功能的超声波探测电路 |
CN110417401B (zh) * | 2019-07-31 | 2023-04-28 | 重庆线易电子科技有限责任公司 | 基于电荷寄存的数字隔离器 |
JP7385408B2 (ja) * | 2019-09-11 | 2023-11-22 | ローム株式会社 | 赤外線測定装置 |
US11271586B2 (en) * | 2020-01-20 | 2022-03-08 | GM Global Technology Operations LLC | Analog to digital converters for temperature sensors of vehicles |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3703002A (en) * | 1971-12-06 | 1972-11-14 | Fluke Mfg Co John | Analog to digital converter and indicator using recirculation of remainder |
US4144527A (en) * | 1977-08-18 | 1979-03-13 | General Electric Company | Dual-slope analog to digital converter |
FR2622375B1 (fr) * | 1987-10-21 | 1990-02-02 | Commissariat Energie Atomique | Convertisseur analogique numerique a grande dynamique |
US5101206A (en) * | 1989-12-05 | 1992-03-31 | Hewlett-Packard Company | Integrating analog to digital converter |
US5126743A (en) * | 1990-05-25 | 1992-06-30 | New Sd, Inc. | System and method for converting a DSB input signal to a frequency encoded output signal |
GB9014679D0 (en) * | 1990-07-02 | 1990-08-22 | Sarnoff David Res Center | Sequential successive approximation a/d converter |
US5117227A (en) * | 1991-09-27 | 1992-05-26 | Hewlett-Packard Company | Continuously integrating high-resolution analog-to-digital converter |
US5748134A (en) * | 1996-03-01 | 1998-05-05 | Ericsson Inc. | Method and apparatus for converting an analog signal into digital format |
-
2000
- 2000-04-10 US US09/546,623 patent/US6366231B1/en not_active Expired - Fee Related
-
2001
- 2001-03-28 IL IL14232501A patent/IL142325A0/xx not_active IP Right Cessation
- 2001-04-09 DE DE10117689A patent/DE10117689A1/de not_active Withdrawn
- 2001-04-09 JP JP2001109377A patent/JP4774159B2/ja not_active Expired - Fee Related
- 2001-04-10 CN CNB011165332A patent/CN1258882C/zh not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002033664A5 (ja) | ||
JP4774159B2 (ja) | アナログ−デジタル変換用積分及び折返し回路 | |
CN107086868B (zh) | 具有电荷重新平衡集成器的模拟/数字转换 | |
EP2026468B1 (en) | High precision analog to digital converter | |
US8004435B2 (en) | Discrete-time circuit | |
US7049990B2 (en) | Single loop feed-forward modulator with summing flash quantizer and multi-bit feedback | |
JP2009189004A (ja) | A/d変換器 | |
EP2270987B1 (en) | Capacitive integrate and fold charge-to-digital converter | |
GB2247369A (en) | Dc calibration system for a digital-to-analog converter | |
EP2425638B1 (en) | Input converter for a hearing aid and signal conversion method | |
US8970412B2 (en) | Signal quantization method and apparatus and sensor based thereon | |
KR20160010347A (ko) | 복수의 전극들을 위한 샘플링 회로 및 샘플링 방법 | |
US10992311B2 (en) | Delta-sigma AD converter and delta-sigma AD converting method | |
EP1417765A2 (en) | Multiplexed analog to digital converter | |
EP2811654B1 (en) | Resolution-boosted sigma delta analog-to-digital converter | |
US5448239A (en) | Analog-to-digital converter | |
JP2008028855A (ja) | 半導体集積回路装置 | |
US6803870B2 (en) | Procedure and device for analog-to-digital conversion | |
JP3450837B2 (ja) | デルタシグマ型アナログ・デジタル変換器 | |
JP2018125652A (ja) | インクリメンタル型デルタシグマad変換器および調整方法 | |
JP2018014664A (ja) | インクリメンタルデルタシグマad変換器 | |
JP2004165905A (ja) | 半導体集積回路 | |
KR101888303B1 (ko) | 작은 피크 전류를 실현하는 디지털 아날로그 컨버터 및 이의 동작 방법 | |
Hoe et al. | An auto-ranging photodiode preamplifier with 114 dB dynamic range | |
JPS6313520A (ja) | Ad変換回路 |