JPWO2020075552A1 - スイッチトキャパシタアンプおよびad変換装置 - Google Patents
スイッチトキャパシタアンプおよびad変換装置 Download PDFInfo
- Publication number
- JPWO2020075552A1 JPWO2020075552A1 JP2020550417A JP2020550417A JPWO2020075552A1 JP WO2020075552 A1 JPWO2020075552 A1 JP WO2020075552A1 JP 2020550417 A JP2020550417 A JP 2020550417A JP 2020550417 A JP2020550417 A JP 2020550417A JP WO2020075552 A1 JPWO2020075552 A1 JP WO2020075552A1
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- sampling
- operational amplifier
- conversion device
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 59
- 238000005070 sampling Methods 0.000 claims abstract description 113
- 238000006243 chemical reaction Methods 0.000 claims description 84
- 238000005516 engineering process Methods 0.000 abstract description 29
- 238000010586 diagram Methods 0.000 abstract description 11
- 230000006870 function Effects 0.000 description 36
- 230000000052 comparative effect Effects 0.000 description 32
- 238000000034 method Methods 0.000 description 29
- 230000000875 corresponding effect Effects 0.000 description 20
- 230000008859 change Effects 0.000 description 16
- 238000012545 processing Methods 0.000 description 16
- 238000001514 detection method Methods 0.000 description 15
- 230000009471 action Effects 0.000 description 11
- 230000009467 reduction Effects 0.000 description 9
- 238000013461 design Methods 0.000 description 7
- 238000012546 transfer Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000003672 processing method Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 101000820195 Escherichia coli (strain K12) Uncharacterized protein YddB Proteins 0.000 description 1
- 101000975428 Homo sapiens Inositol 1,4,5-trisphosphate receptor type 1 Proteins 0.000 description 1
- 102100024039 Inositol 1,4,5-trisphosphate receptor type 1 Human genes 0.000 description 1
- 238000012952 Resampling Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/70—Charge amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
【選択図】図5(a)
Description
センサからの信号振幅を検出する回路としては、例えばCDS(Correlated Double Sampling)を用いた信号処理方式がある。CDSは、1つの信号の時間変化による差分を検出する場合に、一般的に用いられる。
信号処理の全体構成例としては、センサからの信号をプリアンプ(PreAmp)で増幅した後、CDSにおいて差分信号処理をし、そしてAD変換器(ADC)でデジタル化するアプローチが一般的である(例えば、特許文献1参照)。
前記複数のサンプリング容量は、アナログ信号をサンプリングする。
前記フィードバック容量は、容量アレイ化される。
前記スイッチ群は、前記フィードバック容量に接続され、少なくとも3つの接続先を有する。
前記演算増幅器は、前記フィードバック容量および前記スイッチ群の1つの接続先によって負帰還が施され、前記アナログ信号の振幅の差分を検出する。
前記コントローラは、前記アナログ信号の所定の振幅値に相当するレベルシフト量の電荷を前記フィードバック容量にプリチャージするためのデータ信号を生成することが可能に構成される。
前記複数のサンプリング容量は、アナログ信号をサンプリングする。
前記フィードバック容量は、容量アレイ化される。
前記演算増幅器は、前記フィードバック容量および前記スイッチ群の1つの接続先によって負帰還が施され、前記アナログ信号の振幅の差分を検出する。
前記比較器は、前記演算増幅器の出力信号の差分の大小関係を判定する。
前記コントローラは、前記複数のサンプリング容量によってアナログ信号をサンプルする期間と、前記複数のサンプリング容量と前記フィードバック容量との比によってサンプルしたアナログ信号を前記演算増幅器で増幅する期間と、増幅したアナログ信号を前記比較器の出力に基づいてAD変換する期間とを制御する。
前記補助スイッチ群は、前記フィードバック容量の他端に接続され、コモン電位および前記演算増幅器の出力端の2つの接続先を有する。
前記コントローラは、前記アナログ信号のサンプル期間において前記補助スイッチ群の接続先をコモン電位にするように構成される。
前記第2のスイッチは、前記フィードバック容量の他端を前記演算増幅器の出力端およびコモン電位に接続することが可能に構成される。
前記第3のスイッチは、前記スイッチ群を前記演算増幅器の入力端およびコモン電位に接続することが可能に構成される。
前記コントローラは、前記アナログ信号のサンプル期間において、前記演算増幅器の入出力端を、前記第2のスイッチおよび前記第3のスイッチを介してコモン電位に接続するように構成される。
前記複数のサンプリング容量は、アナログ信号をサンプリングする。
前記フィードバック容量は、容量アレイ化される。
前記比較器は、前記サンプリング容量でサンプリングされたアナログ信号の大小関係を判定する。
前記スイッチ群は、前記フィードバック容量に接続され、少なくとも3つの接続先を有し、そのうち1つが前記比較器の入力端に接続可能に構成される。
前記コントローラは、前記複数のサンプリング容量によってアナログ信号をサンプルする期間と、サンプリングしたアナログ信号を前記比較器の出力に基づいてAD変換する期間とを制御する。
前記コントローラは、前記アナログ信号をサンプルする期間において前記スイッチ群を前記比較器の入力端に接続するように構成される。
1.第1〜第4の実施の形態(CDS機能およびレベルシフト機能を両立させるスイッチトキャパシタアンプ)
2.第5〜第7の実施の形態(CDS機能およびADC機能を両立させるAD変換器)
3.第8の実施の形態(CB−CDS機能およびADC機能を両立させるAD変換器)
(システムの基本構成)
図1は、本実施形態において適用されるセンサシステムの一構成例を示すブロック図である。センサシステム100は、センサ101、プリアンプ102、相関二重サンプリング回路(以下、CDSともいう)103、AD変換器(以下、ADCともいう)104、システムコントローラ105などを備える。
また、以下の説明(第5〜第8の実施形態)では、CDS103およびADC104を一括してAD変換装置ともいう。
図2(a)に示すCDSアンプ1'は、演算増幅器(OPAMP)2、サンプリング容量Csa,Csb、フィードバック容量CFおよびアナログスイッチCKA、CKB、xCKBを含む。スイッチCKA、CKB、xCKBは、図2(b)に示す動作タイミングで制御される。サンプリング容量Csa,CsbおよびスイッチCKA、CKBは、演算増幅器2の入力段20を構成し、フィードバック容量CFは、演算増幅器2のフィードバック(負帰還)回路を構成する。
図2(a)に示すように、入力段20において、第1の入力端子VIP側および第2の入力端子VIN側のそれぞれには、サンプリング容量Csaの両端子にスイッチCKAおよびスイッチxCKBが並列に接続され、サンプリング容量Csbの両端子にスイッチCKBおよびスイッチxCKBが並列に接続される。これら4つのサンプリング容量は、2つのサンプリング時のセンサ出力電圧を±側双方で保持し、2サンプル間の差分を生成するように、たすき掛け状に配線されている。
同様に、スイッチCKBの立下りエッジにおいて、サンプリング容量Csbに、そのときのポイントbの電圧(Vb)がサンプルされる(図2(b)参照)。
前述したように、CDSアンプ1'は、サンプル間の差電圧を出力するので、センサ出力の振幅変化分は、図3の右側のようにCDSアンプ1'によって処理される。
この右側からも自明のように、センサからの情報で重要なのは振幅の変化分(ΔVsig)である。この変化分に、対象物の有無、あるいは対象物までの距離情報が含まれる。
前述のように、センサ信号情報として高精度に必要なのはΔVsigであるので、この図3の右側の(標本化された)ΔVsigのうちの最大値に見合うフルスケールのADCを配置すれば良い。
このためΔVsigに必要な分解能以上のスペックを有するADCが必要となり、設計難易度も含め回路規模的にも電力的にもオーバースペックとなるのは明らかである。
したがってこのアディショナル容量を用いる特許文献1のアプローチは、フルスケールレンジにおける課題解決には見合うものの、回路全体の面積の観点で致命的といえる。
以下、本実施形態に係るスイッチトキャパシタアンプについて、CDSアンプ(図1に示すCDS103に相当)への適用例を説明する。
図5(b)を参照して、スイッチCKBがHレベルで演算増幅器2の入出力がショートされ、Auto−Zeroモード(AZモード)となり、演算増幅器2はコモン電位(Vcmn)にバイアスされる。この時、スイッチ群4を構成するスイッチの他端がL/S Dataに応じて、第1の基準電位VTまたは第2の基準電位VBに接続され、2nで重み付けされた容量アレイ31にレベルシフト量が電荷としてプリチャージされる。
これにより、CDSアンプとしての機能が成立し、Csa=Csb=CFとすると次式の電圧が出力される。
その一方でAMP時は、容量アレイ31は全て演算増幅器2のフィードバック容量となることから、従来のCDSアンプと構成的には等価であり、CFとしての容量値に変化はない。
前述の第1の実施の形態では、CDSアンプおよびレベルシフト機能を両立するものとして説明したが、本技術はCDSアンプ機能を限定するものではない。以下、本技術に係る第2の実施の形態を説明する。
このスイッチトキャパシタアンプ1Bは、演算増幅器2の入力段としてのサンプリング容量Csの周辺構成(サンプリング部容量ネットワーク5)以外は、第1の実施の形態に係るCDSアンプ1Aと同様である。
なお、サンプリング部ネットワーク5における、サンプリング容量Csおよび2つのスイッチCKA,xCKBの構成が、これに限定されるものではないことは明らかである。
次に、本技術に係る第3の実施の形態を説明する。
図7は、第3の実施の形態に係るスイッチトキャパシタアンプとして、レベルシフト機能を有するCDSアンプ1Cの構成を示す図である。
このCDSアンプ1Cは、演算増幅器2の入出力の接続先以外は、第2の実施の形態のスイッチトキャパシタアンプ1Bと同様である。
これにより、AZモードのタイミングにおいて演算増幅器2は必要なくなる(他の回路と接続されなくなる)ことから、回路の負帰還ループの安定性を考慮する必要がなく、回路設計の難易度が緩和される。
本技術において、レベルシフト量を既知情報として有する必要があるのは前述の通りである。以下、容量アレイ31にプリチャージされるレベルシフト量を見積もるための構成について説明する。
このシステム6は、CDSアンプ1Aの出力端子であるCDSOUTN側およびCDSOUTP側で同様の構成および動作となるので、説明を簡略化し、そのうち一方のCDSOUTN側のみ説明する。
以下に、その制御フローを詳細に説明する。
(ステップS1);入力端子CDSIP,CDSINに入力されるセンサ信号が最小電圧振幅となる条件にセンサ出力をセッティングする。
(ステップS2);VREF_LSを設定する。ここでは、VT_SH=VB_SH=Vcmn (差電圧ゼロ、すなわちシフト量ゼロ)に設定する。
(ステップS3);nビットL/S用データセッティングを、コードフリー(任意のコードでよい、例えばすべてゼロ)に設定する。
(ステップS5);振幅検出動作を開始する。この際、ADC7の変換データをDminとして内部レジスタ等に残す。
(ステップS7);振幅検出動作を開始する。この際、ADC7の変換データをDmaxとして内部レジスタ等に残す。
(ステップS2');VREF_LSを設定する。ここでは、システム上想定されるCDSアンプ1Aの最大振幅になるように設定する。
(ステップS3');nビットL/S用データをセットする。ここでは、2n/2に相当するコード(例えば8ビットの場合、コード128)を設定する。
(ステップS11);VREF_LSをセットする。ここでは、1st Sequenceで利用したVREF_ADCを設定する。
(ステップS12);VREF_ADCを、Dmax−Dmin演算より得られる値+マージン分(α)(ΔVsig+α)にセットする。
(ステップS14);振幅検出動作を開始する。
なお、このシーケンスではVREF_LS、およびVREF_ADCのフルスケールについて、1st Sequenceと2nd Sequenceとで適切な値にセッティングすることに着目した。しかしここで、1st SequenceにおいてADC7の精度は、比較的低い精度で問題なく、おおよそのレベルシフト量が見積もられればよい。
また、後段に配置されるADC7のフルスケールを振幅変化分のみ検出することができるので、ADC7に求められる性能が大幅に緩和される。これにより、比較例1に比べて、例えば振幅検出システムとして、低電力化および小面積化に大きく寄与する。
続いて、本技術の第5の実施形態について説明する。ここではまず、本実施形態の背景技術となる比較例(比較例2)について説明する。
図9(a),(b)に比較例2としての、CDSアンプ1'およびADC9'の構成例ならびにその動作タイミングを示す。
CDSアンプ1'の構成および動作は、比較例1(図2(a),(b))と同様であるため、説明を省略する。
コントローラ12は、スイッチxCKADの立下りエッジにおいて、CDSアンプ1'の出力電圧(VOP、VON)を基準電圧VTに対してサンプリングし、二分探索シーケンスを開始する。
一方、比較器11の2つの入力端の電位の低い方の端子に接続されている容量は、基準電位VTに接続されたままの状態が保持される。
このスイッチアクションにより、電荷分配が成され、最初にサンプリングされた電圧からC−DAC10の最上位ビットに相当する電圧が減算される。このシーケンスでは、VOP側とVON側とで相補的なシーケンスにはなっておらず、比較器11の入力端の片側の容量のみが基準電位VTから基準電位VBにスイッチングされる。
このスイッチアクションにより、電荷再分配が成され、先の減算後電圧からC−DAC10の2nd−MSBに相当する電圧が更に減算される。
両者は、スイッチxCKADのオンオフによってCDSアンプ1'の演算情報(Va、Vb)を共有している。この演算情報をパイプライン処理するメリットは、前置回路(CDSアンプ1')および後置回路(SAR−ADC9')の動作を切り離すことができることである。
このようなパイプライン処理は、前置回路および後置回路の各々の処理時間の効率化につながり、結果として回路全体の低電力化に寄与する。
これらの容量はkT/Cノイズと関連することから、比較的大きな容量値を選ぶ以外に選択肢がなく、更にリサンプリングによる信号品質劣化を防ぐためにC−DAC10のトータル容量値はCF以下の値にすることができない(CF≦2nCu)。結果として回路全体の面積を増大させてしまい、望ましくない。
図10(a),(b)は、本技術の第5の実施形態に係るAD変換装置14Aの構成およびその動作タイミングを示す図である。本実施形態のAD変換装置は、図1に示したセンサシステム100におけるCDS103およびADC104に相当する。
ここでは、フリップ(Flip)容量を有するCDSアンプおよび逐次比較方式のADC(SAR‐ADC)を一体化させた構成例について説明する。
演算増幅器2は、第1のサンプリングで取得した保持電圧と第2のサンプリングで取得した保持電圧との差分をフィードバック容量CFとの容量比で増幅する。
コントローラ12は、比較器11の判定結果に応じた二分探索シーケンスでフィードバック容量を制御する。
これにより、本実施形態のAD変換装置14Aは、比較例2のSAR−ADC9'がCDSアンプの演算情報をリサンプルすることと等価な機能を有することになる(Flip動作)。
またアディショナルパーツとしてはアナログスイッチのみとなること、フィードバック容量CFとしてのトータル容量値は変わらずアレイ化されるだけである。したがって、余計なオーバーヘッド(コスト)を必要とせず、フィードバック容量CFとC−DACとを共用化することによる面積削減効果は極めて大きい。
一方、スイッチxCKADがHレベルで、フィードバック容量CFは、演算増幅器2の入出力端へ接続され、演算増幅器2の帰還制御が有効な期間となる。
この期間において、スイッチCKCがHレベルの時に演算増幅器2の入出力端がショートされ、Auto−Zeroモード(AZモード)となり、演算増幅器2はコモン電位(Vcmn、共通の電位)にバイアスされ、前シーケンスにてフィードバック容量CFに蓄積されていた電荷がリリースされる。
ここで、Csa=Csb=CFとするとCDSアンプの差出力(VOP−VON)にはVb−Vaの電圧が得られる。
CDSアンプのフィードバック容量CFとして機能していた容量アレイ31は、このタイミングからCDSアンプの演算情報を有する重み付けされた容量アレイとなり、比較器11の判定結果に応じてコントローラ12から直接制御される。
このスイッチアクションにより電荷分配が成され、CDSアンプの演算情報電圧からC−DACのMSBに相当する電圧すなわち1/2フルスケールが減算される。
次のシーケンスでは、MSBの判定結果に応じてMSB容量CF/2の基準電位がそのままステイあるいはVBへの接続がなされ、2nd−MSB容量CF/4の基準電位がVTへ接続される。このスイッチアクションにより電荷分配が成され、更にC−DACの2nd−MSBに相当する電圧すなわち1/4フルスケールが減算される。
以下同様のシーケンスが行われ、比較器11の比較判定結果に応じてフィードバック容量CFの基準電位をVTへステイ、あるいはVB側へ切り替え、C−DACの電荷分配アクションによる比較器11の入力端差電圧の減算動作を繰り返すことで、デジタルデータが決定される。
すなわち、演算増幅器2および比較器11は必要な期間のみにアクティブな状態になっていればよく、CDSアンプの動作期間では、比較器11のバイアス電流をカットオフして、比較器11をスタンバイ状態にする。
一方、AD変換装置14Aの変換期間では、演算増幅器2のバイアス電流をカットオフして、演算増幅器2をスタンバイ状態にする。
続いて、本技術に係る第6の実施の形態を説明する。
そこで、本実施形態のAD変換装置14Bにおいては、フィードバック容量CFの演算増幅器2の出力端側に2選択可能な補助(アナログ)スイッチ群42の一端が接続される。
AMP期間においては、補助スイッチ群42の接続先を演算増幅器2の出力端に切り替えることで、前述のCDSアンプとして演算処理が行われる。
この時、AZモード期間およびAMP期間にてオフセット電圧(Vos)に変化がなければ、AMP期間の電荷転送の際にフィードバック容量CFにプリチャージされた電圧が差し引かれ、演算増幅器2の出力ダイナミックレンジが狭くならないですむ。
続いて、本技術に係る第7の実施の形態を説明する。
3つの接続先を有するスイッチ群4の他端(入力側)の1つは、演算増幅器2の入力端およびスイッチCKB(第3のスイッチ)を介してコモン電位(Vcmn)に接続されている。
上記第2のスイッチおよび第3のスイッチは、コントローラ12によって制御される。
更にAZモード期間においても演算増幅機能そのものを停止することができることから時間軸的にバイアス電流をカットオフするスイッチトオペアンプ構成への展開も可能になり、低電力アプリケーションにとって効果的である。
続いて、本技術の第8の実施形態について説明する。ここではまず、本実施形態の背景技術となる比較例(比較例3〜5)について説明する。
図13(a)は比較例3としてのスイッチトキャパシタアンプ(SCA)16の構成を示し、図13(b)は比較例4としての比較器ベースのスイッチトキャパシタアンプ(CB−SCA)17の構成を示し、そして図13(c)は、それらの動作タイミングを示している。
スイッチCKBがHレベルでアンプモード(AMP)となり、電荷転送アクションにより次式で定義される電圧が出力される。
(1)出力線形範囲確保のため低電源電圧化に向かない。このため、Technology Nodeの恩恵を受けにくい。
(2)処理精度および高速応答性の確保のため高利得で広帯域という相反するパラメータを調整する必要があり、結果として電力増大を招く要因の1つになる。また、素子特性に依存した回路となるケースが多く、Porting設計(異なるTechnology Nodeでの再設計)の際は、回路トポロジーからの見直しが必要になる場合が多い。
SCAはコンバーター分野で多用されており、特にパイプライン方式では要の要素回路である。
また比較器11は、ロジック動作に近いので、低電源電圧化といったTechnology Nodeの恩恵を受けることができるようになり大変都合が良い。更に高利得、広帯域、ループの安定性といったパラメータの設計難易度が軽減される。
スイッチCKAがHレベルでフィードバック容量CFがショートされ、サミングノード端(SN)をVAGに接続することでAZモードとなり、前シーケンスにおけるフィードバック容量CFの電荷をリリースする。そして、スイッチCKAの立下りエッジでサンプリング容量Csに「VIN−VAG」の電圧がチャージされる。
サミングノード端へは以下の電圧がCsを介して加えられており、比較器11は、VAGを基準電圧として大小関係を比較判定し、DAC分解能のMSBから順にデータを出力する。
そして比較器11の判定結果に応じてVsumがゼロになるまで減算動作をnビット分繰り返す。このシーケンスによってDAC出力は、次式のようになり、前述の式(3)と同じ結果が得られる。
このように制御系で複雑さは伴うものの、CB−SCA信号処理は、OPAMPベースSCAと同様の結果を得ることができる。またnon−OPAMPの構成となることから前述の演算増幅器の課題に対するブレークスルーの効果は大きい。
スイッチCKBがHレベルでフィードバック容量CFがショートされ、サミングノード端はコモン電位(Vcmn)に接続することでAZモードとなり(図14(b)参照)、前シーケンスにてフィードバック容量CFに蓄積されていた電荷は、リリースされる。
スイッチxCKBがHレベルでAMP期間となり、フィードバック容量CFはDA変換器15へ接続が切り替わると共に、CKAMPによって制御される比較器11およびDA変換器15による二分探索シーケンスが開始される。
CKAMPは、二分探索シーケンスのために比較器を制御する信号クロックであり、図13(b)の二分探索制御信号に相当する。CKAMPは、CDSアンプのAMP期間において比較器11の制御を行い、サミングノード間の大小関係を順次判定する(図14(b)参照)。
そして、比較器11の比較判定結果に応じてVsumdがゼロになるまで、減算動作がnビット分繰り返される。このシーケンスによってDA変換器15の差出力(VOP−VON)は次式のようになり、Csa=Csb=CFとするとVOP−VONにはVb−Vaの電圧が得られる。このようにnon−OPAMP構成ながらCDSとしての機能が実現される。
CKSARは、二分探索シーケンスのために比較器を制御する信号クロックであり、AD変換期間において比較器11の制御を行い、比較器11の入力端の大小関係を順次判定する(図14(b)参照)。
特にアナログ電圧を保持するフィードバック容量CF、および、SAR−ADC9'のC−DAC10の容量アレイは、kT/Cノイズと関連するので、比較的大きな容量値を選ぶこと以外の選択肢がない。
この大きな容量値は比較例2と同様に、結果として回路全体の面積を増大させてしまい、望ましくない。
図15(a),(b)は、本技術に係る第8の実施の形態に係るAD変換装置18の構成およびその動作タイミングを示す図である。本実施形態のAD変換装置18は、図1に示したセンサシステム100におけるCDS103およびADC104に相当する。
ここでは、CB−CDSアンプおよびSAR‐ADCを一体化させた構成例について説明する。
スイッチCKAの立下りエッジでサンプリング容量Csaにポイントaの電圧(Va)がサンプルされ、スイッチCKBの立下りエッジでサンプリング容量Csbにポイントbの電圧(Vb)がサンプルされる。
この時、3つの接続先を有するスイッチ群4の接続先が変わり、二分探索シーケンスが開始される。容量アレイ31への制御は、正相側と逆相側とで相補的な関係であることから正相側のみについてそのシーケンスを以下に説明する。
このスイッチアクションにより電荷分配が成され、VsumdからMSBに相当する電圧すなわち1/2フルスケールが、前述の通り、フィードバック容量CFを介した容量比によって減算される。
このスイッチアクションにより電荷分配が成され、2nd−MSBに相当する電圧すなわち1/4フルスケールがCFを介した容量比によって減算される。
なお、二分探索シーケンスは前述に限定されるものではなく、フィードバック容量CFを容量アレイとして直接制御する機構であればよい。
さらにフィードバック容量CFを、SARに必要な分解能として容量アレイ化しておくことで、SARの二分探索シーケンスにも不都合を生じることはない。
したがって、余計なオーバーヘッドを必要としないなど、キャパシタを共用化することによる電力削減および回路全体の面積削減の効果は極めて大きい。
例えば図示しないが、N個(Nは2以上の整数)のサンプル容量とスイッチとで構成し、それらのサンプルした電圧を用いた加減算処理でもよい。
その際、フィードバック容量CFをSARに必要な分解能として容量アレイ化しておくことで、SARの二分探索シーケンスにも不都合は生じない。
(1) アナログ信号をサンプリングする複数のサンプリング容量と、
容量アレイ化されたフィードバック容量と、
前記フィードバック容量に接続され、少なくとも3つの接続先を有するスイッチ群と、
前記フィードバック容量および前記スイッチ群の1つの接続先によって負帰還が施され、前記アナログ信号の振幅の差分を検出する演算増幅器と
を具備する
スイッチトキャパシタアンプ。
(2)上記(1)に記載のスイッチトキャパシタアンプであって、
前記フィードバック容量は、2のn乗(nは整数)の重み付けがなされた複数の容量素子を有する
スイッチトキャパシタアンプ。
(3)上記(1)または(2)に記載のスイッチトキャパシタアンプであって、
前記スイッチ群の少なくとも2つの接続先はそれぞれ、第1の基準電位および前記第1の基準電位よりも低い第2の基準電位である
スイッチトキャパシタアンプ。
(4)上記(3)に記載のスイッチトキャパシタアンプであって、
前記スイッチ群の他の1つの接続先は、前記演算増幅器の出力端である
スイッチトキャパシタアンプ。
(5)上記(1)〜(4)のいずれか1つに記載のスイッチトキャパシタアンプであって、
前記アナログ信号の所定の振幅値に相当するレベルシフト量の電荷を前記フィードバック容量にプリチャージするためのデータ信号を生成することが可能なコントローラをさらに具備する
スイッチトキャパシタアンプ。
(6)上記(5)に記載のスイッチトキャパシタアンプであって、
前記演算増幅器は、前記アナログ信号をサンプリングする期間とサンプルしたアナログ信号を増幅する期間の2つの状態を有する
スイッチトキャパシタアンプ。
(7)上記(6)に記載のスイッチトキャパシタアンプであって、
前記複数のサンプリング容量は、時間軸の異なる2つのアナログ信号を保持する容量を有し、
前記演算増幅器は、第1のサンプリングで取得した保持電圧と第2のサンプリングで取得した保持電圧との差分を前記フィードバック容量との容量比で増幅する
スイッチトキャパシタアンプ。
(8) アナログ信号をサンプリングする複数のサンプリング容量と、
容量アレイ化されたフィードバック容量と、
前記フィードバック容量の一端に接続され、少なくとも3つの接続先を有するスイッチ群と、
前記フィードバック容量および前記スイッチ群の1つの接続先によって負帰還が施され、前記アナログ信号の振幅の差分を検出する演算増幅器と、
前記演算増幅器の出力信号の差分の大小関係を判定する比較器と
を具備するAD変換器。
(9)上記(8)に記載のAD変換器であって、
前記フィードバック容量は、2のn乗(nは整数)の重み付けがなされた複数の容量素子を有する
AD変換器。
(10)上記(8)または(9)に記載のAD変換器であって、
前記スイッチ群の少なくとも2つの接続先はそれぞれ、AD変換のフルスケールを定義する基準電圧の高電位端と低電位端である
AD変換器。
(11)上記(10)に記載のAD変換器であって、
前記スイッチ群の他の1つの接続先は、前記演算増幅器の入力端である
AD変換器。
(12)上記(8)〜(11)のいずれか1つに記載のAD変換器であって、
前記複数のサンプリング容量によってアナログ信号をサンプルする期間と、前記複数のサンプリング容量と前記フィードバック容量との比によってサンプルしたアナログ信号を前記演算増幅器で増幅する期間と、増幅したアナログ信号を前記比較器の出力に基づいてAD変換する期間とを制御するコントローラをさらに具備する
AD変換器。
(13)上記(12)に記載のAD変換器であって、
前記コントローラは、前記比較器の判定結果に応じた二分探索シーケンスで前記フィードバック容量を制御する
AD変換器。
(14)上記(12)または(13)に記載のAD変換器であって、
前記スイッチ群および前記フィードバック容量に対して並列になるように、前記演算増幅器の入出力端の間に接続された第1のスイッチをさらに具備する
AD変換器。
(15)上記(12)〜(14)のいずれか1つに記載のAD変換器であって、
前記フィードバック容量の他端に接続され、コモン電位および前記演算増幅器の出力端の2つの接続先を有する補助スイッチ群をさらに具備し、
前記コントローラは、前記アナログ信号のサンプル期間において前記補助スイッチ群の接続先をコモン電位にするように構成される
AD変換器。
(16)上記(12)〜(14)のいずれか1つに記載のAD変換器であって、
前記フィードバック容量の他端を前記演算増幅器の出力端およびコモン電位に接続することが可能な第2のスイッチと、
前記スイッチ群を前記演算増幅器の入力端およびコモン電位に接続することが可能な第3のスイッチと、をさらに具備し、
前記コントローラは、前記アナログ信号のサンプル期間において、前記演算増幅器の入出力端を、前記第2のスイッチおよび前記第3のスイッチを介してコモン電位に接続するように構成される
AD変換器。
(17) アナログ信号をサンプリングする複数のサンプリング容量と、
容量アレイ化されたフィードバック容量と、
前記サンプリング容量でサンプリングされたアナログ信号の大小関係を判定する比較器と、
前記フィードバック容量に接続され、少なくとも3つの接続先を有し、そのうち1つが前記比較器の入力端に接続可能に構成されたスイッチ群と
を具備するAD変換器。
(18)上記(17)に記載のAD変換器であって、
前記フィードバック容量は、2のn乗(nは整数)の重み付けがなされた複数の容量素子を有する
AD変換器。
(19)上記(17)または(18)に記載のAD変換器であって、
前記スイッチ群の少なくとも2つの接続先はそれぞれ、AD変換のフルスケールを定義する基準電圧の高電位端と低電位端である
AD変換器。
(20)上記(17)〜(19)のいずれか1つに記載のAD変換器であって、
前記複数のサンプリング容量によってアナログ信号をサンプルする期間と、サンプリングしたアナログ信号を前記比較器の出力に基づいてAD変換する期間とを制御するコントローラをさらに具備し、
前記コントローラは、前記アナログ信号をサンプルする期間において前記スイッチ群を前記比較器の入力端に接続するように構成される
AD変換器。
1B…スイッチトキャパシタアンプ
2…演算増幅器
3,3F…フィードバック回路
4…スイッチ群
8…システム・シーケンス制御部
11,21…比較器
12…コントローラ
14A,14B,14C,18…AD変換装置
15…DA変換器
21…比較器
22…コントローラ
31…容量アレイ
42…補助スイッチ群
100…センサシステム
101…センサ
102…プリアンプ
103…相関二重サンプリング回路(CDS)
104…AD変換器(ADC)
105…システムコントローラ
Claims (20)
- アナログ信号をサンプリングする複数のサンプリング容量と、
容量アレイ化されたフィードバック容量と、
前記フィードバック容量に接続され、少なくとも3つの接続先を有するスイッチ群と、
前記フィードバック容量および前記スイッチ群の1つの接続先によって負帰還が施され、前記アナログ信号の振幅の差分を検出する演算増幅器と
を具備する
スイッチトキャパシタアンプ。 - 請求項1に記載のスイッチトキャパシタアンプであって、
前記フィードバック容量は、2のn乗(nは整数)の重み付けがなされた複数の容量素子を有する
スイッチトキャパシタアンプ。 - 請求項1に記載のスイッチトキャパシタアンプであって、
前記スイッチ群の少なくとも2つの接続先はそれぞれ、第1の基準電位および前記第1の基準電位よりも低い第2の基準電位である
スイッチトキャパシタアンプ。 - 請求項3に記載のスイッチトキャパシタアンプであって、
前記スイッチ群の他の1つの接続先は、前記演算増幅器の出力端である
スイッチトキャパシタアンプ。 - 請求項1に記載のスイッチトキャパシタアンプであって、
前記アナログ信号の所定の振幅値に相当するレベルシフト量の電荷を前記フィードバック容量にプリチャージするためのデータ信号を生成することが可能なコントローラをさらに具備する
スイッチトキャパシタアンプ。 - 請求項5に記載のスイッチトキャパシタアンプであって、
前記演算増幅器は、前記アナログ信号をサンプリングする期間とサンプルしたアナログ信号を増幅する期間の2つの状態を有する
スイッチトキャパシタアンプ。 - 請求項6に記載のスイッチトキャパシタアンプであって、
前記複数のサンプリング容量は、時間軸の異なる2つのアナログ信号を保持する容量を有し、
前記演算増幅器は、第1のサンプリングで取得した保持電圧と第2のサンプリングで取得した保持電圧との差分を前記フィードバック容量との容量比で増幅する
スイッチトキャパシタアンプ。 - アナログ信号をサンプリングする複数のサンプリング容量と、
容量アレイ化されたフィードバック容量と、
前記フィードバック容量の一端に接続され、少なくとも3つの接続先を有するスイッチ群と、
前記フィードバック容量および前記スイッチ群の1つの接続先によって負帰還が施され、前記アナログ信号の振幅の差分を検出する演算増幅器と、
前記演算増幅器の出力信号の差分の大小関係を判定する比較器と
を具備するAD変換装置。 - 請求項8に記載のAD変換装置であって、
前記フィードバック容量は、2のn乗(nは整数)の重み付けがなされた複数の容量素子を有する
AD変換装置。 - 請求項8に記載のAD変換装置であって、
前記スイッチ群の少なくとも2つの接続先はそれぞれ、AD変換のフルスケールを定義する基準電圧の高電位端と低電位端である
AD変換装置。 - 請求項10に記載のAD変換装置であって、
前記スイッチ群の他の1つの接続先は、前記演算増幅器の入力端である
AD変換装置。 - 請求項8に記載のAD変換装置であって、
前記複数のサンプリング容量によってアナログ信号をサンプルする期間と、前記複数のサンプリング容量と前記フィードバック容量との比によってサンプルしたアナログ信号を前記演算増幅器で増幅する期間と、増幅したアナログ信号を前記比較器の出力に基づいてAD変換する期間とを制御するコントローラをさらに具備する
AD変換装置。 - 請求項12に記載のAD変換装置であって、
前記コントローラは、前記比較器の判定結果に応じた二分探索シーケンスで前記フィードバック容量を制御する
AD変換装置。 - 請求項12に記載のAD変換装置であって、
前記スイッチ群および前記フィードバック容量に対して並列になるように、前記演算増幅器の入出力端の間に接続された第1のスイッチをさらに具備する
AD変換装置。 - 請求項12に記載のAD変換装置であって、
前記フィードバック容量の他端に接続され、コモン電位および前記演算増幅器の出力端の2つの接続先を有する補助スイッチ群をさらに具備し、
前記コントローラは、前記アナログ信号のサンプル期間において前記補助スイッチ群の接続先をコモン電位にするように構成される
AD変換装置。 - 請求項12に記載のAD変換装置であって、
前記フィードバック容量の他端を前記演算増幅器の出力端およびコモン電位に接続することが可能な第2のスイッチと、
前記スイッチ群を前記演算増幅器の入力端およびコモン電位に接続することが可能な第3のスイッチと、をさらに具備し、
前記コントローラは、前記アナログ信号のサンプル期間において、前記演算増幅器の入出力端を、前記第2のスイッチおよび前記第3のスイッチを介してコモン電位に接続するように構成される
AD変換装置。 - アナログ信号をサンプリングする複数のサンプリング容量と、
容量アレイ化されたフィードバック容量と、
前記サンプリング容量でサンプリングされたアナログ信号の大小関係を判定する比較器と、
前記フィードバック容量に接続され、少なくとも3つの接続先を有し、そのうち1つが前記比較器の入力端に接続可能に構成されたスイッチ群と
を具備するAD変換装置。 - 請求項17に記載のAD変換器であって、
前記フィードバック容量は、2のn乗(nは整数)の重み付けがなされた複数の容量素子を有する
AD変換装置。 - 請求項17に記載のAD変換装置であって、
前記スイッチ群の少なくとも2つの接続先はそれぞれ、AD変換のフルスケールを定義する基準電圧の高電位端と低電位端である
AD変換装置。 - 請求項17に記載のAD変換装置であって、
前記複数のサンプリング容量によってアナログ信号をサンプルする期間と、サンプリングしたアナログ信号を前記比較器の出力に基づいてAD変換する期間とを制御するコントローラをさらに具備し、
前記コントローラは、前記アナログ信号をサンプルする期間において前記スイッチ群を前記比較器の入力端に接続するように構成される
AD変換装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018192098 | 2018-10-10 | ||
JP2018192098 | 2018-10-10 | ||
PCT/JP2019/038501 WO2020075552A1 (ja) | 2018-10-10 | 2019-09-30 | スイッチトキャパシタアンプおよびad変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2020075552A1 true JPWO2020075552A1 (ja) | 2021-09-02 |
Family
ID=70164549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020550417A Pending JPWO2020075552A1 (ja) | 2018-10-10 | 2019-09-30 | スイッチトキャパシタアンプおよびad変換装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2020075552A1 (ja) |
WO (1) | WO2020075552A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113625034B (zh) * | 2021-07-19 | 2024-05-24 | 杭州知存算力科技有限公司 | 采样电路、采样阵列、存算一体芯片以及电子设备 |
CN114900184A (zh) * | 2022-04-18 | 2022-08-12 | 北京航天发射技术研究所 | 一种基于国产ad转换芯片实现高精度ad采集的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7830159B1 (en) * | 2008-10-10 | 2010-11-09 | National Semiconductor Corporation | Capacitor mismatch measurement method for switched capacitor circuits |
KR20130107275A (ko) * | 2010-09-14 | 2013-10-01 | 어드밴스드 실리콘 에스아 | 정전용량 방식 터치 애플리케이션용 회로 |
-
2019
- 2019-09-30 WO PCT/JP2019/038501 patent/WO2020075552A1/ja active Application Filing
- 2019-09-30 JP JP2020550417A patent/JPWO2020075552A1/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2020075552A1 (ja) | 2020-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6097326A (en) | Algorithmic analog-to-digital converter with reduced differential non-linearity and method | |
US6683554B2 (en) | Analog-to-digital conversion circuit having increased conversion speed and high conversion accuracy | |
US7224306B2 (en) | Analog-to-digital converter in which settling time of amplifier circuit is reduced | |
JP2009540656A (ja) | A−d変換装置およびその方法 | |
US8344930B2 (en) | Successive approximation register analog-to-digital converter | |
US10326464B2 (en) | Self-oscillating multi-ramp converter and method for converting a capacitance into a digital signal | |
US6229472B1 (en) | A/D converter | |
JPH06120827A (ja) | A/d変換器 | |
JP2008544255A (ja) | 高速応答電流測定システム及び方法 | |
US11159174B2 (en) | Multiplying digital-to-analog converter with pre-sampling and associated pipelined analog-to-digital converter | |
JPWO2020075552A1 (ja) | スイッチトキャパシタアンプおよびad変換装置 | |
US20050068218A1 (en) | Pipelined and cyclic analog-to-digital converters | |
JP2023502420A (ja) | スイッチトキャパシタ増幅器、及びそれを含むパイプライン型アナログ-デジタル変換器 | |
JP3657218B2 (ja) | 差動入力a/d変換器 | |
TWI778155B (zh) | 用於在sar adc中實現寬輸入共模範圍而無額外的主動電路系統之方法及設備 | |
JP2003198372A (ja) | アナログデジタル変換装置 | |
US6859158B2 (en) | Analog-digital conversion circuit | |
JP2007013885A (ja) | パイプラインa/d変換器およびパイプラインa/d変換方法 | |
JP2005072844A (ja) | A/dコンバータ | |
JP2012227775A (ja) | アナログデジタル変換器および信号処理システム | |
CN114285414B (zh) | 缩放式增量型模数转换方法及转换器 | |
JPWO2007032110A1 (ja) | A/d変換器及びa/d変換方法 | |
JPH10190462A (ja) | 電圧比較回路およびそれを用いたアナログ/ディジタル変換回路 | |
JP2008028820A (ja) | A/dコンバータ | |
JP2010135905A (ja) | パイプライン型a/dコンバータ、ホールド回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220808 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20220808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240319 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240513 |