CN106160749A - 连续时间δ-∑调制器、模数转换器及相关补偿方法 - Google Patents

连续时间δ-∑调制器、模数转换器及相关补偿方法 Download PDF

Info

Publication number
CN106160749A
CN106160749A CN201610169351.4A CN201610169351A CN106160749A CN 106160749 A CN106160749 A CN 106160749A CN 201610169351 A CN201610169351 A CN 201610169351A CN 106160749 A CN106160749 A CN 106160749A
Authority
CN
China
Prior art keywords
amplifier stage
electric current
signal
series connection
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610169351.4A
Other languages
English (en)
Inventor
何丞谚
林育信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN106160749A publication Critical patent/CN106160749A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • H03M3/37—Compensation or reduction of delay or phase error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种连续时间Δ‑∑调制器、ADC及相关补偿方法。其中，该连续时间Δ‑∑调制器和ADC均可以包括：加法电路、回路滤波器、提取电路、量化器和DAC。其中，该加法电路用于将输入信号减去反馈信号以产生残留信号。其中，该回路滤波器含多个串联的放大级(如第一放大级及位于其后的第二放大级)，用于接收残留信号以产生滤波后的残留信号。其中，该提取电路用于从第一放大级提取电流，并转发至第二放大级。其中，该量化器用于根据滤波后的残留信号产生数字输出信号。其中，该DAC耦接至量化器和加法电路，用于对来源于数字输出信号的信号执行数模转换，以产生反馈信号。上述公开的内容，可以仅涉及一个DAC，从而减少功率消耗并降低芯片面积。

Description

连续时间Δ-∑调制器、模数转换器及相关补偿方法
技术领域
本发明涉及电子电路技术，尤其涉及一种连续时间Δ-∑调制器、模数转换器及相关补偿方法。
背景技术
高分辨率连续时间Δ-∑(Delta-Sigma)调制器作为高电源效率(powerefficient)的候选者，具有从音频段至数兆赫兹范围的信号带宽。但是，该连续时间Δ-∑调制器的更高频率输入信号可能导致难以进行额外回路延时(ExcessLoop Delay，ELD)补偿。为了解决由高频输入信号导致的额外回路延时补偿问题，诸如DAC(Digital to Analog Converter，数模转换器)等额外的电路用来处理从量化器的输出端至前级回路滤波器(pre-stage loop filter)的输出端的反馈信号，因此，存在多于一个的DAC配置在连续时间Δ-∑调制器中的额外回路中。该额外的电路(诸如DAC)增加了电源消耗并且向回路滤波器提供了大的寄生电容。
发明内容
有鉴于此，本发明实施例提供了一种连续时间Δ-∑调制器、模数转换器及相关补偿方法，该调制器将从前面放大级提取的电流前馈(feed-forward)至该回路滤波器中后面的放大级，从而可以改善电源消耗和节约芯片面积。
本发明提供了一种连续时间Δ-∑调制器，包括：第一加法电路，用于将输入信号减去反馈信号，以产生残留信号；回路滤波器，包含多个串联的放大级，并且用于接收所述残留信号以产生滤波后的残留信号；提取电路，耦接至所述回路滤波器，用于从所述多个串联的放大级中的第一放大级提取电流，并转发所述提取的电流至所述多个串联的放大级中位于所述第一放大级之后的的第二放大级；量化器，耦接至所述回路滤波器，用于根据所述滤波后的残留信号，产生数字输出信号；以及数模转换器，耦接至所述量化器和所述第一加法电路，用于对来源于所述数字输出信号的信号执行数模转换，以产生所述反馈信号。
其中，所述提取电路从所述第一放大级的输出电流中提取电流。
其中，所述提取电路具体用于对所述第一放大级的输出电流进行镜像，并转发所述镜像的电流至所述第二放大级。
其中，所述提取电路将所述提取的电流转发至所述第二放大级的输出节点。
其中，所述第一放大级为所述多个串联的放大级中的首级放大级，所述第二放大级为所述多个串联的放大级中的未级放大级。
其中，所述提取的电流和所述多个串联的放大级中的未级放大级的输出电流被组合，以产生所述滤波后的残留信号。
其中，所述回路滤波器进一步包括：补偿电阻，耦接至所述第二放大级的输出节点，所述提取电路经由所述补偿电阻直接转发所述提取的电流至所述第二放大级。
其中，所述提取电路，具体用于从所述多个串联的放大级中的多个所述第一放大级提取电流，并转发所述提取的电流至所述多个串联的放大级中的所述第二放大级。
本发明还提供了一种模数转换器，包括：第一加法电路，用于将输入信号减去反馈信号，以产生残留信号；回路滤波器，包含多个串联的放大级，并且用于接收所述残留信号以产生滤波后的残留信号；提取电路，耦接至所述回路滤波器，用于从所述多个串联的放大级中的第一放大级提取电流，并转发所述提取的电流至所述多个串联的放大级中的位于所述第一放大级之后的第二放大级；量化器，耦接至所述回路滤波器，用于根据所述滤波后的残留信号，产生数字输出信号；以及数模转换器，耦接至所述量化器和所述第一加法电路，用于对来源于所述数字输出信号的信号执行数模转换，以产生至所述第一加法电路的反馈信号。
本发明还提供了一种模数转换器的补偿方法，包括：将输入信号减去反馈信号，以产生残留信号；提供含有多个串联的放大级的回路滤波器，并且用于接收所述残留信号，以产生滤波后的残留信号；从所述多个串联的放大级中的第一放大级提取电流，并转发所述提取的电流至所述多个串联的放大级中位于所述第一放大级之后的第二放大级，以补偿所述模数转换器的回路延时；根据所述滤波后的残留信号产生数字输出；以及对来源于所述数字输出的信号执行数模转换操作，以产生所述反馈信号。
其中，从所述第一放大级提取电流的步骤包括：从所述第一放大级的输出电流中提取电流；和/或，转发所述提取的电流至所述第二放大级的步骤包括：将所述提取的电流转发至所述第二放大级的输出节点。
其中，从所述第一放大级提取电流，并转发所述提取的电流至所述第二放大级的步骤包括：对所述第一放大级的输出电流进行镜像，并转发所述镜像的电流至所述另第二放大级。
其中，所述第一放大级为所述多个串联的放大级中的首级放大级，所述第二放大级为所述多个串联的放大级中的未级放大级。
其中，进一步包括：组合所述提取的电流和所述多个串联的放大级中未级放大级的输出电流，以产生所述滤波后的残留信号。
其中，由数模转换器产生所述反馈信号。
其中，所述回路滤波器进一步包括：补偿电阻，耦接至所述第二放大级的输出节点；所述转发所述提取的电流至所述第二放大级的步骤包括：经由所述补偿电阻直接转发所述提取的电流至所述第二放大级。
其中，从所述第一放大级提取电流，并转发所述提取的电流至所述第二放大级的步骤包括：从所述多个串联的放大级中的多个所述第一放大级提取电流，并转发所述提取的电流至所述第二放大级。
本发明实施例的有益效果是：
本发明中的回路滤波器，其输入为输入信号与反馈信号相减得到的残留信号，因此可从该回路滤波器中前面的放大级中提取电流并转发至后面的放大级，从而利用该残留信号来补偿回路滤波器的额外回路延时。此种补偿方式中，对于数模转换器，可以少至仅使用一个(用来提供反馈信号)，从而可以减少数模转换器的使用数量，从而可以改善电源消耗和芯片面积。
附图说明
图1是根据本发明一个实施例的ADC(Analog to Digital Converter，模数转换器)的结构示意图。
图2示出了由输入信号、DAC和提取电路提供的电流。
图3是根据本发明一个实施例的回路滤波器的放大级和提取的电流的流动的示意图。
图4示出了根据本发明一个实施例的图1所示的ADC的详细结构图。
图5示出了根据本发明一个实施例的提取电路和回路滤波器的首级放大级的详细结构。
图6是根据本发明一个实施例的ADC的补偿方法的流程示意图。
具体实施方式
在本申请说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包括”、“包含”为一开放式的用语，故应解释成“包括(含)但不限定于”。另外，“耦接”一词在此为包括任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接至该第二装置，或透过其它装置或连接手段间接地电气连接至该第二装置。另外，在权利要求书中，“第一放大级”和“第二放大级”中的“第一”和“第二”仅用于区分放大级，而并非是用于限制放大级的顺序、位置等。
参考图1。根据本发明一个实施例，图1为ADC(模数转换器)100的结构示意图。在该实施例中，ADC100为连续时间Δ-∑调制类ADC。如图1所示，ADC100包括：第一加法电路110、回路滤波器120、提取电路(extraction circuit)130、第二加法电路140、量化器150和DAC(数模转换器)160。在本实施例中，回路滤波器120包括：多个串联的放大级，并且每个放大级可以由积分器实现。
在ADC100的运行中，第一加法电路110接收输入信号Vi(t)和反馈信号VFB，并通过计算输入信号Vi(t)减去反馈信号VFB的差，从而产生残留信号(residualsignal)VR。然后，回路滤波器120对残留信号VR进行滤波。同时，提取电路130从该多个放大级中的其中一个提取电流，并转发该提取的电流至后面的(following)一个放大级，其中，后面的放大级是其在多个放大级中的位置在被提取电路130提取了电流的放大级之后的放大级。在本实施例中，将提取的电流转发至未级放大级(the last amplifying stage)的输出节点。第二加法电路140组合提取的电流和回路滤波器的输出电流，从而产生滤波后的残留信号。量化器150根据滤波后的残留信号，产生数字输出Dout。然后，DAC160对来源于滤波后的残留信号的信号执行数模转换操作，从而产生至第一加法电路110的反馈信号VFB。
在本实施例中，使用电流模式(current-mode)实现ADC100的额外回路延时补偿。参考图2，DAC160提供的电流IDAC相似于输入信号Vi(t)提供的电流Ivi，但是，电流IDAC具有量化误差(噪声)。因此，第一加法电路110输出的残留信号VR(具有电流Ivi－IDAC)可以视为ADC100的量化误差。然后，转发从回路波滤器120的其中一个放大级提取的电流IELD(即，从残留信号VR提取的)至未级放大级，以补偿回路滤波器120的常数项系数(constant coefficient)，从而补偿ADC100的额外回路延时；需要说明的是，回路滤波器可以等效为一个多项式，当将提取的电流IELD前馈至未级放大级时，即是对该多项式中常数项系数进行补偿，当将提取的电流IELD前馈至非未级放大级时，即是对该多项式中的非常数项系数(如一阶系数、二阶系数等)进行补偿。通过使用残留信号VR来补偿额外回路延时，可以补偿回路滤波器120的常数项系数，并且该补偿方式仅涉及到DAC160提供的反馈信号VFB，而不涉及任何其他的DAC。因此，可以改善电源消耗和芯片面积。
参考图3。根据本发明的一个实施例，图3的示意图说明了回路滤波器120的放大级和提取的电流的流动。如图3所示，ADC100为差分结构，并且回路滤波器120包括：多个放大级，其中每个放大级包括：运算放大器，诸如运算放大器310_1～310_N。在图3中，首级放大级为含有运算放大器310_1和两个电容C1、C2的积分器，流过电容C1的电流IC1等于(Ivi1-IDAC1)，流过电容C2的电流IC2等于(Ivi2-IDAC2)，并且运算放大器310_1的差分输出信号包括：IOP＝IC1-Ix和ION＝IC2-Ix，其中，Ivi1和Ivi2为差分输入电流，以及IDAC1和IDAC2为差分反馈电流。提取电路130(在图3中未示出)从运算放大器310_1的输出电流IOP和ION中分别提取电流IEN和IEP，并且提取电路130经由补偿电阻RELD向运算放大器310_N的输出节点转发提取的电流IEN和IEP。另外，在一个实施例中，提取电路130按比例镜像(mirror)输出电流IOP和ION，以产生提取的电流IEN和IEP。
根据本发明一个实施例，图4示出了ADC100的详细结构。如图4所示，回路滤波器120包括：三个放大级，并且每个放大级由积分器实现。ADC100进一步包括：相位调整电路510、DEM(Dynamic Element Matching，动态元件匹配)电路520和DAC锁存器530，其中如图4所示，相位调整电路510可以用于接收的信号延迟2/3个时钟周期。相似于图3，图4示出了：从首级放大级的输出电流IOP和ION提取电流IEN和IEP，并转发提取的电流IEN和IEP至未级放大级的输出节点(即，转发提取的电流IEN和IEP至第二加法电路140)。
根据本发明的一个实施例，图5示出了提取电路130和回路滤波器120中的首级放大级的详细结构。如图5所示，晶体管M1～M6形成回路滤波器120的首级放大级中的运算放大器502，晶体管M7～M10形成首级放大级的输出级504，以及晶体管M11～M14和补偿晶体管RELD形成提取电路130。图5所示的电路在运行中，运算放大器502接收残留信号Vin和Vip(即，图1中所示的“VR”)，并在输出级504产生输出电压VON、VOP和输出电流IOP、ION。然后，提取电路130按比例(1/m)镜像输出级处的镜像电流，以产生提取电流IEN和IEP。注意：图4和图5示出了一些没有参考符号的元件(如：电容、电阻等)，这些元件涉及回路滤波器120的通用功能或者稳定性目的，此处省略这些元件的进一步细节描述。
以上提及的实施例示出了：提取电路130自回路滤波器120的首级放大级提取电流，并转发至回路滤波器120的未级放大级的输出节点。该实施例示出了本发明的典型实现，而非限制本发明。在其他实施例中，提取电路130可以从回路滤波器120中的任何放大级提取电流，并转发至后面的放大级，从而补偿ADC100的额外回路延时。在另一实施例中，提取电路130可以从两个或更多的放大级(如从第一放大级(如首级放大级)、第二放大级和第三放大级)提取多个电流，并转发提取的电流(如三个提取的电流)至后面的放大级(如未级放大级)。这些可选设计均应落入本发明的范围。
根据本发明的一个实施例，图6为ADC的补偿方法的流程示意图。一并参考图1～6，该流程如下：
步骤600：流程开始。
步骤602：将输入信号减去反馈信号，以产生残留信号。
步骤604：提供含有多个串联的放大级的回路滤波器，并用于接收残留信号，以产生滤波后的残留信号。
步骤606：从该多个放大级之一提取信号，并转发提取的信号至后面的一个放大级，以补偿ADC的回路延时。
步骤608：根据滤波后的残留信号，产生数字输出。
步骤610：对信号(来源于滤波后的残留信号)执行数模转换操作，以产生反馈信号。
综上，在本发明的连续时间Δ-∑调制器中，回路滤波器接收残留信号(即：输入信号和反馈信号之间的差)，并且从回路滤波器的一个放大级提取电流，并转发至后面的放大级，以补偿额外回路延时。在本发明的实施例中，仅需要一个DAC，并且额外回路延时补偿不涉及任何其他的DAC。因此，可以改善电源消耗和芯片面积。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (17)

1.一种连续时间Δ-∑调制器，其特征在于，包括：
第一加法电路，用于将输入信号减去反馈信号，以产生残留信号；
回路滤波器，包含多个串联的放大级，并且用于接收所述残留信号以产生滤波后的残留信号；
提取电路，耦接至所述回路滤波器，用于从所述多个串联的放大级中的第一放大级提取电流，并转发所述提取的电流至所述多个串联的放大级中位于所述第一放大级之后的的第二放大级；
量化器，耦接至所述回路滤波器，用于根据所述滤波后的残留信号，产生数字输出信号；以及
数模转换器，耦接至所述量化器和所述第一加法电路，用于对来源于所述数字输出信号的信号执行数模转换，以产生所述反馈信号。
2.如权利要求1所述的连续时间Δ-∑调制器，其特征在于，所述提取电路从所述第一放大级的输出电流中提取电流。
3.如权利要求2所述的连续时间Δ-∑调制器，其特征在于，所述提取电路具体用于对所述第一放大级的输出电流进行镜像，并转发所述镜像的电流至所述第二放大级。
4.如权利要求2所述的连续时间Δ-∑调制器，其特征在于，所述提取电路将所述提取的电流转发至所述第二放大级的输出节点。
5.如权利要求1所述的连续时间Δ-∑调制器，其特征在于，所述第一放大级为所述多个串联的放大级中的首级放大级，所述第二放大级为所述多个串联的放大级中的未级放大级。
6.如权利要求1所述的连续时间Δ-∑调制器，其特征在于，所述提取的电流和所述多个串联的放大级中的未级放大级的输出电流被组合，以产生所述滤波后的残留信号。
7.如权利要求1所述的连续时间Δ-∑调制器，其特征在于，所述回路滤波器进一步包括：
补偿电阻，耦接至所述第二放大级的输出节点，所述提取电路经由所述补偿电阻直接转发所述提取的电流至所述第二放大级。
8.如权利要求1所述的连续时间Δ-∑调制器，其特征在于，所述提取电路，具体用于从所述多个串联的放大级中的多个所述第一放大级提取电流，并转发所述提取的电流至所述多个串联的放大级中的所述第二放大级。
9.一种模数转换器，其特征在于，包括：
第一加法电路，用于将输入信号减去反馈信号，以产生残留信号；
回路滤波器，包含多个串联的放大级，并且用于接收所述残留信号以产生滤波后的残留信号；
提取电路，耦接至所述回路滤波器，用于从所述多个串联的放大级中的第一放大级提取电流，并转发所述提取的电流至所述多个串联的放大级中的位于所述第一放大级之后的第二放大级；
量化器，耦接至所述回路滤波器，用于根据所述滤波后的残留信号，产生数字输出信号；以及
数模转换器，耦接至所述量化器和所述第一加法电路，用于对来源于所述数字输出信号的信号执行数模转换，以产生至所述第一加法电路的反馈信号。
10.一种模数转换器的补偿方法，其特征在于，包括：
将输入信号减去反馈信号，以产生残留信号；
提供含有多个串联的放大级的回路滤波器，并且用于接收所述残留信号，以产生滤波后的残留信号；
从所述多个串联的放大级中的第一放大级提取电流，并转发所述提取的电流至所述多个串联的放大级中位于所述第一放大级之后的第二放大级，以补偿所述模数转换器的回路延时；
根据所述滤波后的残留信号产生数字输出；以及
对来源于所述数字输出的信号执行数模转换操作，以产生所述反馈信号。
11.如权利要求10所述的模数转换器的补偿方法，其特征在于，从所述第一放大级提取电流的步骤包括：
从所述第一放大级的输出电流中提取电流；
和/或，转发所述提取的电流至所述第二放大级的步骤包括：将所述提取的电流转发至所述第二放大级的输出节点。
12.如权利要求10所述的模数转换器的补偿方法，其特征在于，从所述第一放大级提取电流，并转发所述提取的电流至所述第二放大级的步骤包括：
对所述第一放大级的输出电流进行镜像，并转发所述镜像的电流至所述另第二放大级。
13.如权利要求10所述的模数转换器的补偿方法，其特征在于，所述第一放大级为所述多个串联的放大级中的首级放大级，所述第二放大级为所述多个串联的放大级中的未级放大级。
14.如权利要求10所述的模数转换器的补偿方法，其特征在于，进一步包括：
组合所述提取的电流和所述多个串联的放大级中未级放大级的输出电流，以产生所述滤波后的残留信号。
15.如权利要求10所述的模数转换器的补偿方法，其特征在于，由数模转换器产生所述反馈信号。
16.如权利要求10所述的模数转换器的补偿方法，其特征在于，所述回路滤波器进一步包括：补偿电阻，耦接至所述第二放大级的输出节点；
所述转发所述提取的电流至所述第二放大级的步骤包括：经由所述补偿电阻直接转发所述提取的电流至所述第二放大级。
17.如权利要求10所述的模数转换器的补偿方法，其特征在于，从所述第一放大级提取电流，并转发所述提取的电流至所述第二放大级的步骤包括：
从所述多个串联的放大级中的多个所述第一放大级提取电流，并转发所述提取的电流至所述第二放大级。
CN201610169351.4A 2015-05-14 2016-03-23 连续时间δ-∑调制器、模数转换器及相关补偿方法 Pending CN106160749A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562161608P 2015-05-14 2015-05-14
US62/161,608 2015-05-14
US15/044,125 US9537497B2 (en) 2015-05-14 2016-02-16 Continuous time delta sigma modulator, analog to digital converter and associated compensation method
US15/044,125 2016-02-16

Publications (1)

Publication Number Publication Date
CN106160749A true CN106160749A (zh) 2016-11-23

Family

ID=57277219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610169351.4A Pending CN106160749A (zh) 2015-05-14 2016-03-23 连续时间δ-∑调制器、模数转换器及相关补偿方法

Country Status (2)

Country Link
US (1) US9537497B2 (zh)
CN (1) CN106160749A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108631785A (zh) * 2017-03-17 2018-10-09 深圳市中兴微电子技术有限公司 一种连续时间δ-σ模数转换器及其系数校准方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8896475B2 (en) * 2013-03-15 2014-11-25 Analog Devices Technology Continuous-time oversampling pipeline analog-to-digital converter
US9762221B2 (en) * 2015-06-16 2017-09-12 Analog Devices Global RC lattice delay
US10224951B2 (en) * 2016-01-08 2019-03-05 Analog Devices Global Configurable input range for continuous-time sigma delta modulators
US10020818B1 (en) 2016-03-25 2018-07-10 MY Tech, LLC Systems and methods for fast delta sigma modulation using parallel path feedback loops
US10530372B1 (en) 2016-03-25 2020-01-07 MY Tech, LLC Systems and methods for digital synthesis of output signals using resonators
WO2018094380A1 (en) 2016-11-21 2018-05-24 MY Tech, LLC High efficiency power amplifier architectures for rf applications
US10305506B2 (en) * 2017-08-30 2019-05-28 Infineon Technologies Ag Pad asymmetry compensation
US10171102B1 (en) 2018-01-09 2019-01-01 Analog Devices Global Unlimited Company Oversampled continuous-time pipeline ADC with voltage-mode summation
CN109818620B (zh) * 2019-01-24 2023-04-11 广州全盛威信息技术有限公司 一种可重构的Sigma-Delta调制器
US11394394B1 (en) 2021-03-17 2022-07-19 Analog Devices International Unlimited Company Signal chain with current output gain stage followed by current input ADC
US11933919B2 (en) 2022-02-24 2024-03-19 Mixed-Signal Devices Inc. Systems and methods for synthesis of modulated RF signals
US11894864B2 (en) * 2022-03-23 2024-02-06 Silicon Laboratories Inc. Analog-to-digital converter having punctured quantizer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101322315A (zh) * 2005-12-05 2008-12-10 Nxp股份有限公司 具有最优内置滤波功能的前馈∑-△模/数转换器
CN101917198A (zh) * 2010-08-05 2010-12-15 复旦大学 连续时间的高速低功耗sigma-delta调制器
CN102832945A (zh) * 2011-06-15 2012-12-19 联发科技股份有限公司 Σ-δ调制器
CN102832948A (zh) * 2012-09-07 2012-12-19 复旦大学 可重构的连续时间型高速低功耗sigma-delta调制器
US8643524B1 (en) * 2012-09-27 2014-02-04 Cirrus Logic, Inc. Feed-forward analog-to-digital converter (ADC) with a reduced number of amplifiers and feed-forward signal paths

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670902B1 (en) * 2002-06-04 2003-12-30 Cirrus Logic, Inc. Delta-sigma modulators with improved noise performance
US7358881B2 (en) * 2005-07-22 2008-04-15 Cirrus Logic, Inc. Quantizer overload prevention for feed-back type delta-sigma modulators
TWI318508B (en) * 2006-04-19 2009-12-11 Realtek Semiconductor Corp Sigma-delta modulator
US7446686B2 (en) * 2006-09-22 2008-11-04 Cirrus Logic, Inc. Incremental delta-sigma data converters with improved stability over wide input voltage ranges
US7889108B2 (en) * 2008-05-09 2011-02-15 Asahi Kasei Microdevices Corporation Hybrid delta-sigma ADC
JP4890503B2 (ja) * 2008-06-17 2012-03-07 旭化成エレクトロニクス株式会社 デルタシグマ変調器
US20140167995A1 (en) * 2011-04-11 2014-06-19 Agency For Science, Technology And Research Analog-to-digital converter
US8552894B2 (en) * 2011-06-15 2013-10-08 Mediatek Inc. Sigma-delta modulator having a feed-forward path and a hybrid portion
CN103609024A (zh) * 2011-07-01 2014-02-26 松下电器产业株式会社 Δ∑调制器和具备该δ∑调制器的接收装置及无线通信装置
US8760331B2 (en) * 2012-01-20 2014-06-24 Hittite Microwave Norway As Continuous time delta sigma converter having a VCO based quantizer
US9019136B2 (en) * 2012-12-12 2015-04-28 Mediatek Inc. Sigma-delta modulators with high speed feed-forward architecture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101322315A (zh) * 2005-12-05 2008-12-10 Nxp股份有限公司 具有最优内置滤波功能的前馈∑-△模/数转换器
CN101917198A (zh) * 2010-08-05 2010-12-15 复旦大学 连续时间的高速低功耗sigma-delta调制器
CN102832945A (zh) * 2011-06-15 2012-12-19 联发科技股份有限公司 Σ-δ调制器
CN102832948A (zh) * 2012-09-07 2012-12-19 复旦大学 可重构的连续时间型高速低功耗sigma-delta调制器
US8643524B1 (en) * 2012-09-27 2014-02-04 Cirrus Logic, Inc. Feed-forward analog-to-digital converter (ADC) with a reduced number of amplifiers and feed-forward signal paths

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108631785A (zh) * 2017-03-17 2018-10-09 深圳市中兴微电子技术有限公司 一种连续时间δ-σ模数转换器及其系数校准方法

Also Published As

Publication number Publication date
US20160336946A1 (en) 2016-11-17
US9537497B2 (en) 2017-01-03

Similar Documents

Publication Publication Date Title
CN106160749A (zh) 连续时间δ-∑调制器、模数转换器及相关补偿方法
Maghari et al. 74 dB SNDR multi-loop sturdy-MASH delta-sigma modulator using 35 dB open-loop opamp gain
US7612608B2 (en) Sigma-delta based Class D audio or servo amplifier with load noise shaping
US7414471B2 (en) Common-mode technique for a digital I/P class D loop
US7605653B2 (en) Sigma-delta based class D audio power amplifier with high power efficiency
AU2009345576B2 (en) Input converter for an EEG monitoring system, signal conversion method and monitoring system
US9385744B2 (en) Delta-sigma analog-to-digital converter with error suppression
US8514117B2 (en) Excess loop delay compensation for a continuous time sigma delta modulator
US8456341B2 (en) Three-level digital-to-analog converter
CN103380569A (zh) 直流偏移补偿
JP2016225951A (ja) 増幅回路及びアナログ／デジタル変換回路
US8704558B2 (en) Method and apparatus for producing triangular waveform with low audio band noise content
JP2009260605A (ja) Δς変調器及びδς型ａｄ変換器
Donida et al. A 40-nm CMOS, 1.1-V, 101-dB Dynamic-Range, 1.7-mW Continuous-Time $\Sigma\Delta $ ADC for a Digital Closed-Loop Class-D Amplifier
US20100164616A1 (en) Chopping technique for continuous time sigma-delta ADCs without Q-noise folding
Hussein et al. A low-distortion high-efficiency class-D audio amplifier based on sliding mode control
KR101117017B1 (ko) 디지털 입력 증폭기
Li et al. Improved Error Correction Methods for Filterless Digital Class D Audio Power Amplifier Based on FCLNF
Leene et al. A compact recording array for neural interfaces
Wei et al. High‐Fidelity and High‐Efficiency Digital Class‐D Audio Power Amplifier
Aparna et al. A three-stage operational transconductance amplifier for delta sigma modulator
Lee et al. A 1.8 V, 1 MS/s, 85 dB SNR 2+ 2 mash/spl Sigma//spl Delta/modulator with/spl plusmn/0.9 V reference voltage
Kemp et al. High-order analog control of a clocked class-d audio amplifier with global feedback using z-domain methods
Pan et al. A Sigma-Delta class D audio power amplifier in 0.35 μm CMOS technology
Yang et al. A Low Power Signal Acquisition Channel with a Novel Systematic Power Minimization Scheme

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: He Chengyan

Inventor after: Lin Yuxin

Inventor after: Wang Zejian

Inventor before: He Chengyan

Inventor before: Lin Yuxin

COR Change of bibliographic data
RJ01 Rejection of invention patent application after publication

Application publication date: 20161123

RJ01 Rejection of invention patent application after publication