CN103609024A - Δ∑调制器和具备该δ∑调制器的接收装置及无线通信装置 - Google Patents

Δ∑调制器和具备该δ∑调制器的接收装置及无线通信装置 Download PDF

Info

Publication number
CN103609024A
CN103609024A CN201180071572.3A CN201180071572A CN103609024A CN 103609024 A CN103609024 A CN 103609024A CN 201180071572 A CN201180071572 A CN 201180071572A CN 103609024 A CN103609024 A CN 103609024A
Authority
CN
China
Prior art keywords
circuit
quantizer
modulator
input part
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201180071572.3A
Other languages
English (en)
Inventor
三谷阳介
松川和生
小畑幸嗣
道正志郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103609024A publication Critical patent/CN103609024A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/44—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Amplifiers (AREA)

Abstract

Δ∑调制器包括：具备具有运算放大器(104)的积分器的滤波器电路(100)；连接在滤波器电路(100)的输出部与量化器(101)的输入部之间且包括第1电阻元件(201)的第1加法电路(120)；以及具有包括第2电阻元件(202)的第1前馈电路(121)、及将由量化器(101)量化后的数字输出信号作为模拟信号反馈给量化器(101)的输入部的第1反馈电路(103)之中的至少任一方的第2加法电路(123)。而且，第1加法电路(120)及第1反馈电路(103)之中的至少任一方具备相位补偿单元(300)。

Description

Δ∑调制器和具备该Δ∑调制器的接收装置及无线通信装置
技术领域
本发明涉及Δ∑调制器(Delta Sigma converter)、以及具备该Δ∑调制器的接收装置及无线通信装置，尤其涉及具有利用了运算放大器的积分器的Δ∑调制器。 
背景技术
在连续时间型Δ∑调制器的环路滤波器(滤波器电路)中，一般来说采用Active-RC型滤波器或gm-C型滤波器，Active-RC型滤波器是借助利用了运算放大器的积分器的级联连接而构成，gm-C型滤波器将利用电流电压变换放大器(OTA：Operational TransconductanceAmplifier)与电容元件而构成的积分器级联连接在一起。 
一般来说，在由利用了运算放大器的积分器而构成的环路滤波器(滤波器电路)的输出部与量化器的输入部之间的节点，来自模拟输入信号或被级联连接的积分器的至少一级输出信号的前馈信号、或将量化器的数字输出信号和数字模拟变换后的反馈信号(模拟信号)被加法运算。作为向该量化器的输入部的信号加法运算的手段，公知利用运算放大器与电阻元件对信号进行加法运算的方法、及仅利用电阻元件对信号进行加法运算的方法等。 
在非专利文献1中公开了以下技术：在将利用了运算放大器的积分器级联连接而得的连续时间型Δ∑调制器中，利用运算放大器与电阻元件，在量化器的输入部对信号进行加法运算。 
在非专利文献2中公开了仅利用电阻元件在量化器的输入部对信号进行加法运算的5次连续时间型Δ∑调制器相关的技术。 
再有，在专利文献1公开了以下技术：既抑制耗电又实现了相位补偿的gm-C型的滤波器电路及利用其的Δ∑A／D(Analog to Digital)变换器。 
在先技术文献 
专利文献 
专利文献1：特许第4567420号公报 
非专利文献 
非专利文献1：Lukas Dorrer，其他3名，″A10-bit，4mW continuous-time sigma-delta ADC for UMTS in a0.12μm CMOS process"，Circuits and Systems，2003.ISCAS′03.，25-28May2003，p.I-1057-1060vol.1 
非专利文献2：Kazuo Matsukawa，其他5名，″A fifth-order continuous-time delta-sigma modulator with single-opamp resonator"，IEEE JSSC，vo1.45,no.4，Apr.2010，p.697-706 
发明内容
-发明所要解决的技术问题- 
然而，如非专利文献1那样在利用运算放大器与电阻元件在量化器的输入部对信号进行加法运算的构成中，为了提高Δ∑调制器的精度，需要提高从信号加法运算用的运算放大器输出的信号的精度。即，针对信号加法运算用的运算放大器寻求输出尽量抑制了误差的信号。为此，信号加法运算用的运算放大器的耗电就成为其他运算放大器几倍的电力，同时伴随着电路面积的增加。 
与此相对，在如非专利文献2那样仅利用电阻元件而在量化器的输入部对信号进行加法运算的构成中，不需要信号加法运算用的运算放大器，可以抑制该信号加法运算用的运算放大器带来的耗电及电路面积的增加。 
图11表示仅利用电阻元件来构成加法电路的1次Δ∑调制器的构成例。 
图11的Δ∑调制器具备输入端子N600、滤波器电路600、量化器601、数字模拟变换器(DAC：Digital to Analog Converter)602、603、电阻元件701、702、及反相元件900。在此，电容820表示量化器601的输入节点N601的寄生电容。滤波器电路600具备积分器，其包括运算放大器604、电阻元件700、及电容元件801。 
从输入端子N600输入的模拟输入信号经由滤波器电路600及电阻元 件701而被输入到量化器601。由量化器601量化过的数字输出信号通过数字模拟变换器602，作为模拟信号而反馈到滤波器电路600，并且通过数字模拟变换器603，作为模拟信号而反馈给量化器601的输入部(节点N601)。另一方面，模拟输入信号经由反相元件900及电阻元件702，而在量化器601的输入部被加法运算。 
在此，Δ∑调制器是负反馈环路，因而在运算放大器604的有限增益带宽低的情况下，环路滤波器(滤波器电路600)整体的相位余裕不足，Δ∑调制器的稳定性下降。再者，图11所示的仅利用电阻元件对信号进行加法运算的构成产生电阻元件701及节点N601的寄生电容820引起的极点(pole)，使得Δ∑调制器的稳定性下降。 
图12(a)是表示图11示出的Δ∑调制器涉及的振幅及相位的频率特性的一例的图。在图12(a)中，上图表示振幅的频率特性，下图表示相位的频率特性(对于后述的图12(b)、图15来说也是同样的)。再有，图内的p1表示运算放大器604的极点频率，pRC表示与量化器601的输入部连接且由电阻元件701组成的加法电路的极点频率。 
在图12(a)中，图11示出的Δ∑调制器因寄生电容820、电阻元件701，702、及运算放大器604的有限增益带宽等的影响，相位余裕变为45度以下(箭头A)。即，Δ∑调制器无法满足稳定条件，电路有可能产生振荡。 
图13(a)、(b)分别表示图11示出的Δ∑调制器涉及的频谱例及噪声传递函数的极点零点配置例。如图13(b)所示，极点p10位于z平面中的单位圆的外部，由该图也能得知图11示出的Δ∑调制器未满足稳定条件。 
作为其对策，考虑提高运算放大器604的有限增益带宽的方法。有限增益带宽例如可以通过使运算放大器604的输出级的电流增加来提高。 
图12(b)是表示图11示出的Δ∑调制器中将运算放大器604的有限增益带宽设为10倍时的振幅及相位的频率特性的一例的图。在图12(b)中，实线是表示将运算放大器604的有限增益带宽设为10倍时的频率特性的一例的图，虚线是图12(a)示出的原来的频率特性。伴随于将运算放大器604的有限增益带宽设为10倍，运算放大器604的极点频率从p1 变化成p1’。 
如图12(b)所示，通过将有限增益带宽提高至10倍，从而高频区域中的相位被恢复，相位余裕从45度以下(箭头A)改善为45度以上(箭头B)。因此，Δ∑调制器可以满足稳定条件。 
图14(a)、(b)分别表示将运算放大器604的有限增益带宽设为10倍时的图11的Δ∑调制器涉及的频谱的一例及噪声传递函数的极点零点配置的一例。如图14(b)所示，极点全部进入z平面中的单位圆内，由该图也能得知Δ∑调制器满足稳定条件。 
图15表示2次Δ∑调制器中的振幅及相位的频率特性的一例。在图15中，虚线是使运算放大器的有限增益带宽变化前的频率特性，实线表示使运算放大器的有限增益带宽增加至10倍的情况下的频率特性。与图12(b)同样，在图15中，伴随于将运算放大器的有限增益带宽设为10倍，极点频率从p1变化成p1’。而且，如图15所示，在2次Δ∑调制器中通过将有限增益带宽提高至10倍，从而也能将相位余裕从45度以下(箭头A)改善为45度以上(箭头B)。由此，Δ∑调制器可以满足稳定条件。 
如上所述，在仅利用电阻元件而在量化器601的输入部对信号进行加法运算的构成中，通过提高运算放大器604的有限增益带宽，从而可以保证Δ∑调制器的稳定性。然而，即便在该情况下也需要使运算放大器604的消耗电流及电路面积增加。 
再有，在更进一步提高Δ∑调制器的精度的情况下，需要进行量化器601的高精度化(位数的增加)、及与量化器601的输入部连接着的数字模拟变换器603的高精度化等。由此，认为寄生电容820会进一步增加，图11的构成涉及的Δ∑调制器的稳定性进一步显著地下降。如此，仅使运算放大器604的电流增加还无法补偿相位余裕的下降，出现Δ∑调制器无法满足稳定条件的可能性。为此，无法提高量化器601及数字模拟变换器603的分辨率，即难以提高Δ∑调制器的精度。 
鉴于上述问题点，本发明的目的在于提供一种运算放大器不需要高的有限增益带宽且既抑制耗电及电路面积(电路成本)、稳定性又高的Δ∑调制器。 
-用于解决技术问题的方案- 
在本发明的第1形态中，Δ∑调制器具备：滤波器电路，其具备至少1个利用了运算放大器的积分器；量化器，其对所述滤波器电路的输出信号进行量化；第1数字模拟变换器，其对所述量化器的数字输出信号进行数字模拟变换，并作为模拟信号反馈给所述滤波器电路；第1加法电路，其设置于所述滤波器电路的输出部与所述量化器的输入部之间，由包括第1电阻元件在内的被动元件构成；以及第2加法电路，其具有第1前馈电路、及第1反馈电路之中的至少任一方，该第1前馈电路经由第2电阻元件而连接所述滤波器电路的输入部与所述量化器的输入部，该第1反馈电路将所述量化器的数字输出信号作为模拟信号反馈给所述量化器的输入部。而且，所述第1加法电路及所述第1反馈电路之中的至少任一方具备相位补偿单元。 
根据该形态，Δ∑调制器的第1加法电路及第1反馈电路之中的至少任一方具备相位补偿单元。由此，可以补偿量化器的输入部中的寄生电容、第1及第2加法电路、以及运算放大器的有限增益带宽的影响等所导致的相位余裕的下降，可以满足稳定条件。此时，由于Δ∑调制器利用被动元件来构成第1加法电路，故不具备信号加法运算用的运算放大器。再有，由于第1加法电路及第1反馈电路之中的至少任一方具备相位补偿单元，故也不需要提高运算放大器的有限增益带宽。由此，可以实现既能抑制耗电及电路面积(电路成本)、稳定性又高的Δ∑调制器。 
在本发明的第2形态中，Δ∑调制器具备：滤波器电路，其将利用了运算放大器的积分器多级级联连接而成；量化器，其对所述滤波器电路的输出信号进行量化；第1数字模拟变换器，其对所述量化器的数字输出信号进行数字模拟变换，并作为模拟信号反馈给所述滤波器电路；第1加法电路，其被设置在所述滤波器电路的输出部与所述量化器的输入部之间，且由包括第1电阻元件在内的被动元件构成；以及第2加法电路，其具有第1前馈电路、第1反馈电路及第2前馈电路之中的至少任一个，其中该第1前馈电路经由第2电阻元件来连接所述滤波器电路的输入部与所述量化器的输入部，该第1反馈电路将所述量化器的数字输出信号作为模拟信号反馈给所述量化器的输入部，该第2前馈电路经由被动元件对多个所述积分器之中的至少1个积分器的输出信号进行了前馈。而且，所述第1 加法电路、所述第1反馈电路、及所述第2前馈电路之中的至少任一个具备相位补偿单元。 
根据该形态，Δ∑调制器的第1加法电路、第1反馈电路、及第2前馈电路之中的至少任一个具备相位补偿单元。由此，与第1形态同样地可以补偿相位余裕的下降，Δ∑调制器可以满足稳定条件。再有，与第1形态同样地由于Δ∑调制器不具备信号加法运算用的运算放大器，故也不需要提高运算放大器的有限增益带宽。由此，可以实现既能抑制耗电及电路面积(电路成本)、稳定性又高的Δ∑调制器。 
而且，优选：作为所述相位补偿单元，第1或第2形态的Δ∑调制器的所述第1加法电路具备与所述第1电阻元件并联连接的电容元件。 
由此，第1加法电路由第1电阻元件与电容元件并联连接而成的电路、即被动元件构成，且具有具备了相位补偿单元的电路。由此，Δ∑调制器无需利用信号加法运算用的运算放大器，就能实现加法电路，并且利用与第1电阻元件并联连接的电容元件就能补偿相位余裕的下降，可以满足稳定条件。由此，可以实现既能抑制耗电及电路面积(电路成本)、稳定性又高的Δ∑调制器。 
在本发明的第3形态中，Δ∑调制器具备：滤波器电路，其具备至少1个利用了运算放大器的积分器；量化器，其对所述滤波器电路的输出信号进行量化；第1数字模拟变换器，其对所述量化器的数字输出信号进行数字模拟变换，并作为模拟信号反馈给所述滤波器电路；第1加法电路，其设置在所述滤波器电路的输出部与所述量化器的输入部之间，且由包括第1电阻元件在内的被动元件构成；第2数字模拟变换器，其对所述量化器的数字输出信号进行数字模拟变换，并作为模拟信号反馈给所述量化器的输入部；和高通滤波器，其设置在所述量化器的输出部与所述第2数字模拟变换器的输入部之间。 
根据该形态，利用高通滤波器仅使由量化器量化后的数字输出信号所包含的量化前的模拟信号的高频分量通过，由第2数字模拟变换器进行数字模拟变换，作为模拟信号可以加法运算到量化器的输入部。由此，可以补偿相位余裕的下降，Δ∑调制器可以满足稳定条件。再有，由于利用数字的高通滤波器，故与利用模拟电路来实现高通滤波器的情况相比较，可 以抑制耗电及电路面积(电路成本)。由此，可以实现既能抑制耗电及电路面积(电路成本)、稳定性又高的Δ∑调制器。 
在本发明的第4形态中，Δ∑调制器具备：滤波器电路，其具备至少1个利用了运算放大器的积分器；量化器，其对所述滤波器电路的输出信号进行量化；第1数字模拟变换器，其对所述量化器的数字输出信号进行数字模拟变换，并作为模拟信号反馈给所述滤波器电路；第1电阻元件，其设置在所述滤波器电路的输出部与所述量化器的输入部之间；第1前馈电路，其经由第2电阻元件而连接所述滤波器电路的输入部与所述量化器的输入部；和电容元件，其与所述第1电阻元件并联连接。 
根据该形态，Δ∑调制器具有由作为被动元件的第1电阻元件及第2电阻元件组成的加法电路，不具备信号加法运算用的运算放大器。再有，由于作为相位补偿单元的电容元件与第1电阻元件并联连接，故也不需要提高运算放大器的有限增益带宽。由此，可以实现既能抑制耗电及电路面积(电路成本)、稳定性又高的Δ∑调制器。 
在本发明的第5形态中，接收装置具备：天线；以及接收部，其具有技术方案1～9的任一项所述的Δ∑调制器且对来自所述天线的接收信号进行信号处理。 
在本发明的第6形态中，无线通信装置具备天线；接收部，其具有技术方案1～9的任一项所述的Δ∑调制器且对来自所述天线的接收信号进行信号处理；发送部，其对发送信号进行调制；以及收发切换部，其设置在所述接收部及所述发送部与所述天线之间，对所述接收信号从所述天线向所述接收部的供给和所述发送信号从所述发送部向所述天线的供给进行切换。 
根据该第5及第6形态，可以实现既能实现低耗电且低成本、又能进行高品质的声音及影像的接收的接收装置、及能进行高品质的声音及影像的收发的无线通信装置。 
-发明效果- 
根据本发明，无需进行加法运算用的运算放大器的追加及积分器的运算放大器的有限增益带宽的提高，就能实现量化器的输入部中的寄生电容、第1及第2加法电路、以及运算放大器的有限增益带宽的影响等所引 起的高频区域中的相位延迟的补偿。由此，可以实现既能抑制耗电及电路面积(电路成本)、稳定性又高的Δ∑调制器、以及具备该Δ∑调制器的接收装置及无线通信装置。 
附图说明
图1是表示第1实施方式涉及的Δ∑调制器的构成例的图。 
图2是表示第1实施方式涉及的Δ∑调制器的振幅及相位的频率特性例的图。 
图3是表示第1实施方式涉及的Δ∑调制器的频谱例及噪声传递函数的极点零点配置例的图。 
图4是表示第2实施方式涉及的Δ∑调制器的构成例的图。 
图5是表示第2实施方式涉及的Δ∑调制器的振幅及相位的频率特性的图。 
图6是表示第3实施方式涉及的Δ∑调制器的构成例的图。 
图7是表示第3实施方式涉及的Δ∑调制器的其他构成例的图。 
图8是表示第4实施方式涉及的Δ∑调制器的构成例的图。 
图9是表示第5实施方式涉及的Δ∑调制器的构成例的图。 
图10是表示作为应用例的无线通信装置的构成例的框图。 
图11是表示1次Δ∑调制器的构成例的图。 
图12是表示1次Δ∑调制器的振幅及相位的频率特性例的图。 
图13是表示1次Δ∑调制器的频谱例及噪声传递函数的极点零点配置例的图。 
图14是表示1次Δ∑调制器的频谱例及噪声传递函数的极点零点配置例的图。 
图15是表示2次Δ∑调制器的振幅及相位的频率特性例的图。 
具体实施方式
以下，参照附图来说明本发明的实施方式。 
另外，在以下各实施方式所利用的附图中，对同一构成要素赋予同一符号、且尽可能省略重复的说明。 
<第1实施方式> 
图1是表示第1实施方式涉及的Δ∑调制器的构成例的图。 
图1所示的Δ∑调制器具备输入端子N100、滤波器电路100、量化器101、第1数字模拟变换器102、数字模拟变换器103(第1反馈电路)、第1电阻元件201(电阻值为Rsum1)、第2电阻元件202(电阻值为Rsum2)、电容元件300(电容值为Csum1)、及反相元件400。在此，电容320表示量化器101的输入节点N103的寄生电容。 
滤波器电路100具备由运算放大器104、电阻元件200、及电容元件301构成的积分器。 
从输入端子N100输入的模拟输入信号经由滤波器电路100及作为被动元件的第1电阻元件201与电容元件300并联连接而成的第1加法电路120，被输入至量化器101。由量化器101量化过的数字输出信号被第1数字模拟变换器102进行数字模拟变换，并作为模拟信号而被反馈给滤波器电路100，并且被数字模拟变换器103进行数字模拟变换，作为模拟信号而被反馈给量化器101的输入部(节点N103)。另一方面，模拟输入信号通过具有反相元件400及第2电阻元件202的第1前馈电路121，在量化器101的输入部(节点N103)被加法运算。在此，第2加法电路123具有数字模拟变换器103(第1反馈电路)与第1前馈电路121。 
具体是，输入端子N100与电阻元件200的一端连接，电阻元件200的另一端与节点N101连接。而且，节点N101和运算放大器104的反相输入端子及电容元件301的一端连接。电容元件301的另一端与节点N102连接。而且，节点N102和运算放大器104的输出部、及第1电阻元件201的一端连接。第1电阻元件201的另一端和量化器101的输入节点N103连接。而且，作为相位补偿单元，在第1电阻元件201上并联连接着电容元件300。其中，运算放大器104的正相输入端子接地。 
另一方面，输入端子N100经由反相元件400而与第2电阻元件202的一端连接。第2电阻元件202的另一端与量化器101的输入节点N103连接。 
在量化器101中，从节点N103输入的模拟信号被量化。而且，量化器101的数字输出信号被反馈给第1数字模拟变换器102及数字模拟变换 器103。被反馈给第1数字模拟变换器102的数字输出信号被进行数字模拟变换，通过节点N101后被输入至运算放大器104的反相输入端子。同样，被反馈给数字模拟变换器103的数字输出信号被进行数字模拟变换，作为模拟信号而在节点N103被加法运算，然后输入至量化器101。 
在此，对利用电容元件300的相位补偿原理进行说明。电容元件300串联地连接在滤波器电路100的输出部与量化器101的输入部之间，这形成传递函数中的零点。而且，该零点具备可改善相位余裕的作用。 
图2表示本实施方式涉及的Δ∑调制器的振幅及相位的频率特性的一例。图2中，上图表示振幅的频率特性、下图表示相位的频率特性(对于后述的图5来说也是同样的)。再有，实线表示本实施方式涉及的Δ∑调制器的振幅及相位的频率特性，虚线表示图12(a)示出的原来的Δ∑调制器的频率特性。而且，箭头C、A表示在各自的频率特性中环路增益为1、即为0dB时的相位余裕。再有，图内的p1表示运算放大器104的极点频率，pRC表示与量化器101的输入部连接的具有第1电阻元件201及电容元件300的第1加法电路120的极点频率。在本实施方式中，由于运算放大器104的有限增益带宽不会从原来的Δ∑调制器发生变更，故极点频率p1不变化。 
如图2所示，相位余裕在原来的Δ∑调制器中为45度以下(箭头A)，与此相对在本实施方式中改善成45度以上(箭头C)。因此，本实施方式涉及的Δ∑调制器可以满足稳定条件。 
另外，在图1的构成中优选以满足如下条件的方式来确定电容元件300的电容值Csum1。 
[数1] 
Figure 1
在此，Cp是寄生电容320的电容值。而且，上式的电容值Csum1是被设定成可抵消节点N103的寄生电容320的影响的值。 
在此，上式是认为没有运算放大器104的有限增益带宽的影响时的计算例，在无法忽视运算放大器104的有限增益带宽的影响的情况下，优选考虑滤波器电路100、第1及第2加法电路120、123、以及节点N103、 寄生电容320的影响等，将电容值Csum1设定成能够满足稳定条件的电容值。 
图3(a)、(b)分别表示本实施方式涉及的Δ∑调制器的频谱例及噪声传递函数的极点零点配置例。如图3(b)所示，可知：本实施方式的Δ∑调制器的极点全部进入z平面中的单位圆内，满足稳定条件。即，无需提高运算放大器104的有限增益带宽，就能满足稳定条件。 
如上，本实施方式涉及的Δ∑调制器无需提高运算放大器104的有限增益带宽，就能补偿节点N103的寄生电容320、第1及第2加法电路120、123、以及运算放大器104的有限增益带宽等的影响所导致的相位余裕的下降，即可以满足稳定条件。因而，可以实现既抑制耗电及芯片面积、稳定性又高的Δ∑调制器。 
另外，作为第2加法电路123，本实施方式涉及的Δ∑调制器具备具有第2电阻元件202的第1前馈电路121及数字模拟变换器103(第1反馈电路)，但只要具备任一方即可。 
<第2实施方式> 
图4是表示第2实施方式涉及的Δ∑调制器的构成例的图。图4是具有2个被级联连接的积分器的2次Δ∑调制器的一例。 
在图4的Δ∑调制器中，与图1不同的是：在滤波器电路100A中追加了由运算放大器105、电阻元件203及电容元件302构成的积分器。而且，追加了反相元件401及电容元件303(电容值为Csum2)，电容元件300及反相元件400被省略。 
从输入端子N100输入的模拟输入信号经由具有2个被级联连接的积分器的滤波器电路100A及第1电阻元件201(第1加法电路120)，而被输入至量化器101。由量化器101量化后的数字输出信号与图1同样地由第1数字模拟变换器102及数字模拟变换器103进行数字模拟变换，然后作为模拟信号被反馈。另一方面，运算放大器104的输出信号通过具有反相元件401及电容元件303的第2前馈电路122，在量化器101的输入部(节点N103)被加法运算。再有，与图1同样，模拟输入信号通过具有第2电阻元件202的第1前馈电路121，在量化器101的输入部(节点 N103)被加法运算。在此，第2加法电路123A具有数字模拟变换器103(第1反馈电路)、第1前馈电路121及第2前馈电路122。 
在图4中，在第1级的积分器的运算放大器104的输出部所连接的节点N102和第1电阻元件201的一端之间，连接着第2级的积分器。具体是，在节点N102和第2级的积分器的运算放大器105的反相输入端子所连接的节点N104之间连接着电阻元件203。而且，节点N104经由电容元件302而与节点N105连接。节点N105和运算放大器105的输出部、及第1电阻元件201的一端连接。另外运算放大器104、105的正相输入端子接地。 
另一方面，节点N102经由反相元件401而与电容元件303的一端连接，电容元件303的另一端与量化器101的输入节点N103连接，由此构成第2前馈电路122。即，作为本实施方式涉及的相位补偿单元，第2前馈电路122具有被设置在量化器101的输入部与运算放大器104的输出部之间的电容元件303。再有，从第1前馈电路121省略掉反相元件400。 
在此，参照图5对基于电容元件303的相位补偿原理进行说明。 
在图5中，实线表示本实施方式中的振幅及相位的频率特性，虚线表示图15中以虚线示出的原来的2次Δ∑调制器涉及的振幅及相位的频率特性。再有，图内的p1表示运算放大器104、105中的极点频率。在本实施方式中，由于运算放大器104、105的有限增益带宽未从原来的2次Δ∑调制器发生变更，故极点频率p1不变化。 
在图4中，电容元件303经由反相元件401而串联连接在运算放大器104的输出部与量化器101的输入部之间，这形成传递函数中的零点。而且，该零点具备可改善相位余裕的作用。因此，考虑运算放大器104、105的有限增益带宽、第1及第2加法电路120、123A、以及节点N103、寄生电容320的影响等，而将电容元件303的电容值Csum2设定成能够满足稳定条件的适当的电容值，由此如图5所示Δ∑调制器的高频区域中的相位被恢复。由此，相位余裕在原来的2次Δ∑调制器中为45度以下(箭头A)，与相对在本实施方式中改善为45度以上(箭头C)。因此，Δ∑调制器可以满足稳定条件。 
如上，本实施方式涉及的Δ∑调制器无需提高运算放大器104、105 的有限增益带宽，就能补偿节点N103的寄生电容320、第1及第2加法电路120、123A、以及运算放大器104、105的有限增益带宽等的影响所引起的相位余裕的下降，即可以满足稳定条件。由此，可以实现既抑制耗电及芯片面积、稳定性又高的Δ∑调制器。 
另外，在本实施方式中并非一定需要数字模拟变换器103(第1反馈电路)，即便没有也能获得同样的效果。 
此外，第1实施方式与第2实施方式是能够进行组合的，在第3实施方式中对其组合的例子及其他例进行说明。 
<第3实施方式> 
图6是表示第3实施方式涉及的Δ∑调制器的构成例的图。 
在图6的Δ∑调制器中，与图4不同的是电容元件300并联地连接于第1电阻元件201。 
从输入端子N100输入的模拟输入信号，经由具有2个被级联连接的积分器的滤波器电路100A及第1加法电路120而被输入至量化器101，第1加法电路120是由第1电阻元件201与电容元件300并联连接而成。以下，与图4同样地由量化器101量化后的数字输出信号被第1数字模拟变换器102及数字模拟变换器103进行数字模拟变换，并作为模拟信号而被反馈。另一方面，运算放大器104的输出信号及模拟输入信号，通过第2前馈电路122及第1前馈电路121，分别在量化器101的输入部(节点N103)被加法运算。本实施方式中，第2加法电路123A与图4同样地具有数字模拟变换器103(第1反馈电路)、第1前馈电路121及第2前馈电路122。而且，作为相位补偿单元，本实施方式涉及的Δ∑调制器在第2前馈电路122中，具有被设置在量化器101的输入部与运算放大器104的输出部之间的电容元件303，在第1加法电路120中具有与第1电阻元件201并联连接的电容元件300。 
在图6中，电容元件300、303形成传递函数中的零点。而且，该零点具备可改善相位余裕的作用。因此，例如通过将电容元件300的电容值Csum1及电容元件303的电容值Csum2设定成第1及第2实施方式示出的那样的适当的电容值，从而Δ∑调制器的高频区域中的相位被恢复。由 此，可确保相位余裕且Δ∑调制器可以满足稳定条件。 
(第3实施方式的其他例) 
图7(a)、(b)是表示第3实施方式涉及的Δ∑调制器的其他构成例的图。 
图7(a)表示在图6的Δ∑调制器的基础上与第2前馈电路122的电容元件303并联地设置了第3电阻元件204的例子。在图7(a)中，也与图6同样地通过将电容元件300、303的电容值Csum1、Csum2设定为适当的电容值，从而Δ∑调制器的高频区域中的相位被恢复。由此，可确保相位余裕，Δ∑调制器可以满足稳定条件。 
图7(b)表示具有3个被级联连接的积分器的3次Δ∑调制器的例子。在图7(b)的Δ∑调制器中，与图7(a)不同的是：在滤波器电路100B中追加了由运算放大器106、电阻元件205、及电容元件304构成的积分器。而且，在第2前馈电路122中，在运算放大器105的输出部与节点N103之间追加了反相元件402、以及并联连接的电阻元件206及电容元件305(电容值为Csum3)。再有，追加反相元件400且反相元件401被省略。 
而且，通过与图6同样地将电容元件300、303、305的电容值Csum1、Csum2、Csum3设定成适当的电容值，从而Δ∑调制器的高频区域中的相位被恢复。由此，可确保相位余裕，Δ∑调制器可以满足稳定条件。 
如上，本实施方式涉及的Δ∑调制器无需提高滤波器电路100A、100B的运算放大器104、105、106的有限增益带宽，就能补偿节点N103的寄生电容320、第1及第2加法电路120、123A、以及运算放大器104、105、106的有限增益带宽等的影响所引起的相位余裕的下降，即可以满足稳定条件。由此，可以实现既抑制耗电及芯片面积、稳定性又高的Δ∑调制器。 
另外，作为第2加法电路123A，上述的图7(a)、(b)涉及的Δ∑调制器只要具备第1前馈电路121、数字模拟变换器103(第1反馈电路)、及第2前馈电路122之中的至少任一个即可。 
此外，第1～3实施方式即便在差动电路中也可获得同样的效果。 
在第4实施方式中，对将图6的Δ∑调制器设成差动电路的例子进行说明。 
<第4实施方式> 
图8是表示第4实施方式涉及的Δ∑调制器的构成例的图。 
图8所示的Δ∑调制器具备差动输入端子Vin+，Vin-、滤波器电路100C、量化器101A、第1数字模拟变换器102A、数字模拟变换器103A(第1反馈电路)、第1电阻元件201A、201B、第2电阻元件202A、202B、及电容元件300A、300B、303A、303B(各自的电容值为Csum1A、Csum1B、Csum2A、Csum2B)。在此，电容320A、320B表示量化器101A的输入节点N103A、N103B各自的寄生电容。再有，在差动的A∑调制器中不需要图1中的反相元件400及图4及图6中的反相元件401这样的反相元件。因而，图8中省略反相元件。 
滤波器电路100C具备利用了运算放大器104A的积分器107、及利用了运算放大器105A的积分器108。 
从差动输入端子Vin+、Vin-输入的模拟输入信号经由滤波器电路100C和第1加法电路120而被输入至量化器101A，第1加法电路120是第1电阻元件201A及电容元件300A、以及第1电阻元件201B及电容元件300B分别并联连接而成的。从输出端子Dout输出由量化器101A量化后的数字输出信号。再有，该数字输出信号被第1数字模拟变换器102A进行数字模拟变换，作为模拟信号而被反馈给滤波器电路100C，并且由数字模拟变换器103A进行数字模拟变换，作为模拟信号而被反馈给量化器101A的输入部。另一方面，模拟输入信号通过具有第2电阻元件202A、202B的第1前馈电路121，在量化器101A的输入部被加法运算。再有，积分器107的输出信号通过具有电容元件303A、303B的第2前馈电路122，在量化器101A的输入部被加法运算。 
而且，通过考虑运算放大器104A、105A的有限增益带宽、第1及第2加法电路120、123B、以及节点N103A、N103B的寄生电容320A、320B的影响等而将电容元件300A、300B的电容值Csum1A、Csum1B及电容元件303A、303B的电容值Csum2A、Csum2B设定成能够满足稳定条件的适当的电容值，从而Δ∑调制器的高频区域中的相位被恢复。由此，可确保相位余裕，Δ∑调制器可以满足稳定条件。 
通过利用以上的本实施方式所示的电路构成，从而即便在差动的Δ∑调制器中也无需提高运算放大器104A、105A的有限增益带宽，就可以满足稳定条件。由此，可以实现既抑制耗电及芯片面积、稳定性又高的Δ∑调制器。 
<第5实施方式> 
图9是表示第5实施方式涉及的Δ∑调制器的构成例的图。 
在图9的Δ∑调制器中，与图1不同的是：在具有数字模拟变换器103的第1反馈电路111中追加了第2数字模拟变换器109及作为相位补偿单元的高通滤波器110。而且，从第1加法电路120中省略了电容元件300。即，第2加法电路123C具有第1反馈电路111和第1前馈电路121。而且，作为相位补偿单元，第1反馈电路111具备高通滤波器110。 
从输入端子N100输入的模拟输入信号经由具备积分器的滤波器电路100及第1电阻元件201(第1加法电路120)而被输入至量化器101，该积分器具有运算放大器104。由量化器101量化后的数字输出信号与图1同样地被第1数字模拟变换器102及数字模拟变换器103进行数字模拟变换，然后作为模拟信号而被反馈。进而，经由高通滤波器110及第2数字模拟变换器109，仅从量化器101输出的数字输出信号所包含的量化前的模拟信号的高频分量的信号被进行数字模拟变换，并作为模拟信号而被反馈给量化器101的输入部。 
由此，可以仅将被量化器101量化后的数字输出信号所包含的量化前的模拟信号的高频信号分量在量化器101的输入部进行加法运算。由此，能够补偿量化器101的输入节点N103的寄生电容320、第1及第2加法电路120、123C、以及运算放大器104的有限增益带宽等的影响引起的相位余裕的下降。再有，由于利用数字的高通滤波器110，故对电路面积(电路成本)的抑制来说是有利的。 
另外，本实施方式涉及的Δ∑调制器也能够应用于差动电路，即便在差动电路中也能获得同样的效果。 
此外，在本实施方式中并非一定需要具有第2电阻元件202的第1前馈电路121及数字模拟变换器103，即便没有也能获得同样的效果。 
<应用例> 
图10是表示无线通信装置50的构成的框图。 
图10的无线通信装置50具备天线500、收发切换部508、发送部507、及接收部501。 
接收部501具备低噪声放大器(LNA：Low Noise Amplifier)502、混频器(mixer)503、低通滤波器504、上述第1～第5实施方式的任一个所述的Δ∑调制器505、及数字基带处理部506。 
通过利用这种构成，从而能够实现针对宽频带的信号保证了精度的无线通信装置50。因此，例如如果应用于移动电话，则既能抑制装置的耗电及电路面积又能进行高品质的接打电话。 
另外，上述的Δ∑调制器也能使用于接收装置。接收装置的构成例如在图10中构成为省略了收发切换部508及发送部507。即，该情况下的接收装置具备天线500及接收部501。而且，从天线500输入的信号被输入至接收部501的LNA502。 
由此，能够实现针对宽频带的信号也保证了精度的接收装置。因此，例如若适用于数字电视调谐器或收音机调谐器，则既能抑制接收装置的耗电及电路面积，又能进行高品质的声音及影像的接收。 
此外，在上述的各实施方式中，虽然将稳定条件设为相位余裕处于45度以上，但有时根据使用环境等不同作为稳定条件而被要求的相位余裕也会不同，电容值Csum1、Csum2、Csum3当然也可以在满足所要求的相位余裕(稳定条件)的范围内进行变更。 
再有，能够将上述各实施方式的电路置换使用或者组合使用。例如，也可以将图9的第1反馈电路111适用于图4、图6或图7。 
-工业实用性- 
本发明涉及的Δ∑调制器能实现小面积、低耗电，还可以保证Δ∑调制器的稳定性。因此，作为移动电话、无线LAN等的通信设备、以及声音设备、及影像设备等的接收装置等中的数据变换电路是有用的。再有，本发明涉及的无线通信装置及接收装置对于移动电话、无线LAN等的通信设备、及数字电视调谐器、收音机调谐器等影像设备、声音设备等的接 收装置来说是有用的。 
-符号说明- 
100、100A、100B、100C 滤波器电路 
101、101A 量化器 
102、102A 第1数字模拟变换器 
103、103A 数字模拟变换器(第1反馈电路) 
104、104A 运算放大器 
105、105A 运算放大器 
106 运算放大器 
109 第2数字模拟变换器 
110 高通滤波器(相位补偿单元) 
111 第1反馈电路 
120 第1加法电路 
121 第1前馈电路 
122 第2前馈电路 
123、123A、123B、123C 第2加法电路 
201、201A、201B 第1电阻元件 
202、202A、202B 第2电阻元件 
204 第3电阻元件 
300、300A、300B 电容元件(相位补偿单元) 
303、303A、303B 电容元件(相位补偿单元) 
305 电容元件(相位补偿单元) 
50 无线通信装置 
500 天线 
501 接收部 
505 Δ∑调制器 
507 发送部 
508 收发切换部 

Claims (11)

1.一种Δ∑调制器，其具备：
滤波器电路，其具备至少1个利用了运算放大器的积分器；
量化器，其对所述滤波器电路的输出信号进行量化；
第1数字模拟变换器，其对所述量化器的数字输出信号进行数字模拟变换，并作为模拟信号反馈给所述滤波器电路；
第1加法电路，其设置于所述滤波器电路的输出部与所述量化器的输入部之间，由包括第1电阻元件在内的被动元件构成；以及
第2加法电路，其具有第1前馈电路、及第1反馈电路之中的至少任一方，该第1前馈电路经由第2电阻元件将所述滤波器电路的输入部与所述量化器的输入部连接，该第1反馈电路将所述量化器的数字输出信号作为模拟信号反馈给所述量化器的输入部，
所述第1加法电路及所述第1反馈电路之中的至少任一方具备相位补偿单元。
2.一种Δ∑调制器，其具备：
滤波器电路，其是将利用了运算放大器的积分器多级级联连接而成；
量化器，其对所述滤波器电路的输出信号进行量化；
第1数字模拟变换器，其对所述量化器的数字输出信号进行数字模拟变换，并作为模拟信号反馈给所述滤波器电路；
第1加法电路，其被设置在所述滤波器电路的输出部与所述量化器的输入部之间，且由包括第1电阻元件在内的被动元件构成；以及
第2加法电路，其具有第1前馈电路、第1反馈电路及第2前馈电路之中的至少任一个，其中该第1前馈电路经由第2电阻元件将所述滤波器电路的输入部与所述量化器的输入部连接，该第1反馈电路将所述量化器的数字输出信号作为模拟信号反馈给所述量化器的输入部，该第2前馈电路经由被动元件对多个所述积分器之中的至少1个积分器的输出信号进行了前馈，
所述第1加法电路、所述第1反馈电路、及所述第2前馈电路之中的至少任一个具备相位补偿单元。
3.根据权利要求1或2所述的Δ∑调制器，其特征在于，
所述第1加法电路具备与所述第1电阻元件并联连接的电容元件，来作为所述相位补偿单元。
4.根据权利要求1或2所述的Δ∑调制器，其特征在于，
所述第1反馈电路具备：
第2数字模拟变换器，其对所述量化器的数字输出信号进行数字模拟变换，并作为模拟信号输出至所述量化器的输入部；和
作为所述相位补偿单元的高通滤波器，其设置在所述量化器的输出部与所述第2数字模拟变换器的输入部之间。
5.根据权利要求2所述的Δ∑调制器，其特征在于，
所述第2加法电路具有所述第2前馈电路，
所述第1加法电路及所述第2前馈电路中的至少任一方具备与所述量化器的输入部连接的至少1个电容元件，来作为所述相位补偿单元。
6.根据权利要求2所述的Δ∑调制器，其特征在于，
所述第2加法电路具有所述第1前馈电路和所述第2前馈电路，
所述第2前馈电路具有的被动元件包括电容元件，来作为所述相位补偿单元。
7.根据权利要求2所述的Δ∑调制器，其特征在于，
所述第2加法电路具有由包括第3电阻元件在内的被动元件构成的所述第2前馈电路，
所述第2前馈电路具备与所述第3电阻元件并联连接的电容元件，来作为所述相位补偿单元。
8.一种Δ∑调制器，其具备：
滤波器电路，其具备至少1个利用了运算放大器的积分器；
量化器，其对所述滤波器电路的输出信号进行量化；
第1数字模拟变换器，其对所述量化器的数字输出信号进行数字模拟变换，并作为模拟信号反馈给所述滤波器电路；
第1电阻元件，其设置在所述滤波器电路的输出部与所述量化器的输入部之间；
第1前馈电路，其经由第2电阻元件将所述滤波器电路的输入部与所述量化器的输入部连接；和
电容元件，其与所述第1电阻元件并联连接。
9.一种Δ∑调制器，其具备：
滤波器电路，其具备至少1个利用了运算放大器的积分器；
量化器，其对所述滤波器电路的输出信号进行量化；
第1数字模拟变换器，其对所述量化器的数字输出信号进行数字模拟变换，并作为模拟信号反馈给所述滤波器电路；
第1加法电路，其设置在所述滤波器电路的输出部与所述量化器的输入部之间，且由包括第1电阻元件在内的被动元件构成；
第2数字模拟变换器，其对所述量化器的数字输出信号进行数字模拟变换，并作为模拟信号反馈给所述量化器的输入部；和
高通滤波器，其设置在所述量化器的输出部与所述第2数字模拟变换器的输入部之间。
10.一种接收装置，其具备：
天线；和
接收部，其具有权利要求1～9中任一项所述的Δ∑调制器且对来自所述天线的接收信号进行信号处理。
11.一种无线通信装置，其具备：
天线；
接收部，其具有权利要求1～9中任一项所述的Δ∑调制器且对来自所述天线的接收信号进行信号处理；
发送部，其对发送信号进行调制；以及
收发切换部，其设置在所述接收部及所述发送部与所述天线之间，对所述接收信号从所述天线向所述接收部的供给和所述发送信号从所述发送部向所述天线的供给进行切换。
CN201180071572.3A 2011-07-01 2011-11-29 Δ∑调制器和具备该δ∑调制器的接收装置及无线通信装置 Pending CN103609024A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-147542 2011-07-01
JP2011147542 2011-07-01
PCT/JP2011/006662 WO2013005267A1 (ja) 2011-07-01 2011-11-29 デルタシグマ変調器、並びに、これを備えた受信装置および無線通信装置

Publications (1)

Publication Number Publication Date
CN103609024A true CN103609024A (zh) 2014-02-26

Family

ID=47436642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180071572.3A Pending CN103609024A (zh) 2011-07-01 2011-11-29 Δ∑调制器和具备该δ∑调制器的接收装置及无线通信装置

Country Status (4)

Country Link
US (1) US9178530B2 (zh)
JP (1) JPWO2013005267A1 (zh)
CN (1) CN103609024A (zh)
WO (1) WO2013005267A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103873064A (zh) * 2012-12-12 2014-06-18 联发科技股份有限公司 Sigma-Delta调变器以及转换方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8860491B1 (en) * 2013-07-09 2014-10-14 Analog Devices, Inc. Integrator output swing reduction technique for sigma-delta analog-to-digital converters
EP2882106A1 (en) * 2013-12-06 2015-06-10 Nxp B.V. Sigma-delta modulator
WO2016131990A1 (fr) * 2015-02-20 2016-08-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Convertisseur sigma-delta a haute linearite
US9537497B2 (en) * 2015-05-14 2017-01-03 Mediatek Inc. Continuous time delta sigma modulator, analog to digital converter and associated compensation method
US9559719B1 (en) * 2015-12-21 2017-01-31 Intel IP Corporation Single amplifer bi-quad sigma-delta modulator
US10020818B1 (en) 2016-03-25 2018-07-10 MY Tech, LLC Systems and methods for fast delta sigma modulation using parallel path feedback loops
US10530372B1 (en) 2016-03-25 2020-01-07 MY Tech, LLC Systems and methods for digital synthesis of output signals using resonators
US9641192B1 (en) * 2016-06-14 2017-05-02 Semiconductor Components Industries, Llc Methods and apparatus for a delta sigma ADC with parallel-connected integrators
EP3542461A4 (en) 2016-11-21 2020-07-01 My Tech, LLC HIGHLY EFFICIENT AMPLIFIER ARCHITECTURE FOR HF APPLICATIONS
KR101961363B1 (ko) * 2017-07-06 2019-03-22 서강대학교산학협력단 피드-포워드 델타-시그마 변조기
US10211848B1 (en) * 2018-03-27 2019-02-19 Synaptics Incorporated Delta sigma modulator systems and methods
JP7458215B2 (ja) 2020-03-17 2024-03-29 日清紡マイクロデバイス株式会社 デルタシグマａｄｃ回路
US11933919B2 (en) 2022-02-24 2024-03-19 Mixed-Signal Devices Inc. Systems and methods for synthesis of modulated RF signals

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1011002C2 (nl) * 1999-01-12 2000-07-20 Univ Eindhoven Tech Versterkerschakeling.
JP4567420B2 (ja) 2004-11-15 2010-10-20 富士通株式会社 フィルタ回路及びシグマデルタａ／ｄ変換器
US7522079B1 (en) * 2007-09-06 2009-04-21 National Semiconductor Corporation Sigma-delta modulator with DAC resolution less than ADC resolution and increased tolerance of non-ideal integrators
EP2273682A4 (en) 2008-04-28 2011-10-26 Panasonic Corp INTEGRATEUR, RESONATEUR AND ANALOGUE / DIGITAL OVERHEAD CONVERTER

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103873064A (zh) * 2012-12-12 2014-06-18 联发科技股份有限公司 Sigma-Delta调变器以及转换方法

Also Published As

Publication number Publication date
US9178530B2 (en) 2015-11-03
JPWO2013005267A1 (ja) 2015-02-23
WO2013005267A1 (ja) 2013-01-10
US20140113575A1 (en) 2014-04-24

Similar Documents

Publication Publication Date Title
CN103609024A (zh) Δ∑调制器和具备该δ∑调制器的接收装置及无线通信装置
US7486217B2 (en) A/D converter
US7286074B2 (en) Semiconductor integrated circuit for communication including analog-to-digital conversion circuit
US10205465B2 (en) Apparatus for overload recovery of an integrator in a sigma-delta modulator
US8937567B2 (en) Delta-sigma modulator, integrator, and wireless communication device
US7928878B1 (en) Analog to digital converter with low out of band peaking
US20080169953A1 (en) Semiconductor integrated circuit
US7365668B2 (en) Continuous-time delta-sigma analog digital converter having operational amplifiers
JP6945331B2 (ja) アナログ・ディジタル変換器およびミリ波レーダシステム
US7679540B2 (en) Double sampling DAC and integrator
US10243574B2 (en) Apparatus for correcting linearity of a digital-to-analog converter
CN101248580B (zh) 谐振器中抗谐振的抵消
US9118342B2 (en) Low power excess loop delay compensation technique for delta-sigma modulators
CN104115406A (zh) 连续时间的mashς-δ模数转换
US7224299B2 (en) System and method for adjusting dither in a delta sigma modulator
US8049651B2 (en) ΔΣ modulation circuit and system
JP2005072632A (ja) Ａ／ｄ変換回路を内蔵した通信用半導体集積回路
CN108336998B (zh) 模数转换装置与模数转换方法
WO2015098057A1 (ja) 積分器、デルタシグマ変調器および通信装置
US7495595B2 (en) Analog-to-digital converter, receiver arrangement, filter arrangement and signal processing method
JP4541060B2 (ja) Ａ／ｄ変換回路を内蔵した半導体集積回路および通信用半導体集積回路
JP4840947B2 (ja) Ａ／ｄ変換回路を内蔵した半導体集積回路
JP2006041995A (ja) Σδ型ａ／ｄ変換回路を内蔵した半導体集積回路および通信用半導体集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140226