CN101322315A - 具有最优内置滤波功能的前馈∑-△模/数转换器 - Google Patents

Abstract

本发明涉及接收机装置、模/数转换装置和将模拟输入信号转换为数字输出信号的方法，其中额外的直接前馈通道被引入，以在保持前馈拓扑的频率选择性的同时补偿前馈结构的峰化。特别地，大于0且小于1的直接前馈系数(a₀)为直接前馈通道(72)提供缩放功能。因此，传统前馈拓扑的过调量或峰化可在提供抗扰性、抗混叠效应和环路稳定性的同时被抑制。

Description

具有最优内置滤波功能的前馈∑-△模/数转换器

技术领域

本发明涉及模-数转换器(ADC)装置和将模拟输入信号转换为数字输出信号的方法。更具体地，本发明涉及可用于无线接收机中的∑-ΔADC。

背景技术

用于无线通信的接收机正在某种意义上被数字化，其中模拟选择性正被交换成数字处理，ADC正逐渐向天线靠拢。无线互联性(譬如，蓝牙和IEEE 802.11x)和无线蜂窝(譬如，GSM/EDGE，UMTS)似乎成为采用接收机基带处理的全数字实施的主要候选者。广播数字电视(TV)也是主要候选者。这对例如DVB-H，ISDB-T，T-DMB，DVB-T，MediFLO这种移动数字TV标准尤其适用。

多标准接收机的性能直接受ADC性能的影响。这导致对所需ADC的要求越来越严格。对∑-Δ调制器或转换器的密集的正在进行的研究显示出∑-Δ转换器成为高速、高分辨率和低功率复合信号接口的最有希望候选者的潜力。

∑-Δ转换器体系结构采用与其他ADC体系结构根本上不同的方法。∑-Δ转换器一般由积分器、量化器和单比特数/模转换器(DAC)组成。从输入信号减去DAC的输出，得到的信号被积分。比较器将积分器的输出电压转换成单比特数字输出，譬如“1”或“0”。得到的比特变为DAC的输入，从ADC的输入信号减去DAC的输出。在这种∑-Δ体系结构下，来自ADC的数字数据是“1”和“0”组成的流，信号值与量化器输出的数字“1”的密度成比例。这个比特流数据而后被数字滤波并被抽取以形成二进制格式的输出。因此，∑-Δ转换器电路根据模拟输入信号生成1比特脉冲密度调制(PDM)信号。作为另一可选方式，∑-Δ转换器电路也可生成多比特输出。这取决于量化器的结构。如果量化器是单比特型，则∑-Δ调制器生成1比特输出，但如果量化器是多比特型，则∑-Δ调制器生成多比特流。其创建涉及模拟波形幅度的固定宽度脉冲。随着模拟波形的幅度升高，第一个二进制输出值被生成。随着其降低，第二个二进制输出值被生成。如果其保持不变，交替的第一个和第二个二进制输出被创建。

∑-Δ转换器的基本原则包括幅度分辨率与抽样率之间的平衡。与例如奈奎斯特(Nyquist)和Flash转换器这些其他转换器技术相比，∑-Δ转换器对信号的抽样比奈奎斯特抽样频率(即输入信号带宽的二倍)快很多。它们提供高分辨率，所述高分辨率主要由它们的高速抽样与反馈、噪声整形和数字滤波相结合来实现。此外，∑-Δ转换器提供较低功耗的明显优势。这是重要的标准，尤其是随着低功率移动通信系统电路的普及，这意味着∑-Δ转换器的应用领域将会增多。

图1显示传统高模拟接收机的示意框图，在该接收机中，射频(RF)信号经由天线被接收并经由低噪声放大器(LNA)10被提供到混频器电路20，在混频器电路20中，已接收信号被转换到低的基带频率范围。接收机的基带部件由模拟前置滤波部分30组成，所述模拟前置滤波部分30包含级联的滤波部分和可编程增益放大器(PGAs)，所述可编程增益放大器被需要以将信号限制到预定的电平。模拟前置滤波部分30后面是传统∑-ΔADC 40，所述传统∑-ΔADC 40将模拟输入信号转换为数字信号，并将该数字信号提供到数字滤波与比例调整单元50，信号从数字滤波与比例调整单元50被提供到数字解调电路60。

然而，根据图1的传统体系结构导致这样的劣势，即前面的信道滤波的不存在意味着ADC 40的输入由所需要的信道和宽频谱的可能干扰信道组成。因而，ADC 40的带宽和动态范围必须非常线性，以防止大干扰量产生的互调失真的风险使所需要的信道的接收恶化。因此，ADC 40的能耗很高。

鉴于上述劣势，Kathleen Philips et al.，“A Continuous-Time∑Δ ADC With Increased Immunity to Interferers”，IEEE Journal ofSolid-State Circuits，Vol.39，No.12，December 2004示出具有合并滤波和PGA的∑-ΔADC。所述的体系结构描述具有滤波信号传递函数(STF)的连续时间∑-ΔADC。此滤波STF使得∑-ΔADC对于干扰量能抗干扰，即使干扰量超出所需要的信道的最大容许输入电平。

图4显示当为GSM/EDGE应用设计时这个传统拓扑的STF。在转换带宽内它是平坦的，对于相邻信道显示出一些过调量(overshoot)，并在环路的单位增益频率之外提供一阶滤波。过调量由于开环增益从n阶快速过渡到1阶的行为而出现，并导致相邻信道在输出方向上而被放大。考虑到容许输出调制深度是固定的，这意味着相邻信道的稳定输入范围小于所需要的信道的稳定输入范围。

图3显示对运算放大器非线性具有较低灵敏度的开关电容(即与连续时间相对的离散时间)∑-ΔADC拓扑的示意功能图，如J.Silva etal.“Wideband low-distortion delta-sigma ADC topology”，IEE Electronicletters，vol.37，No.12，7^th June 2001所述。基本上，输入X(z)经由前馈通道71被直接连接到量化器或比较器74的输入，以创建没有滤波能力的平坦STF。数字输出信号Y(z)经由DAC 76被反馈，并被输入信号X(z)减去。具有两个传递函数H₁(z)和H₂(z)以及值为“2”的系数的积分部件对减法输出作积分，并将积分信号提供到求和点，在该求和点处其与输入信号X(z)相加。然而，由于此解决方案的ADC省略滤波能力，所以充足的模拟前置滤波必须被提供以防止干扰量使∑-Δ ADC过载。

然而，模拟组件在某种意义上是关键的，因为它们引入了噪声和失真，从而使信噪比恶化，又因此使接收机灵敏度恶化。此外，它们的偏移及增益或相位误差累积，大量的校准和控制环路被需要用于校正。这会增加设计时间、复杂度和风险。因此，将接收信号尽早数字化是合意的。

在E.van der Zwan，“A 0.2mW CMOS ∑Δ modulator for speechcoding with 80dB Dynamic Range”，IEEE.J.of Solid State Circuits；pp.1873-1880 Dec.1996中，连续时间∑-Δ ADC的抗混叠(alias)抑制的定量分析被引入。所描述的模型包括前馈和反馈∑-Δ拓扑。其由线性功能块组成，该线性功能块包含环路滤波传递函数G和两个非线性功能块：1比特量化器和反馈DAC。额外的线性化模型被描述，其中量化器由线性化增益c所替代，加性噪声源Nq.由增益d所替代，而反馈DAC模型用线性增益d和保持函数(hold function)来建立。

基于该线性化模型，可说明在频率Δf处的混叠分量Zs被下式衰减：

$\left|\frac{G(\mathrm{mfs}-\mathrm{\Δf})}{G\left(\mathrm{\Δf}\right)}\right|---\left(1\right)$

其中，|G(f)|代表环路滤波传递函数G在频率f处的量值。

例如蓝牙等其他无线传输系统可能需要与其他标准并行运行，因为当话音或数据通信活动时，无线终端与其他外围设备之间的无线链路不能被中止，譬如，蓝牙允许在蜂窝电话呼叫过程中使用无线耳机。因而，某些业务将同时存在于工业、科学和医疗频带(ISM频带)和蜂窝频带中。随着移动电视的出现，这也适用于广播数字电视。需要注意，在多模式/多频带接收机中，ISM、UHF和蜂窝频带数据将在普通多频带天线上被接收，如图10的接收机体系结构中所示。需要注意，L频带(L-band)和S频带(S-band)也被用于移动电视的应用。

图10显示建立在用于3G通信管道的多频带天线12和零中频(ZIF)接收机22上的多模式/多频带接收机原理。经由多频带天线12接收的信号被提供到滤波器组16，该滤波器组16包含用于不同接收频带(频带I到IV、GSM、UMTS、蓝牙)的并行滤波器。虽然在图10中未显示，但用于例如超高频(UHF)等其他接收频带或其他广播频带的滤波器也可被提供或作为另一可选方式。在蓝牙接收频带内接收的蓝牙信号被提供到蓝牙接收机18。在通过选择开关14人工选择的预定的频带内接收的其他信号通过滤波器组16的各个滤波器被接收。而后，已接收和滤波的信号被多个低噪声放大器(LNAs)10中相应的一个放大，并被提供到用于数字频带选择的ZIF接收机22，其包含同相(I)和正交相位(Q)混频器20，该混频器20用于使用来自可调本地振荡器的参考信号来生成接收信号的I和Q分量。I和Q分量在各自的可调滤波器、∑-ΔADC和抽取滤波器(decimation filter)中被处理。

所谓的3G DigRF标准实行一些数据速率限制，用于3G标准的射频集成电路(RF-IC)与基带集成电路(BB-IC)之间的数据传送，所述3G标准譬如，通用移动通信系统(UMTS)、码分多址2000(CDMA2000)等等。因此，312或416MHz抽样频率(mfs)被需要以对UMTS ∑-ΔADC进行计时。因而，一些蓝牙信道可混叠在一些蜂窝频带中，即可在一些蜂窝频带内生成互调频率。譬如，假定蓝牙信道在2404MHz被提供，UMTS信道在1988MHz(频带II)被提供，mfs被设定在416MHz。2404MHz的蓝牙信道被UMTS零中频(ZIF)接收机向下转换到416MHz(＝2404MHz-1988MHz)。在模/数转换过程中，已向下转换的蓝牙信道在mfs＝416MHz被抽样。通过这样做，所生成的蓝牙混叠分量的频率恰在3G所需信号的频率的上方。因此，在ADC的前面没有抗混叠(AA)滤波的情况下，信噪比(SNR)和误码率(BER)都严重恶化。

图11显示可被SNR和BER限制潜在地影响的蜂窝频带的表格，所述SNR和BER限制由当ADC在312MHz和416MHz被计时时所关心的频带中存在的一些ISM信道混叠引起。在表格中使用下述缩写：EU＝Europe(欧洲)，JP＝Japan(日本)，APAC＝Asia Pacific(亚太)，AM＝AMERICA(美国)。如表格左边两栏所指示，当ADC在mfs＝312MHz被计时时，混叠在频带I和IV中被生成，当ADC在mfs＝416MHz被计时时，混叠在频带II中被生成。值得注意的是，这个问题涉及世界上所有地方。

一般来说，蜂窝和ISM频带中数据业务的共存需要在ADC处提供抗混叠装置或措施。

发明内容

本发明的目的在于提供已改进的ADC体系结构和方法，凭借所述体系结构和方法，在将ADC与接收机的输入结合地尽量近的同时，由相邻信道失真引起的模拟前置滤波和抗混叠要求可被放宽。

通过权利要求1所述的ADC装置和权利要求16所述的ADC方法实现该目的。

因此，将ADC的输入连接到前馈装置的求和点的补偿装置被提供以缩放功能，这可以获得防止STF这的过调量，以补偿前馈装置的峰化，同时保持包含前馈装置和补偿装置的整个前馈拓扑的一阶高频选择性的优点。因此，新的滤波前馈拓扑被提出。这使得ADC前面的模拟前置滤波要求显著降低，并且不牺牲低功率限制。高频处的抗扰性因而被保持，ADC可与接收机的输入(例如无线接收机链的天线)结合得更近。

另外，所提出的方法和装置提供一些显著的混叠滤波，以便传统抗混叠滤波器可被丢弃。混叠抑制取决于缩放系数的值。这个值越小，混叠就被抑制得越强。

补偿装置可包含直接前馈通道。因此，通过在ADC的输入与前馈装置的输出求和点之间提供额外的直接通道，所提出的方案可被简单地实现。

此外，前馈装置的预定的滤波函数可具有低通特性。输入信号的缩放提供这样的优势，即前馈装置的STF在保持适当的低通滤波器特性的同时，可被修改以减小峰化。特别地，缩放系数可参照输入信号被优化。

为了在抑制不需要的峰化的同时提高灵敏度，用于对模拟反馈信号滤波的高通滤波器装置和用于将得到的信号滤波的低通滤波器装置中的至少其一可被引入。譬如，高通滤波器装置和低通滤波器装置可具有相同的截止频率。

另外，抗混叠滤波器装置可被提供用于抑制混叠信号，其中抗混叠滤波器装置的混叠抑制可由缩放系数设置。根据具体示例，抗混叠滤波器装置可包含五阶环路滤波器。此外，抗混叠滤波器装置可基于OTA和gm-C拓扑中的至少其一。它们可具有无源的(纯电阻或纯电容的)前馈系数。前馈系数也可用例如跨导(gm)这种有源的器件来建立。譬如，抗混叠的滤波器装置可基于级联环路实现方式。

所提出的ADC装置可被并入或包含进接收机装置中，从而降低前置滤波的要求并提高接收机电路的鲁棒性。接收机装置可以是用于蜂窝和其他无线信号的组合接收的多频带接收机。

所提出的方案的进一步有益的修改被限定在从属权利要求中。

附图说明

现在将基于优选实施例并参考附图来描述本发明，在附图中：

图1显示传统接收机体系结构的示意框图；

图2显示本发明可被实施于其中的接收机体系结构的示意框图；

图3显示具有已减小失真的公知∑-ΔADC拓扑的示意功能框图；

图4显示前馈拓扑的典型信号传递函数的频谱图；

图5显示根据第一优选实施例的∑-ΔADC拓扑的示意功能框图；

图6(a)和图6(b)显示根据第二优选实施例的∑-ΔADC拓扑的示意功能框图；

图7显示指示直接前馈系数最优值依赖于输入信号幅值的图；

图8显示指示当考虑为GSM/EDGE应用设计的ADC时，ADC输入处的最大稳定幅度与信号频率的关系的频谱图；

图9显示本发明被实施在其中的接收机体系结构的示意框图；

图10显示建立在多频带天线上的多模式/多频带接收机原理；

图11显示可能被一些信道混叠引起的限制潜在地影响的蜂窝频带的表格；

图12(a)显示1比特连续直接前馈∑-Δ调制器的示意框图，图12(b)显示其线性化等效电路；

图13(a)显示线性化连续直接前馈∑-ΔADC的示意框图，图13(b)显示其等效框图；

图14(a)显示混叠机制的示意框图，图14(b)显示指示混叠抑制的示意框图；

图15显示具有五阶环路滤波器的线性化正向通道的示意框图；

图16显示直接前馈环路的伯德图(Bode diagram)；

图17显示根据第三优选实施例的抗混叠滤波器示意电路图；

图18显示根据第四优选实施例的抗混叠滤波器示意电路图；

图19显示根据第五优选实施例的抗混叠滤波器示意电路图；

图20显示根据第六优选实施例的抗混叠滤波器示意电路图；

图21显示列出可能的抗混叠环路滤波实施的情况的表格。

具体实施方式

在下面的描述中，本发明的优选实施例将基于∑-ΔADC拓扑更详细地被描述，所述∑-ΔADC拓扑可被用在用于全球移动通信系统(GSM)或增强型数据速率GSM演进技术(EDGE)的接收机体系结构中。

正如已经提到的，由于这样的事实，即模拟组件引入噪声和失真，从而使信噪比恶化，又因此使接收机灵敏度恶化，所以它们是很关键的，而且需要大量的校准和控制环路用于校正。本发明的优选实施例提供接收信号早期数字化的优势，如图2所示。

根据图2，射频(RF)信号经由天线和LNA 10被接收，并由混频电路20转换为基带频率。而后，∑-ΔADC 70根据优选实施例在很早的阶段被引入，以便在数字域中实现大多信号处理，并且从例如互补金属氧化半导体(CMOS)技术等数字技术的发展中获益。所提出的∑-ΔADC70被适配以提供增强的抗干扰能力，以便降低前置滤波要求。经转换的数字输出信号被提供到负责选择、干扰量抑制、噪声整形、数字滤波和缩放的数字处理电路80。已处理的数字信号而后被提供到数字解调器60，以获得最初发送的信息。

图5显示根据具有连续时间滤波前馈结构的第一优选实施例的∑-ΔADC拓扑示意功能图。

在∑-ΔADC中，主要的非线性由反馈通道和输入级引起。在反馈通道中，可使用单比特DAC 76与归零脉冲结合来实现极佳的线性。

前馈补偿由环路滤波器实现，所述环路滤波器例如，具有系数A₁和A₂以及特征角频率ω₁和ω₂的二阶环路滤波器。前馈技术使固有低功率调制器成为可能，同时由于对干扰量的抗扰性，反馈补偿会导致有利的信号传递函数。环路滤波器实现的本前馈补偿可由额外的反馈补偿来增强。

在图5的示例中，布置有二阶环路滤波器，以便在高频处，通道A₁ω₁/s压倒其他因素并保证稳定性。∑-ΔADC拓扑的第二个特性是如下事实，即只有一个误差信号(即输入X(s)与输出Y(s)之间的差值)被馈入二阶环路滤波器。这个信号主要由量化噪声组成，而且相当小。所以，二阶环路滤波器的第一个功能块ω₁/s可具有高增益。因而，连续级的偏置电流可以很低，因为在闭环配置中它们的的噪声和失真被之前的增益抑制。因此，前馈拓扑使低功率设计成为可能。

在图5的第一优选实施例中，连续时间前馈∑-ΔADC包含额外的直接前馈通道72，以实现没有过调量的合并滤波功能。其将前馈连续时间∑-ΔADC的特点与滤波信号传递函数相结合，所述前馈连续时间∑-ΔADC的特点例如抗混叠行为和低功耗。为了实现这一点，直接前馈通道72被适配以创建平坦的信号传递函数，从而也在保持前馈拓扑的一阶高频率选择性的同时补偿前馈结构峰化。这可得出新的滤波前馈∑-ΔADC。

特别地，直接前馈通道通过引入直接前馈系数a₀被优化，以补偿最大频带内均方根(RMS)输入信号幅值Ain_rms。根据优选实施例，此优化可通过使用下述表达式被实现：

$a_0=({5.10}^{-2}{\mathrm{Ain}}_{\mathrm{rms}}\sqrt{2}+0.135)5\frac{{\mathrm{\ω}}_1}{\mathrm{mfs}}{a}_1---\left(2\right)$

其中mfs表示抽样频率，ω₁表示二阶环路滤波器的一阶项的特征角频率，a₁表示二阶环路滤波器的一阶项系数。

额外的直接前馈分量与二阶环路滤波器的输出相加，得到的组合信号被提供到生成数字输出信号Y(s)的量化器或比较器74，Y(s)也在环路的反馈通道中被提供到DAC 76。

然而需要注意，上面所提到的二阶环路滤波器可由不同阶的环路滤波器替代，譬如五阶环路滤波器。

图6(a)和6(b)显示根据第二优选实施例的增强型连续时间滤波前馈∑-ΔADC拓扑，其基于图5的结构，然而其中额外的低通和高通滤波器已在反馈通道和正向通道被引入。特别地，低通滤波器(LPF)被加入正向通道，高通滤波器(HPF)被加入ADC环路的反馈通道。因此，干扰器抗扰性可被增强。

图6(a)的上方电路涉及并行拓扑，而图6(b)的下方电路涉及串行拓扑。在并行拓扑中，滤波特性可被选择以满足方程式H_LPF，p(s)+H_HPF，p(s)＝1。另一方面，串行拓扑的滤波特性可被适配以满足下述方程式H_LPF，s(s)·H_HPF，s(s)＝1，其中H_LPF，i(s)和H_HPF，i(s)表示低通和高通滤波器各自的滤波函数。另外，下标i＝s指示串行拓扑，下标i＝p指示并行拓扑。

在图6(a)和6(b)的拓扑中，根据第二优选实施例，直接前馈系数a₀的优化值与图5中的其值相比除以2，以保持环路的高频率稳定性，该高频率稳定性可能由于引入低通和高通滤波器而受到影响。

图6(a)和6(b)的一阶高通和低通滤波器的特征频率或截止频率可以是相同的(譬如500kHz)并可被选择以提供频带外选择性与带宽中群时延变化之间的平衡。

在图5、6(a)和6(b)中显示的第一和第二实施例中，新的直接前馈通道72仅在低频是有效的，而在高频其可被忽略。这可由对直接前馈系数a₀的适当选择来实现。

譬如，图7显示这样的图，其指示在五阶连续时间环路滤波器的情况下，当ω₁＝2*π*208krad/s，mfs＝13MHz且a₁＝2时，直接前馈系数a₀的优化值对于不同输入信号幅值Ain的曲线。譬如在Ain＝0.8V_RMS处，这可得出值a₀＝0.19。

图8显示输入信号的最大稳定幅度(MSA)对于不同拓扑的频谱图。上方曲线”FFF+DFF”涉及具有额外高通和低通滤波器的第二优选实施例的滤波前馈拓扑。第二拓扑”FFF”涉及不具有所提出的直接前馈通道72的第二优选实施例。第三拓扑”FF+DFF”涉及第一优选实施例，第四拓扑”FF”涉及图3中示出的传统拓扑。

图8的曲线基于GSM/EDGE系统的∑-ΔADC的瞬时仿真结果。在五阶连续时间环路滤波器的情况下，当ω₁＝w1＝2*π*208krad/s，mfs＝13MHz且a₁＝2时，在Ain＝0.8V_RMS时直接前馈系数a₀的优化值对于图5的拓扑是0.19，对于图6的拓扑是0.19/2＝0.095。如可从图8中推知的，不具有所提出的直接前馈系数的第二优选实施例的滤波前馈拓扑”FFF”的瞬时仿真不完全抑制峰化，因为200kHz处的最大稳定幅度(MSA)减小1.3dB。第二优选实施例”FFF+DFF”的新的拓扑一方面使得抑制峰化成为可能，另一方面使得显著提高400kHz以上拓扑的选择性成为可能。图8中箭头所指示的限制由供电电压限幅所引起。然而，即使在图5的第一实施例(拓扑”FF+DFF”)中，也可以获得与图3的相应传统拓扑”FF”相比显著的提高。

图9显示在GSM/EDGE接收机或任何其他无线或有线接收机中，所提出的∑-ΔADC拓扑的应用的示例。作为外部组件，RF天线和具有天线开关的前端滤波器110被提供。通过前端滤波器110传递的信号被提供到GSM/EDGE接收机的RF放大器和混频电路120。经转换的输出信号被提供到模拟前置滤波器130，由于由所提出的∑-ΔADC 140的拓扑所实现的放宽的前置滤波器条件，所述模拟前置滤波器130可以是一阶低通滤波器。简单的一阶低通滤波器130可具有3dB截止频率250kHz，同时不需要模拟自动增益控制(AGC)。与譬如图3中所示的传统前馈拓扑相比，根据第一和第二优选实施例所提出的前馈滤波∑-ΔADC拓扑可与一阶低通滤波器130结合使用，这将导致更小的模拟前置滤波以及对相邻第一备选方案和3MHz阻断的增强的鲁棒性。

因此，当适当地缩放时，在高频，根据第一和第二优选实施例所提出的拓扑提供提高的抗扰性，其中在保持环路稳定性的同时，容许的频带外输入电平可大于频带内信号

∑-ΔADC 140因而可被安排距离RF放大器和混频电路120更近，因为∑-ΔADC 140之前的模拟前置滤波的面积可被减小。对于例如GSM这种低带宽应用的情况来说尤其是这样，GSM需要低频率滤波，并因此需要高电容值。因此，可获得具有∑-ΔADC 140的高度数字化体系结构和提高的抗扰性。

需要注意，具有优化直接前馈系数的所提出的额外的直接前馈通道72可在任何RF或无线应用中被实施，以在保持滤波能力的同时抑制频带外的过调量或峰化。特别地，图6、6(a)和6(b)的前馈结构可由不同阶的其他前馈结构所替代。

下述优选实施例可被适配以提供连续直接前馈∑-ΔADC的抗混叠属性。因此，在∑-ΔADC之前的抗混叠滤波可被去掉，对距离所需RF载波mfs频率偏移处的RF滤波的要求也可被去掉。

直接前馈拓扑的混叠抑制的定量分析被引入，在mfs＝312MHz、每个ADC的带宽BW＝2MHz即对于结合I&Q的ADC是4MHz的情况下，设计用于UMTS ZIF接收机的五阶1比特连续直接前馈∑-ΔADC的一些AC仿真结果被示出。

图12(a)显示与图3相似的1比特连续直接前馈∑-Δ调制器的示意框图，图12(b)显示其线性化等价电路，具有抽样电路S、放大器c和d以及保持电路H。在邻近抽样频率mfs的频率mfs-Δf处的干扰量被施加于∑-ΔADC。一般地，出于稳定性原因，G(s)的单位增益频率是在抽样率mfs的1/6处。这意味着反馈在干扰量频率处不再有效，而且反馈通道可被忽略。

图13(a)显示线性化连续直接前馈∑-ΔADC的示意框图，图13(b)显示在忽略反馈通道的情况下在频率mfs-Δf处的前馈衰减的等效框图。干扰器可被环路滤波器幅值响应衰减：

$\left|\frac{Z(\mathrm{mfs}-\mathrm{\Δf})}{X(\mathrm{mfs}-\mathrm{\Δf})}\right|=|a_0+G(\mathrm{mfs}-\mathrm{\Δf})|=a_0+\left|G(\mathrm{mfs}-\mathrm{\Δf})\right|---\left(3\right)$

连续地，干扰器在量化器74中被抽样。如图14(a)中所示，这在Δf处引入混叠Z_s。

图14(a)显示混叠机制的示意框图，图14(b)显示指示连续时间直接前馈∑-ΔADC中混叠抑制的示意框图。幸运的是，此混叠Z_s由于在频率Δf处的较高的在先环路增益而在输出方向上被抑制：

|G(Δf)|＞＞1    (4)

另外，在Δf＜＜mfs处的总反馈传递函数可被表达如下：

${\left|H\left(s\right)\right|}_{s=j2\mathrm{\π\Δf}}=|d\·\frac{1-e^{\frac{-j2\mathrm{\π\Δf}}{\mathrm{mfs}}}}{j2\mathrm{\π\Δf}}|\≈|d\·\frac{1-(1-j2\mathrm{\π\Δf})}{j2\mathrm{\π\Δf}}|=d---\left(5\right)$

因此，混叠Z_s(Δf)到ADC输出Y(Δf)的(近似)传递可根据图14(b)的简单线性化模型被计算。这可得到总方程式：

$\left|\frac{Y\left(\mathrm{\Δf}\right)}{Z_s\left(\mathrm{\Δf}\right)}\right|=\left|\frac{c\·[a_0+G(\mathrm{mfs}-\mathrm{\Δf})]}{1-\mathrm{cdG}\left(\mathrm{\Δf}\right)}\right|---\left(6\right)$

如图14(a)中所示，在频率mfs-Δf处，环路滤波增益|H(mfs-Δf)|被期望为比直接前馈系数值a₀小得多。所以下述关系有效：

|a₀+H(mfs-Δf)|≈a₀    (7)

结合方程式(3)到(7)，并假定在带宽中d＜＜H(Δf)，解析混叠抑制表达式变为：

$\left|\frac{Y\left(\mathrm{\Δf}\right)}{Z_s\left(\mathrm{\Δf}\right)}\right|\≈-\frac{a_0}{\left|H\left(\mathrm{\Δf}\right)\right|}---\left(8\right)$

根据方程式(8)，混叠抑制不取决于量化器74的增益。因而，量化比特的数量对连续时间直接前馈∑-ΔADC的抗混叠属性没有影响。

dB形式的混叠抑制表达式给出如下式：

${\mathrm{AS}}_{\mathrm{dB}}\≈20\·\log 10\left(\frac{H\left(\mathrm{\Δf}\right)}{a_0}\right)---\left(9\right)$

为了更好地理解方程式(9)，结合图15中示出的前馈五阶环路滤波器的线性传递函数来仿真优化的a₀系数是有益的。

图15显示具有五阶环路滤波器的线性化前向通道示意框图。优化的a₀基于方程式(2)被计算：

$a_0=({5.10}^{-2}{\mathrm{Ain}}_{\mathrm{rms}}\sqrt{2}+0.135)5\·\frac{{2\mathrm{\πfug}}_1}{{\mathrm{mf}}_s}\·a_1---\left(10\right)$

其中fug₁是一阶积分器的单位增益频率。

当fug₁＝9.93MHz，mf_s＝312MHz，a₁＝2并且在ADC输入处的最大信号幅值为0.5V_rms时，a₀的优化值是0.34(即20·log10(0.34)＝-9.37dB)。

需要注意，被仿真的环路滤波器具有由局部反馈系数b1、b2引入的两个复共轭极点。

图16显示当每个积分器的有限DC增益为50dB而且a₀＝0.34时直接前馈环路的伯德图。由上述局部反馈系数b1、b2引入的两个复共轭极点在频域中作为峰值出现。图16中的标记点101相当于频率1MHz、量值98.2dB，另一个标记点102相当于频率311MHz、量值-9.32dB。

根据方程式(9)和图16中的点101和102，混叠抑制被期望为：98.2+9.32＝107.52db。

非线性连续时间和离散时间直接前馈∑-Δ ADC的一些瞬时仿真已被执行以使线性建模和上述所作假设有效。仿真已被导入用于输入信号频率mfs-Δf＝311MHz，在幅度0.5V_rms处并且抽样频率mfs＝312MHz。在Δf＝1MHz处的混叠分量对于离散时间和连续时间直接前馈∑-ΔADC清晰可见。在离散时间拓扑中，混叠根本不被抑制，而在连续时间拓扑中，混叠以120.1-12.87＝107.23dB被抑制，这与从线性分析得出的期望值107.52dB相一致。

这些仿真结果充分使连续时间直接前馈∑-ΔADC的抗混叠属性有效。

因此，连续时间直接前馈拓扑提供一些显著的混叠滤波，以使得传统抗混叠滤波器可被丢弃。混叠抑制取决于直接前馈系数值a₀，在某种意义上，更小的a₀导致更强的混叠抑制。

虽然宽带CDMA(W-CDMA)的情况已在上述被使用以示出连续时间直接前馈拓扑的抗混叠属性，但需要注意，抗混叠属性对于任何标准或系统(GSM/EDGE，DECT，3G，DVB-H，WLAN，GPS等等)、应用(无线、有线)和数字化领域(射频(RF)、中频(IF)、基带(BB))都是有效的。

抗混叠属性使得丢弃ADC之前的传统抗混叠滤波器以及在偏移频率mfs处缓和滤波器频带衰减成为可能。此外，量化比特的数量不影响抗混叠(AA)属性。因此，由于抗混叠滤波抑制，ADC的定位可被安排在距离混频器更近处，ADC之前的模拟前置滤波的面积可被减小。

所提出的ADC可用在若干不同应用(譬如3G及蓝牙(BT)或无线局域网(WLAN))同时存在并运行于其中的任何手机中。

局部反馈系数b_i使得增大带宽中的环路滤波传递函数的RMS增益成为可能，这就引起更多抗混叠抑制。

以dB表示的抗混叠抑制由方程式(9)限定。所以，抗混叠抑制依赖于频率，因为环路滤波增益H(f)依赖于频率。因此，DC增益越高，混叠抑制越好。

在下文中，根据第三到第六优选实施例的抗混叠滤波器的不同实现方式被引入，用于单环路ADC拓扑。所有下述优选实施例描述具有两个局部反馈电路的五阶环路滤波器。需要注意到环路滤波器可以也可以是二阶、三阶、四阶、五阶或更高阶环路滤波器，这很重要。

图17显示基于具有纯电阻前馈系数的跨导运算放大器-电阻电容(OTA-RC)积分器、根据第三优选实施例的抗混叠滤波器150的示意电路图。此实施例支持低供电电压(在深度亚微米(deep-micron)技术中需要)与高线性性能相结合。前馈系数阻抗总是常量，不随输入信号频率变化，这对于多标准应用来说是合意的。

图18显示基于具有纯电容前馈系数的OTA-RC积分器、根据第四优选实施例的抗混叠滤波器160的示意电路图。这个拓扑适合低供电电压与高线性性能相结合。等价前馈系数电容随输入信号频率变化。另外，前馈电容增加了某些额外的电容性负载，因而增大OTA-RC积分器的电流消耗。

图19显示基于用于第一积分器的OTA-RC积分器和用于第二到第五积分器的Gm-C拓扑、根据第五优选实施例的抗混叠滤波器170的示意电路图。需要注意，在这种情况下，前馈系数用某跨导来实施。此方案使得中等电压操作(不低于1.8V)成为可能，但提供了使用OTA-RC结构的第一级的线性要求与具有较低线性要求的Gm-C积分器的功耗(一般是对于第二到第五积分器的情况)之间的平衡。

图20显示基于MASH-22拓扑的级联环路实施的示例，所述MASH-22拓扑通过将两个二阶单环路级联被获得，其中”MASH”是多级噪声频谱整形器(Multi-stage noise shaper)的首字母缩写。MASH-22是指ADC拓扑用两级噪声整形器来建立而且每一级是二阶噪声整形器。特别地，MASH-211是指ADC拓扑用3级噪声整形器来建立。第一级是二阶噪声整形器，而第二和第三级是一阶噪声整形器。值得注意，级联环路实施也可基于MASH-111、MASH-12、MASH-21、MASH-211等等。图20的MASH-22级联环路包含基于具有纯电阻前馈系数的OTA-RC积分器、根据第六优选实施例的抗混叠滤波器180。

这里，全OTA-RC实现方式被描述。然而需要注意，如之前的单环路情况，OTA-RC和gm-C的混合实施也可被提供，其中gm-C是用于建立积分器的结构。术语”gm”代表跨导，”C”代表电容。其单位增益频率(积分器的增益为1或0dB处的频率值)以fug＝gm/(2*π*C)来表达。

图21显示列出在第一和第二级每个都包含第一和第二积分器情况下可能的抗混叠环路滤波实现方式的表格。然而，所有中间方案也可被使用。全部基于OTA的实施提供低电压及高线性优势，而利用基于OTA的第一积分器的基于gm-C的实施使得中等电压和低功率消耗成为可能。

所提出的局部反馈提供更高的抗混叠属性，所述属性也适合广播电视(TV)，尤其适合移动电视标准(DVB-H/T、T-DMB、ISDB-T等等)，其中与蜂窝的共存是严重的问题。

总之，接收装置、ADC装置和方法已被描述，在其中模拟输入信号被转换为数字输出信号，其中额外的直接前馈通道(72)被引入以在保持前馈拓扑频率选择性的同时补偿前馈结构的峰化。特别地，直接前馈通道(72)具有以小于1且大于0的直接前馈系数(a₀)进行缩放的功能。因此，传统前馈拓扑的过调量和峰化可在提供抗扰性、抗混叠效应和环路稳定性的同时被抑制。

最后但仍然重要的是，需要注意，当术语“包括”或“包含”用于说明书和权利要求书时，其意在表明所陈述的特征、装置、步骤、或组件的存在，但不排除存在或额外存在一个或更多其他特征、装置、步骤、组件或其组合。进一步，权利要求中元件之前的单词”一”或”一个”不排除多个这样的元件的存在。此外，任何参考符号不限制权利要求的范围。

Claims (16)

1.一种用于将模拟输入转换为数字输出信号的模/数转换器ADC装置，所述ADC装置包含：

a)前馈装置，用于根据预定的滤波函数处理得到的信号以获得经处理的信号；

b)补偿装置(72)，用于接收所述模拟输入信号，并用于生成补偿信号以与所述经处理的信号相组合来获得组合信号；

c)单比特或多比特量化器装置(74)，用于将所述组合信号转换为所述数字输出信号；

d)反馈装置(76)，用于通过对所述数字输出信号进行数/模转换来生成模拟反馈信号，并用于从所述模拟输入信号中减去所述模拟反馈信号来获得所述得到的信号；

e)其中所述补偿装置(72)包含缩放装置，用于通过应用小于1且大于0的缩放系数(a₀)来对所述模拟输入信号进行缩放，以生成所述补偿信号。

2.根据权利要求1所述的装置，其中所述补偿装置包含直接前馈通道(72)。

3.根据权利要求1或2所述的装置，其中所述前馈装置的所述滤波函数具有低通特性。

4.根据前述权利要求中的任何一项所述的装置，其中所述缩放系数根据下述表达式进行优化：

$a_0=({5.10}^{-2}{\mathrm{Ain}}_{\mathrm{rms}}\sqrt{2}+0.135)5\frac{{\mathrm{\ω}}_1}{\mathrm{mfs}}{a}_1$

其中Ain_rms表示最大带内RMS输入信号，ω₁表示所述滤波函数的一阶项的特征角频率，a₁表示所述滤波函数的一阶项的系数，mfs表示所述ADC装置的抽样频率。

5.根据前述权利要求中的任何一项所述的装置，进一步包含用于对所述模拟反馈信号进行滤波的高通滤波器装置和用于对所述得到的信号进行滤波的低通滤波器装置中的至少一个。

6.根据权利要求5所述的装置，其中所述高通滤波器装置和所述低通滤波器装置具有相同的截止频率。

7.根据前述权利要求中的任何一项所述的装置，进一步包含用于抑制混叠信号的抗混叠滤波器装置(150，160，170，180)，其中所述抗混叠滤波器装置的混叠抑制由所述缩放系数设定。

8.根据权利要求7所述的装置，其中所述抗混叠滤波器装置(150，160，170，180)包含五阶环路滤波器。

9.根据权利要求7或8所述的装置，其中所述抗混叠滤波器装置(150，160，170，180)基于OTA和gm-C拓扑中的至少一个。

10.根据权利要求7到9中的任何一项所述的装置，其中所述抗混叠滤波器装置(150，160，170，180)具有纯电阻或纯电容前馈系数。

11.根据权利要求7到10中的任何一项所述的装置，其中所述抗混叠滤波器装置(180)基于级联环路来实现。

12.根据前述权利要求中的任何一项所述的装置，其中所述ADC装置是∑-ΔADC。

13.根据前述权利要求中的任何一项所述的装置，其中所述ADC装置是以离散或连续时间拓扑实现的。

14.一种接收机装置，包含根据前述权利要求中的任何一项所述的ADC装置。

15.根据权利要求14所述的接收机装置，其中所述接收装置是用于蜂窝和其他无线信号的组合接收的多频带接收机。

16.一种将模拟输入信号转换为数字输出信号的方法，所述方法包括以下步骤：

a)通过根据滤波函数处理得到的信号，来生成前馈信号；

b)将所述前馈信号与根据所述模拟输入信号生成的补偿信号相结合，从而获得组合信号；

c)将所述组合信号转换为所述数字输出信号；

d)通过对所述数字输出信号进行数/模转换，来生成模拟反馈信号；和

e)将所述模拟输入信号减去所述模拟反馈信号，从而获得所述得到的信号；

f)其中所述补偿信号通过将小于1且大于0的缩放比例应用到所述模拟输入信号来生成。

Images