CN101404503A - 连续时间∑-△调制器及其补偿环路延迟的方法 - Google Patents

Abstract

本发明提供一种连续时间∑－Δ调制器及其补偿环路延迟的方法，该∑－Δ调制器包含一系列的积分器，量化器与环路延迟补偿电路。积分器串联连接，用以根据模拟输入信号产生模拟输出信号。量化器根据参考电压量化模拟输出信号，以产生数字输出信号，作为连续时间∑－Δ调制器的输出。环路延迟补偿电路，根据数字输出信号，调整量化器的参考电压，以补偿连续时间∑－Δ调制器的环路延迟。上述连续时间∑－Δ调制器，通过调整参考电压，补偿连续时间∑－Δ调制器环路延迟，从而降低了补偿环路延迟的成本及功率消耗。

Description

连续时间∑－△调制器及其补偿环路延迟的方法

技术领域

本发明是有关于一种∑-Δ调制器，特别是有关于一种具有环路延迟补偿的∑-Δ调制器。

背景技术

∑-Δ调制器可用于执行模数转换或数模转换。现有技术的∑-Δ调制器为离散时间∑-Δ调制器，其可提供具有高分辨率及低频宽的输出信号。为提供具有高分辨率及高频宽的输出信号，引入了连续时间(continuous-time)∑-Δ调制器。然而，由于反馈回路中的信号延迟，连续时间∑-Δ调制器会产生不稳定的输出信号。因此，对于连续时间∑-Δ调制器的环路延迟，需要提供一种解决方法，以提供具有高稳定性的连续时间∑-Δ调制器。

请参阅图1A，图1A为现有技术二阶的连续时间∑-Δ调制器100的方块示意图。∑-Δ调制器100包含两个积分器(integrators)104与108，两个加法级(summation stage)102与106，两个数模转换器(Digital Analog Converter，以下简称为DAC)112与114以及一个量化器110。由于∑-Δ调制器100是二阶∑-Δ调制器，其包含两个串联连接的积分器104与108。积分器104与108根据模拟输入信号V_in产生模拟输出信号V_op。量化器110量化模拟输入信号V_in，以产生数字输出信号D_out，作为∑-Δ调制器100的输出。接着，数字输出信号D_out通过DAC 112与114由数字信号转换为模拟信号。并且，数字输出信号D_out被反馈，由加法级102与106分别从积分器104与108的输入信号中减去由数字输出信号D_out转换而来的模拟信号。

请参阅图1B。图1B为二阶的连续时间∑-Δ调制器100的实际(physical)电路150的方块示意图。∑-Δ调制器100的积分器104、108与加法级102、106实际上形成了电路170，电路170包含两个运算放大器172与174。电路150的量化器160与DAC 162、164，分别对应于∑-Δ调制器100的量化器110与DAC 112、114。

反馈回路将数字输出信号D_out反馈至加法级102、106。然而，此反馈回路经常延迟反馈数字输出信号D_out几百纳秒的延迟周期，此种情况被称为环路延迟(loop delay)。过度的环路延迟由图1B中的反馈回路的延迟模块180的延迟时间τ表示。环路延迟会对系统的稳定性产生不良影响。请参阅图1A。反馈回路中的模块，例如量化器110与DAC 112、114会延迟反馈回路中的数字输出信号D_out。如果环路延迟超过约800纳秒的临界值，则∑-Δ调制器100成为不稳定系统，并且会极大地降低输出信号D_out的信噪比(signal-to-noiseratio)。

为补偿反馈回路中的环路延迟，一个额外的反馈路径被加入，以补偿量化器的输入信号。请参阅图2A。图2A为∑-Δ调制器200的方块示意图。这个∑-Δ调制器200具有用以补偿环路延迟的补偿反馈路径230。∑-Δ调制器200包括加法级202、206，积分器204、208，DAC 212、214，量化器210，及用以补偿环路延迟的补偿反馈路径230。补偿反馈路径230包含DAC 232与加法级234。DAC 232将数字输出信号D_out从数字信号转换为模拟信号，以取得反馈信号V_F。接着，加法级234从积分器208产生的模拟输出信号V_op中，减去反馈信号V_F，以取得补偿信号V_op’，以作为量化器210的输入。由于量化器210的输入信号V_op’已被补偿环路延迟，因此量化器210的输出信号D_out是稳定的，且具有较高的信噪比。

增加补偿反馈路径230的原理阐明如下。请一并参阅图1A，图1B及图2A。假设没有环路延迟的∑-Δ调制器100的噪声转换函数为n(z)/d(z)。假若将引起环路延迟的延迟模块180加到∑-Δ调制器100上，则得到∑-Δ调制器100的实际电路150，实际电路150的噪声转换函数可用下式表示：

$\mathrm{NTF}(z,{\mathrm{\τ}}_d)=\frac{n\left(z\right)}{d\left(z\right)}+z^{-1}\frac{A\left({\mathrm{\τ}}_d\right)z^2+B\left({\mathrm{\τ}}_d\right)z+C\left({\mathrm{\τ}}_d\right)}{d\left(z\right)};$

其中，τ_d为环路延迟。高阶项[A(τ_d)z²+B(τ_d)z+C(τ_d)]会引起系统不稳定。假如将补偿反馈路径230加到∑-Δ调制器150，用以获得∑-Δ调制器200，则∑-Δ调制器200的噪声转换函数可用下式表示：

$\mathrm{NTF}(z,{\mathrm{\τ}}_d)=\frac{n\left(z\right)}{d\left(z\right)}+z^{-1}\frac{A\left({\mathrm{\τ}}_d\right)z^2+B\left({\mathrm{\τ}}_d\right)z+C\left({\mathrm{\τ}}_d\right)}{d\left(z\right)}+z^{-1}\frac{-a_{f}d\left(z\right)z^{-1}}{d\left(z\right)};$

其中，a_f为反馈回路的增益。因此，由于补偿反馈路径230引入的新项[-a_f×d(z)×z^-1]抵消了高阶项[A(τ_d)z²+B(τ_d)z+C(τ_d)]的影响，从而达到补偿环路延迟的效果。

虽然补偿反馈路径230补偿了∑-Δ调制器200的环路延迟，但是补偿反馈路径230的硬件成本昂贵。请参阅图2B。图2B为图2A所示的∑-Δ调制器200的实际电路250的示意图。实际电路250包含运算放大器272、274，DAC 262、264、量化器260与电路280。补偿反馈路径230由电路280执行其功能。电路280包含DAC 282与运算放大器284。运算放大器284为复杂电路，并且需要大量电流才可以运转，从而增加了∑-Δ调制器200的电路设计复杂度，并增大了功率消耗。因此，找出一种具有低电路复杂度及低功率消耗的补偿连续∑-Δ调制器的环路延迟的方法是非常必要的。

发明内容

为解决上述补偿连续∑-Δ调制器的环路延迟方法及装置电路复杂度高，功率消耗大的问题，本发明提出一种连续时间∑-Δ调制器及补偿连续时间∑-Δ调制器的方法，具有低电路复杂度及低功率消耗。

本发明提供一种连续时间(continous-time)∑-Δ调制器。此∑-Δ调制器包含一系列的积分器，量化器与环路延迟补偿电路。积分器以串联方式连接，用以根据模拟输入信号产生模拟输出信号。量化器耦接积分器串联中具有最高阶次的最后积分器，用以根据参考电压量化模拟输出信号，以产生数字输出信号，作为连续时间∑-Δ调制器的输出。环路延迟补偿电路耦接量化器，用以根据数字输出信号，调整量化器的参考电压，以补偿连续时间∑-Δ调制器的环路延迟。

本发明还提供一种补偿环路延迟的方法，用于连续时间∑-Δ调制器。连续时间∑-Δ调制器的一系列的积分器的最后积分器产生模拟输出信号。该方法包含：根据参考电压量化模拟输出信号，以产生数字输出信号，作为连续时间∑-Δ调制器的输出；以及根据数字输出信号调整参考电压，以补偿连续时间∑-Δ调制器的环路延迟。

本发明又提供一种环路延迟补偿电路，耦接连续时间∑-Δ调制器的量化器，用以根据量化器的数字输出信号调整量化器的参考电压，以补偿连续时间∑-Δ调制器的环路延迟。

上述连续时间∑-Δ调制器，环路延迟补偿电路及补偿连续时间∑-Δ调制器的环路延迟的方法，通过调整参考电压，补偿连续时间∑-Δ调制器环路延迟，从而降低了补偿环路延迟的成本及功率消耗。

附图说明

图1A为现有技术二阶的连续时间∑-Δ调制器的方块示意图。

图1B显示图1A中二阶连续时间∑-Δ调制器的实际电路的方块示意图。

图2A为具有用以补偿环路延迟的补偿反馈路径的∑-Δ调制器的方块示意图。

图2B为图2A所示的∑-Δ调制器的实际电路的示意图。

图3为具有补偿反馈回路的连续时间∑-Δ调制器的方块示意图。

图4为本发明一实施方式的具有环路延迟补偿电路的连续时间∑-Δ调制器的示意图。

图5为本发明一实施方式的环路延迟补偿电路的方块示意图。

具体实施方式

为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施方式，并配合附图，作详细说明如下：

请参阅图3。图3为具有补偿反馈回路的连续时间∑-Δ调制器300的方块示意图。∑-Δ调制器300包含积分器304、308，加法级302、306、数模转换器(Digital Analog Converter，以下简称为DAC)312、314与补偿反馈回路(compensation feedback loop)330。具有最高阶次的最后一个积分器308产生模拟输出信号V_op。补偿反馈回路330包含DAC 332、加法级334与量化器310，用以补偿∑-Δ调制器300的环路延迟(loop delay)。DAC 332将数字输出信号D_out从数字信号转换为模拟信号以取得反馈信号V_F。加法级334从模拟输出信号V_op中减去反馈信号V_F，以取得补偿信号V_op’。接着，量化器310根据参考电压V_REF量化补偿信号V_op’，以取得数字输出信号D_out，以作为∑-Δ调制器300的最终输出。

因为补偿信号V_op’为从模拟输出信号V_op中减去反馈信号V_F取得，所以由加法级334所产生的补偿信号V_op’可表示为(V_op-V_F)。接着，量化器310比较补偿信号(V_op-V_F)与参考信号V_REF。假如补偿信号(V_op-V_F)大于参考信号V_REF，则量化器310输出数值1，作为数字输出信号D_out。否则，假如补偿信号(V_op-V_F)小于参考信号V_REF，则量化器310输出数值0，作为数字输出信号D_out。由此，量化器310根据函数[(V_op-V_F)-V_REF]的值是否大于0来决定数字输出信号D_out的值。

函数[(V_op-V_F)-V_REF]可改写为[V_op-(V_F+V_REF)]。假如将随着反馈信号V_F改变的电压(V_F+V_REF)表示为新的参考电压V_REF’，则函数[(V_op-V_F)-V_REF]可表示为[V_op-V_REF’]。所以，一个根据函数[V_op-V_REF’]运行的新的环路延迟补偿电路被引入。新的环路延迟补偿电路可代替原始补偿反馈回路330的DAC 332，加法级334与量化器310。新的环路延迟补偿电路为量化器。此量化器根据新参考电压V_REF’量化模拟输出信号V_op，以取得数字输出信号D_out，其中新参考电压V_REF’根据从数字输出信号D_out转换而来的反馈信号V_F进行调整。因为新参考电压V_REF’等于(V_F+V_REF)，并且反馈信号V_F是从数字输出信号D_out转换得到，因此新参考电压V_REF’的变化与数字输出信号D_out成比例。

请参阅图4。图4为本发明一实施方式的连续时间∑-Δ调制器400的方块示意图。∑-Δ调制器400具有环路延迟补偿电路410。连续时间∑-Δ调制器400包含DAC 462、464，电路470，量化器460与环路延迟补偿电路410。连续时间∑-Δ调制器400的电路470包含运算放大器472、474，用于实现一系列的(a series of)积分器与一系列的加法级的功能，如图3中，连续时间∑-Δ调制器300的积分器304、308与加法级302、306的功能。∑-Δ调制器400还包含DAC 462与DAC 464。电路470的一系列的积分器根据模拟输入信号V_in与从数字输出信号D_out转换而来的反馈信号，产生模拟输出信号V_op。在具有最高阶次的最后积分器产生模拟输出信号V_op后，量化器460根据参考电压V_REF量化模拟输出信号V_op，以取得数字输出信号D_out，作为∑-Δ调制器400的最终输出。

环路延迟补偿电路410根据数字输出信号D_out，调整量化器460的参考电压V_REF’，以补偿∑-Δ调制器400的环路延迟。在一实施方式中，环路延迟补偿电路410包含N对1编码电路(N-to-1coding circuit)412及参考电压选择电路(reference voltage selection circuit)414。假设数字输出信号D_out有N个值。N对1编码电路412首先产生N个选择信号S₁，S₂，…，S_N，在这N个选择信号S₁，S₂，…，S_N之中，根据数字输出信号D_out的值，只有一个选择信号被使能。接着，参考电压选择电路414产生对应于被使能的选择信号的电压等级(voltage level)，作为参考电压V_REF’。因此，参考电压V_REF’根据数字输出信号D_out的值被调整。因为量化器460为根据调整后参考电压V_REF’来量化模拟输出信号V_op，以取得数字输出信号D_out，所以数字输出信号D_out中的反馈路径中发生的环路延迟部分得到补偿。

请参阅图5。图5为本发明一实施方式的环路延迟补偿电路500的方块示意图。环路延迟补偿电路500包含N对1编码电路502与参考电压选择电路504。假设数字输出信号D_out为N比特温度计码(thermometer code)。N对1编码电路502为逻辑电路。此逻辑电路将数字输出信号D_out的N比特温度计码转换为N选1码(one-of-N code)以作为选择信号S₁，S₂，…，S_N。由此，根据数字输出信号D_out，仅使能一个选择信号。参考电压选择电路504包含串联连接在电压源V_s与地电位-V_s之间的N+1个电阻。N+1个电阻中的每两个电阻间，由N个耦合节点521，522，…，52N其中之一连接。节点521，522，…，52N的电压，分别反应对应于数字输出信号D_out的N个值的参考电压。在N对1编码电路502产生选择信号S₁，S₂，…，S_N后，接着，使能的选择信号将N个节点的其中之一连接至参考电压选择电路504的输出节点，由此，输出选择节点的电压作为参考电压V_REF’。

请参阅图4。由量化器460与环路延迟补偿电路410之间相互协作的程序所驱动，∑-Δ调制器400的环路延迟的补偿过程与图2B所示的∑-Δ调制器200的实际电路250的补偿过程相似。然而，图2B所示的实际电路250更包含另外的运算放大器284。运算放大器284具有复杂的电路设计，并且需要额外的电流来进行运作。图5所示的环路延迟补偿电路500仅包含被动电路组件。被动电路组件具有更简单的电路设计，并且需要较少的电流来进行运作。因此，与图2B所示的现有技术的∑-Δ调制器200的实际电路250比较，本发明的∑-Δ调制器400包含具有更低成本与更低功率消耗的环路延迟补偿电路。

虽然本发明已以实施方式揭露如上，但是对于本领域的技术人员，依据本发明实施方式的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (19)

1.一种连续时间∑-Δ调制器，其特征在于，该∑-Δ调制器包含：

多个积分器，以串联方式连接，用以根据模拟输入信号产生模拟输出信号；

量化器，耦接该多个串联的积分器中具有最高阶次的最后积分器，用以根据参考电压量化该模拟输出信号，以产生数字输出信号，作为该连续时间∑-Δ调制器的输出；以及

环路延迟补偿电路，耦接该量化器，用以根据该数字输出信号调整该量化器的该参考电压，以补偿该连续时间∑-Δ调制器的环路延迟。

2.如权利要求1所述的连续时间∑-Δ调制器，其特征在于，该环路延迟补偿电路调整该参考电压的方式为，使该参考电压的变化与该数字输出信号成比例。

3.如权利要求1所述的连续时间∑-Δ调制器，其特征在于，该数字输出信号具有N个值，并且该环路延迟补偿电路包含：

N对1编码电路，耦接该量化器，用以根据该数字输出信号，使能N个选择信号的其中之一；以及

参考电压选择电路，耦接该N对1编码电路，用以产生对应于该使能的选择信号的电压等级，以作为该参考电压。

4.如权利要求3所述的连续时间∑-Δ调制器，其特征在于，该数字输出信号为N比特温度计码，并且，该N对1编码电路将该N比特温度计码转换为N选1码，以作为该N个选择信号。

5.如权利要求3所述的连续时间∑-Δ调制器，其特征在于，该参考电压选择电路包含，在电压源与地电位之间串联的N+1个电阻，并且，该N个选择信号选择连接在该N+1个电阻中的两个电阻之间的N个节点其中之一，以输出该选择节点的电压作为该参考电压。

6.如权利要求1所述的连续时间∑-Δ调制器，其特征在于，该连续时间∑-Δ调制器包含反馈回路，该反馈回路将该数字输出信号反馈至该多个积分器，并且，该环路延迟产生于该反馈回路中。

7.一种补偿环路延迟的方法，用于连续时间∑-Δ调制器，其中该连续时间∑-Δ调制器的一系列的多个积分器的最后积分器产生模拟输出信号，该方法包含：

根据参考电压量化该模拟输出信号，以产生数字输出信号，作为该连续时间∑-Δ调制器的输出；以及

根据该数字输出信号调整该参考电压，以补偿该连续时间∑-Δ调制器的环路延迟。

8.如权利要求7所述的补偿环路延迟的方法，其特征在于，该调整该参考电压的方式为，使该参考电压的变化与该数字输出信号成比例。

9.如权利要求7所述的补偿环路延迟的方法，其特征在于，该数字输出信号具有N个值，并且该调整该参考电压的步骤更包含：

根据该数字输出信号使能N个选择信号其中之一；以及

根据该使能的选择信号产生该参考电压。

10.如权利要求9所述的补偿环路延迟的方法，其特征在于，该数字输出信号为N比特温度计码，以及该N个选择信号为从该N比特温度计码转换而来的N选1码。

11.如权利要求9所述的补偿环路延迟的方法，其特征在于，参考电压选择电路包含，在电压源与地电位之间串联的N+1个电阻，N个节点分别连接于该N+1个电阻的其中两个电阻，并且该产生该参考电压的步骤更包含：

根据该N个选择信号选择N个节点其中之一；以及

输出该选择节点的电压作为该参考电压。

12.如权利要求7所述的补偿环路延迟的方法，其特征在于，该连续时间∑-Δ调制器的反馈回路将该数字输出信号反馈至该多个积分器，并且，该环路延迟产生于该反馈回路中。

13.一种环路延迟补偿电路，耦接连续时间∑-Δ调制器的量化器，其特征在于，用以根据该量化器的数字输出信号调整该量化器的参考电压，以补偿该连续时间∑-Δ调制器的环路延迟。

14.如权利要求13所述的环路延迟补偿电路，其特征在于，该环路延迟补偿电路调整该参考电压的方式为，使该参考电压的改变与该数字输出信号成比例。

15.如权利要求13所述的环路延迟补偿电路，其特征在于，该连续时间∑-Δ调制器的一系列的多个积分器的最后积分器产生模拟输出信号，并且，该量化器根据该参考电压量化该模拟输出信号，以产生该数字输出信号作为该连续时间∑-Δ调制器的输出。

16.如权利要求13所述的环路延迟补偿电路，其特征在于，该数字输出信号具有N个值，并且该环路延迟补偿电路更包含：

N对1编码电路，耦接该量化器，用以根据该数字输出信号，使能N个选择信号其中之一；以及

参考电压选择电路，耦接该N对1编码电路，用以产生对应于该使能的选择信号的电压等级，作为该参考电压。

17.如权利要求16所述的环路延迟补偿电路，其特征在于，该数字输出信号为N比特温度计码，并且该N对1编码电路将该N比特温度计码转换为N选1码，作为该N个选择信号。

18.如权利要求16所述的环路延迟补偿电路，其特征在于，该参考电压选择电路包含在电压源与地电位之间串联的(N+1)个电阻，N个节点分别连接于该(N+1)个电阻的其中两个电阻，并且该选择信号选择的该N个节点其中之一的电压电位被输出作为该参考电压。

19.如权利要求15所述的环路延迟补偿电路，其特征在于，该连续时间∑-Δ调制器包含反馈回路，用以反馈该数字输出信号至该多个积分器，并且该环路延迟产生于该反馈回路中。

Images