JP2021052363A5 - - Google Patents

Description

図１６に示すように、積分型Ａ／Ｄ変換器によりＡ／Ｄ変換を行う場合、先ず、比較器１１１の入出力間のスイッチＳを閉じる。このとき、入力電圧Ｖ_ｉｎには基準の電圧Ｖ_ｉｎ＿０を印加する。通常は、画素１０１ａ内のソースフォロワのゲートに画素側の基準電圧を加え、ソースの電圧をＶ_ｉｎ＿０とすることが多い。その際、参照電圧Ｖ_ｒｅｆには、Ｄ／Ａ変換器の基準出力電圧を与える。このような状態でスイッチＳを開き、入力電圧Ｖ_ｉｎに明るさを反映した画素１０１ａからの信号を入力する。

即ち、本発明に係るイメージセンサは、自然界に存在する物理量を検出して電気信号に変換するセンサ素子を備える複数の画素が行方向及び列方向に２次元配置された画素部と、ＣＭＯＳインバータの出力端に抵抗が接続された複数の単位回路が並列接続され、ランプ波を生成する抵抗型デジタル－アナログ変換器と、複数の積分型アナログ－デジタル変換器を備え、前記画素からの信号を前記ランプ波と比較してデジタル信号に変換するアナログ－デジタル変換部とを有する。
前記抵抗型デジタル－アナログ変換器は、抵抗の一端がＣＭＯＳインバータの出力端に接続され、抵抗の他端が出力端に接続された単位回路が、上位ビットの数分並列接続された上位ビット変換部と、抵抗の一端がＣＭＯＳインバータの出力端に接続され、抵抗の他端が端子間の抵抗に接続された単位回路が下位ビットの数分並列接続された下位ビット変換部を備えていてもよい。
前記単位回路のＣＭＯＳインバータのトランジスタは、チャネル長を９０ｎｍ以下とすることができる。
前記抵抗型デジタル－アナログ変換器は、前記アナログ－デジタル変換部にランプ波を供給する信号線の両端に設けてもよい。

本発明の第１の実施形態に係るイメージセンサの構成を示すブロック図である。 Ａは図１に示す抵抗型Ｄ／Ａ変換器８の構成例を示す回路図であり、Ｂはそのインバータ８１を示す回路図である。 図１に示す抵抗型Ｄ／Ａ変換器８の消費電流及び消費電力を求めるための回路図である。 図１に示す抵抗型Ｄ／Ａ変換器８の出力端から見た等価回路を表す回路図である。 Ｄ／Ａ変換器の出力電圧に対する電流型Ｄ／Ａ変換器の消費電流と、抵抗型Ｄ／Ａ変換器の消費電流及び平均消費電流を示すグラフ図である。 ランプ波を発生させるＤ／Ａ変換器と負荷となる分布ＲＣ回路を示す回路図である。 本発明の第１実施形態のイメージセンサにおける分布ＲＣ回路とそれを両側から駆動するＤ／Ａ変換器を示す回路図である。 負荷を考慮したＤ／Ａ変換器の等価回路を示す回路図である。 本発明の第２の実施形態に係るイメージセンサの抵抗型Ｄ／Ａ変換器の構成を示すブロック図である。 図９に示す抵抗型Ｄ／Ａ変換器２８において、ランプ波の電圧の時間変化率が変化するときに一定量のオフセット値を与えた時の出力電圧と容量を有する負荷回路の電圧を示す波形図である。 時間変化率が２回変化するときに補正値を加えない場合の抵抗型Ｄ／Ａ変換器の出力電圧Ｖ_ＤＡＣと、容量を有する負荷回路の電圧Ｖ_ｏｕｔを示す波形図である。 ランプ波の時間変化率が時刻と共に複数回変化し、それに応じてランプ波の電圧の時間変化率が変化するときにオフセット値を変化させたときのＤ／Ａ変換器の出力電圧と容量を有する負荷回路の電圧を示す波形図である。 キャリブレーション回路の構成を示す図である。 図１３に示すキャリブレーション回路における出力電圧と基準電圧と時間の関係を示す図である。 従来のＣＭＯＳイメージセンサの構成を示すブロック図である。 ＣＭＯＳイメージセンサに用いられる積分型Ａ／Ｄ変換器の基本構成を示す回路図である。 積分型Ａ／Ｄ変換器に入力されるランプ波の波形を示す図である。 従来のＣＭＯＳイメージセンサに用いられる電流型Ｄ／Ａ変換器を示す回路図である。 電流型Ｄ／Ａ変換器の単位電流源の構成を示す回路図である。 微小な電圧区間を多数回スイープした場合のランプ波の波形を示す図である。 Ｄ／Ａ変換器を用いたランプ波の理想の波形と実際の波形を示す図である。

［Ａ／Ｄ変換部５］
Ａ／Ｄ変換部５は、抵抗型Ｄ／Ａ変換器８からのランプ波と比較することで、画素部１の各画素１ａからの画素信号をデジタル信号に変換するものであり、複数の積分型Ａ／Ｄ変換器５ａで構成されている。

一方、下位ビットの変換を行う下位ビット変換部は、Ｒ－２Ｒ抵抗ラダーを用いたバイナリ型Ｄ／Ａ変換器で構成することができる。バイナリ型Ｄ／Ａ変換器は、抵抗の一端がＣＭＯＳインバータの出力端に接続され、抵抗の他端が端子間に設けられた抵抗に接続された単位回路が、下位ビット数分並列接続されている。この場合、抵抗値を図２Ａに示す比率とすることで、正確な出力電圧が得られる。上位ビットと下位ビットのビット配分は、用途や仕様に応じて適宜設定することができるが、精度と面積の観点から、両者をほぼ等しいビット数とすることが好ましい。

インバータ８１としては、例えば図２Ｂに示すＮＭＯＳとＰＭＯＳを備えるＣＭＯＳインバータを用いることができる。従来の電流型Ｄ／Ａ変換器に用いられるトランジスタは、内部ロジックに用いられる微細なゲートを用いたコアトランジスタではなく、最低１．８Ｖの耐圧が必要なため、３．３Ｖ程度の耐圧のＩ／Ｏトランジスタが用いられている。このため、電流型Ｄ／Ａ変換器は、面積が大きいだけでなく、容量も大きいため高速動作が困難で消費電力も大きい。

その結果、抵抗型Ｄ／Ａ変換器８に流れる電流はｘ＝０．５で最大となり、その最大電流は上記数式１に示した電流型Ｄ／Ａ変換器の１／４となる。イメージセンサに用いるＤ／Ａ変換器は、０から参照電圧Ｖ_ＲＥＦ間のランプ波を発生させるので、平均電流Ｉ_ＡＶＥは、下記数式７により求められる。

ＣＭＯＳイメージセンサにおいては、暗いシーンの撮像を高品質にするために、図２０に示すように０～５０ｍＶ程度の信号のみを変換し、場合によってはノイズの低減のために複数回のランプ波の掃引を行い、多数回変換してその平均値を取ることが行われることもある。この場合、その振幅をフルスケールのβ倍とすると，抵抗型Ｄ／Ａ変換器の消費電流は、下記数式９で表される。

上記数式９において、例えばβを０．０５とすると、β／２は０．０２５となり、平均電流は上記数式７に示したフルスケールを掃引したときの電流に比べて０．１５倍となり、きわめて小さな消費電流になる。

図１５に示すように、ＣＭＯＳイメージセンサにおいては、Ｄ／Ａ変換器の出力は空間的に分布した多数の比較器に供給されている。図６はランプ波を発生させるＤ／Ａ変換器と負荷となる分布ＲＣ回路を示す回路図である。負荷回路は、正確には図６に示すように抵抗と容量が分布しているＲＣ分布定数回路になる。このため、Ｄ／Ａ変換器の駆動端と開放端では信号が遅延し、振幅の減少が発生する。ここで、単位長さあたりの抵抗をＲ_ｕ、容量をＣ_ｕ、長さをＬとすると、ＲＣ分布定数回路の基準時定数τは、下記数式１０で表される。

以上詳述したように、本実施形態のイメージセンサは、ＣＭＯＳインバータの出力端に抵抗を接続した単位回路を並列に接続してランプ波を発生させる抵抗型Ｄ／Ａ変換器と、画素からの信号とランプ波を比較してデジタル値に変換する複数のＡ／Ｄ変換器で構成されるＡ／Ｄ変換部を備えているため、従来のＣＭＯＳイメージセンサに比べて、消費電力を大幅に低減できる。

図１０は図９に示す抵抗型Ｄ／Ａ変換器２８において、ランプ波の電圧の時間変化率が変化するときに一定量のオフセット値を与えた時の出力電圧Ｖ_ＤＡＣと容量を有する負荷回路の電圧Ｖ_ｏｕｔを示す波形図である。図１０に示すように、電圧の時間変化率が変化するときにオフセット電圧Ｖ_ｏｆｆに相当する補正値を加えることで、正確なランプ波を発生できることが分かる。

従って、本実施形態のイメージセンサでは、上記数式１５により算出されたオフセット電圧Ｖ_ｏｆｆを補正値として加えればよい。具体的には、図１３に示すように、抵抗型Ｄ／Ａ変換器２８の出力を基準電圧Ｖ_１，Ｖ_２と比較し、そのときの時間情報を出力する比較器２１とカウンタ２２で構成されるタイムドメインの補正用Ａ／Ｄ変換器２３を用いてカウンタ値から時刻Ｔ_１，Ｔ_２を求める。そして、上記数式１５から補正値を算出し、補正論理回路２４から必要なオフセット電圧（オフセット値）を出力する。

なお、抵抗型Ｄ／Ａ変換器２８の入力値を出力する加減算器２０に、補正論理回路２４で求めた補正値を供給し、再度抵抗型Ｄ／Ａ変換器２８の出力を基準電圧Ｖ_１，Ｖ_２と比較して、補正用Ａ／Ｄ変換器２３を用いてカウンタ値から時刻Ｔ_１，Ｔ_２を求めることにより、漸近的に理想値に近づけた方がより正確であることは言うまでもない。また２つの電圧と２つの時刻を用いずに、１つの電圧と１つの時刻から補正値を算出することも可能であるが、この場合は、比較器のオフセット電圧や遅延による誤差が生じやすい。このため、２つの電圧と２つの時刻を用いる方法の方が正確である。

このように、本実施形態のイメージセンサにおける抵抗型Ｄ／Ａ変換器は、ランプ波の電圧の時間変化率が変化するときに一定量のオフセット値を与えることにより、ランプ波の波形歪を低減して、高精度でかつ高速なＡ／Ｄ変換を実現することができる。なお、本実施形態のイメージセンサにおける上記以外の構成及び効果は、前述した第１の実施形態と同様である。

また、前述した第１及び第２の実施形態においては、ＣＭＯＳイメージセンサを例に説明したが、本発明はこれに限定されるものでなく、他の用途の二次元イメージセンサに対しても適用可能である。更に、本発明のイメージセンサは、赤外線センサ、テラヘルツセンサ、磁気センサ及び圧力センサなどを含む。

１、１０１ 画素部
１ａ、１０１ａ 画素
２、１０２ 垂直制御回路
３、１０３ ロウアクセス線
４、１０４ 画素信号線
５、１０５ Ａ／Ｄ変換部
５ａ 積分型Ａ／Ｄ変換器
６、１０６ 水平制御回路
７ 全体制御回路
８、２８ 抵抗型Ｄ／Ａ変換器
９ クロック回路
１０、１００ ＣＭＯＳイメージセンサ
２０ 減加算器
２１、１１１ 比較器
２２、１１２ カウンタ
２３ 補正用Ａ／Ｄ変換器
２４ 補正論理回路
８１ インバータ
８２ デコーダ回路
１２１ デコーダ
１２２ 電流源
１２３ スイッチ
１２４ 負荷抵抗
１２５ 電源

Images