JP6701020B2 - 撮像装置及びその制御方法、プログラム、記憶媒体 - Google Patents

Description

本発明は、撮像装置及びその制御方法に関するものである。

近年、業務用カメラの分野では、大型のＣＭＯＳセンサーを採用したカメラが主流になりつつある。このような大型のＣＭＯＳセンサーを用いたカメラは、１／３インチ等の小型のＣＭＯＳセンサーを用いたカメラと比較して格段に画素部のＳ／Ｎが向上している。そのため、Ａ／Ｄ変換器の多ビット化も必要になってきている。

また、現在のテレビ放送では、１９２０（Ｈ）×１０８０（Ｖ）の画像サイズのフルハイビジョン（フルＨＤ）に対応した映像が用いられている。しかし、最近では、フルＨＤサイズよりも更なる高精細画像であるＳＨＶ（スーパーハイビジョン：８Ｋ×４Ｋ）の放送が計画されている。

それに伴い、ＣＭＯＳセンサーの画素数も、２メガピクセル（フルＨＤ）から、８メガピクセル（４Ｋ×２Ｋ）、さらに３２メガピクセル（８Ｋ×４Ｋ）と増加している。さらに、フレームレートについても、６０ｆｐｓや、１２０ｆｐｓといった高速フレームレートの要求もある。そのため、撮像素子から出力されるアナログ信号をデジタル信号に変換するＡ／Ｄ変換に使用可能な時間は短くなってきており、Ａ／Ｄ変換の多ビット化にも影響を及ぼしている。

そこで、Ａ／Ｄ変換にかかる時間を変えずに、上記の問題を解決する手法として、ＣＭＯＳセンサーの内部に、異なる傾きの電圧波形（ランプ波）を用いてＡ／Ｄ変換を行うデュアルスロープ型のＡ／Ｄ変換器を配置することが提案されている。デュアルスロープ型のＡ／Ｄ変換器は、１つのコンパレータを用い、入力される比較用ランプ波の傾きを変化させることで、Ａ／Ｄ変換にかかる時間を延ばすことなく多ビット化を実現する手法である。この手法では、１つのコンパレータで傾きの異なるランプ波を用いてＡ／Ｄ変換を行うため、傾きの異なるランプ波のオフセットずれや、ゲインずれの影響により、Ａ／Ｄ変換のリニアリティが劣化し、画質の劣化が発生する問題がある。

この問題を解決する方法として、ＣＭＯＳセンサーに、複数の異なるランプ波間で発生するオフセットずれとゲインずれを補正するための補正用信号を取得するための領域（補正信号取得領域）を持たせ、この固定値から補正値を算出する手法がある。ここで、補正用信号を取得するための領域（補正信号取得領域）は、垂直方向（列方向）に配置され、ライン単位で固定値を出力するように読み出される。一方、ＣＭＯＳセンサーでは、内部の電源レイアウト、読み出し配線レイアウト、Ａ／Ｄ変換器の回路レイアウトなどにより、水平方向（行方向）にシェーディングが発生する場合がある。そのため、補正用信号を取得するための領域（補正信号取得領域）にも同様に水平方向にシェーディング（水平シェーディング）が発生し、この水平シェーディングの影響により補正値に誤差が生じ、結果的に画質劣化が発生する問題がある。また、補正信号取得領域の信号読み出し中に、レンズ駆動による外乱ノイズ、電源ノイズ、配線に起因するノイズなどの影響により、補正値に誤差を生じる問題もある。

そこで、この問題を解決する手法として、特許文献１に開示されているような方法が提案されている。特許文献１では、撮像素子の上部に配置した垂直方向のオプティカルブラック（ＶＯＢ）から読み出したデータから算出した補正値を元に、水平方向のオプティカルブラック（ＨＯＢ）部と、有効画素を補正することにより、水平方向のシェーディングを補正する。また、特許文献１では、撮像素子からの信号の前処理を行うＣＤＳ回路のサンプル・ホールド回路の前に、時定数可変のローパスフィルタ（ＬＰＦ）を配置してノイズ対策を行っている。

特開２００４−３５０１０５号公報

しかしながら、特許文献１は、補正後のＨＯＢを用いて有効画素をクランプすることにより、画像の黒つぶれを発生し難くする手法であるため、垂直方向にシェーディングが発生した場合には、補正ができないという問題がある。また、ＶＯＢは、画素部を構成するフォトダイオード（ＰＤ）を有するため、画素部で発生する暗電流ノイズの影響を受け、補正値に誤差が生じる問題もある。

また、ＬＰＦは、ＣＤＳ回路の前に配置することで、信号サンプリングによる折り返し雑音除去を主目的としているため、読み出し画素全てに適用される。そのため、映像信号に用いる画素の周波数特性も変更してしまい、飽和特性や、感度特性の劣化が生じる問題もある。

本発明は上述した課題に鑑みてなされたものであり、その目的は、デュアルスロープ型のＡ／Ｄ変換器を用いる場合の、複数の異なるランプ波間でのオフセットずれとゲインずれを良好に補正することが可能な撮像装置を提供することである。

本発明に係わる撮像装置は、補正用の信号を得るための補正信号取得領域と、有効画素部とを有する画素領域と、前記画素領域の各画素列に接続された列出力線と、前記列出力線に接続され、第１のランプ信号と、該第１のランプ信号よりも時間的な変化の傾きが大きい第２のランプ信号とを切り替えて、１つのコンパレータによりＡ／Ｄ変換を行うデュアルスロープ型のＡ／Ｄ変換器と、前記補正信号取得領域の信号読み出し中に、前記Ａ／Ｄ変換器に第１の電圧値または該第１の電圧値より大きい第２の電圧値を出力する電圧発生手段と、前記画素領域におけるシェーディングを補正する第１の補正手段と、前記第１及び第２の電圧値のそれぞれを、前記第１及び第２のランプ信号のそれぞれを用いて前記Ａ／Ｄ変換器でデジタル信号に変換した値を前記第１の補正手段で補正し、当該補正した値を比較することにより、前記第１及び第２のランプ信号を切り替えて前記Ａ／Ｄ変換器でＡ／Ｄ変換を行う場合の、前記ランプ信号の切り替えの前後での前記Ａ／Ｄ変換器の出力が連続的になるように補正する補正値を算出する算出手段と、前記算出手段により算出された補正値を用いて、前記Ａ／Ｄ変換器の出力を補正する第２の補正手段と、を備えることを特徴とする。

また、本発明に係わる撮像装置は、補正用の信号を得るための補正信号取得領域と、有効画素部とを有する画素領域と、前記画素領域の各画素列に接続された列出力線と、前記列出力線に接続され、第１のランプ信号と、該第１のランプ信号よりも時間的な変化の傾きが大きい第２のランプ信号とを切り替えて、１つのコンパレータによりＡ／Ｄ変換を行うデュアルスロープ型のＡ／Ｄ変換器と、前記補正信号取得領域の信号読み出し中に、前記Ａ／Ｄ変換器に第１の電圧値または該第１の電圧値より大きい第２の電圧値を出力する電圧発生手段と、前記補正信号取得領域の信号読み出し中に、前記Ａ／Ｄ変換器に入力する信号の周波数特性を制限する制限手段と、前記第１及び第２の電圧値のそれぞれを、前記第１及び第２のランプ信号のそれぞれを用いて前記Ａ／Ｄ変換器でデジタル信号に変換した値を比較することにより、前記第１及び第２のランプ信号を切り替えて前記Ａ／Ｄ変換器でＡ／Ｄ変換を行う場合の、前記ランプ信号の切り替えの前後での前記Ａ／Ｄ変換器の出力が連続的になるように補正する補正値を算出する算出手段と、前記算出手段により算出された補正値を用いて、前記Ａ／Ｄ変換器の出力を補正する第２の補正手段と、を備えることを特徴とする。

本発明によれば、デュアルスロープ型のＡ／Ｄ変換器を用いる場合の、複数の異なるランプ波間でのオフセットずれとゲインずれを良好に補正することが可能な撮像装置を提供することができる。

本発明の第１の実施形態に係わる撮像装置におけるＣＭＯＳ型の撮像素子の構成を示すブロック図。 デュアルスロープ型のＡ／Ｄ変換器の構成を示す図。 デュアルスロープ補正時のランプ信号とクリップ電圧の関係を示す図。 クリップ電圧と水平シェーディングの関係を示す図。 クリップ電圧と水平シェーディングによる補正誤差を示す図。 水平シェーディング補正を示す概略図。 第１の実施形態の撮像装置におけるＤＦＥの構成例を示す図。 画像読み出しと切替信号発生部の制御タイミングを示す図。 画像読み出しラインと各ブロックの制御状態を示す図。 Ａ／Ｄ変換器のオフセットとゲインの補正前の状態を示す図。 Ａ／Ｄ変換器のオフセットとゲインの補正後の状態を示す図。 Ａ／Ｄ変換器の補正動作を示すフローチャート。 第２の実施形態における、撮像素子内部の読み出し画素構造を示す図。 クリップ電圧から得られた出力コードと、ＶＯＢの水平シェーディングと、デュアルスロープの補正誤差を示す図。 第３の実施形態に係わる撮像装置におけるＣＭＯＳ型の撮像素子の構成を示すブロック図。 第３の実施形態におけるデュアルスロープ型のＡ／Ｄ変換器の構成を示す図。 周波数特性制御部の周波数特性を示す図。 周波数特性制御部の一構成例を示す図。 周波数特性制御部の画像読み出しタイミングを示す図。 画像読み出しラインと各ブロックの制御状態を示す図。 Ａ／Ｄ変換器のオフセットのみを補正した場合の説明図。 Ａ／Ｄ変換器のオフセットとゲインを補正した場合の説明図。 第３の実施形態におけるＡ／Ｄ変換器の補正動作を示すフローチャート。 第４の実施形態に係わる撮像装置の構成を示す図。 第４の実施形態におけるＡ／Ｄ変換器の補正動作を示すフローチャート。

以下、本発明の実施形態について、添付図面を参照して詳細に説明する。

＜第１の実施形態＞
図１は、本発明の第１の実施形態に係わる撮像装置におけるＣＭＯＳ型の撮像素子の構成を示すブロック図である。図１において、撮像素子２００は、撮像面に行列状に配列され、それぞれが被写体像を光電変換するフォトダイオード（以下、ＰＤ）１を有する画素２０１と、画素２０１からの出力信号を転送する列出力線２とを有する。列出力線２に出力された画素信号は、デュアルスロープ型Ａ／Ｄ変換器（以下、Ａ／Ｄ変換器）２０２に入力され、アナログ信号からデジタル信号（デジタル値）に変換される。

Ａ／Ｄ変換器２０２は、そのオフセットとゲインを補正するためのクリップ電圧発生部５を備える。また、ＰＤ１からの出力信号と、クリップ電圧発生部５からの出力信号を切り替えるための第１のスイッチ３と、列毎に配置された列増幅器（以下、ＣＡＭＰ）４を備える。

また、ＰＤ１からの出力信号のレベルを判定するためのレベル判定信号発生部７と、比較器である第１のコンパレータ６と、Ａ／Ｄ変換器２０２の主要部を構成する第２のコンパレータ８を備える。また、第２のコンパレータ８の比較電圧を供給する第１のランプ信号発生部９と、第２のランプ信号発生部１０を備える。また、第１のランプ信号発生部９と第２のランプ信号発生部１０を切り替えるための第２のスイッチ１１を備える。さらに、第１のスイッチ３と第２のスイッチ１１の制御信号を発生する切替信号発生部１６を備える。なお、第２のランプ信号発生部１０で発生するランプ信号は、第１のランプ信号発生部９で発生するランプ信号よりも、時間的な変化の傾きが大きい。

第２のコンパレータ８の後段には、シフトレジスタ１２を備える。また、第２のコンパレータ８で、傾きの異なるランプ信号を用いてＡ／Ｄ変換するときに発生するオフセットずれやゲインずれを補正するためのデジタルフロントエンド（以下、ＤＦＥ）１３を備える。また、ＤＦＥ１３から出力インタフェース部（以下、出力Ｉ／Ｆ部）１４を介して出力された信号を用いて、ＤＦＥ１３に与える補正値を算出するための補正値算出部１５を備える。

以上のように構成される本実施形態の撮像装置の動作について以下説明する。図１において、ＰＤ１の出力は、信号転送を行うための列出力線２を介して、第１のスイッチ３に入力される。第１のスイッチ３には、クリップ電圧発生部５からの出力信号も入力される。第１のスイッチ３は、切替信号発生部１６からの出力信号に応じて、２つの入力された信号のどちらをＣＡＭＰ４に向けて出力するかの切替動作を行う。

第１のスイッチ３の出力信号は、列毎に配置された増幅器であるＣＡＭＰ４に入力される。ＣＡＭＰ４は、設定されたゲイン値になるように入力信号を増幅した後、第１のコンパレータ６に出力する。第１のコンパレータ６は、入力された信号を、レベル判定信号発生部７からの出力信号と比較し、比較結果を第２のスイッチ１１と、ＤＦＥ１３に出力する。それと同時に、入力された信号を、そのまま第２のコンパレータ８にも出力する。

第２のスイッチ１１は、２つの異なる傾きのランプ信号を発生する第１のランプ信号発生部９と第２のランプ信号発生部１０からの出力信号（ランプ信号）を、第１のコンパレータ６からの出力信号に応じて切り替えて、第２のコンパレータ８に出力する。

第２のコンパレータ８には、第１のコンパレータ６からの出力信号と、第２のスイッチ１１を介したランプ信号発生部９又は１０からのランプ信号が入力され、それら２つの信号の比較動作を行うことでＡ／Ｄ変換を行う。第２のコンパレータ８の出力信号は、シフトレジスタ１２を介して、ＤＦＥ１３に入力される。

ＤＦＥ１３には、シフトレジスタ１２からの信号の他に、第１のコンパレータ６からの出力信号も入力される。ＤＦＥ１３は、第１のコンパレータ６からの出力信号に応じて、シフトレジスタ１２から入力された信号を、未処理でそのまま出力Ｉ／Ｆ部１４に出力する。もしくは、第１のコンパレータ６からの出力信号に応じて、Ａ／Ｄ変換器２０２で発生するオフセットずれや、ゲインずれを補正した後、出力Ｉ／Ｆ部１４に出力する。出力Ｉ／Ｆ部１４からの出力信号は、補正値算出部１５に入力され、補正値算出部１５は、入力された補正値算出用の固定値から、水平シェーディング量を算出し、シェーディング補正を行う。Ａ／Ｄ変換器２０２で発生するオフセットずれとゲインずれの補正動作中は、補正値算出を行った後、ＤＦＥ１３に補正値を出力する。また、出力Ｉ／Ｆ部１４は、通常の映像出力期間中は、撮像素子２００の外部に備えられた信号処理部に映像信号を出力する。

次に、デュアルスロープ型のＡ／Ｄ変換器２０２で発生するオフセットずれとゲインずれの補正動作について、図２Ａと図２Ｂを参照して説明する。

Ａ／Ｄ変換器２０２で発生するオフセットずれとゲインずれの補正動作中は、列出力線２からの出力信号をＣＡＭＰ４の入力から切り離す。そのため、第１のスイッチ３は、クリップ電圧発生部５からの出力信号がＣＡＭＰ４に入力されるように、切替信号発生部１６からの出力信号によって切り替えられる。

次に、Ａ／Ｄ変換器２０２で発生するオフセットずれとゲインずれを補正するための補正係数の算出方法について説明する。

（切替信号発生部１６とクリップ電圧発生部５による補正値算出動作）
●出力コードＤ１Ｌの出力動作
クリップ電圧発生部５は、予め設定された固定電圧値Ｄ１を出力し、ＣＡＭＰ４はそれを第１のコンパレータ６に出力する。第１のコンパレータ６は、入力された信号をそのまま第２のコンパレータ８に出力する。切替信号発生部１６は、（ｂ１，ｂ０）＝（０，０）の信号を、第２のスイッチ１１に出力する。

第２のスイッチ１１は、切替信号発生部１６からの出力信号に応じて、第１のランプ信号発生部９の出力信号が第２のコンパレータ８に入力されるように切り替えられる。第２のコンパレータ８は、入力された第１のコンパレータ６からの出力信号と、第１のランプ信号発生部９からのランプ信号の比較を行った結果を、シフトレジスタ１２と、ＤＦＥ１３と、出力Ｉ／Ｆ部１４を介して、出力コードＤ１Ｌとして出力する。出力コードＤ１Ｌは、補正値算出部１５にも同時に入力される。
●出力コードＤ２Ｌの出力動作
クリップ電圧発生部５は、予め設定された固定電圧値Ｄ２を出力し、ＣＡＭＰ４はそれを第１のコンパレータ６に出力する。第１のコンパレータ６は、入力された信号をそのまま第２のコンパレータ８に出力する。切替信号発生部１６は、（ｂ１，ｂ０）＝（０，０）の信号を、第２のスイッチ１１に出力する。

第２のスイッチ１１は、切替信号発生部１６からの出力信号に応じて、第１のランプ信号発生部９の出力信号が第２のコンパレータ８に入力されるように切り替えられる。第２のコンパレータ８は、入力された第１のコンパレータ６からの出力信号と、第１のランプ信号発生部９からのランプ信号の比較を行った結果を、シフトレジスタ１２と、ＤＦＥ１３と、出力Ｉ／Ｆ部１４を介して、出力コードＤ２Ｌとして出力する。出力コードＤ２Ｌは、補正値算出部１５にも同時に入力される。
●出力コードＤ１Ｈの出力動作
クリップ電圧発生部５は、予め設定された固定電圧値Ｄ１を出力し、ＣＡＭＰ４はそれを第１のコンパレータ６に出力する。第１のコンパレータ６は、入力された信号をそのまま第２のコンパレータ８に出力する。切替信号発生部１６は、（ｂ１，ｂ０）＝（０，１）の信号を、第２のスイッチ１１に出力する。

第２のスイッチ１１は、切替信号発生部１６からの出力信号に応じて、第２のランプ信号発生部１０の出力信号が第２のコンパレータ８に入力されるように切り替えられる。第２のコンパレータ８は、入力された第１のコンパレータ６からの出力信号と、第２のランプ信号発生部１０からのランプ信号の比較を行った結果を、シフトレジスタ１２と、ＤＦＥ１３と、出力Ｉ／Ｆ部１４を介して、出力コードＤ１Ｈとして出力する。出力コードＤ１Ｈは、補正値算出部１５にも同時に入力される。
●出力コードＤ２Ｈの出力動作
クリップ電圧発生部５は、予め設定された固定電圧値Ｄ２を出力し、ＣＡＭＰ４はそれを第１のコンパレータ６に出力する。第１のコンパレータ６は、入力された信号をそのまま第２のコンパレータ８に出力する。切替信号発生部１６は、（ｂ１，ｂ０）＝（０，１）の信号を、第２のスイッチ１１に出力する。

第２のスイッチ１１は、切替信号発生部１６からの出力信号に応じて、第２のランプ信号発生部１０の出力信号が第２のコンパレータ８に入力されるように切り替えられる。第２のコンパレータ８は、入力された第１のコンパレータ６からの出力信号と、第２のランプ信号発生部１０からのランプ信号の比較を行った結果を、シフトレジスタ１２と、ＤＦＥ１３と、出力Ｉ／Ｆ部１４を介して、出力コードＤ２Ｈとして出力する。出力コードＤ２Ｈは、補正値算出部１５にも同時に入力される。

図２Ｂは、クリップ電圧発生部５から出力される電圧値Ｄ１，Ｄ２と、第２のコンパレータ８から出力される出力コードＤ１Ｌ，Ｄ２Ｌ，Ｄ１Ｈ，Ｄ２Ｈの直線的な関係を示す図である。補正値算出部１５は、出力コードＤ１Ｌ，Ｄ２Ｌ，Ｄ１Ｈ，Ｄ２Ｈから、オフセットずれの補正係数Ｏｃとゲインずれの補正係数Ｇｃ（ゲイン補正値）を、以下の式（１）、式（２）を用いて算出する。

Ｏｃ＝Ｄ１Ｌ−４×Ｄ１Ｈ×Ｇｃ …（１）
Ｇｃ＝（Ｄ２Ｌ−Ｄ１Ｌ）／（Ｄ２Ｈ−Ｄ１Ｈ） …（２）
補正値算出部１５で算出された各補正係数はＤＦＥ１３に入力され、シフトレジスタ１２からの入力に、各補正係数をかけることで、オフセットずれとゲインずれを補正する。オフセットずれとゲインずれの補正は、シフトレジスタ１２からの出力信号であるＩｈに対して、以下の式（３）を適用することで行う。

ここで、式（３）のＳは入力信号Ｉｈの映像信号を示し、Ｎはノイズ信号を示す。

Iｈ＝（Ｓ×４×Ｇｃ）−Ｎ＋Ｏｃ …（３）
以上が、デュアルスロープ型のＡ／Ｄ変換器２０２で発生するオフセットずれとゲインずれを補正する手法である。

次に、ＣＭＯＳ型の撮像素子２００の内部の電源レイアウト、読み出し配線レイアウト、Ａ／Ｄ変換器の回路レイアウトなどにより発生する水平シェーディングの影響によるＡ／Ｄ変換器２０２のオフセットずれ及びゲインずれの補正誤差について説明する。図３Ａ、図３Ｂは、水平シェーディングの影響を説明する図である。

図３Ａの横軸は水平方向の画素（ｐｉｘ）の位置を示し、縦軸はその画素の出力レベル（ＬＳＢ）を示す。ＣＭＯＳ型の撮像素子は、内部の電源レイアウト、読み出し配線レイアウト、Ａ／Ｄ変換器の回路レイアウトなどにより水平方向にオフセット値が異なり、結果として、シェーディングが発生する問題がある。そのため、画面中心（例えば、４０００ｐｉｘの位置）に対して、画面左右（１ｐｉｘ及び８０００ｐｉｘの位置）の出力レベルが異なってしまう。

ＣＭＯＳ型の撮像素子の内部の電源レイアウト等により、水平シェーディングが発生するため、デュアルスロープ型のＡ／Ｄ変換器のオフセットずれとゲインずれを補正するための補正値を算出するための補正信号取得領域でも同様の現象が発生する。そのため、クリップ電圧発生部５から固定値電圧Ｄ１，Ｄ２が出力されても、水平方向の画素の位置により、第２のコンパレータ８から出力される出力コードＤ１Ｌ，Ｄ２Ｌ，Ｄ１Ｈ，Ｄ２Ｈにも同様に水平シェーディングが発生する。これにより、図３Ｂに示すように、水平方向に例えば８分割（領域Ａから領域Ｈ）し、それぞれでＡ／Ｄ変換のオフセットずれとゲインずれの補正値を算出する場合、各領域で補正値が異なってしまう。

図３Ｂにおいて、例えばクリップ電圧発生部５から固定電圧値Ｄ１，Ｄ２を出力し、Ａ／Ｄ変換すると、その結果である出力コードＤ１Ｌ，Ｄ１Ｈ，Ｄ２Ｌ，Ｄ２Ｈの値が、各領域でそれぞれのＬＳＢに対して異なる。これらの値を用いて、各領域で式（１）、式（２）から補正値Ｏｃ，Ｇｃを算出すると、各領域で補正値が異なってしまう。

次に、デュアルスロープ型のＡ／Ｄ変換器で発生するオフセットずれとゲインずれの補正値の算出において、水平シェーディングを補正する手法について、図４を用いて説明する。

既に説明したように、デュアルスロープ型のＡ／Ｄ変換器２０２で発生するオフセットずれとゲインずれを補正するための補正信号取得領域の読み出し中に、初めにクリップ電圧発生部５から固定電圧値Ｄ１を出力する。この固定電圧値Ｄ１は、ＣＡＭＰ４と、第１のコンパレータ６を介して、第２のコンパレータ８に出力される。一方、第２のコンパレータ８に、第１のランプ信号発生部９からのランプ信号が入力されるように、切替信号発生部１６から、”ｂ１，ｂ０”＝“０，０”の信号を第２のスイッチ１１に出力する。

第２のコンパレータは、入力された第１のコンパレータ６からの信号と、第１のランプ信号発生部９からのランプ信号を比較することにより、Ａ／Ｄ変換を行う。Ａ／Ｄ変換の結果は、シフトレジスタ１２、ＤＦＥ１３、出力Ｉ／Ｆ部１４を介して、補正値算出部１５に、出力コードＤ１Ｌとして出力される。

次に、第２のスイッチ１１の状態を保持したまま、クリップ電圧発生部５から、固定電圧値Ｄ２を出力する。この出力値は、ＣＡＭＰ４と、第１のコンパレータ６を介して、第２のコンパレータ８に入力され、Ａ／Ｄ変換された後、シフトレジスタ１２、ＤＦＥ１３、出力Ｉ／Ｆ部１４を介して、補正値算出部１５に、出力コードＤ２Ｌとして出力される。領域Ａ〜Ｈの各領域で、出力コードＤ１ＬとＤ２Ｌから、予め用意された基準オフセット値Ｏｆｆｓｅｔ１と、Ｏｆｆｓｅｔ２を減算する。
●領域Ａ
Ｄ１Ｌ＿Ａ’＝Ｄ１Ｌ＿Ａ − Ｏｆｆｓｅｔ１ …（４）
Ｄ２Ｌ＿Ａ’＝Ｄ２Ｌ＿Ａ − Ｏｆｆｓｅｔ２ …（５）
次に、上記Ｄ１Ｌ＿Ａ’とＤ２Ｌ＿Ａ’の差分値を算出する。

Ａ”＝Ｄ１Ｌ＿Ａ’−Ｄ２Ｌ＿Ａ’ …（６）
算出した差分値Ａ”が、予め設定された基準値以内であれば、水平シェーディングによる差分値と判定し、差分値Ａ”をＤ１Ｌ，Ｄ２Ｌ，Ｄ１Ｈ，Ｄ２Ｈに対して加算あるいは減算した値を、デュアルスロープの補正値の算出に用いる。
●領域Ａのデュアルスロープ補正値算出用データ
Ｄ１Ｌ＿Ａ””＝Ｄ１Ｌ−Ａ” …（７）
Ｄ２Ｌ＿Ａ””＝Ｄ２Ｌ−Ａ” …（８）
Ｄ１Ｈ＿Ａ””＝Ｄ１Ｈ−Ａ” …（９）
Ｄ２Ｈ＿Ａ””＝Ｄ２Ｈ−Ａ” …（１０）
以上のように、各領域毎に水平シェーディングを補正した新補正用データを用いて、式（１）と式（２）から補正値の算出を行うことにより、水平シェーディングの影響を排除することができる。

次に、被写体撮影中のデュアルスロープ型のＡ／Ｄ変換器２０２で発生するオフセットずれ及びゲインずれの補正動作と、通常撮影動作の切替について、図２Ａ、図５、図６Ａ、図６Ｂを用いて説明する。

切替信号発生部１６の信号は、例えば２ビット（ｂ１，ｂ０）で構成されており、第１のスイッチ３に入力される。図６Ａに示すように、撮像素子２００は、画素列が配列された画素領域を有し、画素領域内には、補正信号取得領域と、垂直オプティカルブラック領域（ＶＯＢ）と、水平オプティカルブラック領域（ＨＯＢ)と、有効画素部が配置されている。図６Ａに示す画像読み出しタイミングにおいて、垂直同期信号ＶＤの後に、補正信号取得領域⇒ＶＯＢ（垂直オプティカルブラック部）⇒有効画素の順に読み出しが行われる。

垂直同期信号ＶＤが入力された後の補正信号取得領域読み出し中は、切替信号発生部１６の出力（ｂ１，ｂ０）を（０，０）として、第１のスイッチ３を、ＣＡＭＰ４にクリップ電圧発生部５の出力信号が入力されるように切り替える。また、クリップ電圧発生部５は固定電圧値Ｄ１を出力し、ＣＡＭＰ４には固定電圧値Ｄ１が入力される。

また、切替信号発生部１６の出力信号（ｂ１，ｂ０）＝（０，０）は、第２のスイッチ１１にも入力され、第２のスイッチ１１は、第１のランプ信号発生部９のランプ信号が第２のコンパレータ８に入力されるように切り替えられる。第２のコンパレータ８には、第１のコンパレータ６からの出力信号と第１のランプ信号発生部９からのランプ信号が入力され、その結果が、シフトレジスタ１２、ＤＦＥ１３、出力Ｉ／Ｆ部１４を介して、補正値算出部１５に出力コードＤ１Ｌとして出力される。

次に、切替信号発生部１６の出力である（ｂ１，ｂ０）は（０，０）に維持され、ＣＡＭＰ４の入力はクリップ電圧発生部５側に切り替えられた状態が継続される。クリップ電圧発生部５は、固定電圧値Ｄ２を出力し、ＣＡＭＰ４には固定値Ｄ２が入力される。切替信号発生部１６の出力信号（ｂ１，ｂ０）＝（０，０）であるので、第１のランプ信号発生部９のランプ信号が第２のコンパレータ８に入力される状態が保持される。

第２のコンパレータ８には、第１のコンパレータ６からの出力信号と第１のランプ信号発生部９からのランプ信号が入力され、その結果が、シフトレジスタ１２、ＤＦＥ１３、出力Ｉ／Ｆ部１４を介して、補正値算出部１５に出力コードＤ２Ｌとして出力される。

次に、切替信号発生部１６の出力である（ｂ１，ｂ０）を（０，１）として、ＣＡＭＰ４の入力はクリップ電圧発生部５側に切り替えられた状態が継続される。クリップ電圧発生部５は、固定電圧値Ｄ１を出力し、ＣＡＭＰ４には固定電圧値Ｄ１が入力される。また、切替信号発生部１６の出力信号（ｂ１，ｂ０）＝（０，１）は、第２のスイッチ１１にも入力され、第２のスイッチ１１は、第２のランプ信号発生部１０のランプ信号が第２のコンパレータ８に入力されるように切り替えられる。

第２のコンパレータ８には、第１のコンパレータ６からの出力信号と第２のランプ信号発生部１０からのランプ信号が入力され、その結果が、シフトレジスタ１２、ＤＦＥ１３、出力Ｉ／Ｆ部１４を介して、補正値算出部１５に出力コードＤ１Ｈとして出力される。

次に、切替信号発生部１６の出力（ｂ１，ｂ０）は（０，１）に維持され、ＣＡＭＰ４の入力はクリップ電圧発生部５側に切り替えられた状態が継続される。クリップ電圧発生部５は、固定電圧値Ｄ２を出力し、ＣＡＭＰ４には固定電圧値Ｄ２が入力される。また、切替信号発生部１６の出力信号（ｂ１，ｂ０）＝（０，１）は、第２のスイッチ１１にも入力され、第２のスイッチ１１は、第２のランプ信号発生部１０のランプ信号が第２のコンパレータ８に入力される状態が継続される。

第２のコンパレータ８には、第１のコンパレータ６からの出力信号と第２のランプ信号発生部１０からのランプ信号が入力され、その結果が、シフトレジスタ１２、ＤＦＥ１３、出力Ｉ／Ｆ部１４を介して、補正値算出部１５に出力コードＤ２Ｈとして出力される。

補正信号取得領域読み出し中は、出力コードＤ１Ｌ，Ｄ２Ｌ，Ｄ１Ｈ，Ｄ２Ｈが、補正値算出部１５に入力される。補正値算出部１５は、入力された出力コードＤ１Ｌ，Ｄ２Ｌから水平シェーディング量を式（６）を用いて算出する。そして、その算出結果を、式（７）〜（１０）に示したように、各入力値Ｄ１Ｌ，Ｄ２Ｌ，Ｄ１Ｈ，Ｄ２Ｈに加算あるいは減算して水平シェーディングを補正した後、式（１）、式（２）からオフセットずれの補正係数Ｏｃとゲインずれの補正係数Ｇｃを算出する。

次に、補正信号取得領域の読み出し終了後、ＶＯＢ（垂直オプティカルブラック）ラインの読み出しが開始され、切替信号発生部１６の出力信号である（ｂ１，ｂ０）を（１，０）とする。ＣＡＭＰ４の入力は、クリップ電圧発生部５の出力信号が入力される状態から、列出力線２からの出力信号、つまりＰＤ１からの出力信号が入力される状態に切り替えられる。ＣＡＭＰ４は、設定されたゲイン値に応じて信号増幅を行った後、その信号を第１のコンパレータ６に出力する。

第１のコンパレータ６には、ＣＡＭＰ４からの出力信号と、レベル判定信号発生部７からの予め設定された基準値Ａの出力信号が入力される。第１のコンパレータ６は、ＣＡＭＰ４からの出力信号とレベル判定信号発生部７からの出力信号の比較を行い、基準値Ａ未満であった場合には、判定信号Ｃ＝０を第２のスイッチ１１とＤＦＥ１３に出力する。

また、第１のコンパレータ６は、判定信号Ｃの出力と同時に、ＣＡＭＰ４からの出力信号をそのまま第２のコンパレータ８に出力する。第２のスイッチ１１には、切替信号発生部１６からの出力信号（ｂ１，ｂ０）＝（１，０）と、判定信号Ｃ＝０が入力され、ｂ１＝１とＣ＝０から、第１のランプ信号発生部９からの出力信号が、第２のコンパレータ８に入力されるように切り替えられる。

第２のコンパレータ８には、第１のコンパレータ６を介したＣＡＭＰ４からの出力信号と、第２のスイッチ１１を介した第１のランプ信号発生部９からのランプ信号が入力される。第２のコンパレータ８は、２つの入力信号を比較することでＡ／Ｄ変換を行い、その結果を、シフトレジスタ１２を介して、ＤＦＥ１３に出力する。ＤＦＥ１３には、シフトレジスタ１２からの出力信号と、第１のコンパレータ６からの出力判定信号Ｃ＝０が入力される。

ここで、ＤＦＥ１３における、デュアルスロープ型のＡ／Ｄ変換器２０２で発生するオフセットずれ及びゲインずれの補正動作について、図５を用いて説明する。

ＤＦＥ１３には、シフトレジスタ１２からの出力信号と、第１のコンパレータ６からの出力信号（判定信号Ｃ）と、補正値算出部１５からの出力信号が入力される。シフトレジスタ１２からの出力信号はスイッチ１０１に入力され、スイッチ１０１には、第１のコンパレータ６からの出力信号（判定信号Ｃ）も入力される。

スイッチ１０１は、第１のコンパレータ６からの出力信号（判定信号Ｃ）が０の場合、入力されたシフトレジスタ１２からの出力信号をそのまま、スイッチ１０４に出力し、判定信号Ｃ＝１の場合、ビットシフト部１０２に出力するように切り替えられる。第１のコンパレータ６からの出力信号（判定信号Ｃ）に応じて、スイッチ１０１が、信号をビットシフト部１０２に出力するよう切り替えられた場合、シフトレジスタ１２からの出力信号は、ビットシフト部１０２に入力される。そして、ビットシフト部１０２は、予め設定されたビットシフト量、例えば２ビットのシフトを行った後、信号をＤｕａｌＳｌｏｐｅ補正部１０３に出力する。

ＤｕａｌＳｌｏｐｅ補正部１０３には、補正値算出部１５からの水平シェーディング補正後に算出した出力信号、つまりデュアルスロープ型のＡ／Ｄ変換器２０２のオフセットずれとゲインずれを補正するための補正値が入力される。そして、前述した式（３）に基づいて補正動作を行った後、補正された信号をスイッチ１０４に出力する。

スイッチ１０４には、ＤｕａｌＳｌｏｐｅ補正部１０３からの出力信号と、スイッチ１０１からの出力信号と、第１のコンパレータ６からの出力信号（判定信号Ｃ）が入力される。スイッチ１０４は、判定信号Ｃ＝０の場合、スイッチ１０１を介して入力されたシフトレジスタ１２からの出力信号を出力Ｉ／Ｆ部１４に出力する。また、判定信号Ｃ＝１の場合、スイッチ１０４は、ＤｕａｌＳｌｏｐｅ補正部１０３からの出力信号を出力Ｉ／Ｆ部１４に出力する。ここでは、第１のコンパレータ６からの出力判定信号Ｃ＝０が入力されているため、ＤＦＥ１３は、シフトレジスタ１２からの出力信号をそのまま、出力Ｉ／Ｆ部１４に出力する。

一方、第１のコンパレータ６は、ＣＡＭＰ４からの出力信号と、レベル判定信号発生部７からの出力信号の比較を行った結果、ＣＡＭＰ４からの出力信号が基準値Ａ以上であった場合には、判定信号Ｃ＝１を第２のスイッチ１１と、ＤＦＥ１３に出力する。また、第１のコンパレータ６は、判定信号Ｃの出力と同時に、ＣＡＭＰ４からの出力信号をそのまま、第２のコンパレータ８に出力する。第２のスイッチ１１には、前述と同様に、切替信号発生部１６からの出力信号（ｂ１，ｂ０）＝（１，０）と、判定信号Ｃ＝１が入力される。そして、ｂ１＝１と、Ｃ＝１から、第２のランプ信号発生部１０からのランプ信号が第２のコンパレータ８に入力されるように、第２のスイッチ１１が制御される。

第２のコンパレータ８には、第１のコンパレータ６を介したＣＡＭＰ４からの出力信号と、第２のスイッチ１１を介した第２のランプ信号発生部１０からのランプ信号が入力される。第２のコンパレータ８は、この２つの入力信号を比較することで、Ａ／Ｄ変換を行い、その結果を、シフトレジスタ１２を介して、ＤＦＥ１３に出力する。

ＤＦＥ１３には、シフトレジスタ１２からの出力信号と、第１のコンパレータ６からの出力判定信号Ｃ＝１が入力されるため、ＤＦＥ１３内部のスイッチ１０１は、シフトレジスタ１２からの出力信号がビットシフト部１０２に入力されるように切り替えられる。ビットシフト部１０２は、ビットシフト動作をした後、ＤｕａlＳｌｏｐｅ補正部１０３に信号を出力する。ＤｕａlＳｌｏｐｅ補正部１０３は、補正値算出部１５から入力された補正値により、入力信号の補正動作を行った後、補正された信号をスイッチ１０４に出力する。スイッチ１０４には、出力判定信号Ｃ＝１が入力されるため、ＤｕａlＳｌｏｐｅ補正部１０３から入力された信号を出力Ｉ／Ｆ部１４に出力する。この動作は、ＶＯＢと、有効画素の信号の読み出し中は継続される。

以上が、被写体撮影中のデュアルスロープ型のＡ／Ｄ変換器２０２で発生するオフセットずれとゲインずれの補正動作と、通常撮影の動作シーケンスである。また、図６Ｂは、各読み出しエリアと、各ブロック制御の関係をまとめた図である。

ここまで、デュアルスロープ型のＡ／Ｄ変換器２０２で発生するオフセットずれとゲインずれを補正する補正動作と、映像信号を読み出す通常動作について説明した。次に、デュアルスロープ型のＡ／Ｄ変換器２０２で発生するオフセットずれとゲインずれの補正前と補正後について、図７Ａ、図７Ｂを用いて説明する。

図７Ａ、図７Ｂは、ＰＤ１からの出力値である入力輝度値と、Ａ／Ｄ変換器２０２の出力である出力コード（Ｃｏｄｅ）の関係を表している。図７Ａは補正前の出力コードの状態を示し、図７ＢはＡ／Ｄ変換のオフセットとゲインを補正した出力コードの状態を示している。

デュアルスロープのオフセットとゲインの補正前は、図７Ａに示すように、ランプ信号のＳｌｏｐｅ切替ポイントで、Ａ／Ｄ変換出力の関係が変化する。つまり、入力信号がレベル判定信号発生部７に設定されている基準値Ａ未満の場合と、基準値Ａ以上の場合で、第１のランプ信号発生部９と第２のランプ信号発生部１０を切り替えてＡ／Ｄ変換が行われる。そのため、切替ポイント付近（切り換えの前後）で、Ａ／Ｄ変換器の出力が連続的にならず、Ａ／Ｄ変換器の入力／出力のリニアリティが低下する。

一方、図７Ｂでは、Ａ／Ｄ変換のオフセットとゲインを補正することにより、Ｓｌｏｐｅ切替ポイント付近のＡ／Ｄ変換器出力は補正できている。そのため、入力信号が基準値Ａ未満の場合と基準値Ａ以上の場合とで、Ａ／Ｄ変換器の入力／出力リニアリティが保たれる。

次に、本実施形態における補正信号取得領域からの信号読み出し中に行うデュアルスロープ型のＡ／Ｄ変換器２０２で発生するオフセットずれとゲインずれの補正動作について、図８に示すフローチャートを参照して説明する。

撮像素子２００からの信号の読み出し開始後、補正信号取得領域の信号読み出しが開始されると、ステップＳ１０００において、デュアルスロープ型のＡ／Ｄ変換器２０２で発生するオフセットずれＯｃとゲインずれＧｃの補正演算を開始する。ステップＳ１００１では、クリップ電圧発生部５の出力が、ＣＡＭＰ４に入力されるように、第１のスイッチ３を切替信号発生部１６からの制御信号に応じて切替えた後、クリップ電圧発生部５から、固定電圧値Ｄ１、固定電圧値Ｄ２の順に出力する。

ステップＳ１００２では、クロップ電圧発生部５から出力される固定電圧値が、ＣＡＭＰ４、第１のコンパレータ６、第２のコンパレータ８、シフトレジスタ１２、ＤＦＥ１３、出力Ｉ／Ｆ部１４を介して、Ａ／Ｄ変換値である出力コードとして出力される。出力される出力コードは、Ｄ１Ｌ，Ｄ２Ｌ，Ｄ１Ｈ，Ｄ２Ｈである。ここで、第２のコンパレータ８は、第１のランプ信号発生部９からのランプ信号と、第２のランプ信号発生部１０からのランプ信号を切り替えて、Ａ／Ｄ変換を行う。

ステップＳ１００３では、出力コードＤ１Ｌ，Ｄ２Ｌから、予め設定された２つのオフセット値（Ｏｆｆｓｅｔ１，Ｏｆｆｓｅｔ２）を減算する。ステップＳ１００４では、Ｄ１Ｌ’、Ｄ２Ｌ’の差分値Ａ”を算出する。

ステップＳ１００５では、差分値Ａ”が０か否か判定し、水平シェーディングの発生判定と、水平シェーディング量を算出する。この結果において、差分値Ａ”が０であった場合には、水平シェーディングがないと判定してステップＳ１００６に進む。そして、出力コードＤ１Ｌ，Ｄ２Ｌ，Ｄ１Ｈ，Ｄ２Ｈから、デュアルスロープ型のＡ／Ｄ変換器２０２で発生するオフセット補正量Ｏｃとゲイン補正量Ｇｃを算出する。ステップＳ１００９では、算出された補正値ＯｃとＧｃをＤＦＥ１３に入力し、前述した補正算出式に基づいて補正を行う。

一方、ステップＳ１００５において、差分値Ａ”が０でない場合には、水平シェーディングがあると判定しステップＳ１００７に進む。そして、差分値Ａ”を、出力コードＤ１Ｌ，Ｄ２Ｌ，Ｄ１Ｈ，Ｄ２Ｈに加算または減算することで、新たな補正値算出用データＤ１Ｌ”，Ｄ２Ｌ”，Ｄ１Ｈ”，Ｄ２Ｈ”を生成する。

ステップＳ１００８では、補正値算出用データＤ１Ｌ”，Ｄ２Ｌ”，Ｄ１Ｈ”，Ｄ２Ｈ”から、オフセット補正量Ｏｃとゲイン補正量Ｇｃを算出する。ステップＳ１００９では、補正値ＯｃとＧｃをＤＦＥ１３に入力し、前述した補正算出式に基づいて補正を行う。

このようにして、映像信号に用いない補正信号取得領域の信号読み出し中に、クリップ電圧発生部からの出力値を第１のランプ信号発生部によりＡ／Ｄ変換した値と、第２のランプ信号発生部によりＡ／Ｄ変換した値を比較することで、水平シェーディングを補正する。その補正後、デュアルスロープ型のＡ／Ｄ変換器のオフセットずれ及びゲインずれを補正するための補正値を算出し、オフセットずれ及びゲインずれ補正を行う。これにより、撮像素子内部の電源レイアウト、読み出し配線レイアウト、Ａ／Ｄ変換器の回路レイアウトなどにより発生する水平シェーディングの影響によるオフセットずれ及びゲインずれの補正誤差を防止することができる。

＜第２の実施形態＞
第１の実施形態では、１つのランプ信号で２つの固定値をＡ／Ｄ変換した結果を比較することで、水平シェーディングを除去する手法について説明した。第２の実施形態では、水平シェーディングを、撮像素子内部の垂直方向に配置したオプティカルブラック領域（ＶＯＢ）から読み出したデータを用いて除去する手法について、図９Ａ、図９Ｂを用いて説明する。

図９Ａは、撮像素子２００の画素構造を示しており、垂直同期信号が入力されると、ＶＯＢ⇒補正信号取得領域⇒有効画素の順に画素信号が読み出される。ＶＯＢ、補正信号取得領域、有効画素それぞれの水平総画素を、例えば図９Ｂに示すように固定のピクセル数で分割し、例えば８領域に分割しておく。その各領域毎に、ＶＯＢと補正信号取得領域の信号読み出し中に取得する出力コードＤ１Ｌ，Ｄ２Ｌ，Ｄ１Ｈ，Ｄ２Ｈの各値の平均値を算出する。

ここで、領域Ａを例に説明すると、ＶＯＢ，Ｄ１Ｌ，Ｄ２Ｌ，Ｄ１Ｈ，Ｄ２Ｈのそれぞれの平均値は以下のようになる。

ＶＯＢの平均値： ＶＯＢ＿Ａｖｅ＿Ａ …（１１）
Ｄ１Ｌの平均値： Ｄ１Ｌ＿Ａｖｅ＿Ａ …（１２）
Ｄ２Ｌの平均値： Ｄ２Ｌ＿Ａｖｅ＿Ａ …（１３）
Ｄ１Ｈの平均値： Ｄ１Ｈ＿Ａｖｅ＿Ａ …（１４）
Ｄ２Ｈの平均値： Ｄ２Ｈ＿Ａｖｅ＿Ａ …（１５）
領域Ａ以外の各領域（領域Ｂ〜Ｈ）についても同様に算出し、例えば、Ｄ１Ｌの各領域で算出した平均値（Ｄ１Ｌ＿Ａｖｅ＿Ａ〜Ｄ１Ｌ＿Ａｖｅ＿Ｈ）から、ＶＯＢの各領域で算出した平均値（ＶＯＢ＿Ａｖｅ＿Ａ〜ＶＯＢ＿Ａｖｅ＿Ｈ）を減算する。

Ｄ１Ｌ＿Ａ’＝Ｄ１Ｌ＿Ａｖｅ＿Ａ − ＶＯＢ＿Ａｖｅ＿Ａ …（１６）
Ｄ１Ｌ＿Ｂ’＝Ｄ１Ｌ＿Ａｖｅ＿Ｂ − ＶＯＢ＿Ａｖｅ＿Ｂ …（１７）
Ｄ１Ｌ＿Ｃ’＝Ｄ１Ｌ＿Ａｖｅ＿Ｃ − ＶＯＢ＿Ａｖｅ＿Ｃ …（１８）
Ｄ１Ｌ＿Ｄ’＝Ｄ１Ｌ＿Ａｖｅ＿Ｄ − ＶＯＢ＿Ａｖｅ＿Ｄ …（１９）
Ｄ１Ｌ＿Ｅ’＝Ｄ１Ｌ＿Ａｖｅ＿Ｅ − ＶＯＢ＿Ａｖｅ＿Ｅ …（２０）
Ｄ１Ｌ＿Ｆ’＝Ｄ１Ｌ＿Ａｖｅ＿Ｆ − ＶＯＢ＿Ａｖｅ＿Ｆ …（２１）
Ｄ１Ｌ＿Ｇ’＝Ｄ１Ｌ＿Ａｖｅ＿Ｇ − ＶＯＢ＿Ａｖｅ＿Ｇ …（２２）
Ｄ１Ｌ＿Ｈ’＝Ｄ１Ｌ＿Ａｖｅ＿Ｈ − ＶＯＢ＿Ａｖｅ＿Ｈ …（２３）
そして、算出したＤ１Ｌ＿Ａ’からＤ１Ｌ＿Ｈ’をそれぞれ比較し、すべて等しい値であると判定した場合には、Ｄ１Ｌ＿Ａ’からＤ１Ｌ＿Ｈ’の平均値Ｄ１Ｌ’を算出し、新たなデュアルスロープ型のＡ／Ｄ変換器の補正値算出用データとする。

上記の動作を、同様にＤ２Ｌ、Ｄ１Ｈ、Ｄ２Ｈについても行い、それぞれで算出したＤ１Ｌ’，Ｄ２Ｌ’，Ｄ１Ｈ’，Ｄ２Ｈ’から、前述した式（１）、式（２）を用いて、補正値ＯｃとＧｃを算出する。算出されたＯｃとＧｃから補正を行う手法については、第１の実施形態で説明した動作と同様である。

これにより、撮像素子２００の内部に配置されたＶＯＢと、補正信号取得領域の信号読み出し中に取得するＤ１Ｌ，Ｄ２Ｌ，Ｄ１Ｈ，Ｄ２Ｈを比較することで、水平シェーディングの有無を判定することができる。そしてＶＯＢから算出した水平シェーディング値を、それぞれＤ１Ｌ，Ｄ２Ｌ，Ｄ１Ｈ，Ｄ２Ｈから減算する。この減算した結果であるＤ１Ｌ’，Ｄ２Ｌ’，Ｄ１Ｈ’，Ｄ２Ｈ’から、デュアルスロープ型のＡ／Ｄ変換器２０２のオフセットずれ及びゲインずれを補正するための補正値を算出し、補正を行う。これにより、撮像素子内部の電源レイアウト、読み出し配線レイアウト、Ａ／Ｄ変換器の回路レイアウトなどにより発生する水平シェーディングの影響によるオフセットずれ及びゲインずれの補正誤差を防止することができる。

＜第３の実施形態＞
図１０は、本発明の第３の実施形態に係わる撮像装置におけるＣＭＯＳ型の撮像素子２００Ａの構成を示すブロック図である。

本実施形態における撮像素子２００Ａは、図１に示す第１の実施形態における撮像素子とは、デュアルスロープ型のＡ／Ｄ変換器２０２Ａの構成が異なる。具体的には、Ａ／Ｄ変換器２０２Ａは、ＣＡＭＰ４と第１のコンパレータ６の間に、信号の周波数特性を制御する周波数特性制御部１７と、この周波数特性制御部１７を制御するための制御信号発生部１８を有する。制御信号発生部１８には、切替信号発生部１６からの信号が入力される。その他の構成は、第１の実施形態の構成と同様であるので、同一部分には同一符号を付して、その説明を省略する。

この構成におけるデュアルスロープ型のＡ／Ｄ変換器２０２Ａで発生するオフセットずれとゲインずれの補正動作について、図１１を参照して説明する。

Ａ／Ｄ変換器２０２Ａで発生するオフセットずれとゲインずれの補正動作中は、列出力線２からの出力信号をＣＡＭＰ４の入力から切り離す。そのため、第１のスイッチ３は、クリップ電圧発生部５からの出力信号がＣＡＭＰ４に入力されるように、切替信号発生部１６からの出力信号によって切り替えられる。

ここで、Ａ／Ｄ変換器２０２Ａで発生するオフセットずれとゲインずれを補正するための補正係数の算出方法について説明する。

（切替信号発生部１６とクリップ電圧発生部５による補正値算出動作）
●出力コードＤ１Ｌの出力動作
クリップ電圧発生部５は、予め設定された固定電圧値Ｄ１を出力し、ＣＡＭＰ４はそれを周波数特性制御部１７に出力する。周波数特性制御部１７は、制御信号発生部１８からの出力帯域制御情報に基づいて、入力信号の帯域制限を行った後、第１のコンパレータ６に出力する。第１のコンパレータ６は、入力された信号をそのまま第２のコンパレータ８に出力する。切替信号発生部１６は、（ｂ１，ｂ０）＝（０，０）の信号を、第２のスイッチ１１に出力する。

第２のスイッチ１１は、切替信号発生部１６からの出力信号に応じて、第１のランプ信号発生部９の出力信号を第２のコンパレータ８に入力するように切り替えられる。第２のコンパレータ８は、入力された第１のコンパレータ６からの出力信号と、第１のランプ信号発生部９からのランプ信号の比較を行った結果を、シフトレジスタ１２と、ＤＦＥ１３と、出力Ｉ／Ｆ部１４を介して、出力コードＤ１Ｌとして出力する。出力コードＤ１Ｌは、補正値算出部１５にも同時に入力される。
●出力コードＤ１Ｈの出力動作
クリップ電圧発生部５は、予め設定された固定電圧値Ｄ１を出力し、ＣＡＭＰ４はそれを周波数特性制御部１７に出力する。周波数特性制御部１７は、制御信号発生部１８からの出力帯域制御情報に基づいて、入力信号の帯域制限を行った後、第１のコンパレータ６に出力する。第１のコンパレータ６は、入力された信号をそのまま第２のコンパレータ８に出力する。切替信号発生部１６は、（ｂ１，ｂ０）＝（０，１）の信号を、第２のスイッチ１１に出力する。

第２のスイッチ１１は、切替信号発生部１６からの出力信号に応じて、第２のランプ信号発生部１０の出力信号を第２のコンパレータ８に入力するように切り替えられる。第２のコンパレータ８は、入力された第１のコンパレータ６からの出力信号と、第２のランプ信号発生部１０からのランプ信号の比較を行った結果を、シフトレジスタ１２と、ＤＦＥ１３と、出力Ｉ／Ｆ部１４を介して、出力コードＤ１Ｈとして出力する。出力コードＤ１Ｈは、補正値算出部１５にも同時に入力される。
●出力コードＤ２Ｌの出力動作
クリップ電圧発生部５は、予め設定された固定電圧値Ｄ２を出力し、ＣＡＭＰ４はそれを周波数特性制御部１７に出力する。周波数特性制御部１７は、制御信号発生部１８からの出力帯域制御情報に基づいて、入力信号の帯域制限を行った後、第１のコンパレータ６に出力する。第１のコンパレータ６は、入力された信号をそのまま第２のコンパレータ８に出力する。切替信号発生部１６は、（ｂ１，ｂ０）＝（０，０）の信号を、第２のスイッチ１１に出力する。

第２のスイッチ１１は、切替信号発生部１６からの出力信号に応じて、第１のランプ信号発生部９の出力信号を第２のコンパレータ８に入力するように切り替えられる。第２のコンパレータ８は、入力された第１のコンパレータ６からの出力信号と、第１のランプ信号発生部９からのランプ信号の比較を行った結果を、シフトレジスタ１２と、ＤＦＥ１３と、出力Ｉ／Ｆ部１４を介して、出力コードＤ２Ｌとして出力する。出力コードＤ２Ｌは、補正値算出部１５にも同時に入力される。
●出力コードＤ２Ｈの出力動作
クリップ電圧発生部５は、予め設定された固定電圧値Ｄ２を出力し、ＣＡＭＰ４はそれを周波数特性制御部１７に出力する。周波数特性制御部１７は、制御信号発生部１８からの出力帯域制御情報に基づいて、入力信号の帯域制限を行った後、第１のコンパレータ６に出力する。第１のコンパレータ６は、入力された信号をそのまま第２のコンパレータ８に出力する。切替信号発生部１６は、（ｂ１，ｂ０）＝（０，１）の信号を、第２のスイッチ１１に出力する。

第２のスイッチ１１は、切替信号発生部１６からの出力信号に応じて、第２のランプ信号発生部１０の出力信号を第２のコンパレータ８に入力するように切り替えられる。第２のコンパレータ８は、入力された第１のコンパレータ６からの出力信号と、第２のランプ信号発生部１０からのランプ信号の比較を行った結果を、シフトレジスタ１２と、ＤＦＥ１３と、出力Ｉ／Ｆ部１４を介して、出力コードＤ２Ｈとして出力する。出力コードＤ２Ｈは、補正値算出部１５にも同時に入力される。

ここで、クリップ電圧発生部５から出力される電圧値Ｄ１，Ｄ２と、第２のコンパレータ８から出力されるデジタル変換値である出力コードＤ１Ｌ，Ｄ１Ｈ，Ｄ２Ｌ，Ｄ２Ｈの関係は、既に第１の実施形態で説明した図２Ｂと同様である。また、デュアルスロープ型のＡ／Ｄ変換器２０２Ａで発生するオフセットずれとゲインずれを補正する手法も、式（１）〜（３）を用いて第１の実施形態と同様に行われるため、説明を省略する。

次に、被写体撮影中のデュアルスロープ型のＡ／Ｄ変換器２０２Ａで発生するオフセットずれ及びゲインずれの補正動作と、通常撮影動作の切替について、図５、図１１、図１２、図１３、図１４Ａ、図１４Ｂを用いて説明する。

切替信号発生部１６の信号は、例えば２ビット（ｂ１，ｂ０）で構成されており、第１のスイッチ３と制御信号発生部１８にはｂ１が入力され、第２のスイッチ１１には（ｂ１，ｂ０）が入力される。図１４Ａに示す画像読み出しタイミングにおいて、垂直同期信号ＶＤの後に、補正信号取得領域⇒ＶＯＢ（垂直オプティカルブラック部）⇒有効画素の順に読み出しが行われる。

垂直同期信号ＶＤが入力された後の補正信号取得領域の信号読み出し中は、切替信号発生部１６の出力（ｂ１，ｂ０）を（０，０）として、第１のスイッチ３を、ＣＡＭＰ４にクリップ電圧発生部５の出力信号が入力されるように切り替える。また、クリップ電圧発生部５は固定電圧値Ｄ１を出力し、ＣＡＭＰ４には固定電圧値Ｄ１が入力される。

また、制御信号発生部１８にも、切替信号発生部１６の出力信号ｂ１＝０が入力され、制御信号発生部１８は「１」を出力する。制御信号発生部１８の出力「１」は、周波数特性制御部１７に入力され、周波数特性制御部１７は、図１２に示す特性ＡとなるようにＣＡＭＰ４の出力信号の周波数特性を制限した後、第１のコンパレータ６に出力する。ここで、図１２に示す特性Ａを実現するための回路構成は図１３に示されており、キャパシタＣ２に接続されているスイッチを制御することにより、周波数特性制御を行う。

また、切替信号発生部１６の出力信号（ｂ１，ｂ０）＝（０，０）は、第２のスイッチ１１にも入力され、第２のスイッチ１１は、第１のランプ信号発生部９のランプ信号が第２のコンパレータ８に入力されるように切り替えられる。第２のコンパレータ８には、第１のコンパレータ６からの出力信号と第１のランプ信号発生部９からのランプ信号が入力され、その結果が、シフトレジスタ１２、ＤＦＥ１３、出力Ｉ／Ｆ部１４を介して、補正値算出部１５に出力コードＤ１Ｌとして出力される。

次に、切替信号発生部１６の出力である（ｂ１，ｂ０）を（０，１）として、ＣＡＭＰ４の入力はクリップ電圧発生部５側に切り替えられた状態が継続される。クリップ電圧発生部５は、固定電圧値Ｄ１を出力し、ＣＡＭＰ４には固定電圧値Ｄ１が入力される。また、制御信号発生部１８も「１」の出力を継続するため、周波数特性制御部１７の周波数特性の制限は継続される。また、切替信号発生部１６の出力信号（ｂ１，ｂ０）＝（０，１）は、第２のスイッチ１１にも入力され、第２のスイッチ１１は、第２のランプ信号発生部１０のランプ信号が第２のコンパレータ８に入力されるように切り替えられる。

第２のコンパレータ８には、第１のコンパレータ６からの出力信号と第２のランプ信号発生部１０からのランプ信号が入力され、その結果が、シフトレジスタ１２、ＤＦＥ１３、出力Ｉ／Ｆ部１４を介して、補正値算出部１５に出力コードＤ１Ｈとして出力される。

次に、切替信号発生部１６の出力である（ｂ１，ｂ０）を（０，０）として、ＣＡＭＰ４の入力はクリップ電圧発生部５側に切り替えられた状態が継続される。クリップ電圧発生部５は、固定電圧値Ｄ２を出力し、ＣＡＭＰ４には固定電圧値Ｄ２が入力される。また、制御信号発生部１８も「１」の出力を継続するため、周波数特性制御部１７の周波数特性の制限は継続される。切替信号発生部１６の出力信号（ｂ１，ｂ０）＝（０，０）であるので、第１のランプ信号発生部９のランプ信号が第２のコンパレータ８に入力される状態が保持される。

第２のコンパレータ８には、第１のコンパレータ６からの出力信号と第１のランプ信号発生部９からのランプ信号が入力され、その結果が、シフトレジスタ１２、ＤＦＥ１３、出力Ｉ／Ｆ部１４を介して、補正値算出部１５に出力コードＤ２Ｌとして出力される。

次に、切替信号発生部１６の出力（ｂ１，ｂ０）は（０，１）に維持され、ＣＡＭＰ４の入力はクリップ電圧発生部５側に切り替えられた状態が継続される。クリップ電圧発生部５は、固定電圧値Ｄ２を出力し、ＣＡＭＰ４には固定電圧値Ｄ２が入力される。また、制御信号発生部１８も「１」の出力を継続するため、周波数特性制御部１７の周波数特性の制限は継続される。また、切替信号発生部１６の出力信号（ｂ１，ｂ０）＝（０，１）は、第２のスイッチ１１にも入力され、第２のスイッチ１１は、第２のランプ信号発生部１０のランプ信号が第２のコンパレータ８に入力される状態が継続される。

第２のコンパレータ８には、第１のコンパレータ６からの出力信号と第２のランプ信号発生部１０からのランプ信号が入力され、その結果が、シフトレジスタ１２、ＤＦＥ１３、出力Ｉ／Ｆ部１４を介して、補正値算出部１５に出力コードＤ２Ｈとして出力される。

補正信号取得領域の信号読み出し中は、出力コードＤ１Ｌ，Ｄ１Ｈ，Ｄ２Ｌ，Ｄ２Ｈが、補正値算出部１５に入力される。補正値算出部１５は、入力されたＤ１Ｌ，Ｄ２Ｌ，Ｄ１Ｈ，Ｄ２Ｈを式（１）、式（２）に適用して、オフセットずれの補正係数Ｏｃとゲインずれの補正係数Ｇｃを算出する。

次に、補正信号取得領域の信号読み出し終了後、ＶＯＢ（垂直オプティカルブラック）領域の読み出しが開始され、切替信号発生部１６の出力信号である（ｂ１，ｂ０）を（１，０）とする。ＣＡＭＰ４の入力は、クリップ電圧発生部５の出力信号が入力される状態から、列出力線２からの出力信号、つまりＰＤ１からの出力信号が入力される状態に切り替えられる。ＣＡＭＰ４は、設定されたゲイン値に応じて信号増幅を行った後、その信号を周波数特性制御部１７に出力する。制御信号発生部１８には、切替信号発生部１６の出力信号ｂ１＝１が入力され、制御信号発生部１８は「０」を出力する。制御信号発生部１８の出力「０」は周波数特性制御部１７に入力され、周波数特性制御部１７は、図１２に示す特性Ｂ、つまり通常特性となるようにＣＡＭＰ４の出力信号の周波数特性を制御した後、第１のコンパレータ６に出力する。

第１のコンパレータ６には、周波数特性制御部１７からの出力信号と、レベル判定信号発生部７からの予め設定された基準値Ａの出力信号が入力される。第１のコンパレータ６は、周波数特性制御部１７からの出力信号とレベル判定信号発生部７からの出力信号の比較を行い、基準値Ａ未満であった場合には、判定信号Ｃ＝０を第２のスイッチ１１とＤＦＥ１３に出力する。

また、第１のコンパレータ６は、判定信号Ｃの出力と同時に、周波数特性制御部１７からの出力信号をそのまま第２のコンパレータ８に出力する。第２のスイッチ１１には、切替信号発生部１６からの出力信号（ｂ１，ｂ０）＝（１，０）と、判定信号Ｃ＝０が入力され、ｂ１＝１とＣ＝０から、第１のランプ信号発生部９からの出力信号が、第２のコンパレータ８に入力されるように切り替えられる。

第２のコンパレータ８には、第１のコンパレータ６を介した周波数特性制御部１７からの出力信号と、第２のスイッチ１１を介した第１のランプ信号発生部９からのランプ信号が入力される。第２のコンパレータ８は、２つの入力信号を比較することでＡ／Ｄ変換を行い、その結果を、シフトレジスタ１２を介して、ＤＦＥ１３に出力する。ＤＦＥ１３には、シフトレジスタ１２からの出力信号と、第１のコンパレータ６からの出力判定信号Ｃ＝０が入力される。

ここで、ＤＦＥ１３の構成と動作であるが、ＤＦＥ１３の構成は第１の実施形態で説明した図５の構成と同じであり、動作も図５を参照して第１の実施形態で説明した動作と同じである。そのため、ここでは説明を省略する。

次に、ＶＯＢ（垂直オプティカルブラック）ラインの読み出し以降の動作に戻り、ここでは、第１のコンパレータ６からの出力判定信号Ｃ＝０が入力されているため、ＤＦＥ１３は、シフトレジスタ１２からの出力信号をそのまま、出力Ｉ／Ｆ部１４に出力する。

一方、第１のコンパレータ６は、周波数特性制御部１７からの出力信号と、レベル判定信号発生部７からの出力信号の比較を行った結果、周波数特性制御部１７からの出力信号が基準値Ａ以上であった場合には、判定信号Ｃ＝１を第２のスイッチ１１と、ＤＦＥ１３に出力する。また、第１のコンパレータ６は、判定信号Ｃの出力と同時に、周波数特性制御部１７からの出力信号をそのまま、第２のコンパレータ８に出力する。第２のスイッチ１１には、前述と同様に、切替信号発生部１６からの出力信号（ｂ１，ｂ０）＝（１，０）と、判定信号Ｃ＝１が入力される。そして、ｂ１＝１と、Ｃ＝１から、第２のランプ信号発生部１０からのランプ信号が第２のコンパレータ８に入力されるように、第２のスイッチ１１が制御される。

第２のコンパレータ８には、第１のコンパレータ６を介した周波数特性制御部１７からの出力信号と、第２のスイッチ１１を介した第２のランプ信号発生部１０からのランプ信号が入力される。第２のコンパレータ８は、この２つの入力信号を比較することで、Ａ／Ｄ変換を行い、その結果を、シフトレジスタ１２を介して、ＤＦＥ１３に出力する。

ＤＦＥ１３には、シフトレジスタ１２からの出力信号と、第１のコンパレータ６からの出力判定信号Ｃ＝１が入力されるため、ＤＦＥ１３内部のスイッチ１０１は、シフトレジスタ１２からの出力信号がビットシフト部１０２に入力されるように切り替えられる。ビットシフト部１０２は、ビットシフト動作をした後、ＤｕａlＳｌｏｐｅ補正部１０３に信号を出力する。ＤｕａlＳｌｏｐｅ補正部１０３は、補正値算出部１５から入力された補正値により、入力信号の補正動作を行った後、補正された信号をスイッチ１０４に出力する。スイッチ１０４には、出力判定信号Ｃ＝１が入力されるため、ＤｕａlＳｌｏｐｅ補正部１０３から入力された信号を出力Ｉ／Ｆ部１４に出力する。この動作は、ＶＯＢと、有効画素の信号の読み出し中は継続される。

以上が、被写体撮影中のデュアルスロープ型のＡ／Ｄ変換器２０２で発生するオフセットずれとゲインずれの補正動作と、通常撮影の動作シーケンスである。また、図１４Ｂは、各読み出しエリアと、各ブロック制御の関係をまとめた図である。

ここまで、デュアルスロープ型のＡ／Ｄ変換器２０２で発生するオフセットずれとゲインずれを補正する補正動作と、映像信号を読み出す通常動作について説明した。次に、デュアルスロープ型のＡ／Ｄ変換器２０２Ａで発生するオフセットずれとゲインずれの補正前と補正後について、図７Ａ、図１５Ａ、図１５Ｂを用いて説明する。

図７Ａ、図１５Ａ、図１５Ｂは、ＰＤ１からの出力値である入力輝度値と、Ａ／Ｄ変換器２０２Ａの出力である出力コード（Ｃｏｄｅ）の関係を表している。図７Ａは補正前の出力コードの状態を示し、図１５ＡはＡ／Ｄ変換のオフセットを補正した出力コードの状態を示し、図１５ＢはＡ／Ｄ変換のオフセットとゲインを補正した出力コードの状態を示している。

デュアルスロープのオフセットとゲインの補正前は、図７Ａに示すように、ランプ信号のＳｌｏｐｅ切替ポイントで、Ａ／Ｄ変換出力の関係が変化する。つまり、入力信号がレベル判定信号発生部７に設定されている基準値Ａ未満の場合と、基準値Ａ以上の場合で、第１のランプ信号発生部９と第２のランプ信号発生部１０を切り替えてＡ／Ｄ変換が行われる。そのため、切替ポイント付近で、Ａ／Ｄ変換器の入力／出力のリニアリティが低下する。

デュアルスロープのオフセットのみを補正した場合は、図１５Ａに示すように、Ｓｌｏｐｅ切替ポイント付近の出力コード値の不連続は補正できている。しかし、入力信号が基準値Ａ未満の場合と、基準値Ａ以上の場合とで、入出力のＡ／Ｄ変換レベル（変換ゲイン）が異なるため、Ａ／Ｄ変換器の入力／出力リニアリティが低下している。

図１５Ｂでは、Ａ／Ｄ変換のオフセットとゲインを補正することにより、Ｓｌｏｐｅ切替ポイント付近の不連続と変換ゲインの差は補正できている。そのため、入力信号が基準値Ａ未満の場合と基準値Ａ以上の場合とで、Ａ／Ｄ変換器の入力／出力リニアリティが保たれる。

次に、本実施形態における補正信号取得領域の信号読み出し中、ＶＯＢ領域の読み出し中、映像信号（有効画素）の読み出し中に行うデュアルスロープ型のＡ／Ｄ変換器で発生するオフセットずれとゲインずれの補正動作について、図１６のフローチャートを参照して説明する。

ステップＳ２００１において撮像素子２００Ａからの信号の読み出しが開始されると、ステップＳ２００２では、切替信号発生部１６から、２ビット信号（ｂ１，ｂ０）＝（０，０）を出力する。ステップＳ２００３では、切替信号発生部１６の出力信号ｂ１の値から、周波数特性制御機能をＯＮにするか否かを判定する。ステップＳ２００３において、周波数特性制御機能をＯＮにすると判定した場合、ステップＳ２００４に進み、周波数特性制御部１７により周波数特性制御を行う。

ステップＳ２００５では、ＣＡＭＰ４にクリップ電圧発生部５からの出力信号が入力されるように、第１のスイッチ３を切り替える。ステップＳ２００６では、クリップ電圧発生部５から、固定電圧値Ｄ１を出力する。第２のスイッチ１１は、切替信号発生部１６からの出力信号（ｂ１，ｂ０）＝（０，０）に応じて、第１のランプ信号発生部９からの出力信号が第２のコンパレータ８に入力されるよう切り替えられる。

ステップＳ２００７では、クリップ電圧発生部５から出力された固定電圧値Ｄ１から、ＣＡＭＰ４、第１のコンパレータ６、第２のコンパレータ８、シフトレジスタ１２、ＤＦＥ１３、出力Ｉ／Ｆ部１４を介してＡ／Ｄ変換結果である出力コードＤ１Ｌを取得する。この出力コードＤ１Ｌは、補正値算出部１５に入力される。

ステップＳ２００８では、切替信号発生部１６から、２ビット信号（ｂ１，ｂ０）＝（０，１）を出力する。クリップ電圧発生部５から、固定電圧値Ｄ１の出力が継続される。また、第２のスイッチ１１は、切替信号発生部１６からの出力信号（ｂ１，ｂ０）＝（０，１）に応じて、第２のランプ信号発生部１０からの出力信号が、第２のコンパレータ８に入力されるよう切り替えられる。

ステップＳ２００９では、クリップ電圧発生部５から出力された固定電圧値Ｄ１から、ＣＡＭＰ４、第１のコンパレータ６、第２のコンパレータ８、シフトレジスタ１２、ＤＦＥ１３、出力Ｉ／Ｆ部１４を介してＡ／Ｄ変換結果である出力コードＤ１Ｈを取得する。この出力コードＤ１Ｈは、補正値算出部１５に入力される。

ステップＳ２０１０では、切替信号発生部１６から、２ビット信号（ｂ１，ｂ０）＝（０，０）を出力する。ステップＳ２０１１では、クリップ電圧発生部５から、固定電圧値Ｄ２を出力する。第２のスイッチ１１は、切替信号発生部１６からの出力信号（ｂ１，ｂ０）＝（０，０）に応じて、第１のランプ信号発生部９からの出力信号が、第２のコンパレータ８に入力されるよう切り替えられる。

ステップＳ２０１２では、クリップ電圧発生部５から出力された固定電圧値Ｄ２から、ＣＡＭＰ４、第１のコンパレータ６、第２のコンパレータ８、シフトレジスタ１２、ＤＦＥ１３、出力Ｉ／Ｆ部１４を介してＡ／Ｄ変換結果である出力コードＤ２Ｌを取得する。この出力コードＤ２Ｌは、補正値算出部１５に入力される。

ステップＳ２０１３では、切替信号発生部１６から、２ビット信号（ｂ１，ｂ０）＝（０，１）を出力する。クリップ電圧発生部５から、固定電圧値Ｄ２の出力が継続される。また、第２のスイッチ１１は、切替信号発生部１６からの出力信号（ｂ１，ｂ０）＝（０，１）に応じて、第２のランプ信号発生部１０からの出力信号が、第２のコンパレータ８に入力されるよう切り替えられる。

ステップＳ２０１４では、クリップ電圧発生部５から出力された固定電圧値Ｄ２から、ＣＡＭＰ４、第１のコンパレータ６、第２のコンパレータ８、シフトレジスタ１２、ＤＦＥ１３、出力Ｉ／Ｆ部１４を介してＡ／Ｄ変換結果である出力コードＤ２Ｈを取得する。この出力コードＤ２Ｈは、補正値算出部１５に入力される。ステップＳ２０１５では、補正値算出部１５が、出力コードＤ１Ｌ，Ｄ１Ｈ，Ｄ２Ｌ，Ｄ２Ｈから、前述した算出式を用いて、補正値を算出する。

ステップＳ２０１６では、切替信号発生部１６から、２ビット信号（ｂ１，ｂ０）を出力する。ステップＳ２０１７では、２ビット信号のｂ１の値から、周波数特性制御機能のＯＮを継続するか否かを判定する。ステップＳ２０１７において、周波数特性制御機能をＯＮにすると判定した場合は、ステップＳ２００４に戻り、ステップＳ２００４からステップＳ２０１５を繰り返す。一方、周波数特性制御をＯＦＦすると判定した場合は、ステップＳ２０１８に進み、周波数特性制御部１７の周波数特性制御を解除する。

ステップＳ２０１９では、ＣＡＭＰ４に列出力線２からの出力信号が入力されるように、第１のスイッチ３を切り替える。ステップＳ２０２０では、ＣＡＭＰ４の出力信号が、周波数特性制御部１７を介して第１のコンパレータ６に入力され、第１のコンパレータ６において、レベル判定信号発生部７からの出力信号と比較される。

ステップＳ２０２１では、ＣＡＭＰ４の出力信号が予め定められた基準値以下か否かを判定する。ステップＳ２０２１において、基準値以下と判定された場合には、判定結果を第２のスイッチ１１に出力し、第１のランプ信号発生部９からの出力信号が第２のコンパレータ８に入力されるよう切り替える。そして、第２のコンパレータ８でＡ／Ｄ変換を行う。このＡ／Ｄ変換後の出力値は、ステップＳ２０２５において、シフトレジスタ１２、ＤＦＥ１３、出力Ｉ／Ｆ部１４を介して、撮像素子の出力信号として外部に出力される。

一方、ステップＳ２０２１において、ＣＡＭＰ４の出力信号が基準値より大きいと判定された場合には、ステップＳ２０２３に進む。ステップＳ２０２３では、判定結果を第２のスイッチ１１に出力し、第２のランプ信号発生部１０からの出力信号が第２のコンパレータ８に入力されるよう切り替える。そして、第２のコンパレータ８でＡ／Ｄ変換を行う。ステップＳ２０２４では、このＡ／Ｄ変換後の出力値が、シフトレジスタ１２を介して、ＤＦＥ１３に入力され、補正値算出部１５で取得された補正値を用いてデュアルスロープの補正が行われる。この補正結果は、ステップＳ２０２５において、出力Ｉ／Ｆ部１４を介して、撮像素子の出力として外部に出力される。

以上説明したように、映像信号に用いない期間である補正信号取得領域の信号読み出し中と、映像読み出し期間中とで、ＣＡＭＰの出力の周波数特性を切替える。これにより、デュアルスロープ型のＡ／Ｄ変換器で発生するオフセットずれ及びゲインずれを補正するための補正値の算出中は、ＣＡＭＰの電源ノイズや配線ノイズの影響を受け難くすることができる。

＜第４の実施形態＞
第３の実施形態では、補正信号取得領域の信号読み出し中と、映像読み出し期間中で、ＣＡＭＰの出力の周波数特性を切替える手法について説明した。この第４の実施形態では、デュアルスロープの補正値を算出する場合に、レンズ駆動時に発生する外乱ノイズの影響を排除する手法について説明する。

図１７は、第４の実施形態に係わる撮像装置の構成を示す図である。図１７では、第３の実施形態の撮像装置２００Ａを示す図１１の構成に、被写体を結像させるための撮影レンズ５００と、撮影レンズ５００内の絞りやレンズを駆動するためのレンズ駆動部５０２と、レンズ駆動部５０２と切替信号発生部１６に制御信号を入力するためのＣＰＵ５０３とが加えられている。

撮影レンズ５００は、被写体の撮影状態に応じて、ＣＰＵ５０３からの制御によりレンズ駆動部５０２を介して駆動される。撮影レンズ５００の駆動中は、内部の絞りとレンズを駆動するためのモータが回転することにより、そのモータから磁気ノイズが放射される。この放射ノイズが、画素２０１を構成するＰＤ１、列出力線２に影響を及ぼし、さらにＣＡＭＰ４の電源にも影響を及ぼして、ノイズを発生させる場合がある。

そこで、デュアルスロープ型のＡ／Ｄ変換器２０２Ａで発生するオフセットずれとゲインずれを補正する補正信号取得領域の信号読み出し中は、ＣＡＭＰ４にクリップ電圧発生部５からの出力信号が入力されるようにするとともに、レンズ内のモータを停止させる。具体的には、ＣＰＵ５０３は、第１のスイッチ３を、ＣＡＭＰ４にクリップ電圧発生部５からの出力信号が入力されるように切り替える制御信号を切替信号発生部１６に出力する。また、同時に、撮影レンズ５００内のモータを停止する制御信号をレンズ駆動部５０２に出力する。

これにより、補正信号取得領域の信号読み出し中は、レンズ内のモータが回転せず、放射ノイズも発生しない。結果的にＣＡＭＰ４の電源に影響を及ぼさないため、デュアルスロープ型のＡ／Ｄ変換器２０２Ａで発生するオフセットずれとゲインずれの補正値の算出への影響を防止することができる。

次に、本実施形態の撮像装置の動作の流れについて、図１８に示すフローチャートを参照して説明する。図１８に示すフローチャートでは、ステップＳ２１００〜Ｓ２１０２、ステップＳ２１０３以外の動作は、図１６に示した第３の実施形態の動作と同一であるので、同一部分については説明を省略する。

ステップＳ２００２では、切替信号発生部１６から、２ビット信号（ｂ１，ｂ０）を出力する。ステップＳ２１００では、切替信号発生部１６からのｂ１の値が「０」か否かを判定する。ステップＳ２１００で、ｂ１の値が「０」でないと判定された場合には、ステップＳ２１０１に進み、ＣＰＵ５０３から、レンズ駆動部５０２を介して制御信号をレンズに入力することにより、撮影レンズ５００内のモータの駆動を継続する。一方、ステップＳ２１００において、ｂ１の値が「０」であると判定された場合には、ステップＳ２１０２に進み、ＣＰＵ５０３からの制御信号により、レンズ５００内のモータの駆動を停止する。

以降のデュアルスロープ型のＡ／Ｄ変換器２０２Ａで発生するオフセットずれとゲインずれを補正するための補正値の算出動作については、図１６の動作と同様である。

なお、デュアルスロープ型のＡ／Ｄ変換器で発生するオフセットずれとゲインずれを補正した後、撮像素子から画素信号を映像信号として出力した後は、ステップＳ２１０３において、停止させていたレンズの駆動を復帰させる。これは、ＣＰＵ５０３から撮影レンズ５００に制御信号を入力することにより行う。

以上説明したように、本実施形態では、デュアルスロープ型のＡ／Ｄ変換器で発生するオフセットずれとゲインずれを補正するための補正値の算出中は、外乱ノイズの原因となるレンズ駆動を停止する。そのため、デュアルスロープ型のＡ／Ｄ変換器のオフセットずれとゲインずれ補正の誤動作を防止することができる。

第４の実施形態では、デュアルスロープ型のＡ／Ｄ変換器で発生するオフセットずれとゲインずれの補正値の算出中は、外乱ノイズの原因の一つであるレンズ駆動を停止する手法について説明した。しかし、レンズ駆動中は、オフセットずれとゲインずれの補正値の算出を行わないようにする手法を用いてもよい。

また、レンズ駆動以外に外乱ノイズの原因となる撮像装置内部に配置した冷却用ファンの駆動についても、レンズ駆動と同様の動作を行うことで、Ａ／Ｄ変換器のオフセットずれとゲインずれ補正の誤動作を防止することができる。

（その他の実施形態）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

１：ＰＤ、２：列出力線、３：第１のスイッチ、４：ＣＡＭＰ、５：クリップ電圧発生部、６：第１のコンパレータ、７：レベル判定信号発生部、８：第２のコンパレータ、９：第１のランプ信号発生部、１０：第２のランプ信号発生部、１１：第２のスイッチ、１２：シフトレジスタ、１３：ＤＦＥ、１４：出力Ｉ／Ｆ部

Claims (18)

1. 補正用の信号を得るための補正信号取得領域と、有効画素部とを有する画素領域と、
   前記画素領域の各画素列に接続された列出力線と、
   前記列出力線に接続され、第１のランプ信号と、該第１のランプ信号よりも時間的な変化の傾きが大きい第２のランプ信号とを切り替えて、１つのコンパレータによりＡ／Ｄ変換を行うデュアルスロープ型のＡ／Ｄ変換器と、
   前記補正信号取得領域の信号読み出し中に、前記Ａ／Ｄ変換器に第１の電圧値または該第１の電圧値より大きい第２の電圧値を出力する電圧発生手段と、
   前記画素領域におけるシェーディングを補正する第１の補正手段と、
   前記第１及び第２の電圧値のそれぞれを、前記第１及び第２のランプ信号のそれぞれを用いて前記Ａ／Ｄ変換器でデジタル信号に変換した値を前記第１の補正手段で補正し、当該補正した値を比較することにより、前記第１及び第２のランプ信号を切り替えて前記Ａ／Ｄ変換器でＡ／Ｄ変換を行う場合の、前記ランプ信号の切り替えの前後での前記Ａ／Ｄ変換器の出力が連続的になるように補正する補正値を算出する算出手段と、
   前記算出手段により算出された補正値を用いて、前記Ａ／Ｄ変換器の出力を補正する第２の補正手段と、
   を備えることを特徴とする撮像装置。
2. 前記第１の補正手段は、前記第１及び第２の電圧値のそれぞれを、前記第１及び第２のランプ信号のいずれかを用いて前記Ａ／Ｄ変換器でデジタル信号に変換した値を比較することにより、前記画素領域におけるシェーディングを補正することを特徴とする請求項１に記載の撮像装置。
3. 前記画素領域は、垂直方向に配置されたオプティカルブラック部をさらに有し、前記第１の補正手段は、前記オプティカルブラック部の出力信号を用いて、前記画素領域におけるシェーディングを補正することを特徴とする請求項１に記載の撮像装置。
4. 前記第１の補正手段は、前記画素領域を水平方向に複数の領域に分割し、該複数の領域毎に前記シェーディングを補正することを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
5. 前記補正値は、前記ランプ信号の切り替えの前後での前記Ａ／Ｄ変換器の出力が連続的になるように、前記ランプ信号の切り替え後のＡ／Ｄ変換器の出力を、前記ランプ信号の切り替え前のＡ／Ｄ変換器の出力に対してオフセットさせるオフセット値であることを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
6. 前記補正値は、前記ランプ信号の切り替えの前後での前記Ａ／Ｄ変換器の出力が連続的になるように、前記ランプ信号の切り替え後のＡ／Ｄ変換器の出力のゲインを前記ランプ信号の切り替え前のＡ／Ｄ変換器の出力のゲインに合わせるゲイン補正値であることを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
7. 前記算出手段は、前記第１及び第２の電圧値に対する、前記第１及び第２の電圧値を前記第１のランプ信号を用いてＡ／Ｄ変換したデジタル値の関係を示す第１の直線と、前記第１及び第２の電圧値に対する、前記第１及び第２の電圧値を前記第２のランプ信号を用いてＡ／Ｄ変換したデジタル値の関係を示す第２の直線のオフセットと傾きとから前記補正値を算出することを特徴とする請求項１乃至６のいずれか１項に記載の撮像装置。
8. 補正用の信号を得るための補正信号取得領域と、有効画素部とを有する画素領域と、
   前記画素領域の各画素列に接続された列出力線と、
   前記列出力線に接続され、第１のランプ信号と、該第１のランプ信号よりも時間的な変化の傾きが大きい第２のランプ信号とを切り替えて、１つのコンパレータによりＡ／Ｄ変換を行うデュアルスロープ型のＡ／Ｄ変換器と、
   前記補正信号取得領域の信号読み出し中に、前記Ａ／Ｄ変換器に第１の電圧値または該第１の電圧値より大きい第２の電圧値を出力する電圧発生手段と、
   前記補正信号取得領域の信号読み出し中に、前記Ａ／Ｄ変換器に入力する信号の周波数特性を制限する制限手段と、
   前記第１及び第２の電圧値のそれぞれを、前記第１及び第２のランプ信号のそれぞれを用いて前記Ａ／Ｄ変換器でデジタル信号に変換した値を比較することにより、前記第１及び第２のランプ信号を切り替えて前記Ａ／Ｄ変換器でＡ／Ｄ変換を行う場合の、前記ランプ信号の切り替えの前後での前記Ａ／Ｄ変換器の出力が連続的になるように補正する補正値を算出する算出手段と、
   前記算出手段により算出された補正値を用いて、前記Ａ／Ｄ変換器の出力を補正する第２の補正手段と、
   を備えることを特徴とする撮像装置。
9. 前記制限手段は、前記有効画素部の信号を読み出す場合は、前記Ａ／Ｄ変換器に入力する信号の周波数特性を制限しないことを特徴とする請求項８に記載の撮像装置。
10. 被写体像を結像させる撮影レンズをさらに備え、前記制限手段は、前記補正信号取得領域の信号読み出し中は、前記撮影レンズの駆動を停止させることを特徴とする請求項８または９に記載の撮像装置。
11. 前記撮影レンズの駆動中は、前記補正信号取得領域の信号読み出しを行わないことを特徴とする請求項１０に記載の撮像装置。
12. 前記補正値は、前記ランプ信号の切り替えの前後での前記Ａ／Ｄ変換器の出力が連続的になるように、前記ランプ信号の切り替え後のＡ／Ｄ変換器の出力を、前記ランプ信号の切り替え前のＡ／Ｄ変換器の出力に対してオフセットさせるオフセット値であることを特徴とする請求項８乃至１１のいずれか１項に記載の撮像装置。
13. 前記補正値は、前記ランプ信号の切り替えの前後での前記Ａ／Ｄ変換器の出力が連続的になるように、前記ランプ信号の切り替え後のＡ／Ｄ変換器の出力のゲインを前記ランプ信号の切り替え前のＡ／Ｄ変換器の出力のゲインに合わせるゲイン補正値であることを特徴とする請求項８乃至１２のいずれか１項に記載の撮像装置。
14. 前記算出手段は、前記第１及び第２の電圧値に対する、前記第１及び第２の電圧値を前記第１のランプ信号を用いてＡ／Ｄ変換したデジタル値の関係を示す第１の直線と、前記第１及び第２の電圧値に対する、前記第１及び第２の電圧値を前記第２のランプ信号を用いてＡ／Ｄ変換したデジタル値の関係を示す第２の直線のオフセットと傾きとから前記補正値を算出することを特徴とする請求項８乃至１３のいずれか１項に記載の撮像装置。
15. 補正用の信号を得るための補正信号取得領域と、有効画素部とを有する画素領域と、前記画素領域の各画素列に接続された列出力線と、前記列出力線に接続され、第１のランプ信号と、該第１のランプ信号よりも時間的な変化の傾きが大きい第２のランプ信号とを切り替えて、１つのコンパレータによりＡ／Ｄ変換を行うデュアルスロープ型のＡ／Ｄ変換器と、を備える撮像装置を制御する方法であって、
    前記補正信号取得領域の信号読み出し中に、前記Ａ／Ｄ変換器に第１の電圧値または該第１の電圧値より大きい第２の電圧値を出力する電圧発生工程と、
    前記画素領域におけるシェーディングを補正する第１の補正工程と、
    前記第１及び第２の電圧値のそれぞれを、前記第１及び第２のランプ信号のそれぞれを用いて前記Ａ／Ｄ変換器でデジタル信号に変換した値を前記第１の補正工程により補正し、当該補正した値を比較することにより、前記第１及び第２のランプ信号を切り替えて前記Ａ／Ｄ変換器でＡ／Ｄ変換を行う場合の、前記ランプ信号の切り替えの前後での前記Ａ／Ｄ変換器の出力が連続的になるように補正する補正値を算出する算出工程と、
    前記算出工程において算出された補正値を用いて、前記Ａ／Ｄ変換器の出力を補正する第２の補正工程と、
    を有することを特徴とする撮像装置の制御方法。
16. 補正用の信号を得るための補正信号取得領域と、有効画素部とを有する画素領域と、前記画素領域の各画素列に接続された列出力線と、前記列出力線に接続され、第１のランプ信号と、該第１のランプ信号よりも時間的な変化の傾きが大きい第２のランプ信号とを切り替えて、１つのコンパレータによりＡ／Ｄ変換を行うデュアルスロープ型のＡ／Ｄ変換器と、を備える撮像装置を制御する方法であって、
    前記補正信号取得領域の信号読み出し中に、前記Ａ／Ｄ変換器に第１の電圧値または該第１の電圧値より大きい第２の電圧値を出力する電圧発生工程と、
    前記補正信号取得領域の信号読み出し中に、前記Ａ／Ｄ変換器に入力する信号の周波数特性を制限する制限工程と、
    前記第１及び第２の電圧値のそれぞれを、前記第１及び第２のランプ信号のそれぞれを用いて前記Ａ／Ｄ変換器でデジタル信号に変換した値を比較することにより、前記第１及び第２のランプ信号を切り替えて前記Ａ／Ｄ変換器でＡ／Ｄ変換を行う場合の、前記ランプ信号の切り替えの前後での前記Ａ／Ｄ変換器の出力が連続的になるように補正する補正値を算出する算出工程と、
    前記算出工程において算出された補正値を用いて、前記Ａ／Ｄ変換器の出力を補正する第２の補正工程と、
    を有することを特徴とする撮像装置の制御方法。
17. 請求項１５または１６に記載の制御方法の各工程をコンピュータに実行させるためのプログラム。
18. 請求項１５または１６に記載の制御方法の各工程をコンピュータに実行させるためのプログラムを記憶したコンピュータが読み取り可能な記憶媒体。

Images