JP4357709B2 - パイプライン型ａ／ｄコンバータ - Google Patents
パイプライン型ａ／ｄコンバータ Download PDFInfo
- Publication number
- JP4357709B2 JP4357709B2 JP2000169861A JP2000169861A JP4357709B2 JP 4357709 B2 JP4357709 B2 JP 4357709B2 JP 2000169861 A JP2000169861 A JP 2000169861A JP 2000169861 A JP2000169861 A JP 2000169861A JP 4357709 B2 JP4357709 B2 JP 4357709B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- output
- signal
- analog
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、Ａ／Ｄコンバータに関し、特に、高速で動作するパイプライン型Ａ／Ｄコンバータに関するものである。
【０００２】
【従来の技術】
従来のパイプライン型Ａ／Ｄコンバータとしては、例えば、アイトリプルイー・ジャーナル・オブ・ソリッド・ステート・サーキット第３２巻第３号３月号１９９７年のＰ３１２〜Ｐ３２０に記載のものが知られている（ＩＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ．Ｖｏｌ．３２．Ｎｏ３．Ｍａｒｃｈ １９９７．Ｐ３１２〜Ｐ３２０）。
【０００３】
図１１は、上記の文献に記載された従来のパイプライン型Ａ／Ｄコンバータのブロック図である。
この従来のパイプライン型Ａ／Ｄコンバータは、図１１に示すように、ＮビットのＡ／Ｄ変換出力を得るべく、（Ｎ−１）個からなるステージ１が複数段縦列接続されるとともに、演算回路９を備えている。各ステージ１のうち、最上位桁（ＭＳＢ）にかかる最初のステージ１はサンプルホールド回路として構成されている。その後のステージ１は、図１１に示すように、基準電圧生成回路２、コンデンサＣ１、Ｃ２やスイッチＳＷ１〜ＳＷ４からなるサンプルホールド回路３、演算増幅器４などからなる加減算回路、コンパレータ５、６やエンコーダ７からなる多値化回路８等から構成されている。
【０００４】
このような構成からなる従来のパイプライン型Ａ／Ｄコンバータの動作の概要について説明する。
図１１に詳細に示すステージは、前段のステージの演算増幅器４からの残余の出力Ｖｏ（Ｎ−１）をサンプルホールド回路３でサンプルし、その後にそのサンプル値と基準電圧生成回路２の出力との加減算を演算増幅器４で行い、その算出値Ｖｏ（Ｎ）を後段のステージ１に出力する。ここで、基準電圧生成回路２は、前段のステージ１からのデジタル信号Ｄ（Ｎ−１）に基づき、正の基準電圧（＋Ｖｒｅｆ）、零の電圧（０Ｖ）、または負の基準電圧（−Ｖｒ）のうちの１つを出力する。多値化回路８は、その演算増幅器４からの出力Ｖｏ（Ｎ）に基づいて「１」、「０」、または「−１」の３値データを生成し、この３値のデジタル信号Ｄ（Ｎ）を後段のステージ１の基準電圧生成回路２と演算回路９にそれぞれ出力する。
【０００５】
このように、各ステージ１からの各デジタル信号Ｄ（Ｎ）が演算回路９に入力されると、演算回路９はそれらを所定の規則で加算して目的とするＮ桁のＡ／Ｄ変換データを出力する。
従って、このような従来のパイプライン型Ａ／Ｄコンバータは、最上位桁から順にＡ／Ｄ変換出力を決定していく逐次変換型Ａ／Ｄコンバータよりも高速であり、この高速性を活かして５０〜１００ＭＨｚでの高品位テレビ信号等のためのＡ／Ｄコンバータとして応用することが考えられている。
【０００６】
【発明が解決しようとする課題】
ところで、図１１に示すコンデンサＣ１、Ｃ２や演算増幅器４はスイッチトキャパシタを構成し、一般に集積回路化されている。集積回路化した場合には、コンデンサＣ１、Ｃ２のミスマッチが発生する。
このため、従来のパイプライン型Ａ／Ｄコンバータのように、前段のステージの残余の出力を後段のステージに送る場合には、その容量比の誤差による影響が大きくなる。この結果、図１１に示す従来のパイプライン型Ａ／Ｄコンバータでは、Ａ／Ｄ変換の分解能を１６ビットというように大きくすると、Ａ／Ｄ変換出力を高精度化できないという不都合がある。
【０００７】
このような不都合を解消する方法として、サンプルホールド期間を第１の期間と第２の期間に分割し、この両期間においてサンプルホールド動作を時分割で２回行ってデジタルデータをそれぞれ出力するとともに、その両期間のホールド動作時には図１１に示すコンデンサＣ１、Ｃ２の位置を入れ替え、このようにして得られたデジタルデータを最後に平均化する方法が考えられる。
【０００８】
この方法について、図１１を参照して説明する。まず、第１の期間のサンプル時には、前段のステージからの残余の出力Ｖｏ（Ｎ−１）をコンデンサＣ１、Ｃ２でサンプルし、そのホールド時には、コンデンサＣ２を演算増幅器４の帰還素子として使用し、コンデンサＣ１のサンプル値と基準電圧生成回路２の出力の加減算を演算増幅器４で行う。この第１の期間における演算増幅器４の積分性誤差（ＩＮＬ）は、例えば図１２（Ａ）に示すように誤差ａ、ｂ、ｃとなり、その積分性誤差は基準電圧生成回路２からの出力の差異により異なる。
【０００９】
一方、第２の期間のサンプル時には、前段のステージからの残余の出力Ｖｏ（Ｎ−１）をコンデンサＣ１、Ｃ２でサンプルし、そのホールド時には、コンデンサＣ１を演算増幅器４の帰還素子として使用し、コンデンサＣ２のサンプル値と基準電圧生成回路２の出力の加減算を演算増幅器４で行う。この第２の期間における積分性誤差は、例えば図１２（Ｂ）に示すように誤差ａ’、ｂ’、ｃ’となり、同図（Ａ）の積分性誤差と横軸を中心に対称になる。
【００１０】
従って、第１の期間のホールド時の積分性誤差が図１２（Ａ）に示すようになり、第２の期間のホールド時の積分性誤差が同図（Ｂ）に示すようになるときには、その両者の平均は同図（Ｃ）に示すようになり、その積分性誤差を減少できる。
ところが、第１の期間と第２の期間の各ホールド時には、上記のようにコンデンサＣ１、Ｃ２のつなぎ替えを行うので、図１２（Ａ）（Ｂ）に示すように、積分性誤差の不連続点にずれが生じてしまう。このため、図１２（Ｃ）に示すように積分性誤差が残ってしまうという不都合がある。
【００１１】
さらに、第１と第２の各期間で得られるデジタルデータを最後に平均化するために量子化誤差が表れ、この量子化誤差を減らすことができないという不都合がある。
そこで、本発明の目的は、上記の点に鑑み、積分性誤差や量子化誤差をできるだけ排除するようにし、Ａ／Ｄ変換の分解能を１６ビットというように大きくしても、高精度のＡ／Ｄ変換出力が得られるようにしたパイプライン型Ａ／Ｄコンバータを提供することにある。
【００１２】
【課題を解決するための手段】
上記課題を解決し、本発明の目的を達成するために、請求項１から請求項６に記載の各発明は以下のように構成した。
すなわち、請求項１に記載の発明は、入力アナログ信号を、上位側Ｎビットと下位側Ｍビットからなる（Ｎ＋Ｍ）ビットのデジタル信号に変換するパイプライン型Ａ／Ｄコンバータであって、縦列に複数段接続され、前段からのデジタル信号を所定のアナログ基準信号に変換するとともに、第１の期間と第２の期間に、前段からのアナログ信号と前記変換されたアナログ基準信号との加減算を時分割で行なってその各加減算に係る各アナログ信号をそれぞれ出力し、かつ、その両アナログ信号のうちの一方を前記上位側Ｎビットに係るデジタル信号に変換する複数のステージと、前記複数のステージのうちの最終段のステージから前記第１の期間と第２の期間にそれぞれ出力される前記両アナログ信号を平均化する平均化手段と、前記平均化手段で平均化されたアナログ信号を前記下位側Ｍビットのデジタル信号に変換して出力するＡ／Ｄ変換手段と、前記上位側Ｎビットのデジタル信号と、前記下位側Ｍビットのデジタル信号とに基づいて（Ｎ＋Ｍ）ビットのデジタル信号を生成する出力手段と、を少なくとも備えたことを特徴とするものである。
【００１３】
請求項２に記載の発明は、請求項１に記載のパイプライン型Ａ／Ｄコンバータにおいて、前記各ステージは、前段からのデジタル信号を所定の前記アナログ基準信号に変換する基準信号生成手段と、演算増幅器、第１の受動素子、および第２の受動素子を含み、前記第１の期間と第２の期間には、前段のステージからのアナログ信号を前記両受動素子でサンプルしたのち、前記受動素子のいずれか一方を前記演算増幅器の帰還素子として使用し、残余の受動素子にサンプルされたアナログ信号と前記所定のアナログ基準信号の加減算を前記演算増幅器で行うとともに、前記第１の期間と第２の期間では前記第１の受動素子と前記第２の受動素子が前記帰還素子として交互に使用されるようになっている信号処理手段と、前記演算増幅器からの第１の期間の出力と第２の期間の出力とをそれぞれ多値化する多値化手段と、から構成することを特徴とするものである。
【００１４】
請求項３に記載の発明は、請求項１または請求項２に記載のパイプライン型Ａ／Ｄコンバータにおいて、前記Ａ／Ｄ変換手段は、フラッシュ型Ａ／Ｄ変換器であることを特徴とするものである。
請求項４に記載の発明は、請求項２または請求項３に記載のパイプライン型Ａ／Ｄコンバータにおいて、前記演算増幅器は前記加減算時においてほぼ２倍の利得を有し、前記多値化手段は「＋１」、「０」、または「−１」の３値のデジタル信号を出力することを特徴とするものである。
【００１５】
請求項５に記載の発明は、請求項４に記載のパイプライン型Ａ／Ｄコンバータにおいて、前記受動素子はキャパシタからなり、前記基準信号生成手段は、前記デジタル信号の「＋１」、「０」、「−１」に応じて、前記アナログ基準信号として正の基準電圧（＋Ｖｒｅｆ）、零の電圧（０Ｖ）、負の基準電圧（−Ｖｒｅｆ）を生成するようになっていることを特徴とするものである。
【００１６】
請求項６に記載の発明は、請求項４または請求項５に記載のパイプライン型Ａ／Ｄコンバータにおいて、前記多値化手段は、前記演算増幅器の出力を所定の正負のしきい値で３値化（＋１、０、−１）するコンパレータ手段を含むことを特徴とするものである。
このように本発明では、縦列に複数段ステージを接続し、各ステージは、前段のステージからのデジタル信号を所定のアナログ基準信号に変換するとともに、第１の期間と第２の期間に、前段のステージからのアナログ信号とその変換されたアナログ基準信号との加減算を、第１の期間と第２の期間に時分割で行なってその各加減算に係る各アナログ信号をそれぞれ出力し、かつ、その両アナログ信号のうちの一方を上位側Ｎビットに係るデジタル信号に変換するようにした。
【００１７】
また、平均化手段は、複数のステージのうちの最終段のステージから第１の期間と第２の期間にそれぞれ出力される両アナログ信号を平均化し、Ａ／Ｄ変換手段は、平均化手段で平均化されたアナログ信号を下位側Ｍビットのデジタル信号に変換して出力するようにした。さらに、出力手段は、その上位側Ｎビットのデジタル信号と、その下位側Ｍビットのデジタル信号とに基づいて（Ｎ＋Ｍ）ビットのデジタル信号を生成するようにした。
【００１８】
このため本発明では、上位側Ｎビットにおいては、各ステージのサンプルホールドにかかる２つのキャパシタ（例えば図４のコンデンサＣ１１、Ｃ１２）にミスマッチがある場合には、各ステージの演算増幅器から出力されるアナログ信号に積分性誤差が含まれるが、そのアナログ信号の積分性誤差を平均化手段で打ち消すことができる。一方、下位Ｍビット側では、その積分性誤差が排除されたアナログ信号がデジタル信号に変換されるので、量子化誤差も排除される。
【００１９】
要するに、本発明では、上位側Ｎビットについては積分性誤差を含んだＡ／Ｄ変換を行う一方、下位側Ｍビットについてはその上位側で生じた積分性誤差を排除したＡ／Ｄ変化を行うようにした。このため、全体として各ステージの積分性誤差や量子化誤差が極力排除できるようになり、例えばＡ／Ｄ変換の分解能を１６ビットというように大きくしても、高精度のＡ／Ｄ変換出力が得られる。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
本発明のパイプライン型Ａ／Ｄコンバータの実施形態の構成について、図面を参照して説明する。
この実施形態のかかるパイプライン型Ａ／Ｄコンバータは、図１に示すように、アナログ入力信号Ａｉｎを上位側Ｎビットと下位側Ｍビットからなる（Ｎ＋Ｍ）ビットのデジタル出力信号ＤｏｕｔにＡ／Ｄ変換するために、サンプルホールド回路１１−１と、複数段のステージ１１−２〜１１−Ｎと、平均化回路１２と、ＭビットからなるＡ／Ｄ変換器１３と、メモリ１４と、加算回路１５とを備えている。
【００２１】
サンプルホールド回路１１−１とステージ１１−２〜１１−ｋは縦列接続され、上位Ｎビットを決定するとともに、この決定した各ビットのデジタル信号をメモリ１４に出力するようになっている。
すなわち、サンプルホールド回路１１−１は、後述のように期間Ｔの間に実行される１回のサンプル・ホール動作により、アナログ入力信号Ａｉｎに基づいてデジタル値Ｄ１を決定し、この決定したデジタル値Ｄ１がメモリ１４に格納されるようになっている。
【００２２】
ステージ１１−２〜１１−Ｎは、後述のように、サンプルホールド回路１１−１または前段のステージからのデジタル信号を所定のアナログ基準信号に変換するとともに、第１の期間と第２の期間とに、サンプルホールド回路１１−１または前段のステージからのアナログ信号と、その変換されるアナログ基準信号との加減算を時分割で行なって、その各加減算にかかる各アナログ信号をそれぞれ出力し、かつ、その両アナログ信号のうちの一方を上位側Ｎビットにかかるデジタル信号に変換してメモリ１４に出力するようになっている。
【００２３】
平均化回路１２は、ステージ１１−２〜１１−Ｎのうち最終段のステージ１１−Ｎから、第１の期間Ｔ１と第２の期間Ｔ２にそれぞれ出力されるアナログ信号を平均化し、その平均化したアナログ信号を後段のＡ／Ｄ変換器１３に出力するようになっている。
Ａ／Ｄ変換器１３は、フラッシュ型Ａ／Ｄ変換器などからなり、平均化回路１２から出力されるアナログ信号をＭビットのデジタル信号に変換し、この変換したデジタル信号をメモリ１４に出力するようになっている。
【００２４】
メモリ１４は、読み書き自在なメモリであり、サンプルホールド回路１１−１、ステージ１１−２〜１１−Ｎ、Ａ／Ｄ変換器１３からの各デジタル信号を記憶するようになっている。
加算回路１５は、メモリ１４に格納される上位側Ｎビットのデジタル値とＡ／Ｄ変換器１３からの下位側Ｍビットのデジタル値とを加算し、最終的なデジタル出力信号Ｄｏｕｔを求めるようになっている。
【００２５】
次に、上述のサンプルホールド回路１１−１の具体的な回路の構成について、図２を参照して説明する。
このサンプルホールド回路１１−１は、図２に示すように、スイッチＳＷ１〜ＳＷ３、コンデンサＣ１、および演算増幅器２１からなり、アナログ入力信号Ａｉｎをサンプルホールドするサンプルホールド部と、このサンプルホールド部でサンプルホールドされた電圧から３値データを生成する３値化回路２２とから、少なくとも構成されている。
【００２６】
さらに詳述すると、入力端子がスイッチＳＷ１とコンデンサＣ１を介して演算増幅器（オペアンプ）２１の−入力端子に接続自在になっているとともに、その−入力端子がスイッチＳＷ２を介して接地自在になっている。演算増幅器２１の＋入力端子は接地されている。演算増幅器２１は、その出力端子と−入力端子とが、スイッチＳＷ３およびコンデンサＣ１を介して接続自在になっている。演算増幅器２１のアナログ出力信号Ｖｏ１は、後段のステージ１１−２と３値化回路２２にそれぞれ供給されるようになっている。
【００２７】
また、スイッチＳＷ１、ＳＷ２は、図示しない制御回路からのサンプリングパルスφ１によりその接点の開閉が制御され、スイッチＳＷ３はその制御回路からのサンプリングパルスφ１を反転した制御信号φ２によりその接点の開閉が制御されるようになっている（図６（Ａ）（Ｂ）参照）。
次に、３値化回路２２の具体的な構成について、図３のブロック図を参照して説明する。
【００２８】
３値化回路２２は、図３に示すように、２つのコンパレータ２２１、２２２と、デコーダ２２３とから構成されている。
コンパレータ２２１は、その＋入力端子に演算増幅器２１からのアナログ信号Ｖｏ１が入力されるとともに、その−入力端子に正のしきい値電圧（１／４×Ｖｒｅｆ）が入力され、かつその出力がデコーダ２２３に出力されるようになっている。コンパレータ２２２は、その＋入力端子に演算増幅器２１からのアナログ出力信号Ｖｏ１が入力されるとともに、その−入力端子に負のしきい値電圧（−（１／４）×Ｖｒｅｆ）が入力され、かつその出力がデコーダ２２３に出力されるようになっている。
【００２９】
デコーダ２２３は、コンパレータ２２１とコンパレータ２２２の両出力に基づき、アナログ信号Ｖｏ１が（１／４×Ｖｒｅｆ）を上回る場合には「１」を出力し、アナログ信号Ｖｏ１が（１／４×Ｖｒｅｆ）と（−（１／４）×Ｖｒｅｆ）の間にある場合には「０」を出力し、アナログ信号Ｖｏ１が（−（１／４）×Ｖｒｅｆ）を下回る場合には「−１」を生成出力するようになっている。
【００３０】
次に、上述の各ステージの具体的な構成について、図４の回路図を参照して説明する。なお、ステージ１１−２〜１１−Ｎは、その各構成がいずれも同一である。
各ステージは、図４に示すように、前段のステージからのデジタル信号Ｄ（Ｎ−１）に基づき所定のアナログ基準電圧に変換する基準電圧生成回路３１と、この基準電圧生成回路３１からのアナログ基準電圧と前段のステージからのアナログ信号Ｖｏ（Ｎ−１）に基づき、後述のように期間Ｔの間にサンプル・ホールド動作を時分割で２回行い、各サンプル・ホールド動作ごとにアナログ信号Ｖｏ（Ｎ）をそれぞれ出力する信号処理回路３２と、この信号処理回路３２からのアナログ信号Ｖｏ（Ｎ）が出力されるたびに、それに基づいて「１」、「０」、または「−１」のデジタル信号Ｄ（Ｎ）を生成出力する３値化回路３３とを、少なくとも備えている。
【００３１】
基準電圧生成回路３１は、図４に示すように、スイッチＳＷ１１〜ＳＷ１３を有し、前段のステージからのデジタル信号Ｄ（Ｎ−１）が「１」のときにはスイッチＳＷ１１のみの接点が閉となって正の基準電圧（＋Ｖｒｅｆ）が選択され、それが「０」のときにはスイッチＳＷ１３のみの接点が閉となり零の電圧（０Ｖ）が選択され、それが「−１」のときにはスイッチＳＷ１２のみの接点が閉となり負の基準電圧（−Ｖｒｅｆ）が選択されるようになっている。
【００３２】
信号処理回路３２は、図４に示すように、スイッチＳＷ２１〜ＳＷ２７と、コンデンサ（キャパシタ）Ｃ１１、１２と、演算増幅器３４とから、少なくとも構成されている。
さらに詳述すると、入力端子３５は、スイッチＳＷ２１とコンデンサＣ１１を介して演算増幅器３４の−入力端子と接続可能になっているとともに、スイッチＳＷ２２とコンデンサＣ１２を介してその−入力端子と接続可能になっている。基準電圧生成回路３１の出力端子は、スイッチＳＷ２４とコンデンサＣ１１を介して演算増幅器３４の−入力端子と接続可能になっているとともに、スイッチＳＷ２５とコンデンサＣ１２を介してその−入力端子と接続可能になっている。
【００３３】
また、演算増幅器３４は、その−入力端子がスイッチＳＷ２３を介して接地自在になっているとともに、その＋入力端子が接地されている。演算増幅器３４は、その出力端子と−入力端子とが、スイッチＳＷ２６およびコンデンサＣ１２を介して接続自在になっている。同様に、演算増幅器３４の出力端子と−入力端子とは、スイッチＳＷ２７およびコンデンサＣ１１を介して接続自在になっている。
【００３４】
さらに、スイッチＳＷ２１〜ＳＷ２３は、図示しない制御回路からのサンプリングパルスφ１１によりその接点の開閉が制御され、スイッチＳＷ２４、ＳＷ２６はその制御回路からの制御信号φ２１によりその接点の開閉が制御され、スイッチＳＷ２５、ＳＷ２７はその制御回路からの制御信号φ２２によりその接点の開閉が制御されるようになっている（図７（Ｂ）（Ｃ）参照）。
【００３５】
演算増幅器３４から出力されるアナログ信号Ｖｏ（Ｎ）は、後段のステージに供給されるとともに、３値化回路３３に供給されるようになっている。
３値化回路３３は、図３に示す３値化回路２２と同様に構成されている。従って、この３値化回路３３の場合には、コンパレータ２２１の＋入力端子に演算増幅器３４からのアナログ出力信号Ｖｏ（Ｎ）が入力されるとともに、その−入力端子に正のしきい値電圧（１／４×Ｖｒｅｆ）が入力される。また、コンパレータ２２２の＋入力端子に演算増幅器３４からのアナログ出力信号Ｖｏ（Ｎ）が入力されるとともに、その−入力端子に負のしきい値電圧（−（１／４）×Ｖｒｅｆ）が入力される。
【００３６】
次に、平均化回路１２の具体的な構成について、図５の回路図を参照して説明する。
この平均化回路１２は、図５に示すように、基準電圧生成回路４１を備えている。この基準電圧生成回路４１は、スイッチＳＷ３１〜ＳＷ３３を有し、終段のステージ１１−Ｎからのデジタル信号Ｄが「１」のときにはスイッチＳＷ３１のみの接点が閉となって正の基準電圧（＋Ｖｒｅｆ）が選択され、それが「０」のときにはスイッチＳＷ３３のみの接点が閉となり零の電圧（０Ｖ）が選択され、それが「−１」のときにはスイッチＳＷ３２のみの接点が閉となり負の基準電圧（−Ｖｒｅｆ）が選択されるようになっている。
【００３７】
また、この平均化回路１２は、図５に示すように、ステージ１１−Ｎからのアナログ信号を受け取る入力端子４３、４４を備えている。その入力端子４３は、スイッチＳＷ４１とコンデンサＣ２１を介して演算増幅器４２の−入力端子と接続自在になっている。その入力端子４４は、スイッチＳＷ４５とコンデンサＣ２２を介して演算増幅器４２の−入力端子と接続自在になっている。基準電圧生成回路４１の出力端子は、スイッチＳＷ４６とコンデンサＣ２１を介して演算増幅器４２の−入力端子と接続自在になっている。スイッチＳＷ４５とコンデンサＣ２２との共通接続点は、スイッチＳＷ４２を介して接地自在となっている。
【００３８】
さらに、演算増幅器４２は、その−入力端子がスイッチＳＷ４４を介して接地自在になっているとともに、その＋入力端子が接地されている。演算増幅器４２は、その出力端子とその−入力端子とが、スイッチＳＷ４７およびコンデンサＣ２３を介して接続自在になっている。また、スイッチＳＷ４７とコンデンサＣ２３との共通接続点は、スイッチＳＷ４３を介して接地自在となっている。
【００３９】
また、スイッチＳＷ４１〜ＳＷ４４は、図示しない制御回路からのサンプリングパルスφ１によりその接点の開閉が制御され、スイッチＳＷ４５〜ＳＷ４７はその制御回路からの制御信号φ２’によりその接点の開閉が制御されるようになっている（図９（Ａ）（Ｂ）参照）。
次に、このような構成からなる実施形態の各部の動作について、以下に説明する。
【００４０】
まず、図２に示すサンプルホールド回路１１−１の動作例について、図６を参照して説明する。
図６（Ａ）に示す周期がＴからなるサンプリングパルスφ１が「Ｈ」レベルの場合には、図２に示すスイッチＳＷ１、ＳＷ２の各接点が閉じ、アナログ入力信号ＶｉｎによりコンデンサＣ１が充電され、サンプル動作が行われる。
【００４１】
一方、サンプリングパルスφ１が「Ｈ」レベルから「Ｌ」レベルに変化すると、図６（Ｂ）に示す制御信号φ２が「Ｌ」レベルから「Ｈ」レベルに変化する。このため、スイッチＳＷ１、ＳＷ２の各接点は開き、スイッチＳＷ３の接点が閉じた状態になるので、コンデンサＣ１に蓄積された電荷に応じた出力電圧Ｖｏ１が演算増幅器２１の出力端子に出力される（図６（Ｃ）参照）。
【００４２】
この演算増幅器２１からの出力電圧Ｖｏ１が３値化回路２２に供給されると、３値化回路２２は、その出力電圧Ｖｏ１に基づいて「１」、「０」、または「−１」の出力データＤ１を生成出力する（図６（Ｄ）参照）。
次に、図４に示すステージの動作について、図７および図８を参照して説明する。
【００４３】
図４に示すステージでは、図７（Ａ）に示す周期がＴの通常のサンプリングパルスφ１を基にして、図７（Ａ）に示すような周期がＴ／２の高速のサンプリングパルスφ１１を制御回路（図示せず）で生成し、そのサンプリングパルスφ１１を用いて第１の期間Ｔ１と第２の期間Ｔ２に時分割でサンプルホールドを２回行うようにしている。
【００４４】
そして、演算増幅器３４からの出力Ｖｏ（Ｎ）は時分割で２回取り出すとともに、３値化回路３３ではその演算増幅器３４からの１回目の出力Ｖｏ（Ｎ）により３値化し、この３値化された出力Ｄ（Ｎ）を取り出すようにしている（図７（Ｆ）（Ｇ）参照）。
具体的に説明すると、図７（Ａ）に示すように、サンプリングパルスφ１１が時刻ｔ１において「Ｈ」レベルになると、第１の期間Ｔ１のサンプル動作が開始され、図４に示すスイッチＳＷ２１〜ＳＷ２３の各接点が閉状態になる。このときの信号処理回路３２の等価回路は、図８（Ａ）に示すようになり、図７（Ｄ）に示す前段のステージからのアナログ信号Ｖｏ（Ｎ−１）によりコンデンサＣ１１、Ｃ１２がともに充電される。
【００４５】
その後、図７（Ａ）に示すように、サンプリングパルスφ１１が「Ｈ」レベルから「Ｌ」レベルに変化すると、図７（Ｂ）に示すように、制御信号φ２１が「Ｌ」レベルから「Ｈ」レベルに変化し、第１の期間Ｔ１のホールド動作が開始する。この結果、スイッチＳＷ２１〜ＳＷ２３の各接点が開状態になるとともに、スイッチＳＷ２４、ＳＷ２６の各接点が閉状態になり、このときの信号処理回路３２の等価回路は、図８（Ｂ）に示すようになる。
【００４６】
図８（Ａ）に状態にコンデンサＣ１１、Ｃ１２に保持される電荷Ｑ１は、次式のようになる。
Ｑ１＝Ｖｏ（Ｎ−１）×（Ｃ１１＋Ｃ１２）
また、図８（Ｂ）の状態でコンデンサＣ１１、Ｃ１２に保持される電荷Ｑ２は次式のようになる。
【００４７】
Ｑ２＝Ｖｏ（Ｎ）×Ｃ１２±｛０，Ｖｒｅｆ｝×Ｃ１１
ここで、｛０，Ｖｒｅｆ｝×Ｃ１１は、｛ ｝内の０とＶｒｅｆとが選択的にＣ１１と乗算されることを意味し、このような意味は以下同様である。
これらの状態で保持される電荷Ｑ１と電荷Ｑ２は不変であるので、次式が成立する。
【００４８】
Ｖｏ（Ｎ−１）（Ｃ１１＋Ｃ１２）＝Ｖｏ（Ｎ）×Ｃ１２±｛０，Ｖｒｅｆ｝×Ｃ１１
この式を変形すると、次の式となる。
Ｖｏ（Ｎ）＝｛（Ｃ１１＋Ｃ１２）／Ｃ１２｝×Ｖｏ（Ｎ−１）±｛０，Ｖｒｅｆ｝×（Ｃ１１／Ｃ１２）
ここで、Ｃ１１＝Ｃ１２であるので、上式は次の式となる。
【００４９】
Ｖｏ（Ｎ）＝２×Ｖｏ（Ｎ−１）±｛０，Ｖｒｅｆ｝
つまり、演算増幅器３４からは、入力されるアナログ信号Ｖｏ（Ｎ−１）を２倍して基準電圧生成回路３１の出力が加減算された出力が得られる。
その後、図７（Ａ）に示すように、サンプリングパルスφ１１が「Ｌ」レベルから「Ｈ」レベルに変化すると、図７（Ｂ）に示すように、制御信号φ２１が「Ｈ」レベルから「Ｌ」レベルに変化し、第１の期間Ｔ１のホールド動作が終了すると同時に、第２の期間Ｔ２のサンプル動作を開始する。この結果、スイッチＳＷ２１〜ＳＷ２３の各接点が再び閉状態になる。このときの信号処理回路３２の等価回路は、図８（Ａ）に示すようになり、前段のステージからのアナログ信号Ｖｏ（Ｎ−１）によりコンデンサＣ１１、Ｃ１２がともに充電される。
【００５０】
一方、第２の期間Ｔ２が開始されると、図７（Ｆ）に示す演算増幅器３４の出力Ｖｏ（Ｎ）に基づき、３値化回路３３は、「１」、「０」または「−１」の３値化を行う（図７（Ｇ）参照）。この３値化回路３３からの出力Ｄ（Ｎ）は、図７（Ｇ）に示すように、次の第２の期間Ｔ２まで変化しない。
その後、サンプリングパルスφ１１が「Ｈ」レベルから「Ｌ」レベルに変化すると、図７（Ｃ）に示す制御信号φ２２が「Ｌ」レベルから「Ｈ」レベルに変化し、第２の期間Ｔ２のホールド動作が開始する。この結果、スイッチＳＷ２１〜ＳＷ２３の各接点が開状態になるとともに、スイッチＳＷ２５、ＳＷ２７の各接点が閉状態になり、このときの信号処理回路３２の等価回路は、図８（Ｃ）に示すようになる。このホールド動作時には、演算増幅器３４では、コンデンサＣ１２の充電電圧と基準電圧生成回路３１の出力との加減算が行われ、その加減算値がほぼ２倍に増幅されて出力される。
【００５１】
ここで、そのホールド動作時に、コンデンサＣ１２が演算増幅器３４の入力素子になるとともに、コンデンサＣ１１が演算増幅器３４の帰還素子になる。
次に、図５に示す平均化回路１２の動作について、図９および図１０を参照して説明する。
この平均化回路１２は、図９に示す期間Ｔ内に、ステージ１１−Ｎからの１回目と２回目の各出力電圧Ｖｏを加算することで平均電圧が求められ、この求めた平均電圧をＡ／Ｄ変換器１３に出力する。
【００５２】
さらに具体的に説明すると、図９（Ａ）に示すように、サンプリングパルスφ１が時刻ｔ１において「Ｈ」レベルになると、図５に示すスイッチＳＷ４１〜ＳＷ４４の各接点が閉状態になり、このときの平均化回路１２の等価回路は、図１０（Ａ）に示すようになる。このときには、図９（Ｃ）に示すように、期間Ｔ内においてステージ１１−Ｎからの１回目の出力Ｖｏである入力アナログ電圧＋ＶｉｎによりコンデンサＣ２１が充電されるとともに、コンデンサＣ２２、Ｃ２３の両端はいずれも接地されて放電状態になる。
【００５３】
その後、図９（Ａ）に示すように、サンプリングパルスφ１が「Ｈ」レベルから「Ｌ」レベルに変化すると、スイッチＳＷ４１〜ＳＷ４４の各接点が開状態になる。そして、図９（Ｂ）に示すように、制御信号φ２’が「Ｌ」レベルから「Ｈ」レベルに変化すると、スイッチＳＷ４５〜ＳＷ４７の各接点が閉状態になり、このときの平均化回路１２の等価回路は、図１０（Ｂ）に示すようになる。
【００５４】
このときには、図１０（Ｂ）からもわかるように、基準電圧生成回路４１の出力電圧がコンデンサＣ２１の充電電圧＋Ｖｉｎに加算されるとともに、その加算電圧と、期間Ｔ内においてステージ１１−Ｎからの２回目の出力Ｖｏを反転した入力アナログ電圧−Ｖｉｎとが演算増幅器４２の−入力端子に印加される。
ここで、２回目の入力アナログ電圧を−Ｖｉｎ’とすると、図１０（Ａ）と図１０（Ｂ）の状態の電荷は不変であるので次の式が成立する。
【００５５】
Ｖｉｎ×Ｃ２１＝−Ｖｉｎ’×Ｃ２２＋Ｖｏ×Ｃ２３±｛０，Ｖｒｅｆ｝
上式を変形すると次の式となる。
Ｖｏ＝｛Ｖｉｎ×Ｃ２１＋Ｖｉｎ’×Ｃ２２±｛０，Ｖｒｅｆ｝×Ｃ２１｝／Ｃ２３
ここで、Ｃ２１＝Ｃ２２＝Ｃ２３であるので、Ｖｏは次の式となる。
【００５６】
Ｖｏ＝Ｖｉｎ＋Ｖｉｎ’±｛０，Ｖｒｅｆ｝
つまり、演算増幅器４２は、その加算電圧と入力アナログ電圧−Ｖｉｎを加算し、その加算電圧をから基準電圧生成回路４１の出力を減算した電圧を出力する。このような演算増幅器４２による演算処理は、ステージ１１−Ｎから出力される１回目と２回目の両出力電圧をそれぞれ２倍して基準電圧を減算したものを平均した値、
Ｖｏ＝｛２Ｖｉｎ±｛０，Ｖｒｅｆ｝＋２Ｖｉｎ’±｛０，Ｖｒｅｆ｝｝／２＝Ｖｉｎ＋Ｖｉｎ’±｛０，Ｖｒｅｆ｝
と同等である。
【００５７】
このように平均化回路１２でステージ１１−Ｎの出力が平均化されることにより、例えばステージ１１−２〜１１−ＮのコンデンサＣ１１、Ｃ１２にミスマッチがあるような場合に、ステージ１１−２〜１１−Ｎで積分性誤差が発生されるが、その平均化によりその積分性誤差が打ち消される。
そして、Ａ／Ｄ変換器１３では、その積分性誤差が排除された平均化回路１２からのアナログ信号がＭビットに変換され、この変換されたＭビットのデータはメモリ１４に格納される。加算回路１５は、メモリ１４に格納される上位側Ｎビットのデジタル値とＡ／Ｄ変換器１３からの下位側Ｍビットのデジタル値とを加算し、最終的なデジタル出力信号Ｄｏｕｔを求める。
【００５８】
以上説明したように、この実施形態にかかるパイプライン型Ａ／Ｄコンバータでは、サンプルホールド回路１１−１およびステージ１１−２〜１１−Ｎが上位側ＮビットのＡ／Ｄ変換を行うとともに、ステージ１１−Ｎのアナログ出力の平均化を平均化回路１２で行ってステージ１１−２〜１１−Ｎで発生する積分性誤差を打ち消すようにし、さらに、その積分性誤差が排除されたアナログ出力をＡ／Ｄ変換器１３により下位側ＭビットにＡ／Ｄ変換するようにした。
【００５９】
このため、この実施形態にかかるパイプライン型Ａ／Ｄコンバータでは、全体として各ステージの積分性誤差や量子化誤差が極力排除できるようになり、例えばＡ／Ｄ変換の分解能を１６ビットというように大きくしても、高精度のＡ／Ｄ変換出力が得られる。
【００６０】
【発明の効果】
以上述べたように、本発明では、ステージが上位側ＮビットのＡ／Ｄ変換を行うとともに、最終段のステージのアナログ出力の平均化を行ってステージ発生する積分性誤差を打ち消すようにし、さらに、その積分性誤差が排除されたアナログ出力を下位側ＭビットにＡ／Ｄ変換するようにした。
【００６１】
このため、本発明によれば、全体として各ステージの積分性誤差や量子化誤差が極力排除できるようになり、例えばＡ／Ｄ変換の分解能を１６ビットというように大きくしても、高精度のＡ／Ｄ変換出力が得られる。
【図面の簡単な説明】
【図１】本発明の実施形態のパイプライン型Ａ／Ｄコンバータの構成例を示す全体のブロック図である。
【図２】図１のサンプルホールド回路の構成例を示す回路図である。
【図３】図２の３値化回路の構成例を示すブロック図である。
【図４】図１の各ステージの構成例を示す回路図である。
【図５】図１の平均化回路の構成例を示す回路図である。
【図６】図２のサンプルホールド回路の動作を説明する各部の波形図である。
【図７】図４のステージの動作を説明する各部の波形図である。
【図８】図４の信号処理回路の各動作状態における等価回路である。
【図９】図５の平均化回路の動作を説明する各部の波形図である。
【図１０】図５の平均化回路の各動作状態における等価回路である。
【図１１】従来のパイプライン型Ａ／Ｄコンバータの一例を示すブロック図である。
【図１２】従来技術における積分性誤差の一例を示す図である。
【符号の説明】
ＳＷ１〜ＳＷ３ スイッチ
ＳＷ１１〜ＳＷ１３ スイッチ
ＳＷ２１〜ＳＷ２７ スイッチ
ＳＷ３１〜ＳＷ３３ スイッチ
ＳＷ４１〜ＳＷ４７ スイッチ
Ｃ１ コンデンサ（キャパシタ）
Ｃ１１、Ｃ１２ コンデンサ（キャパシタ）
Ｃ２１〜２３ コンデンサ（キャパシタ）
１１−１ サンプルホールド回路
１１−２〜１１−Ｎ ステージ
１２ 平均化回路
１３ Ａ／Ｄ変換器
１４ メモリ
１５ 加算回路
２１ 演算増幅器
２２ ３値化回路
３１ 基準電圧生成回路
３２ 信号処理回路
３３ ３値化回路
３４ 演算増幅器
４１ 基準電圧生成回路
４２ 演算増幅器
２２１、２２２ コンパレータ
２２３ デコーダ
【発明の属する技術分野】
本発明は、Ａ／Ｄコンバータに関し、特に、高速で動作するパイプライン型Ａ／Ｄコンバータに関するものである。
【０００２】
【従来の技術】
従来のパイプライン型Ａ／Ｄコンバータとしては、例えば、アイトリプルイー・ジャーナル・オブ・ソリッド・ステート・サーキット第３２巻第３号３月号１９９７年のＰ３１２〜Ｐ３２０に記載のものが知られている（ＩＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ．Ｖｏｌ．３２．Ｎｏ３．Ｍａｒｃｈ １９９７．Ｐ３１２〜Ｐ３２０）。
【０００３】
図１１は、上記の文献に記載された従来のパイプライン型Ａ／Ｄコンバータのブロック図である。
この従来のパイプライン型Ａ／Ｄコンバータは、図１１に示すように、ＮビットのＡ／Ｄ変換出力を得るべく、（Ｎ−１）個からなるステージ１が複数段縦列接続されるとともに、演算回路９を備えている。各ステージ１のうち、最上位桁（ＭＳＢ）にかかる最初のステージ１はサンプルホールド回路として構成されている。その後のステージ１は、図１１に示すように、基準電圧生成回路２、コンデンサＣ１、Ｃ２やスイッチＳＷ１〜ＳＷ４からなるサンプルホールド回路３、演算増幅器４などからなる加減算回路、コンパレータ５、６やエンコーダ７からなる多値化回路８等から構成されている。
【０００４】
このような構成からなる従来のパイプライン型Ａ／Ｄコンバータの動作の概要について説明する。
図１１に詳細に示すステージは、前段のステージの演算増幅器４からの残余の出力Ｖｏ（Ｎ−１）をサンプルホールド回路３でサンプルし、その後にそのサンプル値と基準電圧生成回路２の出力との加減算を演算増幅器４で行い、その算出値Ｖｏ（Ｎ）を後段のステージ１に出力する。ここで、基準電圧生成回路２は、前段のステージ１からのデジタル信号Ｄ（Ｎ−１）に基づき、正の基準電圧（＋Ｖｒｅｆ）、零の電圧（０Ｖ）、または負の基準電圧（−Ｖｒ）のうちの１つを出力する。多値化回路８は、その演算増幅器４からの出力Ｖｏ（Ｎ）に基づいて「１」、「０」、または「−１」の３値データを生成し、この３値のデジタル信号Ｄ（Ｎ）を後段のステージ１の基準電圧生成回路２と演算回路９にそれぞれ出力する。
【０００５】
このように、各ステージ１からの各デジタル信号Ｄ（Ｎ）が演算回路９に入力されると、演算回路９はそれらを所定の規則で加算して目的とするＮ桁のＡ／Ｄ変換データを出力する。
従って、このような従来のパイプライン型Ａ／Ｄコンバータは、最上位桁から順にＡ／Ｄ変換出力を決定していく逐次変換型Ａ／Ｄコンバータよりも高速であり、この高速性を活かして５０〜１００ＭＨｚでの高品位テレビ信号等のためのＡ／Ｄコンバータとして応用することが考えられている。
【０００６】
【発明が解決しようとする課題】
ところで、図１１に示すコンデンサＣ１、Ｃ２や演算増幅器４はスイッチトキャパシタを構成し、一般に集積回路化されている。集積回路化した場合には、コンデンサＣ１、Ｃ２のミスマッチが発生する。
このため、従来のパイプライン型Ａ／Ｄコンバータのように、前段のステージの残余の出力を後段のステージに送る場合には、その容量比の誤差による影響が大きくなる。この結果、図１１に示す従来のパイプライン型Ａ／Ｄコンバータでは、Ａ／Ｄ変換の分解能を１６ビットというように大きくすると、Ａ／Ｄ変換出力を高精度化できないという不都合がある。
【０００７】
このような不都合を解消する方法として、サンプルホールド期間を第１の期間と第２の期間に分割し、この両期間においてサンプルホールド動作を時分割で２回行ってデジタルデータをそれぞれ出力するとともに、その両期間のホールド動作時には図１１に示すコンデンサＣ１、Ｃ２の位置を入れ替え、このようにして得られたデジタルデータを最後に平均化する方法が考えられる。
【０００８】
この方法について、図１１を参照して説明する。まず、第１の期間のサンプル時には、前段のステージからの残余の出力Ｖｏ（Ｎ−１）をコンデンサＣ１、Ｃ２でサンプルし、そのホールド時には、コンデンサＣ２を演算増幅器４の帰還素子として使用し、コンデンサＣ１のサンプル値と基準電圧生成回路２の出力の加減算を演算増幅器４で行う。この第１の期間における演算増幅器４の積分性誤差（ＩＮＬ）は、例えば図１２（Ａ）に示すように誤差ａ、ｂ、ｃとなり、その積分性誤差は基準電圧生成回路２からの出力の差異により異なる。
【０００９】
一方、第２の期間のサンプル時には、前段のステージからの残余の出力Ｖｏ（Ｎ−１）をコンデンサＣ１、Ｃ２でサンプルし、そのホールド時には、コンデンサＣ１を演算増幅器４の帰還素子として使用し、コンデンサＣ２のサンプル値と基準電圧生成回路２の出力の加減算を演算増幅器４で行う。この第２の期間における積分性誤差は、例えば図１２（Ｂ）に示すように誤差ａ’、ｂ’、ｃ’となり、同図（Ａ）の積分性誤差と横軸を中心に対称になる。
【００１０】
従って、第１の期間のホールド時の積分性誤差が図１２（Ａ）に示すようになり、第２の期間のホールド時の積分性誤差が同図（Ｂ）に示すようになるときには、その両者の平均は同図（Ｃ）に示すようになり、その積分性誤差を減少できる。
ところが、第１の期間と第２の期間の各ホールド時には、上記のようにコンデンサＣ１、Ｃ２のつなぎ替えを行うので、図１２（Ａ）（Ｂ）に示すように、積分性誤差の不連続点にずれが生じてしまう。このため、図１２（Ｃ）に示すように積分性誤差が残ってしまうという不都合がある。
【００１１】
さらに、第１と第２の各期間で得られるデジタルデータを最後に平均化するために量子化誤差が表れ、この量子化誤差を減らすことができないという不都合がある。
そこで、本発明の目的は、上記の点に鑑み、積分性誤差や量子化誤差をできるだけ排除するようにし、Ａ／Ｄ変換の分解能を１６ビットというように大きくしても、高精度のＡ／Ｄ変換出力が得られるようにしたパイプライン型Ａ／Ｄコンバータを提供することにある。
【００１２】
【課題を解決するための手段】
上記課題を解決し、本発明の目的を達成するために、請求項１から請求項６に記載の各発明は以下のように構成した。
すなわち、請求項１に記載の発明は、入力アナログ信号を、上位側Ｎビットと下位側Ｍビットからなる（Ｎ＋Ｍ）ビットのデジタル信号に変換するパイプライン型Ａ／Ｄコンバータであって、縦列に複数段接続され、前段からのデジタル信号を所定のアナログ基準信号に変換するとともに、第１の期間と第２の期間に、前段からのアナログ信号と前記変換されたアナログ基準信号との加減算を時分割で行なってその各加減算に係る各アナログ信号をそれぞれ出力し、かつ、その両アナログ信号のうちの一方を前記上位側Ｎビットに係るデジタル信号に変換する複数のステージと、前記複数のステージのうちの最終段のステージから前記第１の期間と第２の期間にそれぞれ出力される前記両アナログ信号を平均化する平均化手段と、前記平均化手段で平均化されたアナログ信号を前記下位側Ｍビットのデジタル信号に変換して出力するＡ／Ｄ変換手段と、前記上位側Ｎビットのデジタル信号と、前記下位側Ｍビットのデジタル信号とに基づいて（Ｎ＋Ｍ）ビットのデジタル信号を生成する出力手段と、を少なくとも備えたことを特徴とするものである。
【００１３】
請求項２に記載の発明は、請求項１に記載のパイプライン型Ａ／Ｄコンバータにおいて、前記各ステージは、前段からのデジタル信号を所定の前記アナログ基準信号に変換する基準信号生成手段と、演算増幅器、第１の受動素子、および第２の受動素子を含み、前記第１の期間と第２の期間には、前段のステージからのアナログ信号を前記両受動素子でサンプルしたのち、前記受動素子のいずれか一方を前記演算増幅器の帰還素子として使用し、残余の受動素子にサンプルされたアナログ信号と前記所定のアナログ基準信号の加減算を前記演算増幅器で行うとともに、前記第１の期間と第２の期間では前記第１の受動素子と前記第２の受動素子が前記帰還素子として交互に使用されるようになっている信号処理手段と、前記演算増幅器からの第１の期間の出力と第２の期間の出力とをそれぞれ多値化する多値化手段と、から構成することを特徴とするものである。
【００１４】
請求項３に記載の発明は、請求項１または請求項２に記載のパイプライン型Ａ／Ｄコンバータにおいて、前記Ａ／Ｄ変換手段は、フラッシュ型Ａ／Ｄ変換器であることを特徴とするものである。
請求項４に記載の発明は、請求項２または請求項３に記載のパイプライン型Ａ／Ｄコンバータにおいて、前記演算増幅器は前記加減算時においてほぼ２倍の利得を有し、前記多値化手段は「＋１」、「０」、または「−１」の３値のデジタル信号を出力することを特徴とするものである。
【００１５】
請求項５に記載の発明は、請求項４に記載のパイプライン型Ａ／Ｄコンバータにおいて、前記受動素子はキャパシタからなり、前記基準信号生成手段は、前記デジタル信号の「＋１」、「０」、「−１」に応じて、前記アナログ基準信号として正の基準電圧（＋Ｖｒｅｆ）、零の電圧（０Ｖ）、負の基準電圧（−Ｖｒｅｆ）を生成するようになっていることを特徴とするものである。
【００１６】
請求項６に記載の発明は、請求項４または請求項５に記載のパイプライン型Ａ／Ｄコンバータにおいて、前記多値化手段は、前記演算増幅器の出力を所定の正負のしきい値で３値化（＋１、０、−１）するコンパレータ手段を含むことを特徴とするものである。
このように本発明では、縦列に複数段ステージを接続し、各ステージは、前段のステージからのデジタル信号を所定のアナログ基準信号に変換するとともに、第１の期間と第２の期間に、前段のステージからのアナログ信号とその変換されたアナログ基準信号との加減算を、第１の期間と第２の期間に時分割で行なってその各加減算に係る各アナログ信号をそれぞれ出力し、かつ、その両アナログ信号のうちの一方を上位側Ｎビットに係るデジタル信号に変換するようにした。
【００１７】
また、平均化手段は、複数のステージのうちの最終段のステージから第１の期間と第２の期間にそれぞれ出力される両アナログ信号を平均化し、Ａ／Ｄ変換手段は、平均化手段で平均化されたアナログ信号を下位側Ｍビットのデジタル信号に変換して出力するようにした。さらに、出力手段は、その上位側Ｎビットのデジタル信号と、その下位側Ｍビットのデジタル信号とに基づいて（Ｎ＋Ｍ）ビットのデジタル信号を生成するようにした。
【００１８】
このため本発明では、上位側Ｎビットにおいては、各ステージのサンプルホールドにかかる２つのキャパシタ（例えば図４のコンデンサＣ１１、Ｃ１２）にミスマッチがある場合には、各ステージの演算増幅器から出力されるアナログ信号に積分性誤差が含まれるが、そのアナログ信号の積分性誤差を平均化手段で打ち消すことができる。一方、下位Ｍビット側では、その積分性誤差が排除されたアナログ信号がデジタル信号に変換されるので、量子化誤差も排除される。
【００１９】
要するに、本発明では、上位側Ｎビットについては積分性誤差を含んだＡ／Ｄ変換を行う一方、下位側Ｍビットについてはその上位側で生じた積分性誤差を排除したＡ／Ｄ変化を行うようにした。このため、全体として各ステージの積分性誤差や量子化誤差が極力排除できるようになり、例えばＡ／Ｄ変換の分解能を１６ビットというように大きくしても、高精度のＡ／Ｄ変換出力が得られる。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
本発明のパイプライン型Ａ／Ｄコンバータの実施形態の構成について、図面を参照して説明する。
この実施形態のかかるパイプライン型Ａ／Ｄコンバータは、図１に示すように、アナログ入力信号Ａｉｎを上位側Ｎビットと下位側Ｍビットからなる（Ｎ＋Ｍ）ビットのデジタル出力信号ＤｏｕｔにＡ／Ｄ変換するために、サンプルホールド回路１１−１と、複数段のステージ１１−２〜１１−Ｎと、平均化回路１２と、ＭビットからなるＡ／Ｄ変換器１３と、メモリ１４と、加算回路１５とを備えている。
【００２１】
サンプルホールド回路１１−１とステージ１１−２〜１１−ｋは縦列接続され、上位Ｎビットを決定するとともに、この決定した各ビットのデジタル信号をメモリ１４に出力するようになっている。
すなわち、サンプルホールド回路１１−１は、後述のように期間Ｔの間に実行される１回のサンプル・ホール動作により、アナログ入力信号Ａｉｎに基づいてデジタル値Ｄ１を決定し、この決定したデジタル値Ｄ１がメモリ１４に格納されるようになっている。
【００２２】
ステージ１１−２〜１１−Ｎは、後述のように、サンプルホールド回路１１−１または前段のステージからのデジタル信号を所定のアナログ基準信号に変換するとともに、第１の期間と第２の期間とに、サンプルホールド回路１１−１または前段のステージからのアナログ信号と、その変換されるアナログ基準信号との加減算を時分割で行なって、その各加減算にかかる各アナログ信号をそれぞれ出力し、かつ、その両アナログ信号のうちの一方を上位側Ｎビットにかかるデジタル信号に変換してメモリ１４に出力するようになっている。
【００２３】
平均化回路１２は、ステージ１１−２〜１１−Ｎのうち最終段のステージ１１−Ｎから、第１の期間Ｔ１と第２の期間Ｔ２にそれぞれ出力されるアナログ信号を平均化し、その平均化したアナログ信号を後段のＡ／Ｄ変換器１３に出力するようになっている。
Ａ／Ｄ変換器１３は、フラッシュ型Ａ／Ｄ変換器などからなり、平均化回路１２から出力されるアナログ信号をＭビットのデジタル信号に変換し、この変換したデジタル信号をメモリ１４に出力するようになっている。
【００２４】
メモリ１４は、読み書き自在なメモリであり、サンプルホールド回路１１−１、ステージ１１−２〜１１−Ｎ、Ａ／Ｄ変換器１３からの各デジタル信号を記憶するようになっている。
加算回路１５は、メモリ１４に格納される上位側Ｎビットのデジタル値とＡ／Ｄ変換器１３からの下位側Ｍビットのデジタル値とを加算し、最終的なデジタル出力信号Ｄｏｕｔを求めるようになっている。
【００２５】
次に、上述のサンプルホールド回路１１−１の具体的な回路の構成について、図２を参照して説明する。
このサンプルホールド回路１１−１は、図２に示すように、スイッチＳＷ１〜ＳＷ３、コンデンサＣ１、および演算増幅器２１からなり、アナログ入力信号Ａｉｎをサンプルホールドするサンプルホールド部と、このサンプルホールド部でサンプルホールドされた電圧から３値データを生成する３値化回路２２とから、少なくとも構成されている。
【００２６】
さらに詳述すると、入力端子がスイッチＳＷ１とコンデンサＣ１を介して演算増幅器（オペアンプ）２１の−入力端子に接続自在になっているとともに、その−入力端子がスイッチＳＷ２を介して接地自在になっている。演算増幅器２１の＋入力端子は接地されている。演算増幅器２１は、その出力端子と−入力端子とが、スイッチＳＷ３およびコンデンサＣ１を介して接続自在になっている。演算増幅器２１のアナログ出力信号Ｖｏ１は、後段のステージ１１−２と３値化回路２２にそれぞれ供給されるようになっている。
【００２７】
また、スイッチＳＷ１、ＳＷ２は、図示しない制御回路からのサンプリングパルスφ１によりその接点の開閉が制御され、スイッチＳＷ３はその制御回路からのサンプリングパルスφ１を反転した制御信号φ２によりその接点の開閉が制御されるようになっている（図６（Ａ）（Ｂ）参照）。
次に、３値化回路２２の具体的な構成について、図３のブロック図を参照して説明する。
【００２８】
３値化回路２２は、図３に示すように、２つのコンパレータ２２１、２２２と、デコーダ２２３とから構成されている。
コンパレータ２２１は、その＋入力端子に演算増幅器２１からのアナログ信号Ｖｏ１が入力されるとともに、その−入力端子に正のしきい値電圧（１／４×Ｖｒｅｆ）が入力され、かつその出力がデコーダ２２３に出力されるようになっている。コンパレータ２２２は、その＋入力端子に演算増幅器２１からのアナログ出力信号Ｖｏ１が入力されるとともに、その−入力端子に負のしきい値電圧（−（１／４）×Ｖｒｅｆ）が入力され、かつその出力がデコーダ２２３に出力されるようになっている。
【００２９】
デコーダ２２３は、コンパレータ２２１とコンパレータ２２２の両出力に基づき、アナログ信号Ｖｏ１が（１／４×Ｖｒｅｆ）を上回る場合には「１」を出力し、アナログ信号Ｖｏ１が（１／４×Ｖｒｅｆ）と（−（１／４）×Ｖｒｅｆ）の間にある場合には「０」を出力し、アナログ信号Ｖｏ１が（−（１／４）×Ｖｒｅｆ）を下回る場合には「−１」を生成出力するようになっている。
【００３０】
次に、上述の各ステージの具体的な構成について、図４の回路図を参照して説明する。なお、ステージ１１−２〜１１−Ｎは、その各構成がいずれも同一である。
各ステージは、図４に示すように、前段のステージからのデジタル信号Ｄ（Ｎ−１）に基づき所定のアナログ基準電圧に変換する基準電圧生成回路３１と、この基準電圧生成回路３１からのアナログ基準電圧と前段のステージからのアナログ信号Ｖｏ（Ｎ−１）に基づき、後述のように期間Ｔの間にサンプル・ホールド動作を時分割で２回行い、各サンプル・ホールド動作ごとにアナログ信号Ｖｏ（Ｎ）をそれぞれ出力する信号処理回路３２と、この信号処理回路３２からのアナログ信号Ｖｏ（Ｎ）が出力されるたびに、それに基づいて「１」、「０」、または「−１」のデジタル信号Ｄ（Ｎ）を生成出力する３値化回路３３とを、少なくとも備えている。
【００３１】
基準電圧生成回路３１は、図４に示すように、スイッチＳＷ１１〜ＳＷ１３を有し、前段のステージからのデジタル信号Ｄ（Ｎ−１）が「１」のときにはスイッチＳＷ１１のみの接点が閉となって正の基準電圧（＋Ｖｒｅｆ）が選択され、それが「０」のときにはスイッチＳＷ１３のみの接点が閉となり零の電圧（０Ｖ）が選択され、それが「−１」のときにはスイッチＳＷ１２のみの接点が閉となり負の基準電圧（−Ｖｒｅｆ）が選択されるようになっている。
【００３２】
信号処理回路３２は、図４に示すように、スイッチＳＷ２１〜ＳＷ２７と、コンデンサ（キャパシタ）Ｃ１１、１２と、演算増幅器３４とから、少なくとも構成されている。
さらに詳述すると、入力端子３５は、スイッチＳＷ２１とコンデンサＣ１１を介して演算増幅器３４の−入力端子と接続可能になっているとともに、スイッチＳＷ２２とコンデンサＣ１２を介してその−入力端子と接続可能になっている。基準電圧生成回路３１の出力端子は、スイッチＳＷ２４とコンデンサＣ１１を介して演算増幅器３４の−入力端子と接続可能になっているとともに、スイッチＳＷ２５とコンデンサＣ１２を介してその−入力端子と接続可能になっている。
【００３３】
また、演算増幅器３４は、その−入力端子がスイッチＳＷ２３を介して接地自在になっているとともに、その＋入力端子が接地されている。演算増幅器３４は、その出力端子と−入力端子とが、スイッチＳＷ２６およびコンデンサＣ１２を介して接続自在になっている。同様に、演算増幅器３４の出力端子と−入力端子とは、スイッチＳＷ２７およびコンデンサＣ１１を介して接続自在になっている。
【００３４】
さらに、スイッチＳＷ２１〜ＳＷ２３は、図示しない制御回路からのサンプリングパルスφ１１によりその接点の開閉が制御され、スイッチＳＷ２４、ＳＷ２６はその制御回路からの制御信号φ２１によりその接点の開閉が制御され、スイッチＳＷ２５、ＳＷ２７はその制御回路からの制御信号φ２２によりその接点の開閉が制御されるようになっている（図７（Ｂ）（Ｃ）参照）。
【００３５】
演算増幅器３４から出力されるアナログ信号Ｖｏ（Ｎ）は、後段のステージに供給されるとともに、３値化回路３３に供給されるようになっている。
３値化回路３３は、図３に示す３値化回路２２と同様に構成されている。従って、この３値化回路３３の場合には、コンパレータ２２１の＋入力端子に演算増幅器３４からのアナログ出力信号Ｖｏ（Ｎ）が入力されるとともに、その−入力端子に正のしきい値電圧（１／４×Ｖｒｅｆ）が入力される。また、コンパレータ２２２の＋入力端子に演算増幅器３４からのアナログ出力信号Ｖｏ（Ｎ）が入力されるとともに、その−入力端子に負のしきい値電圧（−（１／４）×Ｖｒｅｆ）が入力される。
【００３６】
次に、平均化回路１２の具体的な構成について、図５の回路図を参照して説明する。
この平均化回路１２は、図５に示すように、基準電圧生成回路４１を備えている。この基準電圧生成回路４１は、スイッチＳＷ３１〜ＳＷ３３を有し、終段のステージ１１−Ｎからのデジタル信号Ｄが「１」のときにはスイッチＳＷ３１のみの接点が閉となって正の基準電圧（＋Ｖｒｅｆ）が選択され、それが「０」のときにはスイッチＳＷ３３のみの接点が閉となり零の電圧（０Ｖ）が選択され、それが「−１」のときにはスイッチＳＷ３２のみの接点が閉となり負の基準電圧（−Ｖｒｅｆ）が選択されるようになっている。
【００３７】
また、この平均化回路１２は、図５に示すように、ステージ１１−Ｎからのアナログ信号を受け取る入力端子４３、４４を備えている。その入力端子４３は、スイッチＳＷ４１とコンデンサＣ２１を介して演算増幅器４２の−入力端子と接続自在になっている。その入力端子４４は、スイッチＳＷ４５とコンデンサＣ２２を介して演算増幅器４２の−入力端子と接続自在になっている。基準電圧生成回路４１の出力端子は、スイッチＳＷ４６とコンデンサＣ２１を介して演算増幅器４２の−入力端子と接続自在になっている。スイッチＳＷ４５とコンデンサＣ２２との共通接続点は、スイッチＳＷ４２を介して接地自在となっている。
【００３８】
さらに、演算増幅器４２は、その−入力端子がスイッチＳＷ４４を介して接地自在になっているとともに、その＋入力端子が接地されている。演算増幅器４２は、その出力端子とその−入力端子とが、スイッチＳＷ４７およびコンデンサＣ２３を介して接続自在になっている。また、スイッチＳＷ４７とコンデンサＣ２３との共通接続点は、スイッチＳＷ４３を介して接地自在となっている。
【００３９】
また、スイッチＳＷ４１〜ＳＷ４４は、図示しない制御回路からのサンプリングパルスφ１によりその接点の開閉が制御され、スイッチＳＷ４５〜ＳＷ４７はその制御回路からの制御信号φ２’によりその接点の開閉が制御されるようになっている（図９（Ａ）（Ｂ）参照）。
次に、このような構成からなる実施形態の各部の動作について、以下に説明する。
【００４０】
まず、図２に示すサンプルホールド回路１１−１の動作例について、図６を参照して説明する。
図６（Ａ）に示す周期がＴからなるサンプリングパルスφ１が「Ｈ」レベルの場合には、図２に示すスイッチＳＷ１、ＳＷ２の各接点が閉じ、アナログ入力信号ＶｉｎによりコンデンサＣ１が充電され、サンプル動作が行われる。
【００４１】
一方、サンプリングパルスφ１が「Ｈ」レベルから「Ｌ」レベルに変化すると、図６（Ｂ）に示す制御信号φ２が「Ｌ」レベルから「Ｈ」レベルに変化する。このため、スイッチＳＷ１、ＳＷ２の各接点は開き、スイッチＳＷ３の接点が閉じた状態になるので、コンデンサＣ１に蓄積された電荷に応じた出力電圧Ｖｏ１が演算増幅器２１の出力端子に出力される（図６（Ｃ）参照）。
【００４２】
この演算増幅器２１からの出力電圧Ｖｏ１が３値化回路２２に供給されると、３値化回路２２は、その出力電圧Ｖｏ１に基づいて「１」、「０」、または「−１」の出力データＤ１を生成出力する（図６（Ｄ）参照）。
次に、図４に示すステージの動作について、図７および図８を参照して説明する。
【００４３】
図４に示すステージでは、図７（Ａ）に示す周期がＴの通常のサンプリングパルスφ１を基にして、図７（Ａ）に示すような周期がＴ／２の高速のサンプリングパルスφ１１を制御回路（図示せず）で生成し、そのサンプリングパルスφ１１を用いて第１の期間Ｔ１と第２の期間Ｔ２に時分割でサンプルホールドを２回行うようにしている。
【００４４】
そして、演算増幅器３４からの出力Ｖｏ（Ｎ）は時分割で２回取り出すとともに、３値化回路３３ではその演算増幅器３４からの１回目の出力Ｖｏ（Ｎ）により３値化し、この３値化された出力Ｄ（Ｎ）を取り出すようにしている（図７（Ｆ）（Ｇ）参照）。
具体的に説明すると、図７（Ａ）に示すように、サンプリングパルスφ１１が時刻ｔ１において「Ｈ」レベルになると、第１の期間Ｔ１のサンプル動作が開始され、図４に示すスイッチＳＷ２１〜ＳＷ２３の各接点が閉状態になる。このときの信号処理回路３２の等価回路は、図８（Ａ）に示すようになり、図７（Ｄ）に示す前段のステージからのアナログ信号Ｖｏ（Ｎ−１）によりコンデンサＣ１１、Ｃ１２がともに充電される。
【００４５】
その後、図７（Ａ）に示すように、サンプリングパルスφ１１が「Ｈ」レベルから「Ｌ」レベルに変化すると、図７（Ｂ）に示すように、制御信号φ２１が「Ｌ」レベルから「Ｈ」レベルに変化し、第１の期間Ｔ１のホールド動作が開始する。この結果、スイッチＳＷ２１〜ＳＷ２３の各接点が開状態になるとともに、スイッチＳＷ２４、ＳＷ２６の各接点が閉状態になり、このときの信号処理回路３２の等価回路は、図８（Ｂ）に示すようになる。
【００４６】
図８（Ａ）に状態にコンデンサＣ１１、Ｃ１２に保持される電荷Ｑ１は、次式のようになる。
Ｑ１＝Ｖｏ（Ｎ−１）×（Ｃ１１＋Ｃ１２）
また、図８（Ｂ）の状態でコンデンサＣ１１、Ｃ１２に保持される電荷Ｑ２は次式のようになる。
【００４７】
Ｑ２＝Ｖｏ（Ｎ）×Ｃ１２±｛０，Ｖｒｅｆ｝×Ｃ１１
ここで、｛０，Ｖｒｅｆ｝×Ｃ１１は、｛ ｝内の０とＶｒｅｆとが選択的にＣ１１と乗算されることを意味し、このような意味は以下同様である。
これらの状態で保持される電荷Ｑ１と電荷Ｑ２は不変であるので、次式が成立する。
【００４８】
Ｖｏ（Ｎ−１）（Ｃ１１＋Ｃ１２）＝Ｖｏ（Ｎ）×Ｃ１２±｛０，Ｖｒｅｆ｝×Ｃ１１
この式を変形すると、次の式となる。
Ｖｏ（Ｎ）＝｛（Ｃ１１＋Ｃ１２）／Ｃ１２｝×Ｖｏ（Ｎ−１）±｛０，Ｖｒｅｆ｝×（Ｃ１１／Ｃ１２）
ここで、Ｃ１１＝Ｃ１２であるので、上式は次の式となる。
【００４９】
Ｖｏ（Ｎ）＝２×Ｖｏ（Ｎ−１）±｛０，Ｖｒｅｆ｝
つまり、演算増幅器３４からは、入力されるアナログ信号Ｖｏ（Ｎ−１）を２倍して基準電圧生成回路３１の出力が加減算された出力が得られる。
その後、図７（Ａ）に示すように、サンプリングパルスφ１１が「Ｌ」レベルから「Ｈ」レベルに変化すると、図７（Ｂ）に示すように、制御信号φ２１が「Ｈ」レベルから「Ｌ」レベルに変化し、第１の期間Ｔ１のホールド動作が終了すると同時に、第２の期間Ｔ２のサンプル動作を開始する。この結果、スイッチＳＷ２１〜ＳＷ２３の各接点が再び閉状態になる。このときの信号処理回路３２の等価回路は、図８（Ａ）に示すようになり、前段のステージからのアナログ信号Ｖｏ（Ｎ−１）によりコンデンサＣ１１、Ｃ１２がともに充電される。
【００５０】
一方、第２の期間Ｔ２が開始されると、図７（Ｆ）に示す演算増幅器３４の出力Ｖｏ（Ｎ）に基づき、３値化回路３３は、「１」、「０」または「−１」の３値化を行う（図７（Ｇ）参照）。この３値化回路３３からの出力Ｄ（Ｎ）は、図７（Ｇ）に示すように、次の第２の期間Ｔ２まで変化しない。
その後、サンプリングパルスφ１１が「Ｈ」レベルから「Ｌ」レベルに変化すると、図７（Ｃ）に示す制御信号φ２２が「Ｌ」レベルから「Ｈ」レベルに変化し、第２の期間Ｔ２のホールド動作が開始する。この結果、スイッチＳＷ２１〜ＳＷ２３の各接点が開状態になるとともに、スイッチＳＷ２５、ＳＷ２７の各接点が閉状態になり、このときの信号処理回路３２の等価回路は、図８（Ｃ）に示すようになる。このホールド動作時には、演算増幅器３４では、コンデンサＣ１２の充電電圧と基準電圧生成回路３１の出力との加減算が行われ、その加減算値がほぼ２倍に増幅されて出力される。
【００５１】
ここで、そのホールド動作時に、コンデンサＣ１２が演算増幅器３４の入力素子になるとともに、コンデンサＣ１１が演算増幅器３４の帰還素子になる。
次に、図５に示す平均化回路１２の動作について、図９および図１０を参照して説明する。
この平均化回路１２は、図９に示す期間Ｔ内に、ステージ１１−Ｎからの１回目と２回目の各出力電圧Ｖｏを加算することで平均電圧が求められ、この求めた平均電圧をＡ／Ｄ変換器１３に出力する。
【００５２】
さらに具体的に説明すると、図９（Ａ）に示すように、サンプリングパルスφ１が時刻ｔ１において「Ｈ」レベルになると、図５に示すスイッチＳＷ４１〜ＳＷ４４の各接点が閉状態になり、このときの平均化回路１２の等価回路は、図１０（Ａ）に示すようになる。このときには、図９（Ｃ）に示すように、期間Ｔ内においてステージ１１−Ｎからの１回目の出力Ｖｏである入力アナログ電圧＋ＶｉｎによりコンデンサＣ２１が充電されるとともに、コンデンサＣ２２、Ｃ２３の両端はいずれも接地されて放電状態になる。
【００５３】
その後、図９（Ａ）に示すように、サンプリングパルスφ１が「Ｈ」レベルから「Ｌ」レベルに変化すると、スイッチＳＷ４１〜ＳＷ４４の各接点が開状態になる。そして、図９（Ｂ）に示すように、制御信号φ２’が「Ｌ」レベルから「Ｈ」レベルに変化すると、スイッチＳＷ４５〜ＳＷ４７の各接点が閉状態になり、このときの平均化回路１２の等価回路は、図１０（Ｂ）に示すようになる。
【００５４】
このときには、図１０（Ｂ）からもわかるように、基準電圧生成回路４１の出力電圧がコンデンサＣ２１の充電電圧＋Ｖｉｎに加算されるとともに、その加算電圧と、期間Ｔ内においてステージ１１−Ｎからの２回目の出力Ｖｏを反転した入力アナログ電圧−Ｖｉｎとが演算増幅器４２の−入力端子に印加される。
ここで、２回目の入力アナログ電圧を−Ｖｉｎ’とすると、図１０（Ａ）と図１０（Ｂ）の状態の電荷は不変であるので次の式が成立する。
【００５５】
Ｖｉｎ×Ｃ２１＝−Ｖｉｎ’×Ｃ２２＋Ｖｏ×Ｃ２３±｛０，Ｖｒｅｆ｝
上式を変形すると次の式となる。
Ｖｏ＝｛Ｖｉｎ×Ｃ２１＋Ｖｉｎ’×Ｃ２２±｛０，Ｖｒｅｆ｝×Ｃ２１｝／Ｃ２３
ここで、Ｃ２１＝Ｃ２２＝Ｃ２３であるので、Ｖｏは次の式となる。
【００５６】
Ｖｏ＝Ｖｉｎ＋Ｖｉｎ’±｛０，Ｖｒｅｆ｝
つまり、演算増幅器４２は、その加算電圧と入力アナログ電圧−Ｖｉｎを加算し、その加算電圧をから基準電圧生成回路４１の出力を減算した電圧を出力する。このような演算増幅器４２による演算処理は、ステージ１１−Ｎから出力される１回目と２回目の両出力電圧をそれぞれ２倍して基準電圧を減算したものを平均した値、
Ｖｏ＝｛２Ｖｉｎ±｛０，Ｖｒｅｆ｝＋２Ｖｉｎ’±｛０，Ｖｒｅｆ｝｝／２＝Ｖｉｎ＋Ｖｉｎ’±｛０，Ｖｒｅｆ｝
と同等である。
【００５７】
このように平均化回路１２でステージ１１−Ｎの出力が平均化されることにより、例えばステージ１１−２〜１１−ＮのコンデンサＣ１１、Ｃ１２にミスマッチがあるような場合に、ステージ１１−２〜１１−Ｎで積分性誤差が発生されるが、その平均化によりその積分性誤差が打ち消される。
そして、Ａ／Ｄ変換器１３では、その積分性誤差が排除された平均化回路１２からのアナログ信号がＭビットに変換され、この変換されたＭビットのデータはメモリ１４に格納される。加算回路１５は、メモリ１４に格納される上位側Ｎビットのデジタル値とＡ／Ｄ変換器１３からの下位側Ｍビットのデジタル値とを加算し、最終的なデジタル出力信号Ｄｏｕｔを求める。
【００５８】
以上説明したように、この実施形態にかかるパイプライン型Ａ／Ｄコンバータでは、サンプルホールド回路１１−１およびステージ１１−２〜１１−Ｎが上位側ＮビットのＡ／Ｄ変換を行うとともに、ステージ１１−Ｎのアナログ出力の平均化を平均化回路１２で行ってステージ１１−２〜１１−Ｎで発生する積分性誤差を打ち消すようにし、さらに、その積分性誤差が排除されたアナログ出力をＡ／Ｄ変換器１３により下位側ＭビットにＡ／Ｄ変換するようにした。
【００５９】
このため、この実施形態にかかるパイプライン型Ａ／Ｄコンバータでは、全体として各ステージの積分性誤差や量子化誤差が極力排除できるようになり、例えばＡ／Ｄ変換の分解能を１６ビットというように大きくしても、高精度のＡ／Ｄ変換出力が得られる。
【００６０】
【発明の効果】
以上述べたように、本発明では、ステージが上位側ＮビットのＡ／Ｄ変換を行うとともに、最終段のステージのアナログ出力の平均化を行ってステージ発生する積分性誤差を打ち消すようにし、さらに、その積分性誤差が排除されたアナログ出力を下位側ＭビットにＡ／Ｄ変換するようにした。
【００６１】
このため、本発明によれば、全体として各ステージの積分性誤差や量子化誤差が極力排除できるようになり、例えばＡ／Ｄ変換の分解能を１６ビットというように大きくしても、高精度のＡ／Ｄ変換出力が得られる。
【図面の簡単な説明】
【図１】本発明の実施形態のパイプライン型Ａ／Ｄコンバータの構成例を示す全体のブロック図である。
【図２】図１のサンプルホールド回路の構成例を示す回路図である。
【図３】図２の３値化回路の構成例を示すブロック図である。
【図４】図１の各ステージの構成例を示す回路図である。
【図５】図１の平均化回路の構成例を示す回路図である。
【図６】図２のサンプルホールド回路の動作を説明する各部の波形図である。
【図７】図４のステージの動作を説明する各部の波形図である。
【図８】図４の信号処理回路の各動作状態における等価回路である。
【図９】図５の平均化回路の動作を説明する各部の波形図である。
【図１０】図５の平均化回路の各動作状態における等価回路である。
【図１１】従来のパイプライン型Ａ／Ｄコンバータの一例を示すブロック図である。
【図１２】従来技術における積分性誤差の一例を示す図である。
【符号の説明】
ＳＷ１〜ＳＷ３ スイッチ
ＳＷ１１〜ＳＷ１３ スイッチ
ＳＷ２１〜ＳＷ２７ スイッチ
ＳＷ３１〜ＳＷ３３ スイッチ
ＳＷ４１〜ＳＷ４７ スイッチ
Ｃ１ コンデンサ（キャパシタ）
Ｃ１１、Ｃ１２ コンデンサ（キャパシタ）
Ｃ２１〜２３ コンデンサ（キャパシタ）
１１−１ サンプルホールド回路
１１−２〜１１−Ｎ ステージ
１２ 平均化回路
１３ Ａ／Ｄ変換器
１４ メモリ
１５ 加算回路
２１ 演算増幅器
２２ ３値化回路
３１ 基準電圧生成回路
３２ 信号処理回路
３３ ３値化回路
３４ 演算増幅器
４１ 基準電圧生成回路
４２ 演算増幅器
２２１、２２２ コンパレータ
２２３ デコーダ
Claims (6)
- 入力アナログ信号を、上位側Ｎビットと下位側Ｍビットからなる（Ｎ＋Ｍ）ビットのデジタル信号に変換するパイプライン型Ａ／Ｄコンバータであって、
縦列に複数段接続され、前段からのデジタル信号を所定のアナログ基準信号に変換するとともに、第１の期間と第２の期間に、前段からのアナログ信号と前記変換されたアナログ基準信号との加減算を時分割で行なってその各加減算に係る各アナログ信号をそれぞれ出力し、かつ、その両アナログ信号のうちの一方を前記上位側Ｎビットに係るデジタル信号に変換する複数のステージと、
前記複数のステージのうちの最終段のステージから前記第１の期間と第２の期間にそれぞれ出力される前記両アナログ信号を平均化する平均化手段と、
前記平均化手段で平均化されたアナログ信号を前記下位側Ｍビットのデジタル信号に変換して出力するＡ／Ｄ変換手段と、
前記上位側Ｎビットのデジタル信号と、前記下位側Ｍビットのデジタル信号とに基づいて（Ｎ＋Ｍ）ビットのデジタル信号を生成する出力手段と、
を少なくとも備えたことを特徴とするパイプライン型Ａ／Ｄコンバータ。 - 前記各ステージは、
前段からのデジタル信号を所定の前記アナログ基準信号に変換する基準信号生成手段と、
演算増幅器、第１の受動素子、および第２の受動素子を含み、前記第１の期間と第２の期間には、前段のステージからのアナログ信号を前記両受動素子でサンプルしたのち、前記受動素子のいずれか一方を前記演算増幅器の帰還素子として使用し、残余の受動素子にサンプルされたアナログ信号と前記所定のアナログ基準信号の加減算を前記演算増幅器で行うとともに、前記第１の期間と第２の期間では前記第１の受動素子と前記第２の受動素子が前記帰還素子として交互に使用されるようになっている信号処理手段と、
前記演算増幅器からの第１の期間の出力と第２の期間の出力とをそれぞれ多値化する多値化手段と、
から構成することを特徴とする請求項１に記載のパイプライン型Ａ／Ｄコンバータ。 - 前記Ａ／Ｄ変換手段は、フラッシュ型Ａ／Ｄ変換器であることを特徴とする請求項１または請求項２に記載のパイプライン型Ａ／Ｄコンバータ。
- 前記演算増幅器は前記加減算時においてほぼ２倍の利得を有し、
前記多値化手段は「＋１」、「０」、または「−１」の３値のデジタル信号を出力することを特徴とする請求項２または請求項３に記載のパイプライン型Ａ／Ｄコンバータ。 - 前記受動素子はキャパシタからなり、
前記基準信号生成手段は、前記デジタル信号の「＋１」、「０」、「−１」に応じて、前記アナログ基準信号として正の基準電圧（＋Ｖｒｅｆ）、零の電圧（０Ｖ）、負の基準電圧（−Ｖｒｅｆ）を生成するようになっていることを特徴とする請求項４に記載のパイプライン型Ａ／Ｄコンバータ。 - 前記多値化手段は、前記演算増幅器の出力を所定の正負のしきい値で３値化（＋１、０、−１）するコンパレータ手段を含むことを特徴とする請求項４または請求項５に記載のパイプライン型Ａ／Ｄコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000169861A JP4357709B2 (ja) | 2000-06-07 | 2000-06-07 | パイプライン型ａ／ｄコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000169861A JP4357709B2 (ja) | 2000-06-07 | 2000-06-07 | パイプライン型ａ／ｄコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001352242A JP2001352242A (ja) | 2001-12-21 |
| JP4357709B2 true JP4357709B2 (ja) | 2009-11-04 |
Family
ID=18672656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000169861A Expired - Fee Related JP4357709B2 (ja) | 2000-06-07 | 2000-06-07 | パイプライン型ａ／ｄコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4357709B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086981A (ja) * | 2004-09-17 | 2006-03-30 | Fujitsu Ltd | スイッチトキャパシタ回路およびパイプラインａ／ｄ変換回路 |
| JP4684028B2 (ja) | 2005-07-04 | 2011-05-18 | パナソニック株式会社 | パイプラインａ／ｄ変換器 |
| KR100755681B1 (ko) * | 2006-06-30 | 2007-09-05 | 삼성전자주식회사 | 아날로그 신호를 디지털 신호로 변환하기 위한 장치 및방법 |
| JP2011229128A (ja) * | 2010-03-31 | 2011-11-10 | Asahi Kasei Electronics Co Ltd | パイプライン型ａ／ｄコンバータ |
| JP2013081093A (ja) * | 2011-10-04 | 2013-05-02 | Yamaha Corp | Ａ／ｄ変換器 |
| CN112600559B (zh) * | 2020-12-02 | 2024-03-19 | 深圳市国微电子有限公司 | 流水线模数转换器及收发芯片 |
-
2000
- 2000-06-07 JP JP2000169861A patent/JP4357709B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001352242A (ja) | 2001-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0981204A2 (en) | Self-calibrating analog-to-digital converter | |
| EP3567720B1 (en) | Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage | |
| US7486218B2 (en) | Cyclic analog-to-digital converter | |
| US6229472B1 (en) | A/D converter | |
| JP5051265B2 (ja) | Ａ／ｄ変換器および信号処理回路 | |
| JP4397510B2 (ja) | パイプライン型ａ／ｄコンバータ | |
| JP3765797B2 (ja) | パイプライン型アナログ・ディジタル変換器 | |
| CN111200437B (zh) | A/d转换器 | |
| CA2036204C (en) | Analog/digital converter operating by the expanded parallel method | |
| JP4684028B2 (ja) | パイプラインａ／ｄ変換器 | |
| JP3657218B2 (ja) | 差動入力ａ／ｄ変換器 | |
| JP4357709B2 (ja) | パイプライン型ａ／ｄコンバータ | |
| US6977606B2 (en) | Pipelined analog-to-digital converter | |
| US5355135A (en) | Semi-flash A/D converter using switched capacitor comparators | |
| KR100294787B1 (ko) | 개방루프차동증폭기를갖는서브레인지아날로그/디지털컨버터 | |
| JP4314275B2 (ja) | Ａ／ｄ変換器及びａ／ｄ変換方法 | |
| EP1398880A2 (en) | Analog-digital conversion circuit | |
| JP3816240B2 (ja) | パイプライン型ａ／ｄコンバータ | |
| JP4061033B2 (ja) | Ａ／ｄ変換器および半導体集積回路 | |
| US7746261B2 (en) | Variable gain amplifier and D/A converter | |
| JP5287325B2 (ja) | アナログデジタル変換器およびアナログデジタル変換方法 | |
| JP3942383B2 (ja) | アナログ−デジタル変換回路 | |
| JP2011120001A (ja) | アナログ−デジタル変換器 | |
| JP2001168713A (ja) | Ａｄコンバータ回路 | |
| JP3086638B2 (ja) | デジタル−アナログ変換回路およびアナログ−デジタル変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090805 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |