KR102054368B1 - 표시장치 및 그 구동 방법 - Google Patents

표시장치 및 그 구동 방법 Download PDF

Info

Publication number
KR102054368B1
KR102054368B1 KR1020130107996A KR20130107996A KR102054368B1 KR 102054368 B1 KR102054368 B1 KR 102054368B1 KR 1020130107996 A KR1020130107996 A KR 1020130107996A KR 20130107996 A KR20130107996 A KR 20130107996A KR 102054368 B1 KR102054368 B1 KR 102054368B1
Authority
KR
South Korea
Prior art keywords
leakage current
pixel
current
voltage
data line
Prior art date
Application number
KR1020130107996A
Other languages
English (en)
Other versions
KR20150029176A (ko
Inventor
안희선
권오조
민경율
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130107996A priority Critical patent/KR102054368B1/ko
Priority to US14/161,364 priority patent/US9019180B2/en
Publication of KR20150029176A publication Critical patent/KR20150029176A/ko
Application granted granted Critical
Publication of KR102054368B1 publication Critical patent/KR102054368B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0693—Calibration of display systems

Abstract

표시 장치는 복수의 화소, 상기 복수의 화소에 연결되어 있는 복수의 데이터 라인 중 적어도 하나에 연결되고, 상기 적어도 하나의 데이터 라인에 흐르는 누설전류에 대응하는 전압을 저장하고, 상기 누설전류에 대응하는 전압에 따라 상기 적어도 하나의 데이터 라인으로부터 접지로 상기 누설전류를 흘려보내는 누설전류 보상부, 및 상기 누설전류 보상부에 연결되고, 상기 적어도 하나의 데이터 라인에 흐르는 측정 전류에서 상기 누설전류가 제외된 화소 전류를 수신하고, 상기 화소 전류에 대응하는 화소 전압과 기준 전압의 차이값을 출력하는 적분부를 포함한다.

Description

표시장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEROF}
본 발명은 표시장치 및 그 구동 방법에 관한 것으로, 보다 상세하게는 누설전류를 보상하여 정확한 화소 전류를 측정할 수 있는 표시 장치 및 그 구동 방법에 관한 것이다.
유기 발광 표시 장치는 전류 또는 전압에 의해 휘도가 제어되는 유기 발광 다이오드(Organic Light Emitting Diode, OLED)를 이용한다. 유기 발광 다이오드는 전계를 형성하는 양극층 및 음극층, 전계에 의해 발광하는 유기 발광재료를 포함한다.
통상적으로, 유기 발광 표시 장치는 유기 발광 다이오드를 구동하는 방식에 따라 패시브 매트릭스형 OLED(PMOLED)와 액티브 매트릭스형 OLED(AMOLED)로 분류된다.
이 중 해상도, 콘트라스트, 동작속도의 관점에서 단위 화소마다 선택하여 점등하는 AMOLED가 주류가 되고 있다.
유기 발광 다이오드는 사용 기간이 늘어남에 따라 열화될 수 있으며, 열화된 유기 발광 다이오드는 화소 전류에 의한 발광량이 초기와 달리지게 된다. 이에 따라, 유기 발광 표시 장치의 화질이 떨어지게 된다.
유기 발광 다이오드의 열화를 보상하기 위한 다양한 방법이 개발되고 있다. 그 중에서 화소 전류를 측정하여 유기 발광 다이오드의 열화 정도는 검출하는 방법이 있다. 화소 전류를 측정함에 있어서, 측정된 화소 전류에는 누설 전류가 포함되게 된다. 측정된 화소 전류에서 누설 전류를 보상하여야 정확한 화소 전류가 측정되게 되는데, 누설 전류를 정확하게 측정하는 것은 쉽지 않다.
또한, 최근에는 유기 발광 표시 장치가 대형화되고 있으며, 이에 따라 저항과 커패시턴스 성분이 증가하게 되고 화소 전류를 측정하는데 필요한 시간도 증가하게 된다. 결국, 화소 전류를 측정하여 유기 발광 다이오드의 열화를 정확하게 검출하는데 어려움이 발생한다.
본 발명이 해결하고자 하는 기술적 과제는 누설전류를 보상하여 정확한 화소 전류를 측정함으로써 화소의 열화를 정확하게 검출할 수 있는 표시 장치 및 그 구동 방법을 제공함에 있다.
본 발명의 일 실시예에 따른 표시 장치는 복수의 화소, 상기 복수의 화소에 연결되어 있는 복수의 데이터 라인 중 적어도 하나에 연결되고, 상기 적어도 하나의 데이터 라인에 흐르는 누설전류에 대응하는 전압을 저장하고, 상기 누설전류에 대응하는 전압에 따라 상기 적어도 하나의 데이터 라인으로부터 접지로 상기 누설전류를 흘려보내는 누설전류 보상부, 및 상기 누설전류 보상부에 연결되고, 상기 적어도 하나의 데이터 라인에 흐르는 측정 전류에서 상기 누설전류가 제외된 화소 전류를 수신하고, 상기 화소 전류에 대응하는 화소 전압과 기준 전압의 차이값을 출력하는 적분부를 포함한다.
상기 누설전류 보상부는 누설전류 보상 회로를 포함하고, 상기 누설전류 보상 회로는, 데이터 라인에 연결된 제1 노드에 연결되어 있는 일 전극, 제2 노드에 연결되어 있는 게이트 전극 및 하이 레벨 전압에 연결되어 있는 타 전극을 포함하는 제1 트랜지스터, 상기 제1 노드에 연결되어 있는 제1 입력단 및 기준 전압이 인가되는 제2 입력단을 포함하는 제1 차동 증폭기, 제1 스위칭 제어 신호가 인가되는 게이트 전극, 상기 차동 증폭기의 출력단에 연결되어 있는 일 전극 및 상기 제2 노드에 연결되어 있는 타 전극을 포함하는 제2 트랜지스터, 상기 하이 레벨 전압에 연결되어 있는 일 전극 및 상기 제2 노드에 연결되어 있는 타 전극을 포함하는 제1 커패시터, 및 상기 제1 노드와 접지 사이에 연결되고, 상기 제1 노드로부터 정해진 전류량을 상기 접지로 흘려보내는 바이어스 회로를 포함할 수 있다.
상기 누설전류 보상 회로는, 제2 스위칭 제어 신호가 인가되는 게이트 전극, 상기 제1 노드에 연결되어 있는 일 전극 및 상기 적분부에 연결되어 있는 타 전극을 포함하는 제3 트랜지스터를 더 포함할 수 있다.
상기 적분부는 적분 회로를 포함하고, 상기 적분 회로는, 상기 기준 전압이 인가되는 제1 입력단, 상기 제3 트랜지스터의 타 전극에 연결되어 있는 제2 입력단 및 출력단을 포함하는 제2 차동 증폭기, 및 상기 제2 차동 증폭기의 제2 입력단에 연결되어 있는 일 전극 및 상기 제2 차동 증폭기의 출력단에 연결되어 있는 타 전극을 포함하는 제2 커패시터를 포함할 수 있다.
상기 누설전류 보상 회로 및 상기 적분 회로는 상기 복수의 데이터 라인에 대응하는 수로 마련되고, 상기 누설전류 보상 회로 및 상기 적분 회로는 상기 복수의 데이터 라인 각각에 연결되어 있을 수 있다.
상기 누설전류 보상부는, 제2 스위칭 제어 신호가 인가되는 게이트 전극, 상기 제1 노드에 연결되어 있는 일 전극 및 상기 적분부에 연결되어 있는 타 전극을 포함하는 제3 트랜지스터, 및 제3 스위칭 제어 신호가 인가되는 게이트 전극, 하나의 데이터 라인에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제4 트랜지스터를 더 포함할 수 있다.
상기 누설전류 보상부에 포함된 제1 커패시터에 데이터 라인의 누설전류에 대응하는 전압이 저장되고, 상기 데이터 라인에 흐르는 측정 전류에서 상기 데이터 라인의 누설전류가 제외된 화소 전류에 대응하는 화소 전압과 기준 전압의 차이값을 출력하는 동작이 상기 복수의 데이터 라인에 대해 순차적으로 수행될 수 있다.
상기 누설전류 보상 회로는, 홀수의 데이터 라인에 연결되어 있는 제1 누설전류 보상 회로, 및 짝수의 데이터 라인에 연결되어 있는 제2 누설전류 보상 회로를 포함할 수 있다.
상기 누설전류 보상부는, 상기 복수의 데이터 라인 각각에 연결되어 있는 복수의 제3 트랜지스터 및 복수의 제4 트랜지스터를 더 포함할 수 있다.
상기 제1 누설전류 보상 회로에 포함된 제1 커패시터에 상기 홀수의 데이터 라인의 누설전류에 대응하는 전압이 저장될 때, 상기 짝수의 데이터 라인에 흐르는 측정 전류에서 상기 짝수의 데이터 라인의 누설전류가 제외된 화소 전류에 대응하는 화소 전압과 기준 전압의 차이값이 출력될 수 있다.
상기 제2 누설전류 보상 회로에 포함된 제1 커패시터에 상기 짝수의 데이터 라인의 누설전류에 대응하는 전압이 저장될 때, 상기 홀수의 데이터 라인에 흐르는 측정 전류에서 상기 홀수의 데이터 라인의 누설전류가 제외된 화소 전류에 대응하는 화소 전압과 기준 전압의 차이값이 출력될 수 있다.
본 발명의 다른 실시예에 따른 표시 장치의 구동 방법은 화소에 연결되어 있는 데이터 라인에 흐르는 누설전류에 대응하는 전압을 저장하는 단계, 상기 누설전류에 대응하는 전압에 따라 상기 데이터 라인으로부터 접지로 상기 누설전류를 흘려보내는 단계, 상기 데이터 라인에 측정 전류를 흘리는 단계, 상기 측정 전류에서 상기 누설 전류가 제외된 화소 전류를 수신하는 단계, 및 상기 화소 전류에 대응하는 화소 전압과 기준 전압의 차이값을 출력하는 단계를 포함한다.
상기 데이터 라인에 흐르는 누설전류에 대응하는 전압을 저장하는 단계는, 상기 데이터 라인에 연결된 제1 노드의 전압과 기준 전압의 차이값을 제2 노드에 인가하는 단계를 포함할 수 있다.
상기 누설전류에 대응하는 전압에 따라 상기 데이터 라인으로부터 접지로 상기 누설전류를 흘려보내는 단계는, 상기 제2 노드의 전압에 따라 하이 레벨 전압으로부터 상기 제1 노드로 전류를 흘리는 단계, 및 상기 제1 노드에서 상기 접지로 정해진 전류량의 전류를 흘리는 단계를 포함할 수 있다.
상기 화소 전류에 대응하는 화소 전압과 기준 전압의 차이값을 출력하는 단계는, 상기 기준 전압이 인가되는 제1 입력단 및 상기 화소 전압이 인가되는 제2 입력단을 포함하는 차동 증폭기를 이용하여 상기 화소 전압과 상기 기준 전압의 차이값을 출력하는 단계를 포함할 수 있다.
상기 화소에 연결되어 있는 데이터 라인에 흐르는 누설전류에 대응하는 전압을 저장하는 단계, 상기 누설전류에 대응하는 전압에 따라 상기 데이터 라인으로부터 접지로 상기 누설전류를 흘려보내는 단계, 상기 데이터 라인에 측정 전류를 흘리는 단계, 상기 측정 전류에서 상기 누설 전류가 제외된 화소 전류를 수신하는 단계, 및 상기 화소 전류에 대응하는 화소 전압과 기준 전압의 차이값을 출력하는 단계는 하나의 화소행에서 데이터 라인으로 순차적으로 수행될 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치의 구동 방법은 홀수의 데이터 라인에 흐르는 누설전류에 대응하는 전압을 저장할 때, 짝수의 데이터 라인에 흐르는 측정 전류에서 상기 짝수의 데이터 라인의 누설전류가 제외된 화소 전류에 대응하는 화소 전압과 기준 전압의 차이값이 출력되는 단계, 및 상기 짝수의 데이터 라인의 누설전류에 대응하는 전압이 저장될 때, 상기 홀수의 데이터 라인에 흐르는 측정 전류에서 상기 홀수의 데이터 라인의 누설전류가 제외된 화소 전류에 대응하는 화소 전압과 기준 전압의 차이값이 출력되는 단계를 포함한다.
누설 전류를 보상하여 정확한 화소 전류를 측정할 수 있다. 이에 따라, 화소의 열화를 정확하게 검출할 수 있다.
복수의 화소에 대해 누설 전류가 보상된 화소 전류를 빠르게 검출할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 화소를 나타내는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 누설전류 보상부 및 적분부를 나타내는 블록도이다.
도 4는 본 발명의 일 실시예에 따른 누설전류 보상부 및 적분부를 나타내는 회로도이다.
도 5는 본 발명의 다른 실시예에 따른 누설전류 보상부 및 적분부를 나타내는 블록도이다.
도 6은 본 발명의 다른 실시예에 따른 누설전류 보상부 및 적분부를 나타내는 회로도이다.
도 7은 도 5의 누설전류 보상부 및 적분부의 동작을 설명하기 위한 타이밍도이다.
도 8은 본 발명의 또 다른 실시예에 따른 누설전류 보상부 및 적분부를 나타내는 블록도이다.
도 9는 도 8의 누설전류 보상부 및 적분부의 동작을 설명하기 위한 타이밍도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 나타내는 블록도이다.
도 1을 참조하면, 표시장치(10)는 신호 제어부(100), 주사 구동부(200), 데이터 구동부(300), 전원 공급부(400), 표시부(500), 열화 보상부(600), 누설전류 보상부(700) 및 적분부(800)를 포함한다.
신호 제어부(100)는 외부 장치로부터 입력되는 영상 신호(ImS) 및 동기 신호를 수신한다. 영상 신호(ImS)는 복수의 화소의 휘도(luminance) 정보를 담고 있다. 휘도는 정해진 수효, 예를 들어, 1024(=210), 256(=28) 또는 64(=26)개의 계조(gray)를 가지고 있다. 동기 신호는 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클록 신호(MCLK)를 포함한다.
신호 제어부(100)는 영상 신호(ImS), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클록 신호(MCLK)에 따라 제1 내지 제4 구동 제어신호(CONT1 내지 CONT4) 및 영상 데이터 신호(ImD)를 생성한다. 신호 제어부(100)는 수직 동기 신호(Vsync)에 따라 프레임 단위로 영상 신호(ImS)를 구분하고, 수평 동기 신호(Hsync)에 따라 주사 라인 단위로 영상 신호(ImS)를 구분하여 영상 데이터(ImD)를 생성한다. 신호 제어부(100)는 영상 데이터(ImD)를 제1 구동 제어신호(CONT1)와 함께 데이터 구동부(300)로 전달한다.
표시부(500)는 복수의 화소를 포함하는 표시 영역이다. 표시부(500)에는 대략 행 방향으로 연장되어 서로가 거의 평행한 복수의 주사 라인, 대략 열 방향으로 연장되어 서로가 거의 평행한 복수의 데이터 라인, 복수의 전원 라인 및 복수의 감지 라인이 복수의 화소에 연결되도록 형성된다. 복수의 화소는 대략 행렬의 형태로 배열된다.
주사 구동부(200)는 복수의 주사 라인에 연결되고, 제2 구동 제어신호(CONT2)에 따라 복수의 주사 신호(S[1]~S[n])를 생성한다. 주사 구동부(200)는 복수의 주사 라인에 게이트 온 전압의 주사 신호(S[1]~S[n])를 순차적으로 인가할 수 있다.
데이터 구동부(300)는 복수의 데이터 라인에 연결되고, 제1 구동 제어신호(CONT1)에 따라 입력된 영상 데이터(ImD)를 샘플링 및 홀딩하고, 복수의 데이터 라인 각각에 복수의 데이터 신호(data[1]~data[m])를 전달한다. 데이터 구동부(300)는 게이트 온 전압의 주사 신호(S[1]~S[n])에 대응하여 복수의 데이터 라인에 소정의 전압 범위를 갖는 데이터 신호(data[1]~data[m])를 인가한다.
전원 공급부(400)는 제3 구동 제어신호(CONT3)에 따라 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)의 레벨을 결정하여 복수의 화소에 연결된 복수의 전원 라인에 공급한다. 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)은 화소의 구동 전류를 제공한다.
열화 보상부(600)는 복수의 감지 라인에 연결되고, 제4 구동 제어 신호(CONT4)에 따라 복수의 감지 신호(SE[1]~SE[n])를 생성한다. 열화 보상부(600)는 게이트 온 전압의 감지 신호(SE[1]~SE[n])를 순차적으로 인가할 수 있다. 그리고 열화 보상부(600)는 제4 구동 제어 신호(CONT4)에 따라 스위칭 제어신호(SWC)를 누설전류 보상부(700)에 인가한다.
누설전류 보상부(700)는 복수의 데이터 라인에 연결되고, 복수의 데이터 라인에 흐르는 측정 전류(Isense)를 측정한다. 누설전류 보상부(700)는 스위칭 제어신호(SWC)에 따라 복수의 데이터 라인 중 적어도 하나에 선택적으로 연결될 수 있다. 누설전류 보상부(700)는 복수의 데이터 라인에 흐르는 누설전류(I_leak)에 대응하는 전압을 저장하고, 누설전류(I_leak)에 대응하는 전압에 따라 데이터 라인으로부터 접지로 누설전류(I_leak)를 흘려보내어 복수의 데이터 라인에 흐르는 누설전류(I_leak)를 보상한다. 누설전류 보상부(700)는 측정 전류(Isense)에서 누설전류(I_leak)가 제외된 화소 전류(Ipx)를 적분부(800)에 전달한다.
적분부(800)는 데이터 라인에 흐르는 측정 전류(Isense)에서 누설전류(I_leak)가 제외된 화소 전류(Ipx)를 수신한다. 적분부(800)는 화소 전류(Ipx)에 대응하는 화소 전압과 기준 전압(Vset)의 차이값(OUT)을 출력한다. 적분부(800)는 화소 전압과 기준 전압(Vset)의 차이값(OUT)을 열화 보상부(600)에 전달한다.
열화 보상부(600)는 화소 전압과 기준 전압(Vset)의 차이값(OUT)에 따라 화소의 열화 정도를 검출하고, 화소의 열화 정도를 지시하는 열화 정보(Deg)를 신호 제어부(100)에 전달한다.
신호 제어부(100)는 화소의 열화 정보(Deg)를 반영하여 영상 데이터(ImD)를 생성할 수 있다.
상술한 구동 장치(100, 200, 300, 400, 600, 700, 800) 각각은 적어도 하나의 집적 회로 칩의 형태로 표시부(500) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film) 위에 장착되거나 TCP(tape carrier package)의 형태로 표시부(500)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board) 위에 장착되거나, 표시부(500)에 집적될 수 있다.
도 2는 본 발명의 일 실시예에 따른 화소를 나타내는 회로도이다.
도 2를 참조하면, 표시 장치(10)에 포함된 복수의 화소 중에서 i번째 행 및 j번째 열에 위치하는 화소(PX)를 나타낸다(1≤i≤n, 1≤j≤m).
화소(PX)는 유기 발광 다이오드(OLED) 및 유기발광 다이오드(OLED)를 제어하기 위한 화소 회로(10)를 포함한다. 화소 회로(10)는 스위칭 트랜지스터(M1), 구동 트랜지스터(M2), 감지 트랜지스터(M3) 및 유지 커패시터(Cst)를 포함한다.
스위칭 트랜지스터(M1)는 주사 라인(Si)에 연결되어 있는 게이트 전극, 데이터 라인(Dj)에 연결되어 있는 일단 및 구동 트랜지스터(M2)의 게이트 전극에 연결되어 있는 타단을 포함한다.
구동 트랜지스터(M2)는 스위칭 트랜지스터(M1)의 타단에 연결되는 게이트 전극, 제1 전원 전압(ELVDD)에 연결되어 있는 일단 및 유기 발광 다이오드(OLED)에 연결되는 타단을 포함한다.
감지 트랜지스터(M3)는 감지 라인(SEi)에 연결되는 게이트 전극, 구동 트랜지스터(M2)의 타단에 연결되어 있는 일단 및 데이터 라인(Dj)에 연결되어 있는 타단을 포함한다.
유지 커패시터(Cst)는 구동 트랜지스터(M2)의 게이트전극에 연결되어 있는 일단 및 제1 전원 전압(ELVDD)에 연결되어 있는 타단을 포함한다. 유지 커패시터(Cst)는 구동 트랜지스터(M2)의 게이트 전극에 인가되는 데이터 전압을 충전하고 스위칭 트랜지스터(M1)가 턴-오프된 뒤에도 이를 유지한다.
유기 발광 다이오드(OLED)는 구동 트랜지스터(M2)의 타단에 연결되는 애노드 전극 및 제2 전원 전압(ELVSS)에 연결되어 있는 캐소드 전극을 포함한다. 유기 발광 다이오드(OLED)는 기본색(primary color) 중 하나의 빛을 내는 유기 발광층을 포함한다. 기본색의 예로는 적색, 녹색, 청색의 삼원색을 들 수 있으며, 이들 삼원색의 공간적 합 또는 시간적 합으로 원하는 색상이 표시될 수 있다.
유기 발광층은 저분자 유기물 또는 PEDOT(Poly 3,4-ethylenedioxythiophene) 등의 고분자 유기물로 이루어질 수 있다. 또한, 유기 발광층은 발광층과, 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transporting layer, HTL), 전자 수송층(electron transporting layer, ETL), 및 전자 주입층(electron injection layer, EIL) 중 하나 이상을 포함하는 다중막으로 형성될 수 있다. 이들 모두를 포함할 경우, 정공 주입층이 양극인 화소 전극 상에 배치되고, 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층된다.
유기 발광층은 적색을 발광하는 적색 유기 발광층, 녹색을 발광하는 녹색 유기 발광층 및 청색을 발광하는 청색 유기 발광층을 포함할 수 있으며, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층은 각각 적색 화소, 녹색 화소 및 청색 화소에 형성되어 컬러 화상을 구현하게 된다.
또한, 유기 발광층은 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소에 모두 함께 적층하고, 각 화소별로 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수 있다. 다른 예로, 백색을 발광하는 백색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소 모두에 형성하고, 각 화소별로 각각 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수도 있다. 백색 유기 발광층과 색필터를 이용하여 컬러 화상을 구현하는 경우, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 각각의 개별 화소 즉, 적색 화소, 녹색 화소 및 청색 화소에 증착하기 위한 증착 마스크를 사용하지 않아도 된다.
다른 예에서 설명한 백색 유기 발광층은 하나의 유기 발광층으로 형성될 수 있음은 물론이고, 복수 개의 유기 발광층을 적층하여 백색을 발광할 수 있도록 한 구성까지 포함한다. 예로, 적어도 하나의 옐로우 유기 발광층과 적어도 하나의 청색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 시안 유기 발광층과 적어도 하나의 적색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 마젠타 유기 발광층과 적어도 하나의 녹색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성 등도 포함할 수 있다.
스위칭 트랜지스터(M1), 구동 트랜지스터(M2) 및 감지 트랜지스터(M3)는 p-채널 전계 효과 트랜지스터일 수 있다. 이때, 스위칭 트랜지스터(M1), 구동 트랜지스터(M2) 및 감지 트랜지스터(M3)를 턴-온시키는 게이트 온 전압은 로우 레벨 전압이고 턴-오프시키는 게이트 오프 전압은 하이 레벨 전압이다.
여기서는 p-채널 전계 효과 트랜지스터를 나타내었으나, 스위칭 트랜지스터(M1), 구동 트랜지스터(M2) 및 감지 트랜지스터(M3) 중 적어도 어느 하나는 n-채널 전계 효과 트랜지스터일 수 있다. 이때, n-채널 전계 효과 트랜지스터를 턴-온시키는 게이트 온 전압은 하이 레벨 전압이고 턴-오프시키는 게이트 오프 전압은 로우 레벨 전압이다.
주사 라인(Si)으로 게이트 온 전압의 주사 신호(S[i])가 인가되면 스위칭 트랜지스터(M1)가 턴-온되고, 데이터 라인(Dj)으로 인가되는 데이터 신호가 턴-온된 스위칭 트랜지스터(M1)를 통해 유지 커패시터(Cst)의 일단으로 인가되어 유지 커패시터(Cst)를 충전시킨다. 구동 트랜지스터(M2)는 유지 커패시터(Cst)에 충전된 전압에 대응하여 제1 전원 전압(ELVDD)으로부터 유기 발광 다이오드(OLED)로 흐르는 화소 전류를 제어한다. 유기 발광 다이오드(OLED)는 구동 트랜지스터(M2)를 통하여 흐르는 화소 전류의 전류량에 대응하는 빛으로 발광한다.
표시 장치(10)가 영상을 표시하는 일반 구동시에는 감지 라인(SEi)에 게이트 오프 전압의 감지 신호(SE[i])가 인가되고 감지 트랜지스터(M3)는 턴 오프된다.
한편, 표시 장치(10)가 복수의 화소(PX)의 열화를 보상하기 위하여 복수의 화소(PX) 각각의 화소 전류를 측정하는 보상 구동시에는 감지 라인(SEi)에 게이트 온 전압의 감지 신호(SE[i])가 인가되고 감지 트랜지스터(M3)가 턴 온된다. 턴 온된 감지 트랜지스터(M3)를 통해 화소 전류가 데이터 라인(Dj)으로 흐르게 된다.
이제, 누설전류 보상부(700) 및 적분부(800)의 상세한 구성에 대하여 설명한다.
도 3은 본 발명의 일 실시예에 따른 누설전류 보상부 및 적분부를 나타내는 블록도이다. 도 4는 본 발명의 일 실시예에 따른 누설전류 보상부 및 적분부를 나타내는 회로도이다.
도 3 및 4를 참조하면, 누설전류 보상부(700)는 복수의 데이터 라인(D1~Dm) 각각에 연결되어 있는 복수의 누설전류 보상 회로(700-1, 700-2, ..., 700-m)를 포함한다. 적분부(800)는 복수의 데이터 라인(D1~Dm) 각각에 연결되어 있는 복수의 적분 회로(800-1, 800-2, ..., 800-m)를 포함한다. 복수의 누설전류 보상 회로(700-1, 700-2, ..., 700-m) 각각은 복수의 적분 회로(800-1, 800-2, ..., 800-m)에 각각 연결된다.
j 번째 데이터 라인(Dj)에 연결되는 누설전류 보상 회로(700-j) 및 이에 연결된 적분 회로(800-j)의 구성에 대하여 설명한다(1≤j≤m).
누설전류 보상 회로(700-j)는 제1 트랜지스터(M11), 제2 트랜지스터(M12), 제3 트랜지스터(M13), 제1 커패시터(C11), 제1 차동 증폭기(Amp1) 및 바이어스 회로(Ibias)를 포함한다.
제1 트랜지스터(M11)는 제2 노드(N12)에 연결되어 있는 게이트 전극, 하이 레벨 전압(VGH)에 연결되어 있는 일 전극 및 제1 노드(N11)에 연결되어 있는 타 전극을 포함한다. 제1 노드(N11)는 데이터 라인(Dj)에 연결된다.
제2 트랜지스터(M12)는 제1 스위칭 제어신호(SWC1[j])가 인가되는 게이트 전극, 제1 차동 증폭기(Amp1)의 출력단에 연결되어 있는 일 전극 및 제2 노드(N12)에 연결되어 있는 타 전극을 포함한다.
제3 트랜지스터(M13)는 제2 스위칭 제어신호(SWC2[j])가 인가되는 게이트 전극, 제1 노드(N11)에 연결되어 있는 일 전극 및 적분 회로(800-j)에 연결되어 있는 타 전극을 포함한다.
제1 커패시터(C11)는 하이 레벨 전압(VGH)에 연결되어 있는 일 전극 및 제2 노드(N12)에 연결되어 있는 타 전극을 포함한다.
제1 차동 증폭기(Amp1)는 제1 노드(N11)에 연결되어 있는 제1 입력단(+), 기준 전압(Vset)이 인가되는 제2 입력단(-) 및 제2 트랜지스터(M12)의 일 전극에 연결되어 있는 출력단을 포함한다.
바이어스 회로(Ibias)는 제1 노드(N11)와 접지 사이에 연결되고, 제1 노드(N11)로부터 정해진 전류량을 접지로 흘려보낸다.
적분 회로(800-j)는 제2 차동 증폭기(Amp2) 및 제2 커패시터(C12)를 포함한다.
제2 차동 증폭기(Amp2)는 기준 전압(Vset)이 인가되는 제1 입력단(+), 제3 트랜지스터(M13)의 타 전극에 연결되어 있는 제2 입력단(-), 및 화소 전압과 기준 전압(Vset)의 차이값(OUTj)이 출력되는 출력단을 포함한다.
제2 커패시터(C12)는 제2 차동 증폭기(Amp2)의 제2 입력단(-)에 연결되어 있는 일 전극 및 제2 차동 증폭기(Amp2)의 출력단에 연결되어 있는 타 전극을 포함한다.
누설전류 보상 회로(700-j) 및 적분 회로(800-j)의 동작에 대하여 설명한다.
누설전류를 감지 및 저장하기 위한 제1 기간 동안, 제1 스위칭 제어 신호(SWC1[j])가 게이트 온 전압으로 인가되고, 제2 스위칭 제어 신호(SWC2[j])가 게이트 오프 전압으로 인가된다. 이때, 데이터 라인(Dj)에는 데이터 신호가 인가되지 않는다. 데이터 라인(Dj)에 연결되어 있는 복수의 화소(PX)에 포함된 감지 트랜지스터(M3)의 게이트 전극에는 게이트 오프 전압의 감지 신호(SE[i])가 인가될 수 있다. 게이트 온 전압의 제1 스위칭 제어 신호(SWC1[j])에 의해 제2 트랜지스터(M12)가 턴 온된다. 제2 트랜지스터(M12)가 턴 온됨에 따라 제2 노드(N12)의 전압은 데이터 라인(Dj)의 누설전류(I_leak)가 누설전류 보상 회로(700-j)로 흐르도록 하는 전압된다. 제2 노드(N12)의 전압은 제1 커패시터(C11)에 저장된다.
예를 들어, 바이어스 회로(Ibias)가 제1 노드(N11)로부터 접지로 10uA의 전류를 일정하게 흘려보내고, 누설전류(I_leak)가 1uA라고 가정하자. 이때, 제2 노드(N12)의 전압은 제1 트랜지스터(M11)가 하이 레벨 전압(VGH)으로부터 제1 노드(N11)로 9uA의 전류가 흐르도록 하는 전압이 된다. 바이어스 회로(Ibias)가 제1 노드(N11)로부터 접지로 10uA의 전류를 흘려보내고, 제1 트랜지스터(M11)가 제1 노드(N11)로 9uA의 전류를 흘려보내므로, 데이터 라인(Dj)에서는 제1 노드(N11)로 누설전류(I_leak)에 해당하는 1uA의 전류가 흐르게 된다.
만일, 바이어스 회로(Ibias)를 통해 제1 노드(N11)로부터 접지로 흐르는 전류량보다 많은 전류량이 제1 노드(N11)로 흐르는 경우에는 제1 노드(N11)의 전압이 상승하게 된다. 제1 노드(N11)의 전압이 상승하게 되면 제1 차동 증폭기(Amp1)의 제1 입력단(+)에 입력되는 전압이 상승하게 되고, 제1 차동 증폭기(Amp1)에서 제2 노드(N12)로 출력되는 전압이 상승하게 된다. 제2 노드(N12)의 전압이 상승하게 되면 제1 트랜지스터(M11)는 상승된 전압에 대응하여 하이 레벨 전압(VGH)으로부터 제1 노드(N11)로 흐르는 전류량을 감소시키게 된다. 결국, 제1 노드(N11)로 흐르는 전류량이 줄어들게 된다.
반대로, 바이어스 회로(Ibias)를 통해 제1 노드(N11)로부터 접지로 흐르는 전류량보다 적은 전류량이 제1 노드(N11)로 흐르는 경우에는 제1 노드(N11)의 전압이 감소하게 된다. 제1 노드(N11)의 전압이 감소하게 되면 제1 차동 증폭기(Amp1)의 제1 입력단(+)에 입력되는 전압이 감소하게 되고, 제1 차동 증폭기(Amp1)에서 제2 노드(N12)로 출력되는 전압이 감소하게 된다. 제2 노드(N12)의 전압이 감소하게 되면 제1 트랜지스터(M11)는 감소된 전압에 대응하여 하이 레벨 전압(VGH)으로부터 제1 노드(N11)로 흐르는 전류량을 증가시키게 된다. 결국, 제1 노드(N11)로 흐르는 전류량이 증가하게 된다.
결과적으로, 바이어스 회로(Ibias)를 통해 제1 노드(N11)에서 접지로 흐르는 전류량에서 누설전류(I_leak)를 뺀 전류량이 제1 트랜지스터(M11)를 통해 제1 노드(N11)로 흐르게 된다.
제1 기간 이후 화소의 열화를 측정하기 위한 제2 기간 동안, 제1 스위칭 제어 신호(SWC1[j])는 게이트 오프 전압으로 인가되고, 제2 스위칭 제어 신호(SWC2[j])가 게이트 온 전압으로 인가된다. 제1 스위칭 제어 신호(SWC1[j])가 게이트 오프 전압으로 인가됨에 따라 제2 트랜지스터(M12)는 턴 오프되고, 제2 노드(N12)의 전압은 제1 커패시터(C11)에 저장된 전압으로 유지된다. 이때, 데이터 라인(Dj)에 연결되어 있는 복수의 화소(PX) 중에서 열화를 측정하고자 하는 화소(PX)에 포함된 감지 트랜지스터(M3)의 게이트 전극에 게이트 온 전압의 감지 신호(SE[i])가 인가된다. 이때, 화소(PX)에 포함된 구동 트랜지스터(M2)의 게이트 전극에는 미리 정해진 전압의 데이터 신호가 인가된 상태이다. 화소(PX)의 감지 트랜지스터(M3)가 턴 온됨에 따라 구동 트랜지스터(M2)를 통해 유기 발광 다이오드(OLED)로 흐르는 화소 전류(Ipx)가 감지 트랜지스터(M3)를 통해 데이터 라인(Dj)에 인가된다. 데이터 라인(Dj)에는 화소 전류(Ipx)와 누설전류(I_leak)가 합쳐진 측정 전류(Isense)가 흐르게 된다. 바이어스 회로(Ibias)는 정해진 전류량을 제1 노드(N11)에서 접지로 흘려보내고 있고, 제1 트랜지스터(M11)는 바이어스 회로(Ibias)를 통해 제1 노드(N11)에서 접지로 흐르는 전류량에서 누설전류(I_leak)를 뺀 전류량을 제1 노드(N11)로 흘려보내고 있기 때문에 누설전류(I_leak)에 해당하는 전류가 데이터 라인(Dj)에서 제1 노드(N11)로 흐르게 된다. 결국, 측정 전류(Isense)에서 누설전류(I_leak)를 뺀 전류, 즉 화소 전류(Ipx)가 적분 회로(800-j)로 흐르게 된다.
화소 전류(Ipx)는 제2 커패시터(C12)를 충전시키고, 제2 커패시터(C12)에는 화소 전류(Ipx)에 대응하는 화소 전압이 충전된다. 즉, 제2 차동 증폭기(Amp2)의 제2 입력단(-)는 화소 전류(Ipx)에 대응하는 화소 전압이 입력되고, 기준 전압(Vset)과 화소 전압의 차이값(OUTj)이 출력된다. 화소 전압은 미리 정해진 전압의 데이터 신호에 대응되는 전압인데, 화소 전압은 화소(PX)가 열화됨에 따라 달라지게 된다. 따라서, 기준 전압(Vset)과 화소 전압의 차이값(OUTj)을 측정함으로써 화소(PX)의 열화 정도가 검출될 수 있다.
열화 보상부(600)는 복수의 감지 라인에 게이트 온 전압의 감지 신호(SE[1]~SE[n])를 순차적으로 인가하여 상술한바 같이 복수의 화소 각각의 열화 정도를 검출할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 누설전류 보상부 및 적분부를 나타내는 블록도이다. 도 6은 본 발명의 다른 실시예에 따른 누설전류 보상부 및 적분부를 나타내는 회로도이다. 도 7은 도 5의 누설전류 보상부 및 적분부의 동작을 설명하기 위한 타이밍도이다.
도 5 내지 7을 참조하면, 누설전류 보상부(700)는 복수의 데이터 라인(D1~Dm) 각각에 연결되어 있는 복수의 제3 트랜지스터(M23d1, M23d2, M23d3, M23d4, ...) 및 복수의 제4 트랜지스터(M24d1, M24d2, M24d3, M24d4, ...)를 포함한다. 그리고 누설전류 보상부(700)는 홀수의 데이터 라인(D1, D3, ...)에 연결되어 있는 제1 누설전류 보상 회로(700-1) 및 짝수의 데이터 라인(D2, D4, ...)에 연결되어 있는 제2 누설전류 보상 회로(700-2)를 포함한다. 적분부(800)는 하나의 적분 회로를 포함한다. 적분부(800)는 복수의 데이터 라인(D1~Dm) 각각에 연결된다. 제1 누설전류 보상 회로(700-1) 및 제2 누설전류 보상 회로(700-2)는 적분부(800)에 연결된다.
홀수의 데이터 라인(D1, D3, ...)에 연결되어 있는 제4 스위칭 트랜지스터(M24d1, M24d3, ...)는 제3 스위칭 제어 신호(SWC3[1], SWC3[3], ...)가 인가되는 게이트 전극, 홀수의 데이터 라인(D1, D3, ...)에 연결되어 있는 일 전극 및 제1 누설전류 보상 회로(700-1)에 연결되어 있는 타 전극을 포함한다.
짝수의 데이터 라인(D2, D4, ...)에 연결되어 있는 제4 스위칭 트랜지스터(M24d2, M24d4, ...)는 제3 스위칭 제어 신호(SWC3[2], SWC3[4], ...)가 인가되는 게이트 전극, 짝수의 데이터 라인(D2, D4, ...)에 연결되어 있는 일 전극 및 제2 누설전류 보상 회로(700-2)에 연결되어 있는 타 전극을 포함한다.
홀수의 데이터 라인(D1, D3, ...)에 연결되어 있는 제3 트랜지스터(M23d1, M23d3, ...)는 제2 스위칭 제어 신호(SWC2[1], SWC2[3], ...)가 인가되는 게이트 전극, 제1 누설전류 보상 회로(700-1)에 연결되어 있는 일 전극 및 적분부(800)에 연결되어 있는 타 전극을 포함한다.
짝수의 데이터 라인(D2, D4, ...)에 연결되어 있는 제3 트랜지스터(M23d2, M23d4, ...)는 제2 스위칭 제어 신호(SWC2[2], SWC2[4], ...)가 인가되는 게이트 전극, 제2 누설전류 보상 회로(700-2)에 연결되어 있는 일 전극 및 적분부(800)에 연결되어 있는 타 전극을 포함한다.
도 6을 참조하여, 제1 누설전류 보상 회로(700-1) 및 이에 연결된 적분부(800)의 구성에 대하여 설명한다. 제1 누설전류 보상 회로(700-1)와 제2 누설전류 보상 회로(700-2)는 동일한 구성으로 이루어질 수 있으며, 제2 누설전류 보상 회로(700-2)의 구성에 대한 설명은 생략한다.
제1 누설전류 보상 회로(700-1)는 제1 트랜지스터(M21), 제2 트랜지스터(M22), 제1 커패시터(C21), 제1 차동 증폭기(Amp1) 및 바이어스 회로(Ibias)를 포함한다.
제1 트랜지스터(M21)는 제2 노드(N22)에 연결되어 있는 게이트 전극, 하이 레벨 전압(VGH)에 연결되어 있는 일 전극 및 제1 노드(N21)에 연결되어 있는 타 전극을 포함한다. 제1 노드(N21)는 홀수의 데이터 라인(D1, D3, ...)에 연결된다.
제2 트랜지스터(M22)는 제1 스위칭 제어신호(SWC1[1])가 인가되는 게이트 전극, 제1 차동 증폭기(Amp1)의 출력단에 연결되어 있는 일 전극 및 제2 노드(N22)에 연결되어 있는 타 전극을 포함한다.
제1 커패시터(C21)는 하이 레벨 전압(VGH)에 연결되어 있는 일 전극 및 제2 노드(N22)에 연결되어 있는 타 전극을 포함한다.
제1 차동 증폭기(Amp1)는 제1 노드(N21)에 연결되어 있는 제1 입력단(+), 기준 전압(Vset)이 인가되는 제2 입력단(-) 및 제2 트랜지스터(M22)의 일 전극에 연결되어 있는 출력단을 포함한다.
바이어스 회로(Ibias)는 제1 노드(N21)와 접지 사이에 연결되고, 제1 노드(N21)로부터 정해진 전류량을 접지로 흘려보낸다.
적분부(800)는 제2 차동 증폭기(Amp2) 및 제2 커패시터(C22)를 포함한다.
제2 차동 증폭기(Amp2)는 기준 전압(Vset)이 인가되는 제1 입력단(+), 제3 트랜지스터(M23d1)의 타 전극에 연결되어 있는 제2 입력단(-), 및 화소 전압과 기준 전압(Vset)의 차이값(OUTj)이 출력되는 출력단을 포함한다.
제2 커패시터(C12)는 제2 차동 증폭기(Amp2)의 제2 입력단(-)에 연결되어 있는 일 전극 및 제2 차동 증폭기(Amp2)의 출력단에 연결되어 있는 타 전극을 포함한다.
이제, 누설전류 보상부(700) 및 적분부(800)의 동작에 대하여 설명한다.
t1 기간 동안, 제1 누설전류 보상 회로(700-1)에 인가되는 홀수 제1 스위칭 제어 신호(SWC1[1]) 및 제1 데이터 라인(D1)에 연결된 제4 트랜지스터(M24d1)에 인가되는 제3 스위칭 제어 신호(SWC3[1])가 게이트 온 전압으로 인가된다. 제1 누설전류 보상 회로(700-1)의 제2 노드(N22)의 전압이 제1 데이터 라인(D1)의 누설전류(I_leak)가 제1 누설전류 보상 회로(700-1)로 흐르도록 하는 전압된다. 즉, 제1 누설전류 보상 회로(700-1)의 바이어스 회로(Ibias)를 통해 제1 노드(N21)에서 접지로 흐르는 전류량에서 제1 데이터 라인(D1)의 누설전류(I_leak)를 뺀 전류량이 제1 트랜지스터(M21)를 통해 제1 노드(N21)로 흐르게 된다. 즉, 제1 데이터 라인(D1)의 누설전류(I_leak)의 감지 및 저장 동작이 수행된다.
t2 기간 동안, 제1 누설전류 보상 회로(700-1)에 인가되는 홀수 제1 스위칭 제어 신호(SWC1[1])는 게이트 오프 전압으로 인가된다. 제2 누설전류 보상 회로(700-2)에 인가되는 짝수 제1 스위칭 제어 신호(SWC1[2]) 및 제2 데이터 라인(D2)에 연결된 제4 트랜지스터(M24d2)에 인가되는 제3 스위칭 제어 신호(SWC3[2])가 게이트 온 전압으로 인가된다. 제2 누설전류 보상 회로(700-2)의 제2 노드(N22)의 전압이 제2 데이터 라인(D2)의 누설전류(I_leak)가 제2 누설전류 보상 회로(700-2)로 흐르도록 하는 전압된다. 즉, 제2 누설전류 보상 회로(700-2)의 바이어스 회로(Ibias)를 통해 제1 노드(N21)에서 접지로 흐르는 전류량에서 제2 데이터 라인(D2)의 누설전류(I_leak)를 뺀 전류량이 제1 트랜지스터(M21)를 통해 제1 노드(N21)로 흐르게 된다. 즉, 제2 데이터 라인(D2)의 누설전류(I_leak)의 감지 및 저장 동작이 수행된다.
이때, 제1 데이터 라인(D1)에 연결된 제4 트랜지스터(M24d1)에 인가되는 제3 스위칭 제어 신호(SWC3[1])가 게이트 온 전압을 유지하고, 제1 데이터 라인(D1)에 연결된 제3 트랜지스터(M23d1)에 인가되는 제2 스위칭 제어 신호(SWC2[1])가 게이트 온 전압으로 인가된다. 제1 데이터 라인(D1)에 연결되어 있는 복수의 화소(PX) 중에서 열화를 측정하고자 하는 화소(PX)에 포함된 감지 트랜지스터(M3)의 게이트 전극에 게이트 온 전압의 감지 신호(SE[i])가 인가된다. 이때, 화소(PX)에 포함된 구동 트랜지스터(M2)의 게이트 전극에는 미리 정해진 전압의 데이터 신호가 인가된 상태이다. 화소(PX)의 감지 트랜지스터(M3)가 턴 온됨에 따라 구동 트랜지스터(M2)를 통해 유기 발광 다이오드(OLED)로 흐르는 화소 전류(Ipx)가 감지 트랜지스터(M3)를 통해 제1 데이터 라인(D1)에 인가된다. 제1 데이터 라인(D1)에는 화소 전류(Ipx)와 누설전류(I_leak)가 합쳐진 측정 전류(Isense)가 흐르게 된다. 누설전류(I_leak)에 해당하는 전류는 제1 누설전류 보상 회로(700-1)로 흐르게 되고, 측정 전류(Isense)에서 누설전류(I_leak)를 뺀 전류, 즉 화소 전류(Ipx)가 적분부(800)로 흐르게 된다. 적분부(800)는 화소 전류(Ipx)에 대응하는 화소 전압과 기준 전압(Vset)과의 차이값(OUT)을 출력한다. 기준 전압(Vset)과 화소 전압의 차이값(OUT)에 따라 제1 데이터 라인(D1)에 연결된 해당 화소(PX)의 열화 정도가 검출될 수 있다.
이와 같이, 제1 데이터 라인(D1)에 연결된 화소(PX)의 열화 정도가 검출되는 t2 기간 동안 제2 데이터 라인(D2)의 누설전류(I_leak)의 감지 및 저장 동작이 수행된다.
t3 기간 동안, 제1 누설전류 보상 회로(700-1)에 인가되는 홀수 제1 스위칭 제어 신호(SWC1[1]) 및 제3 데이터 라인(D3)에 연결된 제4 트랜지스터(M24d3)에 인가되는 제3 스위칭 제어 신호(SWC3[3])가 게이트 온 전압으로 인가된다. 제1 누설전류 보상 회로(700-1)의 제2 노드(N22)의 전압이 제3 데이터 라인(D3)의 누설전류(I_leak)가 제1 누설전류 보상 회로(700-1)로 흐르도록 하는 전압된다. 즉, 제1 누설전류 보상 회로(700-1)의 바이어스 회로(Ibias)를 통해 제1 노드(N21)에서 접지로 흐르는 전류량에서 제3 데이터 라인(D3)의 누설전류(I_leak)를 뺀 전류량이 제1 트랜지스터(M21)를 통해 제1 노드(N21)로 흐르게 된다. 즉, 제3 데이터 라인(D3)의 누설전류(I_leak)의 감지 및 저장 동작이 수행된다.
이때, 제1 누설전류 보상 회로(700-1)에 인가되는 짝수 제1 스위칭 제어 신호(SWC1[2])는 게이트 오프 전압으로 인가된다. 제2 데이터 라인(D2)에 연결된 제4 트랜지스터(M24d2)에 인가되는 제3 스위칭 제어 신호(SWC3[2])가 게이트 온 전압을 유지하고, 제2 데이터 라인(D2)에 연결된 제3 트랜지스터(M23d2)에 인가되는 제2 스위칭 제어 신호(SWC2[2])가 게이트 온 전압으로 인가된다. 제2 데이터 라인(D2)에 연결되어 있는 복수의 화소(PX) 중에서 열화를 측정하고자 하는 화소(PX)에 포함된 감지 트랜지스터(M3)의 게이트 전극에 게이트 온 전압의 감지 신호(SE[i])가 인가된다. 이때, 화소(PX)에 포함된 구동 트랜지스터(M2)의 게이트 전극에는 미리 정해진 전압의 데이터 신호가 인가된 상태이다. 화소(PX)의 감지 트랜지스터(M3)가 턴 온됨에 따라 구동 트랜지스터(M2)를 통해 유기 발광 다이오드(OLED)로 흐르는 화소 전류(Ipx)가 감지 트랜지스터(M3)를 통해 제2 데이터 라인(D2)에 인가된다. 제2 데이터 라인(D2)에는 화소 전류(Ipx)와 누설전류(I_leak)가 합쳐진 측정 전류(Isense)가 흐르게 된다. 누설전류(I_leak)에 해당하는 전류는 제2 누설전류 보상 회로(700-2)로 흐르게 되고, 측정 전류(Isense)에서 누설전류(I_leak)를 뺀 전류, 즉 화소 전류(Ipx)가 적분부(800)로 흐르게 된다. 적분부(800)는 화소 전류(Ipx)에 대응하는 화소 전압과 기준 전압(Vset)과의 차이값(OUT)을 출력한다. 기준 전압(Vset)과 화소 전압의 차이값(OUT)에 따라 제2 데이터 라인에 연결된 해당 화소(PX)의 열화 정도가 검출될 수 있다.
이와 같이, 제2 데이터 라인(D2)에 연결된 화소(PX)의 열화 정도가 검출되는 t3 기간 동안 제3 데이터 라인(D3)의 누설전류(I_leak)의 감지 및 저장 동작이 수행된다.
하나의 데이터 라인에 연결된 화소의 열화 정도가 검출되는 동안 다음 데이터 라인의 누설전류의 감지 및 저장 동작이 수행되므로, 누설 전류가 보상된 화소 전류를 빠르게 검출할 수 있고, 복수의 화소의 열화 정도를 빠르게 측정할 수 있다.
이러한 방식으로, 제1 데이터 라인(D1)부터 마지막 데이터 라인(Dm)까지 화소의 열화 정도가 검출될 수 있다. 열화 보상부(600)는 복수의 감지 라인에 게이트 온 전압의 감지 신호(SE[1]~SE[n])를 순차적으로 인가할 때, 하나의 게이트 온 전압의 감지 신호(SE[i])에 대응하여 제1 데이터 라인(D1)부터 마지막 데이터 라인(Dm)까지 화소의 열화 정도가 검출될 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 누설전류 보상부 및 적분부를 나타내는 블록도이다. 도 9는 도 8의 누설전류 보상부 및 적분부의 동작을 설명하기 위한 타이밍도이다.
도 8 및 9를 참조하면, 누설전류 보상부(700)는 복수의 데이터 라인(D1~Dm) 각각에 연결되어 있는 복수의 제3 트랜지스터(M23d1, M23d2, M23d3, M23d4, ...), 복수의 제4 스위칭 트랜지스터(M24d1, M24d2, M24d3, M24d4, ...) 및 제1 누설전류 보상 회로(700-1)를 포함한다. 적분부(800)는 하나의 적분 회로를 포함한다. 적분부(800)는 복수의 데이터 라인(D1~Dm) 각각에 연결된다. 제1 누설전류 보상 회로(700-1)는 적분부(800)에 연결된다.
복수의 제3 트랜지스터(M23d1, M23d2, M23d3, M23d4, ...), 복수의 제4 스위칭 트랜지스터(M24d1, M24d2, M24d3, M24d4, ...), 제1 누설전류 보상 회로(700-1) 및 적분부(800)의 구조는 도 6에서 상술한 바와 같으므로, 상세한 설명은 생략한다.
이제, 누설전류 보상부(700) 및 적분부(800)의 동작에 대하여 설명한다.
t11 기간 동안, 제1 누설전류 보상 회로(700-1)에 인가되는 제1 스위칭 제어 신호(SWC1[1]) 및 제1 데이터 라인(D1)에 연결된 제4 트랜지스터(M24d1)에 인가되는 제3 스위칭 제어 신호(SWC3[1])가 게이트 온 전압으로 인가된다. 제1 누설전류 보상 회로(700-1)의 제2 노드(N22)의 전압이 제1 데이터 라인(D1)의 누설전류(I_leak)가 제1 누설전류 보상 회로(700-1)로 흐르도록 하는 전압된다. 즉, 제1 누설전류 보상 회로(700-1)의 바이어스 회로(Ibias)를 통해 제1 노드(N21)에서 접지로 흐르는 전류량에서 제1 데이터 라인(D1)의 누설전류(I_leak)를 뺀 전류량이 제1 트랜지스터(M21)를 통해 제1 노드(N21)로 흐르게 된다. 즉, 제1 데이터 라인(D1)의 누설전류(I_leak)의 감지 및 저장 동작이 수행된다.
t12 기간 동안, 제1 누설전류 보상 회로(700-1)에 인가되는 제1 스위칭 제어 신호(SWC1[1])는 게이트 오프 전압으로 인가된다. 제1 데이터 라인(D1)에 연결된 제4 트랜지스터(M24d1)에 인가되는 제3 스위칭 제어 신호(SWC3[1])는 게이트 온 전압을 유지한다. 제1 데이터 라인(D1)에 연결된 제3 트랜지스터(M23d1)에 인가되는 제2 스위칭 제어 신호(SWC2[1])가 게이트 온 전압으로 인가된다. 제1 데이터 라인(D1)에 연결되어 있는 복수의 화소(PX) 중에서 열화를 측정하고자 하는 화소(PX)에 포함된 감지 트랜지스터(M3)의 게이트 전극에 게이트 온 전압의 감지 신호(SE[i])가 인가된다. 이때, 화소(PX)에 포함된 구동 트랜지스터(M2)의 게이트 전극에는 미리 정해진 전압의 데이터 신호가 인가된 상태이다. 화소(PX)의 감지 트랜지스터(M3)가 턴 온됨에 따라 구동 트랜지스터(M2)를 통해 유기 발광 다이오드(OLED)로 흐르는 화소 전류(Ipx)가 감지 트랜지스터(M3)를 통해 제1 데이터 라인(D1)에 인가된다. 제1 데이터 라인(D1)에는 화소 전류(Ipx)와 누설전류(I_leak)가 합쳐진 측정 전류(Isense)가 흐르게 된다. 누설전류(I_leak)에 해당하는 전류는 제1 누설전류 보상 회로(700-1)로 흐르게 되고, 측정 전류(Isense)에서 누설전류(I_leak)를 뺀 전류, 즉 화소 전류(Ipx)가 적분부(800)로 흐르게 된다. 적분부(800)는 화소 전류(Ipx)에 대응하는 화소 전압과 기준 전압(Vset)과의 차이값(OUT)을 출력한다. 기준 전압(Vset)과 화소 전압의 차이값(OUT)에 따라 제1 데이터 라인(D1)에 연결된 해당 화소(PX)의 열화 정도가 검출될 수 있다.
t13 기간 동안, 제2 데이터 라인(D2)의 누설전류(I_leak)의 감지 및 저장 동작이 수행된다. 이는 t11 기간에서의 동작과 동일한 방식으로 제2 데이터 라인(D2)에 대해 수행된다.
t14 기간 동안, 제2 데이터 라인(D2)에 연결된 해당 화소(PX)의 열화 정도가 검출된다. 이는 t12 기간에서의 동작과 동일한 방식으로 제2 데이터 라인(D2)에 대해 수행된다.
이러한 방식으로, 제1 데이터 라인(D1)부터 마지막 데이터 라인(Dm)까지 화소의 열화 정도가 검출될 수 있다. 열화 보상부(600)는 복수의 감지 라인에 게이트 온 전압의 감지 신호(SE[1]~SE[n])를 순차적으로 인가할 때, 하나의 게이트 온 전압의 감지 신호(SE[i])에 대응하여 제1 데이터 라인(D1)부터 마지막 데이터 라인(Dm)까지 화소의 열화 정도가 검출될 수 있다.
한편, 상술한 트랜지스터들은 반도체층이 산화물 반도체로 이루어진 산화물 박막 트랜지스터(Oxide TFT)일 수 있다.
산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 아연-주석 산화물(Zn-Sn-O) 인듐-갈륨 산화물 (In-Ga-O), 인듐-주석 산화물(In-Sn-O), 인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O), 인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O), 인듐-알루미늄-갈륨 산화물(In-Al-Ga-O), 인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O), 인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 어느 하나를 포함할 수 있다.
반도체층은 불순물이 도핑되지 않은 채널 영역과, 채널 영역의 양 옆으로 불순물이 도핑되어 형성된 소스 영역 및 드레인 영역을 포함한다. 여기서, 이러한 불순물은 박막 트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물이 가능하다.
반도체층이 산화물 반도체로 이루어지는 경우에는 고온에 노출되는 등의 외부 환경에 취약한 산화물 반도체를 보호하기 위해 별도의 보호층이 추가될 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10 : 표시장치
100 : 신호 제어부
200 : 주사 구동부
300 : 데이터 구동부
400 : 전원 공급부
500 : 표시부
600 : 열화 보상부
700 : 누설전류 보상부
800 : 적분부

Claims (17)

  1. 복수의 화소;
    상기 복수의 화소에 연결되어 있는 복수의 데이터 라인 중 적어도 하나에 연결되고, 상기 적어도 하나의 데이터 라인에 흐르는 누설전류에 대응하는 전압을 저장하고, 상기 누설전류에 대응하는 전압에 따라 상기 적어도 하나의 데이터 라인으로부터 접지로 상기 누설전류를 흘려보내는 누설전류 보상부; 및
    상기 누설전류 보상부에 연결되고, 상기 적어도 하나의 데이터 라인에 흐르는 측정 전류에서 상기 누설전류가 제외된 화소 전류를 수신하고, 상기 화소 전류에 대응하는 화소 전압과 기준 전압의 차이값을 출력하는 적분부를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 누설전류 보상부는 누설전류 보상 회로를 포함하고,
    상기 누설전류 보상 회로는,
    데이터 라인에 연결된 제1 노드에 연결되어 있는 일 전극, 제2 노드에 연결되어 있는 게이트 전극 및 하이 레벨 전압에 연결되어 있는 타 전극을 포함하는 제1 트랜지스터;
    상기 제1 노드에 연결되어 있는 제1 입력단 및 기준 전압이 인가되는 제2 입력단을 포함하는 제1 차동 증폭기;
    제1 스위칭 제어 신호가 인가되는 게이트 전극, 상기 차동 증폭기의 출력단에 연결되어 있는 일 전극 및 상기 제2 노드에 연결되어 있는 타 전극을 포함하는 제2 트랜지스터;
    상기 하이 레벨 전압에 연결되어 있는 일 전극 및 상기 제2 노드에 연결되어 있는 타 전극을 포함하는 제1 커패시터; 및
    상기 제1 노드와 접지 사이에 연결되고, 상기 제1 노드로부터 정해진 전류량을 상기 접지로 흘려보내는 바이어스 회로를 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 누설전류 보상 회로는,
    제2 스위칭 제어 신호가 인가되는 게이트 전극, 상기 제1 노드에 연결되어 있는 일 전극 및 상기 적분부에 연결되어 있는 타 전극을 포함하는 제3 트랜지스터를 더 포함하는 표시 장치.
  4. 제3 항에 있어서,
    상기 적분부는 적분 회로를 포함하고,
    상기 적분 회로는,
    상기 기준 전압이 인가되는 제1 입력단, 상기 제3 트랜지스터의 타 전극에 연결되어 있는 제2 입력단 및 출력단을 포함하는 제2 차동 증폭기; 및
    상기 제2 차동 증폭기의 제2 입력단에 연결되어 있는 일 전극 및 상기 제2 차동 증폭기의 출력단에 연결되어 있는 타 전극을 포함하는 제2 커패시터를 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 누설전류 보상 회로 및 상기 적분 회로는 상기 복수의 데이터 라인에 대응하는 수로 마련되고, 상기 누설전류 보상 회로 및 상기 적분 회로는 상기 복수의 데이터 라인 각각에 연결되어 있는 표시 장치.
  6. 제2 항에 있어서,
    상기 누설전류 보상부는,
    제2 스위칭 제어 신호가 인가되는 게이트 전극, 상기 제1 노드에 연결되어 있는 일 전극 및 상기 적분부에 연결되어 있는 타 전극을 포함하는 제3 트랜지스터; 및
    제3 스위칭 제어 신호가 인가되는 게이트 전극, 하나의 데이터 라인에 연결되어 있는 일 전극 및 상기 제1 노드에 연결되어 있는 타 전극을 포함하는 제4 트랜지스터를 더 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 누설전류 보상부에 포함된 제1 커패시터에 데이터 라인의 누설전류에 대응하는 전압이 저장되고, 상기 데이터 라인에 흐르는 측정 전류에서 상기 데이터 라인의 누설전류가 제외된 화소 전류에 대응하는 화소 전압과 기준 전압의 차이값을 출력하는 동작이 상기 복수의 데이터 라인에 대해 순차적으로 수행되는 표시 장치.
  8. 제2 항에 있어서,
    상기 누설전류 보상 회로는,
    홀수의 데이터 라인에 연결되어 있는 제1 누설전류 보상 회로; 및
    짝수의 데이터 라인에 연결되어 있는 제2 누설전류 보상 회로를 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 누설전류 보상부는,
    상기 복수의 데이터 라인 각각에 연결되어 있는 복수의 제3 트랜지스터 및 복수의 제4 트랜지스터를 더 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 누설전류 보상 회로에 포함된 제1 커패시터에 상기 홀수의 데이터 라인의 누설전류에 대응하는 전압이 저장될 때, 상기 짝수의 데이터 라인에 흐르는 측정 전류에서 상기 짝수의 데이터 라인의 누설전류가 제외된 화소 전류에 대응하는 화소 전압과 기준 전압의 차이값이 출력되는 표시 장치.
  11. 제10 항에 있어서,
    상기 제2 누설전류 보상 회로에 포함된 제1 커패시터에 상기 짝수의 데이터 라인의 누설전류에 대응하는 전압이 저장될 때, 상기 홀수의 데이터 라인에 흐르는 측정 전류에서 상기 홀수의 데이터 라인의 누설전류가 제외된 화소 전류에 대응하는 화소 전압과 기준 전압의 차이값이 출력되는 표시 장치.
  12. 화소에 연결되어 있는 데이터 라인에 흐르는 누설전류에 대응하는 전압을 저장하는 단계;
    상기 누설전류에 대응하는 전압에 따라 상기 데이터 라인으로부터 접지로 상기 누설전류를 흘려보내는 단계;
    상기 데이터 라인에 측정 전류를 흘리는 단계;
    상기 측정 전류에서 상기 누설 전류가 제외된 화소 전류를 수신하는 단계; 및
    상기 화소 전류에 대응하는 화소 전압과 기준 전압의 차이값을 출력하는 단계를 포함하는 표시 장치의 구동 방법.
  13. 제12 항에 있어서,
    상기 데이터 라인에 흐르는 누설전류에 대응하는 전압을 저장하는 단계는,
    상기 데이터 라인에 연결된 제1 노드의 전압과 기준 전압의 차이값을 제2 노드에 인가하는 단계를 포함하는 표시 장치의 구동 방법.
  14. 제13 항에 있어서,
    상기 누설전류에 대응하는 전압에 따라 상기 데이터 라인으로부터 접지로 상기 누설전류를 흘려보내는 단계는,
    상기 제2 노드의 전압에 따라 하이 레벨 전압으로부터 상기 제1 노드로 전류를 흘리는 단계; 및
    상기 제1 노드에서 상기 접지로 정해진 전류량의 전류를 흘리는 단계를 포함하는 표시 장치의 구동 방법.
  15. 제14 항에 있어서,
    상기 화소 전류에 대응하는 화소 전압과 기준 전압의 차이값을 출력하는 단계는,
    상기 기준 전압이 인가되는 제1 입력단 및 상기 화소 전압이 인가되는 제2 입력단을 포함하는 차동 증폭기를 이용하여 상기 화소 전압과 상기 기준 전압의 차이값을 출력하는 단계를 포함하는 표시 장치의 구동 방법.
  16. 제12 항에 있어서,
    상기 화소에 연결되어 있는 데이터 라인에 흐르는 누설전류에 대응하는 전압을 저장하는 단계, 상기 누설전류에 대응하는 전압에 따라 상기 데이터 라인으로부터 접지로 상기 누설전류를 흘려보내는 단계, 상기 데이터 라인에 측정 전류를 흘리는 단계, 상기 측정 전류에서 상기 누설 전류가 제외된 화소 전류를 수신하는 단계, 및 상기 화소 전류에 대응하는 화소 전압과 기준 전압의 차이값을 출력하는 단계는 하나의 화소행에서 데이터 라인으로 순차적으로 수행되는 표시 장치의 구동 방법.
  17. 홀수의 데이터 라인에 흐르는 누설전류에 대응하는 전압을 저장할 때, 짝수의 데이터 라인에 흐르는 측정 전류에서 상기 짝수의 데이터 라인의 누설전류가 제외된 화소 전류에 대응하는 화소 전압과 기준 전압의 차이값이 출력되는 단계; 및
    상기 짝수의 데이터 라인의 누설전류에 대응하는 전압이 저장될 때, 상기 홀수의 데이터 라인에 흐르는 측정 전류에서 상기 홀수의 데이터 라인의 누설전류가 제외된 화소 전류에 대응하는 화소 전압과 기준 전압의 차이값이 출력되는 단계를 포함하는 표시 장치의 구동 방법.
KR1020130107996A 2013-09-09 2013-09-09 표시장치 및 그 구동 방법 KR102054368B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130107996A KR102054368B1 (ko) 2013-09-09 2013-09-09 표시장치 및 그 구동 방법
US14/161,364 US9019180B2 (en) 2013-09-09 2014-01-22 Display device and driving method therof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130107996A KR102054368B1 (ko) 2013-09-09 2013-09-09 표시장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20150029176A KR20150029176A (ko) 2015-03-18
KR102054368B1 true KR102054368B1 (ko) 2019-12-11

Family

ID=52625137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130107996A KR102054368B1 (ko) 2013-09-09 2013-09-09 표시장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US9019180B2 (ko)
KR (1) KR102054368B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104269429B (zh) * 2014-09-19 2017-05-31 京东方科技集团股份有限公司 一种有机电致发光显示器件、其驱动方法及显示装置
KR102317450B1 (ko) * 2014-11-10 2021-10-28 삼성디스플레이 주식회사 유기발광표시장치 및 그 구동방법
CN105427809B (zh) * 2016-01-04 2020-11-03 京东方科技集团股份有限公司 像素补偿电路及amoled显示装置
KR102423861B1 (ko) * 2016-04-08 2022-07-22 엘지디스플레이 주식회사 전류 센싱형 센싱 유닛과 그를 포함한 유기발광 표시장치
KR102644681B1 (ko) * 2016-08-25 2024-03-07 주식회사 엘엑스세미콘 디스플레이 장치의 센싱 회로
CN106504706B (zh) * 2017-01-05 2019-01-22 上海天马有机发光显示技术有限公司 有机发光显示面板和像素补偿方法
US11227536B2 (en) * 2019-03-22 2022-01-18 Apple Inc. Systems and methods for performing in-frame cleaning

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7274363B2 (en) * 2001-12-28 2007-09-25 Pioneer Corporation Panel display driving device and driving method
US7423617B2 (en) * 2002-11-06 2008-09-09 Tpo Displays Corp. Light emissive element having pixel sensing circuit
US6956417B2 (en) 2003-11-21 2005-10-18 International Business Machines Corporation Leakage compensation circuit
KR20060060503A (ko) * 2004-11-30 2006-06-05 삼성에스디아이 주식회사 전자 방출 표시장치 및 구동방법
US7280405B2 (en) 2004-12-14 2007-10-09 Tower Semiconductor Ltd. Integrator-based current sensing circuit for reading memory cells
US7282685B2 (en) 2005-04-14 2007-10-16 Micron Technology, Inc. Multi-point correlated sampling for image sensors
KR100665970B1 (ko) * 2005-06-28 2007-01-10 한국과학기술원 액티브 매트릭스 유기발광소자의 자동 전압 출력 구동 방법및 회로와 이를 이용한 데이터 구동 회로
JP4764086B2 (ja) 2005-07-27 2011-08-31 パナソニック株式会社 半導体集積回路装置
ATE556537T1 (de) 2006-09-25 2012-05-15 Koninkl Philips Electronics Nv Kompensation von leckagestrom und restsignalen zur integration eines detektors auf basis direkter röntgenstahlumwandlung
US8093952B2 (en) 2006-12-29 2012-01-10 Broadcom Corporation Method and system for precise current matching in deep sub-micron technology
US8405582B2 (en) * 2008-06-11 2013-03-26 Samsung Display Co., Ltd. Organic light emitting display and driving method thereof
US9570975B2 (en) 2009-12-14 2017-02-14 Realtek Semiconductor Corp. Method and apparatus for charge leakage compensation for charge pump with leaky capacitive load
US8040167B1 (en) 2010-03-26 2011-10-18 Realtek Semiconductor Corp. Method and apparatus for charge leakage compensation for charge pump
KR101010916B1 (ko) 2010-09-17 2011-01-25 주식회사 룩센테크놀러지 Ｄｃ 누설 전류를 보상하는 전하 감지 증폭 회로, 이를 이용한 엑스선 독출 집적 회로 및 엑스선 센서

Also Published As

Publication number Publication date
US9019180B2 (en) 2015-04-28
KR20150029176A (ko) 2015-03-18
US20150070339A1 (en) 2015-03-12

Similar Documents

Publication Publication Date Title
KR102058577B1 (ko) 표시 장치 및 그 구동 방법
KR102054368B1 (ko) 표시장치 및 그 구동 방법
US10896637B2 (en) Method of driving organic light emitting display device
US9601058B2 (en) Organic light emitting diode display device and driving method thereof
EP3168835B1 (en) Organic light emitting diode display and gamma compensation method for driving the same
US10198999B2 (en) Organic light emitting display device and method of compensating for image quality of organic light emitting display device
KR102048942B1 (ko) 표시장치 및 그 구동 방법
US9111489B2 (en) Organic light emitting display device and method of driving the same
KR102091485B1 (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR101374477B1 (ko) 유기발광다이오드 표시장치
KR102416682B1 (ko) 유기발광다이오드 표시장치
US9601051B2 (en) Organic light-emitting display and method of compensating for degradation of the same
WO2014069324A1 (ja) 表示装置用のデータ処理装置、それを備える表示装置、および表示装置用のデータ処理方法
KR102028504B1 (ko) 보상회로를 포함하는 유기발광 표시장치
KR102016153B1 (ko) 표시 장치, 표시 장치의 구동 제어 장치 및 그 제어 방법
KR20110133281A (ko) 유기 발광 표시 장치 및 그의 구동방법
KR20150079247A (ko) 유기발광표시장치 및 그 구동방법
KR20160043603A (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR20210058233A (ko) 표시 장치
KR102595505B1 (ko) 유기발광 표시장치와 그의 전기적 특성 센싱 방법
KR20210058232A (ko) 표시 장치
KR102115475B1 (ko) 표시 장치 및 표시 장치용 일체형 구동 장치
KR102282934B1 (ko) 유기발광 표시장치와 이의 구동방법
KR102025380B1 (ko) 화소, 이를 포함하는 표시장치 및 그 구동 방법
KR102251734B1 (ko) 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant