JP3706791B2 - 固体撮像装置、それを用いた固体撮像システム、及び信号転送装置 - Google Patents
固体撮像装置、それを用いた固体撮像システム、及び信号転送装置 Download PDFInfo
- Publication number
- JP3706791B2 JP3706791B2 JP2000166308A JP2000166308A JP3706791B2 JP 3706791 B2 JP3706791 B2 JP 3706791B2 JP 2000166308 A JP2000166308 A JP 2000166308A JP 2000166308 A JP2000166308 A JP 2000166308A JP 3706791 B2 JP3706791 B2 JP 3706791B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- output
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は固体撮像装置、それを用いた固体撮像システム、及び信号転送装置に係わり、特に信号電荷を増幅する増幅型ＭＯＳセンサーの出力を取り出す駆動回路、増幅型固体撮像装置の出力電圧をＡ／Ｄ変換する変換回路に関するものである。
【０００２】
【従来の技術および発明が解決しようとする課題】
図１４に従来のＭＯＳ型固体撮像装置およびそのアナログ信号出力電圧をＡ／Ｄ変換するＡ／Ｄ変換器の構成を示し、図１５にその駆動タイミングを示す。単位セルは、フォトダイオード８１、増幅トランジスタ８２、選択トランジスタ８３、リセットトランジスタ８４から構成されている。
【０００３】
各セルに配置されたフォトダイオード８１（８１−１−１，８１−１−２，…）に蓄積された信号は増幅トランジスタ８２（８２−１−１，８２−１−２，…）によって電圧として、検出ノードである垂直信号線８８（８８−１，８８−２，…）に読み出される。このとき、増幅トランジスタ８２と負荷トランジスタ８９（８９−１，８９−２，…）によりソースフォロワ回路が構成されているので、フォトダイオード８１の信号に対応した電圧が垂直信号線８８に読み出される。このような構成のＭＯＳ型固体撮像装置では増幅トランジスタ８２のしきい値バラツキに対応した固定パターン雑音が発生する問題があるので、以下にその動作を示すノイズキャンセル回路が通常使用される。
【０００４】
選択信号線８６−１にパルス５０１を印加することによって、増幅トランジスタ８２−１−１，８２−１−２，…の行を活性化させる。このとき、フォトダイオード８１−１−１，８１−１−２，…に蓄積された信号負荷に対応した出力信号電圧が垂直信号線８８（８８−１，８８−２，…）に読み出される。セルを活性化しているパルスが“Ｈ”レベル（パルス５０１）の間にクランプトランジスタ９１のゲートに接続される端子１２３に“Ｈ”電圧（パルス５０２）を印加し、垂直信号線９５（９５−１，９５−２，…）を端子１２４に印加されるクランプ電圧にクランプする。
【０００５】
その後、リセット信号線８７（８７−１，８７−２，…）に“Ｈ”の電圧（パルス５０３）を印加することで、フォトダイオード８１（８１−１−１，８１−１−２，…）の電圧をリセットする。このリセット時の電圧は、垂直信号線８８に現れるので、この電圧をクランプ容量９０（９０−１，９０−２，…）で垂直信号線９５（９５−１，９５−２，…）に伝達する。次いでサンプル−ホールドトランジスタ９２（９２−１，９２−２，…）をＯＮすることにより、垂直信号線９６（９６−１，９６−２，…）に信号を伝達する。そして水平シフトレジスタ１１９からの選択パルス５０５，５０６，…が水平選択トランジスタ９４（９４−１，９４−２，…）に印加されることで選択された行の信号が水平信号線１１７へ読み出される。
【０００６】
この水平信号線１１７に読み出された信号電圧は出力アンプ１２０で増幅され、Ａ／Ｄ変換器１２１に出力されてデジタル信号に変換される。
【０００７】
この場合、Ａ／Ｄ変換器１２１は１つしかないので高速に変換動作を行う必要があり、消費電力、ノイズの点で問題が発生しやすく、また多画素のセンサー出力を交換する場合により高速性が求められるのでその設計が難しくなるという欠点もあった。
【０００８】
また図１６に従来の電流出力型ＣＭＯＳセンサーの概略回路図を示す。１３１はフォトダイオード、１３２はフォトダイオード１３１の信号電荷を受け信号電流に変換、出力する増幅トランジスタ、１３３はリセットスイッチ、１３４はセンサーセル選択スイッチ、１３５は水平選択スイッチ、１３６は固定バイアス電流源、１３７はセンサーセルからの信号電流を信号電圧に変換するための抵抗、１３８は出力アンプ、１３９は出力アンプ１３８のＤＣ出力レベルを定めるバイアス電圧源である。
【０００９】
フォトダイオード１３１で発生した信号電荷は、増幅トランジスタ１３２のゲートに付随する容量によって電圧に変換され、その変換された電圧に応じて増幅トランジスタ１３２はドレイン信号電流を流そうとする。スイッチ１３４，１３５がＯＮすると電流源１３６の電流と、増幅トランジスタ１３２の出力電流の差分が抵抗１３７に流れ、出力アンプ１３８の出力端子に、その差分電流に応じた電圧が現われる。
【００１０】
図１７に従来の別のタイプの電流出力型の増幅型ＭＯＳ固体撮像素子、およびその出力を読み出す読み出し回路の構成を示す。１１０１は光電変換部で、ここで発生した信号電荷を転送トランジスタ１１０２を介して増幅トランジスタ１１０３のゲートへ移動させ、この信号電荷を信号電圧に変換してトランジスタ１１０３に入力する。増幅トランジスタ１１０３は、この信号電圧に応じた信号電流Ｉoutを画素選択トランジスタ１１０４を介して出力線に出力する。この出力された信号電流は差動増幅器１１０７の出力端子と反転入力端子間に接続された抵抗１１０６によって電圧に変換され、出力端子１１０９からバイアス電圧源１１０８の電圧を加えた形で出力される。しかしながら、これら図１６、図１７の従来例の場合、図１８に示す増幅トランジスタ１１０３の入力電圧対出力電流の特性から解るように、出力電流は入力電圧の２乗に比例し、特にしきい値電圧以下の入力電圧に対しては指数関数特性となるため、線型性が悪い、また温度に大きく依存するという欠点があった。
【００１１】
さらに図１９に、センサーセル内の増幅トランジスタ１１０３のもつ製造バラツキに起因するノイズを抑制する読み出し回路の従来例を示す。スイッチ１１０８、容量１１１０、トランジスタ１１１２で構成される電流サンプル／ホールド回路にて、増幅トランジスタ１１０３がリセット状態にあるときの出力電流を保持し、スイッチ１１０９、容量１１１１、トランジスタ１１１３で構成されるもう一方の電流サンプル／ホールド回路で増幅トランジスタ１１０３が信号電流を出力している時の電流を保持し、それぞれの保持された電流を電流−電圧変換回路１１１６，１１１７で電圧に変換し、引き算回路１１１８の出力端子１１１９で最終的な出力が得られる。
【００１２】
この従来例ではノイズ抑制のために多くのトランジスタ、スイッチ、容量、増幅器を必要とし、その消費電力やチップ占有面積が大きいという問題がある。また図１７の従来例を用いて光電変換部を多数並列に配置し、画素選択スイッチを介して共通信号線に出力する場合を図２０に示す。光電変換素子２０１（２０１−１，２０１−２，…，２０１−ｎ）の出力電荷は増幅トランジスタ２０３（２０３−１，２０３−２，…，２０３−ｎ）のゲートで電圧に変換され、さらに増幅トランジスタ２０３によって電流に変換され、画素選択トランジスタ２０４（２０４−１，２０４−２，…，２０４−ｎ）を介して共通信号線２０９に出力され、増幅アンプ２１３と帰環抵抗２１２で再び電圧に変換され出力される。各画素間には高電位電源端子からの配線が有する寄生抵抗ｒ１〜ｒｎが増幅トランジスタのソース端子に付随し、電源端子から位置的に遠い画素ほど当然ｒ１〜ｒｎの和として抵抗は大きくなる。仮に各画素内の光電変換素子２０１の信号電荷が全く等しく各画素で発生し、増幅トランジスタ２０３のゲート端子で等しい信号電圧に変換されても、前記ソース端子に付随する電源配線寄生抵抗の値の違いで各画素の増幅トランジスタ２０３の出力電流は変化し、電源端子から遠い画素ほど小さくなるいわゆるシェーディングが発生する。この現象は増幅トランジスタの出力電流が大きくなるほど顕著になり、通常光電変換素子からの信号電荷量が大きい時に出力電流も増え、出力電圧の精度はこの寄生抵抗によって低下する。
【００１３】
また前記画素選択スイッチ４にはゲート−ドレイン間重なり容量と呼ばれる寄生容量２０６（２０６−１，２０６−２，…，２０６−ｎ）やドレイン−ウェル間ＰＮ接合容量という寄生容量２０７（２０７−１，２０７−２，…，２０７−ｎ）が存在し、多画素のセンサーではこの寄生容量の和は大きな値となるため、図２０の例では増幅アンプ３の負荷容量として働き、スルーレートの低下やリンギングなどの不安定現象を誘発するという問題があった。
【００１４】
上記従来例では、フォトダイオードの信号を電圧に変換、増幅して、ノイズキャンセルを行いながらＡ／Ｄ変換するまでの過程に多くのスイッチトランジスタやクランプ容量やサンプルホールド容量などの容量を必要としており、そのためのチップ占有面積も大きく、コストの上昇という問題が生じていた。また水平信号線に現れる、選択された垂直信号線からの信号電圧を１つのＡ／Ｄ変換器で変換する場合、その変換処理速度を非常に速くする必要があり、例えばＨＤ（High Definition）対応センサーでは１画素の変換処理時間は数十ｎｓと非常に短くする必要があり、高価な高速Ａ／Ｄ変換器を必要とする問題があった。
【００１５】
さらに電流出力型ＣＭＯＳセンサーでは、増幅トランジスタ２の出力電流（ＩO）とフォトダイオード１からの電荷による信号電圧ＶS の関係は、次式に示すような２乗特性となり、特に信号電圧が小さい領域では指数関数特性となるので、直線性が悪いという問題があった。
【００１６】
ＩO ＝Ｋ・Ｗ／Ｌ（ＶS−Ｖth）2
Ｋは定数、Ｗ，Ｌはそれぞれ増幅トランジスタ２のゲート幅とゲート長、Ｖthはしきい値電圧である。
【００１７】
【課題を解決するための手段および作用】
本発明の固体撮像装置は、光電変換手段と、前記光電変換手段で発生した信号を電流に変換して出力する第１のトランジスタと、係数動作を行うカウンタ−から出力されるデジタル値を受けて、デジタル・アナログ変換手段から出力されるアナログ電圧を電流に変換して出力する第２のトランジスタと、前記第１のトランジスタからの電流値と、前記第２のトランジスタからの電流値とを比較する比較手段と、前記比較手段により、前記第１のトランジスタからの電流値と前記第２のトランジスタからの電流値との差が、前もって設定された閾値以内であることを検知し、前記検知されたタイミングにおいて前記カウンターから出力されるデジタル値を出力するアナログ・デジタル変換手段と、を有することを特徴とするものである。
【００１８】
また本発明の固体撮像装置は、光電変換手段と前記光電変換手段で発生した信号を電流に変換して出力する第１のトランジスタを含む画素を水平方向及び垂直方向に複数配列するとともに、垂直方向の一列毎の画素にそれぞれ接続された垂直出力線と、係数動作を行うカウンタ−から出力されるデジタル値を受けて、デジタル・アナログ変換手段から出力されるアナログ電圧を電流に変換して出力する第２のトランジスタと、前記第１のトランジスタからの電流値と、前記第２のトランジスタからの電流値とを比較する比較手段と、前記比較手段により前記第１のトランジスタからの電流値と前記第２のトランジスタからの電流値との差が、前もって設定された閾値以内であることを検知し、前記検知されたタイミングにおいて前記カウンターから出力されるデジタル値を出力するアナログ・デジタル変換手段とを有し、前記第２のトランジスタ、前記比較手段及び前記アナログ・デジタル変換手段を一列の前記画素毎で共通に用いたことを特徴とする。
【００１９】
また本発明の固体撮像装置は、前記第１のトランジスタと前記第２のトランジスタは、同一の導電型のトランジスタであり、かつ、ゲートの大きさが等しいことを特徴とする。
【００２０】
本発明は、光電変換手段からの信号を第１のトランジスタにより電流として読み出し、第２のトランジスタの電流と比較し、その比較結果に基づいて光電変換手段で発生した信号に対応するデジタル信号をアナログ・デジタル変換手段により出力するものである。アナログ・デジタル変換手段の構成の一例は、第２のトランジスタの制御電極と主電極との間（例えば絶縁ゲート型トランジスタの場合はゲート−ソース間）にＤ／Ａ変換手段で設定された電圧を印加し、主電極（例えばドレイン）に表われた電流をカレントミラー回路を用いて前記第１のトランジスタの出力信号電流と比較するものである。
【００２１】
またリセット状態の時の第１のトランジスタの出力電流を保存し、光電変換手段からの信号をＡ／Ｄ変換する時にはその保持された電流を差し引くことでいわゆる“ダーク補正”を行う。このような構成とすることで、第１のトランジスタのもつ制御電極−主電極間電圧と出力電流間の非線型性をキャンセルしながら非常に簡単な回路構成で、ライン毎のＡ／Ｄ変換が可能になる。
【００２２】
また本発明の固体撮像装置は光電変換手段と、
該光電変換手段からの信号を受ける第１の端子、該信号を増幅して出力する第２の端子、該第２の端子からの出力のレベルを制御する制御信号を受ける第３の端子を有してなる増幅素子と、
前記第３の端子に前記制御信号を送る制御信号源と、
前記増幅素子から出力する信号を保存する保存手段と、
前記保存手段に保存された、前記増幅手段が第１の状態の時の第１の出力と前記増幅手段が第２の状態の時の第２の出力との差分を信号として前記制御信号源にフィードバックする手段と、を有し、
前記制御信号源は前記差分の信号に基づいて前記第３の端子に前記制御信号を送る固体撮像装置である。
【００２３】
本発明は、光電変換手段の信号電荷を第１の端子に受ける増幅素子の第３の端子の入力を、該増幅素子の第１の状態の時の出力自身によってサンプル−ホールド回路等の保持手段を用い生成した第１の出力と、該増幅素子の第２の状態の時の第２の出力との差分の信号をフィードバックすることで制御するものである。このような単一の増幅素子の出力の比較という手段をとることで、増幅素子のもつ入力電圧−出力電流間の非線型性や、製造上のバラツキに寄因する不完全なキャンセルによる出力信号電圧精度の悪化という問題が解決される。また増幅素子の第３の端子の入力を、前記フィードバックによって制御する場合、前記増幅素子の第１の状態の時の出力が充分小さい（つまり、配線抵抗による電圧降下分が無視できる）値に設定することで配線抵抗によるシェーディングは問題とならなくなる。
【００２４】
本発明の信号転送装置は、信号源からの信号を受ける第１の端子、該信号を増幅して出力する第２の端子、該第２の端子からの出力のレベルを制御する信号を受ける第３の端子を有してなる増幅素子と、
前記増幅素子の前記第１の端子に信号が送られた状態で前記第２の端子から信号を読み出す読み出し手段と、
所定の基準レベルと前記読み出し手段により読み出された信号とを比較し、その比較結果をもとに前記第３の端子に、前記第２の端子からの出力のレベルを制御する信号を出力する比較出力手段と、を備えた信号転送装置。
【００２９】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
（第１の実施例）
図１は本発明の第１の実施例であり、増幅型ＭＯＳ固体撮像素子（センサーセル）を行列に２次元的に配列したもので、ここでは簡略化のため３行３列としている。センサーセル内の構成はフォトダイオード１（１−１−１，１−１−２，…）、ＰＭＯＳ増幅トランジスタ２（２−１−１，２−１−２，…）、選択トランジスタ３（３−１−１，３−１−２，…）、リセットトランジスタ４（４−１−１，４−１−２，…）から成る。フォトダイオード１で発生する電荷は増幅トランジスタ２のゲート容量により電圧に変換され、増幅トランジスタ２のソース端子に印加された一定電圧とで決まるゲート−ソース間電圧に応じた電流が、垂直シフトレジスタ１６によって垂直選択線１４（１４−１，１４−２，…）が“Ｈ”レベルになり選択トランジスタ３がＯＮしたとき垂直信号線８（８−１，８−２，…）へ供給される。
【００３０】
カウンター１２（１２−１，１２−２，…）からのデジタル値に応じてアナログ電圧を発生するＤ／Ａ変換器１１（１１−１，１１−２，…）の出力電圧を電圧−電流変換ＭＯＳトランジスタ９（９−１，９−２，…）のゲート−ソース端子間に印加する。初期状態の設定としてカウンター１２の全ビット出力は０、そのデジタル値を受けたＤ／Ａ変換器１１のアナログ出力電圧は、センサーセル内のリセットトランジスタ４（４−１−１，４−１−２，…）に印加されるリセット電圧にほぼ等しい電圧が出力されるよう設定されていると仮定する。
【００３１】
以下、図２のタイミングチャートも交えて動作を説明する。
【００３２】
垂直シフトレジスタ１６によってリセット信号線１５−１（パルス１０２）と垂直選択信号線１４−１（パルス１０１）を“Ｈ”レベルにし、センサーセル内のリセットトランジスタ４（４−１−１，４−１−２，…）と選択トランジスタ３（３−１−１，３−１−２，…）をＯＮさせ、フォトダイオード１をリセットした状態に応じたリセット電流を増幅トランジスタ２（２−１−１，２−１−２，…）から垂直信号線８（８−１，８−２，…）に出力する。その時、同時に端子１７を“Ｈ”レベルにし（パルス１０３）、スイッチ５（５−１，５−２，…）をＯＮさせ、前記リセット電流によって生じるトランジスタ７（７−１，７−２，…）のゲート−ソース間電圧を容量６（６−１，６−２，…）にサンプリングする。その後、スイッチ５はＯＦＦするので容量６によって保持された電圧によってトランジスタ７はリセット電流を流し続ける。リセット信号線１５−１が“Ｌ”レベルになりリセットトランジスタ４（４−１−１，４−１−２，…）がＯＦＦし、フォトダイオード１に信号電荷が蓄積され、その電荷量に応じた電圧が増幅トランジスタ２（２−１−１，２−１−２，…）のゲートに発生する。その時点で垂直選択線１４−１を再び“Ｈ”レベルにし（パルス１０４）、選択トランジスタ３（３−１−１，３−１−２，…）をＯＮにして増幅トランジスタ２の出力電流を垂直信号線８に出力する。この信号電流の大きさは前記リセット電流の大きさと異なり、仮にフォトダイオード１で発生する電荷が電子である場合は増幅トランジスタ２のゲート電圧はリセット時よりも低くなるので増幅トランジスタ２の信号出力電流はリセット電流よりも大きくなる。したがって垂直信号線８の電位は選択スイッチトランジスタ３（３−１−１，３−１−２，…）のソース電位まで上昇する（これをＶH とする。）。カウンター１２（１２−１，１２−２，…）を０からカウント動作させて、そのデジタル出力をＤ／Ａ変換器１１（１１−１，１１−２，…）に入力することで、Ｄ／Ａ変換器１１の出力電圧は徐々に下り（ここでは、入力デジタル値の増加に対しアナログ出力が減少するタイプを用いている。）、電圧−電流変換トランジスタ９（９−１，９−２，…）のドレイン電流は増加していき、カレントミラー１０（１０−１，１０−２，…）の出力電流も増加する。あるところでセンサーセル内の増幅トランジスタ２（２−１−１，２−１−２，…）の出力電流値よりも、リセット電流を流すトランジスタ７の出力電流と前記カレントミラー１０の出力電流の合算した電流値が上回り、垂直信号線８の電位はある低電位（これをＶL とする）に下がる。この垂直信号線８の電位変化を、比較しきい電圧をＶH とＶL の中間にしたコンパレーターなどでとらえ、そのタイミングでカウンター１２を停止させる。このときのカウンター１２のデジタルデータがフォトダイオード１に発生した電荷量に応じた値となるのでアナログ−デジタル変換が行われたことになる。
（第２の実施例）
図３は本発明の第２の実施例であり、センサーセル部とＡ／Ｄ変換に関わる部分だけを抜き出して図示している。２１はフォトダイオード、２２は増幅トランジスタ、２３はリセットトランジスタ、２４は垂直選択トランジスタ、２５は垂直信号線の電位変化を検出するコンパレーター、２６はＤ／Ａ変換器２７の出力電圧を電流に変換するトランジスタ、２８はＤ／Ａ変換器２７にデジタルデータを供給するカウンター、３０はカレントミラー回路である。図１の第１の実施例からの変更点は、増幅トランジスタ２２のソース端子と電圧−電流変換トランジスタ２６のソース端子にそれぞれ抵抗３１，３２を付加していることである。
【００３３】
これは固体撮像装置においてセンサーセルが多数並べられた場合、増幅トランジスタの電源配線には必ずある値の配線抵抗が付随し、その配線抵抗によって増幅トランジスタの出力電流が、フォトダイオードから同じ信号電荷を受けた場合でも変動してしまう問題が発生するため、その配線抵抗値より充分大きな値の抵抗を増幅トランジスタのソース端子に付加することで影響を非常に小さくできるためである。そして電圧−電流変換トランジスタのソース端子にも、増幅トランジスタの出力電流との相対精度を向上させるため抵抗を挿入し、多くの場合同じ値の抵抗を用いることが望ましい。したがって、本実施例では上記のように増幅トランジスタ２２のソース端子と電圧−電流変換トランジスタ２６のソース端子にそれぞれ抵抗３１，３２を付加している。
【００３４】
さらに図３における増幅トランジスタ２２のゲート−ソース間電圧（ＶGS）と出力ドレイン電流（ＩO ）の関係は図４に示すような２乗特性であり、とくにＶGSがしきい値電圧Ｖth以下の領域では、サブスレッショルド領域と呼ばれ、特性は指数関数となるので、ＩO とＶGSの線型性は非常に悪くなるので、フォトダイオード１をリセットする電圧をある程度制御し、リセット時の増幅トランジスタのＶGSが図４のＶA のようなしきい値Ｖthを超える値となるようにし、サブスレッショルド領域に入らないようにすることが好ましい。
【００３５】
図１、図３はセンサーセル内の増幅トランジスタとしてＰＭＯＳトランジスタを用いた場合を示したが、反対の導電型のＮＭＯＳトランジスタを用いたものにも本発明を適用することができる。
【００３６】
その場合の図３に応じたものを図５に示す。図５において、導電型を除いては図３に示す部材と同じ部材なので、同一符号を付する。
【００３７】
以上説明したようにセンサーセル内の増幅トランジスタと同一の導電型のトランジスタを用い、さらにそのゲートの大きさも同一にすることによって、それぞれの出力電流を比較するという手段を用いれば、センサーセル内の増幅トランジスタのもつ、入力電圧と出力電流との間の非線型性はキャンセルされることが分かる。
（第３の実施例）
図６は本発明の第３の実施例を表わす図で、４１は光電変換素子、４２は従来例と同様、光電変換素子４１の信号電荷を増幅トランジスタ４３のゲートに転送する転送トランジスタ、４４は画素選択トランジスタ、４５はリセットトランジスタ、４６は増幅トランジスタ４３の出力電流をスイッチ４７と保存用コンデンサー４８によって電圧として保存し、その電圧を電流に変換しながら出力する電流源用トランジスタ、４９は電流源トランジスタ４６の出力電流と、画素選択トランジスタ４４を介して出力される増幅トランジスタ４３の出力電流との差分の信号を受け、その差信号に応じて電圧を増幅トランジスタ４３のソース（主電極）端子へ出力する可変電圧源である。
【００３８】
上記の構成で、例として増幅トランジスタがリセットされた後、光電変換素子からの信号電荷による信号電圧を得る方法を図７のタイミングチャートを交えて説明する。ここで図６の各トランジスタ４２，４３，４４，４５はＰＭＯＳトランジスタとして、トランジスタ４６はＮＭＯＳトランジスタとして以降説明する。可変電圧源４９はある一定の電圧Ｖ１を出力しているものとする。端子φRを“Ｌ”レベルとして（パルス１０１）リセットトランジスタ４５をＯＮさせ、増幅トランジスタ４３のゲート端子を所定の電位にリセットする。その時、同時に端子φXを“Ｌ”レベル（パルス４０２）にして選択トランジスタ４４をＯＮさせ、またスイッチ４７もＯＮさせる。増幅トランジスタ４３のリセット時の出力電流は、トランジスタ４６がゲート−ドレインが短絡することで発生するゲート電圧の形で保存用コンデンサ４８に保存される。その後、トランジスタ４５，４４、スイッチ４７はＯＦＦし、光電変換素子に入力した光に応じた信号電荷を、端子φT を“Ｌ”レベルにする（パルス４０３）ことで転送トランジスタ４２がＯＮし増幅トランジスタ４３のゲート端子に転送する。この時のゲート電位はリセット時よりも低い電圧であったとすると増幅トランジスタ４３の出力電流はそれに応じてリセット時よりも大きい値となる。一方、トランジスタ４６は保存用コンデンサ４８の電圧を受け、増幅トランジスタ４３がリセットされた時の電流を出力している。端子φX を“Ｌ”レベルにし（パルス４０４）再びトランジスタ４４をＯＮさせると出力ライン５０は高電位ＶＨ になる。
【００３９】
その後、可変電圧源４９の出力電圧を徐々に下げてゆくとそれにともない増幅トランジスタ４３の出力電流も減少し、ついにはトランジスタ４６の出力電流と等しい値になる。このとき出力ライン５０の電位は急速に低下するのでその電位変動を検出し、可変電圧源４９の出力電圧の変化を停止する。この時の電圧をＶ２ とすると前記Ｖ1 との差電圧（Ｖ1 −Ｖ2 ）は、増幅トランジスタ４３のゲート電位の、リセットされた時の電位と信号電荷が転送された時の電位の差分に等しい値となるので、この（Ｖ1 −Ｖ2 ）を光電変換素子の信号電荷に応じた信号電圧として取り出せば良い。
【００４０】
図６の構成における可変電圧源をアナログ差動増幅回路を用いて実現する一実施例を図８に示す。
【００４１】
この例では、増幅トランジスタ４３をリセット後に光電変換素子４１の信号電荷を増幅トランジスタ４３のゲートに転送した後に増幅トランジスタ４３の出力電流と増幅トランジスタ４３の出力電流の差電流を差動増幅アンプ４９と容量５１で積分し、前記差電流が０になったところで増幅アンプ４９の出力電圧の変化は止まる。初期状態の設定は、増幅トランジスタ４３をリセットする時に同時に容量５１を、スイッチ５０をＯＮにし、スイッチ５４を電圧源５３側にしてリセットしておけば増幅トランジスタ４３のソース電位は、電圧源５３の電圧を初期値とし、パルス４０４と同期してスイッチ５４を増幅アンプ４９側にしたところから変化する。変化が停止した時の前記差電流が０という状態は、増幅トランジスタ４３の出力電流が、自らがリセットした状態のときの出力電流に等しい状態であり、それはすなわち増幅トランジスタ４３のゲート電位がリセット状態から信号電荷転送に至る過程で生じた変化の量と、増幅アンプ４９の出力電圧の変化の量が等しいことを意味する。
【００４２】
図９は、図６の構成における可変電圧源をアナログ差動増幅アンプを用いて実現する他の実施例であり、図８の場合とは異なり、積分回路は使用せず、単純な負帰環のループの中に増幅トランジスタ４３、選択トランジスタ１０４を含めたものである。この例では、増幅トランジスタ４３のリセット時にはスイッチ５０を接地側にし、増幅アンプ４９をコンパレーターとして動作させある所定の高電位（ＶHA）が出力されるように設定する。電圧源５２の電圧は、トランジスタ４６のゲート−ドレイン間を短絡し、そこに増幅トランジスタ４３がリセットされた時の出力電流が流れ込んだ時に発生するゲート−ソース間電圧程度に設定しておくと精度上好ましい。増幅トランジスタ４３に信号電荷が転送された後、パルス４０４と同期してスイッチ５０をトランジスタ４６の出力端子側にすると、増幅アンプ４９はトランジスタ４６の出力端子電圧が電圧源５２の電圧に等しくなるように増幅トランジスタ４３のソース電圧を制御する。この時増幅トランジスタ４３の出力電流はトランジスタ４６のそれに等しい。この制御の変化は前記負帰環ループの帯域で決まり、通常数μｓオーダーの非常に速い変化となるので図８の例に比べ処理時間的に優れている。増幅アンプ４９の出力電圧がＶLAのときにトランジスタ４６の出力端子電圧が電圧源５２の電圧に等しくなったとすると求める光電変換素子の信号電荷に応じた信号電圧は（ＶHA−ＶLA）となる。
【００４３】
さらに図１０に他の実施例として、図６における可変電圧源をＤ／Ａ変換器５５で構成し、増幅トランジスタ４３とトランジスタ４６の差信号をコンパレーター５７で検出し、Ｄ／Ａ変換器５５にデジタル信号を供給するカウンター５６の動作をコンパレーター５７の出力で制御するものである。図６の動作と同様にリセットトランジスタ４５をＯＮさせ増幅トランジスタ４３をリセットするときＤ／Ａ変換器５５はある高電位（ＶＨＤ）を出力するように設定する。カウンター５６はリセットされ、カウント動作はしていない。増幅トランジスタ４３のリセット時の出力電流を選択トランジスタ４４を介してトランジスタ４６に供給し、スイッチ４７をＯＮさせることで容量４８にトランジスタ４６が前記リセット電流を流すのに必要な電圧を保存する。その後、転送トランジスタ４２をＯＮし光電変換素子４１の信号電荷を増幅トランジスタ４３のゲートに転送する。再び選択トランジスタ４４をＯＮさせるとコンパレーター５７の入力電位はある高電位（ＶH）に上昇する。この後カウンター５６を動作し、そのデジタル出力を増幅させ、それを受けるＤ／Ａ変換器５５の出力電圧は徐々に減少（Ｄ／Ａ変換器５５はデジタル入力信号に対し負極性のアナログ出力電圧を発生すると仮定する。）する。ある時点で、増幅トランジスタ４３の出力電流とトランジスタ４６の出力電流が等しくなり、コンパレーター５７の入力電圧は急速に減少するので、その変化を検出し、カウンター５６のカウント動作を停止させる。
【００４４】
このカウンター５６のカウント開始から停止までに変化したデジタル値は光電変換素子４１の信号電荷に応じたものになるのでＡ／Ｄ変換が行われたことになる。
【００４５】
図１１は図１０の実施例を、光電変換部が３行３列の２次元に配列された場合に適用させたものである。光電変換素子６１（６１−１−１，６１−１−２，…）、転送トランジスタ６２（６２−１−１，６２−１−２，…）、増幅トランジスタ６３（６３−１−１，６３−１−２，…）、画素選択トランジスタ６４（６４−１−１，６４−１−２，…）、リセットトランジスタ６５（６５−１−１，６５−１−２，…）、定電流トランジスタ６６（６６−１，６６−２，…）、増幅トランジスタ６３の出力電流によってトランジスタ６６のゲート−ソース間に発生する電圧を取り込み、保存するためのスイッチ６７（６７−１，６７−２，…）と容量６８（６８−１，６８−２，…）、垂直信号線７２（７２−１，７２−２，…）の電位変化を検出するコンパレーター７１（７１−１，７１−２，…）、Ｄ／Ａ変換器６９（６９−１，６９−２，…）にデジタル信号を供給するカウンター７０（７０−１，７０−２，…）など構成は図５の場合と同様である。
【００４６】
一行目の画素の出力を得る場合、垂直シフトレジスタ７７からの駆動線７５−１を“Ｌ”レベルにしてリセット用トランジスタ６５（６５−１−１，６５−１−２，６５−１−３）をＯＮさせ、その後駆動線７４−１を“Ｌ”レベルにして画素選択トランジスタ６４（６４−１−１，６４−１−２，６４−１−３）をＯＮさせて、リセット状態の増幅トランジスタ６３（６３−１−１，６３−１−２，６３−１−３）の出力電流を垂直信号線７２（７２−１，７２−２，７２−３）へ出力し、駆動線７３を“Ｈ”レベルにしてスイッチ６７（６７−１，６７−２，６７−３）をＯＮさせ、容量６８（６８−１，６８−２，６８−３）にトランジスタ６６にリセット状態の出力電流を供給した時のゲート−ソース間に発生する電圧を保持する。
【００４７】
その後、図１０の動作と同様にカウンター７０（７０−１，７０−２，７０−３）のカウント動作を開始し、Ｄ／Ａ変換器６９（６９−１，６９−２，６９−３）の出力電圧を減少させ、垂直信号線１２の電位変動をコンパレーター７１で検出し、カウンター７０の動作を停止させて、カウント開始から停止までのデジタル値の変化分をデジタル出力としてＡ／Ｄ変換が完了する。
【００４８】
図１２は光電変換部内の増幅トランジスタや選択トランジスタ、転送トランジスタなどがＮＭＯＳトランジスタである場合の実施例で、図６の実施例などから容易に考え得るものである。図１２において、導電型を除いては図６に示す部材と同じ部材なので、同一符号を付する。
【００４９】
以上の全ての実施例において、画素内の増幅トランジスタがリセットされた時のゲート−ソース間電圧をしきい値電圧よりわずかに上回る値になるようリセット用電圧源の電圧を設定することで、前記可変電圧源の電圧を制御して出力電圧を決定する際にも前記増幅トランジスタの出力電流は小さい状態になっているので前述の電源配線による寄生抵抗の影響は無視できる。
【００５０】
またこのように増幅トランジスタの出力電流が小さくなり、共通信号線の電位変化の速度が共通信号線に付随する寄生容量によって低下してしまう場合や、前述の増幅アンプの不安定性が生じる場合には図１３に示すようなバッファーアンプ２１０による、寄生容量の２端子のうち、共通信号線側でない方の端子の駆動が有効になる。２１０は共通信号線の電位を受け、ＡＣ的に同じ電位を発生するバッファーアンプであり、２０８−１〜２０８−ｎは図２０のインバーター２０８（２０８−１，…，２０８−ｎ）の構成を示しており、ｎＭＯＳトランジスタ２０８のソース端子はバッファーアンプ２１０の出力に接続されている。またバッファーアンプ２１０の出力はトランジスタ２０４−１のバックゲートに接続されている。ｎＭＯＳトランジスタ２０８−１のソース端子をバッファーアンプ２１０の出力に接続することで、ｎＭＯＳトランジスタ２０８−１がオンしたときにはトランジスタ２０４−１のゲートとソースとの間の寄生容量（ゲートとソースとの重なり容量等）の端子間電圧は一定となる。また、バッファーアンプ１０の出力をトランジスタ２０４−１のバックゲートに接続することでソース領域の接合容量による寄生容量の端子間電圧も一定となる。このように、前記寄生容量の端子間電圧は一定になり、電荷の流入がないため容量としては機能しない。
【００５１】
図２１に撮像システム概略図を示す。同図に示すように、光学系２１７１、絞り２１８０を通って入射した画像光はＣＭＯＳセンサ２１７２上に結像する。ＣＭＯＳセンサ２１７２上に配置されている画素アレーによって光情報は電気信号へと変換され、ノイズ除去されて出力される。その出力信号は信号処理回路２１７３によって予め決められた方法によって信号変換処理され、出力される。信号処理された信号は、記録系、通信系２１７４により情報記録装置により記録、あるいは情報転送される。記録、あるいは転送された信号は再生系２１７７により再生される。絞り２１８０、ＣＭＯＳセンサ２１７２、信号処理回路２１７３はタイミング制御回路２１７５により制御され、光学系２１７１、タイミング制御回路２１７５、記録系・通信系２１７４、再生系２１７７はシステムコントロール回路２１７６により制御される。
【００５２】
【発明の効果】
以上説明したように、本発明によれば、センサーの線型性の問題を大幅に改善しながら非常に簡単な回路構成で、センサー信号を、各垂直毎にＡ／Ｄ変換を行うことが可能となり、したがって変換に必要な時間は従来の１つのＡ／Ｄ変換器で変換する方法に比べ、垂直ライン数倍取ることが可能となる。
【００５３】
また本発明によれば、固体撮像装置におけるセンサーセル内の増幅トランジスタのもつ非線型性や、その非線型性をキャンセルするために使用される別のリファレンス用増幅トランジスタのもつ製造バラツキによる上記キャンセルが不充分になることの問題を解決し、前記非線型性や製造バラツキは一切出力される信号には影響を与えないため高精度の信号出力を得ることが可能である。
【００５４】
さらに従来トランジスタの製造上のバラツキに起因するノイズの低減のために必要としていた付加回路が、本発明では、非常に少ない素子数で同様の効果が得られるため消費電力やチップ占有面積の点で優れている。
【図面の簡単な説明】
【図１】本発明の固体撮像装置の第１の実施例を示す回路図である。
【図２】上記第１の実施例の固体撮像装置の動作を説明するタイミングチャートである。
【図３】本発明の固体撮像装置の第２の実施例を示す一部回路図である。
【図４】増幅トランジスタのゲート−ソース間電圧（ＶGS）と出力ドレイン電流（ＩO ）の関係を示す特性図である。
【図５】図３の固体撮像装置の変形例を示す一部回路図である。
【図６】本発明の固体撮像装置の第３の実施例を示す回路図である。
【図７】上記第３の実施例の固体撮像装置の動作を説明するタイミングチャートである。
【図８】図６の構成における可変電圧源をアナログ差動増幅回路を用いて実現する一実施例を示す回路図である。
【図９】図６の構成における可変電圧源をアナログ差動増幅アンプを用いて実現する他の実施例を示す回路図である。
【図１０】図６の構成を実現するさらに他の実施例を示す回路図である。
【図１１】図１０の実施例を、光電変換部が３行３列の２次元に配列された場合に適用させた場合の固体撮像装置の回路構成図である。
【図１２】図６の固体撮像装置の変形例を示す回路図である。
【図１３】本発明の固体撮像装置の変形例を示す回路図である。
【図１４】従来のＭＯＳ型固体撮像装置およびそのアナログ信号出力電圧をＡ／Ｄ変換するＡ／Ｄ変換器の構成を示す回路図である。
【図１５】図１４の駆動タイミングを示すタイミングチャートである。
【図１６】従来の電流出力型ＣＭＯＳセンサーの概略回路図である。
【図１７】従来の増幅型ＭＯＳ固体撮像素子、およびその出力を読み出す読み出し回路の構成を示す回路図である。
【図１８】増幅トランジスタの入力電圧対出力電流の特性を示す図である。
【図１９】センサーセル内の増幅トランジスタのもつ製造バラツキに起因するノイズを抑制する読み出し回路の従来例を示す図である。
【図２０】図１７の従来例を用いて光電変換部を多数並列に配置し、画素選択スイッチを介して共通信号線に出力する場合の回路図である。
【図２１】 本発明の撮像システムの概略を示す図である。
【符号の説明】
１ フォトダイオード
２ ＰＭＯＳ増幅トランジスタ
３ 選択トランジスタ
４ リセットトランジスタ
５ スイッチ
６ 容量
７ トランジスタ
８ 垂直信号線
９ 電圧−電流変換トランジスタ
１０ カレントミラー回路
１１ Ｄ／Ａ変換器
１２ カウンター
１４ 垂直選択線
１５ リセット信号線
１６ 垂直シフトレジスタ
４１ 光電変換素子
４２ 転送トランジスタ
４３ 増幅トランジスタ
４４ 画素選択トランジスタ
４５ リセットトランジスタ
４６ 電流源用トランジスタ
４７ スイッチ
４８ 保存用コンデンサー
４９ 可変電圧源
【発明の属する技術分野】
本発明は固体撮像装置、それを用いた固体撮像システム、及び信号転送装置に係わり、特に信号電荷を増幅する増幅型ＭＯＳセンサーの出力を取り出す駆動回路、増幅型固体撮像装置の出力電圧をＡ／Ｄ変換する変換回路に関するものである。
【０００２】
【従来の技術および発明が解決しようとする課題】
図１４に従来のＭＯＳ型固体撮像装置およびそのアナログ信号出力電圧をＡ／Ｄ変換するＡ／Ｄ変換器の構成を示し、図１５にその駆動タイミングを示す。単位セルは、フォトダイオード８１、増幅トランジスタ８２、選択トランジスタ８３、リセットトランジスタ８４から構成されている。
【０００３】
各セルに配置されたフォトダイオード８１（８１−１−１，８１−１−２，…）に蓄積された信号は増幅トランジスタ８２（８２−１−１，８２−１−２，…）によって電圧として、検出ノードである垂直信号線８８（８８−１，８８−２，…）に読み出される。このとき、増幅トランジスタ８２と負荷トランジスタ８９（８９−１，８９−２，…）によりソースフォロワ回路が構成されているので、フォトダイオード８１の信号に対応した電圧が垂直信号線８８に読み出される。このような構成のＭＯＳ型固体撮像装置では増幅トランジスタ８２のしきい値バラツキに対応した固定パターン雑音が発生する問題があるので、以下にその動作を示すノイズキャンセル回路が通常使用される。
【０００４】
選択信号線８６−１にパルス５０１を印加することによって、増幅トランジスタ８２−１−１，８２−１−２，…の行を活性化させる。このとき、フォトダイオード８１−１−１，８１−１−２，…に蓄積された信号負荷に対応した出力信号電圧が垂直信号線８８（８８−１，８８−２，…）に読み出される。セルを活性化しているパルスが“Ｈ”レベル（パルス５０１）の間にクランプトランジスタ９１のゲートに接続される端子１２３に“Ｈ”電圧（パルス５０２）を印加し、垂直信号線９５（９５−１，９５−２，…）を端子１２４に印加されるクランプ電圧にクランプする。
【０００５】
その後、リセット信号線８７（８７−１，８７−２，…）に“Ｈ”の電圧（パルス５０３）を印加することで、フォトダイオード８１（８１−１−１，８１−１−２，…）の電圧をリセットする。このリセット時の電圧は、垂直信号線８８に現れるので、この電圧をクランプ容量９０（９０−１，９０−２，…）で垂直信号線９５（９５−１，９５−２，…）に伝達する。次いでサンプル−ホールドトランジスタ９２（９２−１，９２−２，…）をＯＮすることにより、垂直信号線９６（９６−１，９６−２，…）に信号を伝達する。そして水平シフトレジスタ１１９からの選択パルス５０５，５０６，…が水平選択トランジスタ９４（９４−１，９４−２，…）に印加されることで選択された行の信号が水平信号線１１７へ読み出される。
【０００６】
この水平信号線１１７に読み出された信号電圧は出力アンプ１２０で増幅され、Ａ／Ｄ変換器１２１に出力されてデジタル信号に変換される。
【０００７】
この場合、Ａ／Ｄ変換器１２１は１つしかないので高速に変換動作を行う必要があり、消費電力、ノイズの点で問題が発生しやすく、また多画素のセンサー出力を交換する場合により高速性が求められるのでその設計が難しくなるという欠点もあった。
【０００８】
また図１６に従来の電流出力型ＣＭＯＳセンサーの概略回路図を示す。１３１はフォトダイオード、１３２はフォトダイオード１３１の信号電荷を受け信号電流に変換、出力する増幅トランジスタ、１３３はリセットスイッチ、１３４はセンサーセル選択スイッチ、１３５は水平選択スイッチ、１３６は固定バイアス電流源、１３７はセンサーセルからの信号電流を信号電圧に変換するための抵抗、１３８は出力アンプ、１３９は出力アンプ１３８のＤＣ出力レベルを定めるバイアス電圧源である。
【０００９】
フォトダイオード１３１で発生した信号電荷は、増幅トランジスタ１３２のゲートに付随する容量によって電圧に変換され、その変換された電圧に応じて増幅トランジスタ１３２はドレイン信号電流を流そうとする。スイッチ１３４，１３５がＯＮすると電流源１３６の電流と、増幅トランジスタ１３２の出力電流の差分が抵抗１３７に流れ、出力アンプ１３８の出力端子に、その差分電流に応じた電圧が現われる。
【００１０】
図１７に従来の別のタイプの電流出力型の増幅型ＭＯＳ固体撮像素子、およびその出力を読み出す読み出し回路の構成を示す。１１０１は光電変換部で、ここで発生した信号電荷を転送トランジスタ１１０２を介して増幅トランジスタ１１０３のゲートへ移動させ、この信号電荷を信号電圧に変換してトランジスタ１１０３に入力する。増幅トランジスタ１１０３は、この信号電圧に応じた信号電流Ｉoutを画素選択トランジスタ１１０４を介して出力線に出力する。この出力された信号電流は差動増幅器１１０７の出力端子と反転入力端子間に接続された抵抗１１０６によって電圧に変換され、出力端子１１０９からバイアス電圧源１１０８の電圧を加えた形で出力される。しかしながら、これら図１６、図１７の従来例の場合、図１８に示す増幅トランジスタ１１０３の入力電圧対出力電流の特性から解るように、出力電流は入力電圧の２乗に比例し、特にしきい値電圧以下の入力電圧に対しては指数関数特性となるため、線型性が悪い、また温度に大きく依存するという欠点があった。
【００１１】
さらに図１９に、センサーセル内の増幅トランジスタ１１０３のもつ製造バラツキに起因するノイズを抑制する読み出し回路の従来例を示す。スイッチ１１０８、容量１１１０、トランジスタ１１１２で構成される電流サンプル／ホールド回路にて、増幅トランジスタ１１０３がリセット状態にあるときの出力電流を保持し、スイッチ１１０９、容量１１１１、トランジスタ１１１３で構成されるもう一方の電流サンプル／ホールド回路で増幅トランジスタ１１０３が信号電流を出力している時の電流を保持し、それぞれの保持された電流を電流−電圧変換回路１１１６，１１１７で電圧に変換し、引き算回路１１１８の出力端子１１１９で最終的な出力が得られる。
【００１２】
この従来例ではノイズ抑制のために多くのトランジスタ、スイッチ、容量、増幅器を必要とし、その消費電力やチップ占有面積が大きいという問題がある。また図１７の従来例を用いて光電変換部を多数並列に配置し、画素選択スイッチを介して共通信号線に出力する場合を図２０に示す。光電変換素子２０１（２０１−１，２０１−２，…，２０１−ｎ）の出力電荷は増幅トランジスタ２０３（２０３−１，２０３−２，…，２０３−ｎ）のゲートで電圧に変換され、さらに増幅トランジスタ２０３によって電流に変換され、画素選択トランジスタ２０４（２０４−１，２０４−２，…，２０４−ｎ）を介して共通信号線２０９に出力され、増幅アンプ２１３と帰環抵抗２１２で再び電圧に変換され出力される。各画素間には高電位電源端子からの配線が有する寄生抵抗ｒ１〜ｒｎが増幅トランジスタのソース端子に付随し、電源端子から位置的に遠い画素ほど当然ｒ１〜ｒｎの和として抵抗は大きくなる。仮に各画素内の光電変換素子２０１の信号電荷が全く等しく各画素で発生し、増幅トランジスタ２０３のゲート端子で等しい信号電圧に変換されても、前記ソース端子に付随する電源配線寄生抵抗の値の違いで各画素の増幅トランジスタ２０３の出力電流は変化し、電源端子から遠い画素ほど小さくなるいわゆるシェーディングが発生する。この現象は増幅トランジスタの出力電流が大きくなるほど顕著になり、通常光電変換素子からの信号電荷量が大きい時に出力電流も増え、出力電圧の精度はこの寄生抵抗によって低下する。
【００１３】
また前記画素選択スイッチ４にはゲート−ドレイン間重なり容量と呼ばれる寄生容量２０６（２０６−１，２０６−２，…，２０６−ｎ）やドレイン−ウェル間ＰＮ接合容量という寄生容量２０７（２０７−１，２０７−２，…，２０７−ｎ）が存在し、多画素のセンサーではこの寄生容量の和は大きな値となるため、図２０の例では増幅アンプ３の負荷容量として働き、スルーレートの低下やリンギングなどの不安定現象を誘発するという問題があった。
【００１４】
上記従来例では、フォトダイオードの信号を電圧に変換、増幅して、ノイズキャンセルを行いながらＡ／Ｄ変換するまでの過程に多くのスイッチトランジスタやクランプ容量やサンプルホールド容量などの容量を必要としており、そのためのチップ占有面積も大きく、コストの上昇という問題が生じていた。また水平信号線に現れる、選択された垂直信号線からの信号電圧を１つのＡ／Ｄ変換器で変換する場合、その変換処理速度を非常に速くする必要があり、例えばＨＤ（High Definition）対応センサーでは１画素の変換処理時間は数十ｎｓと非常に短くする必要があり、高価な高速Ａ／Ｄ変換器を必要とする問題があった。
【００１５】
さらに電流出力型ＣＭＯＳセンサーでは、増幅トランジスタ２の出力電流（ＩO）とフォトダイオード１からの電荷による信号電圧ＶS の関係は、次式に示すような２乗特性となり、特に信号電圧が小さい領域では指数関数特性となるので、直線性が悪いという問題があった。
【００１６】
ＩO ＝Ｋ・Ｗ／Ｌ（ＶS−Ｖth）2
Ｋは定数、Ｗ，Ｌはそれぞれ増幅トランジスタ２のゲート幅とゲート長、Ｖthはしきい値電圧である。
【００１７】
【課題を解決するための手段および作用】
本発明の固体撮像装置は、光電変換手段と、前記光電変換手段で発生した信号を電流に変換して出力する第１のトランジスタと、係数動作を行うカウンタ−から出力されるデジタル値を受けて、デジタル・アナログ変換手段から出力されるアナログ電圧を電流に変換して出力する第２のトランジスタと、前記第１のトランジスタからの電流値と、前記第２のトランジスタからの電流値とを比較する比較手段と、前記比較手段により、前記第１のトランジスタからの電流値と前記第２のトランジスタからの電流値との差が、前もって設定された閾値以内であることを検知し、前記検知されたタイミングにおいて前記カウンターから出力されるデジタル値を出力するアナログ・デジタル変換手段と、を有することを特徴とするものである。
【００１８】
また本発明の固体撮像装置は、光電変換手段と前記光電変換手段で発生した信号を電流に変換して出力する第１のトランジスタを含む画素を水平方向及び垂直方向に複数配列するとともに、垂直方向の一列毎の画素にそれぞれ接続された垂直出力線と、係数動作を行うカウンタ−から出力されるデジタル値を受けて、デジタル・アナログ変換手段から出力されるアナログ電圧を電流に変換して出力する第２のトランジスタと、前記第１のトランジスタからの電流値と、前記第２のトランジスタからの電流値とを比較する比較手段と、前記比較手段により前記第１のトランジスタからの電流値と前記第２のトランジスタからの電流値との差が、前もって設定された閾値以内であることを検知し、前記検知されたタイミングにおいて前記カウンターから出力されるデジタル値を出力するアナログ・デジタル変換手段とを有し、前記第２のトランジスタ、前記比較手段及び前記アナログ・デジタル変換手段を一列の前記画素毎で共通に用いたことを特徴とする。
【００１９】
また本発明の固体撮像装置は、前記第１のトランジスタと前記第２のトランジスタは、同一の導電型のトランジスタであり、かつ、ゲートの大きさが等しいことを特徴とする。
【００２０】
本発明は、光電変換手段からの信号を第１のトランジスタにより電流として読み出し、第２のトランジスタの電流と比較し、その比較結果に基づいて光電変換手段で発生した信号に対応するデジタル信号をアナログ・デジタル変換手段により出力するものである。アナログ・デジタル変換手段の構成の一例は、第２のトランジスタの制御電極と主電極との間（例えば絶縁ゲート型トランジスタの場合はゲート−ソース間）にＤ／Ａ変換手段で設定された電圧を印加し、主電極（例えばドレイン）に表われた電流をカレントミラー回路を用いて前記第１のトランジスタの出力信号電流と比較するものである。
【００２１】
またリセット状態の時の第１のトランジスタの出力電流を保存し、光電変換手段からの信号をＡ／Ｄ変換する時にはその保持された電流を差し引くことでいわゆる“ダーク補正”を行う。このような構成とすることで、第１のトランジスタのもつ制御電極−主電極間電圧と出力電流間の非線型性をキャンセルしながら非常に簡単な回路構成で、ライン毎のＡ／Ｄ変換が可能になる。
【００２２】
また本発明の固体撮像装置は光電変換手段と、
該光電変換手段からの信号を受ける第１の端子、該信号を増幅して出力する第２の端子、該第２の端子からの出力のレベルを制御する制御信号を受ける第３の端子を有してなる増幅素子と、
前記第３の端子に前記制御信号を送る制御信号源と、
前記増幅素子から出力する信号を保存する保存手段と、
前記保存手段に保存された、前記増幅手段が第１の状態の時の第１の出力と前記増幅手段が第２の状態の時の第２の出力との差分を信号として前記制御信号源にフィードバックする手段と、を有し、
前記制御信号源は前記差分の信号に基づいて前記第３の端子に前記制御信号を送る固体撮像装置である。
【００２３】
本発明は、光電変換手段の信号電荷を第１の端子に受ける増幅素子の第３の端子の入力を、該増幅素子の第１の状態の時の出力自身によってサンプル−ホールド回路等の保持手段を用い生成した第１の出力と、該増幅素子の第２の状態の時の第２の出力との差分の信号をフィードバックすることで制御するものである。このような単一の増幅素子の出力の比較という手段をとることで、増幅素子のもつ入力電圧−出力電流間の非線型性や、製造上のバラツキに寄因する不完全なキャンセルによる出力信号電圧精度の悪化という問題が解決される。また増幅素子の第３の端子の入力を、前記フィードバックによって制御する場合、前記増幅素子の第１の状態の時の出力が充分小さい（つまり、配線抵抗による電圧降下分が無視できる）値に設定することで配線抵抗によるシェーディングは問題とならなくなる。
【００２４】
本発明の信号転送装置は、信号源からの信号を受ける第１の端子、該信号を増幅して出力する第２の端子、該第２の端子からの出力のレベルを制御する信号を受ける第３の端子を有してなる増幅素子と、
前記増幅素子の前記第１の端子に信号が送られた状態で前記第２の端子から信号を読み出す読み出し手段と、
所定の基準レベルと前記読み出し手段により読み出された信号とを比較し、その比較結果をもとに前記第３の端子に、前記第２の端子からの出力のレベルを制御する信号を出力する比較出力手段と、を備えた信号転送装置。
【００２９】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
（第１の実施例）
図１は本発明の第１の実施例であり、増幅型ＭＯＳ固体撮像素子（センサーセル）を行列に２次元的に配列したもので、ここでは簡略化のため３行３列としている。センサーセル内の構成はフォトダイオード１（１−１−１，１−１−２，…）、ＰＭＯＳ増幅トランジスタ２（２−１−１，２−１−２，…）、選択トランジスタ３（３−１−１，３−１−２，…）、リセットトランジスタ４（４−１−１，４−１−２，…）から成る。フォトダイオード１で発生する電荷は増幅トランジスタ２のゲート容量により電圧に変換され、増幅トランジスタ２のソース端子に印加された一定電圧とで決まるゲート−ソース間電圧に応じた電流が、垂直シフトレジスタ１６によって垂直選択線１４（１４−１，１４−２，…）が“Ｈ”レベルになり選択トランジスタ３がＯＮしたとき垂直信号線８（８−１，８−２，…）へ供給される。
【００３０】
カウンター１２（１２−１，１２−２，…）からのデジタル値に応じてアナログ電圧を発生するＤ／Ａ変換器１１（１１−１，１１−２，…）の出力電圧を電圧−電流変換ＭＯＳトランジスタ９（９−１，９−２，…）のゲート−ソース端子間に印加する。初期状態の設定としてカウンター１２の全ビット出力は０、そのデジタル値を受けたＤ／Ａ変換器１１のアナログ出力電圧は、センサーセル内のリセットトランジスタ４（４−１−１，４−１−２，…）に印加されるリセット電圧にほぼ等しい電圧が出力されるよう設定されていると仮定する。
【００３１】
以下、図２のタイミングチャートも交えて動作を説明する。
【００３２】
垂直シフトレジスタ１６によってリセット信号線１５−１（パルス１０２）と垂直選択信号線１４−１（パルス１０１）を“Ｈ”レベルにし、センサーセル内のリセットトランジスタ４（４−１−１，４−１−２，…）と選択トランジスタ３（３−１−１，３−１−２，…）をＯＮさせ、フォトダイオード１をリセットした状態に応じたリセット電流を増幅トランジスタ２（２−１−１，２−１−２，…）から垂直信号線８（８−１，８−２，…）に出力する。その時、同時に端子１７を“Ｈ”レベルにし（パルス１０３）、スイッチ５（５−１，５−２，…）をＯＮさせ、前記リセット電流によって生じるトランジスタ７（７−１，７−２，…）のゲート−ソース間電圧を容量６（６−１，６−２，…）にサンプリングする。その後、スイッチ５はＯＦＦするので容量６によって保持された電圧によってトランジスタ７はリセット電流を流し続ける。リセット信号線１５−１が“Ｌ”レベルになりリセットトランジスタ４（４−１−１，４−１−２，…）がＯＦＦし、フォトダイオード１に信号電荷が蓄積され、その電荷量に応じた電圧が増幅トランジスタ２（２−１−１，２−１−２，…）のゲートに発生する。その時点で垂直選択線１４−１を再び“Ｈ”レベルにし（パルス１０４）、選択トランジスタ３（３−１−１，３−１−２，…）をＯＮにして増幅トランジスタ２の出力電流を垂直信号線８に出力する。この信号電流の大きさは前記リセット電流の大きさと異なり、仮にフォトダイオード１で発生する電荷が電子である場合は増幅トランジスタ２のゲート電圧はリセット時よりも低くなるので増幅トランジスタ２の信号出力電流はリセット電流よりも大きくなる。したがって垂直信号線８の電位は選択スイッチトランジスタ３（３−１−１，３−１−２，…）のソース電位まで上昇する（これをＶH とする。）。カウンター１２（１２−１，１２−２，…）を０からカウント動作させて、そのデジタル出力をＤ／Ａ変換器１１（１１−１，１１−２，…）に入力することで、Ｄ／Ａ変換器１１の出力電圧は徐々に下り（ここでは、入力デジタル値の増加に対しアナログ出力が減少するタイプを用いている。）、電圧−電流変換トランジスタ９（９−１，９−２，…）のドレイン電流は増加していき、カレントミラー１０（１０−１，１０−２，…）の出力電流も増加する。あるところでセンサーセル内の増幅トランジスタ２（２−１−１，２−１−２，…）の出力電流値よりも、リセット電流を流すトランジスタ７の出力電流と前記カレントミラー１０の出力電流の合算した電流値が上回り、垂直信号線８の電位はある低電位（これをＶL とする）に下がる。この垂直信号線８の電位変化を、比較しきい電圧をＶH とＶL の中間にしたコンパレーターなどでとらえ、そのタイミングでカウンター１２を停止させる。このときのカウンター１２のデジタルデータがフォトダイオード１に発生した電荷量に応じた値となるのでアナログ−デジタル変換が行われたことになる。
（第２の実施例）
図３は本発明の第２の実施例であり、センサーセル部とＡ／Ｄ変換に関わる部分だけを抜き出して図示している。２１はフォトダイオード、２２は増幅トランジスタ、２３はリセットトランジスタ、２４は垂直選択トランジスタ、２５は垂直信号線の電位変化を検出するコンパレーター、２６はＤ／Ａ変換器２７の出力電圧を電流に変換するトランジスタ、２８はＤ／Ａ変換器２７にデジタルデータを供給するカウンター、３０はカレントミラー回路である。図１の第１の実施例からの変更点は、増幅トランジスタ２２のソース端子と電圧−電流変換トランジスタ２６のソース端子にそれぞれ抵抗３１，３２を付加していることである。
【００３３】
これは固体撮像装置においてセンサーセルが多数並べられた場合、増幅トランジスタの電源配線には必ずある値の配線抵抗が付随し、その配線抵抗によって増幅トランジスタの出力電流が、フォトダイオードから同じ信号電荷を受けた場合でも変動してしまう問題が発生するため、その配線抵抗値より充分大きな値の抵抗を増幅トランジスタのソース端子に付加することで影響を非常に小さくできるためである。そして電圧−電流変換トランジスタのソース端子にも、増幅トランジスタの出力電流との相対精度を向上させるため抵抗を挿入し、多くの場合同じ値の抵抗を用いることが望ましい。したがって、本実施例では上記のように増幅トランジスタ２２のソース端子と電圧−電流変換トランジスタ２６のソース端子にそれぞれ抵抗３１，３２を付加している。
【００３４】
さらに図３における増幅トランジスタ２２のゲート−ソース間電圧（ＶGS）と出力ドレイン電流（ＩO ）の関係は図４に示すような２乗特性であり、とくにＶGSがしきい値電圧Ｖth以下の領域では、サブスレッショルド領域と呼ばれ、特性は指数関数となるので、ＩO とＶGSの線型性は非常に悪くなるので、フォトダイオード１をリセットする電圧をある程度制御し、リセット時の増幅トランジスタのＶGSが図４のＶA のようなしきい値Ｖthを超える値となるようにし、サブスレッショルド領域に入らないようにすることが好ましい。
【００３５】
図１、図３はセンサーセル内の増幅トランジスタとしてＰＭＯＳトランジスタを用いた場合を示したが、反対の導電型のＮＭＯＳトランジスタを用いたものにも本発明を適用することができる。
【００３６】
その場合の図３に応じたものを図５に示す。図５において、導電型を除いては図３に示す部材と同じ部材なので、同一符号を付する。
【００３７】
以上説明したようにセンサーセル内の増幅トランジスタと同一の導電型のトランジスタを用い、さらにそのゲートの大きさも同一にすることによって、それぞれの出力電流を比較するという手段を用いれば、センサーセル内の増幅トランジスタのもつ、入力電圧と出力電流との間の非線型性はキャンセルされることが分かる。
（第３の実施例）
図６は本発明の第３の実施例を表わす図で、４１は光電変換素子、４２は従来例と同様、光電変換素子４１の信号電荷を増幅トランジスタ４３のゲートに転送する転送トランジスタ、４４は画素選択トランジスタ、４５はリセットトランジスタ、４６は増幅トランジスタ４３の出力電流をスイッチ４７と保存用コンデンサー４８によって電圧として保存し、その電圧を電流に変換しながら出力する電流源用トランジスタ、４９は電流源トランジスタ４６の出力電流と、画素選択トランジスタ４４を介して出力される増幅トランジスタ４３の出力電流との差分の信号を受け、その差信号に応じて電圧を増幅トランジスタ４３のソース（主電極）端子へ出力する可変電圧源である。
【００３８】
上記の構成で、例として増幅トランジスタがリセットされた後、光電変換素子からの信号電荷による信号電圧を得る方法を図７のタイミングチャートを交えて説明する。ここで図６の各トランジスタ４２，４３，４４，４５はＰＭＯＳトランジスタとして、トランジスタ４６はＮＭＯＳトランジスタとして以降説明する。可変電圧源４９はある一定の電圧Ｖ１を出力しているものとする。端子φRを“Ｌ”レベルとして（パルス１０１）リセットトランジスタ４５をＯＮさせ、増幅トランジスタ４３のゲート端子を所定の電位にリセットする。その時、同時に端子φXを“Ｌ”レベル（パルス４０２）にして選択トランジスタ４４をＯＮさせ、またスイッチ４７もＯＮさせる。増幅トランジスタ４３のリセット時の出力電流は、トランジスタ４６がゲート−ドレインが短絡することで発生するゲート電圧の形で保存用コンデンサ４８に保存される。その後、トランジスタ４５，４４、スイッチ４７はＯＦＦし、光電変換素子に入力した光に応じた信号電荷を、端子φT を“Ｌ”レベルにする（パルス４０３）ことで転送トランジスタ４２がＯＮし増幅トランジスタ４３のゲート端子に転送する。この時のゲート電位はリセット時よりも低い電圧であったとすると増幅トランジスタ４３の出力電流はそれに応じてリセット時よりも大きい値となる。一方、トランジスタ４６は保存用コンデンサ４８の電圧を受け、増幅トランジスタ４３がリセットされた時の電流を出力している。端子φX を“Ｌ”レベルにし（パルス４０４）再びトランジスタ４４をＯＮさせると出力ライン５０は高電位ＶＨ になる。
【００３９】
その後、可変電圧源４９の出力電圧を徐々に下げてゆくとそれにともない増幅トランジスタ４３の出力電流も減少し、ついにはトランジスタ４６の出力電流と等しい値になる。このとき出力ライン５０の電位は急速に低下するのでその電位変動を検出し、可変電圧源４９の出力電圧の変化を停止する。この時の電圧をＶ２ とすると前記Ｖ1 との差電圧（Ｖ1 −Ｖ2 ）は、増幅トランジスタ４３のゲート電位の、リセットされた時の電位と信号電荷が転送された時の電位の差分に等しい値となるので、この（Ｖ1 −Ｖ2 ）を光電変換素子の信号電荷に応じた信号電圧として取り出せば良い。
【００４０】
図６の構成における可変電圧源をアナログ差動増幅回路を用いて実現する一実施例を図８に示す。
【００４１】
この例では、増幅トランジスタ４３をリセット後に光電変換素子４１の信号電荷を増幅トランジスタ４３のゲートに転送した後に増幅トランジスタ４３の出力電流と増幅トランジスタ４３の出力電流の差電流を差動増幅アンプ４９と容量５１で積分し、前記差電流が０になったところで増幅アンプ４９の出力電圧の変化は止まる。初期状態の設定は、増幅トランジスタ４３をリセットする時に同時に容量５１を、スイッチ５０をＯＮにし、スイッチ５４を電圧源５３側にしてリセットしておけば増幅トランジスタ４３のソース電位は、電圧源５３の電圧を初期値とし、パルス４０４と同期してスイッチ５４を増幅アンプ４９側にしたところから変化する。変化が停止した時の前記差電流が０という状態は、増幅トランジスタ４３の出力電流が、自らがリセットした状態のときの出力電流に等しい状態であり、それはすなわち増幅トランジスタ４３のゲート電位がリセット状態から信号電荷転送に至る過程で生じた変化の量と、増幅アンプ４９の出力電圧の変化の量が等しいことを意味する。
【００４２】
図９は、図６の構成における可変電圧源をアナログ差動増幅アンプを用いて実現する他の実施例であり、図８の場合とは異なり、積分回路は使用せず、単純な負帰環のループの中に増幅トランジスタ４３、選択トランジスタ１０４を含めたものである。この例では、増幅トランジスタ４３のリセット時にはスイッチ５０を接地側にし、増幅アンプ４９をコンパレーターとして動作させある所定の高電位（ＶHA）が出力されるように設定する。電圧源５２の電圧は、トランジスタ４６のゲート−ドレイン間を短絡し、そこに増幅トランジスタ４３がリセットされた時の出力電流が流れ込んだ時に発生するゲート−ソース間電圧程度に設定しておくと精度上好ましい。増幅トランジスタ４３に信号電荷が転送された後、パルス４０４と同期してスイッチ５０をトランジスタ４６の出力端子側にすると、増幅アンプ４９はトランジスタ４６の出力端子電圧が電圧源５２の電圧に等しくなるように増幅トランジスタ４３のソース電圧を制御する。この時増幅トランジスタ４３の出力電流はトランジスタ４６のそれに等しい。この制御の変化は前記負帰環ループの帯域で決まり、通常数μｓオーダーの非常に速い変化となるので図８の例に比べ処理時間的に優れている。増幅アンプ４９の出力電圧がＶLAのときにトランジスタ４６の出力端子電圧が電圧源５２の電圧に等しくなったとすると求める光電変換素子の信号電荷に応じた信号電圧は（ＶHA−ＶLA）となる。
【００４３】
さらに図１０に他の実施例として、図６における可変電圧源をＤ／Ａ変換器５５で構成し、増幅トランジスタ４３とトランジスタ４６の差信号をコンパレーター５７で検出し、Ｄ／Ａ変換器５５にデジタル信号を供給するカウンター５６の動作をコンパレーター５７の出力で制御するものである。図６の動作と同様にリセットトランジスタ４５をＯＮさせ増幅トランジスタ４３をリセットするときＤ／Ａ変換器５５はある高電位（ＶＨＤ）を出力するように設定する。カウンター５６はリセットされ、カウント動作はしていない。増幅トランジスタ４３のリセット時の出力電流を選択トランジスタ４４を介してトランジスタ４６に供給し、スイッチ４７をＯＮさせることで容量４８にトランジスタ４６が前記リセット電流を流すのに必要な電圧を保存する。その後、転送トランジスタ４２をＯＮし光電変換素子４１の信号電荷を増幅トランジスタ４３のゲートに転送する。再び選択トランジスタ４４をＯＮさせるとコンパレーター５７の入力電位はある高電位（ＶH）に上昇する。この後カウンター５６を動作し、そのデジタル出力を増幅させ、それを受けるＤ／Ａ変換器５５の出力電圧は徐々に減少（Ｄ／Ａ変換器５５はデジタル入力信号に対し負極性のアナログ出力電圧を発生すると仮定する。）する。ある時点で、増幅トランジスタ４３の出力電流とトランジスタ４６の出力電流が等しくなり、コンパレーター５７の入力電圧は急速に減少するので、その変化を検出し、カウンター５６のカウント動作を停止させる。
【００４４】
このカウンター５６のカウント開始から停止までに変化したデジタル値は光電変換素子４１の信号電荷に応じたものになるのでＡ／Ｄ変換が行われたことになる。
【００４５】
図１１は図１０の実施例を、光電変換部が３行３列の２次元に配列された場合に適用させたものである。光電変換素子６１（６１−１−１，６１−１−２，…）、転送トランジスタ６２（６２−１−１，６２−１−２，…）、増幅トランジスタ６３（６３−１−１，６３−１−２，…）、画素選択トランジスタ６４（６４−１−１，６４−１−２，…）、リセットトランジスタ６５（６５−１−１，６５−１−２，…）、定電流トランジスタ６６（６６−１，６６−２，…）、増幅トランジスタ６３の出力電流によってトランジスタ６６のゲート−ソース間に発生する電圧を取り込み、保存するためのスイッチ６７（６７−１，６７−２，…）と容量６８（６８−１，６８−２，…）、垂直信号線７２（７２−１，７２−２，…）の電位変化を検出するコンパレーター７１（７１−１，７１−２，…）、Ｄ／Ａ変換器６９（６９−１，６９−２，…）にデジタル信号を供給するカウンター７０（７０−１，７０−２，…）など構成は図５の場合と同様である。
【００４６】
一行目の画素の出力を得る場合、垂直シフトレジスタ７７からの駆動線７５−１を“Ｌ”レベルにしてリセット用トランジスタ６５（６５−１−１，６５−１−２，６５−１−３）をＯＮさせ、その後駆動線７４−１を“Ｌ”レベルにして画素選択トランジスタ６４（６４−１−１，６４−１−２，６４−１−３）をＯＮさせて、リセット状態の増幅トランジスタ６３（６３−１−１，６３−１−２，６３−１−３）の出力電流を垂直信号線７２（７２−１，７２−２，７２−３）へ出力し、駆動線７３を“Ｈ”レベルにしてスイッチ６７（６７−１，６７−２，６７−３）をＯＮさせ、容量６８（６８−１，６８−２，６８−３）にトランジスタ６６にリセット状態の出力電流を供給した時のゲート−ソース間に発生する電圧を保持する。
【００４７】
その後、図１０の動作と同様にカウンター７０（７０−１，７０−２，７０−３）のカウント動作を開始し、Ｄ／Ａ変換器６９（６９−１，６９−２，６９−３）の出力電圧を減少させ、垂直信号線１２の電位変動をコンパレーター７１で検出し、カウンター７０の動作を停止させて、カウント開始から停止までのデジタル値の変化分をデジタル出力としてＡ／Ｄ変換が完了する。
【００４８】
図１２は光電変換部内の増幅トランジスタや選択トランジスタ、転送トランジスタなどがＮＭＯＳトランジスタである場合の実施例で、図６の実施例などから容易に考え得るものである。図１２において、導電型を除いては図６に示す部材と同じ部材なので、同一符号を付する。
【００４９】
以上の全ての実施例において、画素内の増幅トランジスタがリセットされた時のゲート−ソース間電圧をしきい値電圧よりわずかに上回る値になるようリセット用電圧源の電圧を設定することで、前記可変電圧源の電圧を制御して出力電圧を決定する際にも前記増幅トランジスタの出力電流は小さい状態になっているので前述の電源配線による寄生抵抗の影響は無視できる。
【００５０】
またこのように増幅トランジスタの出力電流が小さくなり、共通信号線の電位変化の速度が共通信号線に付随する寄生容量によって低下してしまう場合や、前述の増幅アンプの不安定性が生じる場合には図１３に示すようなバッファーアンプ２１０による、寄生容量の２端子のうち、共通信号線側でない方の端子の駆動が有効になる。２１０は共通信号線の電位を受け、ＡＣ的に同じ電位を発生するバッファーアンプであり、２０８−１〜２０８−ｎは図２０のインバーター２０８（２０８−１，…，２０８−ｎ）の構成を示しており、ｎＭＯＳトランジスタ２０８のソース端子はバッファーアンプ２１０の出力に接続されている。またバッファーアンプ２１０の出力はトランジスタ２０４−１のバックゲートに接続されている。ｎＭＯＳトランジスタ２０８−１のソース端子をバッファーアンプ２１０の出力に接続することで、ｎＭＯＳトランジスタ２０８−１がオンしたときにはトランジスタ２０４−１のゲートとソースとの間の寄生容量（ゲートとソースとの重なり容量等）の端子間電圧は一定となる。また、バッファーアンプ１０の出力をトランジスタ２０４−１のバックゲートに接続することでソース領域の接合容量による寄生容量の端子間電圧も一定となる。このように、前記寄生容量の端子間電圧は一定になり、電荷の流入がないため容量としては機能しない。
【００５１】
図２１に撮像システム概略図を示す。同図に示すように、光学系２１７１、絞り２１８０を通って入射した画像光はＣＭＯＳセンサ２１７２上に結像する。ＣＭＯＳセンサ２１７２上に配置されている画素アレーによって光情報は電気信号へと変換され、ノイズ除去されて出力される。その出力信号は信号処理回路２１７３によって予め決められた方法によって信号変換処理され、出力される。信号処理された信号は、記録系、通信系２１７４により情報記録装置により記録、あるいは情報転送される。記録、あるいは転送された信号は再生系２１７７により再生される。絞り２１８０、ＣＭＯＳセンサ２１７２、信号処理回路２１７３はタイミング制御回路２１７５により制御され、光学系２１７１、タイミング制御回路２１７５、記録系・通信系２１７４、再生系２１７７はシステムコントロール回路２１７６により制御される。
【００５２】
【発明の効果】
以上説明したように、本発明によれば、センサーの線型性の問題を大幅に改善しながら非常に簡単な回路構成で、センサー信号を、各垂直毎にＡ／Ｄ変換を行うことが可能となり、したがって変換に必要な時間は従来の１つのＡ／Ｄ変換器で変換する方法に比べ、垂直ライン数倍取ることが可能となる。
【００５３】
また本発明によれば、固体撮像装置におけるセンサーセル内の増幅トランジスタのもつ非線型性や、その非線型性をキャンセルするために使用される別のリファレンス用増幅トランジスタのもつ製造バラツキによる上記キャンセルが不充分になることの問題を解決し、前記非線型性や製造バラツキは一切出力される信号には影響を与えないため高精度の信号出力を得ることが可能である。
【００５４】
さらに従来トランジスタの製造上のバラツキに起因するノイズの低減のために必要としていた付加回路が、本発明では、非常に少ない素子数で同様の効果が得られるため消費電力やチップ占有面積の点で優れている。
【図面の簡単な説明】
【図１】本発明の固体撮像装置の第１の実施例を示す回路図である。
【図２】上記第１の実施例の固体撮像装置の動作を説明するタイミングチャートである。
【図３】本発明の固体撮像装置の第２の実施例を示す一部回路図である。
【図４】増幅トランジスタのゲート−ソース間電圧（ＶGS）と出力ドレイン電流（ＩO ）の関係を示す特性図である。
【図５】図３の固体撮像装置の変形例を示す一部回路図である。
【図６】本発明の固体撮像装置の第３の実施例を示す回路図である。
【図７】上記第３の実施例の固体撮像装置の動作を説明するタイミングチャートである。
【図８】図６の構成における可変電圧源をアナログ差動増幅回路を用いて実現する一実施例を示す回路図である。
【図９】図６の構成における可変電圧源をアナログ差動増幅アンプを用いて実現する他の実施例を示す回路図である。
【図１０】図６の構成を実現するさらに他の実施例を示す回路図である。
【図１１】図１０の実施例を、光電変換部が３行３列の２次元に配列された場合に適用させた場合の固体撮像装置の回路構成図である。
【図１２】図６の固体撮像装置の変形例を示す回路図である。
【図１３】本発明の固体撮像装置の変形例を示す回路図である。
【図１４】従来のＭＯＳ型固体撮像装置およびそのアナログ信号出力電圧をＡ／Ｄ変換するＡ／Ｄ変換器の構成を示す回路図である。
【図１５】図１４の駆動タイミングを示すタイミングチャートである。
【図１６】従来の電流出力型ＣＭＯＳセンサーの概略回路図である。
【図１７】従来の増幅型ＭＯＳ固体撮像素子、およびその出力を読み出す読み出し回路の構成を示す回路図である。
【図１８】増幅トランジスタの入力電圧対出力電流の特性を示す図である。
【図１９】センサーセル内の増幅トランジスタのもつ製造バラツキに起因するノイズを抑制する読み出し回路の従来例を示す図である。
【図２０】図１７の従来例を用いて光電変換部を多数並列に配置し、画素選択スイッチを介して共通信号線に出力する場合の回路図である。
【図２１】 本発明の撮像システムの概略を示す図である。
【符号の説明】
１ フォトダイオード
２ ＰＭＯＳ増幅トランジスタ
３ 選択トランジスタ
４ リセットトランジスタ
５ スイッチ
６ 容量
７ トランジスタ
８ 垂直信号線
９ 電圧−電流変換トランジスタ
１０ カレントミラー回路
１１ Ｄ／Ａ変換器
１２ カウンター
１４ 垂直選択線
１５ リセット信号線
１６ 垂直シフトレジスタ
４１ 光電変換素子
４２ 転送トランジスタ
４３ 増幅トランジスタ
４４ 画素選択トランジスタ
４５ リセットトランジスタ
４６ 電流源用トランジスタ
４７ スイッチ
４８ 保存用コンデンサー
４９ 可変電圧源
Claims (4)
- 光電変換手段と、前記光電変換手段で発生した信号を電流に変換して出力する第１のトランジスタと、
係数動作を行うカウンタ−から出力されるデジタル値を受けて、デジタル・アナログ変換手段から出力されるアナログ電圧を電流に変換して出力する第２のトランジスタと、
前記第１のトランジスタからの電流値と、前記第２のトランジスタからの電流値とを比較する比較手段と、
前記比較手段により、前記第１のトランジスタからの電流値と前記第２のトランジスタからの電流値との差が、前もって設定された閾値以内であることを検知し、前記検知されたタイミングにおいて前記カウンターから出力されるデジタル値を出力するアナログ・デジタル変換手段と、を有することを特徴とする固体撮像装置。 - 光電変換手段と前記光電変換手段で発生した信号を電流に変換して出力する第１のトランジスタを含む画素を水平方向及び垂直方向に複数配列するとともに、垂直方向の一列毎の画素にそれぞれ接続された垂直出力線と、
係数動作を行うカウンタ−から出力されるデジタル値を受けて、デジタル・アナログ変換手段から出力されるアナログ電圧を電流に変換して出力する第２のトランジスタと、
前記第１のトランジスタからの電流値と、前記第２のトランジスタからの電流値とを比較する比較手段と、
前記比較手段により前記第１のトランジスタからの電流値と前記第２のトランジスタからの電流値との差が、前もって設定された閾値以内であることを検知し、前記検知されたタイミングにおいて前記カウンターから出力されるデジタル値を出力するアナログ・デジタル変換手段とを有し、
前記第２のトランジスタ、前記比較手段及び前記アナログ・デジタル変換手段を一列の前記画素毎で共通に用いたことを特徴とする固体撮像装置。 - 前記第１のトランジスタと前記第２のトランジスタは、同一の導電型のトランジスタであり、かつ、ゲートの大きさが等しいことを特徴とする請求項１又は２に記載の固体撮像装置。
- 請求項１又は２に記載の固体撮像装置と、前記固体撮像装置へ光を結像する光学系と、前記固体撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする固体撮像システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000166308A JP3706791B2 (ja) | 2000-06-02 | 2000-06-02 | 固体撮像装置、それを用いた固体撮像システム、及び信号転送装置 |
| US09/781,165 US6518910B2 (en) | 2000-02-14 | 2001-02-13 | Signal processing apparatus having an analog/digital conversion function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000166308A JP3706791B2 (ja) | 2000-06-02 | 2000-06-02 | 固体撮像装置、それを用いた固体撮像システム、及び信号転送装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005107557A Division JP2005218139A (ja) | 2005-04-04 | 2005-04-04 | 固体撮像装置、それを用いた固体撮像システム、及び信号転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001346102A JP2001346102A (ja) | 2001-12-14 |
| JP3706791B2 true JP3706791B2 (ja) | 2005-10-19 |
Family
ID=18669647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000166308A Expired - Fee Related JP3706791B2 (ja) | 2000-02-14 | 2000-06-02 | 固体撮像装置、それを用いた固体撮像システム、及び信号転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3706791B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002135656A (ja) * | 2000-10-24 | 2002-05-10 | Canon Inc | 固体撮像装置及び撮像システム |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100752283B1 (ko) | 2002-11-07 | 2007-08-29 | 롬 가부시키가이샤 | 에리어 이미지 센서 |
| WO2007000879A1 (ja) * | 2005-06-29 | 2007-01-04 | National University Corporation NARA Institute of Science and Technology | 固体撮像素子及びその信号読み出し方法 |
| JP4991459B2 (ja) * | 2007-09-07 | 2012-08-01 | キヤノン株式会社 | 撮像装置及び放射線撮像システム |
| WO2009063659A1 (ja) * | 2007-11-16 | 2009-05-22 | Fujitsu Microelectronics Limited | 撮像装置、撮像方法およびカメラモジュール |
| US10536654B2 (en) | 2014-08-25 | 2020-01-14 | Sony Corporation | Signal processing apparatus, control method, image pickup element, and electronic device |
| JP6494335B2 (ja) * | 2015-03-05 | 2019-04-03 | キヤノン株式会社 | 光電変換装置、光電変換装置の駆動方法、および、光電変換システム |
| JP6632421B2 (ja) * | 2016-02-22 | 2020-01-22 | キヤノン株式会社 | 固体撮像装置および撮像装置 |
| US11483498B2 (en) * | 2018-09-28 | 2022-10-25 | Sony Semiconductor Solutions Corporation | Solid imaging element, control method for solid imaging element, and electronic apparatus |
-
2000
- 2000-06-02 JP JP2000166308A patent/JP3706791B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002135656A (ja) * | 2000-10-24 | 2002-05-10 | Canon Inc | 固体撮像装置及び撮像システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001346102A (ja) | 2001-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518910B2 (en) | Signal processing apparatus having an analog/digital conversion function | |
| EP1178673B1 (en) | Solid state image pickup apparatus | |
| US7154078B2 (en) | Differential column readout scheme for CMOS APS pixels | |
| US7375748B2 (en) | Differential readout from pixels in CMOS sensor | |
| CN102905088B (zh) | 固态成像装置 | |
| JP4804254B2 (ja) | 光電変換装置及び撮像装置 | |
| US8772695B2 (en) | Image sensor arrangement | |
| KR100920166B1 (ko) | 증폭형 고체 촬상장치 | |
| JP5711975B2 (ja) | 改善されたダイナミックレンジを有するイメージング配列 | |
| JP4288346B2 (ja) | 撮像装置及び画素回路 | |
| CN113382188A (zh) | 光检测装置 | |
| KR20060125604A (ko) | 고체 촬상 장치, 고체 촬상 장치에서의 아날로그-디지털변환 방법 및 촬상 장치 | |
| KR20080107295A (ko) | Ａ/ｄ 변환 회로, ａ/ｄ 변환 회로의 제어 방법, 고체 촬상장치 및 촬상 장치 | |
| JP6539157B2 (ja) | 固体撮像装置および撮像システム | |
| US20040017494A1 (en) | Large-area imager with direct digital pixel output | |
| JP3706791B2 (ja) | 固体撮像装置、それを用いた固体撮像システム、及び信号転送装置 | |
| JP3792995B2 (ja) | 撮像装置 | |
| KR100959305B1 (ko) | 순차 판독 회로와 이를 포함하는 시스템 및 순차 판독 방법 | |
| US9282270B2 (en) | Photoelectric conversion device, imaging system, and method for driving photoelectric conversion device | |
| JPWO2018163895A1 (ja) | 固体撮像装置、およびそれを用いるカメラシステム | |
| JP2005218139A (ja) | 固体撮像装置、それを用いた固体撮像システム、及び信号転送装置 | |
| US7365784B2 (en) | Column sample-and-hold cell for CMOS APS sensor | |
| JP2005354484A (ja) | 増幅型メモリ装置及び固体撮像装置 | |
| JP2021048588A (ja) | 電圧供給回路 | |
| WO2005057903A2 (en) | Apparatus and a method for low noise sensing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050404 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050726 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050801 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3706791 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080805 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100805 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110805 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120805 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130805 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |