JPH06205307A

JPH06205307A - 固体撮像素子及び加算装置

Info

Publication number: JPH06205307A
Application number: JP43A
Authority: JP
Inventors: Makoto Kondo; 眞近藤; Eiji Ohara; 栄治大原
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1992-12-28
Filing date: 1992-12-28
Publication date: 1994-07-22
Anticipated expiration: 2019-02-09
Also published as: JP3495754B2

Abstract

(57)【要約】【目的】固体撮像素子から信号処理回路までの信号伝
送におけるＳ／Ｎ比を改善できる固体撮像素子を得る。【構成】光電変換素子１０１の画素出力を演算増幅器
１０２、コンデンサ１０３で積分した値をコンパレータ
３で基準電圧と比較し、積分値が一定以上となったとき
のクロック／データバス７の値をラッチ４でラッチし、
この値をその画素の光電変換データとして上記バス７に
より伝送する。【効果】各画素から直接ディジタルデータが得られる
ので、これを信号処理回路に伝送しても信号劣化が生じ
ない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は光学像を電気信号に変換
する固体撮像素子及びディジタル映像信号等の複数のデ
ィジタル信号を加算するための加算装置に関するもので
ある。

【０００２】

【従来の技術】従来のビデオカメラ等の撮像装置におい
ては、画素毎に光電変換した電荷量をＣＣＤを用いて順
次転送し、各電荷量を電圧変換手段に導いて電圧に変換
し、この電圧をサンプルホールドして連続的な電気信号
としてから信号処理回路において種々の信号処理（例え
ばKnee、γ、ホワイトバランス、マトリクス処理等）を
行うようにしている。また、上記信号処理をアナログで
行わずにサンプルホールドした後、アナログ・ディジタ
ル変換し、このディジタルデータに対してディジタル信
号処理を行う場合もある。

【０００３】このような技術は、例えば特開平２−２８
８６９１号公報、特開平２−２８８６９６号公報等に開
示されている。

【０００４】また、従来より複数のディジタル映像信号
を、画質補正や特殊効果等の目的により、任意の比率で
合成加算するための加算装置がある。このような加算装
置は例えば図１４に示す様に構成されている。

【０００５】図１４において、３０、３３、３８は係数
値Ｋ１、Ｋ２、Ｋ２を有する係数器であり、３６は加算
器、３７はＤ／Ａ変換器である。また、３１、３４、３
９及び３２、３５、４０は上記各係数器３０、３３、３
８の構成要素であるバレルシフタ及び加算器である。

【０００６】上記のように構成された加算装置におい
て、先ず同図（ａ）について説明すると、二つのディジ
タル映像信号Ａ及びＢが係数器３０、３３に供給される
と、各信号Ａ、Ｂは例えばそれぞれ１３／１６及び３／
４に圧縮される。

【０００７】次に加算器３６により圧縮された二つのデ
ィジタル映像信号は加算、合成されＤ／Ａ変換器３７に
よりアナログ信号に変換された後、出力される。

【０００８】係数器３０、３３の係数値Ｋ１、Ｋ２は広
く一般に知られているシフトと加算により得ている。バ
レルシフタ３１、３４のシフト量を各々適切に設定し
て、入力信号を各々２つのべき乗の値（１／２、１／４
及び１／１６）に変換し、かつそれらの変換出力を加算
器３２、３５で加算することにより、Ｋ１＝１３／１
６、Ｋ２＝３／４の係数値を得ている。

【０００９】ところで、上記係数値Ｋ１、Ｋ２を可変す
るためには、係数器３０、３３の構成要素である複数の
バレルシフタ３１、３４のシフト量を選択的に切り換え
制御すればある程度可能であるが、例えば加算比を微調
整する等の目的により、係数器３３の係数値Ｋ２を３／
４（＝９６／１２８）から９５／１２８に細かく変化さ
せる場合は、同図（ｂ）に示したように、バレルシフタ
３９及び加算器４０の個数を増やして構成しなければな
らない。

【００１０】

【発明が解決しようとする課題】従来の固体撮像素子か
ら得られる光学像の画素毎の情報は、信号処理回路に至
るまでにＣＣＤ又はＭＯＳトランジスタのスイッチ回路
による電荷の繰り返し、又は長距離移送のプロセスを経
ている。このプロセスにおいては、電荷量を極力保存し
たまま繰り返し、又は長距離移送をするように成されて
いるが、転送効率１００％にはなり得ず、Ｓ／Ｎの劣化
等画質劣化の原因になっている。

【００１１】特に、ディジタル信号処理は複雑な信号処
理を行っても画質劣化を少なくするために行われるので
あるが、このようなディジタル信号処理を行っているに
もかかわらず、その前段においてアナログの電荷移送を
行っているために、ディジタル信号処理の利点を生かし
きっていなかった。

【００１２】また、図１４の従来の加算装置において
は、係数器の係数値を細かく変化させるためには、バレ
ルシフタ及び加算器の個数を大幅に増加させる必要があ
り、しかも実際には係数器の演算精度を確保するため
に、バレルシフタ及び加算器のビット数を増加させなけ
ればならないため、回路規模及び消費電力が増大してし
まうという欠点を有していた。

【００１３】本発明は上記のような問題を解決するため
になされたもので、画素毎に直接ディジタルデータを得
ることのできる固体撮像素子を得ると共に、複数のディ
ジタル信号の加算比を簡単な回路構成で任意に変更でき
る加算装置を得ることを目的としている。

【００１４】

【課題を解決するための手段】第１の発明においては、
複数の光電変換素子の出力をそれぞれディジタルデータ
に変換するための複数のアナログ・ディジタル変換手段
を設けている。

【００１５】第２の発明においては、それぞれディジタ
ル信号に応じて電流を制御する複数の電流スイッチと、
上記複数の電流スイッチによりそれぞれ制御された電流
を加算する抵抗回路とを設けている。

【００１６】

【作用】第１の発明によれば、撮像素子上で画素毎にあ
るいは信号処理上必要なサブサンプルや加算等の処理を
施した画素の情報に対してアナログ・ディジタル変換を
した後に、ディジタルデータとして出力することによ
り、アナログの電荷移送によるＳ／Ｎ劣化を防ぐことが
できる。

【００１７】第２の発明によれば、各電流スイッチをそ
れぞれディジタルデータにより制御し、各制御された電
流を抵抗回路に加えることにより、この抵抗回路より複
数のディジタル信号を任意の加算比で加算したアナログ
信号が得られる。

【００１８】

【実施例】図１は第１の発明の第１の実施例を示す。図
１においては符号１〜６に付されたａ、ｂ、ｃの添字は
同一機能を持つ複数のブロック又は回路素子を識別する
ためのものである。以下の構成及び動作の説明において
は、上記添字を付さずに説明し、必要に応じて添字ａ、
ｂ、ｃを付して説明する。

【００１９】図１において、１０１は光を電荷に変換す
る光電変換素子、１０２は光電変換素子１０１で発生し
た電荷を積分するための積分器を構成する演算増幅器、
１０３は上記積分器を構成するコンデンサ、１０４はコ
ンデンサ１０３を放電させて積分器を初期化するための
スイッチ、１０５は積分器の基準電圧源である。１０１
〜１０５により構成される１_a、１_b、１_cは各光電変
換素子１０１に照射された光量の積分量に応じた信号を
出力する光量センサである。

【００２０】２は基準電圧源、３は光量センサ１からの
出力と基準電圧源２の基準電圧とを比較し、その比較結
果を出力するコンパレータ、４は後述するクロック／デ
ータバス７の値をコンパレータ３の出力によって保持す
るためのラッチ、５はラッチ４の出力を後述するアドレ
スバス８の値によって順番に読み出すための読み出しゲ
ート、６はアドレスバス８のアドレスデータをデコード
し、読み出しゲート５を制御する信号を生成するアドレ
スデコーダである。

【００２１】７はカウント用クロック及びラッチ４内の
データ読み出し用の例えば４ビットのクロック／データ
バス、８は読み出すべきラッチ４を選択するためのアド
レスバスである。尚、光電変換素子１０１は３個のみ図
示しているが、実際には２次元的に多数配列されてい
る。

【００２２】次に上記構成において、光学像を静止画情
報として取り出す場合の動作について、図２のタイミン
グチャートを参照しながら説明する。

【００２３】先ず、図２におけるＳ１、Ｓ２、絞り、メ
カシャッタについて説明する。Ｓ１はレリーズ釦（図示
せず）の第１ストロークの操作によってＯＮするスイッ
チ（ＯＮで“Ｈ”）の出力波形、Ｓ２は上記レリーズ釦
の第２ストロークの操作によってＯＮするスイッチ（Ｏ
Ｎで“Ｈ”）の出力波形、絞りは光学的絞りの動作を示
す波形で、通常時（図上で一番低いレベル）が開放で、
撮像時に所定の絞り値まで絞り込まれ（図では立ち上が
り）、撮像終了時に初期の開放位置に復帰する（図では
立ち下がり）。尚、図上で立ち上がり後のオーバシュー
トは、絞り羽根を所定の移り値に停止させた時の慣性に
よるものである。

【００２４】メカシャッタは例えばフォーカルプレンシ
ャッタのようなシャッタの動作を示し、図上の最も低い
レベルが閉じ状態を示し、最も高いレベルが開放状態を
示す。

【００２５】先ず、Ｓ１がＯＮになると、公知の測光セ
ンサにより被写体の輝度を測り、光電変換素子１０１が
配列されている結像面に必要充分な光量を与えるような
絞り値と露光時間を演算する。次にＳ２がＯＮになる
と、まず絞りをＳ１のみがＯＮの間に演算された絞り値
に絞る。

【００２６】次に積分器のリセットスイッチ１０４をＯ
ＮからＯＦＦに開放して積分リセットすると共に、メカ
シャッタを開放する。この結果、各光電変換素子１０１
に被写体像が照射され、光電子の画素毎の積分が始ま
る。

【００２７】そして、Ｓ１がＯＮの間に演算された露光
時間が経過すると、メカシャッタを閉じて露光即ち、光
電子の画素毎の積分を停止する。このときの画素毎の積
分の様子即ち、各積分器の出力を示したものが図２のCo
mp a in ，Comp b in ，Compc in である。

【００２８】次に、メカシャッタが閉じられた後、被写
体側からみてメカシャッタの裏側において、光電変換素
子群が配置されている面に、一様な白色光（図２におけ
る補助光）を照射すると同時にクロック／データバス７
の４ビットの値を一定時間間隔でデクリメントする（図
２のクロック／データ０、１、２、３）。尚、このとき
アドレスバス８は、存在しないアドレスの状態（図２の
例ではアドレス０００）にしておき、読み出しゲート５
の出力はすべて高インピーダンス状態としておく。

【００２９】上記のように、一様な白色光を照射される
と、光量センサ１群は再び光電子の画素毎の積分を行
う。コンパレータ３は光量センサ１群の出力と基準電圧
源２の基準電圧とを比較して光量センサ１群の出力電圧
（図２のComp a,b,c in ）が基準電圧（図２のComp a,
b,c in に付加された一点鎖線のレベル）より高くなっ
た時、コンパレータ３の出力を“Ｈ”にする（図２のCo
mp a out，Comp b out, Comp c ont）。コンパレータ３
の出力の立ち上がりエッジによってラッチ４はそのとき
のクロック／データバス７の値をラッチする。

【００３０】図２の例では、コンパレータ３_aの出力は
クロック／データバス７の状態が００１０のときに
“Ｈ”になっているので、ラッチ４_aは００１０を保持
し、コンパレータ３_bの出力はクロック／データバス７
の状態が１１００のときに“Ｈ”になっているので、ラ
ッチ４_bは１１００を保持している。同様にしてラッチ
４_cは１００１を保持している。そして、クロック／デ
ータバス７がデクリメントして００００になった時、カ
ウント動作（クロック／データバス７のデクリメント動
作）を停止すると共に、補助光の光量センサ１群への照
射を停止する。

【００３１】その後、クロック／データバス７のドライ
ブ回路を高インピーダンス状態（図２のＨｉＺ）にする
と共に、アドレスバス８の値を、読み出すべき光量セン
サ１に対応するアドレスに設定する。このアドレスは図
２の例では００１、０１０、０１１、１００、・・・と
単純にインクリメントしている。

【００３２】この結果、指定されたアドレスデコーダ６
から出力された信号によって読み出しゲート５を開き、
指定されたアドレスのラッチ４のデータをクロック／デ
ータバス７を経由して読み出すことができる。アドレス
バス８の値を順次変えることにより図２の例ではラッチ
回路４_a，４_b，４_cに保持された００１０、１１０
０、１００１のデータとアドレス００１、０１０、０１
１とが対応し、各ラッチ４_{a ,}４_{b ,}４ｃの内容を読み
出すことできる。

【００３３】なお、この実施例においては、光量センサ
１として光電変換素子、積分器、及びコンパレータを用
いているが、ＣＣＤのように電荷容量のそろった多数の
ポテンシャルウェルを作り、各ウェル毎の電荷のオーバ
ーフローを検出する手段を設け、一定光量が積分された
ことを知ることによっても、同一機能を実現することが
可能である。

【００３４】また、被写体像の光電変換効率を考える
と、光電変換素子１０１のみで固体撮像素子の結像面を
覆いつくすことが望ましい。その場合、他のラッチやバ
ス等は上記結像面以外の場所に設けることになる。これ
は換言すれば受光部以外は結像面に対して深さ方向に配
置するような三次元集積回路が望ましいと言える。

【００３５】また、本実施例ではクロック／データバス
７とアドレスバス８とを別個に設けているが、両者を兼
用することにより配線本数を削減することが可能になる
のは言うまでもない。

【００３６】図３は、第２の実施例を示すブロック図で
あり、図４は動作を説明するためのタイミングチャート
である。

【００３７】図３における光量センサ１_a〜１_eは図１
のものと同一構成されている。１０は光量センサ１の出
力を制御信号によりサンプリングして保持するサンプル
アンドホールド回路（以下、Ｓ／Ｈ回路）、１０７は制
御信号によりＯＮ／ＯＦＦされて光量センサ１の出力を
サンプリングするスイッチ、１０８はサンプリングされ
た光量センサ１の出力を保持するコンデンサ、１１はＳ
／Ｈ回路１０で保持された光量センサ１の出力をディジ
タル化するＡＤ変換器（以下、ＡＤＣ）、１２はＡＤＣ
１１の出力をビットパラレルで入力保持し、クロックに
応じてビットシリアルで出力するパラレル／シリアル変
換を行うシフトレジスタである。

【００３８】上記構成による動作を図４を参照して説明
する。図４のＳ１、Ｓ２、絞りの機能は図２と同一であ
る。

【００３９】Ｓ１がＯＮになり、絞りと露光時間とを演
算し、Ｓ２がＯＮになるのを待ち、先に演算した絞り値
まで絞り込むまでは、第１の実施例と同じである。

【００４０】次に、積分器のリセットスイッチ１０４を
開放することによって積分を開始する。本実施例の場合
はメカシャッタを持たないため、リセットスイッチ１０
４の開放、即ち露光開始になる。この時刻から露光時間
をカウントし、露光時間が経過したらＳ／Ｈ回路１０に
サンプリング動作をさせる制御信号を与えて、サンプリ
ングを行う。上記制御信号を与えた時点での光量センサ
１の出力値を保持させ、以降、光量センサ１に照射する
被写体像の影響から逃れるようにする。この動作により
メカシャッタのない場合の露光時間を制御することがで
きる。

【００４１】上記サンプリング後、Ｓ／Ｈ回路１０がホ
ールド状態になると、ＡＤＣ１１によるＡＤ変換動作が
はじまる。ここでのＡＤ変換はＳ／Ｈ回路１０の出力に
対して行っているので、ＡＤ変換の速度は任意である。
従って画像信号を扱うにもかかわらず逐次比較形ＡＤＣ
を用いることが可能である。ＡＤ変換に要する時間経過
後、シフトレジスタ１２に対してロード信号ＬＯＡＤを
加える。この信号ＬＯＡＤが加えられた時のＡＤＣ１１
の出力をシフトレジスタ１２にラッチする。

【００４２】次に、シフトレジスタ１２にシフトクロッ
クＳＣＬＫを印加すると、シリーズに接続されたシフト
レジスタ１２内の全データを最終段のシフトレジスタの
１ヶ所の出力から読み出すことができる。

【００４３】本実施例ではＳ／Ｈ回路１０があるので、
ＡＤＣ１１の変換速度は任意である旨述べたが、逆にＡ
ＤＣ１１の変換速度が充分速く、変換期間中の光量セン
サ１の出力の変化量が被写体像の高輝度部に対応する光
量センサ１においても無視できる程度ならば、Ｓ／Ｈ回
路１０はなくてもよいことは明らかである。

【００４４】図５は第３の実施例を示し、第１の実施例
と以下の２点において異なる。即ち、第１の実施例でメ
カシャッタで遮光後、補助光により積分器内の積分値が
一定値になるまでの時間（再積分動作の時間）をカウン
トしていたのを、積分値が一定値になるまで再積分する
電荷を補助光ではなく、スイッチ１１１〜１１４で切換
えられる別の電流源１０６を用いて再積分動作を行うよ
うにした点が第１の相異点である。

【００４５】第２の相異点は、コンパレータ３の出力に
よりラッチしたクロック／データバス７の値を読み出す
時にラッチ４をパラレルのまま縦続接続して読み出すと
ころにある。このために、マルチプレクサ（ＭＰＸ）１
３、１４、制御線１５、１６が設けられている。

【００４６】次に図６を参照しながら概略的な動作を説
明する。Ｓ２がＯＮになると絞りを所定値に絞りこむま
での動作は第１、２の実施例と同じである。絞りが所定
値になると、光電変換素子１０１をリセットしているス
イッチ１１４をＯＮからＯＦＦにして、光電変換素子１
０１の接合容量内に電荷の蓄積を開始する。このとき、
光電変換素子１０１を積分器に接続するスイッチ１１
２、１１３と、再積分時の電流源１０６を積分器に接続
するスイッチ１１１とはＯＦＦの状態であり、積分器の
リセットスイッチ１０４はＯＮの状態である。

【００４７】露光開始からＳ１がＯＮの期間に演算され
た露光時間が経過すると、光電変換素子１０１の接合容
量内に蓄積された電荷を積分器に移送するためにスイッ
チ１０４をＯＦＦすると共に、スイッチ１１２、１１３
をＯＮにする。光電変換素子１０１内の電荷を積分器に
移送し、移送が終了するとスイッチ１１２、１１３を直
ちにＯＦＦにする。これと略同時に光電変換素子１０１
をリセットするスイッチ１１４をＯＮにしておく。これ
は以下の理由による。

【００４８】本実施例では第２の実施例と同様にメカシ
ャッタを持たないため、露光終了後も光電変換素子１０
１には光が当たりつづけており、このため光電変換素子
１０１が自身の接合容量を越える電荷を発生した場合
は、素子上の他の部分に電荷が漏れ出して悪影響を与え
るおそれがある。これを避けるためにスイッチ１１４を
ＯＮにする。この場合、素子のアノード、カソード内の
短絡でなく接地してもよいことは自明である。

【００４９】次に、電流源１０６により積分器の再積分
を行うと共に、クロック／データバス７をデクリメント
する。このときカウント／読み出しの制御線１５は
“Ｌ”であり、ＭＰＸ１３はコンパレータ３の出力をラ
ッチ４のロード端子に、ＭＰＸ１４はクロック／データ
バス７をラッチ４のデータ入力端子に接続する状態とな
っている。従って、第１の実施例と同様に再積分値が一
定値（図６のCOMP a〜d inに付加された一点鎖線）にな
った時にコンパレータ３の出力が“Ｈ”になり、このエ
ッヂによってクロック／データバス７の値をラッチ４内
に取り込む。クロック／データバス７の値がゼロまでデ
クリメントされると、カウントダウンを停止すると共に
電流源１０６による積分器への電流の注入を停止する。

【００５０】続いて制御線１５を“Ｈ”にして、ＭＰＸ
１３とＭＰＸ１４とを切り換えて、シフトクロックの制
御線１６をラッチ４のロード端子に接続し、ラッチ４の
出力を次段のラッチ４の入力に接続する。この状態で制
御線１６にデータシフトパルスを印加すると、この図で
は、各ラッチ４内のデータがビットパラレルでシリーズ
に出力される。

【００５１】図７は第４の実施例を示し、図８はその動
作を示すタイミングチャートである。光量センサ１の出
力をディジタル化する方法としては、第２の実施例と同
様にサンプルアンドホールドした後、ＡＤ変換してい
る。

【００５２】また、ディジタル化されたデータを読み出
す方法としては第１の実施例と同様にアドレス指定によ
り必要なデータをデータバスライン１９上に置くことに
より任意のアドレスのデータを読み出している。従って
光量センサ１の出力のディジタル化の動作とディジタル
化されたデータの読み出しの動作についての説明は省略
する。

【００５３】この第４の実施例と他の実施例との違い
は、次の点にある。即ち、光量センサ１の出力をフィー
ルドコントローラ２０で制御されるスイッチ１８を介し
て加算＆Ｓ／Ｈ回路１７で垂直方向に２画素分づつ加算
した後、ＡＤＣ１１でＡＤ変換する。この動作を１画面
毎に加算する２画素の組み合わせを変えることで、ロー
ド回路２１で制御される読み出しゲート２３よりフィー
ルドインタレース読み出しができるようにした点が違っ
ている。

【００５４】また、図７と図１のアドレスラインの配線
の違いも差がある。図７では１画素（この例では加算さ
れた画素を１つとしている）に対して読み出しアドレス
コントローラ２２で制御されるアドレスラインは、各光
量センサ１のアドレスｖ_n、ｈ_nに応じて垂直Ｖ₀、Ｖ
₁、水平Ｈ₀、Ｈ₁の２本しかしない点で素子設計上有
利である。図１の第１の実施例では全画素に対して全ア
ドレスラインを配線する必要があるので、例えば約２６
万画素の撮像素子に対しては１８本のアドレスラインが
必要となる。また図１では全アドレスラインに対するア
ドレスデコーダも各画素に必要となる。

【００５５】尚、この第４の実施例においては、図８の
読み出しアドレスコントローラ２２の出力は図７から容
易にわかるように加算後のデータに対するアドレス（大
文字）を示している。

【００５６】図９は第５の実施例を示すもので、ディジ
タル化された信号読み出し方法は第１の実施例と同じで
ある。第３の実施例における光量センサ１の積分器の電
荷の注入をサンプルアンドホールド後のコンデンサ１０
８に対して行うことが第３の実施例との違いである。

【００５７】その他の変形例上記各実施例では、露光し、遮光あるいはサンプルアン
ドホールド後、再積分してオーバフローまであるいは所
定レベルまでの時間をカウントすることにより光量セン
サの出力をディジタル化しているが、これは再積分の代
わりに一定割合で電荷を減少させていく放電を行い、電
荷がゼロになる（電圧が所定電圧以下になる）までの時
間を測定するようにしても同一の結果が得られる。その
場合には放電開始からの時間のカウントはカウントアッ
プの方がよい。

【００５８】第２及び第４実施例では露光途中であって
も、任意の必要なタイミングで非破壊の読み出しが可能
であるので、リアルタイムの測光が可能である利点をも
つ。

【００５９】第２及び第４実施例において、ＡＤＣ１１
のレファレンス抵抗列の値を非線形にすることによっ
て、被写体をγやKneeの特性を得るために非線形にディ
ジタル化することができ、さらに、その他の実施例でも
時間をカウントするクロックの間隔を不等間隔にするこ
とで、同様の効果を得ることが可能である。また、さら
に、光電変換素子１０１や積分器に蓄積しつつある電荷
を、蓄積期間中に一部排出することにより、同様な効果
を得ることができる。

【００６０】図１０は第２の発明による第６の実施例を
示す。

【００６１】図１０において、４１、４２は各々ディジ
タル映像信号Ａ、Ｂのディジタルデータにより切換え制
御される複数のスイッチ４３より構成されたスイッチ回
路である。４４、４５はそれぞれスイッチ回路４１、４
２の一端に接続され、外部より電流コントロール信号
Ａ、Ｂにより電流が制御される複数の電流源４６により
構成された電流源回路である。４７はスイッチ回路４
１、４２の他端に接続された複数の抵抗器４８、４９に
より構成された抵抗回路である。５０はアナログ信号出
力端子である。

【００６２】次に動作について説明する。スイッチ回路
４１に入力されたディジタル映像信号Ａのディジタルデ
ータ（例えばＤ１７〜Ｄ１０の８ビットとする）はこの
スイッチ回路４１の構成要素であるスイッチ４３をデー
タに応じて切換え制御している。スイッチ回路４１の一
端には電流源回路４４が接続されているため、スイッチ
回路４１は電流源回路４４とともにディジタル映像信号
Ａのデータに応じて負荷への電流供給を制御する電流ス
イッチとして動作する。ここで、上記負荷はスイッチ回
路４１の他端に接続された抵抗回路４７である。

【００６３】この抵抗回路４７は図示したように各々Ｒ
及び２Ｒの抵抗値を有する抵抗器４８、４９により構成
されていて、その中間タップに前述した電流スイッチが
接続されている。この抵抗回路４７においては、一般に
Ｒ−２Ｒ抵抗網として知られているように、どの中間タ
ップに接続されたどの抵抗器４８、４９の方向を見ても
インピーダンスが２Ｒに等しいという性質があるため、
ディジタル映像信号Ａのディジタルデータの各ビットに
より制御された等しい値Ｊを有する電流は、アナログ信
号出力端子５０においては各ビットに応じて２進の重み
付け（２⁰／３×Ｊ〜２^-7／３×Ｊ）となるように各々
分配され、アナログ信号出力端子５０に接続された抵抗
器４９を流れるため、ディジタル映像信号Ａのディジタ
ル値に比例した電圧が出力される。

【００６４】一方、抵抗回路４７には前述した電流スイ
ッチと同様のもう一つの電流スイッチが接続されてい
る。即ち、ディジタル映像信号Ｂのディジタルデータ
（Ｄ２７〜Ｄ２０の８ビットとする）によって制御され
るスイッチ回路４２と電流源回路４５とによる電流スイ
ッチである。

【００６５】これらの２つの電流スイッチは、負荷とし
て抵抗回路４７を共有していることになる。この場合も
前述した抵抗回路４７の性質により、ディジタル映像信
号Ｂのデータの各ビットにより制御された電流は前述と
同様に各ビットにより２進の重み付けとなるように各々
分配されて、アナログ信号出力端子５０に接続された抵
抗器４９を流れる。このとき既にディジタル映像信号Ａ
による分配電流が流れているため、ディジタル映像信号
Ａ及びＢにより制御される電流が抵抗回路４７により各
々独立に２進の重み付けとなるように分配される。この
結果映像ディジタル信号Ａ及びＢが示すディジタル値を
加算した電圧がアナログ映像信号として出力されること
になる。

【００６６】また、電流源回路４４、４５は各々電流コ
ントロール信号Ａ及びＢにより連続的に電流値を制御可
能に構成されており、ディジタル値をアナログ値（電
圧）に変換する際の変換ゲインを各々連続的に制御でき
るので、ディジタル映像信号ＡとＢとの加算比を自在に
調整できる。尚、以上においては電流スイッチが二つの
場合を例に示したが、一般に複数の電流スイッチを設け
ても成り立つことは勿論である。

【００６７】図１１は第７の実施例を示す。同図におい
て、４１〜５０は図１０に示したものと同じである。５
１は各々Ｒ及び２Ｒの抵抗値を有する抵抗器４８、４９
により構成された抵抗回路であり、スイッチ回路４１、
４２及び電流源回路４４、４５で各々構成される２つの
電流スイッチが同図のように異なる端子に接続されてい
る。

【００６８】抵抗回路５１のアナログ信号出力端子５０
に着目すると、右側にある抵抗値Ｒの抵抗器４８の方向
を見たインピーダンスは２Ｒとなっているため、ディジ
タル映像信号Ａのディジタルデータにより制御される電
流スイッチにとっては図１０で示した抵抗回路４７と全
く等価の負荷となっており、アナログ信号出力端子５０
に接続された抵抗器４９で分配された電流も同じであ
る。同様にアナログ信号出力端子５０の左側にある抵抗
値Ｒの抵抗器４８の方向を見たインピーダンスも２Ｒと
なっているためディジタル映像信号Ｂによる電流分配も
同じとなる。結局この図１１の構成は動作上図１０と等
価となり同じ効果を得ることができる。

【００６９】図１２は第８の実施例を示す。同図におい
て４１〜５０は図１０に示したものと同じである。５２
はディジタル映像信号Ｃのディジタルデータにより制御
されるスイッチ４３で構成されたスイッチ回路、５３は
スイッチ回路５２に接続された複数の電流源４６で構成
された電流源回路である。５４は各々Ｒ及び２Ｒの抵抗
値を有する抵抗器４８、４９により構成された抵抗回路
であり、スイッチ回路４１、４２、５２及び電流源回路
４４、４５、５３で各々構成される３つの電流スイッチ
が同図のように異なる端子に接続されている。

【００７０】この図１２の回路は図１１の構成を拡張し
て３つのディジタル映像信号Ａ、Ｂ、Ｃを任意の加算比
で加算する例を示しており、前述と同様にアナログ信号
出力端子５０においてどの方向のインピーダンスも２Ｒ
となっているため、図１１で説明したのと同様に電流分
配が行われていることがわかる。

【００７１】図１３は第９の実施例を示す。同図におい
て４１、４２は図１０に示したものと同様のスイッチ回
路、５５、５６はそれぞれスイッチ回路４１、４２の一
端に接続され、外部より電流コントロール信号Ａ、Ｂで
制御できる電流源４６により構成された電流源回路であ
る。ただし、この電流源回路５５、５６においては、ス
イッチ回路４１、４２の構成要素であるスイッチ４３に
接続される。電流源４６の数量に重み付けがなされてい
る。５７はスイッチ回路４１、４２の他端に接続された
それぞれＲ、２Ｒ、４Ｒ、８Ｒの重み付けされた抵抗値
の抵抗器４８、４９、５８、５９により構成された抵抗
回路である。

【００７２】次に動作について説明する。前述したよう
にスイッチ回路４１の一端に電流源回路５５を接続し、
かつ抵抗回路５７の中間タップにスイッチ回路４１の他
端を接続することにより、抵抗回路５７を負荷として、
ディジタル映像信号Ａのディジタルデータに応じて前記
負荷への電流供給を制御する電流スイッチを構成してい
る。

【００７３】抵抗回路５７においては、図示したように
構成要素である抵抗器４８、４９、５８、５９の抵抗値
が２進の重み付けが成されているため、ディジタル映像
信号Ａの下位ビットにより切り換え制御された等しい値
Ｊを有する電流が抵抗回路５７を各々流れることにより
アナログ信号出力端子５０においては各ビットに応じて
２進の重み付けがされた電圧を発生する。また、ディジ
タル映像信号Ａの上位３ビットにより制御される電流に
ついては、電流源回路５５の電流源４６の数量に２進の
重み付けがなされているため、やはりアナログ信号出力
端子５０においては各ビットに応じて２進の重み付けが
なされた電圧を発生する。以上のように抵抗値と電流値
とにそれぞれ重み付けをすることにより、アナログ信号
出力端子５０にディジタル映像信号Ａの示すディジタル
値に比例した電圧が出力される。

【００７４】一方、抵抗回路５７には前述した電流スイ
ッチと同じ構成のディジタル映像信号Ｂにより制御され
るスイッチ回路４２及び電流源回路５６より成る電流ス
イッチが接続されている。これらの２つの電流スイッチ
は負荷として抵抗回路５７を共有することになるが、互
いに独立に動作するため、前述したようにアナログ信号
出力端子５０にディジタル映像信号Ｂの示すディジタル
データに比例した電圧を発生する。このとき既にディジ
タル映像信号Ａによる電圧が発生しているため、結局、
ディジタル映像信号Ａ、Ｂを加算したアナログ映像信号
の電圧が発生する。また電流源回路５５、５６は各々電
流コントロール信号Ａ、Ｂにより連続的に電流値が制御
可能に成されており、ディジタル値をアナログ値（電
圧）に変換する際の変換ゲインを各々連続的に制御でき
るため、ディジタル映像信号ＡとＢとの加算比を自在に
調整できる。

【００７５】尚、この実施例においても３つ以上の電流
スイッチを設けることができる。

【００７６】

【発明の効果】以上説明したように、第１の発明によれ
ば、固体撮像素子内に各画素に対応してそれぞれアナロ
グ・ディジタル変換手段を設ける構成としたことによ
り、アナログでの情報伝送部分を少なくすることがで
き、このためアナログ情報伝送による画質劣化を防ぐこ
とができる効果がある。

【００７７】また、第２の発明によれば、それぞれディ
ジタル信号により電流が制御される複数の電流スイッチ
を抵抗回路に接続する構成としたことにより、複数のデ
ィジタル信号を任意の加算比で加算しながらアナログ信
号に変換することができる。

【００７８】また、比較的広範囲に電流制御が可能であ
り、従ってダイナミックレンジも広く、しかも電流スイ
ッチを高速に切換えることができるため周波数特性の優
れた加算装置が得られる。また、電流スイッチを複数設
けるという比較的簡単な構成のため、回路規模及び消費
電力に関しても有利である。

【図面の簡単な説明】

【図１】第１の発明による第１の実施例を示す構成図で
ある。

【図２】動作を示すタイミングチャートである。

【図３】第２の実施例を示す構成図である。

【図４】動作を示すタイミングチャートである。

【図５】第３の実施例を示す構成図である。

【図６】動作を示すタイミングチャートである。

【図７】第４の実施例を示す構成図である。

【図８】動作を示すタイミングチャートである。

【図９】第５の実施例を示す構成図である。

【図１０】第２の発明による第６の実施例を示す構成図
である。

【図１１】第７の実施例を示す構成図である。

【図１２】第８の実施例を示す構成図である。

【図１３】第９の実施例を示す構成図である。

【図１４】従来の加算装置を示す構成図である。

【符号の説明】

１０１光電変換素子１０２演算増幅器１０３コンデンサ４ラッチ５読み出しゲート６アドレスデコーダ７クロック／データバス１１ＡＤコンバータ４１、４２スイッチ回路４４、４５電流源回路４７、５１、５４抵抗回路５５、５６電流源回路５７抵抗回路

Claims

【特許請求の範囲】

【請求項１】複数の光電変換素子と、各光電変換素子
の出力をそれぞれディジタルデータに変換する複数のア
ナログ・ディジタル変換手段とを備えたことを特徴とす
る固体撮像素子。
【請求項２】それぞれディジタル信号に応じて電流を
制御する複数の電流スイッチと、上記複数の電流スイッチによりそれぞれ制御された電流
を加算する抵抗回路とを備えた加算装置。