KR101818051B1

KR101818051B1 - 광전 변환장치, 촬상 시스템, 및 광전 변환장치의 구동방법

Info

Publication number: KR101818051B1
Application number: KR1020150050079A
Authority: KR
Inventors: 타카노리 야마시타; 요시카즈 야마자키
Original assignee: 캐논 가부시끼가이샤
Priority date: 2014-04-18
Filing date: 2015-04-09
Publication date: 2018-01-12
Also published as: CN105049749B; GB2525321A; US9635300B2; JP2015207881A; GB201506535D0; GB2525321B; JP6418775B2; CN105049749A; KR20150120861A; DE102015105802A1; US20150304584A1

Abstract

신호선을 리셋하는 리셋 전압과 신호원으로부터 공급되는 제1 전압의 차이의 절대값이 리셋 전압과 신호원으로부터 공급되는 제2 전압의 차이의 절대값보다도 작다.

Description

광전 변환장치, 촬상 시스템, 및 광전 변환장치의 구동방법{PHOTOELECTRIC CONVERTER, IMAGING SYSTEM, AND DRIVING METHOD OF PHOTOELECTRIC CONVERTER}

본 발명은, 광전 변환장치, 촬상 시스템, 및 광전 변환장치의 구동방법에 관한 것이다.

화소로부터의 신호를 판독하기 위해 앰프가 신호선에 접속된 촬상장치가 알려져 있다. U.S. 특허 6,818,877(이하, "PTL 1")에는, 화소로부터 신호를 판독하기 위한 복수의 앰프가 비디오 버스에 접속되고, 해당 비디오 버스의 전위를 끌어올리기 위한 프리차지 앰프가 설치된 구성이 기재되어 있다. 화소로부터 신호를 판독하기 위한 앰프는 비디오 버스의 전위를 끌어내리기 위한 저임피던스 앰프를 구비한다. 프리차지 앰프가 비디오 버스의 전위를 끌어올린 후, 화소로부터 신호를 판독하는 앰프가 비디오 버스의 전위를 끌어내리는 동작을 행한다.

그렇지만, PTL 1에 기재된 것과 같이 동작하면, 프리차지 앰프에 의해 비디오 버스의 전위를 끌어올릴 때 및, 화소로부터 신호를 판독하기 위한 앰프를 사용하여 비디오 버스의 전위를 끌어내릴 때에, 비디오 버스와 전원 사이에 큰(높은) 전류가 흐른다. 이 결과, 비디오 버스의 전위가 크게 변동하여, 비디오 버스에 출력된 신호를, 비디오 버스의 후단의 회로에서 샘플링하는 시각까지 비디오 버스의 전위가 수속하지 않을 우려가 있다. 정확한 신호 레벨을 샘플링할 수 없기 때문에, 화질의 열화에 이어진다.

광전 변환부에서 생성된 신호를 처리하는 신호원과, 상기 신호원으로부터 출력된 신호를 수신하도록 구성된 신호선과, 상기 신호선에 리셋 전압을 공급하도록 구성된 리셋부를 구비한 광전 변환장치가 제공된다. 상기 신호원은, 제1 전압이 공급되는 제1 노드와 2 전압이 공급되는 제2 노드 사이에 직렬로 배치된, 증폭 트랜지스터와 상기 증폭 트랜지스터에 전류를 공급하는 부하를 구비한다. 상기 부하는, 상기 제2 전압이 공급되는 측에 배치된다. 상기 리셋 전압과 상기 제1 전압의 차이의 절대값은, 상기 리셋 전압과 상기 제2 전압의 차이의 절대값보다도 작다.

또한, 광전 변환부에서 생성된 신호를 처리하는 광전 변환장치의 구동방법이 제공된다. 광전 변환장치는, 광전 변환부, 증폭 트랜지스터, 및 증폭 트랜지스터에 전류를 공급하는 부하를 구비한 신호원을 갖고, 상기 증폭 트랜지스터와 상기 부하는 제1 전압이 공급하는 제1 노드와 제2 전압이 공급되는 제2 노드 사이에 직렬로 배치되고, 상기 부하는 상기 제2 전압이 공급되는 측에 배치된다. 상기 광전 변환장치는 상기 신호원으로부터 출력된 신호를 수신하도록 구성된 신호선을 더 갖는다. 상기 방법은, 상기 신호원으로부터 상기 신호선에 신호를 출력하기 전에 상기 신호선을 리셋 전압으로 리셋하는 단계를 포함한다. 상기 리셋 전압과 상기 제1 전압의 차이의 절대값이 상기 리셋 전압과 상기 제2 전압의 차이의 절대값보다도 작다.

본 발명의 또 다른 특징은 첨부도면을 참조하여 주어지는 이하의 실시형태의 상세한 설명으로부터 명백해질 것이다.

도 1은 제1실시형태에 따른 광전 변환장치의 구성예를 나타낸 블록도다.
도 2는 제1실시형태에 따른 리셋부의 구성예를 도시한 도면이다.
도 3은 제1실시형태에 따른 광전 변환장치의 동작을 설명하기 위한 타이밍 도다.
도 4는 제1실시형태에 따른 신호원의 구성예를 도시한 도면이다.
도 5는 제2실시형태에 따른 광전 변환장치의 구성예를 나타낸 블록도다.
도 6은 제2실시형태에 따른 광전 변환장치의 동작을 설명하기 위한 타이밍 도다.
도 7a 및 도 7b는 제3실시형태에 따른 멀티칩 광전 변환장치의 구성예를 도시한 도면이다.
도 8은 제4실시형태에 따른 촬상 시스템의 구성예를 도시한 도면이다.

제1실시형태

도 1은, 제1실시형태에 따른 광전 변환장치의 구성예를 나타낸 블록도다. 광전 변환장치는, 행렬 형상으로 배열된 복수의 화소(1)를 갖는 화소 어레이(2), 화소(1)를 행 단위로 선택하는 행 선택부(3), 및 화소 어레이(2)로부터 출력된 신호를 처리하는 신호 처리부(4)를 포함한다. 광전 변환장치는, 신호 처리부(4)를 선택하는 열 선택부(5), 신호 처리부(4)로부터 출력된 신호를 전달하는 수평 신호선 LH, 수평 신호선 LH에 출력된 신호를 출력하는 출력 버퍼(7), 수평 신호선 LH를 리셋하는 리셋부(6)를 더 포함한다. 출력 버퍼(7)로부터 출력된 신호는, 출력 노드(8)로부터 후단의 회로로 전달된다.

화소(1)는, 광전 변환부를 포함하고, 광전 변환부 이외에, 광전 변환부에서 생성한 전하에 따른 전압신호를 출력하는 화소 증폭부를 구비해도 된다. 동일 열의 화소(1)는, 공통의 수직 신호선 LV(1) 내지 LV(n)의 한 개를 거쳐 신호 처리부(4)에 접속된다. 신호 처리부(4)는, 화소 어레이(2)의 각 열에 대응해서 설치된 열 신호 처리부(4-1∼4-n)를 포함한다. 여기에서, n은 자연수이므로, 도 1에 있어서, 수직 신호선 LV(n) 및 신호 처리부 4-n은 모두 화소 어레이(2)의 왼쪽에서 n번째 열에 놓인다는 것을 나타낸다. 이하에서 수직 신호선 LV(1)∼LV(n)을 총칭하는 경우에는, LV로 표기한다.

본 실시형태에 따른 신호 처리부(4)는, 수직 신호선 LV(1)에 전류를 공급하는 정전류원 I1, 화소(1)로부터의 신호의 입력을 수신하고 전압신호를 수평 신호선 LH에 출력하는 버퍼부를 포함한다. 버퍼부는, 트랜지스터 M1 및 M2와 정전류원 I2를 포함한다. 트랜지스터 M1의 한쪽의 주 노드(단자)가 제1 전압 VCC을 공급하는 제1노드에 접속되고, 다른 쪽의 주 노드가 트랜지스터 M3을 거쳐 수평 신호선 LH에 접속된다. 트랜지스터 M3은, 버퍼 회로를 선택하기 위한 선택 트랜지스터로서의 역할을 한다(행한다). 트랜지스터 M3이 온되면, 버퍼 회로(버퍼부)의 출력이 수평 신호선 LH에 전달된다. 트랜지스터 M2이 온되면, 트랜지스터 M1의 다른 쪽의 주 노드와 정전류원 I2 사이의 경로가 도통함으로써, 트랜지스터 M1 및 정전류원 I2가 소스 폴로워 회로로서 동작한다. 즉, 본 실시형태에 따르면, 버퍼 회로는, 증폭 트랜지스터인 트랜지스터 M1과, 증폭 트랜지스터에 전류를 공급하는 부하인 정전류원 I2와, 트랜지스터 M2를 포함한다. 트랜지스터 M2가 제1 전압 VCC이 공급되는 제1노드와, 제2 전압 VSS가 공급되는 제2노드 사이에 설치된다.

행 선택부(3)는, 수직 스타트 펄스 VST와 수직 클록신호 CLKV를 수신시에 동작하고, 수직 클록신호 CLKV에 동기하여, 화소 어레이(2)의 각 행의 화소를 제어하기 위한 신호 PV(1)∼PV(m)을 출력한다. m은 자연수이고, 도 1에 있어서 화소 어레이(2)의 위에서 m번째 행에 있다는 것을 나타낸다.

열 선택부(5)는, 수평 스타트 펄스 HST와 수직 클록신호 CLKH를 수신시에 동작하고, 수평 클록신호 CLKH에 동기하여, 열 신호 처리부(4-1∼4-n)를 제어하기 위한 신호 PH(1)∼PH(n)을 출력한다. 신호 PH(n)은, 도 1에 있어서 화소 어레이(2)의 왼쪽에서 n번째 열에 있다는 것을 나타낸다.

도 2에, 리셋부(6)의 구성예를 나타낸다. 본 실시형태에 따른 리셋부(6)는, 한쪽의 주 노드(단자)가 수평 신호선 LH에 접속되고, 다른 쪽의 주 노드(단자)가 리셋 전압 VRST를 수신하는 수평 리셋 트랜지스터 M4을 갖는다. 수평 리셋 트랜지스터 M4은, 제어 노드(단자)에 주어지는 신호 RST에 의해 제어된다. 리셋 전압 VRST는, 리셋 전압 VRST와 제1 전압 VCC의 차이의 절대값이, 리셋 전압 VRST와 제2 전압 VSS의 차이의 절대값보다도 작아지도록 설정된다.

다음에, 본 실시형태에 따른 광전 변환장치의 동작을 설명한다. 도 3은, 광전 변환장치의 동작의 일례를 설명하기 위한 타이밍 도다. 이하에서는, 트랜지스터들은, 제어 노드에 수신한 신호가 하이레벨일 때에 온된다.

시간(시각) t1까지의 기간은, 화소 어레이(2)의 (K-1)번째 행의 화소에 관한 신호를 신호 처리부(4)로부터 출력하는 기간이며, 시각 t2 내지 시각 t6은, 화소 어레이(2)의 K번째 행의 화소에 관한 신호를 신호 처리부(4)로부터 출력하는 기간이다. K는 2∼m의 범위에 있는 정수이다.

시각 t0에 있어서, 수평 클록신호 CLKH에 동기해서 신호 PH(n)이 하이레벨이 되면, n번째 열의 열 신호 처리부 4-n에 포함되는 트랜지스터 M2 및 M3가 온된다. 이에 따라, 트랜지스터 M1과 정전류원 I2가 소스 폴로워 회로로서 동작하고, 이 소스 폴로워 회로의 출력이 트랜지스터 M3을 거쳐 수평 신호선 LH에 나타난다. 여기에서는, (K-1)번째 행의 n번째 열의 화소에 있어서의 출력이 포화 신호 레벨인 것으로 가정한다.

시각 t1에, 수평 클록신호 CLKH가 하이레벨로 되는 것에 동기하여, 신호 PH(n)이 로우 레벨로 된다. 동일한 시각 t1에, 신호 PV(K-1)이 로우 레벨로 되고, 이에 따라 (K-1)번째 행의 화소에 관한 판독 동작이 종료한다.

각 t2에 수직 클록신호 CLKV가 하이레벨이 되면, 신호 PV(K-1)은 K번째 행으로 시프트하여, 신호 PV(K)이 하이레벨이 된다. 이에 따라, K번째 행의 화소로부터 신호를 출력하는 동작이 개시한다. 시각 t2에 수평 클록신호 CLKH가 하이레벨로 되는 것에 동기하여, 리셋 신호 RST가 하이레벨이 된다. 이에 따라, 리셋 전압 VRST에 따라 수평 신호선 LH가 리셋된다. 수평 신호선 LH의 전위는, 이전 행의 출력에서 유지되고 있기 때문에, 시각 t2에 수평 신호선 LH가 리셋되면, 수평 신호선 LH에는 큰(높은) 전류가 흐른다. 큰 전류가 흐름으로써, 수평 신호선 LH의 전위도 변동하여, 최종적으로 다크 신호 레벨로 수속한다. 다크 신호 레벨이란, 입사광이 화소에 입사하지 않는 경우에 화소로부터 출력되는 신호 레벨이다. 화소 어레이(2)가, 광전 변환부가 입사광으로부터 차광된 차광 화소를 포함하는 경우에는, 다크 신호 레벨이 차광 화소의 출력에 해당한다. 본 실시형태에서, 이것은 제2 전압 VSS보다도 제1 전압 VCC에 더 가까운 레벨이다. 본 실시형태에서는 리셋 전압 VRST는 다크 신호 레벨이다.

시각 t2로부터 시각 t3까지의 사이에, 수평 신호선 LH의 전위가 다크 신호 레벨로 수속한 후, 시각 t3에 수평 클록신호 CLKH에 동기해서 수평 스타트 펄스 HST가 하이레벨로 된다. 그후, 시각 t4에 수평 클록신호 CLKH가 하이레벨이 되면, 이것에 동기하여 수평 스타트 펄스 HST가 다음 단으로 시프트하므로, 시각 t4 이후에는, 열 선택부(5)의 출력 PH(1), PH(2), ..., PH(n)이 순차 출력된다. 도 3에는, K번째 행의 화소(1)에 관한 신호가 모두 다크 신호 레벨의 신호를 출력하는 경우를 나타내고 있다.

이상과 같이 열 선택부(5)에 의한 신호 처리부(4)의 주사가 완료하면, 시각 t6에, 신호 PV(K)이 로우 레벨로 되어, K번째 행의 화소에 관한 신호의 판독 동작이 종료한다.

본 실시형태에서는, 리셋 전압 VRST는, 리셋 전압 VRST과 제1 전압 VCC의 차이의 절대값이 리셋 전압 VRST과 제2 전압 VSS의 차이의 절대값보다도 작아지도록 설정되기 때문에, 신호 처리부(4)로부터, 신호를 정밀하게 판독될 수 있다. 이하에서 그 이유를 설명한다. 우선, 신호원인 열 신호 처리부(4-1∼4-n)는, 제1 전압 VCC이 공급되는 제1노드와 제2 전압 VSS가 공급되는 제2노드 사이에, 직렬로 배치된 증폭 트랜지스터와 부하를 포함한다. 리셋 전압 VRST은, 리셋 전압 VRST와 제1 전압 VCC의 차이의 절대값이, 리셋 전압 VRST와 제2 전압 VSS의 차이의 절대값보다도 작아지도록 설정된다. 따라서, 수평 신호선 LH를 리셋한 후 최초에 판독되는 신호가 리셋 전압 VRST보다도 제2 전압 VSS에 더 가까운 신호 레벨이면, 수평 신호선 LH의 전위를 끌어내리기 위해서 흐르는 전류량은 정전류원 I2에 의해 제한된다. 따라서, 수평 신호선 LH의 전위가 급준하게 변화하는 것을 억제할 수 있으므로, 출력 버퍼(7)로부터 신호를 정밀하게 판독할 수 있다. 한편, 수평 신호선 LH를 리셋한 후 최초에 판독되는 신호가 리셋 전압 VRST보다도 제1 전압 VCC에 가까운 신호 레벨이라고 하더라도, 수평 신호선 LH의 전위를 끌어올리기 위해 흐르는 전류량은 크지 않다. 따라서, 수평 신호선 LH의 전위변동을 억제할 수 있고, 결과적으로, 출력 버퍼(7)로부터 신호를 정밀하게 판독할 수 있다.

역으로, 리셋 전압 VRST와 제1 전압 VCC의 차이의 절대값이, 리셋 전압 VRST와 제2 전압 VSS의 차이의 절대값보다도 큰 경우에는, 수평 신호선 LH를 리셋한 후 최초에 판독되는 신호에 따라 큰 전류가 흐를 수도 있다. 구체적으로는, 수평 신호선 LH를 리셋한 후에, 리셋 전압 VRST보다도 제1 전압 VCC에 더 가까운 신호가 신호 처리부(4)로부터 출력된 경우에, 큰(높은) 전류가 흐를 우려가 있다.

트랜지스터 M1이 n-채널 금속 산화물 반도체(NMOS) 트랜지스터이므로 NMOS 소스 폴로워 회로를 갖는 예를 들어 본 실시형태를 설명하였지만, 도 4에 나타낸 것과 같이, 트랜지스터 M1이 p-채널 금속 산화물 반도체(PMOS) 트랜지스터이므로 PMOS 소스 폴로워 회로를 가져도 된다. 이 경우에는, 전압 VSS가 제1 전압이고, 전압 VCC가 제2 전압이 되고, 리셋 전압 VRST는, 전압 VCC보다도 전압 VSS에 더 가까운 값으로 설정된다

본 실시형태에서는, 신호 처리부(4)와 수평 신호선 LH에 주목해서 설명했지만, 화소(1)와 수직 신호선 LV도 마찬가지로 구성해도 되고, 또는 수직 신호선 LV와 수평 신호선 LH의 어느 한쪽을 이와 같은 방식으로 구성해도 된다. 즉, 본 실시형태에서는 1차원 형상으로 배열된 열 신호 처리부(4-1∼4-n)와 수평 신호선 LH의 관계에 대해 설명했지만, 1차원 형상으로 배열된 복수의 화소와 공통적으로 설치된 수직 신호선 LV와의 관계에 있어서도 본 발명은 성립된다.

제2실시형태

도 5는, 본 발명의 제2실시형태에 따른 광전 변환장치의 구성을 나타낸 블록도다. 이하에서는, 제1실시형태와의 차이점을 중심으로 설명한다.

제1실시형태에 있어서는 1개의 수평 신호선 LH에 모든 열 신호 처리부 4-1 내지 4-n이 접속된 배치에 대해 설명하였지만, 본 실시형태에 있어서는, 4개의 수평 신호선 LH(1), LH(2), LH(3), LH(4)가 설치되어 있는 점에서 상위하다. 더구나, 본 실시형태는, 4개의 수평 신호선 LH(1)∼LH(4)가 멀티플렉서(10)를 거쳐 공통 수평 신호선 LA에 접속되는 점에서 상위하다. 본 실시형태에 따른 광전 변환장치는, 멀티플렉서(10)의 동작을 제어하기 위한 멀티플렉서 제어회로(9)를 더 구비한다.

4개의 수평 신호선 LH(1), LH(2), LH(3), LH(4)에는, n개의 열 신호 처리부가 4개의 주기로 접속된다. 구체적으로는, 수평 신호선 LH(1)에는, 열 신호 처리부 4-1, 4-5, 4-9, ...가 접속된다. 이 구성에 따르면, 수평 신호선 LH(n) 및 LA와 관련된 기생 용량이 줄어들어, 신호의 판독 속도를 고속화할 수 있다고 하는 이점을 제공한다.

본 실시형태에 있어서, 수평 신호선 LH(1)∼LH(4)과 LA의 각각에 대응해서 리셋부 6-1∼6-4와 6-A를 설치해도 되고, 또는 모든 수평 신호선을 공통으로 리셋하는 리셋부를 설치해도 된다.

도 6에, 본 실시형태에 따른 동작을 설명하기 위한 타이밍 도를 나타낸다. 도 6에 있어서, 시각 t7로부터 시각 t8은, 화소 어레이(2) 중 (K-1)번째 행의 화소에 관한 신호를 판독하는 기간이다. 시각 t9 이후가, 화소 어레이(2) 중 K번째 행의 화소에 관한 신호를 판독하는 기간이다.

시각 t7에, 신호 PH(n)이 하이레벨이 되면, 수평 클록신호 CLKH의 상승 에지에 동기하여, 신호 φ1∼신호 φ4가 순차 하이레벨로 된다. 이에 따라, 수평 신호선 LH(1)∼LH(4)에 출력된 신호가 순차 수평 신호선 LA에 나타나고, 출력부 7을 거쳐 출력된다.

시각 t8에, 신호 PH(n) 및 신호 PV(K-1)이 로우 레벨이 된다.

시각 t9에 신호 CLKV가 하이레벨이 되면, 수직 스타트 펄스 VST가 다음 단으로 시프트하여, 신호 PV(K)이 하이레벨이 된다. 이에 따라, 화소 어레이(2) 중 K번째 행의 화소가 선택된다.

시각 t9에 신호 RST가 하이레벨이 되면, 수평 신호선 LH(1)∼LH(4)와 LA가 리셋 레벨로 리셋된다. 본 실시형태에 있어서도, 리셋 전압 VRST는, 리셋 전압 VRST와 제1 전압 VCC의 차이의 절대값이, 리셋 전압 VRST와 제2 전압 VSS의 차이의 절대값보다도 작아지도록 설정되므로, 신호 처리부(4)로부터 신호를 정밀하게 판독할 수 있다.

시각 t10에, 신호 RST가 로우 레벨로 되는 동시에, 수평 스타트 펄스 HST가 하이레벨이 된다.

시각 t11로부터는, 수평 클록신호 CLKH의 상승 에지에 동기하여, 신호 PH(1), PH(2), ..., PH(n)이 순차 하이레벨이 된다. 신호들 PH(1), PH(2), ..., PH(n)은, 수평 스타트 펄스 HST와 마찬가지로, 수평 클록신호 CLKH의 4주기분의 폭을 갖는다. 신호 PH(1), PH(2), ..., PH(n) 각각이 하이레벨로 되고 있는 기간 중에, 수평 신호 클록 CLKH의 4번째 클록의 상승 에지에 동기하여, 신호 φ1∼φ4 중 한 개가 하이레벨이 된다. 이상의 동작에 의해, K번째 행의 화소에 관한 신호를 판독하는 동작이 완료한다.

본 실시형태에 따른 동작을, 제1실시형태에 따른 동작과 비교하면, 본 실시형태에서 신호 PH(n)의 펄스가 더 길다. 이것은, 수평 신호선 LH(1)∼LH(4)에 4개 주기의 열 신호 처리부가 접속되어 있으므로, 각 열 신호 처리부가 대응하는 수평 신호선에 대해 충/방전하는 시간을 충분히 길게 취할 수 있기 때문이다. 수평 신호선 LH(1)∼LH(4)의 전위를 안정화하기 위한 시간을 충분히 취함으로써, 신호를 정밀하게 판독할 수 있다는 효과가 얻어진다.

본 실시형태에서는 4개의 수평 신호선 LH(1)∼LH(4)을 갖는 구성을 예로 들어 설명하였지만, 수평 신호선의 수는 4개에 한정되는 것은 아니다.

제3실시형태

본 발명의 제3실시형태에 따른 멀티칩 광전 변환장치를 설명한다. 여기에서는, 각각 광전 변환장치가 형성된 3개의 칩을 2차원 형상으로 배열한(따라서, 한 개의 행으로 나란히 배열한) 구성을 생각한다. 복수의 광전 변환장치를 2차원 형상으로 배열함으로써 촬상 영역을 크게 할 수 있다. 본 발명은, 이와 같은 멀티칩 광전 변환장치에 적용한 경우에도 효과가 있다.

도 7a는, 본 실시형태에 따른 멀티칩 광전 변환장치를 나타낸 모식도다. 도 7a에 있어서, 칩 S1, S2, S3 각각은 별개의 반도체 기판을 포함하고, 각각에, 상기 실시형태에서 설명한 광전 변환장치가 형성되어 있다. 행의 주사는 도면의 위에서 아래를 향해서 행해지고, 열의 주사는 왼쪽에서 오른쪽을 향해 행해진다. 멀티칩 광전 변환장치를 구성하는 복수의 광전 변환장치는 병렬로 동작해도 된다.

칩 S1과 S2에 걸치는 일부의 영역이 흑이고 그 이외의 영역은 백이 되는 피사체를, 멀티칩 광전 변환장치가 촬상하는 것으로 가정한다. 도 7a 및 도 7b에 있어서, k번째 행은 백의 영역이고, (k+1)번째 행은, 일부에 흑의 영역을 포함한다. 상기한 각 실시형태에서 설명한 광전 변환장치에 따르면, k번째 행의 화소로부터 신호를 판독한 후, (k+1)번째 행의 화소로부터의 신호 판독을 개시할 때에도, 화질이 열화하는 것을 억제할 수 있다. 이하에서는, 그 이유를 설명한다.

예를 들면, 칩 S2에 있어서, k번째 행의 화소로부터 판독되는 최후의 화소는 백이기 때문에, 수평 신호선 LH에는 포화 레벨에 가까운 전압신호가 출력된다. 즉, 도 1에 나타낸 구성에 있어서, 제2 전압 VSS에 가까운 값의 신호이다. 그러나, (k+1)번째 행의 화소로부터 최초에 판독되는 화소는 흑이기 때문에, 수평 신호선 LH에는, 도 1에 나타낸 구성에 있어서의 제1 전압 VCC에 가까운 값의 신호가 출력된다. 따라서, 종래의 광전 변환장치에서는, 수평 신호선 LH의 전위가 크게 변동할 우려가 있었다. 이 결과, 도 7b에 나타낸 것과 같이, (k+1)번째 행의 1번째 열의 화소로부터 판독된 신호가 화상으로서 표시하면 흑이 아니라 그레이로서 표시되어 버릴 우려가 있었다. (k+2)번째 행 이후도, 1번째 열의 화소는 그레이로서 나타나, 줄무늬 형상의 노이즈를 발생한다.

그러나, 본 발명에 따르면, (k+1)번째 행의 화소로부터 신호를 판독하기 전에, 제2 전압보다도 제1 전압에 더 가까운 리셋 레벨에서 수평 신호선을 리셋하기 때문에, 종래의 광전 변환장치에서 생길 수 있었던 문제를 저감할 수 있다.

제4실시형태

도 8은, 본 발명의 제4실시형태에 따른 촬상 시스템의 구성예를 도시한 도면이다. 촬상 시스템(800)은, 예를 들면, 광학부(810), 촬상 소자(890), 영상신호 처리부(830), 기록/통신부(840), 타이밍 제어부(850), 시스템 제어부(860), 및 재생/표시부(870)를 포함한다. 촬상장치(820)는, 촬상 소자(890) 및 영상신호 처리부(830)를 갖는다. 촬상 소자(890)로서는 전술한 실시형태에서 설명한 광전 변환장치 또는 멀티칩 광전 변환장치가 사용된다.

렌즈 등을 포함하는 광학계인 광학부(810)는 피사체로부터의 빛을 촬상 소자(890)의, 복수의 화소가 2차원 형상으로 배열된 화소부에 결상시켜, 피사체의 상을 형성한다. 촬상 소자(890)는, 타이밍 제어부(850)로부터의 신호에 근거한 타이밍으로, 화소부에 결상된 빛에 따른 신호를 출력한다. 촬상 소자(890)로부터 출력된 신호는, 영상신호를 처리하는 영상신호 처리부(830)에 입력되고, 영상신호 처리부(830)가 프로그램 등에 의해 정해진 방법에 따라 신호 처리를 행한다. 영상신호 처리부(830)에서의 처리에 의해 얻어진 신호는 화상 데이터로서 기록/통신부(840)에 보내진다. 기록/통신부(840)는, 화상을 형성하기 위한 신호를 재생/표시부(870)에 보내, 재생/표시부(870)가 동화상과 정지화상을 재생/표시시킨다. 기록/통신부(840)는, 또한, 영상신호 처리부(830)로부터의 신호를 받아 시스템 제어부(860)와 통신을 행하며, 도시를 생략한 기록매체에 화상을 형성하기 위한 신호를 기록하는 동작도 행한다.

시스템 제어부(860)는, 촬상 시스템의 동작을 총괄적으로 제어하고, 광학부(810), 타이밍 제어부(850), 기록/통신부(840), 및 재생/표시부(870)의 구동을 제어한다. 또한, 시스템 제어부(860)는, 예를 들면 기록매체인 도시를 생략한 기억장치를 구비하고, 여기에 촬상 시스템의 동작을 제어하는데 필요한 프로그램 등이 기억된다. 또한, 시스템 제어부(860)는, 예를 들면 유저의 조작에 따라 구동 모드를 전환하는 신호를 촬상 시스템 내에 공급한다. 구체적인 예로서는, 판독할 행이나 리셋할 행의 변경, 전자 줌에 따른 화각의 변경, 전자 화상 안정화 조작에 따른 화각의 시프트 등이다. 타이밍 제어부(850)는, 시스템 제어부(860)에 의한 제어에 근거하여 촬상 소자(890) 및 영상신호 처리부(830)의 구동 타이밍을 제어한다.

또한, 광학부(810)로서, 입사광의 파장을 변환하는 파장 변환부재를 구비하도록 구성해도 된다. 일례로서, 입사광으로서 X선이 입사하면, 가시광을 방출하는 파장 변환부재를 들 수 있다. 촬상 소자(890)는, 파장 변환부재에 의해 파장이 변환된 입사광에 근거한 신호를 생성한다. 이 구성에 따르면, X선 촬상장치로서의 역할을 하는 촬상 시스템을 구성할 수 있다. 또한, 촬상 시스템은, X선을 생성하는 광원으로서의 역할을 하는 X선 생성장치를 포함하여도 된다.

상기한 각 실시형태는 예시적인 것에 지나지 않는다. 예를 들어, 신호원은 소스 폴로워 회로에 한정되지 않고, 다른 포맷의 회로이어도 된다. 예를 들면, 공통 소스 증폭회로, 볼테지 폴로워 등, 제1노드와 제2 노드 사이에, 증폭 트랜지스터와 부하가 직렬로 설치된 구성을 포함하는 것이면 충분하다.

예시적인 실시형태들을 참조하여 본 발명을 설명하였지만, 본 발명이 이러한 실시형태에 한정되지 않는다는 것은 자명하다. 이하의 청구범위의 보호범위는 가장 넓게 해석되어 모든 변형, 동등물 구조 및 기능을 포괄하여야 한다.

Claims

행들과 열들로 배열된 복수의 광전 변환부들과,
상기 열들 중의 대응하는 한 개에 상기 행들의 화소들로부터 출력된 신호들을 각각 수신하도록 구성된 복수의 수직 신호선들과,
상기 복수의 수직 신호선들 중의 대응하는 한 개로부터 신호들을 각각 수신하도록 구성된 복수의 신호원들과,
상기 복수의 신호원들의 각각으로부터 출력된 신호들을 수신하도록 구성된 신호선과,
상기 신호선에 리셋 전압을 공급하도록 구성된 리셋부를 구비하고,
상기 복수의 신호원들의 각각은, 제1 전압이 공급되는 제1 노드와 제2 전압이 공급되는 제2 노드 사이에 직렬로 배치된, 증폭 트랜지스터와 상기 증폭 트랜지스터에 전류를 공급하는 부하를 구비하고,
상기 부하는, 상기 제2 전압이 공급되는 측에 배치되고,
상기 리셋 전압과 상기 제1 전압의 차이의 절대값은, 상기 리셋 전압과 상기 제2 전압의 차이의 절대값보다도 작은, 광전 변환장치.
제 1항에 있어서,
상기 부하는 전류원이고,
상기 증폭 트랜지스터와 상기 전류원이 소스 폴로워 회로를 구성하는 광전 변환장치.
삭제
제 1항에 있어서,
상기 광전 변환장치는 복수의 신호선들을 구비하고,
상기 복수의 신호원들 중에서 적어도 한 개는 상기 복수의 신호선들 중 제1 신호선에 접속되고,
적어도 한 개의 다른 신호원은 상기 복수의 신호선들 중 제2 신호선에 접속되는 광전 변환장치.
제 4항에 있어서,
상기 복수의 신호선들의 개수는 m이고,
1차원 형상으로 배열된 복수의 신호원들 중에서 신호원이 m개마다 상기 m개의 신호선들 중에서 대응하는 한 개의 신호선에 접속되어 있는 광전 변환장치.
제 1항에 있어서,
상기 복수의 신호원들 중에서 한 개의 신호원이 상기 신호선에 신호를 출력하는 동작에 앞서, 상기 리셋부가 상기 신호선을 리셋하는 광전 변환장치.
청구항 1에 기재된 광전 변환장치가 각각 설치된 복수의 반도체 기판을 갖는 멀티칩 광전 변환장치.
청구항 1에 기재된 광전 변환장치와,
상기 광전 변환장치로부터 출력된 신호를 처리해서 화상 데이터를 생성하도록 구성된 영상신호 처리부를 구비한 촬상 시스템.
제 8항에 있어서,
X선을 생성하도록 구성된 광원을 더 구비한 촬상 시스템.
제 8항에 있어서,
X선 발생원으로부터 조사된 X선의 파장을 변환하도록 구성된 파장 변환부재를 더 구비한 촬상 시스템.
광전 변환장치의 구동방법으로서,
상기 광전 변환장치는, 행들과 열들로 배열된 복수의 광전 변환부들과, 상기 열들 중의 대응하는 한 개에 상기 행들의 화소들로부터 출력된 신호들을 각각 수신하도록 구성된 복수의 수직 신호선들과, 상기 복수의 수직 신호선들 중의 대응하는 한 개로부터 신호들을 각각 수신하도록 구성되고 증폭 트랜지스터, 및 상기 증폭 트랜지스터에 전류를 공급하는 부하를 포함하는 복수의 신호원들을 구비하고,
상기 증폭 트랜지스터와 상기 부하는 제1 전압이 공급하는 제1 노드와 제2 전압이 공급되는 제2 노드 사이에 직렬로 배치되고, 상기 부하는 상기 제2 전압이 공급되는 측에 배치되고,
상기 광전 변환장치는 상기 복수의 신호원들의 각각으로부터 출력된 신호들을 수신하도록 구성된 신호선을 더 구비하고,
상기 구동방법은,
상기 복수의 신호원들 중의 한 개의 신호원으로부터 상기 신호선에 신호를 출력하기 전에 상기 신호선을 리셋 전압으로 리셋하는 단계를 포함하고,
상기 리셋 전압과 상기 제1 전압의 차이의 절대값이 상기 리셋 전압과 상기 제2 전압의 차이의 절대값보다도 작은, 광전 변환장치의 구동방법.