JP2001044403A - 半導体撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】 暗電流補正の基準電流を発生するダミー素子
の不良を救済する。 【解決手段】 ダミー素子を複数のダミー素子２２に分
割し，分割したダミー素子２２を並列接続して一個のダ
ミー素子として使用する。分割したダミー素子２２の一
個が接続不良となっても，並列接続された残りのダミー
素子２２の出力の和が暗電流として出力されるから，補
正の基準電流の低下率が小さくこの出力を暗電流補正の
基準として使用することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はダミー素子を用いて
暗電流を補正する半導体撮像装置に関し，とくに一部の
ダミー素子の不良を救済できるダミー素子構造に関す
る。

【０００２】入射光量に応じた信号電流を発生するセン
サー素子を一次元又は二次元に配列した半導体撮像装置
では，多数のセンサー素子間で生ずる暗電流の差を小さ
くするため，ダミー素子により暗電流を発生させ，その
ダミー素子の暗電流に基づきセンサー素子の暗電流を補
正している。かかる暗電流の補正は，とくに信号電流と
比較して暗電流が大きなセンサー素子が用いられる赤外
線撮像装置で重要である。例えば量子井戸構造を光吸収
層とし，量子井戸のサブバンド間の遷移に起因する電気
伝導度の変化を利用する光伝導素子を用いた赤外線撮像
装置である。

【０００３】この暗電流の補正では，ダミー素子を少な
くして撮像装置の構造を簡単にするため，通常，一個の
ダミー素子に基づき複数のセンサー素子の補正をする。
しかしこの構成では，一個のダミー素子の不良が直ちに
複数の画素の補正不良を引き起こすため，一個のダミー
素子の不良があっても撮像装置として使用に耐えない。
他方，ダミー素子の不良を救済する冗長回路を設けるこ
とも回路が複雑になり容易ではない。このため，一部の
ダミー素子が不良であっても一応の動作をなすダミー素
子が必要とされている。

【０００４】

【従来の技術】従来の半導体撮像装置では，複数のセン
サ素子に対して一個のダミー素子を配置していた。以
下，従来の半導体撮像装置の暗電流補正について二次元
赤外線撮像装置に関する従来例を参照して説明する。

【０００５】図５は従来例平面図であり，赤外線撮像装
置のセンサー基板上面に形成されたセンサー素子及びダ
ミー素子の配置を表している。従来の半導体撮像装置で
は，図５を参照して，センサー素子２１はセンサー基板
上面にｎ行×ｍ列のマトリックス状に配置され，そのマ
トリックスの上部及び下部にそれぞれ１行×ｍ列のダミ
ー素子２２が配置される。通常，ダミー素子２２は，遮
光膜により入射光が遮光される以外はセンサー素子２１
と同一構造を有し，従ってセンサー素子２１の暗電流に
等しい電流を出力する。なお，上部第ｋ列目のダミー素
子２２の出力電流は，マトリックスの第ｋ列に属するｎ
個のセンサー素子２１のうちマトリックスの上半分に位
置するセンサー素子２１の暗電流補正の基準として使用
され，下部第ｋ列目のダミー素子の出力電流は，マトリ
ックスの第ｋ列に属するｎ個のセンサー素子２１のうち
マトリックスの下半分に位置するセンサー素子２１の暗
電流補正の基準として使用される。

【０００６】図６は従来例ブロック回路図であり，図５
に図示されたセンサー素子の暗電流を補正するための回
路構成を表している。なお，図６には，上部第ｋ列目及
び第ｋ＋１列目のダミー素子２２と，これらのダミー素
子２２により補正されるマトリックスの第ｋ列及び第ｋ
＋１列に属する上半分のセンサー素子２１のみが示され
ている。図６を参照して，ダミー素子２２の出力，即ち
ダミー素子２２の暗電流は，参照電圧発生回路４１に入
力され，ダミー素子２２の出力電流に対応した電圧とし
て定電流発生回路５２に供給される。定電流発生回路５
２は，参照電圧発生回路４１の出力を基準電圧としてダ
ミー素子２２の暗電流に等しい電流を補正電流として発
生する。出力回路４３は，センサー素子２１の出力から
定電流発生回路５２の出力電流を差し引き，その差分を
入射光に相当する信号電流として蓄積し出力する。な
お，上述の定電流発生回路５２及び出力回路４３は，セ
ンサー素子２１毎に設けられ，一つのセンサー素子２１
を含む一画素分の処理回路４０を構成する。即ち，一画
素処理回路４０はセンサー素子２１と同じくｎ行×ｍ列
のマトリックスを構成する。

【０００７】上述したように，上記第ｋ列目のダミー素
子２２の暗電流は，第ｋ列の上半分に属するセンサー素
子２１の暗電流補正の基準電流として使用される。従っ
て，このダミー素子２２が接続不良のため電流が遮断さ
れると，第ｋ列に属するセンサー素子２１のうち，上半
分のセンサー素子２１の暗電流補正ができなくなる。こ
のダミー素子の不良に起因する暗電流の補正不良は，画
像の線欠陥として現れるため実用上重大な障害となる。
とくに，量子井戸のサブバンド間遷移を利用する光伝導
型素子をセンサとする赤外線撮像装置では，光起電型素
子に比べ暗電流が非常に大きいため暗電流の補正不良は
極めて重大な障害となる。また，かかる線欠陥が存在す
る画像を隣接画素により修正する画像処理は，センサー
素子の不良に起因する一画素のみの修正に比べ困難であ
り，実用に耐える画像処理をすることは難しい。

【０００８】

【発明が解決しようとする課題】上述したように，従来
の半導体撮像装置では一個のダミー素子により複数のセ
ンサー素子の暗電流を補正するため，製造時に発生した
一個のダミー素子の接続不良が直ちに複数の画素の補正
不良を引き起こし，製造歩留りが低下するという問題が
ある。

【０００９】本発明は，一部のダミー素子が接続不良に
なっても，完全には暗電流が遮断されることがないダミ
ー素子を提供することで，ダミー素子の接続不良に起因
して複数画素の補正不良が同時に発生することを防止す
ることができる半導体撮像装置を提供することを目的と
している。

【００１０】

【課題を解決するための手段】図１は本発明の実施形態
例平面図であり，センサー素子及びダミー素子の配置を
表している。図２は本発明の実施形態例断面図であり，
センサー素子及びダミー素子の構造を表している。

【００１１】上記課題を解決するために，本発明の第一
の構成の半導体撮像装置は，図１を参照して，入射光に
応じた信号電流を出力するセンサー素子２１と，暗電流
を出力するダミー素子２２と，並列接続された複数の該
ダミー素子２２の出力に基づいて，該信号電流に重畳す
る該センサー素子２１の暗電流を補正する手段とを有す
ることを特徴として構成する。

【００１２】また，本発明の第二の構成は，図２を参照
して，第一の構成の半導体撮像装置において，該ダミー
素子２２及び該センサー素子２１は，上コンタクト層４
及び下コンタクト層２により上下を挟まれた光吸収層３
を有し，該ダミー素子２２の該光吸収層３，該上コンタ
クト層４及び該下コンタクト層２は，それぞれ該センサ
ー素子２１の該光吸収層３，該上コンタクト層４及び該
下コンタクト層２と同一の組成及び厚さを有し，該ダミ
ー素子２２の該光吸収層３の面積は，該センサー素子２
１の該光吸収層３の面積より小さいことを特徴として構
成する。

【００１３】本発明の第一の構成では，図１を参照し
て，複数のダミー素子２２を並列に接続して，暗電流補
正の基準となる電流を発生する。この構成では，一部の
ダミー素子２２が接続不良であっても，残りの並列接続
されたダミー素子２２の暗電流の和が補正の基準となる
電流として出力される。従って，並列接続されたダミー
素子２２の全てが接続不良でない限り，この暗電流の和
に基づき補正することができるので，多くの場合に補正
が全くできないという事態を回避することができる。

【００１４】並列接続されるダミー素子２２の個数は，
２以上であればよい。接続不良のダミー素子２２が及ぼ
す出力電流の減少量を，出力電流の低い比率に留めるた
めには，並列接続されるダミー素子２２は多いほど好ま
しい。他方，製造の簡素化を図るためにはダミー素子２
２は少ないことが好ましい。従って，並列接続するダミ
ー素子２２の適切な個数は，画像の品質と製造歩留りの
両方を考慮して定められる。

【００１５】ダミー素子２２は，暗電流を発生する素子
であればよく，特定の素子構造である必要はなく，又セ
ンサー素子２１の種類に依存する必要もない。しかし，
センサー素子２１の暗電流を正確に補正するためには，
ダミー素子２２は，センサー素子２１と同一暗電流特性
を有する素子であることが好ましい。この観点から，ダ
ミー素子２２はセンサー素子２１と同一構造を有するも
ので入射光による電流を発生しない素子が好ましい。か
かる素子には，例えばセンサー素子と同一の素子の入射
面に遮光膜を設けた素子がある。あるいは，上面（入射
面の反対側）に設けられたセンサー素子の光結合器を除
去した構造の素子がある。

【００１６】さらに，並列接続されたダミー素子２２の
暗電流の和は，補正回路を簡単にする観点からセンサー
素子２１の暗電流と同一ないし近似することが好まし
い。このため，ダミー素子２２とセンサー素子２１とが
同一素子構造の場合は，互いに並列接続されたダミー素
子２２の光吸収層の面積の和が，一個のセンサー素子２
１の光吸収層の面積に等しいことが好ましい。なお，本
明細書でいう光吸収層とは，検知すべき波長の入射光を
吸収して光伝導又は光起電力を生ずる半導体層をいう。

【００１７】本発明の第二の構成では，図２を参照し
て，ダミー素子２２は，下コンタクト層２，光吸収層３
及び上コンタクト層４を積層したセンサー素子２１と同
じ積層構造を有する。ここで，上及び下コンタクト層
２，４は光吸収層３に対する電極として作用する。さら
に，これらの積層の組成及び厚さは同一である。従っ
て，光吸収層３の単位面積当たりのダミー素子２２及び
センサー素子２１の暗電流はほぼ等しい。また，電流─
電圧特性及び温度特性等の暗電流特性も等しい。従っ
て，単純な補正回路により精密な補正をすることができ
る。加えて，第二の構成では，ダミー素子２２一個の光
吸収層３の面積をセンサー素子２１の光吸収層３の面積
より小さくする。この構成により，ダミー素子２２の専
有面積を小さくすることができる。また，この構成にお
いて，並列接続されたダミー素子２２の光吸収層３の面
積の和を，センサー素子２１の光吸収層３の面積に等し
くすることができる。このとき並列接続されたダミー素
子２２の暗電流の和は，センサー素子２１の暗電流に等
しい。従って，補正回路がより簡単になる。

【００１８】

【発明の実施の形態】以下，本発明を，二次元赤外線撮
像装置に適用した実施形態例を参照して説明する。本実
施形態例の半導体撮像装置は，センサー素子及びダミー
素子が形成されたセンサー基板と，回路が形成された処
理回路基板とを有し，これら２枚の基板は後述するバン
プにより接続されて使用される。なお，処理回路基板に
は，ダミー素子の出力に基づいてセンサー素子の出力を
補正し，その補正されたセンサー素子の出力を外部に出
力する画素処理回路が含まれる。

【００１９】本実施形態例の半導体撮像装置のセンサー
基板上面には，図１を参照して，センサー素子２１及び
ダミー素子２２がマトリックス状に配列されている。セ
ンサー素子２１は，４８０行×６４０列のマトリックス
に配列される。そのマトリックスは上下に２分割されて
おり，上半分は２４０行×６４０列に配列されたセンサ
ー素子２１─１〜２１─２４０から構成され，下半分は
２４０行×６４０列に配列されたセンサー素子２１─２
４１〜２１─４８０から構成される。ダミー素子２２
は，センサー素子２１のマトリックスの上部（紙面の上
方部分）及び下部（紙面の下方部分）にそれぞれ，ダミ
ー素子２２─１〜２２─６４０から構成される４行×６
４０列のマトリックスとして配列される。なお，本実施
形態例のダミー素子２２は，センサー素子２１の１／４
の面積（光吸収層の面積比が１／４である。）を有す
る。

【００２０】次に素子構造を説明する。図２を参照し
て，絶縁性ＧａＡｓからなるセンサー基板１上面に，ｎ
型ＧａＡｓからなる下コンタクト層２が設けられてい
る。この下コンタクト層２は，ダミー素子２２の形成領
域とセンサー素子２１の形成領域との間に形成された分
離溝（図示せず）により絶縁分離されており，その両領
域に位置する下コンタクト層２はそれぞれ全ダミー素子
２２の共通電極及び全センサー素子２１の共通電極とし
て使用される。

【００２１】下コンタクト層２上に，島状の光吸収層３
及び上コンタクト層４がこの順で積層されている。光吸
収層３は，厚さ５０nmのＡｌＧａＡｓ障壁層と厚さ５nm
のＧａＡｓ井戸層とを交互に各５０層積層した多重量子
井戸構造を有する。この光吸収層３は，赤外光が入射す
ると多重量子井戸構造のサブバンド間遷移により電気伝
導を生じ，電気抵抗が変化する。即ち，光伝導型素子の
光感受性を有する抵抗層として機能する。このような多
重量子井戸構造の光吸収層の抵抗変化を利用する光伝導
型素子は，暗電流が大きく暗電流の補正が不可欠であ
る。しかし，光吸収層３はオーミック特性を有し，素子
２１，２２の暗電流は光吸収層３の面積に比例する。ま
た，本実施形態例では光吸収層３及び上下コンタクト層
２，４は，ダミー素子２２とセンサー素子２１とで同一
の半導体層により形成されている。このため，単位面積
当たりの暗電流はダミー素子２２とセンサー素子２１と
で等しい。従って，並列されるダミー素子２２の光吸収
層３の面積の和を一個のセンサー素子２１の光吸収層３
の面積と同じにすることで，ダミー素子２２の出力暗電
流とセンサー素子２１との暗電流を等しくすることがで
きる。即ち，この両素子の暗電流の差は素子の加工精度
で定まるから，両素子の暗電流は非常に精密に制御する
ことができる。

【００２２】上コンタクト層４は，ｎ型ＧａＡｓ層から
なり，センサー素子２１及びダミー素子２２の下コンタ
クト層２に対する他方の電極として使用される。

【００２３】センサー素子２１の上コンタクト層４上面
には，光結合器５が形成されている。この光結合器５
は，上コンタクト層４上面に形成された複数の溝とその
上に設けられたＴｉ／Ａｕ薄膜からなるミラー電極６と
から構成された回折格子からなり，基板１下面から入射
した赤外光を水平方向に散乱して光吸収層３に反射す
る。このため，光吸収層３に入射する赤外光の水平方向
の進行成分が増加して光吸収層３の光吸収を増加させる
ので，センサー素子２１の感度が高くなる。他方，光結
合器５が形成されていないダミー素子２２の光に対する
感度は低く，ダミー素子２２は光感受性を持たない素
子，即ち暗電流のみを発生する素子として機能する。な
お，より精密な基準となる暗電流を得るために，必要が
あればダミー素子２２の光入射面，即ちダミー素子２２
が形成された領域の基板１下面に遮光膜を設けることも
できる。

【００２４】上述したダミー素子２２及びセンサー素子
２１の構造は，光吸収層３及び上下コンタクト層２，４
の積層構造が上下対称である。このため，印加電圧の正
負反転に対して対称な電流─電圧特性を有する。従っ
て，ダミー素子２２にセンサー素子２１とは逆方向の電
圧を印加する通常の使用法においても，ダミー素子２２
とセンサー素子２１との暗電流を同じにすることができ
る。

【００２５】光結合器５が形成されたセンサー素子２１
の上面及び側面，及びダミー素子２２の上面及び側面
は，例えばＳｉＯＮからなる保護膜７で覆われ保護され
る。センサー素子２１及びダミー素子２２の上面の保護
膜７に開口が開設され，その開口底面にＡｕＧｅ／Ｎｉ
／Ａｕの３層からなるオーミック電極８が設けられる。
さらに，電極上にＩｎバンプ９が設けられる。

【００２６】他方，処理回路基板は，暗電流を補正する
回路及び画像処理回路を含む回路が形成されたＳｉ基板
から構成される。この処理回路基板表面には，センサー
基板上に形成されたセンサー素子２１及びダミー素子２
２の位置に対応してバンプが配設された入力接続端子５
１が形成されている。センサー基板は処理回路基板上
に，Ｉｎバンプ９とこの入力接続端子５１のバンプとが
互いに当接するように重ねで配置される。即ち，センサ
ー素子２１及びダミー素子２２はＩｎバンプ９を介して
処理回路基板の回路に接続される。

【００２７】次に，暗電流の補正手段について説明す
る。図３は本発明の実施形態例ブロック回路図であり，
暗電流の補正回路及び画像処理回路を表している。な
お，図５では，説明を簡明にするため，図１中のセンサ
ー素子２１のマトリックスの上半分の部分について，第
ｋ列目及び第ｋ＋１列目のダミー素子２２及び第ｋ列目
及び第ｋ＋１列目のセンサー素子２１の出力を処理する
回路を表している。

【００２８】以下，第ｋ列目の処理について説明する。
図３を参照して，第ｋ列目に属する４個のダミー素子２
２（図１中のダミー素子２２─ｋ）は並列に接続され，
その並列出力された４個のダミー素子２２の全暗電流が
参照電圧発生回路４１に入力される。参照電圧発生回路
４１は，入力暗電流に基づいてダミー素子２２の暗電流
に対応する電圧を発生し，第ｋ列目に属する全ての（マ
トリックスの上半分に属する部分についてである。）一
画素分の処理回路４０に基準電圧として供給する。

【００２９】一画素分の処理回路４０は，各センサー素
子２１毎に設けられ，一個のセンサー素子２１と，定電
流発生回路５２と，出力回路４３とを含んでいる。定電
流発生回路５２は，参照電圧発生回路４１の出力電圧を
基準電圧として参照することで，ダミー素子２２の暗電
流に応じた補正電流を発生する。出力回路４３は，定電
流発生回路５２が出力する補正電流をセンサー素子２１
の出力電流から差引き，差分を信号成分として出力す
る。

【００３０】上述した実施例では，４個のダミー素子２
２が並列に接続されている。このため，一個のダミー素
子が接続不良であっても，正常時の３／４の暗電流が出
力される。従って，撮像装置の画質の著しい劣化を招来
することが少ない。なお，並列接続されている４個のダ
ミー素子２２の暗電流の和は，必ずしもセンサー素子２
１の暗電流に等しくなくともよい。この場合は，参照電
圧発生回路４１及び定電流発生回路５２の変換特性を適
切に設計する必要がある。

【００３１】さらに，上述した実施例の動作を具体的な
回路図に基づいて説明する。図４は本発明の実施形態例
回路図であり，センサー基板上に形成された素子及び処
理回路基板上に形成された回路を表している。

【００３２】図１及び図３を参照して，ダミー素子２２
の共通電極として機能する下コンタクト層２（図２参
照）には正電位＋Ｖが印加され，他方，センサー素子２
１の共通電極として機能する下コンタクト層２（図２参
照）には負電位−Ｖが印加される。従って，ダミー素子
２２にはセンサー素子２１と逆方向の暗電流が流れる。

【００３３】ダミー素子２２の他方の電極はＩｎバンプ
（図２参照）を介して処理回路基板上に形成された配線
に接続される。第ｋ列目の属する４個のダミー素子２２
の出力暗電流はこの配線により並列に接続されて合流
し，参照電圧発生回路４１に入力される。参照電圧発生
回路４１は，ダミー素子２２の出力と直列に挿入された
ダイオード接続のトランジスタＴｒ６と，トランジスタ
Ｔｒ６をＯＮに制御するためのコンデンサＣ’とを含
む。トランジスタＴｒ６は，ダミー素子２２の抵抗と印
加電圧＋Ｖとにより定まる暗電流が流れる結果ゲートに
発生する電圧を暗電流補正の基準電圧として参照電圧線
４６に出力する。なお，この参照電圧線４６は第ｋ列目
のセンサー素子２１の出力を処理する複数の画素処理回
路４２に接続されている。

【００３４】センサー素子２１は，Ｉｎバンプ（図２参
照）を介して処理回路基板上に形成された画素処理回路
４２に入力される。画素処理回路は，図３中の一画素分
の処理回路４０からセンサー素子２１を除いた回路であ
り，各センサー素子２１毎に設けられる。

【００３５】センサー素子２１の出力は，パストランジ
スタＴｒ２を介して画素処理回路４２中の電荷蓄積用コ
ンデンサＣの一方の電極に接続される。なお，このコン
デンサＣの他方の電極は基板１に接地されている。さら
にこのパストランジスタＴｒ２とセンサー出力との接続
点には，電源電圧＋Ｖに一端が接続されたトランジスタ
Ｔｒ１が接続されており，トランジスタＴｒ１を介して
電源電圧＋Ｖから補正電流が供給される。従って，電荷
蓄積用コンデンサＣには，センサー素子２１の出力電流
と補正電流の差分，即ち光信号に相当する分の出力電流
が蓄積される。ここで，トランジスタＴｒ１はゲートが
参照電圧線４６に接続されており，トランジスタＴｒ６
とともにミラー回路を構成する。従って，トランジスタ
Ｔｒ１及びトランジスタＴｒ６を同一にすることで，コ
ンデンサＣに流入する補正電流を並列接続された４個の
ダミー素子２２の暗電流の和に等しくすることができ
る。勿論，必要ならば両トランジスタＴｒ１，６のゲー
ト幅を異なるものとすることもできる。このとき，４個
のダミー素子２２の暗電流の和とセンサー素子２１の暗
電流との比を異なるものとすることができる。なお，パ
ストランジスタＴｒ２のゲートは蓄積時間信号線４９に
接続されており，蓄積時間信号線４９に正パルスが印加
された期間のみトランジスタＴｒ２が導通して電荷蓄積
用コンデンサＣに電荷が蓄積される。

【００３６】画素処理回路４２は，電荷が蓄積された蓄
積コンデンサＣの電圧を出力信号線４７を介して水平シ
フトレジスタ４５に出力する出力回路４３を含む。出力
信号線４７は，各列毎に設けられた列方向に延在する配
線からなり，第ｋ列目の出力信号線４７の終端は並列／
直列変換レジスタからなる水平シフトレジスタ４５の第
ｋ番目のビットに接続される。出力回路４３は，直列接
続された２個のトランジスタＴｒ４，５とパストランジ
スタＴｒ３とを含む。トランジスタＴｒ４の一端は電源
＋Ｖに接続され，トランジスタＴｒ５の一端は出力信号
線４７に接続される。トランジスタＴｒ３の一端は，蓄
積コンデンサＣのトランジスタＴｒ２が接続されている
電極に接続され，他端はトランジスタＴｒ４のゲートに
接続される。このトランジスタＴｒ３は，トランジスタ
Ｔｒ４と共にサンプルホールド回路を構成しており，ト
ランジスタＴｒ３のゲートに接続するホールド信号線４
８に印加されるホールド信号に同期して蓄積コンデンサ
Ｃの電位を保持する。この保持された電位は，垂直シフ
トレジスタ４４により選択された列選択線５０にゲート
が接続するトランジスタＴｒ５を介して，出力信号線４
７に出力される。

【００３７】画素処理回路４２は，蓄積時間信号線４９
にパルスが印加されている期間中蓄積コンデンサＣに暗
電流分が補正されたセンサー素子２１の出力電流を蓄積
し，この蓄積コンデンサＣの電位をホールド信号線４８
に印加されたパルスに同期して出力回路４３でサンプル
ホールドするとともに，垂直シフトレジスタ４４が選択
する順序に従ってホールドした蓄積コンデンサＣの電位
を水平シフトレジスタ４５に出力する。

【００３８】本実施形態例の半導体撮像装置は，センサ
ー素子の１／ｎの面積のダミー素子をｎ個形成し，これ
を並列に接続するのみで，従来と同様の製造方法により
製造することができるので，特別な製造工程を必要とせ
ず従来の製造装置，工程をそのまま踏襲することができ
る。

【００３９】

【発明の効果】本発明によれば，一部のダミー素子が接
続不良であっても補正の基準となるダミー素子の出力暗
電流が低下する率が小さいので，暗電流の補正が不能に
なるという事態を回避することができ，画質の劣化及び
製造歩留りの低下を防止することができる。従って，半
導体撮像装置の性能向上に寄与するところが大きい。

【図面の簡単な説明】

【図１】 本発明の実施形態例平面図

【図２】 本発明の実施形態例断面図

【図３】 本発明の実施形態例ブロック回路図

【図４】 本発明の実施形態例回路図

【図５】 従来例平面図

【図６】 従来例ブロック回路図

【符号の説明】

１ 基板 ２ 下コンタクト層 ３ 光吸収層 ４ 上コンタクト層 ５ 光結合器 ６ ミラー電極 ７ 保護膜 ８ オーミック電極 ９ バンプ ２１，２１−１〜２１−４８０ センサー素子 ２２，２２−１〜２２−６４０ ダミー素子 ４０ 一画素分の処理回路 ４１ 参照電圧発生回路 ４２ 画素処理回路 ４３ 出力回路 ４４ 垂直シフトレジスタ ４５ 水平シフトレジスタ ４６ 参照電圧線 ４８ ホールド信号線 ４９ 蓄積時間信号線 ５０ 列選択線 ５１ 接続端子 ５２ 定電流発生回路 Ｃ，Ｃ’ コンデンサ Ｔｒ１〜Ｔｒ６ トランジスタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入射光に応じた信号電流を出力するセン
   サー素子と，暗電流を出力するダミー素子と，並列接続
   された複数の該ダミー素子の出力に基づいて，該信号電
   流に重畳する該センサー素子の暗電流を補正する手段と
   を有することを特徴とする半導体撮像装置。
2. 【請求項２】 請求項１記載の半導体撮像装置におい
   て，該ダミー素子及び該センサー素子は，上コンタクト
   層及び下コンタクト層により上下を挟まれた光吸収層を
   有し，該ダミー素子の該光吸収層，該上コンタクト層及
   び該下コンタクト層は，それぞれ該センサー素子の該光
   吸収層，該上コンタクト層及び該下コンタクト層と同一
   の組成及び厚さを有し，該ダミー素子の該光吸収層の面
   積は，該センサー素子の該光吸収層の面積より小さいこ
   とを特徴とする半導体撮像装置。