JP2013118595A - 固体撮像装置 - Google Patents

Abstract

【課題】白リセットを行うことで、リニアログ特性の変曲点の画素毎のバラツキを特定し、そのバラツキが除去された画素信号を得る。
【解決手段】画像信号処理部１２１は、変曲点よりも高輝度の所定照度の被写体を露光したときの各通常画素信号Ｄ１のバラツキと各白リセット信号のバラツキとを等しくするための所定の乗算係数を各白リセット信号に乗じ、得られた各白リセット信号Ｄ２を各通常画素信号Ｄ１から減じることで各通常画素信号Ｄ１を補正し、得られた画素信号を最終的に出力画素信号Ｄ３として外部装置に出力する。
【選択図】図１

Description

本発明は、変曲点を境に低輝度側がリニア特性、高輝度側がログ特性のリニアログ特性を持つ固体撮像装置に関するものである。

近年、ダイナミックレンジの拡大を図るために露光期間において転送ゲートを中間電位で駆動させ、低輝度側がリニア特性、高輝度側がログ特性のリニアログ特性を持つＣＭＯＳセンサが知られている（例えば、特許文献１）。

リニアログ特性を持つＣＭＯＳセンサでは変曲点が露光時間や温度条件によって変動することが知られている。そこで、特許文献２では、黒レベルを検出するための遮光画素に対して電荷を注入して白リセットを行った後、転送トランジスタに中間電圧を印加して遮光画素に蓄積された電荷をリークさせ、所定のリーク期間が経過したときに遮光画素に残存する電荷を読み出すことでリニアログ特性の変曲点を特定する技術が開示されている。

特開２００６−５０５４４号公報 特開２００６−１４０６６６号公報

ところで、リニアログ特性の変曲点は画素毎にバラツキを持つことが知られている。特許文献２では、白リセットを行う画素は遮光画素に限定されているため、画素毎の変曲点のバラツキを特定することができないという課題を有している。また、特許文献２では、リーク期間が通常の撮像動作時における露光期間と同じ長さに設定されているため、リーク期間において通常の被写体を露光することができないという問題がある。

本発明の目的は、白リセットを行うことで、リニアログ特性の変曲点の画素毎のバラツキを特定し、そのバラツキが除去された画素信号を得ることができる固体撮像装置を提供することである。

（１）本発明による固体撮像装置は、変曲点を境に低輝度側がリニア特性、高輝度側がログ特性であるリニアログ特性を持つ固体撮像装置であって、受光素子及び前記受光素子で蓄積された電荷を転送する転送ゲートを含み、露光期間において前記受光素子に蓄積された電荷に応じた画素信号を通常画素信号として出力する画素を複数備える撮像素子と、前記通常画素信号の出力後、前記受光素子に電荷を注入して前記受光素子の電荷の蓄積量を満杯にする白リセットを実行する第１処理と、前記第１処理の終了後、前記転送ゲートを中間電位で駆動し、所定の待機時間が経過した後、前記受光素子に蓄積された電荷に応じた画素信号を白リセット信号として出力する第２処理とを各画素に実行させる撮像素子制御部と、前記変曲点よりも高輝度の所定照度の被写体を露光したときの各通常画素信号のバラツキと各白リセット信号のバラツキとを等しくするための所定の乗算係数を各白リセット信号に乗じ、得られた各白リセット信号を各通常画素信号から減じることで各通常画素信号を補正する画像信号処理部とを備える。

この構成によれば、通常画素信号の読み出し後、受光素子に電荷を注入し、待機時間が経過した後、白リセット信号が読み出されている。そして、読み出された白リセット信号に乗算係数が乗じられ、得られた白リセット信号が通常画素信号から減じられ、出力画素信号が生成されている。そのため、各画素の変曲点のバラツキが除去された出力画素信号を得ることができる。

また、本構成では、全画素から白リセット信号が読み出され、読み出された白リセット信号を用いて対応する通常画素信号が補正されているため、通常画素信号に含まれる変曲点のバラツキを確実に除去することができる。

また、本構成では、ログ領域の所定照度の光を各画素に入射させたときに得られる通常画素信号のバラツキと、白リセット信号のバラツキとを同一にするための乗算係数が白リセット信号に乗じられ、得られた白リセット信号を用いて通常画素信号が補正されている。そのため、白リセット信号が通常画素信号の変曲点を表すことになり、通常画素信号から白リセット信号を減じることで、確実に変曲点のバラツキを除去することができる。

（２）前記撮像素子制御部は、前記第１、第２処理を全画素に実行させることが好ましい。

この構成によれば、第１、第２処理が全画素に行われ、全画素の白リセット信号が得られるため、全画素が個別に持つ変曲点のバラツキを除去することができる。

（３）前記待機時間は、現フレームの通常画素信号の出力が終了してから次フレームの露光期間が開始されるまでの期間に設定されることが好ましい。

この構成によれば、待機時間は白リセットが終了してから次フレームの露光が開始されるまでの期間よりも短く設定されているため、通常画素信号を得るための露光期間を犠牲にすることなくフレーム毎に変動する変曲点のバラツキが確実に除去された通常画素信号を得ることができる。

（４）前記画像信号処理部は、前記乗算係数を各白リセット信号に乗じる乗算器を含むことが好ましい。

この構成によれば、乗算器を用いて乗算係数が白リセット信号の乗じられるため、乗算処理を高速に行うことができる。

（５）前記画像信号処理部は、所定の撮像条件が変化した場合に前記乗算係数を再設定することが好ましい。

この構成によれば、撮像条件に応じて適切な乗算係数を算出し、変曲点のバラツキをより精度良く除去することができる。

（６）前記撮像素子及び前記画像信号処理部は、１本のチャネルを介して接続され、前記撮像素子は、前記通常画素信号と前記白リセット信号とを前記チャネルを介してシリアルに出力することが好ましい。

この構成によれば、通常画素信号と白リセット信号とは１本のチャネルを介してシリアルに出力されることになる。

（７）前記撮像素子及び前記画像信号処理部は、前記白リセット信号を出力する第１チャネルと、前記通常画素信号を出力する第２チャネルとを介して接続され、前記撮像素子は、前記通常画素信号と前記白リセット信号とを前記第１、第２チャネルを介して同一タイミングでパラレルに出力することが好ましい。

この構成によれば、２本のチャネルを用いて通常画素信号と白リセット信号とをパラレルに出力することができ、画素信号の出力時間の短縮を図ることができる。

（８）前記画素は、複数行×複数列で配列され、前記撮像素子は、同一行の通常画素信号と白リセット信号とを同一タイミングで出力することが好ましい。

この構成によれば、２本のチャネルを用いて同一画素の通常画素信号と白リセット信号とを同時に出力することができる。

（９）前記画素は、複数行×複数列で配列され、前記撮像素子は、異なる行の通常画素信号と白リセット信号と同一タイミングで出力することが好ましい。

この構成によれば、行が異なる通常画素信号と白リセット信号とを同時に出力することができるため、待機時間を１水平期間以上確保することができ、受光素子からリークする電荷量が増大し、白リセット信号を変曲点のレベルに近づけることができる。

（１０）前記撮像素子及び前記画像信号処理部は、１チップ化された集積回路により構成されていることが好ましい。

この構成によれば、固体撮像装置の小型化を図ることができる。

（１１）前記画像信号処理部は、前記所定照度の被写体を露光したときの各通常画素信号と各白リセット信号との相関を示す近似直線の傾きを１にする値を前記乗算係数として算出することが好ましい。

この構成によれば、通常画素信号のバラツキと白リセット信号のバラツキとを同一にすることができる。

本発明によれば、通常画素信号の読み出し後、受光素子に電荷を注入し、待機時間が経過した後、白リセット信号が読み出されている。そして、読み出された白リセット信号に乗算係数が乗じられ、得られた白リセット信号が通常画素信号から減じられ、出力画素信号が生成されている。そのため、各画素の変曲点のバラツキが除去された出力画素信号を得ることができる。

本発明の実施の形態１による固体撮像装置の全体構成を示すブロック図である。 図１に示す撮像素子の詳細な構成を示すブロック図である。 画素アレイ部を構成する画素の回路図である。 図３に示す画素のタイミングチャートである。 図４の時刻ｔ４における画素のポテンシャル図である。 図４の時刻ｔ５における画素のポテンシャル図である。 通常画素信号の光電変換特性と、白リセット信号及び待機時間の関係とを示したグラフである。 ログ領域に属する所定照度の光を複数の画素に入射させたときの各画素における通常画素信号と白リセット信号との相関関係を示したグラフである。 図２に示す固体撮像装置のカラムＡＤＣアレイ部が通常画素信号及び白リセット信号を読み出す際のタイミングチャートである。 画像信号処理部の詳細な構成を示すブロック図である。 本発明の実施の形態２による固体撮像装置の全体構成を示すブロック図である。 図１１の撮像素子の構成を示すブロック図である。 図１２に示す固体撮像装置のカラムＡＤＣアレイ部が通常画素信号及び白リセット信号を読み出す際のタイミングチャートである。 本発明の実施の形態３による固体撮像装置の全体構成を示すブロック図である。 図１４の撮像素子の構成を示すブロック図である。 図１５に示す固体撮像装置の２つのカラムＡＤＣアレイ部が通常画素信号及び白リセット信号を読み出す際のタイミングチャートである。 画像信号処理部の変形例を示したブロック図である。

（実施の形態１）
図１は、本発明の実施の形態１による固体撮像装置の全体構成を示すブロック図である。図１に示す固体撮像装置は、リニア特性とログ特性とが変曲点で切り替わるリニアログ特性の光電変換特性を持つ固体撮像装置である。具体的には、本実施の形態による固体撮像装置は、変曲点より低輝度側がリニア特性を持ち、高輝度側がログ特性を持つリニアログ特性の光電変換特性を持つ固体撮像装置である。

固体撮像装置は、撮像素子１１０及び画像処理部１２０を備えている。撮像素子１１０及び画像処理部１２０は１つのＩＣチップ内に構成されていても良いし、別のＩＣチップとして構成されても良い。

画像処理部１２０は、画像信号処理部１２１及び撮像素子制御部１２２を備えている。撮像素子制御部１２２は、ＳＹＳＣＬＫとレジスタ制御信号とを撮像素子１１０に出力し、撮像素子１１０を制御する。ＳＹＳＣＬＫは例えば図略の発振回路により生成される所定の周波数（例えば５４ＭＨｚ）を持つクロック信号である。レジスタ制御信号は、図２に示すタイミング制御部２２が備えている各種のレジスタにデータを書き込むための信号である。

撮像素子１１０は、１本のチャネルＣＨ１を介して画像信号処理部１２１と接続され、チャネルＣＨ１を介して通常画素信号Ｄ１と白リセット信号Ｄ２とを画像信号処理部１２１に出力する。ここで、通常画素信号Ｄ１は、露光期間において受光素子に蓄積された電荷に応じた画素信号を示す。また、白リセット信号Ｄ２は、受光素子に電荷を注入して受光素子の電荷の蓄積量を満杯にする白リセットを実行し、所定の待機時間が経過した後、受光素子に蓄積された電荷に応じた画素信号を示す。

画像信号処理部１２１は、変曲点よりも高輝度の所定照度の被写体を露光したときの各通常画素信号Ｄ１のバラツキと各白リセット信号のバラツキとを等しくするための所定の乗算係数を各白リセット信号に乗じ、得られた各白リセット信号Ｄ２を各通常画素信号Ｄ１から減じることで各通常画素信号Ｄ１を補正し、得られた画素信号を最終的に出力画素信号Ｄ３として外部装置に出力する。ここで、外部装置としては、例えば、液晶パネルや有機ＥＬパネル等の表示装置や、出力画素信号Ｄ３を保持するメモリ等が該当する。

撮像素子制御部１２２は、各画素に第１、第２処理を実行させる。第１処理は、通常画素信号Ｄ１の出力後、受光素子に電荷を注入して受光素子の電荷の蓄積量を満杯にする白リセットを実行する処理である。第２処理は、第１処理の終了後、転送ゲートを中間電位で駆動し、所定の待機時間が経過した後、受光素子に蓄積された電荷に応じた画素信号を白リセット信号Ｄ２として出力する処理である。

図２は、図１に示す撮像素子１１０の詳細な構成を示すブロック図である。撮像素子１１０は、画素アレイ部２１、タイミング制御部２２、ローデコーダ２３、カラムＡＤＣアレイ部２４、カラムデコーダ２５、センスアンプ２６、ＬＶＤＳシリアライザ２７、出力端子２８、ランプ波生成回路２９、及び入力端子２１０，２１１を備えている。

画素アレイ部２１は、Ｍ（正の整数）行×Ｎ（正の整数）列でマトリックス状に配列され、受光素子を含む複数の画素により構成されている。

各画素は、撮像素子制御部１２２の制御の下、第１、第２処理を実行して白リセット信号Ｄ２を出力し、かつ、被写体を露光して通常画素信号Ｄ１を出力する。

また、各画素は、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれかの原色カラーフィルタを備えた、Ｒ，Ｇ，Ｂの画素により構成されている。そして、Ｒ，Ｇ，Ｂの画素は、例えばベイヤー配列等の所定の配列パターンにしたがって配列されている。

なお、原色カラーフィルタに代えて、例えば、シアン（Ｃ）、イエロー（Ｙ）、マゼンタ（Ｍ）の補色カラーフィルタを採用してもよい。この場合、Ｃ、Ｙ、Ｍの画素を例えばベイヤー配列等の配列パターンにしたがって配列させればよい。

補色カラーフィルタは、一般的に原色カラーフィルタに比べて感度が高い。そのため、感度を優先する場合は、補色カラーフィルタを採用すればよい。但し、補色カラーフィルタを採用した場合、Ｃ、Ｙ、Ｍの画像信号をＲ、Ｇ、Ｂの画像信号に変換する色変換処理が必要になることもあるため、処理コストの低下を図るという観点からは、原色カラーフィルタを採用することが好ましい。

タイミング制御部２２は、ＰＬＬ、タイミングジェネレータ（ＴＧ）、及びレジスタを備え、ローデコーダ２３、カラムＡＤＣアレイ部２４、及びカラムデコーダ２５を制御する。ＰＬＬは、必要に応じてＳＹＳＣＬＫを逓倍（例えば２逓倍）してＴＧに供給する。ＴＧはＰＬＬから供給された信号にしたがって、水平同期信号及び垂直同期信号等のタイミング信号を生成し、ローデコーダ２３、カラムＡＤＣアレイ部２４、及びカラムデコーダ２５に供給し、これらの動作を同期させる。

レジスタは、例えばローデコーダ２３が各画素に出力する各種の画素制御信号の波形を規定するための波形データを保持している。ここで、レジスタが保持する波形データは、撮像素子制御部１２２から出力されるレジスタ制御信号によって書き込まれている。したがって、各画素は、撮像素子制御部１２２によりタイミング制御部２２及びローデコーダ２３を介して制御される。

ローデコーダ２３は、例えば、垂直走査回路と、ドライバ回路とを備えている。垂直走査回路は、例えば、シフトレジスタにより構成され、タイミングジェネレータから出力される垂直同期信号をトリガーとして、画素アレイ部２１の各行をサイクリックに選択し、画素アレイ部２１を垂直走査する。ここで、ローデコーダ２３は、画素アレイ部２１を上側から下側に向けて１行ずつ、順次に選択してもよいし、画素アレイ部２１を下側から上側に向けて１行ずつ、順次に選択してもよい。

ドライバ回路は、タイミング制御部２２のレジスタに書き込まれた波形データにしたがって画素制御信号を生成し、各画素に供給することで各画素を駆動させる。

カラムＡＤＣアレイ部２４は、画素アレイ部２１の各列に対応するＮ個のカラムＡＤＣ２４ｘを備えている。カラムＡＤＣ２４ｘは、画素アレイ部２１の各列に対応する垂直信号線Ｌ＿１を介して各列の画素と接続され、垂直走査回路により選択された行の画素から画素信号を読み出す。

各画素は、１水平期間において、ノイズ成分のみからなる画素信号と、ノイズ成分にシグナル成分が加算された画素信号とを出力する。ここで、ノイズ成分のみからなる画素信号をノイズ成分信号と記述し、ノイズ成分にシグナル成分が加算された画素信号をノイズ・シグナル成分信号と記述する。

カラムＡＤＣ２４ｘは、相関二重サンプリング回路及びＡＤ変換回路を含む。相関二重サンプリング回路は、画素から出力されたノイズ成分信号及びノイズ・シグナル成分信号に対して相関二重サンプリング処理を行う。これにより、ノイズ・シグナル成分信号とノイズ成分信号との差分が求められ、ノイズ・シグナル成分信号に含まれるノイズ成分が除去され、シグナル成分のみから構成される画素信号であるシグナル成分信号が生成される。

ＡＤ変換回路は、相関二重サンプリング回路により生成されたシグナル成分信号をＡＤ変換（アナログデジタル変換）して保持する。具体的には、ＡＤ変換回路は、相関二重サンプリング回路からシグナル成分信号が入力されると、ランプ波生成回路２９から出力されるランプ信号のレベルがシグナル成分信号のレベルを超えるまでの時間をカウントし、アナログのシグナル成分信号をＡＤ変換する。本実施の形態では、シグナル成分信号は、例えば１４ビットのデジタルデータに変換される。

カラムデコーダ２５は、例えばシフトレジスタにより構成され、タイミング制御部２２から出力される水平同期信号に同期した列選択信号を出力することで、１水平期間において、各列のカラムＡＤＣ２４ｘをサイクリックに選択し、カラムＡＤＣアレイ部２４を水平走査し、各列のカラムＡＤＣ２４ｘが保持するデジタルの画素信号をセンスアンプ２６に順次に出力させる。

センスアンプ２６は、カラムＡＤＣアレイ部２４から水平信号線Ｌ＿２を介して出力されるデジタルの画素信号を増幅し、ＬＶＤＳシリアライザ２７１に出力する。本実施の形態では、カラムＡＤＣ２４ｘは、１４ビットのデジタルの画素信号を生成し、各ビットの信号の位相を１８０度ずらし、位相が１８０度ずらされた信号と、位相がずらされていない信号とからなる合計２８個の信号をセンスアンプ２６に出力する。

よって、カラムＡＤＣアレイ部２４とセンスアンプ２６とを接続する水平信号線Ｌ＿２は、合計２８本となる。そして、センスアンプ２６は、２８本の水平信号線Ｌ＿２を流れる信号をそれぞれ増幅して、各信号の波形を成形してＬＶＤＳシリアライザ２７に出力する。

ＬＶＤＳシリアライザ２７は、ＬＶＤＳ（Low Voltage differential singalings）規格に準拠したシリアライザであり、センスアンプ２６から２８本の水平信号線Ｌ＿２を介してパラレルで出力される信号を差動増幅して１４ビットの信号とし、シリアルに変換して出力端子２８に出力する。

出力端子２８は、ＬＶＤＳシリアライザ２７からの画素信号をチャネルＣＨ１を介して画像信号処理部１２１に出力する。

ランプ波生成回路２９は、一定の傾きを持って直線状に変化するランプ信号を生成して、各カラムＡＤＣ２４ｘに出力する。入力端子２１０は、撮像素子制御部１２２から供給されるＳＹＳＣＬＫが入力され、タイミング制御部２２に出力する。入力端子２１１は、撮像素子制御部１２２から供給されるレジスタ制御信号が入力され、タイミング制御部２２に出力する。

図３は、画素アレイ部２１を構成する画素の回路図である。図３に示す画素は、受光素子（以下、“ＰＤ”と記述する。）、転送トランジスタＴＸ（以下、“ＴＸ”と記述する。転送ゲートの一例）、リセットトランジスタＲＳＴ（以下、“ＲＳＴ”と記述する。）、増幅トランジスタＳＦ（以下、“ＳＦ”と記述する。）、行選択トランジスタＳＥＬ（以下、“ＳＥＬ”と記述する。）、及び浮遊拡散層ＦＤ（以下、“ＦＤ”と記述する。ＦＤ：Floating Diffusion）を備えている。

ＰＤは埋込型のフォトダイオードにより構成され、リセット時において、ＲＳＴ及びＴＸがオンされ、アノードに負の駆動電圧ＰＶＳＳ（以下、“ＰＶＳＳ”と記述する）が印加されている。

ＴＸは、例えばｎＭＯＳ（negative channel Metal Oxide Semiconductor）により構成され、ＰＤにより蓄積された電荷をＦＤに転送する。ＴＸのゲートには、ＴＸをオン、オフするための転送制御信号φＴＸ（画素制御信号の一例、以下、“φＴＸ”と記述する。）が入力される。ＴＸのドレインは、ＦＤを介してＲＳＴに接続されている。φＴＸがローレベル（以下、“Ｌｏ”と記述する。）になるとＴＸのゲートが閉じてＴＸがオフし、φＴＸがハイレベル（以下、“Ｈｉ”と記述する。）になると、ＴＸのゲートが開いてＴＸがオンする。なお、φＴＸは、ローデコーダ２３から出力される。

ＦＤは、ＰＤから転送された電荷を蓄積する。これにより、ＦＤには電荷に応じた電圧が現れる。

ＲＳＴは、例えばｎＭＯＳにより構成され、ＦＤをリセットし、ＦＤに蓄積された電荷をＦＤの外部に排出する。ＲＳＴのゲートには、ＲＳＴをオン、オフするためのリセット信号φＲＳＴ（画素制御信号の一例、以下、“φＲＳＴ”と記述する。）が入力され、ドレインにはＰＤに電荷を注入するための電荷注入信号φＲＤ（画素制御信号の一例、以下、“φＲＤ”と記述する。）が入力されている。従来の画素回路では、ＰＤのドレインには、固定電圧である正の駆動電圧ＰＶＤＤ（以下、“ＰＶＤＤ”と記述する。）が入力されていたが、図３では、ＰＶＤＤではなくＨｉ又はＬｏのレベルをとるφＲＤが入力されている。そして、ＲＳＴは、φＲＳＴ＝Ｈｉになると、オンしてＦＤをリセットし、φＲＳＴ＝Ｌｏになるとオフする。

なお、ＰＶＤＤ、ＰＶＳＳは図略の電圧源から出力され、φＲＤ、φＲＳＴは、ローデコーダ２３から出力される。

ＳＦは、例えばｎＭＯＳにより構成され、ゲートがＦＤを介してＴＸ及びＲＳＴに接続され、ドレインにＰＶＤＤが入力され、ソースがＳＥＬに接続されている。そして、ＳＦはＦＤに現れる電圧を電流増幅してＳＥＬに出力する。

ＳＥＬは、例えばｎＭＯＳにより構成され、ゲートに行選択信号φＶＳＥＮ（画素制御信号の一例、以下、“φＶＳＥＮ”と記述する。）が入力され、ドレインがＳＦに接続され、ソースが垂直信号線Ｌ＿１を介して対応する列のカラムＡＤＣ２４ｘに接続されている。そして、ＳＥＬは、ＳＦにより電流増幅された電圧を画素信号として、垂直信号線Ｌ＿１を介して対応する列のカラムＡＤＣ２４ｘに出力する。ここで、φＶＳＥＮはローデコーダ２３から出力される。

図４は、図３に示す画素のタイミングチャートである。時刻ｔ０は、前フレームの露光期間の終了間際のある時刻を示し、被写体の照度に応じた信号電荷がＰＤに蓄積されている。露光期間では、ＰＤの電位が蓄積される電荷量に応じて減少している。また、露光期間では、φＲＤ＝Ｈｉ、φＲＳＴ＝Ｈｉ、φＴＸ＝Ｍｉｄ（中間電位）とされ、ＦＤが常時リセットされている。φＴＸ＝Ｍｉｄとすることでリニアログ特性が実現される。つまり、φＴＸ＝Ｍｉｄとすると、ＴＸのゲートが半開状態になる。

そのため、低輝度の被写体を露光した場合、ＰＤに蓄積された電荷はＴＸのポテンシャル障壁ＥＳ（図６参照）を越えることができないため、リニア特性を持つことになる。一方、高輝度の被写体を露光した場合、ＰＤに蓄積された電荷の一部は、ＴＸのポテンシャル障壁ＥＳを越えてＦＤに漏れ出ることができる。したがって、ＰＤはＦＤに電荷を流しつつ、電荷を蓄積するため、ＰＤに蓄積される電荷はログ特性を持つことになる。これにより、低輝度がリニア特性を持ち、高輝度側がログ特性を持つリニアログ特性が実現される。なお、露光期間では、φＲＳＴ＝ＨｉであるためＦＤは常時リセットされ、ＰＤからＴＸを介してＦＤに漏れ出た電荷は画素回路の外部に排出される。

ＭｉｄによってＴＸのポテンシャル障壁ＥＳが決定されるため、Ｍｉｄは変曲点のレベルを決定する。したがって、理想的にはＭｉｄの値を全画素同一にすると変曲点のレベルは全画素同一になるはずである。

しかしながら、実際には回路素子の固体バラツキのため、全画素に印加するＭｉｄを同一にしても、ＴＸのポテンシャル障壁ＥＳは画素毎にバラツキを持つ結果、変曲点にバラツキが発生してしまう。このバラツキを除去することが本実施の形態の目的である。

時刻ｔ１では、φＲＤ＝Ｈｉを維持した状態で、φＲＳＴ＝Ｌｏ、φＴＸ＝Ｌｏにされる。これにより、ＦＤのリセットが終了し、ＦＤの電位がリセットレベルからノイズレベルＶ＿ｎ１に低下する。そして、φＶＳＥＮ＝Ｈｉにされ、ノイズレベルＶ＿ｎ１の電位を持つノイズ成分信号が垂直信号線Ｌ＿１を介してカラムＡＤＣ２４ｘに出力される。これにより、通常画素信号Ｄ１のノイズ成分信号が読み出される。

時刻ｔ２では、φＴＸ＝Ｈｉにされ、ＴＸのゲートが全開し、ＰＤに蓄積された電荷がＴＸを介してＦＤに転送される。これにより、ＦＤの電位は、ＰＤに蓄積された電荷に応じてシグナルレベルＶ＿ｓ１まで低下する。

時刻ｔ３では、φＴＸがＬｏに戻され、φＶＳＥＮ＝Ｈｉにされ、シグナルレベルＶ＿ｓ１のノイズ・シグナル成分信号が垂直信号線Ｌ＿１を介してカラムＡＤＣ２４ｘに出力される。これにより、通常画素信号Ｄ１のノイズ・シグナル成分信号が読み出される。

ノイズ・シグナル成分信号を読み出したカラムＡＤＣ２４ｘは、相関二重サンプリング（ＣＤＳ：correlated double sampling）を実行し、時刻ｔ１で読み出したノイズ成分信号と時刻ｔ３で読み出したノイズ・シグナル成分信号との差分を求め、ノイズ・シグナル成分信号に含まれるノイズ成分を相殺し、シグナル成分信号を求める。そして、カラムＡＤＣ２４ｘは、求めたシグナル成分信号に対してＡＤ変換を行う。これにより、通常画素信号Ｄ１が得られる。以上の時刻ｔ１〜ｔ３に示す期間が、通常画素信号Ｄ１の読出期間となる。

時刻ｔ４〜ｔ８に示す期間が白リセット信号Ｄ２の読出期間である。時刻ｔ４では、φＲＤ＝Ｌｏ、φＲＳＴ＝Ｈｉ、φＴＸ＝Ｈｉにされ、ＬｏのφＲＤがＴＸ、ＲＳＴを介してＰＤのカソードに印加され、ＲＳＴからＦＤを介してＰＤに電荷が注入される。これにより、ＰＤの電荷の蓄積量が満杯にされ、ＰＤが白リセットされる。普通、リセットと言えばＰＤの電荷を空にすることである。以下、この通常のリセットを“黒リセット”と呼ぶ。時刻ｔ４では、ＰＤの電荷を満杯にしてＰＤをリセットしているので、黒リセットとの対比を図るために、本明細書では、時刻ｔ４でのリセットを“白リセット”と呼ぶ。

図５は、図４の時刻ｔ４における画素のポテンシャル図である。図５に示すように、φＴＸ＝Ｈｉ、φＲＳＴ＝ＨｉによりＴＸ、ＲＳＴがオンすることで、ＰＤに電荷が注入され、ＰＤ及びＦＤが蓄積する電荷の量が満杯になっていることが分かる。

図４の時刻ｔ５では、φＲＤがＨｉに戻され、φＴＸ＝Ｍｉｄにされる。これにより、白リセットによりＰＤに蓄積された電荷のうちＴＸのゲートのポテンシャル障壁ＥＳを越える電荷がＴＸを介してＦＤに漸次に流れ、ＰＤの電位が漸次に増大している。この時刻ｔ５に示されるφＴＸ＝Ｍｉｄの期間を待機時間ＴＡと呼ぶ。

図６は、図４の時刻ｔ５における画素のポテンシャル図である。時刻ｔ５では、φＴＸ＝Ｍｉｄとされているため、ＰＤに蓄積された電荷のうちＴＸのポテンシャル障壁ＥＳを超える電荷が漸次にＦＤに流れていることが分かる。なお、待機時間ＴＡにおいて、φＲＳＴ＝ＨｉであるためＦＤはＲＳＴによりリセットされ、ＦＤに流れ出た電荷は画素の外部に排出される。

待機時間ＴＡを無限にすると、ポテンシャル障壁ＥＳを超える電荷が全てＦＤを介して外部に排出されるため、待機時間ＴＡの終了時にＰＤに残存する電荷は変曲点のレベルを示すことになる。そのため、待機時間ＴＡを無限にすると、ＰＤに残存する電荷量から変曲点のレベルを正確に求めることができる。

しかしながら、待機時間ＴＡを無限にしなくてもある一定時間確保すれば、待機時間ＴＡの終了時にＰＤに残存する電荷は、ＴＸのポテンシャル障壁ＥＳに応じた値を持つことになる。したがって、待機時間ＴＡを一定時間確保することで、各画素のポテンシャル障壁ＥＳ、つまり変曲点を特定することができる。

図４の時刻ｔ６、ｔ７、ｔ８は時刻ｔ１、ｔ２、ｔ３とそれぞれ同じであり、白リセット信号Ｄ２におけるノイズ成分信号及びノイズ・シグナル成分信号の読み出しが行われている。具体的には、時刻ｔ６では、φＲＳＴ＝Ｌｏ、φＴＸ＝Ｌｏにされ、ＦＤの電位がリセットレベルからノイズレベルＶ＿ｎ２まで低下する。そして、φＶＳＥＮ＝Ｈｉにされ、ノイズレベルＶ＿ｎ２を持つノイズ成分信号がカラムＡＤＣ２４ｘに出力される。なお、ノイズレベルＶ＿ｎ１、Ｖ＿ｎ２がリセットレベルから低下するのは、ＦＤ及びＲＳＴ間の寄生容量及びＦＤのｋＴＣノイズ等に起因する。また、ノイズレベルＶ＿ｎ１、Ｖ＿ｎ２は画素毎にバラツキを持ち、経時的にも変化するため、ノイズレベルＶ＿ｎ１、Ｖｎ２は異なることもある。

時刻ｔ７では、φＴＸ＝Ｈｉにされ、待機時間ＴＡの終了時にＰＤに残存する電荷がＴＸを介してＦＤに転送される。これにより、転送された電荷に応じてＦＤの電位がノイズレベルＶ＿ｎ２からシグナルレベルＶ＿ｓ２まで低下する。

時刻ｔ８では、φＴＸがＬｏに戻され、φＶＳＥＮ＝Ｈｉにされ、シグナルレベルＶ＿ｓ２のノイズ・シグナル成分信号が垂直信号線Ｌ＿１を介してカラムＡＤＣ２４ｘに出力される。カラムＡＤＣ２４ｘは、相関二重サンプリングを実行し、時刻ｔ６で読み出したノイズ成分信号と時刻ｔ８で読み出したノイズ・シグナル成分信号との差分を求め、ノイズ・シグナル成分信号に含まれるノイズ成分を相殺し、シグナル成分信号を求める。そして、カラムＡＤＣ２４ｘは、求めたシグナル成分信号に対してＡＤ変換を行う。これにより白リセット信号がＤ２得られる。

時刻ｔ９では、時刻ｔ０と同様、φＲＳＴ＝Ｈｉ、φＶＳＥＮ＝Ｌｏ、φＴＸ＝Ｍｉｄにされ、次フレームの露光期間が開始される。

このように、リニアログの通常画素信号Ｄ１を読み出した後、ＰＤに電荷を注入してＰＤを白リセットし、一定期間の待機時間ＴＡの後、白リセット信号Ｄ２を読み出すことによって、各画素の変曲点のレベルに応じた画素信号を得ることができる。

なお、時刻ｔ４における処理が第１処理に相当し、時刻ｔ５〜ｔ８が第２処理に相当する。つまり、撮像素子制御部１２２は、時刻ｔ４〜ｔ８において図４に示すφＲＤ、φＲＳＴ、φＶＳＥＮ、φＴＸの波形を持つ画素制御信号をローデコーダ２３から出力させるための波形データをタイミング制御部２２のレジスタに予め書き込んでおくことで、各画素に第１、第２処理を実行させる。

図７は、通常画素信号Ｄ１の光電変換特性と、白リセット信号Ｄ２及び待機時間ＴＡの関係とを示したグラフである。図７では左側の縦軸（Ｙ軸）は通常画素信号Ｄ１を示し、右側のＹ軸は白リセット信号Ｄ２を示し、下側の横軸（Ｘ軸）は入射光照度を対数で示し、上側のＸ軸は待機時間ＴＡ（単位は秒）を対数で示している。図７において、グラフＧ１が通常画素信号Ｄ１の光電変換特性を示し、グラフＧ２が白リセット信号Ｄ２及び待機時間ＴＡの関係示している。

グラフＧ１に示すように、通常画素信号Ｄ１は変曲点Ｐ１を境に左側がリニア特性、右側がログ特性を持っており、リニアログ特性を持っていることが分かる。

グラフＧ２に示すように、白リセット信号Ｄ２は、待機時間ＴＡが短くなるにつれて高くなっており、待機時間ＴＡが長くなるにつれて小さくなっていることが分かる。領域７１で示すように待機時間ＴＡが約１ｍｓｅｃよりも短い場合、白リセット信号Ｄ２は通常画素信号Ｄ１の変曲点Ｐ１のレベルより高くなっている。

また、領域７２で示すように待機時間ＴＡが約１ｍｓｅｃよりも長くなると、白リセット信号Ｄ２は通常画素信号Ｄ１の変曲点Ｐ１のレベルより小さくなっている。

このことは、待機時間ＴＡを短くすると、ＴＸのポテンシャル障壁ＥＳを超える画素の全てがＦＤに流れ出ずＰＤに多く残存していることを示している。一方、待機時間ＴＡを長くすると、ＴＸのポテンシャル障壁ＥＳを超える画素の多くがＦＤに流れ出ていることを示している。そして、待機時間ＴＡを更に長くすると、ＴＸのポテンシャル障壁ＥＳを超える画素の全てがＦＤに流れ出ることを示している。

また、領域７２では白リセット信号Ｄ２が変曲点Ｐ１のレベルよりも小さくなっているため、通常画素信号Ｄ１の変曲点Ｐ１は、ポテンシャル障壁ＥＳよりも高い状態にあるということを意味している。

図８は、ログ領域に属する所定照度の光を複数の画素に入射させたときの各画素における通常画素信号Ｄ１と白リセット信号Ｄ２との相関関係を示したグラフである。なお、ログ領域とは変曲点Ｐ１よりも照度が高い領域を示す。白リセット信号Ｄ２を得るための待機時間ＴＡとしては、１２５μｓｅｃが採用されている。１２５μｓｅｃは変曲点Ｐ１と相関を持つ白リセット信号Ｄ２を得るために確保しなければならない待機時間ＴＡの最短時間である。所定照度としては、１０Ｌｕｘが採用されている。

図８においてＹ軸は白リセット信号Ｄ２を示し、Ｘ軸は通常画素信号Ｄ１を示している。両者の相関係数Ｒ^２は０．９９３３であり、非常に高い相関関係がある。１０Ｌｕｘの光を複数の画素に入射させた場合に得られる各画素の通常画素信号Ｄ１は本来的には同じであるが、変曲点Ｐ１がバラツキを持っているため、それに応じて通常画素信号Ｄ１の値がばらついている。したがって、図８において、通常画素信号Ｄ１は各画素の変曲点Ｐ１のレベルを示している。つまり、図８では、通常画素信号Ｄ１のバラツキは変曲点Ｐ１のバラツキを示している。

また、白リセット信号Ｄ２はポテンシャル障壁ＥＳに応じた値を持っているため、図８において、白リセット信号Ｄ２も各画素の変曲点Ｐ１のバラツキを示している。つまり、図８では、白リセット信号Ｄ２のバラツキは変曲点Ｐ１のバラツキを示している。

また、グラフ中に記載した近似直線８１の傾きは１．０５３となっている。これは、待機時間ＴＡが１２５ｕｓｅｃと短いので、通常画素信号Ｄ１が変曲点Ｐ１のレベルよりも高い状態であることを示している。

図８において、通常画素信号Ｄ１と白リセット信号Ｄ２との相関係数が１であれば白リセット信号Ｄ２は各画素の変曲点Ｐ１を示すと考えられるが、相関係数が１から少しずれているため、白リセット信号Ｄ２は変曲点Ｐ１から多少ずれている。したがって、図８に示す白リセット信号Ｄ２をそのまま用いて通常画素信号Ｄ１を補正しても、通常画素信号Ｄ１から変曲点Ｐ１のバラツキを精度良く除去することはできない。

そこで、本実施の形態では、ログ領域の所定照度の光を各画素に入射させたときに得られる通常画素信号Ｄ１のバラツキと、白リセット信号Ｄ２のバラツキとを同一にするための乗算係数を白リセット信号Ｄ２に乗じ、得られた白リセット信号Ｄ２´を用いて通常画素信号Ｄ１を補正する。

具体的には、図８に示す近似直線８１の傾きを１にすれば、通常画素信号Ｄ１のバラツキと白リセット信号Ｄ２のバラツキとを同一にすることができる。そこで、本実施の形態では、近似直線８１の傾きを１にするための値を乗算係数として予め求めておき、その値を図略のメモリに保持させておく。そして、通常撮像時にその乗算係数を用いて通常画素信号Ｄ１を補正する。

なお、近似直線８１の傾きの逆数を白リセット信号Ｄ２に乗じれば、近似直線８１の傾きを１にすることができるため、乗算係数としては近似直線の傾きの逆数が採用される。したがって、図８の例では、近似直線８１の傾きは１．０５２３であるため、１／１．０５２３＝約０．９５０が乗算係数として採用される。

図９は、図２に示す固体撮像装置のカラムＡＤＣアレイ部２４が通常画素信号Ｄ１及び白リセット信号Ｄ２を読み出す際のタイミングチャートである。１段目のＨｓｙｎｃは水平同期信号を示している。

図９のタイミングチャートは画素アレイ部２１のＮ行目とＮ＋１行目との画素について示している。時刻Ｔ９１においてＨｓｙｎｃ（水平同期信号）がＨｉになり、Ｎ行目の通常画素信号Ｄ１の読出期間である期間９０１が開始される。期間９０１では、ノイズ成分信号、ノイズ・シグナル成分信号が順次にカラムＡＤＣアレイ部２４に読み出されＣＤＳが行われアナログの通常画素信号Ｄ１が得られる。

次に、期間９０２において、Ｎ行目の画素に対して白リセット及びＰＤリークが行われる。ここで、ＰＤリークとは、図４に示す待機時間ＴＡにおいてφＴＸ＝Ｍｉｄに設定してＰＤからＦＤに電荷をリークすることを指す。また、期間９０２においては、期間９０１で得られたアナログの通常画素信号Ｄ１がカラムＡＤＣアレイ部２４によりＡＤ変換される。

次に、Ｎ行目の白リセット信号Ｄ２の読出期間である期間９０３が開始される。期間９０３では、ノイズ成分信号、ノイズ・シグナル成分信号が順次に読み出され、カラムＡＤＣアレイ部２４によりＣＤＳが行われ、アナログの白リセット信号Ｄ２が得られる。また、期間９０３が開始されると、期間９０２でＡＤ変換されたデジタルの通常画素信号Ｄ１のチャネルＣＨ１を介しての出力が開始される。

次に、期間９０４において、Ｎ行目の画素の次フレームの露光期間が開始される。また、期間９０４が開始されると、期間９０３でＣＤＳされたアナログの白リセット信号Ｄ２がＡＤ変換される。

時刻ｔ９２が到来すると、ＡＤ変換されたデジタルの白リセット信号の出力が開始される。また、時刻ｔ９２が到来すると、次の１水平期間が開始され、Ｎ＋１行目の画素に対して上記と同じ処理が開始される。

なお、１水平期間は、Ｈｓｙｎｃが出力されてから次のＨｓｙｎｃが出力されるまでの期間である。以上のように、図２に示す固体撮像装置では、撮像素子１１０及び画像信号処理部１２１が１本のチャネルＣＨ１により接続されているため、この１本のチャネルＣＨ１を介して時系列に通常画素信号Ｄ１と白リセット信号Ｄ２とが出力される。

図１０は、画像信号処理部１２１の詳細な構成を示すブロック図である。画像信号処理部１２１は、減算器３０１、乗算器３０２、減算器３０３、ＣＰＵ３０４、及びバッファ３０５を備えている。ＣＰＵ３０４は、図略のメモリに格納された乗算係数α１を減算器３０１及び乗算器３０２に出力する。この乗算係数α１は上述した、白リセット信号Ｄ２のバラツキと通常画素信号Ｄ１のバラツキとを同じにするための乗算係数である。

また、ＣＰＵ３０４は、バッファ３０５に保持された１枚分の白リセット信号Ｄ２の平均値を面内平均値β１として求め、減算器３０１に出力する。

バッファ３０５は、画素アレイ部２１から出力される１枚分の通常画素信号Ｄ１と白リセット信号Ｄ２とを保持し、同一画素の通常画素信号Ｄ１と白リセット信号Ｄ２とを同時に出力する。

まず、白リセット信号Ｄ２は減算器３０１に入力される。グラフ１００１は、減算器３０１の入力される白リセット信号Ｄ２を示す。グラフ１００１に示すように、白リセット信号Ｄ２は、面内平均値β１を中心として上下に凹凸を持っている。この凹凸は変曲点Ｐ１のバラツキを表している。

減算器３０１は、白リセット信号Ｄ２から面内平均値β１を減じ、白リセット信号Ｄ２１を出力する。グラフ１００２は、減算器３０１から出力される白リセット信号Ｄ２１を示している。グラフ１００２に示すように、白リセット信号Ｄ２１は、平均値がゼロの凹凸を持つ信号である。つまり、白リセット信号Ｄ２１は、白リセット信号Ｄ２からＤＣ成分である面内平均値β１を減算した信号となる。

次に、乗算器３０２は白リセット信号Ｄ２１に乗算係数α１を乗じ、白リセット信号Ｄ２´を生成する。これにより、図８に示す近似直線８１の傾きが１になる。図８の例では、相関関係の傾きが１．０５３であったため、これを１．００にするために乗算係数α１は０．９５０に設定されている。

グラフ１００３は、白リセット信号Ｄ２´を示している。白リセット信号Ｄ２´は、平均値がゼロの凹凸の信号であるが、白リセット信号Ｄ２１に比べ凸凹の高さが少し小さくなっている。これは、白リセット信号Ｄ２´は、白リセット信号Ｄ２１に１以下の乗算係数α１が乗じられた信号だからである。

次に、減算器３０３は、通常画素信号Ｄ１から白リセット信号Ｄ２´を減じる。グラフ１００５は、全画素にログ領域の所定照度の光を入射させた場合における各画素から出力される通常画素信号Ｄ１を示している。変曲点Ｐ１にバラツキがないとすると、各画素からは同じレベルの通常画素信号Ｄ１が出力されるため、通常画素信号Ｄ１をグラフ化するとフラットになるはずである。

しかしながら、変曲点Ｐ１はバラツキを有しているため、グラフ１００５に示すように、通常画素信号Ｄ１はあるＤＣ成分に変曲点Ｐ１のバラツキが積算された凹凸形状を有していることが分かる。この通常画素信号Ｄ１から白リセット信号Ｄ２´を減じると、グラフ１００４に示すように、通常画素信号Ｄ１の変曲点Ｐ１のバラツキが除去された出力画素信号Ｄ３が得られる。

なお、図１０では、通常画素信号Ｄ１は全画素に対して一定照度の光を入射させた場合に得られる画素信号を示したが、通常撮像時においても、通常画素信号Ｄ１から白リセット信号Ｄ２´を減じることで、通常画素信号Ｄ１に含まれる変曲点Ｐ１のバラツキを除去することができる。すなわち、通常撮像時では各画素が受光する光の照度は異なるため、各画素から出力される通常画素信号Ｄ１は異なっている。しかしながら、各画素から出力される通常画素信号Ｄ１は、変曲点Ｐ１の上に被写体の情報が載った信号であるため、通常画素信号Ｄ１から白リセット信号Ｄ２´を減じれば、各通常画素信号Ｄ１に含まれる変曲点Ｐ１のバラツキが除去されて変曲点Ｐ１が同じレベルになり、同じレベルになった変曲点Ｐ１の上に被写体の情報が載った出力画素信号Ｄ３が得られる。これにより、通常撮像時で得られた通常画素信号Ｄ１に含まれる変曲点Ｐ１のバラツキを除去することができる。

なお、通常撮像時には、１フレームの画像データにおいて、ログ領域の通常画素信号Ｄ１とリニア領域の通常画素信号Ｄ１とが混在することもある。この場合、ＣＰＵ３０４は、バッファ３０５に保持された通常画素信号Ｄ１の値からログ領域の通常画素信号Ｄ１とリニア領域の通常画素信号Ｄ１とを判別し、リニア領域と判別した通常画素信号Ｄ１に対しては、白リセット信号Ｄ２を減ずることなく、そのまま出力画素信号Ｄ３として出力すればよい。一方、ログ領域の通常画素信号Ｄ１に対しては、上記の白リセット信号Ｄ２を減じる処理を実行すればよい。これにより、リニア領域の通常画素信号Ｄ１に対して白リセット信号Ｄ２が減じられることを防止することができる。

なお、ＣＰＵ３０４は、画素アレイ部２１を構成する各画素の変曲点Ｐ１のレベルを図略のＲＡＭに予め記憶しておき、バッファに保持された通常画素信号Ｄ１が対応する変曲点Ｐ１のレベルよりも大きければ、ログ領域の通常画素信号Ｄ１と判定し、変曲点Ｐ１のレベルよりも小さければ、リニア領域の通常画素信号Ｄ１と判定すればよい。

なお、図１０の手法では、平均値がゼロの白リセット信号Ｄ２１が生成され、白リセット信号Ｄ２１に基づき通常画素信号Ｄ１が補正されている。そのため、出力画素信号Ｄ３に面内平均値β１の成分が含まれることを防止し、通常画素信号Ｄ１のＤＣ成分と出力画素信号Ｄ３のＤＣ成分とを同じにすることができる。

図１７は、画像信号処理部１２１の変形例を示したブロック図である。図１７の画像信号処理部１２１は、図１０の減算器３０１を省いた点を特徴としている。それ以外の構成は図１０の画像信号処理部１２１と同じである。

図１０では、通常画素信号Ｄ１のＤＣ成分と出力画素信号Ｄ３のＤＣ成分とを同じにするために、白リセット信号Ｄ２から面内平均値β１を減じ、白リセット信号Ｄ２のＤＣ成分をカットしていた。しかしながら、この処理は必須ではない。例えば、出力画素信号Ｄ３が得られた後で、出力画素信号Ｄ３から面内平均値β１を減じて、白リセット信号のＤＣ成分をカットするようにしてもよい。

そこで、図１７に示す画像信号処理部１２１は、白リセット信号のＤＣ成分をカットせずに、白リセット信号Ｄ２に乗算係数α１を乗じて白リセット信号Ｄ２´を生成し、通常画素信号Ｄ１から白リセット信号Ｄ２´を減じて、通常画素信号Ｄ１を補正している。

具体的には、図１７では、グラフ１００３に示すように、白リセット信号Ｄ２´は平均値がゼロにはなっていない。したがって、図１７の白リセット信号Ｄ２´は図１０の白リセット信号Ｄ２´に比べて、ＤＣ成分だけ大きな値を持っている。そのため、グラフ１００４に示すように、図１７の出力画素信号Ｄ３は図１０の出力画素信号Ｄ３に比べて全体的に低い値になっている。

このように、図１７の画像信号処理部１２１では、減算器３０１が省かれているため画像信号処理部１２１の回路規模を縮小することができる。また、減算器３０１による減算処理が行われていないため、処理コストを削減することができる。

以上のように、本実施の形態による固体撮像装置では、通常画素信号Ｄ１の読み出し後、ＲＳＴからＰＤに電荷を注入し、待機時間ＴＡが経過した後、白リセット信号Ｄ２が読み出されている。そして、読み出された白リセット信号Ｄ２に乗算係数α１が乗じられ、得られた白リセット信号Ｄ２´が通常画素信号Ｄ１から減じられ、出力画素信号Ｄ３が生成されている。

そのため、各画素の変曲点Ｐ１のバラツキが除去された出力画素信号Ｄ３を得ることができる。また、本実施の形態では、全画素から白リセット信号Ｄ２が読み出され、読み出された白リセット信号Ｄ２を用いて対応する通常画素信号Ｄ１が補正されているため、通常画素信号Ｄ１に含まれる変曲点Ｐ１のバラツキを確実に除去することができる。

すなわち、特許文献１の技術では、遮光画素から出力された白リセット信号Ｄ２のみ用いて他の有効画素の変曲点Ｐ１が特定されていた。つまり、特許文献１では、白リセット信号Ｄ２を得た画素と通常画素信号Ｄ１を得た画素とが異なっていたため、各画素の変曲点Ｐ１のバラツキまでは除去することはできなかった。一方、本実施の形態では、通常画素信号Ｄ１は同一画素から出力された白リセット信号Ｄ２を用いて変曲点Ｐ１のバラツキが除去されているため、各画素が個別に持つ変曲点Ｐ１のバラツキを精度良く除去することができる。

また、特許文献１では白リセットの後の待機時間ＴＡを、露光期間と同等にしていたため、１フレーム毎に白リセット信号を読み出して、通常画素信号Ｄ１を補正することができなかった。つまり、特許文献１では、フレーム毎に変動する変曲点Ｐ１のバラツキを除去することができなかった。一方、本実施の形態では、待機時間ＴＡは白リセットが終了してから次フレームの露光が開始されるまでの期間よりも短く設定されているため、フレーム毎に変動する変曲点Ｐ１のバラツキが確実に除去された出力画素信号Ｄ３を得ることができる。同時に、通常画素信号Ｄ１を得ることができなくなる期間が発生することを防止することができる。

（実施の形態２）
図１１は、本発明の実施の形態２による固体撮像装置の全体構成を示すブロック図である。実施の形態２による固体撮像装置は、詳細は図１の固体撮像装置と同じであるが、撮像素子１１０と画像信号処理部１２１とが２本のチャネルＣＨ１、ＣＨ２を介して接続されていることを特徴としている。チャネルＣＨ１は通常画素信号Ｄ１を出力し、チャネルＣＨ２は白リセット信号Ｄ２を出力する。つまり、実施の形態２では、通常画素信号Ｄ１と白リセット信号Ｄ２とが別のチャネルから出力されていることを特徴としている。

図１２は、図１１の撮像素子１１０の構成を示すブロック図である。詳細は図２と同じだが、実施の形態２による固体撮像装置ではチャネルの増加に伴い、カラムＡＤＣ２４ｘ内に通常画素信号Ｄ１用と白リセット信号Ｄ２用の２つのラッチ回路が設けられている。

そして、通常画素信号Ｄ１用のセンスアンプ２６１、ＬＶＤＳシリアライザ２７１、及び出力端子２８１と白リセット信号Ｄ２用のセンスアンプ２６２、ＬＶＤＳシリアライザ２７２、及び出力端子２８２とが設けられている。

これにより、通常画素信号Ｄ１をチャネルＣＨ１から出力し、白リセット信号Ｄ２をチャネルＣＨ２から出力するというように、通常画素信号Ｄ１及び白リセット信号Ｄ２を別々のチャネルから出力することができる。

図１３は、図１２に示す固体撮像装置のカラムＡＤＣアレイ部２４が通常画素信号Ｄ１及び白リセット信号Ｄ２を読み出す際のタイミングチャートである。詳細は図９と同じだが、カラムＡＤＣ２４ｘ内に通常画素信号Ｄ１用と白リセット信号Ｄ２用との２つのラッチ回路があるため、２つの画素信号を同時に出力することができる。時刻Ｔ１３１〜Ｔ１３２の１水平期間では、図９と同様にして、カラムＡＤＣアレイ部２４によりＮ行目の通常画素信号Ｄ１及びＮ行目の白リセット信号Ｄ２のＡＤ変換までが行われる。そして、時刻Ｔ１３２が開始されると、Ｎ行目の通常画素信号Ｄ１のチャネルＣＨ１を介しての出力が開始され、かつ、Ｎ行目の白リセット信号Ｄ２のチャネルＣＨ２を介しての出力が開始される。

このように、実施の形態２による固体撮像装置では、チャネルＣＨ１、ＣＨ２を用いて同一画素の通常画素信号Ｄ１と白リセット信号とを同時に出力することができる。そのため、画像信号処理部１２１では、図１０、図１７に示したバッファ３０５が不要となる。但し、図１０においてバッファ３０５を省くとＣＰＵ３０４はバッファ３０５に蓄積された白リセット信号Ｄ２から面内平均値β１を求めることができなくなるため、例えば予め求めておいた白リセット信号Ｄ２の面内平均値β１を採用すればよい。また、画像信号処理部１２１に入力された通常画素信号Ｄ１がリニア領域の画素信号であるかログ領域の画素信号であるかをＣＰＵ３０４に判定させるために、図１０のバッファ３０５として、１画素分の通常画素信号Ｄ１と白リセット信号Ｄ２とを蓄積するバッファを設けてもよい。

（実施の形態３）
図１４は、本発明の実施の形態３による固体撮像装置の全体構成を示すブロック図である。実施の形態３による固体撮像装置は、チャネルＣＨ１、ＣＨ２の２本のチャネルを用いて通常画素信号Ｄ１と白リセット信号Ｄ２とを出力する点は実施の形態２と同じであるが、撮像素子１１０の構成が実施の形態２と相違している。

図１５は、図１４の撮像素子１１０の構成を示すブロック図である。実施の形態３による撮像素子１１０は、詳細は図１２と同じだが、画素アレイ部２１の下側に通常画素信号Ｄ１用のカラムＡＤＣアレイ部２４１、カラムデコーダ２５１、センスアンプ２６１、ＬＶＤＳシリアライザ２７１、及び出力端子２８１が設けられ、画素アレイ部２１の上側に白リセット信号Ｄ２用のカラムＡＤＣアレイ部２４２、カラムデコーダ２５２、センスアンプ２６２、ＬＶＤＳシリアライザ２７２、及び出力端子２８２が設けられている。

なお、チップレイアウト上、必ずしも画素アレイ部２１の上下にカラムＡＤＣアレイ部２４１、２４２を設ける必要はなく、画素アレイ部２１の上下以外の箇所に設けてもよい。

図１６は、図１５に示す固体撮像装置のカラムＡＤＣアレイ部２４１、２４２が通常画素信号Ｄ１及び白リセット信号Ｄ２を読み出す際のタイミングチャートである。

図１３では、１つのカラムＡＤＣアレイ部２４しかなかったため、１水平期間中にＮ行目の通常画素信号Ｄ１と白リセット信号Ｄ２とのＣＤＳ及びＡＤ変換を行う必要があった。そのため、Ｎ行目の通常画素信号Ｄ１のＡＤ変換の期間中にＮ行目の白リセット及びＰＤリークを行う必要があり、白リセット及びＰＤリークの期間を１水平期間以内にする必要があり、白リセット及びＰＤリークの期間を十分に確保できないという課題があった。

一方、本実施の形態では、２つのカラムＡＤＣアレイ部２４１、２４２が設けられているため、カラムＡＤＣアレイ部２４１、２４２は、それぞれ、異なる行の画素信号のＣＤＳ及びＡＤ変換を同時に行うことができる。図１６の例では、カラムＡＤＣアレイ部２４１がＮ行目の通常画素信号Ｄ１をＣＤＳ及びＡＤ変換するのと同時に、カラムＡＤＣアレイ部２４２がＮ−２行目の白リセット信号Ｄ２をＡＤ変換している。ここで、ＣＤＳされる通常画素信号Ｄ１と白リセット信号Ｄ２とが２行ずれているのは、Ｎ行目の通常画素信号Ｄ１の読み出しが開始されてから（時刻Ｔ１６１）、２水平期間が経過したときにＮ行目の白リセット信号Ｄ２の読み出しが開始されているからである（時刻Ｔ１６３）。

このように、Ｎ行目の通常画素信号Ｄ１の読み出しタイミング（時刻Ｔ１６１）と、Ｎ行目の白リセット信号Ｄ２の読み出しタイミング（時刻Ｔ１６３）とを２水平期間にすると、２水平期間において、Ｎ行目の通常画素の読み出す期間以外の期間をＮ行目の白リセット及びＰＤリークの期間として確保することができる。つまり、図１６の例では、白リセット及びＰＤリーク期間をほぼ２水平期間も確保することができる。そのため、白リセット信号がより正確に画素の変曲点Ｐ１を示すことになり、通常画素信号Ｄ１から変曲点Ｐ１のバラツキをより精度の良く除去することができる。

以後、カラムＡＤＣアレイ部２４１がＮ＋１、Ｎ＋２行目・・・の通常画素信号Ｄ１に対してＣＤＳ及びＡＤ変換するのと同時に、カラムＡＤＣアレイ部２４２がＮ−１、Ｎ行目・・・の白リセット信号Ｄ２に対してＣＤＳ及びＡＤ変換する。また、ＡＤ変換されたＮ、Ｎ＋１、Ｎ＋２行目・・・の通常画素信号Ｄ１がチャネルＣＨ１を介して出力されるのと同時に、Ｎ−２、Ｎ−１、Ｎ行目・・・の白リセット信号Ｄ２がチャネルＣＨ２を介して出力される。

このように、本実施の形態では、２つのカラムＡＤＣアレイ部２４１、２４２を設けたため、白リセット及びＰＤリーク時間の設定の自由度を高めることができる。また、１水平期間内に通常画素信号Ｄ１と白リセット信号Ｄ２との両方をＡＤ変換する必要が無いので、１水平期間を実施の形態１、２の半分にすることができ、より高速に動作させることができる。

なお、本実施の形態では、Ｎ行目の通常画素信号Ｄ１と白リセット信号Ｄ２との読み出しタイミングを２水平期間ずらしたが、本発明はこれに限定されず、３水平期間以上ずらしてもよい。こうすることで、白リセット及びＰＤリークの期間を３水平期間以上確保することができる。

（実施の形態４）
実施の形態４による固体撮像装置は、撮像条件が変化した場合に乗算係数α１を再設定することを特徴としている。ここで、撮像条件としては、環境温度、シャッタースピードが該当する。撮像条件が変化すると各画素の変曲点のバラツキが変動する可能性がある。そこで、本実施の形態では、撮像条件が変化すると、乗算係数α１を再設定する。

画像信号処理部１２１は撮像条件の変化を検出すると、全画素に所定照度の光を照射し、全画素の通常画素信号Ｄ１を取得する。具体的には、画像信号処理部１２１は、固体撮像素子に設けられた図略の光源に所定照度の光を発光させる。そして、画像信号処理部１２１は、撮像素子制御部１２２に図４に示すシーケンスに従って撮像素子１１０を駆動させるように要求し、通常画素信号Ｄ１及び白リセット信号Ｄ２を取得する。そして、画像信号処理部１２１は、図８に示す通常画素信号Ｄ１及び白リセット信号Ｄ２の近似直線８１を求め、近似直線８１の傾きの逆数を乗算係数α１として算出する。以後、画像信号処理部１２１は、この乗算係数α１を用いて、通常撮像時により得られた通常画素信号Ｄ１を補正する。

なお、画像信号処理部１２１は、電源投入時に乗算係数α１を算出し、以後、撮像条件の変化を検出する毎に乗算係数α１を算出するようにしてもよい。

例えば、撮像条件として環境温度を採用する場合、固体撮像装置に図略の温度センサを設ける。そして、画像信号処理部１２１は、環境温度を監視し、電源投入時の環境温度に対して一定温度以上環境温度が変化した場合、乗算係数α１を再設定する。

また、撮像条件として、シャッタースピードを採用する場合、画像信号処理部１２１はシャッタースピードが変更される都度、又はシャッタースピードの変更量が一定の値以上である場合、乗算係数α１を再設定する。ここで、シャッタースピードは例えば、ユーザの設定により変更されてもよいし、被写体の照度に応じて変更されてもよい。例えば、撮像素子制御部１２２は、被写体の照度が低い場合、露光期間を長く設定し、シャッタースピードを遅く設定する。一方、被写体の照度が高い場合、露光期間を短く設定し、シャッタースピードを速く設定する。したがって、画像信号処理部１２１は、撮像素子制御部１２２から露光期間の設定情報を取得することで、シャッタースピードの変化量を判定し、撮像条件の変化を検出すればよい。

更に、撮像条件として、変曲点のレベルの変化を採用してもよい。例えば、被写体のダイナミックレンジが変更されるとそれに併せて、撮像素子制御部１２２は、各画素のダイナミックレンジを変更するために変曲点のレベルを変更することがある。或いは、撮像素子制御部１２２は、ユーザによるダイナミックレンジの切り替え指示に応じて変曲点のレベルを変更することもある。このように、撮像素子制御部１２２によりダイナミックレンジが変更されて変曲点のレベルが変更される都度、或いはその変更量が一定の値以上である場合、画像信号処理部１２１は乗算係数α１を再設定すればよい。

このように、実施の形態４による固体撮像装置によれば、撮像条件に応じて適切な乗算係数α１を算出し、変曲点Ｐ１のバラツキをより精度良く除去することができる。

（その他）
実施の形態１〜４では、ＰＤの白リセットのために、ＲＳＴからＰＤに電荷を注入したがこれに限定されない。例えば、図３においてＰＤのカソードに電流源を接続することで、ＰＤに電荷を注入してもよい。また、撮像素子１１０の外部に設けたＬＥＤ等の光源を設け、この光源からの光をＰＤに受光させて、ＰＤに電荷を注入してもよい。

２１ 画素アレイ部
２２ タイミング制御部
２３ ローデコーダ
２４ カラムＡＤＣアレイ部
２５ カラムデコーダ
２６ センスアンプ
２７ シリアライザ
２９ ランプ波生成回路
８１ 近似直線
１１０ 撮像素子
１２０ 画像処理部
１２１ 画像信号処理部
１２２ 撮像素子制御部
ＣＨ１、ＣＨ２ チャネル

Claims (11)

1. 変曲点を境に低輝度側がリニア特性、高輝度側がログ特性であるリニアログ特性を持つ固体撮像装置であって、
   受光素子及び前記受光素子で蓄積された電荷を転送する転送ゲートを含み、露光期間において前記受光素子に蓄積された電荷に応じた画素信号を通常画素信号として出力する画素を複数備える撮像素子と、
   前記通常画素信号の出力後、前記受光素子に電荷を注入して前記受光素子の電荷の蓄積量を満杯にする白リセットを実行する第１処理と、前記第１処理の終了後、前記転送ゲートを中間電位で駆動し、所定の待機時間が経過した後、前記受光素子に蓄積された電荷に応じた画素信号を白リセット信号として出力する第２処理とを各画素に実行させる撮像素子制御部と、
   前記変曲点よりも高輝度の所定照度の被写体を露光したときの各通常画素信号のバラツキと各白リセット信号のバラツキとを等しくするための所定の乗算係数を各白リセット信号に乗じ、得られた各白リセット信号を各通常画素信号から減じることで各通常画素信号を補正する画像信号処理部とを備える固体撮像装置。
2. 前記撮像素子制御部は、前記第１、第２処理を全画素に実行させる請求項１記載の固体撮像装置。
3. 前記待機時間は、現フレームの通常画素信号の出力が終了してから次フレームの露光期間が開始されるまでの期間に設定される請求項１又は２記載の固体撮像装置。
4. 前記画像信号処理部は、前記乗算係数を各白リセット信号に乗じる乗算器を含む請求項１〜３のいずれかに記載の固体撮像装置。
5. 前記画像信号処理部は、所定の撮像条件が変化した場合に前記乗算係数を再設定する請求項１〜４のいずれかに記載の固体撮像装置。
6. 前記撮像素子及び前記画像信号処理部は、１本のチャネルを介して接続され、
   前記撮像素子は、前記通常画素信号と前記白リセット信号とを前記チャネルを介してシリアルに出力する請求項１〜５のいずれかに記載の固体撮像装置。
7. 前記撮像素子及び前記画像信号処理部は、前記白リセット信号を出力する第１チャネルと、前記通常画素信号を出力する第２チャネルとを介して接続され、
   前記撮像素子は、前記通常画素信号と前記白リセット信号とを前記第１、第２チャネルを介して同一タイミングでパラレルに出力する請求項１〜５のいずれかに記載の固体撮像装置。
8. 前記画素は、複数行×複数列で配列され、
   前記撮像素子は、同一行の通常画素信号と白リセット信号とを同一タイミングで出力する請求項７記載の固体撮像装置。
9. 前記画素は、複数行×複数列で配列され、
   前記撮像素子は、異なる行の通常画素信号と白リセット信号と同一タイミングで出力する請求項７記載の固体撮像装置。
10. 前記撮像素子及び前記画像信号処理部は、１チップ化された集積回路により構成されている請求項１〜９のいずれかに記載の固体撮像装置。
11. 前記画像信号処理部は、前記所定照度の被写体を露光したときの各通常画素信号と各白リセット信号との相関を示す近似直線の傾きを１にする値を前記乗算係数として算出する請求項１〜１０のいずれかに記載の固体撮像装置。

Images