JP7370742B2 - 光電変換装置、撮像システム、移動体、および、信号処理装置 - Google Patents
光電変換装置、撮像システム、移動体、および、信号処理装置 Download PDFInfo
- Publication number
- JP7370742B2 JP7370742B2 JP2019118701A JP2019118701A JP7370742B2 JP 7370742 B2 JP7370742 B2 JP 7370742B2 JP 2019118701 A JP2019118701 A JP 2019118701A JP 2019118701 A JP2019118701 A JP 2019118701A JP 7370742 B2 JP7370742 B2 JP 7370742B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- group
- multiplexer
- readout circuit
- groups
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 90
- 238000003384 imaging method Methods 0.000 title claims description 65
- 238000012545 processing Methods 0.000 title claims description 26
- 238000000034 method Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 22
- 230000003287 optical effect Effects 0.000 description 11
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/665—Control of cameras or camera modules involving internal camera communication with the image sensor, e.g. synchronising or multiplexing SSIS control signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、光電変換装置、撮像システム、移動体、および、信号処理装置に関する。
画素からの信号を読み出す列回路を冗長に（余分に）設けた光電変換装置が特許文献１に開示されている。特許文献１の光電変換装置（固体撮像装置）は、画素列の数よりも１つ多い列回路を有し、画素信号を隣接する二つの列回路のいずれに出力するかを切り替え可能なスイッチ（マルチプレクサ）を有する。特許文献１の光電変換装置は、列回路の１つに不良が生じたときにスイッチを切り替えることで、不良を救済できる。
特許文献１に記載の光電変換装置において、冗長な列回路を二つ以上設けても、これら複数の冗長回路を有効に活用できるような構成ではない。
上記を考慮して、本発明は、冗長な列回路を複数有する光電変換装置において、これら複数の冗長列回路を有効に活用可能とすることを目的とする。
本開示における第一の態様は、
２次元状に配置された複数の画素を含む画素アレイと、
それぞれが前記画素アレイの信号を読み出す、第一の信号線群と、
それぞれが前記第一の信号線群の少なくとも一つからの信号を読み出す第一の読み出し回路群と、
前記第一の信号線群の少なくとも二つから一つを選択する第一のマルチプレクサ群と、
を備え、
第一の読み出し回路の数は第一の信号線よりも多く、
前記第一のマルチプレクサ群のうちの一つは、前記第一の信号線群の一つと前記第一の読み出し回路群の一つとを接続する第一のスイッチと、前記第一の信号線群の前記一つと前記第一のマルチプレクサ群の別の一つの第一のマルチプレクサの入力部とを接続する第二のスイッチとを有する
光電変換装置である。
本開示における第二の態様は、
２次元状に配置された複数の画素を含む画素アレイと、
それぞれが前記画素アレイの信号を読み出す、第一の信号線群および第二の信号線群と、
それぞれが前記第一の信号線群の少なくとも一つからの信号を読み出す第一の読み出し回路群と、
それぞれが前記第二の信号線群の少なくとも一つからの信号を読み出す第二の読み出し回路群と、
前記第一の信号線群の少なくとも二つから一つを選択し、当該選択した第一の信号線を前記第一の読み出し回路群のいずれか一つに接続する第一のマルチプレクサ群と、
前記第二の信号線群の少なくとも二つから一つを選択し、当該選択した第二の信号線を前記第二の読み出し回路群のいずれか一つに接続する第二のマルチプレクサ群と、
を備え、
第一の読み出し回路の数は第一の信号線よりも多く、
第二の読み出し回路の数は第二の信号線よりも多く、
前記第一のマルチプレクサ群による選択動作、および、前記第二のマルチプレクサ群による選択動作は、互いに独立に実行可能であり、
前記第一のマルチプレクサ群の選択動作は一括して制御され、
前記第二のマルチプレクサ群の選択動作は一括して制御され、
前記第二の信号線群の一つに接続された画素列は、前記第一の信号線群の二つにそれぞれ接続された二つの画素列の間に配置される、
光電変換装置である。
本開示における第三の態様は、
２次元状に配置された複数の画素を含む画素アレイと、
それぞれが前記画素アレイの信号を読み出す、第一の信号線群および第二の信号線群と、
それぞれが前記第一の信号線群の少なくとも一つからの信号を読み出す第一の読み出し回路群と、
それぞれが前記第二の信号線群の少なくとも一つからの信号を読み出す第二の読み出し回路群と、
前記第一の信号線群の少なくとも二つから一つを選択し、当該選択した第一の信号線を前記第一の読み出し回路群のいずれか一つに接続する第一のマルチプレクサ群と、
前記第二の信号線群の少なくとも二つから一つを選択し、当該選択した第二の信号線を前記第二の読み出し回路群のいずれか一つに接続する第二のマルチプレクサ群と、
を備え、
第一の読み出し回路の数は第一の信号線よりも多く、
第二の読み出し回路の数は第二の信号線よりも多く、
前記第一のマルチプレクサ群による選択動作、および、前記第二のマルチプレクサ群による選択動作は、互いに独立に実行可能であり、
前記第一のマルチプレクサ群の選択動作は一括して制御され、
前記第二のマルチプレクサ群の選択動作は一括して制御され、
前記第一の信号線群のそれぞれは、奇数列の画素列の信号を読み出す信号線であり、
前記第二の信号線群のそれぞれは、偶数列の画素列の信号を読み出す信号線である、
光電変換装置である。
本開示における第四の態様は、
２次元状に配置され、各々に光が入射する複数の画素を含む画素アレイと、
それぞれが前記複数の画素の信号を読み出す、第一の信号線群と、前記複数の画素には接続されない配線と、
それぞれが前記第一の信号線群の少なくとも一つからの信号を読み出す第一の読み出し回路群と、
第一のマルチプレクサ群と、
を備え、
第一の読み出し回路の数は第一の信号線よりも多く、
前記第一のマルチプレクサ群の一つは、前記第一の信号線群の一つと前記配線との一方を選択して前記第一の読み出し回路群のいずれか一つに接続する、
光電変換装置。
２次元状に配置された複数の画素を含む画素アレイと、
それぞれが前記画素アレイの信号を読み出す、第一の信号線群と、
それぞれが前記第一の信号線群の少なくとも一つからの信号を読み出す第一の読み出し回路群と、
前記第一の信号線群の少なくとも二つから一つを選択する第一のマルチプレクサ群と、
を備え、
第一の読み出し回路の数は第一の信号線よりも多く、
前記第一のマルチプレクサ群のうちの一つは、前記第一の信号線群の一つと前記第一の読み出し回路群の一つとを接続する第一のスイッチと、前記第一の信号線群の前記一つと前記第一のマルチプレクサ群の別の一つの第一のマルチプレクサの入力部とを接続する第二のスイッチとを有する
光電変換装置である。
本開示における第二の態様は、
２次元状に配置された複数の画素を含む画素アレイと、
それぞれが前記画素アレイの信号を読み出す、第一の信号線群および第二の信号線群と、
それぞれが前記第一の信号線群の少なくとも一つからの信号を読み出す第一の読み出し回路群と、
それぞれが前記第二の信号線群の少なくとも一つからの信号を読み出す第二の読み出し回路群と、
前記第一の信号線群の少なくとも二つから一つを選択し、当該選択した第一の信号線を前記第一の読み出し回路群のいずれか一つに接続する第一のマルチプレクサ群と、
前記第二の信号線群の少なくとも二つから一つを選択し、当該選択した第二の信号線を前記第二の読み出し回路群のいずれか一つに接続する第二のマルチプレクサ群と、
を備え、
第一の読み出し回路の数は第一の信号線よりも多く、
第二の読み出し回路の数は第二の信号線よりも多く、
前記第一のマルチプレクサ群による選択動作、および、前記第二のマルチプレクサ群による選択動作は、互いに独立に実行可能であり、
前記第一のマルチプレクサ群の選択動作は一括して制御され、
前記第二のマルチプレクサ群の選択動作は一括して制御され、
前記第二の信号線群の一つに接続された画素列は、前記第一の信号線群の二つにそれぞれ接続された二つの画素列の間に配置される、
光電変換装置である。
本開示における第三の態様は、
２次元状に配置された複数の画素を含む画素アレイと、
それぞれが前記画素アレイの信号を読み出す、第一の信号線群および第二の信号線群と、
それぞれが前記第一の信号線群の少なくとも一つからの信号を読み出す第一の読み出し回路群と、
それぞれが前記第二の信号線群の少なくとも一つからの信号を読み出す第二の読み出し回路群と、
前記第一の信号線群の少なくとも二つから一つを選択し、当該選択した第一の信号線を前記第一の読み出し回路群のいずれか一つに接続する第一のマルチプレクサ群と、
前記第二の信号線群の少なくとも二つから一つを選択し、当該選択した第二の信号線を前記第二の読み出し回路群のいずれか一つに接続する第二のマルチプレクサ群と、
を備え、
第一の読み出し回路の数は第一の信号線よりも多く、
第二の読み出し回路の数は第二の信号線よりも多く、
前記第一のマルチプレクサ群による選択動作、および、前記第二のマルチプレクサ群による選択動作は、互いに独立に実行可能であり、
前記第一のマルチプレクサ群の選択動作は一括して制御され、
前記第二のマルチプレクサ群の選択動作は一括して制御され、
前記第一の信号線群のそれぞれは、奇数列の画素列の信号を読み出す信号線であり、
前記第二の信号線群のそれぞれは、偶数列の画素列の信号を読み出す信号線である、
光電変換装置である。
本開示における第四の態様は、
２次元状に配置され、各々に光が入射する複数の画素を含む画素アレイと、
それぞれが前記複数の画素の信号を読み出す、第一の信号線群と、前記複数の画素には接続されない配線と、
それぞれが前記第一の信号線群の少なくとも一つからの信号を読み出す第一の読み出し回路群と、
第一のマルチプレクサ群と、
を備え、
第一の読み出し回路の数は第一の信号線よりも多く、
前記第一のマルチプレクサ群の一つは、前記第一の信号線群の一つと前記配線との一方を選択して前記第一の読み出し回路群のいずれか一つに接続する、
光電変換装置。
本開示における第五の態様は、
２次元状に配置された複数の画素を含む画素アレイと、
それぞれが前記画素アレイの信号を読み出す、第一の信号線群および第二の信号線群と、
前記第一の信号線群のそれぞれと対応する読み出し回路と、前記第一の信号線群および前記第二の信号線群に対して冗長に配された読み出し回路とを含む、第一の読み出し回路群と、
第一のマルチプレクサ群と、
を備え、
前記第一のマルチプレクサ群のうちの一つは、前記第一の信号線群の一つと前記第一の読み出し回路群の一つに接続する第一のスイッチと、前記第一の信号線群の前記一つと前記第一のマルチプレクサ群の別の一つの第一のマルチプレクサの入力部に接続する第二のスイッチとを有する
光電変換装置である。
本開示における第六の態様は、
２次元状に配置された複数の画素を含む画素アレイと、
それぞれが前記画素アレイの信号を読み出す、第一の信号線群および第二の信号線群と、
前記第一の信号線群のそれぞれと対応する読み出し回路と、前記第一の信号線群および前記第二の信号線群に対して冗長に配された読み出し回路とを含む、第一の読み出し回路群と、
前記第二の信号線群のそれぞれと対応する読み出し回路と、前記第一の信号線群および前記第二の信号線群に対して冗長に配された読み出し回路とを含む、第二の読み出し回路群と、
前記第一の信号線群の少なくとも一つを、対応する読み出し回路に接続するか、または前記対応する読み出し回路とは異なる読み出し回路に接続するかを切り替え可能な第一のマルチプレクサ群と、
前記第二の信号線群の少なくとも一つを、対応する読み出し回路に接続するか、または前記対応する読み出し回路とは異なる読み出し回路に接続するかを切り替え可能な第二の
マルチプレクサ群と、
を備え、
前記第一のマルチプレクサ群のうちの一つと前記第二のマルチプレクサ群のうちの一つとは、第一の信号線または第二の信号線を、対応する読み出し回路に接続するか、または前記対応する読み出し回路とは異なる読み出し回路に接続するかに関して、同一の動作を行い、
前記第二の信号線群の一つに接続された画素列は、前記第一の信号線群の二つにそれぞれ接続された二つの画素列の間に配置される、
光電変換装置。
本開示における第七の態様は、
２次元状に配置された複数の画素を含む画素アレイと、
それぞれが前記画素アレイの信号を読み出す、第一の信号線群および第二の信号線群と、
前記第一の信号線群のそれぞれと対応する読み出し回路と、前記第一の信号線群および前記第二の信号線群に対して冗長に配された読み出し回路とを含む、第一の読み出し回路群と、
前記第二の信号線群のそれぞれと対応する読み出し回路と、前記第一の信号線群および前記第二の信号線群に対して冗長に配された読み出し回路とを含む、第二の読み出し回路群と、
前記第一の信号線群の少なくとも一つを、対応する読み出し回路に接続するか、または前記対応する読み出し回路とは異なる読み出し回路に接続するかを切り替え可能な第一のマルチプレクサ群と、
前記第二の信号線群の少なくとも一つを、対応する読み出し回路に接続するか、または前記対応する読み出し回路とは異なる読み出し回路に接続するかを切り替え可能な第二のマルチプレクサ群と、
を備え、
前記第一のマルチプレクサ群のうちの一つと前記第二のマルチプレクサ群のうちの一つとは、第一の信号線または第二の信号線を、対応する読み出し回路に接続するか、または前記対応する読み出し回路とは異なる読み出し回路に接続するかに関して、同一の動作を行い、
前記第一の信号線群のそれぞれは、奇数列の画素列の信号を読み出す信号線であり、
前記第二の信号線群のそれぞれは、偶数列の画素列の信号を読み出す信号線である、
光電変換装置である。
本開示における第八の態様は、
２次元状に配置され、各々に光が入射する複数の画素を含む画素アレイと、
それぞれが前記複数の画素の信号を読み出す、第一の信号線群および第二の信号線群と、前記複数の画素には接続されない配線と、
前記第一の信号線群のそれぞれと対応する読み出し回路と、前記第一の信号線群および前記第二の信号線群に対して冗長に配された読み出し回路とを含む、第一の読み出し回路群と、
第一のマルチプレクサ群と、
を備え、
前記第一のマルチプレクサ群の一つは、前記第一の信号線群の一つと前記配線との一方を選択して前記第一の読み出し回路群のいずれか一つに接続する、
光電変換装置である。
２次元状に配置された複数の画素を含む画素アレイと、
それぞれが前記画素アレイの信号を読み出す、第一の信号線群および第二の信号線群と、
前記第一の信号線群のそれぞれと対応する読み出し回路と、前記第一の信号線群および前記第二の信号線群に対して冗長に配された読み出し回路とを含む、第一の読み出し回路群と、
第一のマルチプレクサ群と、
を備え、
前記第一のマルチプレクサ群のうちの一つは、前記第一の信号線群の一つと前記第一の読み出し回路群の一つに接続する第一のスイッチと、前記第一の信号線群の前記一つと前記第一のマルチプレクサ群の別の一つの第一のマルチプレクサの入力部に接続する第二のスイッチとを有する
光電変換装置である。
本開示における第六の態様は、
２次元状に配置された複数の画素を含む画素アレイと、
それぞれが前記画素アレイの信号を読み出す、第一の信号線群および第二の信号線群と、
前記第一の信号線群のそれぞれと対応する読み出し回路と、前記第一の信号線群および前記第二の信号線群に対して冗長に配された読み出し回路とを含む、第一の読み出し回路群と、
前記第二の信号線群のそれぞれと対応する読み出し回路と、前記第一の信号線群および前記第二の信号線群に対して冗長に配された読み出し回路とを含む、第二の読み出し回路群と、
前記第一の信号線群の少なくとも一つを、対応する読み出し回路に接続するか、または前記対応する読み出し回路とは異なる読み出し回路に接続するかを切り替え可能な第一のマルチプレクサ群と、
前記第二の信号線群の少なくとも一つを、対応する読み出し回路に接続するか、または前記対応する読み出し回路とは異なる読み出し回路に接続するかを切り替え可能な第二の
マルチプレクサ群と、
を備え、
前記第一のマルチプレクサ群のうちの一つと前記第二のマルチプレクサ群のうちの一つとは、第一の信号線または第二の信号線を、対応する読み出し回路に接続するか、または前記対応する読み出し回路とは異なる読み出し回路に接続するかに関して、同一の動作を行い、
前記第二の信号線群の一つに接続された画素列は、前記第一の信号線群の二つにそれぞれ接続された二つの画素列の間に配置される、
光電変換装置。
本開示における第七の態様は、
２次元状に配置された複数の画素を含む画素アレイと、
それぞれが前記画素アレイの信号を読み出す、第一の信号線群および第二の信号線群と、
前記第一の信号線群のそれぞれと対応する読み出し回路と、前記第一の信号線群および前記第二の信号線群に対して冗長に配された読み出し回路とを含む、第一の読み出し回路群と、
前記第二の信号線群のそれぞれと対応する読み出し回路と、前記第一の信号線群および前記第二の信号線群に対して冗長に配された読み出し回路とを含む、第二の読み出し回路群と、
前記第一の信号線群の少なくとも一つを、対応する読み出し回路に接続するか、または前記対応する読み出し回路とは異なる読み出し回路に接続するかを切り替え可能な第一のマルチプレクサ群と、
前記第二の信号線群の少なくとも一つを、対応する読み出し回路に接続するか、または前記対応する読み出し回路とは異なる読み出し回路に接続するかを切り替え可能な第二のマルチプレクサ群と、
を備え、
前記第一のマルチプレクサ群のうちの一つと前記第二のマルチプレクサ群のうちの一つとは、第一の信号線または第二の信号線を、対応する読み出し回路に接続するか、または前記対応する読み出し回路とは異なる読み出し回路に接続するかに関して、同一の動作を行い、
前記第一の信号線群のそれぞれは、奇数列の画素列の信号を読み出す信号線であり、
前記第二の信号線群のそれぞれは、偶数列の画素列の信号を読み出す信号線である、
光電変換装置である。
本開示における第八の態様は、
２次元状に配置され、各々に光が入射する複数の画素を含む画素アレイと、
それぞれが前記複数の画素の信号を読み出す、第一の信号線群および第二の信号線群と、前記複数の画素には接続されない配線と、
前記第一の信号線群のそれぞれと対応する読み出し回路と、前記第一の信号線群および前記第二の信号線群に対して冗長に配された読み出し回路とを含む、第一の読み出し回路群と、
第一のマルチプレクサ群と、
を備え、
前記第一のマルチプレクサ群の一つは、前記第一の信号線群の一つと前記配線との一方を選択して前記第一の読み出し回路群のいずれか一つに接続する、
光電変換装置である。
本開示における第九の態様は、
第一の信号線群と、
それぞれが前記第一の信号線群の少なくとも一つからの信号を読み出す第一の読み出し回路群と、
前記第一の信号線群の少なくとも二つから一つを選択する第一のマルチプレクサ群と、
を備え、
第一の読み出し回路の数は第一の信号線よりも多く、
前記第一のマルチプレクサ群のうちの一つは、前記第一の信号線群の一つと前記第一の読み出し回路群の一つに接続する第一のスイッチと、前記第一の信号線群の前記一つと前記第一のマルチプレクサ群の別の一つの第一のマルチプレクサの入力部に接続する第二のスイッチとを有する
信号処理装置である。
第一の信号線群と、
それぞれが前記第一の信号線群の少なくとも一つからの信号を読み出す第一の読み出し回路群と、
前記第一の信号線群の少なくとも二つから一つを選択する第一のマルチプレクサ群と、
を備え、
第一の読み出し回路の数は第一の信号線よりも多く、
前記第一のマルチプレクサ群のうちの一つは、前記第一の信号線群の一つと前記第一の読み出し回路群の一つに接続する第一のスイッチと、前記第一の信号線群の前記一つと前記第一のマルチプレクサ群の別の一つの第一のマルチプレクサの入力部に接続する第二のスイッチとを有する
信号処理装置である。
本発明によれば、複数の冗長列回路を有効に活用可能とすることができる。
以下、実施例に係る光電変換装置について図面を説明しながら説明する。なお、これらの実施例は本発明の説明を目的としたものであり、本発明の範囲をこれら実施例の範囲に限定するものではない。また、各実施例の構成の一部を、他の実施例に適宜組み合わせることができる。
（実施例１）
本実施例の光電変換装置１は、ＣＭＯＳイメージセンサである。図１は実施例１に係る光電変換装置１の模式図である。
本実施例の光電変換装置１は、ＣＭＯＳイメージセンサである。図１は実施例１に係る光電変換装置１の模式図である。
図１において、１００は画素、１１０は画素アレイ、１３０～１３３、５３０は信号線、１４０～１４３、２４０、２４１は電流源、１５０～１５３、２５０、２５１はマルチプレクサ（ＭＵＸ）、１６０～１６３、２６０、２６１は比較器である。また、２００～２０３は列回路、３００、３０１は冗長列回路、７００は制御回路である。
光電変換装置１は、画素アレイ１１０と、画素アレイ１１０から信号を読み出して処理する信号処理装置を含む。信号処理装置は、信号線１３０～１３３、５３０、マルチプレクサ１５０～１５３，２５０，２５１、列回路２００～２０３、冗長列回路３００，３０１、制御回路７００を含んで構成される。
画素アレイ１１０には、入射光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換素子を有する画素１００が２次元状に配置されている。画素アレイ１１０内の１つの画素列のうち偶数行の画素の信号は、信号線１３０～１３３を介してそれぞれマルチプレクサ１５０～１５３に入力される。画素アレイ１１０内の奇数行の画素の信号は、信号線５３０等を介して不図示のマルチプレクサおよび列回路に入力されて処理される。
マルチプレクサ１５０～１５３，２５０，２５１は、複数（本実施例では２つ）の入力ノードＩＮ１，ＩＮ２を有し、制御信号にしたがっていずれか１つを出力する回路である。マルチプレクサ１５０～１５３の入力ノードＩＮ１には対応する信号線１３０～１３３が直接接続される。入力ノードＩＮ２には他のマルチプレクサからの出力が接続される。例えば、マルチプレクサ１５０の入力ノードＩＮ２には、マルチプレクサ１５２の出力が
接続される。言い換えると、入力ノードＩＮ２には他のマルチプレクサを介してＩＮ１に接続された信号線とは別の信号線が接続される。なお、図１に示すように、冗長のマルチプレクサ２５０，２５１については、入力ノードＩＮ１はＧＮＤに接続されている。
接続される。言い換えると、入力ノードＩＮ２には他のマルチプレクサを介してＩＮ１に接続された信号線とは別の信号線が接続される。なお、図１に示すように、冗長のマルチプレクサ２５０，２５１については、入力ノードＩＮ１はＧＮＤに接続されている。
比較器１６０～１６３，２６０，２６１は、画素信号をｒａｍｐ信号と比較する。ｒａｍｐ信号の信号値は時間経過とともにスロープ状あるいはステップ状に変化する。ｒａｍｐ信号と画素信号との大小関係が反転するタイミングで、比較器比較器１６０～１６３，２６０，２６１は出力信号を反転する。列回路２００～２０３，３００，３０１は、ｒａｍｐ信号と画素信号との大小関係が反転するまでの時間に基づいて、画素信号のアナログデジタル変換を行う。アナログ信号である画素信号をデジタル信号として読み出すための回路が、本実施例における読み出し回路に相当する。
本実施例において、奇数画素列の信号線１３０，１３２が第一の信号線群に相当し、偶数画素列の信号線１３１，１３３が第二の信号線群に相当する。また、奇数列の信号線１３０，１３２が直接接続されるマルチプレクサ１５０，１５２が第一のマルチプレクサに相当し、偶数列の信号線１３１，１３３が直接接続されるマルチプレクサ１５１，１５３が第二のマルチプレクサに相当する。また、第一のマルチプレクサに対応する列回路２００，２０２（比較器１６０，１６２）および冗長の列回路３００が第一の読み出し回路群に相当する。第二のマルチプレクサに対応する列回路２０１，２０３（比較器１６１，１６３）および冗長の列回路３０１が第二の読み出し回路群に相当する。第一の読み出し回路は第一の信号線に対応する読み出し回路と冗長構成の読み出し回路を含むので、第一の読み出し回路の数は第一の信号線の数よりも多い。同様に、第二の読み出し回路の数は、第二の信号線の数よりも多い。
図２は、マルチプレクサ１５０～１５３，２５０，２５１の回路例を示す図である。図２において、４００，４１０はスイッチである。スイッチ４００は制御信号Ｓ０～Ｓ２によって導通状態が制御され、スイッチ４１０は制御信号Ｓ０Ｂ～Ｓ２Ｂによって導通状態が制御される。制御信号Ｓ０Ｂ～Ｓ２Ｂは、制御信号Ｓ０～Ｓ２を反転した信号である。そのため、スイッチ４００とスイッチ４１０は互いに相補的に動作する。本実施例では、隣接する画素列に対応する２つのマルチプレクサには、共通の制御信号が入力される。具体的には、マルチプレクサ１５０と１５１に制御信号Ｓ１，Ｓ１Ｂが入力され、マルチプレクサ１５２と１５３に制御信号Ｓ２，Ｓ２Ｂが入力され、マルチプレクサ２５０と２５１に制御信号Ｓ０，Ｓ０Ｂが入力される。制御信号は、制御回路７００から供給される。
マルチプレクサ１５０～１５３，２５０，２５１は、制御信号Ｓ０～Ｓ２，Ｓ０Ｂ～Ｓ２Ｂにより動作を切り替え可能である。制御信号Ｓ０～Ｓ２をハイレベル、制御信号Ｓ０Ｂ～Ｓ２Ｂをローレベルとした場合は、マルチプレクサの入力ＩＮ１に直接接続された信号線を、出力ＯＵＴ１を介して対応する比較器に接続する。マルチプレクサの入力ＩＮ２は、他のマルチプレクサのオフ状態のスイッチ４１０に接続されている。したがって、この動作は、直接接続された信号線を対応する読み出し回路に接続する動作といえる。一方、制御信号Ｓ０～Ｓ２をローレベル、制御信号Ｓ０Ｂ～Ｓ２Ｂをハイレベルとした場合は、マルチプレクサの入力ＩＮ１に直接接続された信号線を他の（図１の回路図上では左側の）マルチプレクサに接続する。このとき、マルチプレクサは、さらに他の（図１の回路図上では右側の）マルチプレクサから入力ＩＮ２を介して信号線が接続されている場合には、この信号線を対応する比較器に接続する。この動作は、直接接続された信号線を他のマルチプレクサを介して読み出し回路に接続する動作といえる。
通常、制御信号Ｓ０～Ｓ２がハイレベル、Ｓ０Ｂ～Ｓ２Ｂがローレベルに設定され、スイッチ４００はオン、スイッチ４１０はオフである。この場合、図１において、マルチプレクサ１５０～１５３の入力ＩＮ１すなわち直接接続された信号線１３０～１３３が、出
力ＯＵＴ１を介して対応する比較器１６０～１６３に接続される。一方、冗長列回路３００、３０１の比較器２６０、２６１には、どの信号線も接続されず、ＧＮＤが接続される。
力ＯＵＴ１を介して対応する比較器１６０～１６３に接続される。一方、冗長列回路３００、３０１の比較器２６０、２６１には、どの信号線も接続されず、ＧＮＤが接続される。
ここで、列回路２００および２０１の少なくとも一方が故障している場合について考える。この時、制御回路７００は、制御信号Ｓ０、Ｓ０Ｂ、Ｓ１、Ｓ１Ｂを反転する。すわなち、制御信号Ｓ０～Ｓ１がローレベル、Ｓ０Ｂ～Ｓ１Ｂがハイレベルに設定される。これにより、信号線１３０を冗長列回路３００の比較器２６０へ接続し、信号線１３１を冗長列回路３０１の比較器２６１へ接続することが可能である。
列回路２０２および２０３の少なくとも一方が故障している場合には、制御回路７００は、制御信号Ｓ０、Ｓ０Ｂ、Ｓ１、Ｓ１Ｂに加えて、制御信号Ｓ２、Ｓ２Ｂも反転させる。すわなち、制御信号Ｓ０～Ｓ２がローレベル、Ｓ０Ｂ～Ｓ２Ｂがハイレベルに設定される。これにより、信号線１３０、１３１、１３２、１３３はそれぞれ、冗長列回路３００の比較器２６０、冗長列回路３０１の比較器２６１、列回路２００の比較器１６０、列回路２０１の比較器１６１へ接続される。
この状態を模式的に示すと、図３のようになる。このように１つの列回路が故障したときに、故障した列回路に対応する列およびそれよりも冗長列回路側の列の画素信号の読み出し先を、マルチプレクサによってシフトさせる。このような構成により、列回路２００～２０３のいずれかに故障があっても、画素アレイ１１０からの信号を正常に読み出すことが可能となり、光電変換装置の歩留りを向上させることが可能となる。
加えて、本実施例の光電変換装置においては、偶奇列毎に、別の列回路構成、駆動を適用することが可能であり、また、その際の画質劣化を抑制することが可能である。以下で、これらの点について説明する。
図１においては奇数列の信号線１３０、１３２は奇数列の冗長列回路３００、もしくは奇数列の列回路２００、２０２の比較器に接続される。一方、偶数列の信号線１３１、１３３は偶数列の冗長列回路３０１、もしくは偶数列の列回路２０１、２０３の比較器に接続される。このように、列回路に偶数列と奇数列のいずれの画素信号が入力されるかは固定されている。換言すると、本実施例の光電変換装置は、奇数列の信号線群（信号線１３０、１３２）に接続された第一のマルチプレクサ群（１５０、１５２）と、偶数列の信号線群（信号線１３１、１３３）に接続された第二のマルチプレクサ群（１５１、１５３）との２系統のマルチプレクサ群を備える。回路構成上、第一のマルチプレクサの選択動作は、第二のマルチプレクサの選択動作に対して独立に実行可能である。例えば、第二のマルチプレクサ１５１が信号線１３１を比較器１６１と比較器２６１のいずれに接続しているかに関わらず、第一のマルチプレクサ１５０は信号線１３０を比較器１６０と比較器２６０とのいずれに接続することも可能である。同時に、第二のマルチプレクサの選択動作は、第一のマルチプレクサの選択動作に対して独立に実行可能である。上述とは逆に、第一のマルチプレクサ１５０が信号線１３０を比較器１６０と比較器２６０とのいずれに接続しているかに関わらず、第二のマルチプレクサ１５１は信号線１３１を比較器１６１と比較器２６１のどちらにも接続することが可能である。このような構成により、複数の信号線の接続先をまとめてシフトすることが可能である。したがって、偶数列と奇数列の画素信号に対して異なる動作をさせる場合であっても、偶数列と奇数列の列回路の動作を切り替える必要がなく、故障時の救済が容易である。
図１においては、冗長列回路３００および列回路２００、２０２と、冗長列回路３０１および列回路２０１、２０３とには、異なる制御線が接続され異なる制御信号が入力される。冗長列回路３００および列回路２００、２０２には制御信号ｃｏｎｔ１が入力される
。冗長列回路３０１および列回路２０１、２０３には制御信号ｃｏｎｔ２が入力されている。よって、ｃｏｎｔ１／２が消費電流値を制御するバイアス線である場合には、偶奇列別に、電流源１４０～１４３、２４０、２４１の電流値を異ならせる、あるいは比較器１６０～１６３、２６０、２６１の電流値を異ならせることが可能となる。電流源あるいは比較器の電流値を異ならせることで、例えば緑色画素のみ電流値を大きくしてノイズの影響の大きい緑色画素のみノイズを低減しつつ全体の消費電力を抑制するといった制御が可能である。ｃｏｎｔ１／２が動作のオンオフを切り替えるパワーセーブの制御線である場合には、偶奇列別に、電流源１４０～１４３、２４０、２４１のパワーセーブのタイミングを異ならせることが可能となる。あるいは比較器１６０～１６３、２６０、２６１のパワーセーブのタイミングを異ならせることが可能となる。また、ｃｏｎｔ１／２が比較器１６０～１６３、２６０、２６１のリセット動作を制御する制御線である場合は、偶奇列別に、比較器１６０～１６３、２６０、２６１のリセットのタイミングを異ならせることが可能となる。パワーセーブやリセットが全ての比較器において同時に行われると電源電圧変動の問題が生じるおそれがあるが、タイミングをずらすことでこの問題を回避できる。
。冗長列回路３０１および列回路２０１、２０３には制御信号ｃｏｎｔ２が入力されている。よって、ｃｏｎｔ１／２が消費電流値を制御するバイアス線である場合には、偶奇列別に、電流源１４０～１４３、２４０、２４１の電流値を異ならせる、あるいは比較器１６０～１６３、２６０、２６１の電流値を異ならせることが可能となる。電流源あるいは比較器の電流値を異ならせることで、例えば緑色画素のみ電流値を大きくしてノイズの影響の大きい緑色画素のみノイズを低減しつつ全体の消費電力を抑制するといった制御が可能である。ｃｏｎｔ１／２が動作のオンオフを切り替えるパワーセーブの制御線である場合には、偶奇列別に、電流源１４０～１４３、２４０、２４１のパワーセーブのタイミングを異ならせることが可能となる。あるいは比較器１６０～１６３、２６０、２６１のパワーセーブのタイミングを異ならせることが可能となる。また、ｃｏｎｔ１／２が比較器１６０～１６３、２６０、２６１のリセット動作を制御する制御線である場合は、偶奇列別に、比較器１６０～１６３、２６０、２６１のリセットのタイミングを異ならせることが可能となる。パワーセーブやリセットが全ての比較器において同時に行われると電源電圧変動の問題が生じるおそれがあるが、タイミングをずらすことでこの問題を回避できる。
また、本実施例では遠くの画素からのクロストークの発生による画質劣化を抑制している。列回路２０２もしくは２０３が故障している場合の図３に対して、別の実施例を図４に示す。列回路２０３が故障している場合には、図４のように偶数列の信号線１３１、１３３の読み出し先のみをシフトすることでも画素信号の読み出しは可能である。また、同時に列回路２００、２０２のいずれかが故障している場合にも対応できる。このような構成により、列回路２００～２０３のいずれかに故障があっても、画素アレイ１１０からの信号を正常に読み出すことが可能となり、光電変換装置の歩留りを向上させることが可能となる。
しかし、図４においては、信号線１３０が入力される列回路２００の隣の列回路２０１に、信号線１３０から離れた位置の信号線１３３が入力されている。これによって、列回路間にクロストークがある場合に、離れた信号線１３０と１３３の間でクロストークが生じてしまう。離れた場所へのクロストークは画像として目立ちやすい。
図３に示した実施例では、偶奇列での同時シフトを行うことにより、クロストークが発生してもその影響は隣接画素列に限定されるので、このような画質劣化の抑制も可能となっている。
なお、本実施例では、信号線や列回路を偶数列と奇数列の２列で１グループとしているが、３列以上で１グループとしても構わない。この場合、この場合、冗長の列回路を３つ以上配置し、かつ、グループ内のいずれかの列回路が故障した場合に全ての信号線をシフトさせる。
（実施例１の変形例１）
実施例１では、隣接する列に対応する２つのマルチプレクサ（例えば１５０と１５１）に共通の制御信号が制御回路７００から入力され、当該２つのマルチプレクサは同一の動作を行う。しかしながら、制御回路７００は、各マルチプレクサに対して個別の制御信号を入力しても構わない。本変形例においても、故障した列回路が１つある場合には、実施例１と同様に偶奇列を同時にシフトさせる（図３）ことで、上記と同様の効果が得られる。もちろん、本変形例において、故障した列回路が１つである場合に、図４のように偶奇列の一方のみをシフトさせてもよい。
実施例１では、隣接する列に対応する２つのマルチプレクサ（例えば１５０と１５１）に共通の制御信号が制御回路７００から入力され、当該２つのマルチプレクサは同一の動作を行う。しかしながら、制御回路７００は、各マルチプレクサに対して個別の制御信号を入力しても構わない。本変形例においても、故障した列回路が１つある場合には、実施例１と同様に偶奇列を同時にシフトさせる（図３）ことで、上記と同様の効果が得られる。もちろん、本変形例において、故障した列回路が１つである場合に、図４のように偶奇列の一方のみをシフトさせてもよい。
さらに、本変形例では、故障した列回路が偶数列と奇数列にそれぞれ１つずつである場合には、偶数列と奇数列をそれぞれ異なるシフトをさせることにより救済が可能である。
例えば、奇数列の列回路２００と偶数列の列回路２０３が故障した場合を考える。このとき、偶数列の信号線１３１，１３３の読み出し先をシフトさせて列回路３０１，２０１を用いて読み出す。一方、奇数列の信号線に関しては、信号線１３２の読み出し先はシフトせずに列回路２０２で読み出し、信号線１３１の読み出し先をシフトさせて列回路３００を用いて読み出す。
例えば、奇数列の列回路２００と偶数列の列回路２０３が故障した場合を考える。このとき、偶数列の信号線１３１，１３３の読み出し先をシフトさせて列回路３０１，２０１を用いて読み出す。一方、奇数列の信号線に関しては、信号線１３２の読み出し先はシフトせずに列回路２０２で読み出し、信号線１３１の読み出し先をシフトさせて列回路３００を用いて読み出す。
上述の制御を可能としているのは、本実施例の光電変換装置は、第一のマルチプレクサ群（１５０、１５２）と、第二のマルチプレクサ群（１５１、１５３）との２系統のマルチプレクサ群を備える点である。第一のマルチプレクサの選択動作は、第二のマルチプレクサの選択動作に対して独立に行われる。同時に、第二のマルチプレクサの選択動作は、第一のマルチプレクサの選択動作に対して独立に行われる。そのため、一方の系統においてのみ、接続先のシフトを行うことが可能である。
以上、本変形例によれば、２つの列回路が故障した場合でも不良を救済できる可能性が向上し、歩留まり向上の効果が得られる。
（実施例１の変形例２）
図１に示す構成は、一例に過ぎず、上述のような偶奇列での同時シフトが可能であれば、マルチプレクサ１５０～１５３、２５０、２５１はどのような構成でも構わない。
図１に示す構成は、一例に過ぎず、上述のような偶奇列での同時シフトが可能であれば、マルチプレクサ１５０～１５３、２５０、２５１はどのような構成でも構わない。
例えば、図５に、４つの入力から１つを選んで出力につなぐマルチプレクサを用いた光電変換装置を示す。この例では、マルチプレクサ１５０～１５３、２５０、２５１のそれぞれが、信号線１３０～１３３の全部に接続される。マルチプレクサ１５０～１５３、２５０、２５１のそれぞれが、信号線１３０～１３３の１つを選択して、対応する比較器１６０～１６３、２６０、２６１に接続する。すなわち、各マルチプレクサは、信号線１３０～１３３にそれぞれ接続された入力ＩＮ１～ＩＮ４を備える。また、各マルチプレクサの出力は比較器に接続される。このような構成により、全ての信号線１３０～１３３は、全ての冗長列回路３００、３０１およびすべての列回路２００～２０３の比較器に接続可能となっている。したがって、図５に示された光電変換装置は、図３と同じ駆動を行うことも可能となっている。この例では、ｃｏｎｔ１／２の駆動を揃えて偶奇列で駆動を揃える場合は、奇数列の信号線を偶数列の列回路に、偶数列の信号線を奇数列の列回路に入力することも可能である。
本変形例において、各マルチプレクサは、他のマルチプレクサの選択動作に関わらず、複数の信号線１３０～１３３から１つを選択して、当該選択された信号線を対応する比較器に接続することが可能である。すなわち、各マルチプレクサは独立した選択動作を行うことができる。
また、光電変換装置１が有する画素列（信号線）をいくつかのブロックに分割して、ブロックごとに図５に示す構成を採用してもよい。すなわち、ブロックごとに冗長回路を複数用意し、ブロック内の全ての信号線を全てのマルチプレクサに入力して全ての列回路に接続可能としてもよい。必要な冗長回路の数が増えるが、上記と同様の効果が得られる。
また、偶奇列での同時シフトのみを実現する目的であれば、図５のように全てのマルチプレクサに全ての信号線を入力する必要はない。例えば、奇数列のマルチプレクサ２００，２０２，３００に奇数列の信号線１３０，１３２を入力し、偶数列のマルチプレクサ２０１，２０３，３０１に偶数列の信号線１３２，１３３を入力する構成を採用可能である。このような構成によっても、図３と同じ駆動が可能である。
（実施例２）
図６は、実施例２に係る光電変換装置（ＣＭＯＳイメージセンサ）２の模式図を示す。以下では、実施例１との相違点について主に説明する。ここで言及しない構成については、実施例１の説明がすべて援用される。実施例１では、隣り合う２つの列の信号線に対して、一方の信号線からの信号を入力する列回路をシフトする際に、他方の信号線からの信号を入力する列回路をあわせてシフトする例を示した。本実施例では、同一列の異なる行の画素からの画素信号を読み出す２本の信号線に対して、一方の信号線からの信号が入力される列回路をシフトする際に、他方の信号線からの信号が入力される列回路もあわせてシフトする例を示す。
図６は、実施例２に係る光電変換装置（ＣＭＯＳイメージセンサ）２の模式図を示す。以下では、実施例１との相違点について主に説明する。ここで言及しない構成については、実施例１の説明がすべて援用される。実施例１では、隣り合う２つの列の信号線に対して、一方の信号線からの信号を入力する列回路をシフトする際に、他方の信号線からの信号を入力する列回路をあわせてシフトする例を示した。本実施例では、同一列の異なる行の画素からの画素信号を読み出す２本の信号線に対して、一方の信号線からの信号が入力される列回路をシフトする際に、他方の信号線からの信号が入力される列回路もあわせてシフトする例を示す。
図６において、１つの画素列に対して信号線を４本有しており、４行分の画素１００の信号を同時に読み出すことが可能となっている。例えば、１つの画素列の偶数行の画素信号は１つおきに信号線１３０，１３１を介してマルチプレクサ１５０，１５１に入力される。例えば、図６において一番上の行を１行目とすると、４行目、８行目、１２行目の画素信号は、信号線１３０を介して、マルチプレクサ１５０に入力される。また、２行目、６行目、１０行目の画素信号は、信号線１３０を介して、マルチプレクサ１５０に入力される。ここで、マルチプレクサ１５０，１５１は同一の制御信号Ｓ１，Ｓ１Ｂによって制御される。その他の画素列の信号も同様に、信号線１３２～１３７を介してマルチプレクサ１５２～１５７に入力される。同一の画素列に対応する２つのマルチプレクサは同一の制御信号Ｓ２～Ｓ４，Ｓ２Ｂ～Ｓ４Ｂによって制御される。本実施例においても、各マルチプレクサには図２に示された回路例が適用される。
また、本実施例では、偶数列および奇数列に対応する列回路は、共通の制御を行うことを想定する。したがって、全ての列回路２００～２０３および冗長列回路３００に入力される制御信号ｃｏｎｔは同一である。図１のように、偶数列および奇数列に対応する列回路に対して、互いに異なる制御を行ってもよい。
なお、図６においては、図１等とは異なり、列回路がマルチプレクサを含むように記載しているが、マルチプレクサが列回路に含まれると捉えてもよいし列回路に含まれないと捉えてもよい。図１では列回路がマルチプレクサを含まないと捉えており、図６では列回路がマルチプレクサと読み出し回路を含んで構成されると捉えている。
本実施例において、各画素列の信号線１３０，１３２，１３４，１３６が第一の信号線群に相当し、信号線１３２，１３３，１３５，１３７が第二の信号線群に相当する。このように、本実施例では、第一の信号線と第二の信号線は、同一画素列の異なる行の画素の信号を読み出す信号線である。また、第一の信号線１３０，１３２，１３４，１３６が直接接続されるマルチプレクサ１５０，１５２，１５４，１５６が第一のマルチプレクサに相当する。第二の信号線１３１，１３３，１３５，１３７が直接接続されるマルチプレクサ１５１，１５３，１５５，１５７が第二のマルチプレクサに相当する。また、第一のマルチプレクサ１５０，１５２，１５４，１５６に対応する比較器１６０，１６２，１６４，１６６、および冗長の列回路３００に含まれる比較器が第一の読み出し回路群に相当する。第二のマルチプレクサ１５１，１５３に対応する比較器１６１，１６３，１６５，１６７および冗長の列回路３０１に含まれる比較器が第二の読み出し回路群に相当する。第一の読み出し回路は第一の信号線に対応する読み出し回路と冗長構成の読み出し回路を含むので、第一の読み出し回路の数は第一の信号線の数よりも多い。同様に、第二の読み出し回路の数は、第二の信号線の数よりも多い。
通常、制御信号Ｓ０～Ｓ４がハイレベル、Ｓ０Ｂ～Ｓ４Ｂがローレベルに設定され、スイッチ４００はオン、スイッチ４１０はオフである。この場合、図１において、マルチプレクサ１５０～１５７の入力ＩＮ１、すなわち、直接接続された信号線１３０～１３７が、それぞれ、出力ＯＵＴ１を介して対応する比較器１６０～１６７に接続される。一方、
冗長列回路３０の比較器２６０、２６１には、どの信号線も接続されず、ＧＮＤが接続される。
冗長列回路３０の比較器２６０、２６１には、どの信号線も接続されず、ＧＮＤが接続される。
ここで、列回路２００中の比較器１６０が故障している場合について考える。この時、制御回路７００は、制御信号Ｓ０，Ｓ０Ｂ，Ｓ１，Ｓ１Ｂを反転する。すなわち、制御信号Ｓ０～Ｓ１がローレベル、Ｓ０Ｂ～Ｓ１Ｂがハイレベルに設定される。これにより、信号線１３０を冗長列回路３００の比較器２６０へ接続することが可能である。したがって、画素アレイ１１０からの信号を正常に読み出すことが可能となり、光電変換装置の歩留りを向上させることが可能となる。
本実施例では、故障している比較器１６０に対応する信号線１３０が冗長列回路３００の比較器２６１に接続される。加えて、信号線１３０に関連する（ペアとなっている）信号線１３１も冗長列回路３００の比較器２６１に接続される。すなわち、１つの画素列の複数の信号線が同時にシフトされる。こうすることにより、以下に示すように、画質劣化を抑制することが可能となる。仮に、信号線１３０のみを冗長列回路３００の比較器２６０へ接続する場合には、冗長列回路３００と列回路２００中では、それぞれ１つの比較器のみが信号線と接続され、比較動作を行うことになる。これは、列回路２０１、２０２、２０３と異なる動作となり、画像に段差を生じる要因となりうる。本実施例では、このような画像劣化を抑制することが可能となっている。
本実施形態では、１つの列回路に２つの読み出し回路を備える構成を示しているが、１つの列回路に３つ以上の読み出し回路が備えられていてもよい。
（実施例３）
図７は、実施例３に係る光電変換装置（ＣＭＯＳイメージセンサ）３の模式図を示す。以下では、実施例２との相違点について主に説明する。ここで言及しない構成については、実施例１または実施例２の説明がすべて援用される。図７においては、１つの画素列に対して信号線を１２本有しており、１２行分の画素１００の信号を同時に読み出すことが可能となっている。１つの画素列の１２本の信号線のうち、１行おきの６個の画素に接続された６本の信号線１３０～１３５が、列回路２００のマルチプレクサ１５０～１５５に接続される。他の６本の信号線５３０～５３５は不図示のマルチプレクサに入力される。また、画素の図示を省略しているが、同じ行の別の６個の画素に接続された６本の別の信号線が、列回路２０１のマルチプレクサに接続される。
図７は、実施例３に係る光電変換装置（ＣＭＯＳイメージセンサ）３の模式図を示す。以下では、実施例２との相違点について主に説明する。ここで言及しない構成については、実施例１または実施例２の説明がすべて援用される。図７においては、１つの画素列に対して信号線を１２本有しており、１２行分の画素１００の信号を同時に読み出すことが可能となっている。１つの画素列の１２本の信号線のうち、１行おきの６個の画素に接続された６本の信号線１３０～１３５が、列回路２００のマルチプレクサ１５０～１５５に接続される。他の６本の信号線５３０～５３５は不図示のマルチプレクサに入力される。また、画素の図示を省略しているが、同じ行の別の６個の画素に接続された６本の別の信号線が、列回路２０１のマルチプレクサに接続される。
本実施例において、奇数列の画素列の信号線１３０～１３５が第一の信号線群に相当し、偶数列の画素列の信号線が第二の信号線群に相当する。また、奇数列の信号線１３０～１３５が直接接続されるマルチプレクサ１５０～１５５が第一のマルチプレクサに相当し、偶数列の信号線が直接接続されるマルチプレクサ（例えば列回路２０１のマルチプレクサ）が第二のマルチプレクサに相当する。また、第一のマルチプレクサ１５０～１５５に対応する比較器１６０～１６５が第一の読み出し回路群に相当し、第二のマルチプレクサに対応する比較器が第二の読み出し回路群に相当する。
なお、本実施例において、実施例２と同様に、例えば、信号線１３０と同じ行の各画素列の信号線が第一の信号線群に相当し、信号線１３１と同じ行の各画素列の信号線が第二の信号線群に相当すると捉えることもできる。このような捉え方をした場合、マルチプレクサ１５０が第一のマルチプレクサに相当し、マルチプレクサ１５１が第二のマルチプレクサに相当する。また、比較器１６０が第一の読み出し回路に相当し、比較器１６１が第二の読み出し回路に相当する。
また、本実施例において、信号線１３０と同じ行の奇数画素列の信号線が第一の信号線
群に相当し、信号線１３１と同じ行の奇数画素列の信号線が第二の信号線群に相当すると捉えることができる。また、信号線１３０と同じ行の偶数画素列の信号線が第三の信号線群に相当し、信号線１３１と同じ行の偶数画素列の信号線が第四の信号線群に相当すると捉えることができる。このような捉え方をした場合、マルチプレクサ１５０が第一のマルチプレクサに相当し、マルチプレクサ１５１が第二のマルチプレクサに相当する。マルチプレクサ１５０’が第三のマルチプレクサに相当し、マルチプレクサ１５１’が第四のマルチプレクサに相当する。また、比較器１６０が第一の読み出し回路に相当し、比較器１６１が第二の読み出し回路に相当し、比較器１６０’が第三の読み出し回路に相当し、比較器１６１’が第四の読み出し回路に相当する。
群に相当し、信号線１３１と同じ行の奇数画素列の信号線が第二の信号線群に相当すると捉えることができる。また、信号線１３０と同じ行の偶数画素列の信号線が第三の信号線群に相当し、信号線１３１と同じ行の偶数画素列の信号線が第四の信号線群に相当すると捉えることができる。このような捉え方をした場合、マルチプレクサ１５０が第一のマルチプレクサに相当し、マルチプレクサ１５１が第二のマルチプレクサに相当する。マルチプレクサ１５０’が第三のマルチプレクサに相当し、マルチプレクサ１５１’が第四のマルチプレクサに相当する。また、比較器１６０が第一の読み出し回路に相当し、比較器１６１が第二の読み出し回路に相当し、比較器１６０’が第三の読み出し回路に相当し、比較器１６１’が第四の読み出し回路に相当する。
本実施例では、実施例１と同様に、偶奇列の列回路で個別の制御信号ｃｏｎｔ１，ｃｏｎｔ２を使用している。また、隣接する画素列に対応する２つの列回路２００と２０１内の全てのマルチプレクサに対して、共通の制御信号Ｓ０，Ｓ０Ｂが制御回路７００から入力される。同様に、２つの列回路２０２，２０３内の全てのマルチプレクサに対して、共通の制御信号Ｓ１，Ｓ１Ｂが入力され、冗長列回路３００，３０１内の全てのマルチプレクサに対して、共通の制御信号Ｓ０，Ｓ０Ｂが入力される。
ここで、列回路２００中の比較器１６０が故障している場合について考える。この時、制御回路７００は、制御信号Ｓ０，Ｓ０Ｂ，Ｓ１，Ｓ１Ｂを反転する。すなわち、制御信号Ｓ０～Ｓ１がローレベル、Ｓ０Ｂ～Ｓ１Ｂがハイレベルに設定される。これにより、信号線１３０を冗長列回路３００の比較器２６０へ接続することが可能である。これにより、画素アレイ１１０からの信号を正常に読み出すことが可能となり、光電変換装置の歩留りを向上させることが可能となる。
本実施例では、信号線１３１～１３５も冗長列回路３００の比較器２６１～２６５へ接続することで、実施例２と同様に、列回路中で動作する比較器の数を揃えることにより、画質劣化を抑制することが可能となる。また、信号線１３０～１３５をシフトして冗長列回路３００中の比較器へ接続すると同時に、列回路２０１のマルチプレクサに接続された信号線群もシフトして、冗長列回路３０１中の比較器へと接続される。このように、隣接する画素列に対応する複数の信号線、言い換えると隣接する列回路に入力される複数の信号線、をまとめてシフトする。これにより、実施例１と同様に、離れた場所へのクロストークを抑制し、画質劣化を抑制することが可能となる。また、偶数列と奇数列の画素列に対して異なる処理を実施することが容易となる。
（実施例４）
図８は、実施例４に係る光電変換装置の模式図を示す。以下では、実施例１との相違点について主に説明する。ここで言及しない構成については、実施例１から実施例３の説明がすべて援用される。図８の光電変換装置は、スイッチ４５０、４５１を有する。スイッチ４５０，４５１は、それぞれ隣接する２つの信号線を接続する。具体的には、スイッチ４５０は信号線１３０と１３１を接続し、スイッチ４５１は信号線１３２と１３３を接続する。スイッチ４５０，４５１の接続状態は、制御信号ａｄｄによって制御される。
図８は、実施例４に係る光電変換装置の模式図を示す。以下では、実施例１との相違点について主に説明する。ここで言及しない構成については、実施例１から実施例３の説明がすべて援用される。図８の光電変換装置は、スイッチ４５０、４５１を有する。スイッチ４５０，４５１は、それぞれ隣接する２つの信号線を接続する。具体的には、スイッチ４５０は信号線１３０と１３１を接続し、スイッチ４５１は信号線１３２と１３３を接続する。スイッチ４５０，４５１の接続状態は、制御信号ａｄｄによって制御される。
本実施例では、スイッチ４５０，４５１を備えることにより、異なる画素列間での信号の加算をすることが可能となる。また、該加算動作は、冗長列回路３００、３０１の使用か不使用かによって変化しないため、容易に加算動作を実現することが可能である。
図９に画素１００の回路の一例を示す。また、加算時と非加算時の画素１００の動作波形例を図１０に示す。図９において、１０はフローティングディフュージョン、２０はフォトダイオード、２１はソースフォロワトランジスタ、２２は選択トランジスタ、２３はリセットトランジスタ、２４は転送トランジスタである。選択トランジスタ２２のゲート
には制御信号ＳＥＬの配線が接続されている。該配線は同一の画素行で共通となる。また、リセットトランジスタ２３のゲートには制御信号ＲＥＳの配線が接続されている。該配線は同一の画素行で共通となる。また、転送トランジスタ２４のゲートには制御信号ＴＸの配線が接続されている。該配線は同一の画素行で共通となる。
には制御信号ＳＥＬの配線が接続されている。該配線は同一の画素行で共通となる。また、リセットトランジスタ２３のゲートには制御信号ＲＥＳの配線が接続されている。該配線は同一の画素行で共通となる。また、転送トランジスタ２４のゲートには制御信号ＴＸの配線が接続されている。該配線は同一の画素行で共通となる。
図１０において、時刻ｔ０に制御信号ＳＥＬはハイレベルとなっている。信号出力を行う画素行では、これにより、選択トランジスタ２２が導通状態となる。よって、ソースフォロワトランジスタ２１は、列回路中の電流源とソースフォロワを構成する。この状態でリセットトランジスタ２３をオンオフ（時刻ｔ０～ｔ１）することにより、フローティングディフュージョン１０がリセットされ、画素１００はリセットレベルの出力状態となる。図１０において、「信号線１３０」、「信号線１３１」で示す波形が非加算時の各信号線の動作波形例である。リセットレベルに差があるのは、主に、ソースフォロワトランジスタ２１の閾値の差などの固定パターンノイズやリセット時のランダムノイズによるものである。一方、「加算時」で示す波形は、スイッチ４５０をオンすることにより、両信号線を接続する際の波形例である。加算により、リセットレベルは両者の平均的な値となる。時刻ｔ２からＲＡＭＰ信号がスロープダウンする。ＲＡＭＰ信号のレベルが信号線のリセットレベルとほぼ等しくなるまでの時間、すなわち図中で２つの波形が交差するまでの時間を図８の列回路中の比較器とカウンタ（不図示）で計測することにより、リセットレベルのＡＤ変換を行う。その後、転送トランジスタ２４をオンオフ（時刻ｔ４～ｔ５）することにより、フォトダイオード２０に蓄積された負電荷がフローティングディフュージョン１０へ転送され、電荷量に応じて、フローティングディフュージョン１０の電位が低下する。これに応じて、信号線の電位が低下する。図１０では信号線１３０の信号の波形は、ダークの場合（入射光による電子が生じていない場合）の例を表しており、時刻ｔ４～ｔ５に電位の変化はない。これに対して、信号線１３１の信号の波形は、明時（入射光によりある量の電子が生じている場合）の例を示しており、時刻ｔ４～ｔ５にかけて電位が低下している。加算時には、両者の平均的な信号が得られる。時刻ｔ６～ｔ７にかけて再度、ＲＡＭＰがスロープダウンすることにより、信号レベルのＡＤ変換を行う。尚、信号レベルとリセットレベルのＡＤ変換結果の差分を行うことにより、ソースフォロワトランジスタ２１の閾値ばらつきなどに起因するノイズは除去されうる。
以上のように、スイッチ４５０をオン状態とすると、信号線１３０に接続される画素１００の信号と信号線１３１に接続される画素１００の信号が、平均化されて信号線１３０および１３１上に現れる。列回路２００、２０１中に故障が無い場合は、該信号は比較器１６０、１６１に入力される。列回路２００、２０１中に故障がある場合は、Ｓ０、Ｓ０Ｂ、Ｓ１、Ｓ１Ｂを反転させることで、該信号は比較器２６０、２６１に入力される。いずれの場合も同様なスイッチ４５０の動作により、加算を行うことが可能となっている。よって、図８に示す加算の方式は容易に実装することが可能であるというメリットがある。
尚、スイッチ４５０の動作により算を行うときは、２つのマルチプレクサ１５０、１５１に同じ信号が入力される。そこで、ｃｏｎｔ１／２を列回路２００～２０３、冗長列回路３００、３０１のパワーセーブを制御する信号とし、偶奇列のどちらかをパワーセーブ状態とし、消費電力を低減することも可能である。本実施例のようにマルチプレクサを制御することにより、偶奇列が同時にシフトされる。そのため、シフトの有無にかかわらず同じパワーセーブ制御を行えばよいため、パワーセーブの制御が容易である。
また、スイッチ４５０、４５１はパルス的にオンオフを変化させて使用することも可能である。この時も、冗長列回路３００、３０１の使用か不使用かにより動作を変更することなく実施可能である。そのような動作の波形例を図１１に示す。例えば、図１１のように時刻ｔ０～ｔ１のＲＥＳのハイにする期間のみスイッチ４５０、４５１をオンとするよ
うに制御信号ＡＤＤをハイレベルとしても構わない。
うに制御信号ＡＤＤをハイレベルとしても構わない。
複数の画素のソースフォロワトランジスタ２１で信号線を駆動できるため、高速化が見込める。例えば、前の画素信号の読み出し時に、図１０で説明したように信号線１３０の電位が低くなっている場合がある。リセットレベルの信号を信号線１３０に出力するため、信号線１３０に接続された画素のソースフォロワトランジスタ２１が信号線１３０に電流を供給する。ここで、スイッチ４５０がオンであることにより、信号線１３１に接続された画素のソースフォロワトランジスタ２１からの電流も信号線１３０に供給される。結果、信号線１３０の充放電が高速化され、信号線１３０の電位は早期にリセットレベルにセトリングする。この場合、スイッチ４５０がオフとなる時刻ｔ１では、垂直線１３０、１３１の電位は同電位であるが、時刻ｔ１以降で各々のリセットレベルへとセトリングしていく。
（実施例５）
本発明の実施例５による撮像システムについて、図１２を用いて説明する。図１２は、本実施例による撮像システムの概略構成を示すブロック図である。
本発明の実施例５による撮像システムについて、図１２を用いて説明する。図１２は、本実施例による撮像システムの概略構成を示すブロック図である。
上記実施例１～４で述べた光電変換装置（ＣＭＯＳイメージセンサ）は、種々の撮像システムに適用可能である。適用可能な撮像システムとしては、特に限定されるものではないが、例えば、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星、医療用カメラなどの各種の機器が挙げられる。また、レンズなどの光学系と固体撮像装置（光電変換装置）とを備えるカメラモジュールも、撮像システムに含まれる。図１２にはこれらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
撮像システム２０００は、図１２に示すように、撮像装置２００１、撮像光学系２００２、ＣＰＵ２０１０、レンズ制御部２０１２、撮像装置制御部２０１４、画像処理部２０１６、絞りシャッター制御部２０１８を備える。撮像システム２０００は、また、表示部２０２０、操作スイッチ２０２２、記録媒体２０２４を備える。
撮像光学系２００２は、被写体の光学像を形成するための光学系であり、レンズ群、絞り２００４等を含む。絞り２００４は、その開口径を調節することで撮影時の光量調節を行なう機能を備えるほか、静止画撮影時には露光秒時調節用シャッターとしての機能も備える。レンズ群及び絞り２００４は、光軸方向に沿って進退可能に保持されており、これらの連動した動作によって変倍機能（ズーム機能）や焦点調節機能を実現する。撮像光学系２００２は、撮像システムに一体化されていてもよいし、撮像システムへの装着が可能な撮像レンズでもよい。
撮像光学系２００２の像空間には、その撮像面が位置するように撮像装置２００１が配置されている。撮像装置２００１は、実施例１～４で説明した固体撮像装置（光電変換装置）であり、ＣＭＯＳセンサ（画素部）とその周辺回路（周辺回路領域）とを含んで構成される。撮像装置２００１は、複数の光電変換部を有する画素が２次元配置され、これらの画素に対してカラーフィルタが配置されることで、２次元単板カラーセンサを構成している。撮像装置２００１は、撮像光学系２００２により結像された被写体像を光電変換し、画像信号や焦点検出信号として出力する。
レンズ制御部２０１２は、撮像光学系２００２のレンズ群の進退駆動を制御して変倍操作や焦点調節を行うためのものであり、その機能を実現するように構成された回路や処理装置により構成されている。絞りシャッター制御部２０１８は、絞り２００４の開口径を変化して（絞り値を可変として）撮影光量を調節するためのものであり、その機能を実現
するように構成された回路や処理装置により構成される。
するように構成された回路や処理装置により構成される。
ＣＰＵ２０１０は、カメラ本体の種々の制御を司るカメラ内の制御装置であり、演算部、ＲＯＭ、ＲＡＭ、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ、通信インターフェイス回路等を含む。ＣＰＵ２０１０は、ＲＯＭ等に記憶されたコンピュータプログラムに従ってカメラ内の各部の動作を制御し、撮像光学系２００２の焦点状態の検出（焦点検出）を含むＡＦ、撮像、画像処理、記録等の一連の撮影動作を実行する。ＣＰＵ２０１０は、信号処理部でもある。
撮像装置制御部２０１４は、撮像装置２００１の動作を制御するとともに、撮像装置２００１から出力された信号をＡ／Ｄ変換してＣＰＵ２０１０に送信するためのものであり、それら機能を実現するように構成された回路や制御装置により構成される。Ａ／Ｄ変換機能は、撮像装置２００１が備えていてもかまわない。画像処理部２０１６は、Ａ／Ｄ変換された信号に対してγ変換やカラー補間等の画像処理を行って画像信号を生成する処理装置であり、その機能を実現するように構成された回路や制御装置により構成される。表示部２０２０は、液晶表示装置（ＬＣＤ）等の表示装置であり、カメラの撮影モードに関する情報、撮影前のプレビュー画像、撮影後の確認用画像、焦点検出時の合焦状態等を表示する。操作スイッチ２０２２は、電源スイッチ、レリーズ（撮影トリガ）スイッチ、ズーム操作スイッチ、撮影モード選択スイッチ等で構成される。記録媒体２０２４は、撮影済み画像等を記録するためのものであり、撮像システムに内蔵されたものでもよいし、メモリカード等の着脱可能なものでもよい。
このようにして、実施形態１，２による撮像装置２００１を適用した撮像システム２０００を構成することにより、高性能の撮像システムを実現することができる。
（実施例６）
本発明の実施例６による撮像システム及び移動体について、図１３Ａ及び図１３Ｂを用いて説明する。図１３Ａ及び図１３Ｂは、本実施例による撮像システム及び移動体の構成を示す図である。
本発明の実施例６による撮像システム及び移動体について、図１３Ａ及び図１３Ｂを用いて説明する。図１３Ａ及び図１３Ｂは、本実施例による撮像システム及び移動体の構成を示す図である。
図１３Ａは、車載カメラに関する撮像システム２１００の一例を示したものである。撮像システム２１００は、撮像装置２１１０を有する。撮像装置２１１０は、上述の実施形態１，２に記載の固体撮像装置（光電変換装置）のいずれかである。撮像システム２１００は、画像処理部２１１２と視差取得部２１１４を有する。画像処理部２１１２は、撮像装置２１１０により取得された複数の画像データに対し、画像処理を行う処理装置である。視差取得部２１１４は、撮像装置２１１０により取得された複数の画像データから視差（視差画像の位相差）の算出を行う処理装置である。また、撮像システム２１００は、算出された視差に基づいて対象物までの距離を算出する処理装置である距離取得部２１１６と、算出された距離に基づいて衝突可能性があるか否かを判定する処理装置である衝突判定部２１１８と、を有する。ここで、視差取得部２１１４や距離取得部２１１６は、対象物までの距離情報等の情報を取得する情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部２１１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。上述の処理装置は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールに基づいて演算を行う汎用のハードウェアによって実現されてもよい。また、処理装置はＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
撮像システム２１００は、車両情報取得装置２１２０と接続されており、車速、ヨーレ
ート、舵角などの車両情報を取得することができる。また、撮像システム２１００は、衝突判定部２１１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ２１３０が接続されている。すなわち、制御ＥＣＵ２１３０は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム２１００は、衝突判定部２１１８での判定結果に基づいて、ドライバーへ警報を発する警報装置２１４０とも接続されている。例えば、衝突判定部２１１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ２１３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置２１４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
ート、舵角などの車両情報を取得することができる。また、撮像システム２１００は、衝突判定部２１１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ２１３０が接続されている。すなわち、制御ＥＣＵ２１３０は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム２１００は、衝突判定部２１１８での判定結果に基づいて、ドライバーへ警報を発する警報装置２１４０とも接続されている。例えば、衝突判定部２１１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ２１３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置２１４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム２１００で撮像する。図１３Ｂに、車両前方（撮像範囲２１５０）を撮像する場合の撮像システム２１００を示した。車両情報取得装置２１２０は、撮像システム２１００を動作させ撮像を実行させるように指示を送る。上述の実施形態１，２の撮像装置を撮像装置２１１０として用いることにより、本実施形態の撮像システム２１００は、測距の精度をより向上させることができる。
以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自動車等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（輸送機器）に適用することができる。移動体（輸送機器）における移動装置はエンジン、モーター、車輪、プロペラなどの各種の駆動源である。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
１１０：画素アレイ １３０～１３３，５３０：信号線
１５０～１５４，２５０，２５１：マルチプレクサ
２００～２０３：列回路 ３００，３０１：冗長列回路
１５０～１５４，２５０，２５１：マルチプレクサ
２００～２０３：列回路 ３００，３０１：冗長列回路
Claims (37)
- ２次元状に配置された複数の画素を含む画素アレイと、
それぞれが前記画素アレイの信号を読み出す、第一の信号線群と、
それぞれが前記第一の信号線群の少なくとも一つからの信号を読み出す第一の読み出し回路群と、
前記第一の信号線群の少なくとも二つから一つを選択する第一のマルチプレクサ群と、
を備え、
第一の読み出し回路の数は第一の信号線よりも多く、
前記第一のマルチプレクサ群のうちの一つは、前記第一の信号線群の一つと前記第一の読み出し回路群の一つとを接続する第一のスイッチと、前記第一の信号線群の前記一つと前記第一のマルチプレクサ群の別の一つの第一のマルチプレクサの入力部とを接続する第二のスイッチとを有する
光電変換装置。 - それぞれが前記画素アレイの信号を読み出す第二の信号線群と、
それぞれが前記第二の信号線群の少なくとも一つからの信号を読み出す第二の読み出し回路群と、
前記第二の信号線群の少なくとも二つから一つを選択する第二のマルチプレクサ群と、
を備え、
第二の読み出し回路の数は第二の信号線よりも多く、
前記第二のマルチプレクサ群のうちの一つは、前記第二の信号線群の一つと前記第二の読み出し回路群の一つとを接続する第三のスイッチと、前記第二の信号線群の前記一つと前記第二のマルチプレクサ群のうちの別の一つの第二のマルチプレクサの入力部とを接続する第四のスイッチとを有する
請求項１に記載の光電変換装置。 - 前記第一のマルチプレクサ群による選択動作、および、前記第二のマルチプレクサ群による選択動作は、互いに独立に実行可能であり、
前記第一のマルチプレクサ群の選択動作は一括して制御され、
前記第二のマルチプレクサ群の選択動作は一括して制御される、
請求項２に記載の光電変換装置。 - 前記第二の信号線群の一つに接続された画素列は、前記第一の信号線群の二つにそれぞれ接続された二つの画素列の間に配置される、
請求項３に記載の光電変換装置。 - 前記第一の信号線群のそれぞれは、奇数列の画素列の信号を読み出す信号線であり、
前記第二の信号線群のそれぞれは、偶数列の画素列の信号を読み出す信号線である、
請求項３または４に記載の光電変換装置。 - ２次元状に配置された複数の画素を含む画素アレイと、
それぞれが前記画素アレイの信号を読み出す、第一の信号線群および第二の信号線群と、
それぞれが前記第一の信号線群の少なくとも一つからの信号を読み出す第一の読み出し回路群と、
それぞれが前記第二の信号線群の少なくとも一つからの信号を読み出す第二の読み出し回路群と、
前記第一の信号線群の少なくとも二つから一つを選択し、当該選択した第一の信号線を前記第一の読み出し回路群のいずれか一つに接続する第一のマルチプレクサ群と、
前記第二の信号線群の少なくとも二つから一つを選択し、当該選択した第二の信号線を前記第二の読み出し回路群のいずれか一つに接続する第二のマルチプレクサ群と、
を備え、
第一の読み出し回路の数は第一の信号線よりも多く、
第二の読み出し回路の数は第二の信号線よりも多く、
前記第一のマルチプレクサ群による選択動作、および、前記第二のマルチプレクサ群による選択動作は、互いに独立に実行可能であり、
前記第一のマルチプレクサ群の選択動作は一括して制御され、
前記第二のマルチプレクサ群の選択動作は一括して制御され、
前記第二の信号線群の一つに接続された画素列は、前記第一の信号線群の二つにそれぞれ接続された二つの画素列の間に配置される、
光電変換装置。 - 前記第一の信号線群のそれぞれは、奇数列の画素列の信号を読み出す信号線であり、
前記第二の信号線群のそれぞれは、偶数列の画素列の信号を読み出す信号線である、
請求項６に記載の光電変換装置。 - ２次元状に配置された複数の画素を含む画素アレイと、
それぞれが前記画素アレイの信号を読み出す、第一の信号線群および第二の信号線群と、
それぞれが前記第一の信号線群の少なくとも一つからの信号を読み出す第一の読み出し回路群と、
それぞれが前記第二の信号線群の少なくとも一つからの信号を読み出す第二の読み出し回路群と、
前記第一の信号線群の少なくとも二つから一つを選択し、当該選択した第一の信号線を前記第一の読み出し回路群のいずれか一つに接続する第一のマルチプレクサ群と、
前記第二の信号線群の少なくとも二つから一つを選択し、当該選択した第二の信号線を前記第二の読み出し回路群のいずれか一つに接続する第二のマルチプレクサ群と、
を備え、
第一の読み出し回路の数は第一の信号線よりも多く、
第二の読み出し回路の数は第二の信号線よりも多く、
前記第一のマルチプレクサ群による選択動作、および、前記第二のマルチプレクサ群による選択動作は、互いに独立に実行可能であり、
前記第一のマルチプレクサ群の選択動作は一括して制御され、
前記第二のマルチプレクサ群の選択動作は一括して制御され、
前記第一の信号線群のそれぞれは、奇数列の画素列の信号を読み出す信号線であり、
前記第二の信号線群のそれぞれは、偶数列の画素列の信号を読み出す信号線である、
光電変換装置。 - ２次元状に配置され、各々に光が入射する複数の画素を含む画素アレイと、
それぞれが前記複数の画素の信号を読み出す、第一の信号線群と、前記複数の画素には接続されない配線と、
それぞれが前記第一の信号線群の少なくとも一つからの信号を読み出す第一の読み出し回路群と、
第一のマルチプレクサ群と、
を備え、
第一の読み出し回路の数は第一の信号線よりも多く、
前記第一のマルチプレクサ群の一つは、前記第一の信号線群の一つと前記配線との一方を選択して前記第一の読み出し回路群のいずれか一つに接続する、
光電変換装置。 - 前記配線には電源電圧が与えられている、
請求項９に記載の光電変換装置。 - 前記電源電圧がグラウンド電圧である、
請求項１０に記載の光電変換装置。 - それぞれが前記複数の画素の信号を読み出す、第二の信号線群と
それぞれが前記第二の信号線群の少なくとも一つからの信号を読み出す第二の読み出し回路群と、
第二のマルチプレクサ群と、
を備え、
第二の読み出し回路の数は第二の信号線よりも多く、
前記第二のマルチプレクサ群の一つは、前記第二の信号線群の一つと前記配線との一方を選択して前記第二の読み出し回路群のいずれか一つに接続する、
請求項９から１１のいずれか１項に記載の光電変換装置。 - 前記第二の信号線群の一つに接続された画素列は、前記第一の信号線群の二つにそれぞれ接続された二つの画素列の間に配置される、
請求項１２に記載の光電変換装置。 - 前記第一の信号線群のそれぞれは、奇数列の画素列の信号を読み出す信号線であり、
前記第二の信号線群のそれぞれは、偶数列の画素列の信号を読み出す信号線である、
請求項１２または１３に記載の光電変換装置。 - １つの画素列に、前記第一の信号線群の一つに接続された画素と、前記第二の信号線群の一つに接続された画素とが含まれる、
請求項２～８、１２～１４のいずれか１項に記載の光電変換装置。 - それぞれが前記画素アレイの信号を読み出す、第三の信号線群および第四の信号線群と、
それぞれが前記第三の信号線群の少なくとも一つからの信号を読み出す第三の読み出し回路群と、
それぞれが前記第四の信号線群の少なくとも一つからの信号を読み出す第四の読み出し回路群と、
前記第三の信号線群の少なくとも二つから一つを選択し、当該選択した第三の信号線を前記第三の読み出し回路群のいずれか一つに接続する第三のマルチプレクサ群と、
前記第四の信号線群の少なくとも二つから一つを選択し、当該選択した第四の信号線を前記第四の読み出し回路群のいずれか一つに接続する第四のマルチプレクサ群と、
をさらに備え、
前記画素アレイは、互いに隣り合う第一の画素列と第二の画素列を含み、
前記第一の画素列に、前記第一の信号線群の一つに接続された画素と、前記第二の信号線群の一つに接続された画素とが含まれ、
前記第二の画素列に、前記第三の信号線群の一つに接続された画素と、前記第四の信号線群の一つに接続された画素とが含まれ、
前記第一乃至第四のマルチプレクサ群による選択動作は、互いに独立に実行可能である、
請求項２～８、１２～１４のいずれか１項に記載の光電変換装置。 - 前記第一の信号線群の一つに接続された画素と前記第二の信号線群の一つに接続された画素とは同一画素列に配置されている、
請求項２～８、１２～１４のいずれか１項に記載の光電変換装置。 - 前記第一の信号線と前記第二の信号線は、同一の画素列の異なる行の画素の信号を読み出す信号線である、
請求項１７に記載の光電変換装置。 - 前記第一のマルチプレクサ群のうちの一つは、前記第一の信号線群の対応する一つを前記第一の読み出し回路群の対応する一つに接続する動作と、前記第一のマルチプレクサ群のうちの他の一つを前記第一の読み出し回路群の前記対応する一つに接続し、かつ、前記第一の信号線群の前記対応する一つを前記第一のマルチプレクサ群のうちのさらに他の一つに接続する動作と、を切り替え可能であり、
前記第二のマルチプレクサ群のうちの一つは、前記第二の信号線群の対応する一つを前記第二の読み出し回路群の対応する一つに接続する動作と、前記第二のマルチプレクサ群のうちの他の一つを前記第二の読み出し回路群の前記対応する一つに接続し、かつ、前記第二の信号線群の前記対応する一つを前記第二のマルチプレクサ群のうちのさらに他の一つに接続する動作を切り替え可能である、
請求項２～８、１２～１７のいずれか１項に記載の光電変換装置。 - 前記第一のマルチプレクサ群のうちの一つは、前記第一の信号線群の対応する一つに接続される入力ノードと、前記第一の信号線群の別の一つに接続される入力ノードと、を有し、
前記第二のマルチプレクサ群のうちの一つは、前記第二の信号線群の対応する一つに接続される入力ノードと、前記第二の信号線群の別の一つに接続される入力ノードと、を有する、
請求項２～８、１２～１９のいずれか１項のいずれか１項に記載の光電変換装置。 - 隣接する第一のマルチプレクサ群のうちの一つと第二のマルチプレクサ群のうちの一つに対して、共通の制御信号を供給する制御回路をさらに備える、
請求項２～８、１２～２０のいずれか１項に記載の光電変換装置。 - 隣接する第一のマルチプレクサ群のうちの一つと第二のマルチプレクサ群のうちの一つに対して、互いに独立した制御信号を供給する制御回路をさらに備える、
請求項２～８、１２～２０のいずれか１項に記載の光電変換装置。 - ２次元状に配置された複数の画素を含む画素アレイと、
それぞれが前記画素アレイの信号を読み出す、第一の信号線群および第二の信号線群と、
前記第一の信号線群のそれぞれと対応する読み出し回路と、前記第一の信号線群および前記第二の信号線群に対して冗長に配された読み出し回路とを含む、第一の読み出し回路群と、
第一のマルチプレクサ群と、
を備え、
前記第一のマルチプレクサ群のうちの一つは、前記第一の信号線群の一つと前記第一の読み出し回路群の一つに接続する第一のスイッチと、前記第一の信号線群の前記一つと前記第一のマルチプレクサ群の別の一つの第一のマルチプレクサの入力部に接続する第二のスイッチとを有する
光電変換装置。 - 前記第二の信号線群のそれぞれと対応する読み出し回路と、前記第一の信号線群および前記第二の信号線群に対して冗長に配された読み出し回路とを含む、第二の読み出し回路群と、
前記第二の信号線群の少なくとも一つを、対応する読み出し回路に接続するか、または前記対応する読み出し回路とは異なる読み出し回路に接続するかを切り替え可能な第二のマルチプレクサ群と、
を備え、
前記第二のマルチプレクサ群のうちの一つは、前記第二の信号線群の一つと前記第二の読み出し回路群の一つに接続する第三のスイッチと、前記第二の信号線群の前記一つと前記第二のマルチプレクサ群の別の一つの第二のマルチプレクサの入力部に接続する第四のスイッチとを有する
請求項２３に記載の光電変換装置。 - ２次元状に配置された複数の画素を含む画素アレイと、
それぞれが前記画素アレイの信号を読み出す、第一の信号線群および第二の信号線群と、
前記第一の信号線群のそれぞれと対応する読み出し回路と、前記第一の信号線群および前記第二の信号線群に対して冗長に配された読み出し回路とを含む、第一の読み出し回路群と、
前記第二の信号線群のそれぞれと対応する読み出し回路と、前記第一の信号線群および前記第二の信号線群に対して冗長に配された読み出し回路とを含む、第二の読み出し回路群と、
前記第一の信号線群の少なくとも一つを、対応する読み出し回路に接続するか、または前記対応する読み出し回路とは異なる読み出し回路に接続するかを切り替え可能な第一のマルチプレクサ群と、
前記第二の信号線群の少なくとも一つを、対応する読み出し回路に接続するか、または前記対応する読み出し回路とは異なる読み出し回路に接続するかを切り替え可能な第二のマルチプレクサ群と、
を備え、
前記第一のマルチプレクサ群のうちの一つと前記第二のマルチプレクサ群のうちの一つとは、第一の信号線または第二の信号線を、対応する読み出し回路に接続するか、または前記対応する読み出し回路とは異なる読み出し回路に接続するかに関して、同一の動作を
行い、
前記第二の信号線群の一つに接続された画素列は、前記第一の信号線群の二つにそれぞれ接続された二つの画素列の間に配置される、
光電変換装置。 - ２次元状に配置された複数の画素を含む画素アレイと、
それぞれが前記画素アレイの信号を読み出す、第一の信号線群および第二の信号線群と、
前記第一の信号線群のそれぞれと対応する読み出し回路と、前記第一の信号線群および前記第二の信号線群に対して冗長に配された読み出し回路とを含む、第一の読み出し回路群と、
前記第二の信号線群のそれぞれと対応する読み出し回路と、前記第一の信号線群および前記第二の信号線群に対して冗長に配された読み出し回路とを含む、第二の読み出し回路群と、
前記第一の信号線群の少なくとも一つを、対応する読み出し回路に接続するか、または前記対応する読み出し回路とは異なる読み出し回路に接続するかを切り替え可能な第一のマルチプレクサ群と、
前記第二の信号線群の少なくとも一つを、対応する読み出し回路に接続するか、または前記対応する読み出し回路とは異なる読み出し回路に接続するかを切り替え可能な第二のマルチプレクサ群と、
を備え、
前記第一のマルチプレクサ群のうちの一つと前記第二のマルチプレクサ群のうちの一つとは、第一の信号線または第二の信号線を、対応する読み出し回路に接続するか、または前記対応する読み出し回路とは異なる読み出し回路に接続するかに関して、同一の動作を行い、
前記第一の信号線群のそれぞれは、奇数列の画素列の信号を読み出す信号線であり、
前記第二の信号線群のそれぞれは、偶数列の画素列の信号を読み出す信号線である、
光電変換装置。 - ２次元状に配置され、各々に光が入射する複数の画素を含む画素アレイと、
それぞれが前記複数の画素の信号を読み出す、第一の信号線群および第二の信号線群と、前記複数の画素には接続されない配線と、
前記第一の信号線群のそれぞれと対応する読み出し回路と、前記第一の信号線群および前記第二の信号線群に対して冗長に配された読み出し回路とを含む、第一の読み出し回路群と、
第一のマルチプレクサ群と、
を備え、
前記第一のマルチプレクサ群の一つは、前記第一の信号線群の一つと前記配線との一方を選択して前記第一の読み出し回路群のいずれか一つに接続する、
光電変換装置。 - 前記配線には電源電圧が与えられている、
請求項２７に記載の光電変換装置。 - 前記電源電圧がグラウンド電圧である、
請求項２８に記載の光電変換装置。 - 前記第一の読み出し回路群と前記第二の読み出し回路群とには、互いに独立した制御線が接続されている、
請求項２～８、１２～２２、２５、２６のいずれか１項に記載の光電変換装置。 - 前記制御線は、消費電流値を制御するバイアス線である、
請求項３０に記載の光電変換装置。 - 前記制御線は、各読み出し回路の動作のオンオフを切り替える制御線である、
請求項３０に記載の光電変換装置。 - 前記第一の読み出し回路群のそれぞれ、および、前記第二の読み出し回路群のそれぞれは、比較器を含み、
前記制御線は、前記比較器のリセット動作を制御する制御線である、
請求項３０に記載の光電変換装置。 - 前記第一の読み出し回路群の前記比較器をリセットするタイミングと、前記第二の読み出し回路群の前記比較器をリセットするタイミングとが異なる、
請求項３３に記載の光電変換装置。 - 請求項１から３４のいずれか１項に記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する信号処理部と、
を有することを特徴とする撮像システム。 - 移動体であって、
請求項１から３４のいずれか１項に記載の光電変換装置と、
移動装置と、
前記光電変換装置から出力される信号から情報を取得する処理装置と、
前記情報に基づいて前記移動装置を制御する制御装置と、
を有することを特徴とする移動体。 - 第一の信号線群と、
それぞれが前記第一の信号線群の少なくとも一つからの信号を読み出す第一の読み出し回路群と、
前記第一の信号線群の少なくとも二つから一つを選択する第一のマルチプレクサ群と、
を備え、
第一の読み出し回路の数は第一の信号線よりも多く、
前記第一のマルチプレクサ群のうちの一つは、前記第一の信号線群の一つと前記第一の読み出し回路群の一つに接続する第一のスイッチと、前記第一の信号線群の前記一つと前記第一のマルチプレクサ群の別の一つの第一のマルチプレクサの入力部に接続する第二のスイッチとを有する
信号処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019118701A JP7370742B2 (ja) | 2019-06-26 | 2019-06-26 | 光電変換装置、撮像システム、移動体、および、信号処理装置 |
| US16/910,293 US11159760B2 (en) | 2019-06-26 | 2020-06-24 | Photoelectric conversion apparatus, imaging system, mobile body and signal processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019118701A JP7370742B2 (ja) | 2019-06-26 | 2019-06-26 | 光電変換装置、撮像システム、移動体、および、信号処理装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2021005794A JP2021005794A (ja) | 2021-01-14 |
| JP2021005794A5 JP2021005794A5 (ja) | 2022-07-04 |
| JP7370742B2 true JP7370742B2 (ja) | 2023-10-30 |
Family
ID=74043112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019118701A Active JP7370742B2 (ja) | 2019-06-26 | 2019-06-26 | 光電変換装置、撮像システム、移動体、および、信号処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11159760B2 (ja) |
| JP (1) | JP7370742B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7299711B2 (ja) | 2019-01-30 | 2023-06-28 | キヤノン株式会社 | 光電変換装置及びその駆動方法 |
| KR20220023601A (ko) | 2020-08-21 | 2022-03-02 | 삼성전자주식회사 | Cds 회로 및 이의 동작 방법, cds 회로를 포함하는 이미지 센서 |
| CN117529931A (zh) * | 2021-06-07 | 2024-02-06 | 新唐科技日本株式会社 | 固体摄像装置 |
| WO2022270158A1 (ja) * | 2021-06-22 | 2022-12-29 | ヌヴォトンテクノロジージャパン株式会社 | 固体撮像装置及び撮像装置 |
| WO2023131993A1 (ja) * | 2022-01-05 | 2023-07-13 | キヤノン株式会社 | 光電変換装置、光電変換システム、移動体、半導体基板 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008523772A (ja) | 2004-12-14 | 2008-07-03 | ビーエイイー・システムズ・インフォメーション・アンド・エレクトロニック・システムズ・インテグレイション・インコーポレーテッド | 撮像装置の中の欠陥のある読み出し回路の代用 |
| JP2009213012A (ja) | 2008-03-06 | 2009-09-17 | Sony Corp | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
| JP2010166528A (ja) | 2009-01-19 | 2010-07-29 | Toshiba Corp | 固体撮像装置 |
| US20120133794A1 (en) | 2010-11-30 | 2012-05-31 | Aptina Imaging Corporation | Systems and methods for providing shiftable column circuitry of imager pixel arrays |
| JP2015185860A (ja) | 2014-03-20 | 2015-10-22 | 株式会社東芝 | 固体撮像装置 |
| JP2016103809A (ja) | 2014-11-28 | 2016-06-02 | キヤノン株式会社 | 撮像装置、撮像システム、撮像装置の駆動方法、及び撮像装置の検査方法 |
| JP2018036660A (ja) | 2017-10-17 | 2018-03-08 | 浜松ホトニクス株式会社 | 光観察装置、及びそれに用いる撮像装置 |
| WO2018047618A1 (ja) | 2016-09-08 | 2018-03-15 | ソニー株式会社 | 撮像素子および駆動方法、並びに電子機器 |
| JP2018117278A (ja) | 2017-01-19 | 2018-07-26 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および撮像素子の制御方法、撮像装置、および電子機器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9066030B2 (en) * | 2012-09-19 | 2015-06-23 | Semiconductor Components Industries, Llc | Image sensors with column failure correction circuitry |
-
2019
- 2019-06-26 JP JP2019118701A patent/JP7370742B2/ja active Active
-
2020
- 2020-06-24 US US16/910,293 patent/US11159760B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008523772A (ja) | 2004-12-14 | 2008-07-03 | ビーエイイー・システムズ・インフォメーション・アンド・エレクトロニック・システムズ・インテグレイション・インコーポレーテッド | 撮像装置の中の欠陥のある読み出し回路の代用 |
| JP2009213012A (ja) | 2008-03-06 | 2009-09-17 | Sony Corp | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
| JP2010166528A (ja) | 2009-01-19 | 2010-07-29 | Toshiba Corp | 固体撮像装置 |
| US20120133794A1 (en) | 2010-11-30 | 2012-05-31 | Aptina Imaging Corporation | Systems and methods for providing shiftable column circuitry of imager pixel arrays |
| JP2015185860A (ja) | 2014-03-20 | 2015-10-22 | 株式会社東芝 | 固体撮像装置 |
| JP2016103809A (ja) | 2014-11-28 | 2016-06-02 | キヤノン株式会社 | 撮像装置、撮像システム、撮像装置の駆動方法、及び撮像装置の検査方法 |
| WO2018047618A1 (ja) | 2016-09-08 | 2018-03-15 | ソニー株式会社 | 撮像素子および駆動方法、並びに電子機器 |
| JP2018117278A (ja) | 2017-01-19 | 2018-07-26 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および撮像素子の制御方法、撮像装置、および電子機器 |
| JP2018036660A (ja) | 2017-10-17 | 2018-03-08 | 浜松ホトニクス株式会社 | 光観察装置、及びそれに用いる撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11159760B2 (en) | 2021-10-26 |
| US20200412992A1 (en) | 2020-12-31 |
| JP2021005794A (ja) | 2021-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7370742B2 (ja) | 光電変換装置、撮像システム、移動体、および、信号処理装置 | |
| JP2019068269A (ja) | 撮像装置、撮像システム、移動体 | |
| JP2019110387A (ja) | 撮像装置及びその駆動方法 | |
| JP7389586B2 (ja) | 撮像装置及び撮像装置の駆動方法 | |
| JP7237622B2 (ja) | 光電変換装置 | |
| US11265501B2 (en) | Photoelectric conversion device and photoelectric conversion system | |
| US10587831B2 (en) | Solid-state imaging device, imaging system, and moving body | |
| US10554913B2 (en) | Solid-state imaging device, imaging system and movable object | |
| US11218654B2 (en) | Photoelectric conversion device, imaging system, and movable body | |
| US11490041B2 (en) | Photoelectric converter and imaging system | |
| JP6815890B2 (ja) | 撮像装置、撮像システム、および、移動体 | |
| JP2021190823A (ja) | 撮像装置、撮像システム、移動体および撮像装置の駆動方法 | |
| CN109587454B (zh) | 成像装置、成像系统、移动物体和电路芯片 | |
| JP7419309B2 (ja) | 固体撮像装置 | |
| JP7419013B2 (ja) | 光電変換装置及び撮像システム | |
| JP7077029B2 (ja) | 光電変換装置、撮像システム、移動体 | |
| US11778347B2 (en) | Photoelectric conversion device | |
| JP7277429B2 (ja) | 光電変換装置、光電変換システム、移動体、半導体基板 | |
| JP2022089013A (ja) | 光電変換装置、光電変換システム、移動体、半導体基板、光電変換装置の駆動方法 | |
| JP7408620B2 (ja) | 光電変換装置 | |
| JP7342077B2 (ja) | 光電変換装置 | |
| JP2021166369A (ja) | 撮像装置および撮像装置の駆動方法 | |
| JP7167086B2 (ja) | 回路、チップ、撮像装置、撮像システム、移動体 | |
| JP7225271B2 (ja) | 光電変換装置、撮像システム、移動体 | |
| JP2020170784A (ja) | 光電変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220624 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220624 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230919 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231018 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7370742 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |