JP7419309B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP7419309B2 JP7419309B2 JP2021146388A JP2021146388A JP7419309B2 JP 7419309 B2 JP7419309 B2 JP 7419309B2 JP 2021146388 A JP2021146388 A JP 2021146388A JP 2021146388 A JP2021146388 A JP 2021146388A JP 7419309 B2 JP7419309 B2 JP 7419309B2
- Authority
- JP
- Japan
- Prior art keywords
- column circuit
- circuit group
- pixel
- column
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title claims description 116
- 239000007787 solid Substances 0.000 title 1
- 238000012545 processing Methods 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 33
- 239000003086 colorant Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims 4
- 230000015654 memory Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 18
- 230000003287 optical effect Effects 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
- H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/80—Camera processing pipelines; Components thereof
- H04N23/84—Camera processing pipelines; Components thereof for processing colour signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
Description
本発明は、固体撮像装置に関する。
複数の画素列群毎に共通したカウンタを複数有する固体撮像装置が、特許文献１に開示されている。
列回路領域中に複数のカウンタを配置すると、列毎の特性差が出やすく、画質の低下を招く恐れがある。
本発明では、列回路の列毎の特性差を抑制した固体撮像装置を提供することを目的とする。
本発明の第一の態様は、
複数行および複数列に渡って画素が配置された画素アレイと、
第１の列回路群と、
前記画素アレイに対して前記第１の列回路と同一方向に配置された第２の列回路群と、
前記第１の列回路群にカウント信号を供給する第１のカウンタと、
前記第２の列回路群にカウント信号を供給する第２のカウンタと、
を備え、
前記第１の列回路群と前記第２の列回路群は、列に沿った方向に分離して配置され、
第１の列回路群と第２の列回路群は、異なる色の画素信号を処理し、
前記画素アレイは、第１の画素と、第２の画素と、を含み、
前記第１の画素と、前記第２の画素と、は異なる列に配置され、
前記第１の画素は、前記第１の列回路群が含む複数の第１の列回路のうちの１つの第１の列回路と電気的に接続可能であり、
前記第２の画素は、前記第２の列回路群が含む複数の第２の列回路のうちの１つの第２の列回路と電気的に接続可能であり、
前記１つの第１の列回路と、前記１つの第２の列回路と、は同じ列に配置される、
固体撮像装置である。
複数行および複数列に渡って画素が配置された画素アレイと、
第１の列回路群と、
前記画素アレイに対して前記第１の列回路と同一方向に配置された第２の列回路群と、
前記第１の列回路群にカウント信号を供給する第１のカウンタと、
前記第２の列回路群にカウント信号を供給する第２のカウンタと、
を備え、
前記第１の列回路群と前記第２の列回路群は、列に沿った方向に分離して配置され、
第１の列回路群と第２の列回路群は、異なる色の画素信号を処理し、
前記画素アレイは、第１の画素と、第２の画素と、を含み、
前記第１の画素と、前記第２の画素と、は異なる列に配置され、
前記第１の画素は、前記第１の列回路群が含む複数の第１の列回路のうちの１つの第１の列回路と電気的に接続可能であり、
前記第２の画素は、前記第２の列回路群が含む複数の第２の列回路のうちの１つの第２の列回路と電気的に接続可能であり、
前記１つの第１の列回路と、前記１つの第２の列回路と、は同じ列に配置される、
固体撮像装置である。
本発明の第二の態様は、
複数行および複数列に渡って画素が配置された画素アレイと、
第１の列回路群と、
前記画素アレイに対して前記第１の列回路と同一方向に配置された第２の列回路群と、
前記第１の列回路群にカウント信号を供給する第１のカウンタと、
前記第２の列回路群にカウント信号を供給する第２のカウンタと、
を備え、
前記第１の列回路群と前記第２の列回路群は、画素信号の読み出し方向に分離して配置され、
第１の列回路群と第２の列回路群は、異なる色の画素信号を処理し、
前記画素アレイは、第１の画素と、第２の画素と、を含み、
前記第１の画素と、前記第２の画素と、は異なる列に配置され、
前記第１の画素は、前記第１の列回路群が含む複数の第１の列回路のうちの１つの第１の列回路と電気的に接続可能であり、
前記第２の画素は、前記第２の列回路群が含む複数の第２の列回路のうちの１つの第２の列回路と電気的に接続可能であり、
前記１つの第１の列回路と、前記１つの第２の列回路と、は同じ列に配置される、
固体撮像装置である。
本発明の第三の態様は、
複数行および複数列に渡って画素が配置された画素アレイと、
第１の列回路群と、
前記画素アレイに対して前記第１の列回路と同一方向に配置された第２の列回路群と、
前記第１の列回路群にカウント信号を供給する第１のカウンタと、
前記第２の列回路群にカウント信号を供給する第２のカウンタと、
を備え、
前記第１の列回路群と前記第２の列回路群は、列に沿った方向に分離して配置され、
前記第１の列回路群は第１の色の画素信号のみを処理し、前記第２の列回路群は第２の色の画素信号のみを処理する、
固体撮像装置である。
本発明の第四の態様は、
複数行および複数列に渡って画素が配置された画素アレイと、
第１の列回路群と、
前記画素アレイに対して前記第１の列回路と同一方向に配置された第２の列回路群と、
前記第１の列回路群にカウント信号を供給する第１のカウンタと、
前記第２の列回路群にカウント信号を供給する第２のカウンタと、
を備え、
前記第１の列回路群と前記第２の列回路群は、画素信号の読み出し方向に分離して配置され、
前記第１の列回路群は第１の色の画素信号のみを処理し、前記第２の列回路群は第２の色の画素信号のみを処理する、
固体撮像装置である。
本発明の第五の態様は、
複数行および複数列に渡って画素が配置された画素アレイと、
複数の信号処理回路と、
を備え、
前記複数の信号処理回路のそれぞれが、
第１の列回路群と、
前記画素アレイに対して前記第１の列回路群と同一方向に配置された第２の列回路群と、
前記第１の列回路群にカウント信号を供給する第１のカウンタと、
前記第２の列回路群にカウント信号を供給する第２のカウンタと、
を有し、
前記第１の列回路群と前記第２の列回路群は、列に沿った方向に分離して配置され、
前記複数の信号処理回路のうち少なくとも１つにおいて、前記第１の列回路群、前記第２の列回路群、前記第１のカウンタ、および前記第２のカウンタは、各々が複数の画素を行ごとに走査する複数の走査回路の間に位置し、
前記画素アレイは、第１の画素と、第２の画素と、を含み、
前記第１の画素と、前記第２の画素と、は異なる列に配置され、
前記第１の画素は、前記第１の列回路群が含む複数の第１の列回路のうちの１つの第１の列回路と電気的に接続可能であり、
前記第２の画素は、前記第２の列回路群が含む複数の第２の列回路のうちの１つの第２の列回路と電気的に接続可能であり、
前記１つの第１の列回路と、前記１つの第２の列回路と、は同じ列に配置される、
固体撮像装置である。
本発明の第六の態様は、
複数行および複数列に渡って画素が配置された画素アレイと、
複数の信号処理回路と、
を備え、
前記複数の信号処理回路のそれぞれが、
第１の列回路群と、
前記画素アレイに対して前記第１の列回路群と同一方向に配置された第２の列回路群と、
前記第１の列回路群にカウント信号を供給する第１のカウンタと、
前記第２の列回路群にカウント信号を供給する第２のカウンタと、
を有し、
前記第１の列回路群と前記第２の列回路群は、列に沿った方向に分離して配置され、
前記複数の信号処理回路のうち少なくとも１つにおいて、前記第１の列回路群、前記第２の列回路群、前記第１のカウンタ、および前記第２のカウンタは、各々が複数の画素を行ごとに走査する複数の走査回路の間に位置し、
前記第１の列回路群は第１の色の画素信号のみを処理し、前記第２の列回路群は第２の色の画素信号のみを処理する、
固体撮像装置である。
複数行および複数列に渡って画素が配置された画素アレイと、
第１の列回路群と、
前記画素アレイに対して前記第１の列回路と同一方向に配置された第２の列回路群と、
前記第１の列回路群にカウント信号を供給する第１のカウンタと、
前記第２の列回路群にカウント信号を供給する第２のカウンタと、
を備え、
前記第１の列回路群と前記第２の列回路群は、画素信号の読み出し方向に分離して配置され、
第１の列回路群と第２の列回路群は、異なる色の画素信号を処理し、
前記画素アレイは、第１の画素と、第２の画素と、を含み、
前記第１の画素と、前記第２の画素と、は異なる列に配置され、
前記第１の画素は、前記第１の列回路群が含む複数の第１の列回路のうちの１つの第１の列回路と電気的に接続可能であり、
前記第２の画素は、前記第２の列回路群が含む複数の第２の列回路のうちの１つの第２の列回路と電気的に接続可能であり、
前記１つの第１の列回路と、前記１つの第２の列回路と、は同じ列に配置される、
固体撮像装置である。
本発明の第三の態様は、
複数行および複数列に渡って画素が配置された画素アレイと、
第１の列回路群と、
前記画素アレイに対して前記第１の列回路と同一方向に配置された第２の列回路群と、
前記第１の列回路群にカウント信号を供給する第１のカウンタと、
前記第２の列回路群にカウント信号を供給する第２のカウンタと、
を備え、
前記第１の列回路群と前記第２の列回路群は、列に沿った方向に分離して配置され、
前記第１の列回路群は第１の色の画素信号のみを処理し、前記第２の列回路群は第２の色の画素信号のみを処理する、
固体撮像装置である。
本発明の第四の態様は、
複数行および複数列に渡って画素が配置された画素アレイと、
第１の列回路群と、
前記画素アレイに対して前記第１の列回路と同一方向に配置された第２の列回路群と、
前記第１の列回路群にカウント信号を供給する第１のカウンタと、
前記第２の列回路群にカウント信号を供給する第２のカウンタと、
を備え、
前記第１の列回路群と前記第２の列回路群は、画素信号の読み出し方向に分離して配置され、
前記第１の列回路群は第１の色の画素信号のみを処理し、前記第２の列回路群は第２の色の画素信号のみを処理する、
固体撮像装置である。
本発明の第五の態様は、
複数行および複数列に渡って画素が配置された画素アレイと、
複数の信号処理回路と、
を備え、
前記複数の信号処理回路のそれぞれが、
第１の列回路群と、
前記画素アレイに対して前記第１の列回路群と同一方向に配置された第２の列回路群と、
前記第１の列回路群にカウント信号を供給する第１のカウンタと、
前記第２の列回路群にカウント信号を供給する第２のカウンタと、
を有し、
前記第１の列回路群と前記第２の列回路群は、列に沿った方向に分離して配置され、
前記複数の信号処理回路のうち少なくとも１つにおいて、前記第１の列回路群、前記第２の列回路群、前記第１のカウンタ、および前記第２のカウンタは、各々が複数の画素を行ごとに走査する複数の走査回路の間に位置し、
前記画素アレイは、第１の画素と、第２の画素と、を含み、
前記第１の画素と、前記第２の画素と、は異なる列に配置され、
前記第１の画素は、前記第１の列回路群が含む複数の第１の列回路のうちの１つの第１の列回路と電気的に接続可能であり、
前記第２の画素は、前記第２の列回路群が含む複数の第２の列回路のうちの１つの第２の列回路と電気的に接続可能であり、
前記１つの第１の列回路と、前記１つの第２の列回路と、は同じ列に配置される、
固体撮像装置である。
本発明の第六の態様は、
複数行および複数列に渡って画素が配置された画素アレイと、
複数の信号処理回路と、
を備え、
前記複数の信号処理回路のそれぞれが、
第１の列回路群と、
前記画素アレイに対して前記第１の列回路群と同一方向に配置された第２の列回路群と、
前記第１の列回路群にカウント信号を供給する第１のカウンタと、
前記第２の列回路群にカウント信号を供給する第２のカウンタと、
を有し、
前記第１の列回路群と前記第２の列回路群は、列に沿った方向に分離して配置され、
前記複数の信号処理回路のうち少なくとも１つにおいて、前記第１の列回路群、前記第２の列回路群、前記第１のカウンタ、および前記第２のカウンタは、各々が複数の画素を行ごとに走査する複数の走査回路の間に位置し、
前記第１の列回路群は第１の色の画素信号のみを処理し、前記第２の列回路群は第２の色の画素信号のみを処理する、
固体撮像装置である。
本発明によれば、列回路の列毎の特性差を抑制した固体撮像装置を提供できる。
以下、本発明にかかる固体撮像装置の実施形態について、図面を参照して具体的に説明する。なお、以下の説明は本発明を説明するための例示に過ぎず、本発明は以下の実施形態に限定されるわけではない。本発明はその技術的思想の範囲内において種々の変形が可能である。
（実施形態１）
図１は、第１の実施形態に関わる固体撮像装置の構成を示す模式図である。図１において、１０は画素、２０は画素アレイ、３０～３３は垂直線、４０、４１は電流源、５０、５１はランプ信号生成回路、６０、６１は比較器、７０、７１は第一のメモリ、８０、８１は第二のメモリ、９０、９１はカウンタ、１００は出力回路である。
図１は、第１の実施形態に関わる固体撮像装置の構成を示す模式図である。図１において、１０は画素、２０は画素アレイ、３０～３３は垂直線、４０、４１は電流源、５０、５１はランプ信号生成回路、６０、６１は比較器、７０、７１は第一のメモリ、８０、８１は第二のメモリ、９０、９１はカウンタ、１００は出力回路である。
画素アレイ２０には、画素１０が複数行および複数列にわたって配置される。図２は、画素１０の回路例を示す図である。図２において、４００はフォトダイオード、４１０は転送トランジスタ、４２０はフローティングディフュージョン、４３０はソースフフォロワトランジスタ、４４０は選択トランジスタ、４５５はリセットトランジスタである。リセットトランジスタ４５５はフローティングディフュージョン４２０をリセットする。フォトダイオード４００で発生した光電荷は、転送トランジスタ４１０をオンすることにより、フローティングディフュージョン４２０に転送され、フローティングディフュージョン４２０に付随する寄生容量で信号電圧に変換される。そして、該信号電圧は、ソースフォロワトランジスタ４３０、選択トランジスタ４４０を介して垂直線３０へ出力される。ソースフォロワトランジスタ４３０は、図１の電流源４０とともにソースフォロワを構成し、フローティングディフュージョン４２０上の信号電圧は、該ソースフォロワにてバッファされて垂直線３０に出力される。
垂直線（画素信号線）３０，３１は、１つの画素列の異なる行の画素１０の画素信号を出力する比較器６０，６１は、垂直線３０，３１の信号をランプ生成回路５０，５１から出力されるランプ信号と比較する。比較器６０、６１は、垂直線３０、３１の信号をランプ生成回路５０、５１から出力されるランプ信号と比較する。第一のメモリ７０，７１は、比較器６０、６１の出力が反転するタイミングでカウンタ９０、９１のカウント信号を取り込む。これにより、画素１０の信号はＡＤ変換される。第一のメモリ７０、７１のデジタル信号は、第二のメモリ８０、８１へ転送された後、出力回路１００を介してチップ外へ出力される。
１つの画素列に対応する電流源４０、比較器６０、第１のメモリ７０が、１つの第１の列回路に相当し、１つの画素列に対応する電流源４１、比較器６１、第１のメモリ７１が、１つの第２の列回路に相当する。第１の列回路群は複数列の第１の回路群からなり、第２の列回路群は複数列の第２の列回路からなる。第１の列回路群と、第２の列回路群は、画素信号の読み出し方向に分離して配置される。本実施形態において、画素信号の読み出し方向は画素列に平行であり、図１における上下方向である。言い換えると、第１の列回
路群と第２の列回路群は、列に沿った方向（列方向）に分離して配置される。また、第１の列回路群と第２の列回路群は並んで配置されている。なお、上記第１の列回路群と第２の列回路群は、画素アレイ２０に対して同一方向（図１では図面下側）に配置されている。そして、このように分離して配置された第１の列回路群中の第１のメモリ７０と第２の列回路群中の第１のメモリ７１のそれぞれに対してカウント信号を供給するカウンタ９０，９１を用いている。
路群と第２の列回路群は、列に沿った方向（列方向）に分離して配置される。また、第１の列回路群と第２の列回路群は並んで配置されている。なお、上記第１の列回路群と第２の列回路群は、画素アレイ２０に対して同一方向（図１では図面下側）に配置されている。そして、このように分離して配置された第１の列回路群中の第１のメモリ７０と第２の列回路群中の第１のメモリ７１のそれぞれに対してカウント信号を供給するカウンタ９０，９１を用いている。
尚、図１においては、画素アレイ２０の奇数列の画素１０に接続される垂直線３２，３３以降の回路については、垂直線３０、３１と略同一であるため、図示を省略している。
図３は、本実施形態に関わる固体撮像装置の動作を示すタイミングチャートである。以下、図３を参照して、動作について説明する。
時刻ｔ０～ｔ１において、図２の制御信号ＲＥＳがハイレベルとなりリセットトランジスタ４５５がオンすることにより、フローティングディフュージョン４２０がリセットされる。それに応じて垂直線３０、３１の電位はリセットレベルとなっている。時刻ｔ１において、制御信号ＲＥＳをローレベルとし、リセットトランジスタ４５５をオフする。その後、時刻ｔ２において、ＲＡＭＰ信号のスロープ動作を開始する。また、カウンタ９０、９１のカウンタ信号出力がカウントアップしていく。時刻ｔ３において、比較器の入力となるＲＡＭＰ信号と垂直線の信号が等しくなることにより、比較器の出力が反転する。この反転にかかるまでの時間をカウンタ９０、９１により計測し、第一のメモリ７０、７１へ保持することより、リセットレベルのＡＤ変換を行う。時刻ｔ４において、ＲＡＭＰ信号のリセットを行う。
時刻ｔ５～ｔ６において、図２の制御信号ＴＸがハイレベルとなることにより、転送トランジスタ４１０がオンすることにより、フォトダイオード４００からフローティングディフュージョン４２０へ光電荷が転送される。フローティングディフュージョン４２０の電位は、電荷の量に応じて低下する。これにより、垂直線３０、３１の電位が低下する。時刻ｔ７から再びＲＡＭＰ信号のスロープ動作を開始する。時刻ｔ８に再び比較器の出力が反転する。反転までの時間をカウンタにより計測することより、光信号レベルのＡＤ変換を行う。
本実施形態においては、複数のカウンタ９０，９１を用いることにより、各々に接続される第一のメモリ７０，７１の数を減らして負荷を低減し、高速化可能としている。さらに、カウンタ９１は第一のメモリ７０とは信号読み出し方向（図面における縦方向）に分離して配置した第一のメモリ７１へカウント信号を供給する構成としている。これにより、従来技術と異なり、第一のメモリ７０、７１などが配される列回路領域中に配置するカウンタの数の増加を抑制している。これにより、列毎の特性差が出るのを抑制している。
尚、図１において、画素アレイ２０の奇数行の画素と偶数行の画素が異なる色成分に対応する場合、図１では、カウンタ９０，９１は各々、異なる色信号に対応させるような構成となる。このように構成することにより、同色内での特性差が出るのを抑制することが可能となる。
尚、撮像装置、固体撮像装置の形態は上述のものに限られない。例えば、画素１０は図２のもの限られない。フローティングディフュージョン４２０の容量を切り替え可能な構成としても構わない。また、画素１０は複数のフォトダイオード４００、４０１でフローティングディフュージョン４２０を共有する形態でも構わない。複数のフォトダイオード４００、４０１を同一マイクロレンズ下に形成し、位相差を検出可能な画素としても構わない。また、選択トランジスタ４４０を複数有する形態でも構わない。また、比較器６０
、６１は、オートゼロ動作用の容量やスイッチを有する構成でも構わない。
、６１は、オートゼロ動作用の容量やスイッチを有する構成でも構わない。
（実施形態２）
図４に実施形態２に関わる固体撮像装置の模式図を示す。以下では、実施形態１の図１との相違点についてのみ、説明する。
図４に実施形態２に関わる固体撮像装置の模式図を示す。以下では、実施形態１の図１との相違点についてのみ、説明する。
本実施形態では、カウンタ９０にクロック信号を供給するクロック生成器１１０と、カウンタ９１にクロック信号を供給するクロック生成器１１１の２つのクロック生成器を用いる。クロック生成器１１０，１１１は、それぞれカウンタ９０，９１に近接して設けられる。これにより、離れて配置されたカウンタ９０、９１に対して１つのクロック生成器からクロックを供給する場合に比べて、クロックの伝送距離を短くし、省電力化、高速化を行うことが可能となっている。
（実施形態３）
図５に実施形態３に関わる固体撮像装置の模式図を示す。以下では、実施形態１の図１との相違点についてのみ、説明する。
図５に実施形態３に関わる固体撮像装置の模式図を示す。以下では、実施形態１の図１との相違点についてのみ、説明する。
図５において、６００は画素基板、６１０は回路基板であり、本実施形態は、画素基板６００、回路基板６１０からなる積層型の固体撮像装置である。回路基板６１０は２つの信号処理回路６２０、６２１を有する。回路基板６１０の左半面（信号処理回路６２０）と右半面（信号処理回路６２１）を共通のマスクセットを用いて２回に分けて露光して作製することにより、信号処理回路６２０、６２１は略同一の構成となる。ただし、上層メタルのみ一括露光とすることで、処理回路６２０、６２１内の結線状態を互いに変更することが可能である。６３０～６３３は行選択回路、６４０、６４１は２つの信号処理回路間を接続する配線である。また、６５０～６５３は画素１０からの信号を処理するＡＤＣ（ＡＤ変換器）、１００～１０３はＡＤＣ６５０～６５３からの信号を処理し、信号を外部へ出力する出力回路である。行選択回路６３０～６３３で選択された画素基板６１０の画素１０の行の信号は、不図示の基板間接合を介して、回路基板６１０のADC６５０～６
５３へ読み出される。
５３へ読み出される。
図６に、ＡＤＣ６５０、６５１および信号処理回路間を接続する配線６４０，６４１の一例を示す。図６において、ＡＤＣ６５０、６５１の回路は図１と略同一である。尚、ＡＤＣ６５０と６５１が略同一の構成であるため、ＡＤＣ６５１中にもランプ信号生成回路が存在するが、不使用かつ非動作となっている。代わりに、ランプ信号生成回路５０の生成するランプ信号を、信号処理回路間を接続する配線６４０を介してＡＤＣ６５１へ供給することにより、ＡＤＣ６５０と６５１の特性差を低減している。
また、ＡＤＣ６５０が複数のカウンタ９０、９１と複数のクロック生成器１１０、１１１を有しており、ＡＤＣ６５１も複数のカウンタ９２、９３と複数のクロック生成器１１２、１１３を有している。これにより、信号処理回路６２０、６２１の双方において、カウンタ９０～９３の負荷を軽減し、高速化可能となっている。また、クロック生成器１１０、１１１をカウンタ９０、９１へ近接配置させて高速化可能となっている。
また、本実施形態では、クロック生成器１１０～１１３とカウンタ９０～９３を信号処理回路６２０、６２１の略中央に配置している。言い換えると、クロック生成器１１０～１１３とカウンタ９０～９３は、カウント信号を供給する対象の列回路群の列方向の略中央に配置される。これにより、カウンタ９０～９３から最も遠い第一のメモリ７０、７１までの距離を短縮し、高速動作させることが可能となっている。
なお、図５では２層型の積層の例を示したが、３層型としても構わない。
（実施形態４）
図７に実施形態４に関わる固体撮像装置の模式図を示す。以下では、実施形態１の図１との相違点についてのみ、説明する。
図７に実施形態４に関わる固体撮像装置の模式図を示す。以下では、実施形態１の図１との相違点についてのみ、説明する。
本実施形態において、比較器６０および第１のメモリ７０は垂直線３０から出力される画素信号を処理し、比較器６１および第１のメモリ７１は垂直線３３から出力される画素信号を処理する。このように本実施形態では、異なる画素列の画素信号を処理する列回路が、信号読み出し方向に並べて配置される。また、垂直線３１および垂直線３２から出力される画素信号も、画素アレイ２０の反対側（図面上側）において、信号読み出し方向に並べて配置された列回路（不図示）によって処理される。
このように信号読み出し方向に並べて配置される列回路が異なる画素列の信号を処理する構成であっても、実施形態１と同様に列毎の特性差が出るのを抑制することが可能である。
なお、１つの画素列に対して３つ以上の垂直線が設けられてもよい。例えば、１つの画素列に対して２０本の垂直線を設けてもよい。より詳細には、図７の構成において、垂直線３０～３３をそれぞれ１０本ずつ設けてもよい。図８はこのような構成における列回路の配置例を模式的に示す。
図８に示すように、電流源４０、比較器６０、第一のメモリ７０、電流源４１、比較器６１、第一のメモリ７１のそれぞれが、５行２列（合計１０個）に配列され、これらが列方向に並べて配置される。電流源４０、比較器６０、第一のメモリ７０は、１０本の垂直線３０から出力される画素信号を処理する。電流源４１、比較器６１、第一のメモリ７１は、１０本の垂直線３３から出力される画素信号を処理する。
また、第一のメモリ７０のそれぞれに対しては１つのカウンタ９０からカウント信号が供給され、第一のメモリ７１のそれぞれに対しては１つのカウンタ９１からカウント信号が供給される。なお、第一のメモリ７０を２つ以上のグループに分けて、それぞれに対して異なるカウンタからカウント信号を供給するようにしてもよい。第一のメモリ７１に対しても同様である。
（実施形態５）
本発明の実施形態５による撮像システムについて、図１３を用いて説明する。図１３は、本実施形態による撮像システムの概略構成を示すブロック図である。
本発明の実施形態５による撮像システムについて、図１３を用いて説明する。図１３は、本実施形態による撮像システムの概略構成を示すブロック図である。
上記実施形態１～４で述べた固体撮像装置（ＣＭＯＳイメージセンサ）は、種々の撮像システムに適用可能である。適用可能な撮像システムとしては、特に限定されるものではないが、例えば、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星、医療用カメラなどの各種の機器が挙げられる。また、レンズなどの光学系と固体撮像装置（光電変換装置）とを備えるカメラモジュールも、撮像システムに含まれる。図１３にはこれらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
撮像システム２０００は、図１３に示すように、撮像装置２００１、撮像光学系２００２、ＣＰＵ２０１０、レンズ制御部２０１２、撮像装置制御部２０１４、画像処理部２０１６、絞りシャッター制御部２０１８を備える。撮像システム２０００は、また、表示部２０２０、操作スイッチ２０２２、記録媒体２０２４を備える。
撮像光学系２００２は、被写体の光学像を形成するための光学系であり、レンズ群、絞り２００４等を含む。絞り２００４は、その開口径を調節することで撮影時の光量調節を行なう機能を備えるほか、静止画撮影時には露光秒時調節用シャッターとしての機能も備える。レンズ群及び絞り２００４は、光軸方向に沿って進退可能に保持されており、これらの連動した動作によって変倍機能（ズーム機能）や焦点調節機能を実現する。撮像光学系２００２は、撮像システムに一体化されていてもよいし、撮像システムへの装着が可能な撮像レンズでもよい。
撮像光学系２００２の像空間には、その撮像面が位置するように撮像装置２００１が配置されている。撮像装置２００１は、実施形態１～４で説明した固体撮像装置（光電変換装置）であり、ＣＭＯＳセンサ（画素部）とその周辺回路（周辺回路領域）とを含んで構成される。撮像装置２００１は、複数の光電変換部を有する画素が２次元配置され、これらの画素に対してカラーフィルタが配置されることで、２次元単板カラーセンサを構成している。撮像装置２００１は、撮像光学系２００２により結像された被写体像を光電変換し、画像信号や焦点検出信号として出力する。
レンズ制御部２０１２は、撮像光学系２００２のレンズ群の進退駆動を制御して変倍操作や焦点調節を行うためのものであり、その機能を実現するように構成された回路や処理装置により構成されている。絞りシャッター制御部２０１８は、絞り２００４の開口径を変化して（絞り値を可変として）撮影光量を調節するためのものであり、その機能を実現するように構成された回路や処理装置により構成される。
ＣＰＵ２０１０は、カメラ本体の種々の制御を司るカメラ内の制御装置であり、演算部、ＲＯＭ、ＲＡＭ、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ、通信インターフェイス回路等を含む。ＣＰＵ２０１０は、ＲＯＭ等に記憶されたコンピュータプログラムに従ってカメラ内の各部の動作を制御し、撮像光学系２００２の焦点状態の検出（焦点検出）を含むＡＦ、撮像、画像処理、記録等の一連の撮影動作を実行する。ＣＰＵ２０１０は、信号処理部でもある。
撮像装置制御部２０１４は、撮像装置２００１の動作を制御するとともに、撮像装置２００１から出力された信号をＡ／Ｄ変換してＣＰＵ２０１０に送信するためのものであり、それら機能を実現するように構成された回路や制御装置により構成される。Ａ／Ｄ変換機能は、撮像装置２００１が備えていてもかまわない。画像処理部２０１６は、Ａ／Ｄ変換された信号に対してγ変換やカラー補間等の画像処理を行って画像信号を生成する処理装置であり、その機能を実現するように構成された回路や制御装置により構成される。表示部２０２０は、液晶表示装置（ＬＣＤ）等の表示装置であり、カメラの撮影モードに関する情報、撮影前のプレビュー画像、撮影後の確認用画像、焦点検出時の合焦状態等を表示する。操作スイッチ２０２２は、電源スイッチ、レリーズ（撮影トリガ）スイッチ、ズーム操作スイッチ、撮影モード選択スイッチ等で構成される。記録媒体２０２４は、撮影済み画像等を記録するためのものであり、撮像システムに内蔵されたものでもよいし、メモリカード等の着脱可能なものでもよい。
このようにして、実施形態１～４による撮像装置２００１を適用した撮像システム２０００を構成することにより、高性能の撮像システムを実現することができる。
（実施形態６）
本発明の実施形態６による撮像システム及び移動体について、図１４Ａ及び図１４Ｂを用いて説明する。図１４Ａ及び図１４Ｂは、本実施形態による撮像システム及び移動体の構成を示す図である。
本発明の実施形態６による撮像システム及び移動体について、図１４Ａ及び図１４Ｂを用いて説明する。図１４Ａ及び図１４Ｂは、本実施形態による撮像システム及び移動体の構成を示す図である。
図１４Ａは、車載カメラに関する撮像システム２１００の一例を示したものである。撮像システム２１００は、撮像装置２１１０を有する。撮像装置２１１０は、上述の実施形態１～４に記載の固体撮像装置（光電変換装置）のいずれかである。撮像システム２１００は、画像処理部２１１２と視差取得部２１１４を有する。画像処理部２１１２は、撮像装置２１１０により取得された複数の画像データに対し、画像処理を行う処理装置である。視差取得部２１１４は、撮像装置２１１０により取得された複数の画像データから視差（視差画像の位相差）の算出を行う処理装置である。また、撮像システム２１００は、算出された視差に基づいて対象物までの距離を算出する処理装置である距離取得部２１１６と、算出された距離に基づいて衝突可能性があるか否かを判定する処理装置である衝突判定部２１１８と、を有する。ここで、視差取得部２１１４や距離取得部２１１６は、対象物までの距離情報等の情報を取得する情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部２１１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。上述の処理装置は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールに基づいて演算を行う汎用のハードウェアによって実現されてもよい。また、処理装置はＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
撮像システム２１００は、車両情報取得装置２１２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム２１００は、衝突判定部２１１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ２１３０が接続されている。すなわち、制御ＥＣＵ２１３０は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム２１００は、衝突判定部２１１８での判定結果に基づいて、ドライバーへ警報を発する警報装置２１４０とも接続されている。例えば、衝突判定部２１１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ２１３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置２１４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム２１００で撮像する。図１４Ｂに、車両前方（撮像範囲２１５０）を撮像する場合の撮像システム２１００を示した。車両情報取得装置２１２０は、撮像システム２１００を動作させ撮像を実行させるように指示を送る。上述の実施形態１～４の撮像装置を撮像装置２１１０として用いることにより、本実施形態の撮像システム２１００は、測距の精度をより向上させることができる。
以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自動車等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（輸送機器）に適用することができる。移動体（輸送機器）における移動装置はエンジン、モーター、車輪、プロペラなどの各種の駆動源である。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
２０：画素アレイ， ４０，４１：電流源， ６０，６１：比較器
７０，７１：第１のメモリ， ９０，９１：カウンタ
７０，７１：第１のメモリ， ９０，９１：カウンタ
Claims (21)
- 複数行および複数列に渡って画素が配置された画素アレイと、
第１の列回路群と、
前記画素アレイに対して前記第１の列回路群と同一方向に配置された第２の列回路群と、
前記第１の列回路群にカウント信号を供給する第１のカウンタと、
前記第２の列回路群にカウント信号を供給する第２のカウンタと、
を備え、
前記第１の列回路群と前記第２の列回路群は、列に沿った方向に分離して配置され、
第１の列回路群と第２の列回路群は、異なる色の画素信号を処理し、
前記画素アレイは、第１の画素と、第２の画素と、を含み、
前記第１の画素と、前記第２の画素と、は異なる列に配置され、
前記第１の画素は、前記第１の列回路群が含む複数の第１の列回路のうちの１つの第１の列回路と電気的に接続可能であり、
前記第２の画素は、前記第２の列回路群が含む複数の第２の列回路のうちの１つの第２の列回路と電気的に接続可能であり、
前記１つの第１の列回路と、前記１つの第２の列回路と、は同じ列に配置される、
固体撮像装置。 - 複数行および複数列に渡って画素が配置された画素アレイと、
第１の列回路群と、
前記画素アレイに対して前記第１の列回路群と同一方向に配置された第２の列回路群と、
前記第１の列回路群にカウント信号を供給する第１のカウンタと、
前記第２の列回路群にカウント信号を供給する第２のカウンタと、
を備え、
前記第１の列回路群と前記第２の列回路群は、画素信号の読出し方向に分離して配置され、
第１の列回路群と第２の列回路群は、異なる色の画素信号を処理し、
前記画素アレイは、第１の画素と、第２の画素と、を含み、
前記第１の画素と、前記第２の画素と、は異なる列に配置され、
前記第１の画素は、前記第１の列回路群が含む複数の第１の列回路のうちの１つの第１の列回路と電気的に接続可能であり、
前記第２の画素は、前記第２の列回路群が含む複数の第２の列回路のうちの１つの第２の列回路と電気的に接続可能であり、
前記１つの第１の列回路と、前記１つの第２の列回路と、は同じ列に配置される、
固体撮像装置。 - 前記第１の列回路群は第１の色の画素信号のみを処理し、前記第２の列回路群は第２の色の画素信号のみを処理する、
請求項１または２に記載の固体撮像装置。 - 複数行および複数列に渡って画素が配置された画素アレイと、
第１の列回路群と、
前記画素アレイに対して前記第１の列回路群と同一方向に配置された第２の列回路群と、
前記第１の列回路群にカウント信号を供給する第１のカウンタと、
前記第２の列回路群にカウント信号を供給する第２のカウンタと、
を備え、
前記第１の列回路群と前記第２の列回路群は、列に沿った方向に分離して配置され、
前記第１の列回路群は第１の色の画素信号のみを処理し、前記第２の列回路群は第２の色の画素信号のみを処理する、
固体撮像装置。 - 複数行および複数列に渡って画素が配置された画素アレイと、
第１の列回路群と、
前記画素アレイに対して前記第１の列回路群と同一方向に配置された第２の列回路群と、
前記第１の列回路群にカウント信号を供給する第１のカウンタと、
前記第２の列回路群にカウント信号を供給する第２のカウンタと、
を備え、
前記第１の列回路群と前記第２の列回路群は、画素信号の読出し方向に分離して配置され、
前記第１の列回路群は第１の色の画素信号のみを処理し、前記第２の列回路群は第２の色の画素信号のみを処理する、
固体撮像装置。 - 前記画素アレイは、第１の画素と、第２の画素と、第３の画素と、を含み、
前記第１の画素と、前記第２の画素と、前記第３の画素と、は同じ列に配置され、
前記第１の画素は、前記第２の画素と、前記第３の画素と、の間に配置され、
前記第１の画素は、前記第１の列回路群が含む複数の第１の列回路のうちの１つの第１の列回路と電気的に接続可能であり、
前記第２の画素と、前記第３の画素と、は前記第２の列回路群が含む１つの第２の列回路と電気的に接続可能である、
請求項３から５のいずれか１項に記載の固体撮像装置。 - 前記第１の列回路群と前記第２の列回路群は、並んで配置される、
請求項１から６のいずれか１項に記載の固体撮像装置。 - 前記第１のカウンタにクロック信号を供給する第１のクロック生成器と、
前記第２のカウンタにクロック信号を供給する第２のクロック生成器と、
をさらに備える、請求項１から７のいずれか１項に記載の固体撮像装置。 - 前記第１のカウンタは、前記第１の列回路群の列方向の略中央に配置されるか、または、
前記第２のカウンタは、前記第２の列回路群の列方向の略中央に配置される、
請求項１から８のいずれか１項に記載の固体撮像装置。 - 前記画素アレイが設けられた第１の基板と、
前記第１の列回路群、前記第２の列回路群、前記第１のカウンタ、および前記第２のカウンタの少なくともいずれかが設けられた第２の基板と、
が積層されている、請求項１から９のいずれか１項に記載の固体撮像装置。 - 複数の信号処理回路を有し、前記複数の信号処理回路のそれぞれが、前記第１の列回路群、前記第２の列回路群、前記第１のカウンタ、および前記第２のカウンタを有する、
請求項１から１０のいずれか１項に記載の固体撮像装置。 - 複数行および複数列に渡って画素が配置された画素アレイと、
複数の信号処理回路と、
を備え、
前記複数の信号処理回路のそれぞれが、
第１の列回路群と、
前記画素アレイに対して前記第１の列回路群と同一方向に配置された第２の列回路群と、
前記第１の列回路群にカウント信号を供給する第１のカウンタと、
前記第２の列回路群にカウント信号を供給する第２のカウンタと、
を有し、
前記第１の列回路群と前記第２の列回路群は、列に沿った方向に分離して配置され、
前記複数の信号処理回路のうち少なくとも１つにおいて、前記第１の列回路群、前記第２の列回路群、前記第１のカウンタ、および前記第２のカウンタは、各々が複数の画素を行ごとに走査する複数の走査回路の間に位置し、
前記画素アレイは、第１の画素と、第２の画素と、を含み、
前記第１の画素と、前記第２の画素と、は異なる列に配置され、
前記第１の画素は、前記第１の列回路群が含む複数の第１の列回路のうちの１つの第１の列回路と電気的に接続可能であり、
前記第２の画素は、前記第２の列回路群が含む複数の第２の列回路のうちの１つの第２の列回路と電気的に接続可能であり、
前記１つの第１の列回路と、前記１つの第２の列回路と、は同じ列に配置される、
固体撮像装置。 - 前記第１の列回路群は第１の色の画素信号のみを処理し、前記第２の列回路群は第２の色の画素信号のみを処理する、
請求項１２に記載の固体撮像装置。 - 複数行および複数列に渡って画素が配置された画素アレイと、
複数の信号処理回路と、
を備え、
前記複数の信号処理回路のそれぞれが、
第１の列回路群と、
前記画素アレイに対して前記第１の列回路群と同一方向に配置された第２の列回路群
と、
前記第１の列回路群にカウント信号を供給する第１のカウンタと、
前記第２の列回路群にカウント信号を供給する第２のカウンタと、
を有し、
前記第１の列回路群と前記第２の列回路群は、列に沿った方向に分離して配置され、
前記複数の信号処理回路のうち少なくとも１つにおいて、前記第１の列回路群、前記第２の列回路群、前記第１のカウンタ、および前記第２のカウンタは、各々が複数の画素を行ごとに走査する複数の走査回路の間に位置し、
前記第１の列回路群は第１の色の画素信号のみを処理し、前記第２の列回路群は第２の色の画素信号のみを処理する、
固体撮像装置。 - 前記画素アレイは、第１の画素と、第２の画素と、第３の画素と、を含み、
前記第１の画素と、前記第２の画素と、前記第３の画素と、は同じ列に配置され、
前記第１の画素は、前記第２の画素と、前記第３の画素と、の間に配置され、
前記第１の画素は、前記第１の列回路群が含む複数の第１の列回路のうちの１つの第１の列回路と電気的に接続可能であり、
前記第２の画素と、前記第３の画素と、は前記第２の列回路群が含む１つの第２の列回路と電気的に接続可能である、
請求項１３または１４に記載の固体撮像装置。 - 前記第１の列回路群と前記第２の列回路群は、並んで配置される、
請求項１２から１５のいずれか１項に記載の固体撮像装置。 - 前記複数の信号処理回路のそれぞれが、
前記第１のカウンタにクロック信号を供給する第１のクロック生成器と、
前記第２のカウンタにクロック信号を供給する第２のクロック生成器と、
をさらに有する、請求項１２から１６のいずれか１項に記載の固体撮像装置。 - 前記複数の信号処理回路の少なくとも１つにおいて、
前記第１のカウンタは、前記第１の列回路群の列方向の略中央に配置されるか、または、
前記第２のカウンタは、前記第２の列回路群の列方向の略中央に配置される、
請求項１２から１７のいずれか１項に記載の固体撮像装置。 - 前記画素アレイが設けられた第１の基板と、
前記複数の信号処理回路が設けられた第２の基板と、
が積層されている、請求項１２から１８のいずれか１項に記載の固体撮像装置。 - 請求項１から１９のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置から出力される信号を処理する信号処理部と、
を有することを特徴とする撮像システム。 - 移動体であって、
請求項１から１９のいずれか１項に記載の固体撮像装置と、
移動装置と、
前記固体撮像装置から出力される信号から情報を取得する処理装置と、
前記情報に基づいて前記移動装置を制御する制御装置と、
を有することを特徴とする移動体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021146388A JP7419309B2 (ja) | 2021-09-08 | 2021-09-08 | 固体撮像装置 |
| US17/939,225 US20230072715A1 (en) | 2021-09-08 | 2022-09-07 | Solid-state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021146388A JP7419309B2 (ja) | 2021-09-08 | 2021-09-08 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023039289A JP2023039289A (ja) | 2023-03-20 |
| JP7419309B2 true JP7419309B2 (ja) | 2024-01-22 |
Family
ID=85386358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021146388A Active JP7419309B2 (ja) | 2021-09-08 | 2021-09-08 | 固体撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20230072715A1 (ja) |
| JP (1) | JP7419309B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010109893A (ja) | 2008-10-31 | 2010-05-13 | Fujitsu Microelectronics Ltd | イメージセンサ |
| JP2015128278A (ja) | 2013-11-27 | 2015-07-09 | ソニー株式会社 | Ａ／ｄ変換装置、グレイコード生成装置、信号処理装置、撮像素子、並びに、電子機器 |
| WO2018198802A1 (ja) | 2017-04-25 | 2018-11-01 | パナソニックＩｐマネジメント株式会社 | 固体撮像装置および撮像装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11736813B2 (en) * | 2020-07-27 | 2023-08-22 | Canon Kabushiki Kaisha | Imaging device and equipment |
| JP2024011562A (ja) * | 2022-07-15 | 2024-01-25 | キヤノン株式会社 | 光電変換装置、システム |
| JP2024020760A (ja) * | 2022-08-02 | 2024-02-15 | キヤノン株式会社 | 光電変換装置、光電変換装置の駆動方法、機器 |
-
2021
- 2021-09-08 JP JP2021146388A patent/JP7419309B2/ja active Active
-
2022
- 2022-09-07 US US17/939,225 patent/US20230072715A1/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010109893A (ja) | 2008-10-31 | 2010-05-13 | Fujitsu Microelectronics Ltd | イメージセンサ |
| JP2015128278A (ja) | 2013-11-27 | 2015-07-09 | ソニー株式会社 | Ａ／ｄ変換装置、グレイコード生成装置、信号処理装置、撮像素子、並びに、電子機器 |
| WO2018198802A1 (ja) | 2017-04-25 | 2018-11-01 | パナソニックＩｐマネジメント株式会社 | 固体撮像装置および撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2023039289A (ja) | 2023-03-20 |
| US20230072715A1 (en) | 2023-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10645316B2 (en) | Imaging device and method of driving imaging device | |
| JP2019068269A (ja) | 撮像装置、撮像システム、移動体 | |
| JP7370742B2 (ja) | 光電変換装置、撮像システム、移動体、および、信号処理装置 | |
| US11297273B2 (en) | Photoelectric conversion apparatus | |
| US10652496B2 (en) | Photoelectric conversion device, photoelectric conversion system, and movable body | |
| JP6976776B2 (ja) | 固体撮像装置、撮像システム、及び移動体 | |
| US20190252433A1 (en) | Photoelectric conversion device, photoelectric conversion system, and moving body | |
| JP7102159B2 (ja) | 光電変換装置、撮像システム、および、移動体 | |
| JP2019106668A (ja) | 撮像装置 | |
| JP2019041352A (ja) | 撮像装置及び撮像システム | |
| JP7419309B2 (ja) | 固体撮像装置 | |
| JP2019068271A (ja) | 撮像装置、撮像システム、移動体、回路チップ | |
| JP7077029B2 (ja) | 光電変換装置、撮像システム、移動体 | |
| JP7342077B2 (ja) | 光電変換装置 | |
| JP7267719B2 (ja) | 光電変換装置、移動体、信号処理装置 | |
| JP7277429B2 (ja) | 光電変換装置、光電変換システム、移動体、半導体基板 | |
| JP7408620B2 (ja) | 光電変換装置 | |
| JP7346376B2 (ja) | 光電変換装置、光電変換システム、移動体、半導体基板 | |
| JP7483454B2 (ja) | 光電変換装置、撮像システム、移動体 | |
| JP7129264B2 (ja) | 撮像装置 | |
| JP2021166369A (ja) | 撮像装置および撮像装置の駆動方法 | |
| JP2022089013A (ja) | 光電変換装置、光電変換システム、移動体、半導体基板、光電変換装置の駆動方法 | |
| JP2023124986A (ja) | 光電変換装置及びその駆動方法 | |
| JP2022046310A (ja) | 撮像装置、撮像装置の駆動方法、撮像システムおよび移動体 | |
| JP2019153985A (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220713 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220713 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230725 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240110 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7419309 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |