JP2010109893A - イメージセンサ - Google Patents

Abstract

【課題】シングルスロープ型のランプ波形を有する信号を使用するＡＤＣ回路を有するイメージセンサにおいて、高解像度を維持して変換速度を向上させる。
【解決手段】ピクセルアレイ11と、各コラムごとに設けられた複数のコラム信号線23と、コラム信号線に出力されたアナログ検出信号を増幅するコラムアンプ25と、コラムアンプの出力するアナログ検出信号をそれぞれデジタル信号に変換するコラムＡＤＣ部と、を備えるイメージセンサであって、各コラムＡＤＣは、入力保持機能を有する複数のＡＤＣ回路30A,30Bを備え、複数のＡＤＣ回路は、１個のコラムアンプの出力するアナログ検出信号を時分割でラッチしてデジタル信号に変換する。
【選択図】図５

Description

本発明は、複数のピクセルを２次元に配列したピクセルアレイを有するイメージセンサに関し、特に各ピクセルのアナログ検出信号をデジタル信号に変換して出力するためのＡＤＣ(Analog Digital Converter:ＡＤ変換）機能を有するイメージセンサに関する。

近年、デジタルカメラ、デジタルＴＶカメラ、携帯電話などに、ＣＭＯＳ、ＭＯＳ、ＣＣＤなどの固体イメージセンサを使用した撮像装置が広く使用されており、内部にＡＤＣ回路を有するものが使用されている。以下、ＣＭＯＳイメージセンサを例として説明するが、開示の実施形態はこれに限定されるものではなく、ＭＯＳ、ＣＣＤなどの固体イメージセンサにも適用可能である。

図１は、従来の固体イメージセンサの全体構成を示すブロック図である。固体イメージセンサの構成は広く知られているので、固体イメージセンサの構成のうち特に関係する部分についてのみ説明し、ほかの説明は省略する。

固体イメージセンサでは、ピクセル内の各トランジスタの閾値のバラツキの影響を低減するため、検出信号から雑音信号を減算するＣＤＳ（二重相関サンプリング:Correlated Double Sampling)）処理を行った上で検出信号をＡＤ変換する。

図２は、ＣＤＳ処理を行う場合の、ピクセルアレイ１１の１個のピクセル１０と、定電流源と、コラムアンプ１８の１個のアンプ回路２５と、コラムＡＤＣ１９の１個のＡＤＣ回路３０と、を示す図である。図２に示す要素の組みが、ロウ方向に複数組み配列される。

図２に示すように、アンプ回路２５は、容量２６と、増幅器２７と、容量２８およびスイッチ２９と、を有する。アンプ回路２５は、スイッチ２９を開放した状態で、コラム信号線２３の電圧を増幅して出力し、スイッチ２９を閉じると、出力をリセットする。

ＡＤＣ回路３０は、スイッチ３１と、容量３２と、コンパレータ３３と、容量３４と、スイッチ３５と、カウンタ＆ラッチ回路３６と、を有する。容量３２の他方の電極にはＲａｍｐ信号が供給される。カウンタ＆ラッチ回路３６は、開始信号からコンパレータ３３の出力が変化するまでのクロック信号をカウントし、その結果を出力する。Ｒａｍｐ信号は、読出動作期間中は参照電圧であり、ＡＤＣ動作期間中はシングルスロープ型のランプ波形である信号である。

図示のイメージセンサにおける動作は、読出動作とＡＤＣ動作に分けられる。ＣＤＳ処理を行う場合には、読出動作は、さらにノイズ読出と、信号読出と、に分けられる。

図２において、ノイズ読出期間では、ＴＧをオフ状態にして、ＲＳＴをオン状態にして雑音信号（リセットノイズ信号）をコラム信号線２３に読み出す。リセットノイズ信号の電圧は、アンプ回路２５により増幅されて出力され、ＡＤＣ回路３０の容量３４にリセットノイズ信号の電圧が保持される。

次の信号読出期間では、ＲＳＴをオフ状態にして、ＴＧをオン状態にして、フォトダイオードＰＤの電荷量をコラム信号線２３に読み出す。コラム信号線２３に読み出された信号は、検出信号とリセットノイズ信号を合わせた仮検出信号で、仮検出信号はアンプ回路２５で増幅されて、仮検出信号の電圧がＡＤＣ回路３０の容量３２に保持される。これにより、コンパレータ３３の非反転入力端子と反転入力端子間には、仮検出信号とリセットノイズ信号の差電圧、すなわち検出信号の電圧が設定される。

ＡＤＣ動作期間では、容量３２に印加するＲａｍｐ信号がシングルスロープ型の変化を開始する。これに応じて、カウンタ＆ラッチ回路３６がクロックのカウントを開始する。コンパレータ３３の２個の入力端子の電圧差は徐々に減少し、逆転する。これに応じてコンパレータ３３の出力が反転するので、カウンタ＆ラッチ回路３６はその時のカウント値を出力する。これがアナログ検出信号をＡＤ変換したデジタルデータである。

図３は、図１および図２に示した従来例における動作を示すタイムチャートである。

Ｎ行目のピクセルに対する読出動作は、ノイズ読出動作と信号読出動作からなる。信号読出動作では、検出信号を読み出して、ノイズ信号との差電圧を算出してＡＤＣ回路に設定する転送動作が行われる。読出動作の後、検出信号とノイズ信号との差電圧をデジタル信号に変換するＡＤＣ動作が行われる。容量３２に印加されるＲａｍｐ信号は、読出動作中は参照電圧であり、ＡＤＣ動作中はシングルスロープ型のランプ波形に従って電圧が変化する。Ｎ行目のＡＤＣ動作が終了すると、Ｎ＋１行目の読出動作が開始され、それと同時にＡＤＣ演算結果であるＮ行目のピクセルのデジタルデータがコラムＡＤＣ１９から画像処理回路２１に送信される。このデジタルデータの送信は、Ｎ＋１行目の読出動作が終了するまでの間に完了することが望ましいが、カウンタ＆ラッチ回路３６の出力するデジタルデータを一時的に記憶するバッファを設けることにより、Ｎ＋１行目のＡＤＣ動作が終了するまでに完了するようにできる。

図３に示すように、ＡＤＣ動作は、読出動作に比べて処理時間が長いのが一般的である。これは、ＡＤＣ処理の精度には、シングルスロープ型のランプ波形の傾きが関係しており、高精度のＡＤＣ処理のためには傾きを小さくする必要があるためである。このため、上記のイメージセンサの読出サイクル（変換速度）は、ランプ波形のスイープ時間に制限される。

このように、イメージセンサの変換速度がランプ波形のスイープ時間に制限されて高速化できないという問題があるため、Ｒａｍｐ信号を使用しないＡＤＣ処理、例えば逐次比較型ＡＤＣ処理を使用することが考えられる。しかし、現状では、シングルスロープ型のランプ波形を有する信号を使用してＡＤＣ処理を行うイメージセンサが一般的であり、ＡＤＣ回路の後段の回路もシングルスロープ型のランプ波形を有する信号を使用したＡＤＣ回路に適した構成を有している。もし、シングルスロープ型のランプ波形を有する信号を使用するＡＤＣ回路でないほかの方式のＡＤＣ回路を使用すると、これまでの回路が使用できず、これまで培ってきた各種のノウハウを生かせなくなり、画質の向上も難しくなるという問題が発生する。

近年、１０００万画素を越える画素数のピクセルアレイを、１４ビット以上の高解像度で６０フレーム／秒（ｆｐｓ）などの高速で読み出し可能にするなどの要求があり、多画素化、高解像度化、高速化の際限のない向上が求められている。そのため、シングルスロープ型のランプ波形を有する信号を使用するＡＤＣ回路を有するイメージセンサにおいて、変換速度を向上させる各種の構成が提案されている。

イメージセンサの変換速度を向上させる方法として、処理の並列性を向上する方法が提案されている。従来の処理の並列性を向上する構成では、アンプ回路およびＡＤＣ回路の組みを２組設けて並列性を向上している。しかし、この構成では、アンプ回路およびＡＤＣ回路の組みの特性が異なるため、どちらの組みで処理するかによりピクセルの検出結果であるデジタルデータに差を生じ、誤差のために高解像度化できないという問題がある。

特開２００５−３４７９３２号公報 特開２００５−３４８３２４号公報 特開２００２−３２０１４６号公報

開示の実施形態は、シングルスロープ型のランプ波形を有する信号を使用するＡＤＣ回路を有するイメージセンサにおいて、高解像度を維持して変換速度を向上させる。

開示の実施形態のイメージセンサは、２次元に配列された複数のピクセルを有するピクセルアレイと、前記ピクセルアレイの各コラムごとに設けられた複数のコラム信号線と、前記複数のコラム信号線に出力された前記ピクセルのアナログ検出信号をそれぞれ増幅する複数のコラムアンプと、前記複数のコラムアンプの出力するアナログ検出信号をそれぞれデジタル信号に変換する複数のコラムＡＤＣと、を備えるイメージセンサであって、各コラムＡＤＣは、入力保持機能を有する複数のＡＤＣ回路を備え、各コラムＡＤＣの前記複数のＡＤＣ回路は、１個のコラムアンプの出力するアナログ検出信号を時分割でラッチしてデジタル信号に変換することを特徴とする。

実施形態のイメージセンサは、ＡＤＣ回路の処理が並列化される。ＡＤＣ回路にＣＤＳ処理を行うものを使用すれば、製造バラツキによる回路の動作特性に誤差が生じにくい。そのため、高解像度を維持して変換速度を向上させることが可能である。

図４は、第１実施形態の固体イメージセンサの全体構成を示すブロック図である。図４に示すように、第１実施形態の固体イメージセンサは、複数のピクセルをロウ（行）方向とコラム（列）方向の２次元に配列したピクセルアレイ１１と；参照電圧バイアス電流発生回路１２と；ＡＤＣ処理のためのシングルスロープ型のランプ波形を発生するランプ発生回路１３と；タイミングジェネレータ１４と；垂直走査回路１５と；論理回路１６と；ピクセル内のトランジスタに印加する駆動信号をロウ（行）ごとに出力するピクセルドライバ１７と；ピクセルのアナログ検出信号をコラムごとに増幅する複数のコラムアンプの列１８と；複数のコラムアンプの増幅したアナログ検出信号をデジタル信号に変換する複数のコラムＡＤＣを有する第１コラムＡＤＣ列１９Ａと；複数のコラムアンプの増幅したアナログ検出信号をデジタル信号に変換する複数のコラムＡＤＣを有する第２コラムＡＤＣ列１９Ｂと；第１および第２コラムＡＤＣ列１９Ａ、１９Ｂの変換結果（デジタルデータ）を順に出力するように制御する水平走査回路２０と；変換結果に各種処理を施して画像デジタル信号を生成する画像処理回路２１と；を有する。

固体イメージセンサの構成は広く知られているので、詳しい説明は省略する。

固体イメージセンサでは、ピクセル内の各トランジスタの閾値にバラツキがあると、読み出した検出信号がバラツキの分だけ変化する。また、各ピクセルから検出信号を読み出す前にピクセルを初期状態にリセットする必要がある。そこで、リセット信号を印加してピクセルを初期状態にすると共に初期状態に対応する検出信号を読み出して雑音（ノイズ）信号として記憶する。そして、検出信号を読み出し、検出信号から雑音信号を減算するＣＤＳ（二重相関サンプリング:Correlated Double Sampling)）処理を行った上で検出信号をＡＤ変換するのが一般的である。ＣＤＳ処理により、トランジスタの閾値のバラツキによる影響が除去される。実施形態のイメージセンサでもＣＤＳ処理を行う。

図５は、第１実施形態における、ピクセルアレイ１１の１個のピクセル１０と、複数のコラムアンプ１８の１個のアンプ回路２５と、第１コラムＡＤＣ列１９Ａの１個の第１ＡＤＣ回路３０Ａと、第２コラムＡＤＣ列１９Ｂの１個の第２ＡＤＣ回路３０Ｂと、を示す図である。図５では、１個のピクセル１０のみを示したが、コラム方向に複数のピクセル１０が配列され、各ピクセルは共通のコラム信号線２３に接続され、１本のコラム信号線２３に１個のアンプ回路２５が接続される。アンプ回路２５の出力と、第１ＡＤＣ回路３０Ａおよび第２ＡＤＣ回路３０Ｂの入力の間にスイッチ４０が設けられ、アンプ回路２５の出力を第１ＡＤＣ回路３０Ａおよび第２ＡＤＣ回路３０Ｂのいずれに入力するかが制御可能である。参照番号２４は、定電流原である。このようなピクセル１０、コラム信号線２３、定電流原２４、アンプ回路２５および第１および第２ＡＤＣ回路３０Ａ、３０Ｂの組みが、ロウ方向に複数組み配列される。

図５に示すように、ピクセル１０は、アノードがグランドに接続されたフォトダイオードＰＤと、フォトダイオードＰＤのカソードに接続された読み出し用トランジスタＴｒＧと、リセット電圧線１５と読み出し用トランジスタＴｒＧの間に接続された基準用（リセット用）トランジスタＴｒＲと、ゲートが読み出し用トランジスタＴｒＧと基準用トランジスタＴｒＲの接続ノードに接続され、一方の被制御電極がコラム信号線２３に接続された増幅用トランジスタＴｒＡと、増幅用トランジスタＴｒＡの他方の被制御電極と電源線２２の間に接続された選択用トランジスタＴｒＳと、を有する。図１のピクセルドライバ１７は、読み出し信号ＴＧ、リセット信号ＲＳＴ、選択信号ＳＬＣＴを、同一ロウの全ピクセルの読み出し用トランジスタＴｒＧのゲート、基準用トランジスタＴｒＲのゲートおよび選択用トランジスタＴｒＳのゲートにそれぞれ印加する。電源線２２には常時基準電圧が供給される。電源線２２は、ロウ方向に伸びるように配置したり、ロウ方向とコラム方向の両方に伸びる格子状としてもよい。

コラム信号線２３には、定電流源２４およびアンプ回路２５が接続される。

図６は、アンプ回路２５、スイッチ４０、第１ＡＤＣ回路３０Ａおよび第２ＡＤＣ回路３０Ｂの具体的な回路構成を示す図である。

図６に示すように、アンプ回路２５は、増幅器２７と、増幅器２７の入力端子とコラム信号線２３の間に接続される容量２６と、増幅器２７の入力端子と出力端子の間に並列に接続された容量２８およびスイッチ２９と、を有する。アンプ回路２５は、スイッチ２９を開放した状態で、コラム信号線２３の電圧を増幅して出力し、スイッチ２９を閉じると、出力をリセットする。

第１ＡＤＣ回路３０Ａは、ＴｒＰＡと、容量３２Ａと、コンパレータ３３Ａと、容量３４Ａと、スイッチ３５Ａと、カウンタ＆ラッチ回路３６Ａと、を有する。ＴｒＰＡは、アンプ回路２５の出力と、コンパレータ３３Ａの非反転入力端子との間に接続される。容量３２Ａは、一方の電極がコンパレータ３３Ａの非反転入力端子に、他方の電極にはＲａｍｐ１信号が供給される。容量３４Ａは、コンパレータ３３Ａの反転入力端子と接地単位の間に接続される。スイッチ３５Ａは、コンパレータ３３Ａの出力端子と反転入力端子の間を接続状態にするかまたは遮断状態にする。カウンタ＆ラッチ回路３６Ａは、図示していない開始信号に応じてクロック信号のカウントを開始し、コンパレータ３３Ａの出力が変化するとカウントを停止して、その結果を出力する。

第２ＡＤＣ回路３０Ｂは、第１ＡＤＣ回路３０Ａと同様の構成を有する。ＴｒＰＡとＴｒＰＢが、図５のスイッチ４０を構成する。ＴｒＰＡのゲートには切替信号ＳＷが印加され、ＴｒＰＢのゲートには切替信号ＳＷをインバータ４２で反転した信号が印加されるので、ＴｒＰＡとＴｒＰＢは相補的に動作する。

ランプ信号発生回路４１は、シングルスロープ型のランプ波形を有する信号Ｖｓｌｏｐｅおよび参照電圧Ｖｒｅｆを出力する。信号Ｖｓｌｏｐｅは、例えば、ＤＡＣを使用して発生され、切り替え信号ＳＷの変化に同期して変化を繰り返す。容量３２Ａの他方の電極は、トランジスタＴｒＱ１ＡおよびＴｒＱ２Ａに接続される。ＴｒＱ１ＡはＶｓｌｏｐｅの信号線に接続され、ＴｒＱ２Ａは参照電圧Ｖｒｅｆの信号線に接続される。ＴｒＱ１Ａのゲートには切り替え信号ＳＷをインバータ４２で反転した信号が印加され、ＴｒＱ２Ａのゲートには切り替え信号ＳＷが印加される。従って、ＴｒＰＡが接続状態の時には、容量３２Ａの他方の電極には参照電圧Ｖｒｅｆが印加され、ＴｒＰＡが遮断状態の時には、容量３２Ａの他方の電極には信号Ｖｓｌｏｐｅが印加される。言い換えれば、Ｒａｍｐ１は、ＳＷがオン状態の時には参照電圧Ｖｒｅｆで、ＳＷがオフ状態の時には信号Ｖｓｌｏｐｅである。

同様に、第２ＡＤＣ回路３０Ｂの容量３２Ｂの他方の電極は、トランジスタＴｒＱ１ＢおよびＴｒＱ２Ｂに接続される。ＴｒＱ１ＢはＶｓｌｏｐｅの信号線に接続され、ＴｒＱ２Ｂは参照電圧Ｖｒｅｆの信号線に接続される。ＴｒＱ１Ｂのゲートには切り替え信号ＳＷが印加され、ＴｒＱ２Ｂのゲートには切り替え信号ＳＷをインバータ４２で反転した信号が印加される。従って、ＴｒＰＢが接続状態の時には、容量３２Ｂの他方の電極には参照電圧Ｖｒｅｆが印加され、ＴｒＰＢが遮断状態の時には、容量３２Ｂの他方の電極には信号Ｖｓｌｏｐｅが印加される。言い換えれば、Ｒａｍｐ２は、ＳＷがオン状態の時には信号Ｖｓｌｏｐｅで、ＳＷがオフ状態の時には参照電圧Ｖｒｅｆである。

図７は、実施形態のイメージセンサの動作を示すタイムチャートである。実施形態のイメージセンサにおける動作は、読出動作とＡＤＣ動作に分けられ、読出動作は、さらにノイズ読出と、信号読出と、に分けられる。アンプ回路２５は、Ｎ行目のピクセルの読出動作を行い、検出信号を第１ＡＤＣ３０Ａに設定し、第１ＡＤＣ３０ＡはＮ行目のピクセルの検出信号のＡＤＣ処理を開始する。第１ＡＤＣ３０ＡがＮ行目のピクセルの検出信号のＡＤＣ処理を開始すると同時に、アンプ回路２５は、Ｎ＋１行目のピクセルの読出動作を行い、検出信号を第２ＡＤＣ３０Ｂに設定する。そして、第１ＡＤＣ３０ＡにおけるＮ行目のピクセルの検出信号のＡＤＣ処理が完了すると、第２ＡＤＣ３０ＢがＮ＋１行目のピクセルの検出信号のＡＤＣ処理を開始し、同時にアンプ回路２５は、Ｎ＋２行目のピクセルの読出動作を行い、検出信号を第１ＡＤＣ３０Ａに設定する。以下、この動作を繰り返す。すなわち、アンプ回路２５は、ピクセルの読出動作を連続して行い、第１ＡＤＣ３０Ａおよび第２ＡＤＣ３０Ｂは、検出信号の設定とＡＤＣ動作を交互に行う。これにより、イメージセンサの変換速度を従来例の約２倍に向上させることが可能である。

以下、第１実施形態のイメージセンサの動作を詳しく説明する。

図５から図７において、切り替え信号ＳＷは「高（Ｈ）」の時に、アンプ回路２５は、Ｎ行目のピクセルの読出動作を行い、検出信号を第１ＡＤＣ３０Ａに設定する。第１ＡＤＣ３０Ａは、アンプ回路２５による検出信号の設定を受けられる状態になる。また、第２ＡＤＣ３０Ｂは、前のサイクルで設定されたＮ−１行目のピクセルの検出信号のＡＤＣ処理を行う。次に切り替え信号ＳＷが「低（Ｌ）」になると、アンプ回路２５は、Ｎ＋１行目のピクセルの読出動作を行い、検出信号を第２ＡＤＣ３０Ｂに設定する。第２ＡＤＣ３０Ｂは、アンプ回路２５による検出信号の設定を受けられる状態になる。また、第１ＡＤＣ３０Ａは、前のサイクルで設定されたＮ行目のピクセルの検出信号のＡＤＣ処理を行う。

アンプ回路２５は、各サイクルの最初に、スイッチ２９を一旦接続状態にしてアンプ回路２５をリセットした後遮断状態にする。ノイズ読出動作を開始すると、ピクセルドライバ１７の出力するＴＧをオフ状態にして、ＲＳＴおよびＳＬＣＴをオン状態にしてＴｒＡのゲートにリセット電圧を印加し、コラム信号線２３に雑音信号（リセットノイズ信号）を出力する。なお、リセット信号ＲＳＴをオンにすることにより、ＴｒＡのゲート電圧はリセット電圧ＶＲになり、それまでの状態にかかわらず一定の状態にリセットされる。このリセットノイズ信号の電圧は、アンプ回路２５により増幅されて出力される。この時、第１ＡＤＣ回路３０Ａで、ＴｒＰＡを導通状態（接続状態）に、スイッチ３５Ａを接続状態にすると、容量３４Ａにリセットノイズ信号の電圧が印加される。この時、ＴｒＰＢは非導通状態（遮断状態）なので、第２ＡＤＣ回路３０Ｂには信号は入力されない。この状態でＴｒＰＡおよび３５Ａを遮断状態にすると、リセットノイズ信号の電圧が容量３４Ａに保持される。以上がノイズ読出処理である。

次の信号読出動作では、スイッチ２９を一旦接続状態にしてアンプ回路２５をリセットした後遮断状態にする。そして、ＲＳＴをオフ状態に、ＴＧおよびＳＬＣＴをオン状態にすると、フォトダイオードＰＤの露光量に対応する電荷（検出信号）がＴｒＡのゲートに転送されて電圧に変換される。この電圧はＴｒＡで増幅されて、コラム信号線２３に出力され、コラム信号線２３は仮検出信号の電圧に設定される。仮検出信号は、検出信号とリセットノイズ信号で、その電圧は、リセットノイズ信号電圧と検出信号電圧の和となる。仮検出信号は、アンプ回路２５で増幅されて出力される。この時、ＴｒＰＡを接続状態にすると、仮検出信号の電圧が容量３２Ａに印加され、ＴｒＰＡを遮断状態にすると仮検出信号の電圧が容量３２Ａに保持される。以上で、読出動作が終了する。

読出動作が終了した時点では、コンパレータ３３Ａの非反転入力端子は仮検出信号の電圧に設定され、反転入力端子はリセットノイズ信号電圧に設定される。すなわち、コンパレータ３３Ａの２個の入力端子の電圧差は、検出信号の電圧になる。このように、読出起動さ期間では、ピクセルのノイズと検出信号が読み出され、その差に相当する電圧が第１ＡＤＣ回路３０Ａに転送されて設定される。言い換えれば、第１ＡＤＣ回路３０Ａは、読出動作期間で検出した検出信号を保持する。

第１ＡＤＣ回路３０Ａにピクセルの検出信号が設定される間、第２ＡＤＣ回路３０Ｂは前の行のピクセルの検出信号のＡＤＣ動作を行っている。

ＰＤの信号電圧が同じであっても、増幅用トランジスタＴｒＡの閾値（Ｖｔｈ）のバラツキによりピクセルから読み出した検出信号にバラツキを生じる。そこで、上記の構成では、あらかじめ雑音レベルをリセットノイズ信号電圧として読み出して記憶しておき、読み出した仮検出信号とリセットノイズ信号電圧の差を設定することにより、雑音レベルを除去している。

ＡＤＣ動作期間では、容量３２Ａに印加する信号Ｒａｍｐ１がシングルスロープ型の変化を開始する。これに応じて、カウンタ＆ラッチ回路３６Ａがクロックのカウントを開始する。コンパレータ３３Ａの２個の入力端子の電圧差は徐々に減少し、逆転する。これに応じてコンパレータ３３Ａの出力が反転するので、カウンタ＆ラッチ回路３６Ａはその時のカウント値を出力する。これがアナログ検出信号をＡＤ変換したデジタルデータである。

第１ＡＤＣ回路３０ＡがＡＤＣ動作を行っている間、次の行のピクセルの検出信号が、第２ＡＤＣ回路３０Ｂに設定される。

第１ＡＤＣ回路３０ＡがＡＤＣ動作を完了すると、ＡＤＣ処理の結果であるデジタルデータは、画像処理回路に転送される。この転送動作は、ＡＤＣ処理の次のサイクル、すなわち読出動作中に行う。

ＣＤＳ処理は、アンプ回路２５が１段目のＣＤＳの役割を果たし、ＡＤＣ回路３０が２段目のＣＤＳの役割を果たす。１段目のＣＤＳの役割を果たすアンプ回路２５は、その動作内容からピクセルからのノイズ信号および検出信号の読み出し動作と同じタイミングで動作する必要があり、１本のコラム信号線２３に対して１個であることが望ましい。また、ＣＤＳ処理の精度を考慮すると、最初の段階で大きくバラツキを除去する１段目のＣＤＳ処理を行うアンプ回路は、１本のコラム信号線２３に対して１個であることが望ましい。さらに、２個以上のアンプ回路を設ける場合には、アンプ回路特性に個体間差が存在するので、ＣＤＳ処理の効果の程度が異なり、デジタルデータ（画像データ）にノイズを生じてしまう。また、アンプ回路およびＡＤＣ回路からなるコラム回路を２組設ければ並列動作が可能であるが、コラム回路全体を並列構成にすると、動作は可能であるが、回路面積や消費電力も増加してしまい、この点でも好ましくない。

第１実施形態のイメージセンサでは、ＡＤＣ回路は２組設けるが、アンプ回路は１個であり、上記のような問題を防止または低減できる。さらに、第１実施形態のイメージセンサでも、ＡＤＣ処理は異なるＡＤＣ回路で行われることになり、デジタルデータに誤差を生じる原因になるが、第１実施形態ではＣＤＳ処理を行うタイプのＡＤＣ回路を使用するため、ＡＤＣ回路の個体差に起因するバラツキをキャンセルできるので、誤差を非常に小さくできる。特に、第１実施形態では、第１ＡＤＣ回路３０Ａおよび第２ＡＤＣ回路３０Ｂに供給されるランプ波形の信号は、共通のランプ信号発生回路４１から供給される信号であり、同じ特性を有する。このため、ランプ波形の信号の差異に起因する誤差は非常に小さくできる。

しかも、第１実施形態のイメージセンサでは、２行分のＡＤＣ処理が並列化されているため、従来例に比べて変換速度を約２倍にすることができる。

第１実施形態のイメージセンサは、ＡＤＣ回路の内部構成は従来例と同じであり、従来培われてきたノウハウや回路構成がそのまま使用可能であり、高速化を図っても従来と同様の高画質のデジタルデータが得られる。

ピクセルアレイ１１においてコラム方向に伸びるコラム信号配線２３は、ピクセル１０の内部を伸びるため、配線数が増加してフォトダイオードＰＤの開口が狭くなると、ピクセルの感度が低下するという問題が発生する。そこで、コラム信号配線２３の配線数は、フォトダイオードＰＤの開口が狭くならないように、１本であることが望ましい。

また、アンプ回路２５と第１および第２ＡＤＣ回路３０Ａ、３０Ｂを有するコラム回路のレイアウトにおいても、ピクセルと同じピッチで配置する必要があり、アンプ回路２５と第１および第２ＡＤＣ回路３０Ａ、３０Ｂはできるだけ配線数が少ないことが要求される。もしこれらの配線数が多い場合には、ピクセルと同じピッチで配置できないという問題が発生する。

ピクセルアレイ１１からピクセルのピッチ当たり１本のコラム信号線が伸びるので、このコラム信号線の延長上にアンプ回路２５と第１および第２ＡＤＣ回路３０Ａ、３０Ｂを直列に配置し、第１および第２ＡＤＣ回路３０Ａ、３０Ｂはレイアウトも同一になるようにする。このような配置は、アナログ信号伝達およびレイアウトの点からも、特性の差を生じにくい。

固体カラーイメージセンサは、ピクセルの前に赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタを配置する。一般に、２×２の４個のピクセルに対して、２個の緑フィルタ（Ｇｒ，Ｇｂ）と、１個の赤フィルタ（Ｒ）と、１個の青フィルタ（Ｂ）を配置する。このようなカラーフィルタの配置において、コラム方向の同じ列にＧｒとＧｂが配置され、コラム方向の同じ列にＲとＢが配置される第１フィルタ構成と、コラム方向の同じ列にＧｒとＢが配置され、コラム方向の同じ列にＲとＧｂが配置される第２フィルタ構成と、が使用される。

固体カラーイメージセンサでは、ＧｒとＧｂの信号特性は同一であることが望ましい。第１フィルタ構成の場合、従来例では、ＧｒとＧｂのピクセルの信号は、同一のアンプ回路およびＡＤＣ回路で読み出し処理およびＡＤＣ処理が行われるため、ＧｒとＧｂの信号特性は近似している。第１実施形態でも、ＧｒとＧｂのピクセルの信号は、同一のアンプ回路で処理され、ＡＤＣ回路は異なるが上記の理由によりＡＤＣ回路の個体差による影響は小さいので、ＧｒとＧｂの信号特性は近似している。これに対して、第２フィルタ構成の場合、従来例では、ＧｒとＧｂのピクセルの信号は、異なる列であり、異なるアンプ回路およびＡＤＣ回路で読み出し処理およびＡＤＣ処理が行われるため、ＧｒとＧｂの信号特性に差が発生するとい問題がある。これは、第１実施形態でも同様である。次に説明する第２実施形態は、第２フィルタ構成においても、ＧｒとＧｂの信号特性を近似したものにできる構成である。

図８は、第２実施形態のカラー固体イメージセンサの全体構成を示すブロック図である。第２実施形態の固体イメージセンサは、複数のコラムアンプの列と、第１および第２の複数のコラムＡＤＣの列と、水平走査回路と、をピクセルアレイ１１の上下にそれぞれ、設けたことが第１実施形態の固体イメージセンサと異なる。すなわち、ピクセルアレイ１１の下側に、下コラムアンプの列１８Ｌと；下第１コラムＡＤＣ列１９ＬＡと；下第２コラムＡＤＣ列１９ＬＢと；下水平走査回路２０Ｌと；、を設け、ピクセルアレイ１１の上側に、上コラムアンプの列１８Ｕと；上第１コラムＡＤＣ列１９ＵＡと；上第２コラムＡＤＣ列１９ＵＢと；上水平走査回路２０Ｕと；、を設ける。ほかの部分は、第１実施形態と同じである。

図９は、第２実施形態のカラー固体イメージセンサにおけるピクセル配置を示す図であり、（Ａ）はカラーピクセルの配置を、（Ｂ）はカラーピクセル内の回路構成を示す。図９の（Ａ）に示すように、第２実施形態のカラーピクセルの配置は、コラム方向の同じ列にＧｒとＢが配置され、コラム方向の同じ列にＲとＧｂが配置される第２フィルタ構成である。図９の（Ｂ）に示すように、各カラーピクセル１０Ｇｒ、１０Ｇｂ、１０Ｒ、１０Ｂの回路構成は図５の第１実施形態のピクセルと同じである。

図１０は、第２実施形態における、ピクセルアレイ１１内のカラーピクセル１０Ｇｒ、１０Ｇｂ、１０Ｒ、１０Ｂと、下定電流源２４Ｌ、下アンプ回路２５Ｌ、下スイッチ４０Ｌ、下第１ＡＤＣ回路３０ＬＡ、下第２ＡＤＣ回路３０ＬＢ、上定電流源２４Ｕ、上アンプ回路２５Ｕ、上スイッチ４０Ｕ、上第１ＡＤＣ回路３０ＵＡおよび上第２ＡＤＣ回路３０ＵＢの接続関係を示す図である。これらの要素の内部構成は、第１実施例のものと同じである。

図示のように、隣接する２本のコラム信号線２３Ｐと２３Ｑの一方２３Ｐはカラーピクセル１０Ｇｒと１０Ｂに接続され、他方２３Ｑはカラーピクセル１０Ｇｂと１０Ｒに接続される。隣接する２本のコラム信号線２３の上下端には、相補的に動作する下選択スイッチ５１Ｌおよび上選択スイッチ５１Ｕが設けられている。カラーピクセル１０Ｇｒと１０Ｒは同じ行であり、それらの検出信号を読み出す時には、下選択スイッチ５１Ｌをコラム信号線２３Ｐに接続し、上選択スイッチ５１Ｕをコラム信号線２３Ｑに接続し、カラーピクセル１０Ｇｒと１０Ｒの選択信号ＳＬＣＴをオンにする。これにより、カラーピクセル１０Ｇｒの検出信号はコラム信号線２３Ｐに読み出されて、下アンプ回路２５Ｌおよび下第１ＡＤＣ回路３０ＬＡで処理される。同時に、カラーピクセル１０Ｒの検出信号はコラム信号線２３Ｑに読み出されて、上アンプ回路２５Ｕおよび上第１ＡＤＣ回路３０ＵＡで処理される。処理内容は第１実施例と同じである。同様に、カラーピクセル１０Ｇｂと１０Ｂは同じ行であり、それらの検出信号を読み出す時には、下選択スイッチ５１Ｌをコラム信号線２３Ｑに接続し、上選択スイッチ５１Ｕをコラム信号線２３Ｐに接続し、カラーピクセル１０Ｇｂと１０Ｂの選択信号ＳＬＣＴをオンにする。これにより、カラーピクセル１０Ｇｂの検出信号はコラム信号線２３Ｑに読み出されて、下アンプ回路２５Ｌおよび下第１ＡＤＣ回路３０ＬＡで処理される。同時に、カラーピクセル１０Ｂの検出信号はコラム信号線２３Ｐに読み出されて、上アンプ回路２５Ｕおよび上第１ＡＤＣ回路３０ＵＡで処理される。このように、カラーピクセル１０Ｇｒと１０Ｇｂの検出信号は、同じ下アンプ回路２５Ｌおよび下第１ＡＤＣ回路３０ＬＡで処理される。

図１１は、第２実施形態のイメージセンサの動作を示すタイムチャートである。図示のように、Ｎ行目のピクセル（ここではＧｒとＲ）の読出動作では、Ｇｒの検出信号が下アンプ回路２５Ｌに入力されて下第１ＡＤＣ回路３０ＬＡに設定され、Ｒの検出信号が上アンプ回路に入力されて下第１ＡＤＣ回路３０ＵＡに設定される。次のＮ＋１行目のピクセル（ここではＧｂとＢ）の読出動作では、Ｇｂの検出信号が下アンプ回路２５Ｌに入力されて下第２ＡＤＣ回路３０ＬＢに設定され、Ｂの検出信号が上アンプ回路に入力されて下第２ＡＤＣ回路３０ＵＢに設定される。このＮ＋１行目のピクセルの読出動作中、下第１ＡＤＣ回路３０ＬＡはＧｒのデジタル変換処理を行い、上第１ＡＤＣ回路３０ＵＡはＲのデジタル変換処理を行う。次のＮ＋２行目のピクセル（ここではＧｒとＲ）の読出動作では、Ｇｒの検出信号が下アンプ回路２５Ｌに入力されて下第１ＡＤＣ回路３０ＬＡに設定され、Ｒの検出信号が上アンプ回路に入力されて下第１ＡＤＣ回路３０ＵＡに設定される。このＮ＋２行目のピクセルの読出動作中、下第２ＡＤＣ回路３０ＬＢはＧｂのデジタル変換処理を行い、上第２ＡＤＣ回路３０ＵＢはＢのデジタル変換処理を行う。さらに、このＮ＋２行目のピクセルの読出動作中、下第１ＡＤＣ回路３０ＬＡはＮ行目のＧｒのデジタル変換処理結果を画像処理回路２１に出力し、上第１ＡＤＣ回路３０ＵＡはＮ行目のＲのデジタル変換処理を画像処理回路２１に出力する。

以上の第２実施形態の例は、ピクセルアレイの１コラムに１本ずつコラム線を設ける一般的なピクセルアレイ構成であるが、ピクセルアレイの２コラムで１本のコラム線を共有するピクセルアレイ構成の場合には、ピクセルとコラムアンプの間のスイッチは必ずしも設ける必要はない。
図３に示したように、読出動作は、ＡＤＣ動作に比べて処理時間が短い。次に説明する第３実施形態のイメージセンサは、読出動作時間がＡＤＣ動作時間の１／３より短い場合により一層並列性を向上して変換時間の短縮化を図る例である。

図１２は、第３実施形態のカラー固体イメージセンサの全体構成を示すブロック図である。第３実施形態の固体イメージセンサは、コラムＡＤＣの列を４個設けたことが第１実施形態の固体イメージセンサと異なる。すなわち、第１から第４コラムＡＤＣ列１９Ａ〜１９Ｄを設ける。ほかの部分は、第１実施形態と同じである。アンプ回路の出力は、第１から第４ＡＤＣ回路のいずれかに設定される。

図１３は、第３実施形態のイメージセンサの動作を示すタイムチャートである。上記のように、読出動作時間はＡＤＣ動作時間の１／３より短いので、ＡＤＣ動作時間の１／３の時間を周期とする。そして、アンプ回路は、１周期で読出動作を行って４個のＡＤＣ回路に順にピクセルの検出信号を設定する。各ＡＤＣ回路は、４周期分を１サイクルとして動作し、１周期で検出信号が設定されるように設定動作を行い、３周期でＡＤＣ動作を行う。第１から第４ＡＤＣ回路は、検出信号が設定された順に、１周期ずつずれて設定動作およびＡＤＣ動作を行う。各ＡＤＣ回路の変換結果は、設定動作中に行われる。

第３実施形態では、各コラム列のピクセルの検出信号は、ＡＤＣ処理は４個のＡＤＣ回路で処理されるが、読出動作は同一のアンプ回路で処理されるので、誤差が小さく、処理速度は従来の４倍近くに向上する。

以上、実施形態のイメージセンサを説明したが、各種の変形例が可能であるのはいうまでもない。

図１は、従来の固体イメージセンサの全体構成を示すブロック図である。 図２は、ＣＤＳ処理を行う場合の、ピクセルと、定電流源と、アンプ回路と、ＡＤＣ回路と、を有する構成を示す図である。 図３は、従来例における動作を示すタイムチャートである。 図４は、第１実施形態の固体イメージセンサの全体構成を示すブロック図である。 図５は、第１実施形態における、ピクセルと、定電流源と、アンプ回路と、ＡＤＣ回路と、を有する構成を示す図である。 図６は、第１実施形態における、アンプ回路とＡＤＣ回路の具体的な構成を示す図である。 図７は、第１実施形態の動作を示すタイムチャートである。 図８は、第２実施形態の固体イメージセンサの全体構成を示すブロック図である。 図９は、第２実施形態のカラー固体イメージセンサにおけるピクセル配置を示す図である。 図１０は、第２実施形態における、ピクセルと、定電流源と、アンプ回路と、ＡＤＣ回路と、を有する構成を示す図である。 図１１は、第２実施形態の動作を示すタイムチャートである。 図１２は、第３実施形態のカラー固体イメージセンサにおけるピクセル配置を示す図である。 図１３は、第３実施形態の動作を示すタイムチャートである。

符号の説明

１０ ピクセル
１１ ピクセルアレイ
１８ コラムアンプ列
１９Ａ 第１コラムＡＤＣ列
１９Ｂ 第２コラムＡＤＣ列
２５ アンプ回路
３０Ａ 第１ＡＤＣ回路
３０Ｂ 第２ＡＤＣ回路

Claims (5)

1. ２次元に配列された複数のピクセルを有するピクセルアレイと、
   前記ピクセルアレイの各コラムごとに設けられた複数のコラム信号線と、
   前記複数のコラム信号線に出力された前記ピクセルのアナログ検出信号をそれぞれ増幅する複数のコラムアンプと、
   前記複数のコラムアンプの出力するアナログ検出信号をそれぞれデジタル信号に変換する複数のコラムＡＤＣと、を備えるイメージセンサであって、
   各コラムＡＤＣは、入力保持機能を有する複数のＡＤＣ回路を備え、
   各コラムＡＤＣの前記複数のＡＤＣ回路は、１個のコラムアンプの出力するアナログ検出信号を時分割でラッチしてデジタル信号に変換することを特徴とするイメージセンサ。
2. 前記ＡＤＣ回路は、各コラムＡＤＣのほかのＡＤＣ回路が保持したアナログ検出信号をデジタル信号に変換している時に前記コラムアンプの出力するアナログ検出信号をラッチし、各コラムＡＤＣのほかのＡＤＣ回路が前記コラムアンプの出力するアナログ検出信号をラッチしている時に保持したアナログ検出信号をデジタル信号に変換する請求項１に記載のイメージセンサ。
3. 前記ＡＤＣ回路は、保持したアナログ検出信号が、シングルスロープ型のランプ波形と一致するまでの時間をカウントして前記アナログ検出信号をデジタル信号に変換する請求項１または２に記載のイメージセンサ。
4. 隣接する2コラム分のピクセルに対応して2個の前記コラムアンプが配置され、
   ピクセルの持つカラーフィルタの色別に、前記2個のコラムアンプのうち、どちらかの経路を、アナログ検出信号を出力させるたびに、選択する請求項１から３のいずれか１項に記載のイメージセンサ。
5. １本のコラム信号線に接続される前記コラムアンプおよび前記コラムアンプの出力するアナログ検出信号をデジタル信号に変換する前記コラムＡＤＣは、前記ピクセルアレイの一方の辺に配置され、前記１本のコラム信号線に隣接する１本のコラム信号線に接続される前記コラムアンプおよび前記コラムアンプの出力するアナログ検出信号をデジタル信号に変換する前記コラムＡＤＣは、前記ピクセルアレイの他方の辺に配置される請求項１から４のいずれか１項に記載のイメージセンサ。

Images