JP7156353B2 - 撮像素子および撮像装置 - Google Patents

Description

本発明は、撮像素子および撮像装置に関する。

従来、ＣＭＯＳイメージセンサ等からの信号をデジタル信号に変換するＡＤ変換器として、ランプ波形を用いるＡＤ変換器を複数備える撮像装置が知られている（例えば、特許文献１参照）。
特許文献１ 特開２００６－３０３７５２号公報

複数のＡＤ変換器に対して共通のランプ波形を入力しているので、それぞれのＡＤ変換器でゲイン等の特性を独立して調整することが困難であった。

本発明の第１の態様においては、第１撮像領域および第２撮像領域を有し、第１撮像領域に入射した光に応じて生成された第１画像信号と、第２撮像領域に入射した光に応じて生成された第２画像信号とを出力する撮像部と、第１ランプ信号を生成する第１ランプ生成部と、第２ランプ信号を生成する第２ランプ生成部と、第１画像信号と第１ランプ信号との比較結果に基づいて、第１画像信号を第１デジタル画像信号に変換する第１信号変換部と、第２画像信号と第２ランプ信号との比較結果に基づいて、第２画像信号を第２デジタル画像信号に変換する第２信号変換部とを備える撮像素子を提供する。

本発明の第２の態様においては、第１の態様の撮像素子を備えた撮像装置を提供する。

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明の実施形態に係る撮像素子１００の構成の一例を示す図である。 撮像領域１３１およびＡＤ変換部１８０の構成例を示す図である。 第１撮像領域１３１－１および第２撮像領域１３１－２の動作例を示すタイミングチャートである。 複数の撮像領域１３１の例を示す図である。 複数の撮像領域１３１の他の例を示す図である。 複数の撮像領域１３１の他の例を示す図である。 撮像部１２０および複数のＡＤ変換部１８０の構成例を示す図である。 同一列に設けられた４個のＡＤ変換部１８０の動作例を示すタイミングチャートである。 図８に示した動作例における、第１ＡＤ変換部１８０－１および第２ＡＤ変換部１８０－２の動作の詳細を示すタイミングチャートである。 同一列に設けられた４個のＡＤ変換部１８０の他の動作例を示すタイミングチャートである。 図１０に示した動作例における、第１ＡＤ変換部１８０－１および第３ＡＤ変換部１８０－３の動作の詳細を示すタイミングチャートである。 ローリング読み出しにおける読み出しタイミング差のイメージを示す図である。 複数のランプ生成部１８２の構成例を示す図である。 複数のランプ生成部１８２の他の構成例を示す図である。 本実施形態に係る撮像素子１００の断面図である。 実施例に係る撮像装置５００の構成例を示すブロック図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の実施形態に係る撮像素子１００の構成の一例を示す図である。撮像素子１００は、例えば静止画または動画を撮像するカメラである。本例の撮像素子１００は、撮像部１２０、複数のＡＤ変換部１８０および複数のランプ生成部１８２を備える。

撮像部１２０は、複数の撮像領域１３１を有する。それぞれの撮像領域１３１は、入射光に応じた電荷を蓄積する。それぞれの撮像領域１３１は、入射光を電荷に変換して蓄積する１以上の光電変換部を有する。撮像素子１００は、それぞれの撮像領域１３１が蓄積した電荷量を読み出すことで、入射光に応じた画像信号を生成する。図１においては、第１画像信号を生成する第１撮像領域１３１－１、および、第２画像信号を生成する第２撮像領域１３１－２を示している。

第１撮像領域１３１－１は、１以上の第１光電変換部を有しており、第２撮像領域１３１－２は、１以上の第２光電変換部を有する。例えば、撮像部１２０は、行列状に配置された複数の光電変換部を有しており、それぞれの撮像領域１３１は１列分の光電変換部を含んでよい。また、撮像領域１３１は、離散して配置された光電変換部を含んでもよい。また、撮像領域１３１は、行方向および列方向において所定の長さ（光電変換部の数）を有するブロックであってもよい。

ＡＤ変換部１８０は、それぞれの撮像領域１３１に対応して設けられる。図１においては、第１撮像領域１３１－１および第２撮像領域１３１－２に対応する第１ＡＤ変換部１８０－１および第２ＡＤ変換部１８０－２を示している。それぞれのＡＤ変換部１８０は、対応する撮像領域１３１における電荷蓄積量に応じたアナログの画像信号をデジタル画像信号に変換する信号変換部の一例である。第１ＡＤ変換部１８０－１は、第１画像信号を第１デジタル画像信号に変換し、第２ＡＤ変換部１８０－２は、第２画像信号を第２デジタル画像信号に変換する。また、撮像領域１３１に複数の光電変換部が含まれる場合、ＡＤ変換部１８０は、複数の光電変換部が発生した電荷量を順番に読み出して、デジタル画像信号に変換してよい。

ランプ生成部１８２は、少なくとも２つ設けられる。図１においては、第１ＡＤ変換部１８０－１および第２ＡＤ変換部１８０－２に対応して設けられた第１ランプ生成部１８２－１および第２ランプ生成部１８２－２を示している。それぞれのランプ生成部１８２は、ランプ信号を生成する。それぞれのランプ生成部１８２が生成するランプ信号の傾き等の特性は、ランプ生成部１８２毎に独立して制御可能である。ランプ生成部１８２は、複数のＡＤ変換部１８０と一対一に対応して設けられてよく、少なくとも一部のランプ生成部１８２は、２以上のＡＤ変換部１８０に共有されてもよい。

それぞれのＡＤ変換部１８０は、対応するランプ生成部１８２が生成したランプ信号と、対応する画像信号との比較結果に基づいて、画像信号をデジタル信号に変換する。例えばＡＤ変換部１８０は、ランプ信号を受け取ったタイミングから、ランプ信号のレベルと画像信号のレベルとが交差するタイミングまでの時間に応じたデジタル値を出力することで、画像信号のレベルをデジタル値に変換する。

本例の撮像素子１００は、複数のランプ生成部１８２を備えるので、撮像領域１３１毎に異なる特性のランプ信号を用いることができる。例えば、第１撮像領域１３１－１および第２撮像領域１３１－２に対して異なる傾きのランプ信号を用いることで、撮像領域１３１が出力する画像信号のアナログレベルに対する、デジタル画像信号のデジタル値のゲインを異ならせることができる。また、第１撮像領域１３１－１および第２撮像領域１３１－２に対して、異なるタイミングで発生させたランプ信号を用いることで、撮像領域１３１が出力する画像信号の読み出しタイミングを異ならせることができる。

図２は、撮像領域１３１およびＡＤ変換部１８０の構成例を示す図である。本例において、複数の撮像領域１３１を含む撮像部１２０は、撮像チップ１１３に設けられる。また、複数のＡＤ変換部１８０および複数のランプ生成部１８２は、信号処理チップ１１１に設けられる。図２においては、一組の撮像領域１３１、ＡＤ変換部１８０および複数のランプ生成部１８２を示している。

撮像チップ１１３および信号処理チップ１１１は、例えば半導体チップである。信号処理チップ１１１は、撮像チップ１１３と積層される。例えば信号処理チップ１１１は、撮像チップ１１３と重なるように配置され、バンプ１０９等を介して撮像チップ１１３と電気的に接続される。このように、撮像部１２０と、ＡＤ変換部１８０およびランプ生成部１８２とを別のチップに設けることで、撮像部１２０の面積の増大を抑制しつつ、複数のＡＤ変換部１８０および複数のランプ生成部１８２を容易に設けることができる。また、それぞれの光電変換部１０４とＡＤ変換部１８０との間の配線長を短くすることができ、画像信号を精度よく読み出すことができる。

撮像領域１３１は、一つの光電変換部１０４、転送トランジスタ１５２、リセットトランジスタ１５４、増幅トランジスタ１５６および選択トランジスタ１５８を有する。転送トランジスタ１５２のソースおよびドレインはそれぞれ、光電変換部１０４の出力端、および、増幅トランジスタ１５６のゲートに接続される。光電変換部１０４の出力端と、転送トランジスタ１５２のソースとの間の配線における寄生容量は、光電変換部１０４が発生した電荷を蓄積する電荷蓄積部として機能する。本例において電荷蓄積部は光電変換部１０４の一部である。転送トランジスタ１５２のゲートには、電荷蓄積部が蓄積した電荷量を転送するか否かを制御する転送信号Ｔｘが入力される。

リセットトランジスタ１５４のドレインには基準電圧ＶＤＤが入力され、ソースは増幅トランジスタ１５６のゲートに接続される。リセットトランジスタ１５４のゲートには、電荷蓄積部が蓄積した電荷量をリセットするか否かを制御するリセット信号Ｒｅｓｅｔが入力される。

増幅トランジスタ１５６のドレインには基準電圧ＶＤＤが入力され、ソースは選択トランジスタ１５８のドレインに接続される。増幅トランジスタ１５６は、転送トランジスタ１５２から転送された電荷量に応じたアナログの画像信号を出力する。選択トランジスタ１５８のゲートには選択信号Ｓｅｌｅｃｔが入力され、ソースはＡＤ変換部１８０に接続されている。選択トランジスタ１５８は、選択信号Ｓｅｌｅｃｔに応じて、転送トランジスタ１５２からの画像信号をＡＤ変換部１８０に入力する。

図２の例においては、一つの光電変換部１０４を有する撮像領域１３１を示したが、撮像領域１３１には複数の光電変換部１０４が設けられてもよい。撮像領域１３１に複数の光電変換部１０４が設けられている場合、対応するＡＤ変換部１８０は、それぞれの光電変換部１０４が蓄積した電荷に応じたアナログ信号を順番に読み出す。

ＡＤ変換部１８０は、レベル比較器１８４および期間測定部１８６を有する。レベル比較器１８４は、対応するランプ生成部１８２から入力されたランプ信号のレベルと、対応する撮像領域１３１からの画像信号のレベルとを比較する。例えばレベル比較器１８４は、画像信号のレベルがランプ信号のレベルよりも小さい期間では論理値０を出力し、画像信号のレベルがランプ信号のレベル以上の期間では論理値１を出力する。

期間測定部１８６は、ランプ生成部１８２がレベル比較器１８４へのランプ信号の入力を開始したタイミングから、レベル比較器１８４が論理値１を出力するまでの期間を測定する。期間測定部１８６は、所定の周波数のクロック信号を受け取り、当該期間内における当該クロック信号のパルス数を計数するカウンタであってよい。期間測定部１８６は、計測した期間の長さに応じたデジタル値を出力する。一例として、期間測定部１８６は、当該期間内において計数したクロック信号のパルス数をデジタル値として出力する。

本例のＡＤ変換部１８０によれば、ランプ信号の傾きに応じて、ランプ生成部１８２がレベル比較器１８４へのランプ信号の入力を開始したタイミングから、レベル比較器１８４が論理値１を出力するまでの期間が変化する。このため、ランプ信号の傾きにより、ＡＤ変換部１８０におけるゲインを制御することができる。

図３は、第１撮像領域１３１－１および第２撮像領域１３１－２の動作例を示すタイミングチャートである。本例では、第１撮像領域１３１－１および第２撮像領域１３１－２に対して、異なる傾きのランプ信号を用いる。

図３において、ＡＤＣ１ ｉｎｐｕｔは、第１ＡＤ変換部１８０－１に入力される第１画像信号の波形を示し、Ｒａｍｐ１は、第１ランプ生成部１８２－１が生成する第１ランプ信号の波形を示し、ＡＤＣ１ ｏｕｔは、第１ＡＤ変換部１８０－１が出力するデジタル値の大きさを、時間軸における長さで示している。同様に、ＡＤＣ２ ｉｎｐｕｔは、第２ＡＤ変換部１８０－２に入力される第２画像信号の波形を示し、Ｒａｍｐ２は、第２ランプ生成部１８２－２が生成する第２ランプ信号の波形を示し、ＡＤＣ２ ｏｕｔは、第２ＡＤ変換部１８０－２が出力するデジタル値の大きさを、時間軸における長さで示している。

本例では、比較のために第１画像信号および第２画像信号の波形を同一とする。また、本例の撮像素子１００は、いわゆる相関二重サンプリングＣＤＳを行う。リセットトランジスタ１５４にＨレベルのリセット信号が入力されると、それぞれの光電変換部１０４が蓄積した電荷がリセットされ、それぞれのＡＤ変換部１８０に入力される画像信号のレベルは所定の基準レベルとなる。

画像信号のレベルが安定した状態で、それぞれのランプ生成部１８２はランプ信号を生成する。本例においてランプ信号の初期レベルは画像信号の基準レベルよりも大きく、時間と共に一定の割合でレベルが減少する。ＡＤ変換部１８０は、ランプ信号のレベル減少の開始タイミングから、ランプ信号のレベルが画像信号のレベルよりも小さくなるタイミングまでの期間を測定する。これにより、ＡＤ変換部１８０は、画像信号の基準レベルを示すデジタル値を出力する。

次に、転送トランジスタ１５２に転送信号Ｔｘが入力されると、光電変換部１０４が蓄積した電荷量に応じた画像信号が、ＡＤ変換部１８０に入力される。画像信号のレベルが安定した状態で、ランプ生成部１８２はランプ信号を生成する。ＡＤ変換部１８０は、ランプ信号のレベル減少の開始タイミングから、ランプ信号のレベルが画像信号のレベルよりも小さくなるタイミングまでの期間を測定する。これにより、ＡＤ変換部１８０は、画像信号のレベルを示すデジタル値を出力する。当該レベルと、基準レベルとの差分により、光電変換部１０４の画素の輝度値を算出する。

上述したように、本例においては、第１撮像領域１３１－１および第２撮像領域１３１－２に対して異なる傾きのランプ信号を用いる。このため、図３に示すように、画像信号の波形が同一であっても、出力されるデジタル画像信号の値は異なる。例えば、ランプ信号の波形の傾きが大きいほど、デジタル画像信号の値は小さくなる。このように、それぞれのランプ信号の傾きを独立に制御することで、それぞれのＡＤ変換部１８０における、入出力間のゲインを制御することができる。

それぞれのランプ生成部１８２は、対応する光電変換部１０４における感度の差に応じて、異なる傾きのランプ信号を生成してよい。ここで感度とは、入射光の強度に対する、画像信号のレベルのゲインを指す。また、感度は、入射光の特定の波長成分の強度に対する、画像信号のレベルのゲインを指してもよい。

図４は、複数の撮像領域１３１の例を示す図である。本例において第１撮像領域１３１－１は複数の第１光電変換部１０４－１を有し、第２撮像領域１３１－２は複数の第２光電変換部１０４－２を有する。なお、図４では２つの撮像領域１３１だけを図示しているが、撮像部１２０にはより多くの撮像領域１３１が含まれる。それぞれの光電変換部１０４は、いずれかの撮像領域１３１に含まれる。なお、それぞれの光電変換部１０４には、図２に示した各トランジスタが設けられる。

第１光電変換部１０４－１は、入射光が通過した光学系の焦点位置を検出する焦点検出用の光電変換部である。ただし、第１光電変換部１０４－１が出力する信号は、焦点検出の他にも、画像を構成する画像信号としても用いられる。第２光電変換部１０４－２は、焦点検出用ではない光電変換部である。

一般に、焦点検出用の第１光電変換部１０４－１における感度は、他の第２光電変換部１０４－２における感度とは異なる。例えば第１光電変換部１０４－１は、受光面の半分を遮光する遮光部１２２を有する。つまり、第１光電変換部１０４－１における感度は、他の第２光電変換部１０４－２の半分程度になる場合がある。第１ランプ生成部１８２－１は、当該感度の減少を補償するランプ信号を生成する。例えば第１ランプ生成部１８２－１は、第２ランプ信号に比べて傾きが半分のランプ信号を生成する。これにより、第１ＡＤ変換部１８０－１におけるゲインは第２ＡＤ変換部１８０－２におけるゲインの２倍になり、第１光電変換部１０４－１と第２光電変換部１０４－２における感度の差を補償することができる。

図５は、複数の撮像領域１３１の他の例を示す図である。本例の撮像部１２０は、３つの撮像領域１３１を有する。図５においては、それぞれの撮像領域１３１に含まれる１または２個の光電変換部１０４を示しており、撮像領域１３１全体の構成は省略している。第１撮像領域１３１－１に含まれる第１光電変換部１０４－１は、入射光のうち、第１波長成分を第１画像信号に変換する。第２撮像領域１３１－２に含まれる第２光電変換部１０４－２は、入射光のうち、第１波長成分とは異なる第２波長成分を第２画像信号に変換する。第３撮像領域１３１－３に含まれる第３光電変換部１０４－３は、入射光のうち、第１波長成分および第２波長成分とは異なる第３波長成分を第３画像信号に変換する。本例において第１波長成分は緑色に対応する成分であり、第２波長成分は青色に対応する成分であり、第３波長成分は赤色に対応する成分である。それぞれの光電変換部１０４は、所定の波長成分を通過させるカラーフィルタを有してよい。

それぞれの光電変換部１０４は、異なる特性のカラーフィルタ等を通過した入射光を画像信号に変換するので、カラーフィルタ等を通過する前の入射光に対する、画像信号の感度は必ずしも一致しない。それぞれのランプ生成部１８２は、対応する光電変換部１０４の感度に応じた傾きのランプ信号を生成する。これにより、それぞれの光電変換部１０４の感度の差異を補償することができる。

なお、ランプ生成部１８２は、同一感度の複数の撮像領域１３１に対して共通に設けられてよい。例えば撮像素子１００は、緑色、青色、赤色の各色に対応する３つのランプ生成部１８２を備え、それぞれのランプ生成部１８２は、各色に対応する１以上の撮像領域１３１に対応する１以上のＡＤ変換部１８０にランプ信号を供給してよい。また、撮像素子１００は、図４に示した焦点検出用の撮像領域１３１に対応するランプ生成部１８２を更に備えてもよい。

図６は、複数の撮像領域１３１の他の例を示す図である。本例におけるランプ生成部１８２は、対応する撮像領域１３１の位置に応じて、ランプ信号の傾きを制御する。例えば、ランプ生成部１８２は、撮像領域全体の中心からの距離に応じて、ランプ信号の傾きを制御してよい。このような制御により、光学系の特性により、撮像領域１３１の位置に応じて入射光量にばらつきが生じた場合であっても、当該ばらつきによる画像信号のレベル差を補償することができる。それぞれの撮像領域１３１に対してどのようなランプ信号の傾きを採用するかは、既知の基準光を入射したときに、それぞれの撮像領域１３１が出力する画像信号のレベルに基づいて決定してよい。

図７は、撮像部１２０および複数のＡＤ変換部１８０の構成例を示す図である。なお図７においては、ランプ生成部１８２を省略しているが、ＡＤ変換部１８０およびランプ生成部１８２は一対一に設けられる。

撮像部１２０は、行列状に配置された複数の光電変換部１０４を有する。本例の撮像部１２０は、列方向にＮ個、行方向にＭ個の光電変換部１０４を有する。また、本例においてＡＤ変換部１８０は、Ｐ×Ｍ個設けられる。なお、ＰはＮの約数であり、図７の例ではＰ＝４である。

本例において、それぞれの撮像領域１３１はＮ／Ｐ個の光電変換部１０４を含む。ＡＤ変換部１８０および撮像領域１３１は一対一に対応する。つまり、それぞれのＡＤ変換部１８０は、Ｎ／Ｐ個の光電変換部１０４と対応して設けられ、対応する光電変換部１０４の画像信号を順次読み出す。本例においては、ＡＤ変換部１８０は、各列に４個設けられる。それぞれのＡＤ変換部１８０は、当該列において４個毎に配置された光電変換部１０４に接続される。

例えば第１ＡＤ変換部１８０－１は、当該列における１、５、９、・・・、ｎ、ｎ＋４、・・・、Ｎ－３番目の光電変換部１０４に接続される。同様に、第２ＡＤ変換部１８０－２は、当該列における２、６、１０、・・・、ｎ＋１、ｎ＋５、・・・、Ｎ－２番目の光電変換部１０４に接続される。第３ＡＤ変換部１８０－３は、当該列における３、９、１１、・・・、ｎ＋２、ｎ＋７、・・・、Ｎ－１番目の光電変換部１０４に接続され、第４ＡＤ変換部１８０－４は、当該列における４、８、１２、・・・、ｎ＋３、ｎ＋７、・・・、Ｎ番目の光電変換部１０４に接続される。

なお図７に示す例において、複数のＡＤ変換部１８０および複数のランプ生成部１８２は、撮像部１２０において複数の光電変換部１０４と同一面に設けられる。同一列に設けられたＰ個のＡＤ変換部１８０は、同一のタイミングで画像信号を読み出してよく、異なるタイミングで画像信号を読み出すこともできる。

図８は、同一列に設けられた４個のＡＤ変換部１８０の動作例を示すタイミングチャートである。本例では、同一列における光電変換部１０４の画像信号を、４個ずつ同時に読み出す。図８においてＳｅｒｅｃｔｘは、ｘ番目のＡＤ変換部１８０に画像信号を入力する光電変換部１０４の番号を示している。

それぞれの光電変換部１０４には、同一のリセット信号Ｒｅｓｅｔが入力される。リセット信号Ｒｅｓｅｔの周期は、一例として２～２０μｓである。そして、ｎ、ｎ＋１、ｎ＋２、ｎ＋３番目の光電変換部１０４に、同一タイミングの転送信号Ｔｘが入力される。また、画像信号を読み出すべき光電変換部１０４として、ｎ、ｎ＋１、ｎ＋２、ｎ＋３番目の光電変換部１０４が選択信号Ｓｅｒｅｃｔにより同時に選択される。それぞれのＡＤ変換部１８０は、選択された光電変換部１０４の画像信号を同時に読み出す。

そして、次のリセット信号Ｒｅｓｅｔに応じて、同様の手順でｎ＋４、ｎ＋５、ｎ＋６、ｎ＋７番目の光電変換部１０４の画像信号が同時に読み出される。このような動作により、所定の周期（例えば、２～２０μｓ）毎に、Ｐ個（図８の例では４個）の光電変換部１０４の画像信号が同時に読み出される。このため、各列における光電変換部１０４の画像信号をローリング方式で読み出す場合に、読み出しタイミングの差は、リセット信号Ｒｅｓｅｔの周期となる。

図９は、図８に示した動作例における、第１ＡＤ変換部１８０－１および第２ＡＤ変換部１８０－２の動作の詳細を示すタイミングチャートである。なお、本例においては、図３に示した例と同様に、第１ランプ信号Ｒａｍｐ１および第２ランプ信号Ｒａｍｐ２の傾きが異なる。図３において説明したように、第１ＡＤ変換部１８０－１および第２ＡＤ変換部１８０－２では、ランプ信号の傾きに応じてゲインが異なっている。なお、図８において説明したように、第１ＡＤ変換部１８０－１および第２ＡＤ変換部１８０－２の動作タイミングは同一である。

図１０は、同一列に設けられた４個のＡＤ変換部１８０の他の動作例を示すタイミングチャートである。本例では、４個のＡＤ変換部１８０の読み出しタイミングが、ΔＴずつずれている。具体的には、それぞれのＡＤ変換部１８０の読み出しタイミングは、リセット信号の周期（例えば２～２０μｓ）をＰで除算した値ずつずれている。本例では、読み出しタイミングのずれΔＴは、ΔＴ＝２～２０μｓ／４＝０．５～５μｓである。

本例では、それぞれの光電変換部１０４に入力されるリセット信号の位相が、ΔＴずつずれている。また、それぞれの光電変換部１０４に入力される転送信号Ｔｘおよび選択信号Ｓｅｌｅｃｔの位相も、ΔＴずつずれている。また、ＡＤ変換部１８０の読み出しタイミングも、ΔＴずつずれている。

図１１は、図１０に示した動作例における、第１ＡＤ変換部１８０－１および第３ＡＤ変換部１８０－３の動作の詳細を示すタイミングチャートである。なお、本例においては、図３に示した例と同様に、第１ランプ信号Ｒａｍｐ１および第３ランプ信号Ｒａｍｐ３の傾きが異なる。

また、ＡＤ変換部１８０の読み出しタイミングをΔＴずつずらすべく、それぞれのランプ生成部１８２がランプ信号を生成するタイミングも、ΔＴずつずれている。つまり、第１ランプ信号Ｒａｍｐ１と、第３ランプ信号Ｒａｍｐ３では、２×ΔＴだけタイミングがずれている。それぞれのランプ生成部１８２がランプ信号を生成するタイミングは、例えば対応するリセット信号Ｒｅｓｅｔを所定の遅延量で遅延させたタイミングである。

図１０および図１１に示したように、ランプ信号のタイミングをずらすことで、ローリング方式で画像信号を読み出すときの読み出しタイミングの差を、図８および図９に示した例に比べて、１／Ｐ倍にすることができる。このため、歪の少ない画像を取得することができる。

図１２は、ローリング読み出しにおける読み出しタイミング差のイメージを示す図である。図１２の上側が図８および図９に示した例における読み出しタイミング差を示しており、下側が図１０および図１１に示した例における読み出しタイミング差を示す。

図１２において、行方向の左端が、各行における光電変換部１０４の読み出しタイミングを示している。つまり、行方向における段差がタイミング差を示す。上述したように、ランプ生成部１８２におけるランプ信号のタイミングをずらすことで、読み出しタイミング差を１／Ｐ倍にできる。

図１３Ａは、複数のランプ生成部１８２の構成例を示す図である。本例においては、撮像素子１００は、シードランプ生成部１９０と、複数のランプ生成部１８２ａを有する。シードランプ生成部１９０は、予め定められた傾きのシードランプ信号を生成する。本例において、それぞれのランプ生成部１８２ａは、シードランプ信号を分岐して受け取り、シードランプ信号を増幅して出力する増幅器を有する。それぞれのランプ生成部１８２ａにおける増幅率は独立して制御可能である。これにより、それぞれのランプ生成部１８２ａは、増幅率に応じた傾きのランプ信号を生成することができる。

また、それぞれのランプ生成部１８２ａは、シードランプ信号を遅延させる可変遅延素子を更に有してもよい。これにより、それぞれのランプ生成部１８２ａは、ランプ信号のタイミングを独立して制御することができる。

図１３Ｂは、複数のランプ生成部１８２の他の構成例を示す図である。本例においては、撮像素子１００は、クロック生成部１９２と、複数のランプ生成部１８２ｂと、ランプ制御部１８８とを有する。クロック生成部１９２は、予め定められた周波数のクロック信号を生成する。本例において、それぞれのランプ生成部１８２ｂは、ランプ制御部１８８から与えられるデジタル信号を、クロック信号の周波数で出力するＤＡ変換器を有する。ランプ制御部１８８は、ランプ生成部１８２ｂに対して、所定の傾きで値が変化するデジタル値を順次入力して、ランプ信号を出力させる。

ランプ制御部１８８は、デジタル値の傾きを、ランプ生成部１８２ｂ毎に独立に制御することで、異なる傾きのランプ信号を出力させることができる。また、ランプ制御部１８８は、デジタル値を入力するタイミングを、ランプ生成部１８２ｂ毎に独立に制御することで、異なる開始タイミングのランプ信号を出力させることができる。

図１４は、本実施形態に係る撮像素子１００の断面図である。本例では、いわゆる裏面照射型の撮像素子１００を示すが、撮像素子１００は裏面照射型に限定されず、表面照射型であってもよい。撮像素子１００は、撮像チップ１１３に積層された積層チップを備える構造であればよい。

本例の撮像素子１００は、入射光に対応した画像信号を出力する撮像チップと１１３と、画像信号を処理する信号処理チップ１１１と、画像信号を記憶するメモリチップ１１２とを備える。これら撮像チップ１１３、信号処理チップ１１１およびメモリチップ１１２は積層されており、Ｃｕ等の導電性を有する複数のバンプ１０９により互いに電気的に接続される。本例では、信号処理チップ１１１およびメモリチップ１１２が、上述した積層チップに相当する。

なお、図示するように、入射光は主に白抜き矢印で示すＺ軸プラス方向へ向かって入射する。本実施形態においては、撮像チップ１１３において、入射光が入射する側の面を裏面と称する。また、座標軸に示すように、Ｚ軸に直交する紙面右方向をＸ軸プラス方向、Ｚ軸およびＸ軸に直交する紙面手前方向をＹ軸プラス方向とする。

撮像チップ１１３の一例は、裏面照射型のＭＯＳイメージセンサである。撮像チップ１１３は、図１から図１３Ｂに示した撮像部１２０に対応する。ＰＤ層１０６は、配線層１０８の裏面側に配されている。ＰＤ層１０６は、光に応じた電荷を生成する複数の光電変換部１０４を有する。撮像チップ１１３は、当該電荷に応じた画像信号を出力する。本例のＰＤ層１０６は、二次元的に配された複数の光電変換部１０４、および、光電変換部１０４に対応して設けられたトランジスタ１０５を有する。トランジスタ１０５は、図２等における各トランジスタに対応する。

ＰＤ層１０６における入射光の入射側にはパッシベーション膜１０３を介してカラーフィルタ１０２が設けられる。カラーフィルタ１０２は、互いに異なる波長領域を透過する複数の種類を有しており、光電変換部１０４のそれぞれに対応して特定の配列を有している。カラーフィルタ１０２、光電変換部１０４およびトランジスタ１０５の組が一つの画素を形成する。

カラーフィルタ１０２における入射光の入射側には、それぞれの画素に対応して、マイクロレンズ１０１が設けられる。マイクロレンズ１０１は、対応する光電変換部１０４へ向けて入射光を集光する。

配線層１０８は、ＰＤ層１０６からの画像信号を信号処理チップ１１１に伝送する配線１０７を有する。配線１０７は多層であってもよく、また、受動素子および能動素子が設けられてもよい。

配線層１０８の表面には複数のバンプ１０９が配される。当該複数のバンプ１０９が信号処理チップ１１１の対向する面に設けられた複数のバンプ１０９と位置合わせされて、撮像チップ１１３と信号処理チップ１１１とが加圧等されることにより、位置合わせされたバンプ１０９同士が接合されて、電気的に接続される。

同様に、信号処理チップ１１１およびメモリチップ１１２の互いに対向する面には、複数のバンプ１０９が配される。これらのバンプ１０９が互いに位置合わせされて、信号処理チップ１１１とメモリチップ１１２とが加圧等されることにより、位置合わせされたバンプ１０９同士が接合されて、電気的に接続される。

なお、バンプ１０９間の接合には、固相拡散によるＣｕバンプ接合に限らず、はんだ溶融によるマイクロバンプ結合を採用してもよい。また、バンプ１０９は、例えば後述する一つの出力配線に対して一つ設けてよく、複数設けてもよい。バンプ１０９の大きさは、光電変換部１０４のピッチよりも大きくてもよい。また、画素が配列された画素領域以外の周辺領域において、画素領域に対応するバンプ１０９よりも大きなバンプを併せて設けてもよい。

信号処理チップ１１１は、撮像チップ１１３が出力するアナログの画像信号を受け取る。信号処理チップ１１１は、受け取った画像信号に対して所定の信号処理を行い、メモリチップ１１２に出力する。メモリチップ１１２は、信号処理チップ１１１から受け取る信号を保存する。

本例の信号処理チップ１１１には、複数のＡＤ変換部１８０および複数のランプ生成部１８２が設けられる。信号処理チップ１１１は、当該デジタル画像信号に対して、補正等の所定の演算を行ってよい。

複数のＡＤ変換部１８０の少なくとも一部は、複数の画素が設けられた面と平行なＡＤＣ配置面において、二次元に配置される。例えば、撮像チップ１１３において複数の画素が行方向および列方向に沿って二次元に配置されており、信号処理チップ１１１において複数のＡＤ変換部１８０が行方向および列方向に沿って二次元に配置される。複数のＡＤ変換部１８０は、信号処理チップ１１１において等間隔に配置されることが好ましい。また、複数のＡＤ変換部１８０は、信号処理チップ１１１のＡＤＣ配置面において、不均一に配置されてもよい。例えば複数のＡＤ変換部１８０は、信号処理チップ１１１のＡＤＣ配置面の中央よりも、端部のほうが密度が高くなるように配置されてもよい。

また、複数のＡＤ変換部１８０は、信号処理チップ１１１において、Ｚ軸方向における位置が異なる複数のＡＤＣ配置面に配置されてもよい。つまり、信号処理チップ１１１は多層チップであり、複数のＡＤ変換部１８０は、異なる層に設けられてよい。この場合においても、複数のＡＤ変換部１８０が配置された位置を、単一のＡＤＣ配置面に投影した場合に、それぞれのＡＤ変換部１８０が等間隔に配置されることが好ましい。

また、信号処理チップ１１１は、表裏面にそれぞれ設けられた回路を互いに接続するＴＳＶ（シリコン貫通電極）１１０を有する。ＴＳＶ１１０は、周辺領域に設けられることが好ましい。また、ＴＳＶ１１０は、撮像チップ１１３の周辺領域、メモリチップ１１２にも設けられてよい。

図１５は、実施例に係る撮像装置５００の構成例を示すブロック図である。撮像装置５００は、撮影光学系としての撮影レンズ５２０を備え、撮影レンズ５２０は、光軸ＯＡに沿って入射する被写体光束を撮像素子１００へ導く。撮影レンズ５２０は、撮像装置５００に対して着脱できる交換式レンズであっても構わない。撮像装置５００は、撮像素子１００、システム制御部５０１、駆動部５０２、測光部５０３、ワークメモリ５０４、記録部５０５、および表示部５０６を主に備える。

撮影レンズ５２０は、複数の光学レンズ群から構成され、シーンからの被写体光束をその焦点面近傍に結像させる。なお、図１５では瞳近傍に配置された仮想的な１枚のレンズで代表して表している。駆動部５０２は、システム制御部５０１からの指示に従って撮像部１２０のタイミング制御、領域制御等の電荷蓄積制御を実行する制御回路である。本例において駆動部５０２およびシステム制御部５０１は、図１から図１３Ｂに関連して説明したＡＤ変換部１８０の機能を担ってよい。図１４に示したように、駆動部５０２およびシステム制御部５０１を形成する制御回路の一部は、チップ化されて、撮像チップ１１３に積層されてもよい。

撮像素子１００は、画像信号をシステム制御部５０１の画像処理部５１１へ引き渡す。撮像素子１００は、図１から図１３Ｂにおいて説明した撮像素子１００と同一である。画像処理部５１１は、ワークメモリ５０４をワークスペースとして種々の画像処理を施し、画像データを生成する。例えば、ＪＰＥＧファイル形式の画像データを生成する場合は、ホワイトバランス処理、ガンマ処理等を施した後に圧縮処理を実行する。生成された画像データは、記録部５０５に記録されるとともに、表示信号に変換されて予め設定された時間の間、表示部５０６に表示される。

測光部５０３は、画像データを生成する一連の撮影シーケンスに先立ち、シーンの輝度分布を検出する。測光部５０３は、例えば１００万画素程度のＡＥセンサを含む。システム制御部５０１の演算部５１２は、測光部５０３の出力を受けてシーンの領域ごとの輝度を算出する。演算部５１２は、算出した輝度分布に従ってシャッタ速度、絞り値、ＩＳＯ感度を決定する。なお、上記ＡＥセンサに用いられる画素を撮像部１２０内に設けてもよく、この場合には当該撮像部１２０とは別個の測光部５０３を設けなくてもよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
［項目１］
行方向と列方向とにおいてそれぞれ並んで配置され、アナログ信号をデジタル信号に変換するための複数の変換部を備える撮像素子であって、
前記撮像素子は、前記複数の変換部のうち、第１ランプ信号を用いてアナログ信号をデジタル信号に変換するための第１変換部と、前記複数の変換部のうち、前記第１変換部から前記列方向側の位置に配置され、前記第１ランプ信号とは異なる傾きを有する第２ランプ信号を用いてアナログ信号をデジタル信号に変換するための第２変換部と、を有する撮像素子。
［項目２］
項目１に記載の撮像素子において、
前記第１変換部は、光電変換された電荷に基づいて生成されるアナログ信号の信号値と、前記第１ランプ信号の信号値と、を比較する第１比較部を有し、
前記第２変換部は、光電変換された電荷に基づいて生成されるアナログ信号の信号値と、前記第２ランプ信号の信号値と、を比較する第２比較部を有する撮像素子。
［項目３］
項目１または項目２に記載の撮像素子において、
前記撮像素子は、前記第１ランプ信号を生成する第１生成部と、前記第２ランプ信号を生成する第２生成部と、を有する撮像素子。
［項目４］
項目１から項目３のいずれか一項に記載の撮像素子において、
前記撮像素子は、光を電荷に変換する第１光電変換部と、光を電荷に変換する第２光電変換部と、有し、
前記第１変換部は、前記第１光電変換部で変換された電荷に基づくアナログ信号をデジタル信号に変換するために用いられ、
前記第２変換部は、前記第２光電変換部で変換された電荷に基づくアナログ信号をデジタル信号に変換するために用いられる撮像素子。
［項目５］
項目４に記載の撮像素子において、
前記第２光電変換部は、前記第１光電変換部から前記列方向側の位置に配置される撮像素子。
［項目６］
項目４または項目５に記載の撮像素子において、
前記第１光電変換部の感度は、前記第２光電変換部の感度とは異なる撮像素子。
［項目７］
項目６に記載の撮像素子において、
前記第１光電変換部において光が入射される領域の面積は、前記第２光電変換部において光が入射される領域の面積とは異なる撮像素子。
［項目８］
項目７に記載の撮像素子において、
前記第１光電変換部は、第１開口面積を有する第１開口部からの光が入射され、
前記第２光電変換部は、前記第１開口面積とは異なる第２開口面積を有する第２開口部からの光が入射される撮像素子。
［項目９］
項目４または項目５に記載の撮像素子において、
前記第１光電変換部で変換された電荷に基づくアナログ信号と前記第２光電変換部で変換された電荷に基づくアナログ信号とのうちいずれか一方のアナログ信号は、焦点検出に用いられる撮像素子。
［項目１０］
項目９に記載の撮像素子において、
前記第１光電変換部において光が入射される領域の面積は、前記第２光電変換部において光が入射される領域の面積とは異なる撮像素子。
［項目１１］
項目１０に記載の撮像素子において、
前記第１光電変換部は、第１開口面積を有する第１開口部からの光が入射され、
前記第２光電変換部は、前記第１開口面積とは異なる第２開口面積を有する第２開口部からの光が入射される撮像素子。
［項目１２］
項目４から項目１１のいずれか一項に記載の撮像素子において、
前記撮像素子は、光を電荷に変換する第３光電変換部と、光を電荷に変換する第４光電変換部と、有し、
前記第１変換部は、前記第３光電変換部で変換された電荷に基づくアナログ信号をデジタル信号に変換するために用いられ、
前記第２変換部は、前記第４光電変換部で変換された電荷に基づくアナログ信号をデジタル信号に変換するために用いられる撮像素子。
［項目１３］
項目１２に記載の撮像素子において、
前記第３光電変換部は、前記第１光電変換部から前記行方向側の位置に配置され、
前記第４光電変換部は、前記第２光電変換部から前記行方向側の位置に配置される撮像素子。
［項目１４］
項目１２に記載の撮像素子において、
前記第３光電変換部は、前記第１光電変換部から前記列方向側の位置に配置され、
前記第４光電変換部は、前記第２光電変換部から前記列方向側の位置に配置される撮像素子。
［項目１５］
項目４から項目１４のいずれか一項に記載の撮像素子において、
前記撮像素子は、前記第１光電変換部と前記第２光電変換部とが少なくとも配置される第１半導体チップと、前記第１変換部と前記第２変換部とが少なくとも配置される第２半導体チップと、を有する撮像素子。
［項目１６］
項目１５に記載の撮像素子において、
前記第１半導体チップは、前記第２半導体チップにより積層される撮像素子。

１００ 撮像素子、１０１ マイクロレンズ、１０２ カラーフィルタ、１０３ パッシベーション膜、１０４ 光電変換部、１０５ トランジスタ、１０６ ＰＤ層、１０７ 配線、１０８ 配線層、１０９ バンプ、１１０ ＴＳＶ、１１１ 信号処理チップ、１１２ メモリチップ、１１３ 撮像チップ、１２０ 撮像部、１２２ 遮光部、１３１ 撮像領域、１５２ 転送トランジスタ、１５４ リセットトランジスタ、１５６ 増幅トランジスタ、１５８ 選択トランジスタ、１８０ ＡＤ変換部、１８２ ランプ生成部、１８４ レベル比較器、１８６ 期間測定部、１８８ ランプ制御部、１９０ シードランプ生成部、５００ 撮像装置、５２０ 撮影レンズ、５０１ システム制御部、５０２ 駆動部、５０３ 測光部、５０４ ワークメモリ、５０５ 記録部、５０６ 表示部、５１１ 画像処理部、５１２ 演算部

Claims (28)

1. 積層された複数の半導体チップを備える撮像素子であって、
   前記複数の半導体チップは、
   行方向と列方向とにおいてそれぞれ並んで配置され、光を電荷に変換する複数の光電変換部を有する第１半導体チップと、前記行方向と前記列方向とにおいてそれぞれ並んで配置され、前記光電変換部で変換された電荷に基づくアナログ信号をデジタル信号に変換するための複数の変換部を有する第２半導体チップとを有し、
   前記複数の変換部は、
   前記複数の光電変換部のうち第１光電変換部で変換された電荷に基づくアナログ信号を、第１ランプ信号を用いてデジタル信号に変換するための第１変換部と、前記複数の光電変換部のうち第２光電変換部で変換された電荷に基づくアナログ信号を、前記第１ランプ信号とは異なる傾きを有する第２ランプ信号を用いてデジタル信号に変換するための第２変換部とを有し、
   前記第１変換部は、前記第１光電変換部で変換された電荷に基づくアナログ信号を、前記第１半導体チップと前記第２半導体チップとを電気的に接続する第１接続部を介して入力し、
   前記第２変換部は、前記第２光電変換部で変換された電荷に基づくアナログ信号を、前記第１半導体チップと前記第２半導体チップとを電気的に接続する第２接続部を介して入力する撮像素子。
2. 請求項１に記載の撮像素子において、
   前記第１変換部と前記第２変換部とは、前記第２半導体チップにおいて互いに同一の列に配置される撮像素子。
3. 請求項１または請求項２に記載の撮像素子において、
   前記第１ランプ信号を生成する第１ランプ生成部と、
   前記第２ランプ信号を生成する第２ランプ生成部と、
   を備える撮像素子。
4. 請求項３に記載の撮像素子において、
   前記第１ランプ生成部と前記第２ランプ生成部とは、前記第２半導体チップに配置される撮像素子。
5. 請求項１から請求項４のいずれか一項に記載の撮像素子において、
   前記第１変換部は、前記第１光電変換部で変換された電荷に基づくアナログ信号の信号値と、前記第１ランプ信号の信号値と、を比較する第１比較部を有し、
   前記第２変換部は、前記第２光電変換部で変換された電荷に基づくアナログ信号の信号値と、前記第２ランプ信号の信号値と、を比較する第２比較部を有する撮像素子。
6. 請求項５に記載の撮像素子において、
   前記第１変換部は、前記第１比較部への前記第１ランプ信号の入力を開始したときから前記第１比較部の比較結果を出力するときまでの期間を計測する第１計測部を有し、
   前記第２変換部は、前記第２比較部への前記第２ランプ信号の入力を開始したときから前記第２比較部の比較結果を出力するときまでの期間を計測する第２計測部を有する撮像素子。
7. 請求項６に記載の撮像素子において、
   前記第１計測部は、前記第２半導体チップに配置される撮像素子。
8. 請求項６または請求項７に記載の撮像素子において、
   前記第２計測部は、前記第２半導体チップに配置される撮像素子。
9. 請求項１から請求項８のいずれか一項に記載の撮像素子において、
   前記第１光電変換部と前記第２光電変換部とは、前記第１半導体チップにおいて互いに同一の列に配置される撮像素子。
10. 請求項１から請求項９のいずれか一項に記載の撮像素子において、
    前記第１光電変換部の感度は、前記第２光電変換部の感度とは異なる撮像素子。
11. 請求項１０に記載の撮像素子において、
    前記第１光電変換部において光が入射される領域の面積は、前記第２光電変換部において光が入射される領域の面積とは異なる撮像素子。
12. 請求項１１に記載の撮像素子において、
    前記第１光電変換部は、第１開口面積を有する第１開口部からの光が入射され、
    前記第２光電変換部は、前記第１開口面積とは異なる第２開口面積を有する第２開口部からの光が入射される撮像素子。
13. 請求項１から請求項９のいずれか一項に記載の撮像素子において、
    前記第１光電変換部で変換された電荷に基づくアナログ信号と前記第２光電変換部で変換された電荷に基づくアナログ信号とのうちいずれか一方のアナログ信号は、焦点検出に用いられる撮像素子。
14. 請求項１３に記載の撮像素子において、
    前記第１光電変換部において光が入射される領域の面積は、前記第２光電変換部において光が入射される領域の面積とは異なる撮像素子。
15. 請求項１４に記載の撮像素子において、
    前記第１光電変換部は、第１開口面積を有する第１開口部からの光が入射され、
    前記第２光電変換部は、前記第１開口面積とは異なる第２開口面積を有する第２開口部からの光が入射される撮像素子。
16. 請求項１から請求項１５のいずれか一項に記載の撮像素子において、
    前記第１変換部は、前記複数の光電変換部のうち第３光電変換部で変換された電荷に基づくアナログ信号をデジタル信号に変換するために用いられ、
    前記第２変換部は、前記複数の光電変換部のうち第４光電変換部で変換された電荷に基づくアナログ信号をデジタル信号に変換するために用いられる撮像素子。
17. 請求項１６に記載の撮像素子において、
    前記第１光電変換部と前記第３光電変換部とは、前記第１半導体チップにおいて互いに同一の行に並んで配置され、
    前記第２光電変換部と前記第４光電変換部とは、前記第１半導体チップにおいて互いに同一の行に並んで配置される撮像素子。
18. 請求項１６に記載の撮像素子において、
    前記第１光電変換部と前記第３光電変換部とは、前記第１半導体チップにおいて互いに同一の列に並んで配置され、
    前記第２光電変換部と前記第４光電変換部とは、前記第１半導体チップにおいて互いに同一の列に並んで配置される撮像素子。
19. 請求項１から請求項１５のいずれか一項に記載の撮像素子において、
    前記第２半導体チップは、前記複数の光電変換部のうち第３光電変換部で変換された電荷に基づくアナログ信号をデジタル信号に変換するための第３変換部と、前記複数の光電変換部のうち第４光電変換部で変換された電荷に基づくアナログ信号をデジタル信号に変換するための第４変換部とを有する撮像素子。
20. 請求項１９に記載の撮像素子において、
    前記第１光電変換部と前記第３光電変換部とは、前記第１半導体チップにおいて互いに同一の行に並んで配置され、
    前記第２光電変換部と前記第４光電変換部とは、前記第１半導体チップにおいて互いに同一の行に並んで配置される撮像素子。
21. 請求項２０に記載の撮像素子において、
    前記第１光電変換部と前記第３光電変換部とは、隣に並んで配置され、
    前記第２光電変換部と前記第４光電変換部とは、隣に並んで配置される撮像素子。
22. 請求項１９に記載の撮像素子において、
    前記第１光電変換部と前記第３光電変換部とは、前記第１半導体チップにおいて互いに同一の列に並んで配置され、
    前記第２光電変換部と前記第４光電変換部とは、前記第１半導体チップにおいて互いに同一の列に並んで配置される撮像素子。
23. 請求項２２に記載の撮像素子において、
    前記第１光電変換部と前記第３光電変換部とは、隣に並んで配置され、
    前記第２光電変換部と前記第４光電変換部とは、隣に並んで配置される撮像素子。
24. 請求項１から請求項１５のいずれか一項に記載の撮像素子において、
    前記複数の半導体チップは、
    前記複数の光電変換部のうち第３光電変換部で変換された電荷に基づくアナログ信号をデジタル信号に変換するための第３変換部と、前記複数の光電変換部のうち第４光電変換部で変換された電荷に基づくアナログ信号をデジタル信号に変換するための第４変換部とを有する第３半導体チップを有する撮像素子。
25. 請求項２４に記載の撮像素子において、
    前記第１光電変換部と前記第３光電変換部とは、前記第１半導体チップにおいて互いに同一の行に並んで配置され、
    前記第２光電変換部と前記第４光電変換部とは、前記第１半導体チップにおいて互いに同一の行に並んで配置される撮像素子。
26. 請求項２４に記載の撮像素子において、
    前記第１光電変換部と前記第３光電変換部とは、前記第１半導体チップにおいて互いに同一の列に並んで配置され、
    前記第２光電変換部と前記第４光電変換部とは、前記第１半導体チップにおいて互いに同一の列に並んで配置される撮像素子。
27. 請求項１から請求項２６のいずれか一項に記載の撮像素子において、
    前記第１接続部は、銅により構成される第１接合部を有し、
    前記第２接続部は、銅により構成される第２接合部を有する撮像素子。
28. 請求項１から請求項２７のいずれか一項に記載の撮像素子を備える撮像装置。

Images