KR101358948B1 - 고체 촬상 장치, 카메라 시스템, 및 카메라 시스템의 구동방법 - Google Patents

고체 촬상 장치, 카메라 시스템, 및 카메라 시스템의 구동방법 Download PDF

Info

Publication number
KR101358948B1
KR101358948B1 KR1020070035118A KR20070035118A KR101358948B1 KR 101358948 B1 KR101358948 B1 KR 101358948B1 KR 1020070035118 A KR1020070035118 A KR 1020070035118A KR 20070035118 A KR20070035118 A KR 20070035118A KR 101358948 B1 KR101358948 B1 KR 101358948B1
Authority
KR
South Korea
Prior art keywords
reference voltage
comparators
analog
counter
bit
Prior art date
Application number
KR1020070035118A
Other languages
English (en)
Other versions
KR20070101159A (ko
Inventor
요시노리 무라마쓰
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20070101159A publication Critical patent/KR20070101159A/ko
Application granted granted Critical
Publication of KR101358948B1 publication Critical patent/KR101358948B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

입사광의 양을 전기 신호로 변환하는 복수의 화소를 갖고, 각각의 상기 화소로부터 얻어지는 아날로그 신호를 디지털 신호로 변환하는 복수의 아날로그-디지털 변환기를 포함하는 고체 촬상 장치가 제공된다. 아날로그-디지털 변환기는 복수의 비교기와 하나 이상의 카운터를 포함하며, 각각의 복수의 비교기는 시간의 경과에 따라 변화하는 참조 전압과 상기 아날로그 신호를 비교하고, 상이한 참조 전압이 입력되며, 카운터는 상기 복수의 비교기에 의해 이루어지는 비교를 완료하는 데 소요되는 시간을 카운트하고, 그 카운트 결과에 대한 정보를 저장하며, 상이한 카운트 수를 갖는다.
비교기, 카운터, 아날로그-디지털 변환기, 포토다이오드, 화소내 증폭기

Description

고체 촬상 장치, 카메라 시스템, 및 카메라 시스템의 구동 방법{SOLID-STATE IMAGE-PICKUP DEVICE, CAMERA SYSTEM, AND METHOD FOR DRIVING THE SAME}
도 1은 본 발명의 일실시예(제1 실시예)를 나타낸 블록도.
도 2는 화소의 회로 구성의 일례를 나타낸 회로도.
도 3은 제1 실시예에 따른 동작의 일례를 나타낸 타이밍 차트.
도 4는 출력-카운트 코드(output-count code)와 카운트 수의 관계를 나타내는 도면.
도 5는 본 발명의 다른 실시예(제2 실시예)를 나타낸 블록도.
도 6은 본 발명의 또 다른 실시예(제3 실시예)를 나타낸 블록도.
도 7은 종래예의 고체 촬상 장치를 나타낸 블록도.
도 8은 종래예의 고체 촬상 장치의 동작을 나타낸 타이밍 차트.
도 9는 본 발명의 또 다른 실시예에 따른 카메라 시스템을 나타낸 블록도.
<도면의 주요 부분에 대한 부호의 설명>
1, 2, 3 : 고체 촬상 장치
12 : 화소
15 : 열-병렬 ADC 블록(column-parallel ADC block)
18 : 행 주사 회로
19 : DAC
20 : 타이밍 제어 회로
21, 22 : 비교기
23, 24 : 카운터
본 발명은 고체 촬상 장치, 카메라 시스템, 및 카메라 시스템의 구동 방법에 관한(또는 이 분야에 속하는) 것이다.
본 발명은 2006년 4월 10일자로 출원된 일본 특허 출원 번호 2006-107149호와 관련된 기술 요지를 포함하고 있으며, 이 특허 출원의 전체 내용이 본 명세서에 참고자료로 통합되어 있다.
종래의 열-병렬 아날로그-디지털 변환기(column-parallel Analog-to-Digital converter)(이하, 아날로그-디지털 변환기를 ADC로 줄여서 지칭함)를 탑재한 CMOS 이미지 센서가 보고되어 있다. 이러한 CMOS 이미지 센서는 예를 들면 W. Yang 등에 의해 ISSCC Digest of Technical Papers의 p.304-305(1999년 2월)에 걸쳐 발표된 "An Integrated 800×600 CMOS Image System"에 개시되어 있다.
종래예의 구성을 열-병렬 ADC가 탑재된 CMOS 이미지 센서를 나타내고 있는 도 7의 블록도를 참조하여 설명한다.
도 7에 나타낸 바와 같이, 고체 촬상 장치(101)는 포토다이오드와 화소내 증 폭기(an in-pixel amplifier)로 이루어지는 화소(12)를 포함하며, 이 화소(12)가 매트릭스 형태로 배치되어 화소 어레이(11)가 구성되어 있다. 열-병렬 ADC는 비교기(21) 및 메모리 장치(51)를 포함한다. 비교기(21)는, 디지털-아날로그 변환기(이하, 디지털-아날로그 변환기를 DAC로 줄여서 지칭함)(19)로부터 생성되는 참조 신호(참조 전압) RAMP를, 행 라인 H0, H1,… 마다에 대해 화소(12)로부터 열 라인 V0, V1,…을 경유하여 얻어지는 아날로그 신호와 비교한다. 메모리 장치(51)는 비교 시간을 카운트하는 카운터(52)의 카운트 결과에 대한 정보를 저장한다. 열-병렬 ADC는 n비트 디지털 신호 변환 기능이 있다. 그리고, 각각의 열 라인 V0, V1,… 마다 열-병렬 ADC가 배치되어 열-병렬 ADC 블록(55)이 구성되어 있다.
각각의 수평 출력선(16)은 2n 비트폭의 수평 출력선과, 각각의 출력선에 대응하는 2n 개의 센스 회로, 감산 회로(53) 및 출력 회로를 포함하고 있다. 또, 화소 어레이(11)로부터 전송된 신호를 차례대로 판독하기 위한 제어 회로로서, 내부 클록을 생성하는 타이밍 제어 회로(20)와, 행 어드레스 및 행 주사(row scanning)를 제어하는 행 주사 회로(18)와, 열 어드레스 및 열 주사를 제어하는 열 주사 회로(17)가 배치되어 있다.
다음으로, 이러한 종래예의 CMOS 이미지 센서의 동작을 도 8의 타이밍 차트와 상기 도 7의 블록도를 참조하여 설명한다.
임의의 행 라인 Hx의 화소(12)로부터 열 라인 V0, V1,…로의 1회째의 데이터의 판독이 안정된 후, DAC(19)로부터 생성되는 참조 전압 RAMP에 참조 전압을 시간 변화시킨 계단형의 파형을 입력하고, 임의의 열 라인 Vx의 전압과의 비교를 비교 기(21)에서 행한다. 참조 전압 RAMP에의 계단파의 입력과 동시에, 카운터(52)에서 1회째의 카운트가 이루어진다. 참조 전압 RAMP와 열 라인 Vx의 전압이 동등하게 되었을 때, 비교기(21)의 출력은 반전되고, 동시에 메모리 장치(51)에 비교 기간에 따른 카운트가 저장된다. 이 1회째의 판독 시에는, 각각의 화소(12)로부터 리셋 성분 ΔV가 판독되며, ΔV 내에는 화소(12)마다 변화하는 잡음이 포함되어 있다. 그러나, 이 ΔV의 변동은 일반적으로 작고, 또 전체 화소(12)가 동일한 레벨로 리셋되므로, 임의의 열 라인 Vx의 출력은 대체로 알려져 있다. 따라서, 1회째의 ΔV 판독시에는, 참조 전압 RAMP를 조정함으로써 비교 기간을 짧게 하는 것이 가능하며, 본 종래예에서는 7비트 분의 카운트 기간(128 클록 신호)에 ΔV의 비교를 행하고 있다.
2회째의 판독시에는, 리셋 성분 ΔV에 추가하여, 화소(12)마다의 입사광의 양에 따른 신호 성분이 판독되고, 1회째의 판독과 마찬가지의 동작을 행한다. 즉, 임의의 행 라인 Hx의 화소(12)로부터 열 라인 V0, V1,…로의 2회째의 데이터의 판독이 안정된 후, DAC(19)로부터 생성되는 참조 신호(참조 전압) RAMP에 참조 전압을 시간 변화시킨 계단형의 파형을 입력하고, 임의의 열 라인 Vx의 전압과의 비교를 비교기(21)에서 행한다. 참조 전압 RAMP에의 계단파의 입력과 동시에, 카운터(52)에서 2회째의 카운트가 이루어진다. 참조 전압 RAMP와 열 라인 Vx의 전압이 동등하게 되었을 때, 비교기(21)의 출력이 반전되고, 동시에 메모리 장치(51) 내에 비교 기간에 따른 카운트값에 대한 정보가 저장된다. 이 때, 1회째의 카운트와 2회째의 카운트는 메모리 장치(51) 내의 상이한 장소에 저장된다.
이상의 AD 변환 기간 종료 후, 열 주사 회로(17)에 의해, 메모리 장치(51)에 저장된 1회째와 2회째의 각각의 카운트를 통해 얻어진 n비트의 디지털 신호가 2n 개의 수평 출력선(16)을 거쳐 전송되고, 차례대로 감산기(53)에서 [(2회째 카운트의 신호)-(1회째 카운트의 신호)]의 감산 처리가 이루어진 후, 외부에 출력된다. 그 후, 행마다에 대해 마찬가지의 처리가 수행되어 2차원 화상이 생성된다.
본 종래예에서는, 참조 전압의 시간 변화를 카운트하고 있으므로, 출력 비트수가 카운터의 클록 신호의 수에 따라 결정된다(1비트의 정밀도를 올리기 위해서는 2배의 카운트 클록수가 필요함). 따라서, 출력 비트수를 증가시키기 위해서는, 클록 주파수를 올리거나 및/또는 읽어내는 속도를 늦출 수밖에 없다는 결점이 있었다.
즉, 종래에는 참조 전압의 시간 변화를 카운트하고 있으므로, 출력 비트수가 카운터의 클록 신호의 수에 기초하여 결정된다. 따라서, 1비트의 정밀도를 올리기 위해서는 2배의 카운트-클록 신호의 수가 필요하므로, 출력 비트수를 증가시키기 위해서는, 클록 주파수를 올리거나 및/또는 읽어내는 속도를 늦게 할 수밖에 없다고 하는 문제점이 있다.
본 발명은 클록 주파수를 올리거나 및/또는 읽어내는 속도를 늦추지 않고서도 필요한 범위 내에서 고비트 정밀도의 출력을 얻는 것을 과제로 한다.
본 발명의 실시예에 따른 고체 촬상 장치는, 입사광의 양을 전기 신호로 변환하는 복수의 화소를 갖고, 상기 화소로부터 얻어지는 아날로그 신호를 디지털 신 호로 변환하는 복수의 아날로그-디지털 변환기를 포함한다. 상기 복수의 아날로그-디지털 변환기는 복수의 비교기와 하나 이상의 카운터를 포함하며, 각각의 상기 복수의 비교기는 시간의 경과에 따라 변화하는 참조 전압과 상기 아날로그 신호를 각각 비교하고, 적어도 제1 참조 전압 및 제2 참조 전압을 포함하는 상이한 참조 전압이 입력되며, 하나 이상의 상기 카운터는 상기 비교기에서의 비교 완료까지의 시간을 카운트하여, 그 카운트 결과에 대한 정보를 저장하고, 상이한 카운트 수를 갖는 것을 특징으로 한다.
전술한 본 발명의 실시예에서는, 아날로그-디지털 변환기가, 시간의 경과에 따라 변화하는 참조 전압과 화소로부터 얻어지는 아날로그 신호를 비교하고, 상이한 참조 전압이 입력되는 복수의 비교기와, 상기 비교기에 의해 이루어지는 비교를 완료하는 데 소요되는 시간을 카운트하고, 그 카운트 결과에 대한 정보를 저장하며, 상이한 카운트 수를 갖는 카운터를 포함하고 있다. 따라서, i비트 카운터(i는 자연수)와 최하위 비트측 전용의 j비트 카운터(j는 자연수, i＞j)를 설정할 수 있다.
전술한 본 발명의 실시예에 의하면, 복수의 비교기와 이 비교기에 대응하는 카운터를 가지므로, i비트 카운터와 j비트 카운터에서 동시에, 임의의 열 라인의 출력의 전압과 동등하게 될 때까지 진폭이 상이한 참조 전압을 변화시키는 시간을 i비트분 카운트하고, 출력시에 i비트를 최상위 비트측으로 하고, j비트를 최하위 비트측으로 하여, i비트와 j비트를 i＋j 비트로서 출력하는 것이 가능하게 된다. 또한, 2회째의 판독을 행하는 경우에도, 각각의 판독 결과를 열마다 i비트 카운터 및 j비트 카운터에 디지털 값으로서 저장하여 열마다 연산할 수 있으므로, 오차가 발생되지 않는다는 이점이 있다.
본 발명의 일실시예(제1 실시예)를 도 1의 블록도를 참조하여 설명한다. 도 1은 열-병렬 ADC가 탑재된 CMOS 이미지 센서가 도시되어 있다.
도 1에 나타낸 바와 같이, 고체 촬상 장치(1)는, 2차원의 매트릭스 형태로 배치되어 화소 어레이(11)를 구성하는 복수의 화소(12)를 포함한다. 각각의 상기 화소(12)는 예를 들면 포토다이오드와 화소내 증폭기를 포함한다.
열-병렬 아날로그/디지털 변환기인 열-병렬 ADC 블록(15)은 비교기(21, 22) 및 카운터(예를 들면, 업/다운 카운터)(23, 24)를 포함한다. 비교기(21, 22)는 참조 신호(참조 전압) RAMP1 및 RAMP2를 생성하는 디지털-아날로그 변환기(이하, DAC)(19)로부터 생성되는 참조 신호 RAMP1 및 RAMP2를, 행 라인 H0, H1,…마다 화소(12)로부터 열 라인 V0, V1,…를 경유하여 얻어지는 아날로그 신호와 비교한다. 카운터(23, 24)는 비교기(21, 22)에 의해 이루어지는 비교를 완료하는 데 소요되는 시간을 카운트하고, 그 카운트 결과에 대한 정보를 저장한다. 상기 비교기(21)와 카운터(23)는 i비트 디지털 신호 변환 기능(i는 자연수)을 가지며, 또 비교기(22)와 카운터(24)는 j비트 디지털 신호 변환 기능(j는 자연수, i＞j)을 갖는다. 그리고, 비교기(21, 22)와 카운터(23, 24)는 각각의 열 라인 V0, V1,…마다 배치되어, 열-병렬 ADC 블록(15)을 구성하고 있다.
각각의 수평 출력선(16)은 i＋j 비트폭의 수평 출력선과, 각각의 수평 출력 선에 대응하는 i＋j개의 센스 회로 및 i＋j개의 출력 회로를 포함한다. 또한, 화소 어레이(11)로부터의 신호를 차례대로 판독하기 위한 제어 회로로서, 내부 클록을 생성하는 타이밍 제어 회로(20)와, 행 어드레스 및 행 주사를 제어하는 행 주사 회로(18)와, 열 어드레스 및 열 주사를 제어하는 열 주사 회로(17)가 배치되어 있다. 또한, 도시되어 있지는 않지만, 그 외의 각종 신호 처리 회로가 배치될 수도 있다.
제1 실시예에서, 열-병렬 ADC 블록(15)은 비교기(21, 22)와 카운터(업/다운 카운터)(23, 24)를 포함하는 것으로 하였지만, 업/다운 카운터로는 하나의 카운트 제어 클록을 이용함으로써 고속 동작이 가능한 비동기 업/다운 카운터가 이용될 수도 있다. 또한, 업/다운 카운터를 고속 동작시키기 위해, 위상 동기 루프(PLL: Phase Locked Loop) 회로를 내장하여 고속 카운트 클록을 생성할 수도 있다. 또한, 제1 실시예에 따른 업/다운 카운터는 간략한 회로 구성을 가지며, 고속으로 동작할 수 있어서, 많은 장점을 갖는다. 한편, 업/다운 카운터 대신에 2개의 카운터를 설치할 수도 있다. 또한, 그 카운터를 열-병렬 방식으로 배치하지 않고, 2개의 메모리 유닛을 설치하는 것도 가능하다. 이하에서는, 카운터(23, 24)의 각각을 업/다운 카운터로 하여 설명한다.
도 2는 상기 화소(12)의 회로 구성의 일례를 나타낸다. 화소(12)는 포토다이오드(31)와, 포토다이오드(31)의 전기 전하를 제어 신호 TR을 통해 플로팅 확산층(floating-diffusion layer)(36)에 전송하는 전송 트랜지스터(32)와, 라인 Vx 단에 설치된 전류 소스와 함께 소스 팔로워 판독(source-follower reading)을 수행함 으로써 플로팅 확산층(36)의 전기 전하에 대해 신호 증폭을 행하는 증폭기 트랜지스터(34)와, 플로팅 확산층(36) 등의 전기 전하를 제어 신호 RST에 의해 리셋하는 리셋 트랜지스터(33)와, 제어 신호 SEL에 의해 신호를 판독하여 라인 Vx에 전송하기 위한 선택 트랜지스터(35)를 포함한다. 본 구성예에서는 모든 트랜지스터를 N 채널 트랜지스터로 하였지만, 일부 또는 전부를 P 채널 트랜지스터로 하여도 동일한 구성이 가능하다. 또한, 전송 트랜지스터(32)가 없는 구성, 선택 트랜지스터(35)를 제거하여 전원 자체가 선택 제어를 행하도록 하는 구성, 또는 복수의 화소가 임의의 구성 요소를 공유하는 구성도 가능하다.
다음에, 제1 실시예에서 설명한 고체 촬상 장치(1)(CMOS 이미지 센서)의 동작을 도 1의 블록도, 도 2의 회로도 및 도 3의 타이밍 차트를 참조하여 설명한다. 여기에서는, i를 12비트로 하고, j를 2비트로 하여, 14(i＋j= 12+2=14) 비트의 출력을 얻는 경우에 대하여 설명한다.
임의의 행 라인 Hx의 화소(12)로부터 열 라인 V0, V1…로의 1회째의 데이터의 판독이 안정화된 후, DAC(19)는 참조 신호(참조 전압) RAMP1에 참조 전압을 시간 변화시킨 계단형의 파형(9비트, 512단계, 진폭 1Vr)을 입력하며, 비교기(21)는 참조 신호 RAMP1을 임의의 열 라인 Vx의 전압과 비교한다. 이와 동시에, DAC(19)는 참조 신호(참조 전압) RAMP2에 참조 전압을 시간 변화시킨 계단형의 파형〔9비트, 512단계, 진폭 1/4 Vr(1/2j 및 j=3을 유지하는 곳에서는 1/8 Vr, 또는 1/2j 및 j=4를 유지하는 곳에서는 1/16 Vr)〕을 입력하며, 비교기(22)는 참조 신호 RAMP2를 임의의 열 라인 Vx의 전압과 비교한다.
참조 신호 RAMP1 및 RAMP2에의 계단파의 입력과 동시에, 행 라인마다 배치된 업/다운 카운터(23, 24)를 통해 비교 시간을 계측하기 위해, 타이밍 제어 회로(20)로부터 출력된 클록 신호가 제어선 CK에 입력되고, 1회째의 비교 시간이 다운 카운트 된다. 업/다운 카운터(23, 24)의 각각은 비동기 업/다운 카운터이며, 제어선 CK에 대해서만, 하나의 입력을 통해 내부 카운트가 달성될 수 있다.
참조 신호 RAMP1 및 RAMP2의 각각의 전압이 열 라인 Vx의 전압과 동등하게 될 때, 비교기(21, 22)의 각각의 출력은 반전되고, 동시에 업/다운 카운터(23, 24)의 카운트 동작은 정지하며, 비교 기간에 대응하는 카운트값에 대한 정보가 업/다운 카운터(23, 24)에 저장된다. 여기서, 업/다운 카운터(23)는 12비트 업/다운 카운터이며, 0 내지 4095까지의 카운트가 가능하다. 또한, 카운터의 오버 카운트를 고려하여 업/다운 카운터(23)를 13비트로 하는 것도 유효하다. 또한, 업/다운 카운터(24)는 2비트 업/다운 카운터이며, 비교기(22)의 출력이 반전될 때까지 2비트의 다운 카운트를 반복한다.
상기 1회째의 판독 시는, 각각의 화소(12)의 리셋 성분 ΔV를 판독하며, ΔV 내에는 각각의 화소(12)마다 변화하는 잡음이 포함되어 있다. 그러나, 이 ΔV의 변동은 일반적으로 작고, 또 화소 모두가 동일한 레벨로 리셋되므로, 임의의 열 라인 Vx의 출력은 대략적으로 알려져 있다. 따라서, 1회째의 리셋 성분 ΔV의 판독시에는, RAMP 전압을 조정함으로써 비교 기간을 짧게 하는 것이 가능하다. 제1 실시예에서는 9비트 분의 카운트 기간(512 클록 신호) 동안 리셋 성분 ΔV 간의 비교 를 행하고 있다.
2회째의 판독에서는, 리셋 성분 ΔV 외에 화소(12)마다의 입사광의 양에 따른 신호 성분을 판독하고, 1회째의 판독과 마찬가지의 동작을 행한다. 즉, 임의의 행 라인 Hx의 화소(12)로부터 열 라인 V0, V1,…로의 2회째의 판독이 안정된 후, DAC(19)는 각각의 참조 신호 RAMP1 및 RAMP2에 참조 전압을 시간 변화시킨 계단형의 파형을 입력하며, 비교기(21, 22)는 참조 신호 RAMP1 및 RAMP2의 각각을 임의의 열 라인 Vx의 전압과 비교한다.
참조 신호 RAMP1 및 RAMP2에의 계단파의 입력과 동시에, 행 라인마다 배치된 업/다운 카운터(23, 24)를 통해 비교 시간을 계측하기 위해 제어선 CK에 클록 신호가 입력되며, 2회째의 비교 시간이 1회째의 카운트가 수행되는 경우와는 역으로 업 카운트 된다.
업/다운 카운터(23, 24)의 동작을 1회째에는 다운 카운트로 하고, 2회째에는 업 카운트로 함으로써, 카운터 내에서 자동적으로 [(2회째의 비교 기간)-(1회째의 비교 기간)]의 감산을 행한다. 각각의 참조 신호 RAMP1 및 RAMP2의 전압과 열 라인 Vx의 전압이 동등하게 될 때, 각각의 비교기(21, 22)의 출력은 반전되며, 동시에 업/다운 카운터(23, 24)의 카운트 동작은 정지되고, [(2회째의 비교 기간)-(1회째의 비교 기간)]의 감산 결과에 따른 카운트값이 업/다운 카운터(23, 24)의 각각에 저장된다.
업/다운 카운터(23)에 의하면, [(2회째의 비교 기간)-(1회째의 비교 기간)=(신호 성분＋ΔV＋ADC의 오프셋 성분)-(ΔV＋ADC의 오프셋 성분)=(신호 성 분(12 비트)]이 되며, 이상 2회의 판독과 업/다운 카운터(23)에서의 감산에 의해, 화소(12)마다에 대해 변화하는 잡음을 포함한 리셋 성분 ΔV와 ADC(21)마다의 오프셋 성분이 제거된다. 그 결과, 화소(12)마다의 입사광의 양에 따른 12비트 정밀도의 신호 성분만을 얻을 수 있다.
2회째의 판독 시에는, 입사광의 양에 따른 신호 성분이 판독되므로, 광량의 대소를 넓은 범위에서 판정하기 위해 RAMP 전압을 크게 변화시킬 필요가 있다. 따라서, 제 실시예에서는, 판독된 신호 성분이 12비트 분의 카운트 기간(4096 클록 신호)에 걸쳐 서로 비교된다. 1회째의 다운 카운트 시간도 포함하여 4096+512 클록 카운트 기간을 제공하면, 다이나믹 레인지를 풀로 사용할 수 있기 때문에 보다 바람직하다. 이 경우, 오버 카운트의 가능성이 있기 때문에 업/다운 카운터(23)를 13 비트로 할 필요가 있다.
1회째의 판독과 2회째의 판독의 비교 비트수가 상이하지만, 참조 신호 RAMP의 전압의 경사를 1회째의 판독과 2회째의 판독에서 동일하게 한다. 즉, 1회째의 판독에서의 참조 신호 RAMP1의 진폭의 값은 8Vr로 되고, 2회째의 판독에서의 참조 신호 RAMP2의 진폭의 값은 8/4=2Vr로 된다. 이로써, 열-병렬 ADC 블록(15)의 각각의 열 병렬 ADC의 정밀도를 동등하게 할 수 있기 때문에, 업/다운 카운터에 의한 [(2회째의 비교 기간)-(1회째의 비교 기간)]의 감산 결과가 정확하게 얻어진다. 업/다운 카운터(24)는 2비트 업/다운 카운터이며, 업/다운 카운터(24)에 의해 수행될 수 있는 카운트 수는 카운트가 2회 행해지는 카운트 기간에 수행된 카운트 수보다 더 적다. 업/다운 카운터(24)는 0-3의 범위에서 2비트 다운 카운트 및 2비트 업 카운트를 반복한다. 즉, 14비트의 최하위 비트(LSB) 측의 2비트의 정밀도가 소정 기간 동안 결정된다. 예를 들면, 2회째의 판독 시에는, 14비트 정밀도 풀카운트(full count)를 수행하는데 소요되는 기간의 1/4의 기간만큼만 카운트가 수행된다.
이상의 아날로그-디지털 변환(AD 변환) 기간을 종료한 후, 열 주사 회로(17)는 업/다운 카운터(23)에 저장된 12비트의 디지털 신호에 대하여 다음의 처리를 행한다. 즉, 업/다운 카운터(24)에 저장된 2비트를 최하위 비트(LSB) 측의 2비트가 되도록 하여 i＋j=12+2=14 비트로 하고, 12비트의 디지털 신호가 14개의 수평 출력선(16)을 거쳐 차례대로 외부에 출력되도록 하며, 그 후 차례대로 행마다에 마찬가지의 동작이 반복되어 2차원 화상이 생성된다. 그리고, 업/다운 카운터(23)를 13 비트로 했을 때에는, 디지털 신호가 15개의 수평 출력선(16)을 거쳐 차례대로 외부에 출력되고, 그 후 차례대로 행마다에 마찬가지의 동작이 반복되어 2차원 화상이 생성된다.
도 4는 제1 실시예에 따른 카운트 수에 대해 출력 카운트 코드(output-count code)를 플로트한 도면을 나타낸다.
도 4에 나타낸 바와 같이, 외부 출력은 업/다운 카운터(23)의 12비트 출력을 2비트 시프트하고, 12비트 출력의 하위 2비트에 업/다운 카운터(24)의 출력을 부가한 것이므로, 합산하여 14비트 출력이 되지만, 0 내지 4095까지의 12비트 카운트 기간에서, 출력은 14비트 정밀도로 제공되고, 4096 이상에서는, 업/다운 카운터(24)의 동작이 멈추고, 4비트의 단계(즉, 12비트 정밀도)의 출력으로 된다.
일반적으로, 광량이 많은 영역에서는, 광 입력의 변동에 의해 야기되는 광 숏 잡음(light-shot noise)의 양이 지배적으로 되므로, 즉 입사 전자수 N에 대해 √N가 광 숏 잡음으로 되므로, 제1 실시예서와 같이, 저카운트 수측(=저광량측)에서의 고정밀도를 얻을 수 있으면, 대광량시에 정밀도가 떨어지는 것은 전혀 문제가 없다.
전술한 바와 같이, 제1 실시예로부터, 12비트 정밀도의 카운트 기간에서, 종래에 비해, 고속 클록을 사용하거나 카운트 기간을 길게 하지 않고서도, 필요한 광량 영역에서는 14비트 고정밀도의 출력을 얻는 것이 가능하게 된다. 본 실시예에서는 i=12 및 j=2로 하여 14비트 출력을 얻는 예에 대하여 설명하였으나, 비트 정밀도는 각각 대응하는 카운터 비트수와 참조 신호 RAMP의 진폭을 함께 조정함으로써 임의로 바꾸는 것이 가능하다.
다음에, 본 발명의 다른 실시예(제2 실시예)를 도 5의 블록도를 참조하여 설명한다. 도 5는 열-병렬 ADC가 탑재된 CMOS 이미지 센서의 일례를 도시하고 있다.
도 5에 나타낸 바와 같이, 제2 실시예에서는, 상위 i비트를 카운트하기 위해 열마다에 대해 필요한 비교기(21)와 카운터(예를 들면, 업/다운 카운터)(23)를 화소 어레이(11)의 한쪽의 변(제2 실시예에서는 하위측)에 배치하고, 하위 j비트를 카운트하기 위해 필요한 비교기(22)와 카운터(예를 들면, 업/다운 카운터)(24)는 화소 어레이(11)의 다른 쪽의 변(제2 실시예에서는 상위측)에 배치하고 있다.
즉, 고체 촬상 장치(2)는 복수의 화소(12)가 매트릭스 형태로 2차원으로 배치되어 화소 어레이(11)를 구성하고 있다. 각각의 상기 화소(12)는 예를 들면 포 토다이오드와 화소내 증폭기를 포함한다.
화소 어레이(11)의 한쪽 측(도 5의 하위측)에는 열-병렬 아날로그-디지털 변환기(열-병렬 ADC)가 배치되고, 이 열-병렬 ADC는 비교기(21) 및 업/다운 카운터(23)를 포함한다. 비교기(21)는 DAC(19)(19a)로부터 생성되는 참조 신호(참조 전압) RAMP1와 행 라인 H0, H1,…마다 화소(12)로부터 열 라인 V0, V1,…를 경유하여 얻어지는 아날로그 신호를 비교한다. 업/다운 카운터(23)는 비교기(21)에 의해 이루어지는 비교를 완료하는 데 소요되는 시간을 카운트하고, 그 카운트 결과에 대한 정보를 저장한다.
또, 화소 어레이(11)의 다른 쪽(도 5의 위쪽)에는 열-병렬 아날로그-디지털 변환기가 배치되고, 이 열-병렬 ADC는 비교기(22) 및 업/다운 카운터(24)를 포함한다. 비교기(22)는 DAC(19)(19b)로부터 생성되는 참조 신호(참조 전압) RAMP2와 행 라인 H0, H1,…마다 화소(12)로부터 열 라인 V0, V1,…를 경유하여 얻어지는 아날로그 신호를 비교한다. 업/다운 카운터(24)는 비교기(22)에 의해 이루어지는 비교를 완료하는 데 소요되는 시간을 카운트하고, 그 카운트 결과에 대한 정보를 저장한다. 또, DAC 19a가 참조 신호 RAMP1를 발생하는 시간과, DAC 19b가 참조 신호 RAMP2를 발생시키는 시간의 각각은 타이밍 제어 회로(20)에 의해 제어된다.
상기 비교기(21)와 업/다운 카운터(23)는 i비트 디지털 신호 변환 기능(i는 자연수)을 가지며, 또 비교기(22)와 업/다운 카운터(24)는 j비트 디지털 신호 변환 기능(j는 자연수, i＞j)을 갖는다. 그리고, 비교기(21)와 업/다운 카운터(23)는 각각의 열 라인 V0, V1,… 마다 배치되어, 열-병렬 ADC 블록(15)(15a)을 구성하고, 비교기(22)와 카운터(24)는 각각의 열 라인 V0, V1,…마다 배치되어, 열-병렬 ADC 블록(15)(15b)을 구성하고 있다.
수평 출력선(16)(16a, 16b)의 각각은 i＋j 비트폭의 수평 출력선과, 각각의 수평 출력선에 대응하는 i＋j개의 센스 회로 및 i＋j개의 출력 회로를 포함한다. 또한, 화소 어레이(11)로부터 입력되는 신호를 차례대로 판독하기 위한 제어 회로로서, 내부 클록을 생성하는 타이밍 제어 회로(20)와, 행 어드레스 및 행 주사를 제어하는 행 주사 회로(18)와, 열 어드레스 및 열 주사를 제어하는 열 주사 회로(17)가 배치되어 있다. 또한, 구체적으로 도시되어 있지는 않지만, 그 외의 각종 신호 처리 회로가 배치되어도 된다.
제2 실시예에서의 고체 촬상 장치(2)는 상기한 제1 실시예에서의 고체 촬상 장치(1)에 의해 수행된 것과 동일한 동작을 수행한다. 이 고체 촬상 장치(2)에서는, 화소(12)의 열과 열 사이의 피치(pitch)에 기초하여 최대 가능한 개수의 비교기 및 업/다운 카운터를 배치할 수 있도록, 열-병렬 ADC 블록 15a 및 열-병렬 ADC 블록 15b가 배치된다. 따라서, 화소(12)의 미세 화소화에의 대응이 용이하게 된다. 또한, 제2 실시예에서의 고체 촬상 장치(2)는 상기 고체 촬상 장치(1)와 동일한 효과를 얻을 수 있다.
다음에, 본 발명의 다른 일실시예(제3 실시예)를 도 6의 블록도를 참조하여 설명한다. 도 6은 열-병렬 ADC가 탑재된 CMOS 이미지 센서의 또 다른 예를 나타낸다.
도 6에 나타낸 바와 같이, 제3 실시예에서의 고체 촬상 장치(3)의 구성은 상 기한 제1 실시예에서의 고체 촬상 장치(1)의 구성과 부분적으로 동일하다. 즉, 열-병렬 ADC 블록(15)의 열-병렬 ADC는 비교기(21, 22) 및 메모리 장치(27, 28)를 포함한다. 비교기(21, 22)는 DAC(19)로부터 생성되는 참조 신호(참조 전압) RAMP1 및 RAMP2와 행 라인 H0, H1,…마다 화소(12)로부터 열 라인 V0, V1,…를 경유하여 얻어지는 아날로그 신호를 비교한다. 각각의 메모리 장치(27, 28)는 비교 시간을 카운트하는 카운터(25)의 카운트 결과에 대한 정보를 저장한다. 그리고, 상기 비교기(21)와 메모리 장치(27)는 i비트 디지털 신호 변환 기능(i는 자연수)을 달성하고, 비교기(22)와 메모리 장치(28)는 j비트 디지털 신호 변환 기능(j는 자연수, i＞j)을 달성한다. 또, 비교기(21, 22)와 메모리 장치(27, 28)는 각각의 열 선 V0, V1,…마다 배치되어, 열-병렬 ADC 블록(15)을 구성하고 있다.
상기 제3 실시예에서의 고체 촬상 장치(3)의 동작은 기본적으로는 상기 제1 실시예에서의 고체 촬상 장치(1)의 동작과 동일하다. 그러나, 이 고체 촬상 장치(3)에서는, 카운터(25)가 비교기(21, 22)에 의해 이루어지는 비교를 완료하는 데 소요되는 시간을 카운트하지만, 그 카운트 결과에 대한 정보가 고체 촬상 장치(1)에서와 같이 카운터에 저장되지 않고 메모리 장치(27, 28)에 저장되는 점이 상이하다. 이외의 구성 및 동작은 상기 제1 실시예에서의 고체 촬상 장치(1)와 동일하다. 또, 제3 실시예에서의 고체 촬상 장치(3)는 상기 제1 실시예에서의 고체 촬상 장치(1)와 동일한 작용 및 효과를 얻을 수 있다.
도 9는 본 발명의 제1 실시예, 제2 실시예 및 제3 실시예에 따른 카메라 시스템의 단면도이다. 전술한 카메라 시스템은 영상을 촬영할 수 있는 비디오 카메 라의 일례이다. 전술한 카메라 시스템은 고체 촬상 장치(1 또는 2 또는 3), 광학 시스템(110), 셔터 장치(111), 드라이브 회로(112) 및 신호 처리 회로(113)를 포함한다.
광학 시스템(110)은 피사체로부터 반사되는 화상광(입사광)의 화상을 고체 촬상 장치(1 또는 2 또는 3)의 촬상 표면 상에 형성한다. 그 결과, 화상광에 대응하는 신호의 전기 전하가 고체 촬상 장치(1 또는 2 또는 3)에 축적된다.
셔터 장치(111)는 고체 촬상 장치(1 또는 2 또는 3)에 광이 조사되는 시간 및 고체 촬상 장치(1 또는 2 또는 3)에 광이 차단되는 시간을 제어한다.
드라이브 회로(112)는 고체 촬상 장치(1 또는 2 또는 3)의 전송 동작과 셔터 장치(111)의 셔터 동작을 제어하는 드라이브 신호를 제공한다. 고체 촬상 장치(1 또는 2 또는 3)의 전기 전하는 드라이브 회로(112)로부터 제공된 드라이브 신호(타이밍 신호)를 이용하여 전송된다. 신호 처리 회로(113)는 다양한 유형의 신호 처리를 수행한다. 신호 처리되는 영상 신호는 메모리 등을 포함한 기록 매체에 기록되거나 및/또는 모니터에 전송된다.
제1 실시예에 따른 카메라 시스템에서, 제1 화소를 제어하기 위한 제1 제어 신호 라인 및 제2 화소를 제어하기 위한 제2 제어 신호 라인이 개별적으로 구동되며, 여기서 제2 화소의 감도는 제1 화소의 감도보다 더 높다. 그 결과, 제1 화소 및 제2 화소는 개별적으로 구동될 수 있다. 따라서, 제1 화소와 제2 화소에 대해 동일한 시각에 상이한 노출 시간 및/또는 상이한 판독 시간이 설정될 수 있다.
또한, 제1 화소와 제2 화소에 대해 상이한 노출 시간 및/또는 상이한 판독 시간이 설정될 수 있기 때문에, 제2 화소보다 더 낮은 감도에서 제1 화소에 대한 노출 시간을 증가시킴으로써 적합한 신호가 획득될 수 있으며, 이로써 S/N 비가 저하되는 것이 방지된다. 또한, 노출 시간을 단축시킴으로써 제2 화소가 포화되는 것을 방지할 수 있어서, 다이나믹 레인지를 크게 할 수 있다.
제2 실시예에 따른 카메라 시스템에서는, 감도가 낮은 화소인 제1 화소로부터의 출력과 감도가 높은 화소인 제2 화소로부터 출력이 개별적으로 획득될 수 있도록 화소가 배치될 수 있다. 그 결과, 제1 화소의 값과 제2 화소의 값이 개별적으로 판독될 수 있어서, 제2 화소만을 높은 프레임 레이트로 액세스하는 것이 용이하게 된다. 따라서, 제2 화소가 포화되는 것을 방지할 수 있다. 또한, 복수의 프레임을 획득함으로써 높은 S/N 비를 달성할 수 있다.
제3 실시예에 따른 카메라 시스템에서, 복수의 제2 화소, 즉 감도가 더 높은 화소가 측면과 길이 방향에 규칙적인 간격으로 배치된다. 따라서, 높은 S/N 비를 갖는 높은 감도의 제2 화소를 통해 고밀도 휘도의 해상도를 얻을 수 있어, 이미지 해상도를 증대시킬 수 있다.
설계 조건 및 기타 요소에 의해 다양한 수정, 조합, 부분 조합 및 변경이 이루어질 수 있으며, 이들은 모두 본 명세서의 청구범위에 한정되어 있는 기술 사상 또는 그 등가의 것에 포함되는 것이다.
본 발명에 의하면, 복수의 비교기와 각 비교기에 대응하는 카운터를 가지므로, i비트 카운터와 j비트 카운터에서 동시에, 임의의 열 라인의 출력과 동등하게 될 때까지의 진폭의 상이한 참조 전압의 변화 시간을 i비트분 카운트하고, 출력시에 i비트를 최상위 비트측으로 하고 j비트를 최하위 비트측으로 하여 i＋j 비트로서 출력하는 것이 가능하게 된다. 또한, 2회의 판독을 행하는 경우에도, 각각의 판독 결과를 열마다 i비트 카운터 및 j비트 카운터에 디지털 값으로서 저장하여 열마다 연산할 수 있으므로, 오차가 발생되지 않는다는 이점이 있다.

Claims (6)

  1. 입사광의 양을 전기 신호로 변환하는 복수의 화소를 갖고, 각각의 상기 화소로부터 얻어지는 아날로그 신호를 디지털 신호로 변환하는 복수의 아날로그-디지털 변환기를 포함하는 고체 촬상 장치에 있어서,
    상기 복수의 아날로그-디지털 변환기는 복수의 비교기와 하나 이상의 카운터를 포함하며,
    각각의 상기 비교기는 시간의 경과에 따라 변화하는 참조 전압과 상기 아날로그 신호를 비교하고, 적어도 제1 참조 전압 및 제2 참조 전압을 포함하는 상이한 참조 전압이 상기 비교기에 입력되며,
    상기 카운터는 상기 복수의 비교기에 의해 이루어지는 비교를 완료하는 데 소요되는 시간을 카운트하고, 그 카운트 결과에 대한 정보를 저장하며, 상이한 카운트 수를 가지고,
    i비트(i는 자연수) 카운터에 접속된 상기 복수의 비교기 중 하나의 비교기에 입력되는 상기 제1 참조 전압의 진폭값을 1로 했을 때,
    j비트(j는 자연수, 또한 i＞j) 카운터에 접속된 상기 복수의 비교기 중 다른 하나의 비교기에 입력되는 상기 제2 참조 전압의 진폭값은 1/2j이며,
    i비트의 최하위 비트측에 j비트를 부가하여 i＋j 비트를 출력으로서 외부에 출력하는,
    고체 촬상 장치.
  2. 제1항에 있어서,
    상기 아날로그 신호는 행마다 2회씩 상기 화소로부터 판독되며, 1회째의 판독의 결과와 2회째의 판독의 결과의 차분이 산출되는, 고체 촬상 장치.
  3. 제2항에 있어서,
    상기 1회째의 판독을 통해서는, 상기 화소의 잡음을 포함하는 리셋 성분이 획득되며,
    상기 2회째의 판독을 통해서는, 상기 화소의 신호 성분이 추가된 상기 리셋 성분이 획득되는,
    고체 촬상 장치.
  4. 입사광의 양을 전기 신호로 변환하는 복수의 화소를 갖고, 각각의 상기 화소로부터 얻어지는 아날로그 신호를 디지털 신호로 변환하는 복수의 아날로그-디지털 변환기를 포함하는 카메라 시스템에 있어서,
    상기 복수의 아날로그-디지털 변환기는 복수의 비교기와 하나 이상의 카운터를 포함하며,
    각각의 상기 비교기는 시간의 경과에 따라 변화하는 참조 전압과 상기 아날로그 신호를 비교하고, 적어도 제1 참조 전압 및 제2 참조 전압을 포함하는 상이한 참조 전압이 상기 비교기에 입력되며,
    상기 카운터는 상기 복수의 비교기에 의해 이루어지는 비교를 완료하는 데 소요되는 시간을 카운트하고, 그 카운트 결과에 대한 정보를 저장하며, 상이한 카운트 수를 가지고,
    i비트(i는 자연수) 카운터에 접속된 상기 복수의 비교기 중 하나의 비교기에 입력되는 상기 제1 참조 전압의 진폭값을 1로 했을 때,
    j비트(j는 자연수, 또한 i＞j) 카운터에 접속된 상기 복수의 비교기 중 다른 하나의 비교기에 입력되는 상기 제2 참조 전압의 진폭값은 1/2j이며,
    i비트의 최하위 비트측에 j비트를 부가하여 i＋j 비트를 출력으로서 외부에 출력하는,
    카메라 시스템.
  5. 입사광의 양을 전기 신호로 변환하는 복수의 화소를 갖고, 각각의 상기 화소로부터 얻어지는 아날로그 신호를 디지털 신호로 변환하는 복수의 아날로그-디지털 변환기를 포함하는 카메라 시스템을 구동하는 방법에 있어서,
    각각의 상기 아날로그-디지털 변환기에 포함된 복수의 비교기를 이용하여 시간의 경과에 따라 변화하는 참조 전압과 상기 아날로그 신호를 비교하는 단계;
    상기 복수의 비교기에 적어도 제1 참조 전압 및 제2 참조 전압을 포함하는 상이한 참조 전압을 입력하는 단계;
    각각의 상기 아날로그-디지털 변환기에 포함된 하나 이상의 카운터를 이용하여 상기 비교기에 의해 이루어지는 비교를 완료하는 데 소요되는 시간을 카운트하고, 상기 카운터가 상이한 카운트 수를 갖도록 그 카운트 결과에 대한 정보를 상기 카운터에 저장하는 단계; 및
    i비트(i는 자연수) 카운터에 접속된 상기 복수의 비교기 중 하나의 비교기에 입력되는 상기 제1 참조 전압의 진폭값을 1로 했을 때, j비트(j는 자연수, 또한 i＞j) 카운터에 접속된 상기 복수의 비교기 중 다른 하나의 비교기에 입력되는 상기 제2 참조 전압의 진폭값은 1/2j이며, i비트의 최하위 비트측에 j비트를 부가하여 i＋j 비트를 출력으로서 외부에 출력하는 단계
    를 포함하는 카메라 시스템의 구동 방법.
  6. 삭제
KR1020070035118A 2006-04-10 2007-04-10 고체 촬상 장치, 카메라 시스템, 및 카메라 시스템의 구동방법 KR101358948B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006107149A JP4744343B2 (ja) 2006-04-10 2006-04-10 固体撮像装置および固体撮像装置の駆動方法
JPJP-P-2006-00107149 2006-04-10

Publications (2)

Publication Number Publication Date
KR20070101159A KR20070101159A (ko) 2007-10-16
KR101358948B1 true KR101358948B1 (ko) 2014-02-06

Family

ID=38682972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070035118A KR101358948B1 (ko) 2006-04-10 2007-04-10 고체 촬상 장치, 카메라 시스템, 및 카메라 시스템의 구동방법

Country Status (5)

Country Link
US (2) US7705897B2 (ko)
JP (1) JP4744343B2 (ko)
KR (1) KR101358948B1 (ko)
CN (1) CN101056364B (ko)
TW (1) TWI352541B (ko)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107269B2 (ja) * 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
JP4802767B2 (ja) * 2006-03-06 2011-10-26 ソニー株式会社 アナログ−デジタル変換装置と、それを用いた固体撮像装置とその駆動方法
JP4744343B2 (ja) * 2006-04-10 2011-08-10 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
JP2007288522A (ja) * 2006-04-17 2007-11-01 Fujifilm Corp 撮像装置及び固体撮像素子駆動方法
US7538702B2 (en) 2007-06-15 2009-05-26 Micron Technology, Inc. Quantizing circuits with variable parameters
JP5133734B2 (ja) * 2008-02-26 2013-01-30 セイコーインスツル株式会社 イメージセンサ
JP5094498B2 (ja) * 2008-03-27 2012-12-12 キヤノン株式会社 固体撮像装置及び撮像システム
JP5332314B2 (ja) * 2008-05-29 2013-11-06 ソニー株式会社 固体撮像素子およびカメラシステム
JP5198156B2 (ja) * 2008-06-09 2013-05-15 オリンパス株式会社 撮像装置
JP2009296500A (ja) * 2008-06-09 2009-12-17 Olympus Corp 撮像装置
US8253809B2 (en) * 2008-08-27 2012-08-28 Sony Corporation Analog-digital converter, analog-digital conversion method, image pickup device, method of driving the same, and camera
JP5293052B2 (ja) 2008-09-29 2013-09-18 富士通セミコンダクター株式会社 固体撮像素子
JP5304410B2 (ja) * 2009-04-17 2013-10-02 ソニー株式会社 Ａｄ変換装置、固体撮像素子、およびカメラシステム
JP2010268080A (ja) * 2009-05-12 2010-11-25 Canon Inc 固体撮像装置
JP5251778B2 (ja) * 2009-08-03 2013-07-31 ソニー株式会社 固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および電子機器
JP5219962B2 (ja) * 2009-08-13 2013-06-26 キヤノン株式会社 固体撮像素子、その駆動方法、及び撮像システム
JP5554644B2 (ja) * 2010-06-29 2014-07-23 パナソニック株式会社 固体撮像装置
JP5808162B2 (ja) * 2011-06-23 2015-11-10 キヤノン株式会社 撮像素子、撮像装置及び撮像素子の駆動方法
JP5868049B2 (ja) * 2011-07-19 2016-02-24 キヤノン株式会社 撮像装置
JP5762199B2 (ja) * 2011-07-28 2015-08-12 キヤノン株式会社 固体撮像装置
JP5871531B2 (ja) 2011-09-08 2016-03-01 キヤノン株式会社 撮像装置、撮像システム
JP5801665B2 (ja) * 2011-09-15 2015-10-28 キヤノン株式会社 固体撮像装置、ａ／ｄ変換器およびその制御方法
JP5806566B2 (ja) 2011-09-15 2015-11-10 キヤノン株式会社 Ａ／ｄ変換器および固体撮像装置
JP2015039086A (ja) * 2011-12-16 2015-02-26 パナソニック株式会社 固体撮像装置、撮像装置
JP5893573B2 (ja) 2012-02-09 2016-03-23 キヤノン株式会社 固体撮像装置
JP5979896B2 (ja) * 2012-02-09 2016-08-31 キヤノン株式会社 固体撮像装置
KR101934260B1 (ko) * 2012-03-19 2019-01-03 삼성전자 주식회사 이미지 센서
JP5865272B2 (ja) 2012-03-30 2016-02-17 キヤノン株式会社 光電変換装置および撮像システム
JP5847737B2 (ja) * 2012-03-30 2016-01-27 キヤノン株式会社 光電変換装置および撮像システム
JP5941816B2 (ja) * 2012-10-04 2016-06-29 オリンパス株式会社 Ａｄ変換回路および固体撮像装置
JP2014135645A (ja) * 2013-01-10 2014-07-24 Canon Inc 固体撮像装置及びその駆動方法
JP2014160930A (ja) * 2013-02-19 2014-09-04 Sony Corp 固体撮像素子およびその駆動方法、並びに電子機器
JP6478467B2 (ja) 2013-03-28 2019-03-06 キヤノン株式会社 撮像装置、撮像装置の駆動方法、撮像システム
JP2015097353A (ja) 2013-11-15 2015-05-21 株式会社東芝 Ａｄ変換回路及び固体撮像装置
JP6386722B2 (ja) * 2013-11-26 2018-09-05 キヤノン株式会社 撮像素子、撮像装置及び携帯電話機
JP6413235B2 (ja) * 2013-12-06 2018-10-31 株式会社ニコン 撮像素子および撮像装置
JP2015115736A (ja) * 2013-12-11 2015-06-22 キヤノン株式会社 撮像装置、撮像素子、撮像装置の駆動方法
JP6486001B2 (ja) * 2013-12-25 2019-03-20 キヤノン株式会社 Ａｄ変換器、ａｄ変換装置、光電変換装置、撮像システム、およびａｄ変換方法
JP6478488B2 (ja) * 2014-06-18 2019-03-06 キヤノン株式会社 Ａｄ変換装置及び固体撮像装置
JP2016111378A (ja) * 2014-12-02 2016-06-20 キヤノン株式会社 固体撮像装置
JP6579771B2 (ja) * 2015-03-26 2019-09-25 キヤノン株式会社 撮像装置
JP6558998B2 (ja) * 2015-07-28 2019-08-14 キヤノン株式会社 撮像装置
US10003761B2 (en) 2015-09-10 2018-06-19 Canon Kabushiki Kaisha Imaging device having multiple analog-digital conversion circuits that perform multiple ad conversions for a singular one of a pixel signal
US10015429B2 (en) * 2015-12-30 2018-07-03 Omnivision Technologies, Inc. Method and system for reducing noise in an image sensor using a parallel multi-ramps merged comparator analog-to-digital converter
JP6495564B2 (ja) * 2017-01-17 2019-04-03 オリンパス株式会社 撮像装置及び内視鏡システム
KR102443204B1 (ko) 2017-10-31 2022-09-15 삼성전자주식회사 아날로그 디지털 변환 회로 및 그것의 동작 방법
KR20210042087A (ko) * 2018-08-07 2021-04-16 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자, 촬상 장치 및 고체 촬상 소자의 제어 방법
KR102510671B1 (ko) * 2018-09-21 2023-03-20 에스케이하이닉스 주식회사 램프신호 생성기 및 이를 포함하는 이미지 센서

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232291A (ja) * 2001-02-02 2002-08-16 Riniaseru Design:Kk アナログ−デジタル変換器及びこれを用いたイメージセンサ
JP2005303648A (ja) * 2004-04-12 2005-10-27 Sony Corp Ａｄ変換方法およびａｄ変換装置並びに物理量分布検知の半導体装置および電子機器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801657A (en) * 1997-02-05 1998-09-01 Stanford University Serial analog-to-digital converter using successive comparisons
US5877715A (en) * 1997-06-12 1999-03-02 International Business Machines Corporation Correlated double sampling with up/down counter
US6271785B1 (en) * 1998-04-29 2001-08-07 Texas Instruments Incorporated CMOS imager with an A/D per pixel convertor
JP2001189893A (ja) * 1999-12-28 2001-07-10 Toshiba Corp 固体撮像装置
US6721785B1 (en) 2000-06-07 2004-04-13 International Business Machines Corporation System for directing e-mail to selected recipients by applying transmission control directives on aliases identifying lists of recipients to exclude or include recipients
JP3576073B2 (ja) 2000-06-26 2004-10-13 株式会社東芝 固体撮像装置
JP3810318B2 (ja) 2001-12-28 2006-08-16 有限会社ニューロソリューション アナログデジタル変換装置
US20030202111A1 (en) * 2002-04-30 2003-10-30 Jaejin Park Apparatus and methods for dark level compensation in image sensors using dark pixel sensor metrics
KR100714891B1 (ko) * 2002-12-23 2007-05-04 주식회사 애트랩 이미지 신호처리 시스템
JP3970224B2 (ja) * 2003-08-21 2007-09-05 キヤノン株式会社 固体撮像装置
JP4107269B2 (ja) * 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
JP4449565B2 (ja) 2004-05-12 2010-04-14 ソニー株式会社 物理量分布検知の半導体装置
JP4423112B2 (ja) 2004-06-01 2010-03-03 キヤノン株式会社 固体撮像装置および撮像システム
US7633539B2 (en) * 2004-06-07 2009-12-15 Canon Kabushiki Kaisha Image pickup device with analog-to-digital converter
JP4289244B2 (ja) * 2004-07-16 2009-07-01 ソニー株式会社 画像処理方法並びに物理量分布検知の半導体装置および電子機器
JP4193768B2 (ja) * 2004-07-16 2008-12-10 ソニー株式会社 データ処理方法並びに物理量分布検知の半導体装置および電子機器
JP4524652B2 (ja) * 2005-07-06 2010-08-18 ソニー株式会社 Ａｄ変換装置並びに半導体装置
JP4723994B2 (ja) * 2005-12-19 2011-07-13 株式会社東芝 固体撮像装置
JP4744343B2 (ja) * 2006-04-10 2011-08-10 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
US7782091B2 (en) * 2006-11-14 2010-08-24 Aptina Imaging Corporation Apparatus, system, and method for driver circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232291A (ja) * 2001-02-02 2002-08-16 Riniaseru Design:Kk アナログ−デジタル変換器及びこれを用いたイメージセンサ
JP2005303648A (ja) * 2004-04-12 2005-10-27 Sony Corp Ａｄ変換方法およびａｄ変換装置並びに物理量分布検知の半導体装置および電子機器

Also Published As

Publication number Publication date
US20100165164A1 (en) 2010-07-01
CN101056364B (zh) 2011-11-02
KR20070101159A (ko) 2007-10-16
JP4744343B2 (ja) 2011-08-10
US8379122B2 (en) 2013-02-19
JP2007281987A (ja) 2007-10-25
TW200810543A (en) 2008-02-16
US20080136948A1 (en) 2008-06-12
TWI352541B (en) 2011-11-11
CN101056364A (zh) 2007-10-17
US7705897B2 (en) 2010-04-27

Similar Documents

Publication Publication Date Title
KR101358948B1 (ko) 고체 촬상 장치, 카메라 시스템, 및 카메라 시스템의 구동방법
US9615044B2 (en) Imaging apparatus and method of driving the same
US7471230B2 (en) Analog-to-digital converter and semiconductor device
US8089541B2 (en) Solid-state image-pickup device, method for driving solid-state image-pickup device, and image-pickup apparatus
KR101574577B1 (ko) 아날로그-디지털 변환 장치, 아날로그-디지털 변환 방법, 고체 촬상 소자, 및 카메라 시스템
US7800526B2 (en) Data processing method, semiconductor device for detecting physical quantity distribution, and electronic apparatus
KR101461150B1 (ko) 고체촬상장치, 고체촬상장치의 신호 처리 방법 및 촬상장치
JP4379504B2 (ja) 固体撮像素子、およびカメラシステム
KR101241485B1 (ko) 고체 촬상 장치, 고체 촬상 장치에서의 아날로그-디지털변환 방법 및 촬상 장치
JP5167677B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、固体撮像装置の信号処理方法および撮像装置
CN101969535B (zh) 固态成像装置和相机系统
US8659693B2 (en) Solid-state image pickup element and camera system
JP5066996B2 (ja) 固体撮像装置、固体撮像装置の信号処理方法および撮像装置
JP2010251957A (ja) Ａｄ変換装置、固体撮像素子、およびカメラシステム
JP2008252605A (ja) 固体撮像装置、固体撮像装置の信号処理方法および撮像装置
JP2010045544A (ja) 固体撮像素子、撮像方法及び撮像装置
JP2006128752A (ja) Ａｄ変換方法およびａｄ変換装置並びに物理情報取得方法および物理情報取得装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 5