JP2015039086A - 固体撮像装置、撮像装置 - Google Patents

Abstract

【課題】リアルタイム性を要求される低解像度モードでの低消費電力化と高ＳＮ化を実現することが可能な固体撮像装置を提供する。
【解決手段】固体撮像装置は、入射光の量に応じた画素信号を出力する画素セル１１０−１〜１１０−８が行列状に配置されてなる画素アレイ１００と、画素セル１１０−１〜１１０−８の列に対応して設けられ、対応する画素セル１１０−１〜１１０−８の列の画素信号を基準回路から出力されるランプ信号Ｖｒ１、Ｖｒ２とで比較してデジタル信号に変換するためのＡＤ変換器５９０−１〜５９０−４と、該ＡＤ変換器５９０−１〜５９０−４のパワーセーブを実施することができるパワーセーブ制御信号７２０と、異なる画素セル１１０−１〜１１０−８の列の接続と非接続とを切り替える列接続スイッチ３５１、３５２を制御することができる列接続制御信号７１０とを備える。
【選択図】図２

Description

本発明は、固体撮像装置、撮像装置に関する。

携帯電話カメラ、およびデジタルスチルカメラなどでの静止画の撮像装置では、取得画像の全データを記録する高解像度モードがある。一方、ＦＨＤ（Ｆｕｌｌ Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ）などでの動画の撮像装置では、取得画像を混合して感度を維持した状態で情報量を低減する低解像度モードがある。

また、高解像度モードと低解像度モードの解像度を切り替えられ、さらに、低解像度モードにおいても低消費電力モードと高ＳＮモードの切り替え機能が付加されていることが多い。本機能はカメラシステム全体で実現されているものもあるが、搭載されている固体撮像装置（特にＭＯＳ型イメージセンサ）も提案されている。

図９は特許文献１に開示されているＭＯＳ型イメージセンサである。

このＭＯＳ型イメージセンサは、画素アレイ１００、画素データを出力する画素セル１１０を画素アレイ１００から選択する行選択回路６００、かつ、水平加算制御を備えた列並列ＡＤ変換器１５００から構成されている。

また、画素アレイ１００がＮ列の画素セルで構成される場合、水平加算制御を備えた列並列ＡＤ変換器１５００は、Ｎ個の個別要素回路から構成されている。高解像度モードでは、Ｎ個の画素セルの信号（画素データ）を各々独立にＮ個のデータとして出力する。一方、低解像度モードでは、水平方向の２画素加算など、Ｎ個の画素セルの信号（画素信号）の幾つかを加算する低解像度モードを備える。

特開２０１０−２８７８１号公報

固体撮像装置は、低解像度モードの中でも、画像をリアルタイムにモニタする用途では長時間撮像することが多いため低消費電力モードを要求され、一方、画像を実際に記録する用途では高ＳＮモードを要求される。

しかしながら、特許文献１のＭＯＳ型イメージセンサは、低解像度モードの中画像を実際に記録する用途ではＳＮ特性が劣るという課題を有していた。

さらに、特許文献１のＭＯＳ型イメージセンサでは、低解像度モードで動作させる際、水平加算制御を備えた列並列ＡＤ変換器１５００は回路規模が大きく、さらに、低消費電力化も不十分であるという課題も有していた。

前記課題を鑑み、本発明は、画像特性と装置小型化を両立する固体撮像装置および撮像装置を提供することを目的とする。

上記目的を達成するために、本発明の固体撮像装置は、入射光の量に応じた画素信号を出力する画素セルが行列状に配置されてなる画素アレイと、画素セルから出力される画素信号を所定の時間差でアナログ信号からデジタル信号への変換を行うためのＡＤ変換器と、を備え、ＡＤ変換器は、画素セルに対応した複数の列ＡＤ変換器に接続し、画素セルから出力される画素信号と、基準回路から所定の時間差で出力される複数のランプ信号とを複数の列ＡＤ変換器で各々比較して、画素信号を所定の時間差でアナログ信号からデジタル信号への変換を行う。

なお、本発明の固体撮像装置は、さらに、接続切替スイッチ部を備え、接続切替スイッチ部は、列接続制御信号により、異なる画素セルの列の接続と非接続との切り替え制御と、パワーセーブ制御信号により、画素セルに対応する列ＡＤ変換器のパワーセーブ制御と、を備えることがより好ましい。

なお、本発明の固体撮像装置は、さらに、列接続制御信号およびパワーセーブ制御信号を供給する制御部を備え、制御部は、第１モードは非混合モードであり、列接続スイッチを非接続状態とし、かつ列接続スイッチを介して非接続とされた複数の画素セルの列に対応して設けられた全てのパワーセーブ制御信号を動作状態として、第２モードは混合モードでの低消費電力モードであり、列接続スイッチを接続状態とし、かつ列接続スイッチを介して接続された複数の画素セルの列に対応して設けられた１つのパワーセーブ制御信号を動作状態とし、他のパワーセーブ制御信号は停止状態として、第３モードは混合モードでの高ＳＮモードであり、列接続スイッチを接続状態とし、かつ列接続スイッチを介して接続された複数の画素セルの列に対応して設けられた全てのパワーセーブ制御信号を動作状態とし、画素セルから出力される画素信号と、基準回路から所定の時間差で出力される複数のランプ信号と、を複数の列ＡＤ変換器で各々比較して、画素信号を所定の時間差でアナログ信号からデジタル信号への変換を行うことがより好ましい。

なお、本発明の固体撮像装置は、さらに、画素セルのそれぞれに対応して設けられた色フィルタを備え、列接続スイッチは、同じ並びで色フィルタが設けられた異なる画素セルの列の接続と非接続を切り替えることがより好ましい。

なお、本発明の固体撮像装置は、ベイヤ配列の色フィルタを備え、列接続スイッチは、１列間をおいて行方向に並んだ２つの画素セルの列の接続と非接続とを切り替えることがより好ましい。

なお、本発明の固体撮像装置は、列接続スイッチは、行方向に隣接する２つの画素セルの列の接続と非接続とを切り替えることがより好ましい。

なお、本発明の固体撮像装置は、列ＡＤ変換器は、有効画素と水平ＯＢ画素の画素セルの列に対応して設けられることがより好ましい。

上記目的を達成するために、本発明の固体撮像装置は、上記固体撮像装置と、高解像度モードと低解像度モードとの切り替えを行う制御回路部と、を備えている。

本発明は、画像を実際に記録する用途では高ＳＮモードを実現でき、さらに、低解像度モードでの水平方向での画素混合において画像をリアルタイムにモニタする用途では低消費電力モードを実現できる。

本発明の第１の実施形態に係る固体撮像装置の構成を示すブロック図 本発明の第１の実施形態に係る固体撮像装置の詳細な構成を示す回路図 本発明の第１の実施形態に係る固体撮像装置の高解像度モードでの動作を示す駆動タイミングチャート 本発明の第１の実施形態に係る固体撮像装置の低解像度の低消費電力モードでの動作を示す駆動タイミングチャート 本発明の第１の実施形態に係る固体撮像装置の低解像度の高ＳＮモードでの動作を示す駆動タイミングチャート 本発明の第２の実施形態に係る撮像装置の構成を示すブロック図 本発明の実施形態に係る固体撮像装置の変形例の構成を示す図 本発明の実施形態に係る固体撮像装置の変形例の構成を示す図 従来技術に係る固体撮像装置の構成を示すブロック図

以下、本発明の実施の形態における固体撮像装置、固体撮像装置のカメラシステムについて、図面を参照しながら説明する。

なお、図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。また、以下において記述される数値は、すべて本発明を具体的に説明するために例示するものであり、本発明は例示された数値に制限されない。

（第１の実施形態）
図１は、本発明の第１の実施形態に係る固体撮像装置の構成を示すブロック図である。

図１より、この固体撮像装置は、画素アレイ１００、接続切替スイッチ部３００、列並列ＡＤ変換器（アナログデジタル変換器）５００、行選択回路６００および制御部７００を備えている。

また、画素アレイ１００は、光信号を電気信号に変換する機能をもった、つまり入射光の量に応じた画素信号を出力する複数の画素セル１１０を２次元状（行列状）に配置して構成されている。ここでは画素セル１１０をＩ行Ｎ列（ＩおよびＮは２以上の自然数）に配置しているとする。行選択回路６００は、画素アレイ１００にＩ本（Ｉ行）の配線により接続されている。列接続制御とパワーセーブ制御を備える接続切替スイッチ部３００は、画素アレイ１００とＮ本（Ｎ列）の配線により接続されている。列並列ＡＤ変換器５００は、Ｎ個のＡＤ変換器５９０から構成されており、各ＡＤ変換器５９０は接続切替スイッチ部３００に接続されている。

次に、本実施形態に係る固体撮像装置を詳細に説明する。

図２は、本実施形態に係る固体撮像装置の回路構成について詳細に示した図であり、具体的には、図１のブロック図から４列２行分の画素セルおよびそれに対応するＡＤ変換器５９０等を抜き出した回路図である。なお、図２の行列の方向は図１の行列の方向に対して９０度回転した状態で表している。

図２より、画素アレイ１００は、画素セル１１０−１〜１１０−８で構成されている。なお、画素セル１１０−１〜１１０−８は、それぞれ同一の構成であり、以下は画素セル１１０−１を例にして説明する。

画素セル１１０−１は、フォトダイオード（ＰＤ）１１、電荷転送トランジスタ１２、フローティングディフュージョン（ＦＤ）１３、リセットトランジスタ１４、増幅トランジスタ１５、および選択トランジスタ１６から構成される。

ＰＤ１１の一端はグランド電位のウェルに接続され、他端は電荷転送トランジスタ１２のソース電極に接続されている。電荷転送トランジスタ１２のゲート制御線ＴＧ１（ゲート電極）は行選択回路６００に接続されている。電荷転送トランジスタ１２のドレイン電極はＦＤ１３に接続されている。ＦＤ１３はリセットトランジスタ１４のソース電極と増幅トランジスタ１５のゲート電極に接続されている。リセットトランジスタ１４のゲート制御線ＲＧ１（ゲート電極）は行選択回路６００に接続されており、ドレイン電極は電源ＶＤＤ端子に接続されている。増幅トランジスタ１５のドレイン電極は電源端子に接続されており、ソース電極は選択トランジスタ１６のドレイン電極に接続されている。選択トランジスタ１６のゲート制御線ＳＧ１（ゲート電極）は行選択回路６００に接続されており、ソース電極は画素セルの画素信号を行単位で垂直方向（列方向）に伝達する行読み出し信号線（垂直信号線）２１１−１に接続されている。

画素アレイ１００と行選択回路６００は、画素セル１１０−１、１１０−２、１１０−３、１１０−４については、電荷転送トランジスタ１２のゲート制御線ＴＧ１、リセットトランジスタ１４のゲート制御線ＲＧ１、選択トランジスタ１６のゲート制御線ＳＧ１により、それぞれ共通に接続し、画素セル１１０−５、１１０−６、１１０−７、１１０−８については、電荷転送トランジスタ１２のゲート制御線ＴＧ２、リセットトランジスタ１４のゲート制御線ＲＧ２、選択トランジスタ１６のゲート制御線ＳＧ２により、それぞれ共通に接続する。

画素アレイ１００と電流源２００とは、画素セル１１０−１、１１０−５について共通の行読み出し信号線２１１−１で接続されており、画素セル１１０−２、１１０−６について共通の行読み出し信号線２１１−２で接続されており、画素セル１１０−３、１１０−７について共通の行読み出し信号線２１１−３で接続されており、画素セル１１０−４、１１０−８について共通の行読み出し信号線２１１−４で接続されている。

電流源２００は、列電流源２１０−１〜２１０−４と、行読み出し信号線２１１−１〜２１１−４とで構成されている。列電流源２１０−１〜２１０−４は、行読み出し信号線２１１−１〜２１１−４のそれぞれに対応して設けられ、対応する行読み出し信号線２１１−１〜２１１−４と接続されている。

接続切替スイッチ部３００は、パワーセーブ制御信号３０１、３０２、３０３、３０４と列接続スイッチ３５１、３５２で構成されている。行読み出し信号線２１１−１は列接続スイッチ３５１の一端に接続されている。パワーセーブ制御信号３０１は列並列ＡＤ変換器５００を構成するＡＤ変換器５９０−１に接続されている。列接続スイッチ３５１の他端は行読み出し信号線２１１−３に接続されている。パワーセーブ制御信号３０３はＡＤ変換器５９０−３に接続されている。行読み出し信号線２１１−２は列接続スイッチ３５２の一端に接続されている。パワーセーブ制御信号３０２はＡＤ変換器５９０−２に接続されている。列接続スイッチ３５２の他端は行読み出し信号線２１１−４に接続されている。パワーセーブ制御信号３０４はＡＤ変換器５９０−４に接続されている。

列並列ＡＤ変換器５００は、画素セルの列に対応して設けられ、対応する画素セルの列の画素信号をデジタル信号に変換するＡＤ変換器（列ＡＤ変換器）５９０−１〜５９０−４で構成されている。ＡＤ変換器５９０−１〜５９０−４は、対応する画素セルの列から出力される画素信号と、基準回路から出力されるランプ信号Ｖｒ１とＶｒ２を比較して、デジタル信号への変換を行う。

ＡＤ変換器５９０−１〜５９０−４は同一の構成であり、ＡＤ変換器５９０−１について特に説明する。ＡＤ変換器５９０−１は、信号入力容量５０２、リファレンス入力容量５０３、コンパレータ５０１、リセットスイッチ５０４、５０５、カウンタメモリ５０６で構成される。パワーセーブ制御信号３０１はＡＤ変換器のパワーセーブ制御に使用される。信号入力容量５０２の一端は行読み出し信号線２１１−１に接続され、他端はコンパレータ５０１の正転入力端子とリセットスイッチ５０４の一端に接続されている。リセットスイッチ５０４の他端はコンパレータ５０１の正転出力端子とカウンタメモリ５０６とに接続されている。リファレンス入力容量５０３の一端は基準電圧Ｖｒ１を発生する基準回路８００に接続されている。リファレンス入力容量５０３の他端はコンパレータ５０１の反転入力端子とリセットスイッチ５０５の一端に接続されている。リセットスイッチ５０５の他端はコンパレータ５０１の反転出力端子に接続されている。

ここで、接続切替スイッチ部３００のパワーセーブ制御信号３０１、３０２、３０３、３０４は、ＡＤ変換器の動作状態と停止状態とを切り替えるスイッチを構成する。また、接続切替スイッチ部３００の列接続スイッチ３５１、３５２は、異なる画素セルの列（異なる行読み出し信号線）の接続と非接続とを切り替えるスイッチを構成する。

また、制御部７００からのパワーセーブ制御信号７２０はＡＤ変換器５９０−１〜５９０−４のそれぞれのパワーセーブ制御信号３０１〜３０４を制御する。また、列接続制御信号７１０は列接続スイッチ３５１、３５２の接続および非接続を制御する。

具体的には、制御部７００は、高解像度モード（第１モード）では、列接続スイッチ３５１、３５２を非接続状態とし、複数の画素セルの列に対応して設けられた複数のＡＤ変換器５９０−１〜５９０−４のパワーセーブ制御信号３０１〜３０４の全てを動作状態として画素信号を出力する。

低解像度での低消費電力モード（第２モード）では、列接続スイッチ３５１、３５２を接続状態とし、複数の画素セルの列に対応して設けられた複数のＡＤ変換器５９０−１〜５９０−４のパワーセーブ制御信号３０１〜３０４によって、列接続スイッチ３５１、３５２を介して接続されたＡＤ変換器５９０−１と５９０−３、５９０−２と５９０−４の中でいずれか１つ（本実施形態では５９０−１と５９０−２）を動作状態として水平混合した画素信号を出力する。

低解像度での高ＳＮモード（第３モード）では、列接続スイッチ３５１、３５２を接続状態とし、複数の画素セルの列に対応して設けられた複数のＡＤ変換器５９０−１〜５９０−４のパワーセーブ制御信号３０１〜３０４の全てを動作状態とする。そして、基準回路８００から時間差Ｔｄで出力されるランプ信号Ｖｒ１とＶｒ２によって比較された水平混合した画素信号を出力する。

また、固体撮像装置は、画素セルのそれぞれに対応して設けられた色フィルタを備えており、列接続スイッチ３５１、３５２は、同じ並びで色フィルタ（図１）が設けられた（同じ色配列で色フィルタが設けられた）異なる画素セルの列の接続と非接続を切り替える。具体的に、固体撮像装置は、ベイヤ配列の色フィルタ（図１）を備えており、列接続スイッチ３５１、３５２は、１列間をおいて行方向に並んだ２つの画素セルの列の接続と非接続とを切り替える。

次に、図３〜５を用いて、本実施形態に係る固体撮像装置の動作について説明する。

まず、図３を用いて、本発明の第１の実施形態に係る固体撮像装置の動作として高解像度モード（モード１）での画像出力動作について説明する。

図３より、初期状態（時刻Ｔ_n1より前）では、各制御線ＴＧ１、ＲＧ１、ＳＧ１、ＴＧ２、ＲＧ２、ＳＧ２は低電位に設定されており、各トランジスタ１２、１４、１６、２２、２４、２６、３２、３４、３６、４２、４４、４６、５２、５４、５６、６２、６４、６６、７２、７４、７６、８２、８４、８６は遮断状態となっている。

また、各パワーセーブ制御信号３０１、３０２、３０３、３０４は動作状態、列接続スイッチ３５１、３５２は遮断状態、各リセットスイッチ５０４、５１４、５２４、５３４と各リセットスイッチ５０５、５１５、５２５、５３５は短絡状態となっている。

また、カウンタメモリ５０６、５１６、５２６、５３６は基準カウンタ値Ｃｒｅｆを保持して停止状態となっている。基準電圧Ｖｒ１＝Ｖｒ２を発生する基準回路８００は一定の基準電圧Ｖｃｍｐを出力している。計測クロック発生源６１０は停止状態となっている。

時刻Ｔ_n1時にリセット制御線ＲＧ１と選択制御線ＳＧ１とは高電位に設定される。リセット制御線ＲＧ１を高電位に設定することによりリセットトランジスタ１４、２４、３４、４４は導通状態となりＦＤ１３、２３、３３、４３に電源電位ＶＤＤが導入される。また選択制御線ＳＧ１を高電位に設定することにより選択トランジスタ１６、２６、３６、４６は導通状態となり、画素セル１１０−１、１１０−２、１１０−３、１１０−４はそれぞれ列電流源２１０−１、２１０−２、２１０−３、２１０−４に接続される。

時刻Ｔ_n2時にリセット制御線ＲＧ１は低電位に設定され、リセットスイッチ５０４、５１４、５２４、５３４と、リセットスイッチ５０５、５１５、５２５、５３５とは遮断状態に切り替えられる。リセット制御線ＲＧ１を低電位に設定することによりリセットトランジスタ１４、２４、３４、４４は遮断状態となり、ＦＤ１３、２３、３３、４３に基準電位がそれぞれ保持される。また、リセットスイッチ５０４、５１４、５２４、５３４とリセットスイッチ５０５、５１５、５２５、５３５とを遮断状態に切り替えることにより、ＡＤ変換器５９０−１、５９０−２、５９０−３、５９０−４について初期化が終了され、基準電圧Ｖｒ１＝Ｖｒ２と接続切替スイッチ部３００からの入力とを比較できる状態となる。

時刻Ｔ_n3時には、基準電圧Ｖｒ１＝Ｖｒ２が比較のゼロレベルＶ０に設定され、カウンタメモリ５０６、５１６、５２６、５３６は減算モードに設定される。基準電圧Ｖｒ１＝Ｖｒ２をＶ０に設定することにより、コンパレータ５０１、５１１、５２１、５３１から低電位がそれぞれカウンタメモリ５０６、５１６、５２６、５３６に供給され、カウンタメモリ５０６、５１６、５２６、５３６はカウント可能状態となる。

時刻Ｔ_n3からＴ_n4の間では基準電圧Ｖｒ１＝Ｖｒ２がゼロレベルＶ０からリセットローレベルＶｒｌまで連続的に変化するように制御され、計測クロック発生源６１０から計測クロックが入力される。カウンタメモリ５０６、５１６、５２６、５３６が減算モードに設定されることにより、計測クロックが入力されるたびにカウンタ値が低下する。また、コンパレータ５０１、５１１、５２１、５３１の出力は、接続切替スイッチ部３００から入力される電位と基準電圧Ｖｒ１＝Ｖｒ２とに応じて低電位から高電位へと変化し、カウンタメモリ５０６、５１６、５２６、５３６のカウントを停止させる。停止したカウント値をそれぞれＣｒ１、Ｃｒ２、Ｃｒ３、Ｃｒ４とする。このカウント値は、ＦＤ１３、２３、３３、４３に基準電位が保持されている状態での行読み出し信号線２１１−１、２１１−２、２１１−３、２１１−４の電位Ｖｒｓｔ１、Ｖｒｓｔ２、Ｖｒｓｔ３、Ｖｒｓｔ４とＶｃｍｐとの差分である、それぞれ下記（式１）（式２）（式３）（式４）を反映する。
（式１）Ｖｃｍｐ−Ｖｒｓｔ１
（式２）Ｖｃｍｐ−Ｖｒｓｔ２
（式３）Ｖｃｍｐ−Ｖｒｓｔ３
（式４）Ｖｃｍｐ−Ｖｒｓｔ４
時刻Ｔ_n4時には、計測クロック発生源６１０が停止し、基準電圧Ｖｒ１＝Ｖｒ２はゼロレベルＶ０に設定され、カウンタメモリ５０６、５１６、５２６、５３６はカウント値Ｃｒ１、Ｃｒ２、Ｃｒ３、Ｃｒ４を保持したまま停止する。基準電圧Ｖｒ１＝Ｖｒ２をＶ０に設定することにより、コンパレータ５０１、５１１、５２１、５３１から低電位がそれぞれカウンタメモリ５０６、５１６、５２６、５３６に供給され、カウンタメモリ５０６、５１６、５２６、５３６はカウント可能状態となる。

時刻Ｔ_n5時に、電荷転送制御線ＴＧ１は高電位に設定される。これにより、電荷転送トランジスタ１２、２２、３２、４２は導通状態となり、ＰＤ１１、２１、３１、４１に保持された信号電荷がＦＤ１３、２３、３３、４３へ転送される。

時刻Ｔ_n6時に、電荷転送制御線ＴＧ１は低電位に設定される。これにより、電荷転送トランジスタ１２、２２、３２、４２は遮断状態となり、ＦＤ１３、２３、３３、４３は信号電荷を保持する。

時刻Ｔ_n7時に、カウンタメモリ５０６、５１６、５２６、５３６は加算モードに設定され、計測クロックの入力が開始される。

時刻Ｔ_n7からＴ_n8の間では、基準電圧Ｖｒ１＝Ｖｒ２はゼロレベルＶ０から信号ローレベルＶｓｌまで連続的に変化するように制御され、計測クロックが入力される。カウンタメモリ５０６、５１６、５２６、５３６が加算モードに設定されることにより、計測クロックが入力されるたびにカウンタ値が増加する。また、コンパレータ５０１、５１１、５２１、５３１の出力は、接続切替スイッチ部３００から入力される電位と基準電圧Ｖｒ１＝Ｖｒ２とに応じて低電位から高電位へと変化し、カウンタメモリ５０６、５１６、５２６、５３６のカウントを停止させる。停止したカウント値をそれぞれＣｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４とする。このカウント値は、ＦＤ１３、２３、３３、４３に信号電荷が保持されている状態での行読み出し信号線２１１−１、２１１−２、２１１−３、２１１−４の電位Ｖｓｉｇ１、Ｖｓｉｇ２、Ｖｓｉｇ３、Ｖｓｉｇ４を反映した、それぞれ下記（式５）（式６）（式７）（式８）を反映する。その理由は、ＶｃｍｐはＣＤＳ（＝Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ：相関二重サンプリング）で除去されるためである。
（式５）Ｖｓｉｇ１−Ｖｒｓｔ１
（式６）Ｖｓｉｇ２−Ｖｒｓｔ２
（式７）Ｖｓｉｇ３−Ｖｒｓｔ３
（式８）Ｖｓｉｇ４−Ｖｒｓｔ４
時刻Ｔ_n8時には、基準電圧Ｖｒ１＝Ｖｒ２は基準電圧Ｖｃｍｐに設定され、カウンタメモリ５０６、５１６、５２６、５３６はカウント値Ｃｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４を保持したまま停止し、計測クロック発生源６１０は停止する。

時刻Ｔ_n9時に、選択制御線ＳＧ１は低電位に設定され、カウンタメモリ５０６、５１６、５２６、５３６に保持されているカウンタ値のデジタルデータとしての出力が開始される。

時刻Ｔ_n9からＴ_n10の間に全てのカウンタメモリ５０６、５１６、５２６、５３６に保持されているデジタル値が出力される。

これ以降の時刻Ｔ_(n+1)1からＴ_(n+1)10までの動作は、電荷転送制御線ＴＧ１、リセット制御線ＲＧ１、選択制御線ＳＧ１、リセットトランジスタ１４、２４、３４、４４、ＦＤ１３、２３、３３、４３、選択トランジスタ１６、２６、３６、４６、画素セル１１０−１、１１０−２、１１０−３、１１０−４、カウント値Ｃｒ１、Ｃｒ２、Ｃｒ３、Ｃｒ４、電位Ｖｒｓｔ１、Ｖｒｓｔ２、Ｖｒｓｔ３、Ｖｒｓｔ４、電荷転送トランジスタ１２、２２、３２、４２、ＰＤ１１、２１、３１、４１、カウント値Ｃｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４、電位Ｖｓｉｇ１、Ｖｓｉｇ２、Ｖｓｉｇ３、Ｖｓｉｇ４をそれぞれ、電荷転送制御線ＴＧ２、リセット制御線ＲＧ２、選択制御線ＳＧ２、リセットトランジスタ５４、６４、７４、８４、ＦＤ５３、６３、７３、８３、選択トランジスタ５６、６６、７６、８６、画素セル１１０−５、１１０−６、１１０−７、１１０−８、カウント値Ｃｒ５、Ｃｒ６、Ｃｒ７、Ｃｒ８、電位Ｖｒｓｔ５、Ｖｒｓｔ６、Ｖｒｓｔ７、Ｖｒｓｔ８、電荷転送トランジスタ５２、６２、７２、８２、ＰＤ５１、６１、７１、８１、カウント値Ｃｓ５、Ｃｓ６、Ｃｓ７、Ｃｓ８、電位Ｖｓｉｇ５、Ｖｓｉｇ６、Ｖｓｉｇ７、Ｖｓｉｇ８に置き換えた動作を繰り返し行う。

以上、説明した動作により、本発明の第１の実施形態に係る固体撮像装置は、４列分の画素データを独立に読み出すことができ、高解像度にて画素データを出力できる。

次に、図４を用いて、本発明の第１の実施形態に係る固体撮像装置の動作として低解像度での低消費電力モード（モード２）での画像出力動作について説明する。

図４より、初期状態（時刻Ｔ_n1より前）では、各制御線ＴＧ１、ＲＧ１、ＳＧ１、ＴＧ２、ＲＧ２、ＳＧ２は低電位に設定されており、各トランジスタ１２、１４、１６、２２、２４、２６、３２、３４、３６、４２、４４、４６、５２、５４、５６、６２、６４、６６、７２、７４、７６、８２、８４、８６は遮断状態となっている。

また、各パワーセーブ制御信号３０１、３０２は動作状態、３０３、３０４は常に停止状態、列接続スイッチ３５１、３５２は短絡状態、各リセットスイッチ５０４、５１４は短絡状態、５２４、５３４は常に短絡状態、各リセットスイッチ５０５、５１５は短絡状態、５２５、５３５は常に短絡状態となっている。つまり、ＡＤ変換器５９０−３、５９０−４は常に停止状態となっている。具体的には、ＡＤ変換器５９０−３では、コンパレータ５２１とカウンタメモリ５２６が常に停止状態となっている。また、ＡＤ変換器５９０−４では、コンパレータ５３１とカウンタメモリ５３６が常に停止状態となっている。

また、カウンタメモリ５０６、５１６、５２６、５３６は基準カウンタ値Ｃｒｅｆを保持して停止状態となっている。基準電圧Ｖｒ１＝Ｖｒ２を発生する基準回路８００は一定の基準電圧Ｖｃｍｐを出力している。計測クロック発生源６１０は停止状態となっている。

時刻Ｔ_n1時にリセット制御線ＲＧ１と選択制御線ＳＧ１とは高電位に設定される。リセット制御線ＲＧ１を高電位に設定することによりリセットトランジスタ１４、２４、３４、４４は導通状態となりＦＤ１３、２３、３３、４３に電源電位ＶＤＤが導入される。また選択制御線ＳＧ１を高電位に設定することにより選択トランジスタ１６、２６、３６、４６は導通状態となり、画素セル１１０−１、１１０−２、１１０−３、１１０−４はそれぞれ列電流源２１０−１、２１０−２、２１０−３、２１０−４に接続される。

時刻Ｔ_n2時にリセット制御線ＲＧ１は低電位に設定され、リセットスイッチ５０４、５１４と、リセットスイッチ５０５、５１５とは遮断状態に切り替えられる。リセット制御線ＲＧ１を低電位に設定することによりリセットトランジスタ１４、２４、３４、４４は遮断状態となり、ＦＤ１３、２３、３３、４３に基準電位がそれぞれ保持される。また、リセットスイッチ５０４、５１４とリセットスイッチ５０５、５１５とを遮断状態に切り替えることにより、ＡＤ変換器５９０−１、５９０−２について初期化が終了され、基準電圧Ｖｒ１＝Ｖｒ２と接続切替スイッチ部３００からの入力とを比較できる状態となる。

時刻Ｔ_n3時には、基準電圧Ｖｒ１＝Ｖｒ２が比較のゼロレベルＶ０に設定され、カウンタメモリ５０６、５１６は減算モードに設定される。基準電圧Ｖｒ１＝Ｖｒ２をＶ０に設定することにより、コンパレータ５０１、５１１から低電位がそれぞれカウンタメモリ５０６、５１６に供給され、カウンタメモリ５０６、５１６はカウント可能状態となる。

時刻Ｔ_n3からＴ_n4の間では基準電圧Ｖｒ１＝Ｖｒ２がゼロレベルＶ０からリセットローレベルＶｒｌまで連続的に変化するように制御され、計測クロック発生源６１０から計測クロックが入力される。カウンタメモリ５０６、５１６が減算モードに設定されることにより、計測クロックが入力されるたびにカウンタ値が低下する。また、コンパレータ５０１、５１１の出力は、接続切替スイッチ部３００から入力される電位と基準電圧Ｖｒ１＝Ｖｒ２とに応じて低電位から高電位へと変化し、カウンタメモリ５０６、５１６のカウントを停止させる。停止したカウント値をそれぞれＣｒ１、Ｃｒ２とする。このカウント値は、ＦＤ１３、２３、３３、４３に基準電位が保持されている状態での行読み出し信号線２１１−１、２１１−２、２１１−３、２１１−４の電位Ｖｒｓｔ１、Ｖｒｓｔ２、Ｖｒｓｔ３、Ｖｒｓｔ４とＶｃｍｐとの差分した混合成分であり、それぞれ下記（式９）（式１０）を反映する。
（式９）（（Ｖｃｍｐ−Ｖｒｓｔ１）＋（Ｖｃｍｐ−Ｖｒｓｔ３））／２
（式１０）（（Ｖｃｍｐ−Ｖｒｓｔ２）＋（Ｖｃｍｐ−Ｖｒｓｔ４））／２
時刻Ｔ_n4時には、計測クロック発生源６１０が停止し、基準電圧Ｖｒ１＝Ｖｒ２はゼロレベルＶ０に設定され、カウンタメモリ５０６、５１６はカウント値Ｃｒ１、Ｃｒ２を保持したまま停止する。基準電圧Ｖｒ１＝Ｖｒ２をＶ０に設定することにより、コンパレータ５０１、５１１から低電位がそれぞれカウンタメモリ５０６、５１６に供給され、カウンタメモリ５０６、５１６はカウント可能状態となる。

時刻Ｔ_n5時に、電荷転送制御線ＴＧ１は高電位に設定される。これにより、電荷転送トランジスタ１２、２２、３２、４２は導通状態となり、ＰＤ１１、２１、３１、４１に保持された信号電荷がＦＤ１３、２３、３３、４３へ転送される。

時刻Ｔ_n6時に、電荷転送制御線ＴＧ１は低電位に設定される。これにより、電荷転送トランジスタ１２、２２、３２、４２は遮断状態となり、ＦＤ１３、２３、３３、４３は信号電荷を保持する。

時刻Ｔ_n7時に、カウンタメモリ５０６、５１６は加算モードに設定され、計測クロックの入力が開始される。

時刻Ｔ_n7からＴ_n8の間では、基準電圧Ｖｒ１＝Ｖｒ２はゼロレベルＶ０から信号ローレベルＶｓｌまで連続的に変化するように制御され、計測クロックが入力される。カウンタメモリ５０６、５１６が加算モードに設定されることにより、計測クロックが入力されるたびにカウンタ値が増加する。また、コンパレータ５０１、５１１の出力は、接続切替スイッチ部３００から入力される電位と基準電圧Ｖｒ１＝Ｖｒ２とに応じて低電位から高電位へと変化し、カウンタメモリ５０６、５１６のカウントを停止させる。停止したカウント値をそれぞれＣｓ１、Ｃｓ２とする。このカウント値は、ＦＤ１３、２３、３３、４３に信号電荷が保持されている状態での行読み出し信号線２１１−１、２１１−２、２１１−３、２１１−４の電位Ｖｓｉｇ１、Ｖｓｉｇ２、Ｖｓｉｇ３、Ｖｓｉｇ４を反映した、それぞれ下記（式１１）（式１２）を反映する。その理由は、ＶｃｍｐはＣＤＳ（相関二重サンプリング）で除去されるためである。
（式１１）（（Ｖｓｉｇ１−Ｖｒｓｔ１）＋（Ｖｓｉｇ３−Ｖｒｓｔ３））／２
（式１２）（（Ｖｓｉｇ２−Ｖｒｓｔ２）＋（Ｖｓｉｇ４−Ｖｒｓｔ４））／２
時刻Ｔ_n8時には、基準電圧Ｖｒ１＝Ｖｒ２は基準電圧Ｖｃｍｐに設定され、カウンタメモリ５０６、５１６はカウント値Ｃｓ１、Ｃｓ２を保持したまま停止し、計測クロック発生源６１０は停止する。

時刻Ｔ_n9時に、選択制御線ＳＧ１は低電位に設定され、カウンタメモリ５０６、５１６に保持されているカウンタ値のデジタルデータとしての出力が開始される。

時刻Ｔ_n9からＴ_n10の間に全てのカウンタメモリ５０６、５１６に保持されているデジタル値が出力される。

これ以降の時刻Ｔ_(n+1)1からＴ_(n+1)10までの動作は、電荷転送制御線ＴＧ１、リセット制御線ＲＧ１、選択制御線ＳＧ１、リセットトランジスタ１４、２４、３４、４４、ＦＤ１３、２３、３３、４３、選択トランジスタ１６、２６、３６、４６、画素セル１１０−１、１１０−２、１１０−３、１１０−４、カウント値Ｃｒ１、Ｃｒ２、電位Ｖｒｓｔ１、Ｖｒｓｔ２、Ｖｒｓｔ３、Ｖｒｓｔ４、電荷転送トランジスタ１２、２２、３２、４２、ＰＤ１１、２１、３１、４１、カウント値Ｃｓ１、Ｃｓ２、電位Ｖｓｉｇ１、Ｖｓｉｇ２、Ｖｓｉｇ３、Ｖｓｉｇ４をそれぞれ、電荷転送制御線ＴＧ２、リセット制御線ＲＧ２、選択制御線ＳＧ２、リセットトランジスタ５４、６４、７４、８４、ＦＤ５３、６３、７３、８３、選択トランジスタ５６、６６、７６、８６、画素セル１１０−５、１１０−６、１１０−７、１１０−８、カウント値Ｃｒ５、Ｃｒ６、電位Ｖｒｓｔ５、Ｖｒｓｔ６、Ｖｒｓｔ７、Ｖｒｓｔ８、電荷転送トランジスタ５２、６２、７２、８２、ＰＤ５１、６１、７１、８１、カウント値Ｃｓ５、Ｃｓ６、電位Ｖｓｉｇ５、Ｖｓｉｇ６、Ｖｓｉｇ７、Ｖｓｉｇ８に置き換えた動作を繰り返し行う。

以上、説明した動作により、本発明の第１の実施形態に係る固体撮像装置は、２列分の画素データを独立に読み出すことができ、低解像度での低消費電力モードにて画素データを出力できる。

次に、図５を用いて、本発明の第１の実施形態に係る固体撮像装置の動作として、低解像度での高ＳＮモード（モード３）での画像出力動作について説明する。

図５より、初期状態（時刻Ｔ_n1より前）では、各制御線ＴＧ１、ＲＧ１、ＳＧ１、ＴＧ２、ＲＧ２、ＳＧ２は低電位に設定されており、各トランジスタ１２、１４、１６、２２、２４、２６、３２、３４、３６、４２、４４、４６、５２、５４、５６、６２、６４、６６、７２、７４、７６、８２、８４、８６は遮断状態となっている。

また、各パワーセーブ制御信号３０１、３０２、３０３、３０４は動作状態、列接続スイッチ３５１、３５２は短絡状態、各リセットスイッチ５０４、５１４、５２４、５３４と各リセットスイッチ５０５、５１５、５２５、５３５は短絡状態となっている。

また、カウンタメモリ５０６、５１６、５２６、５３６は基準カウンタ値Ｃｒｅｆを保持して停止状態となっている。基準電圧Ｖｒ１、Ｖｒ２を発生する基準回路８００は一定の基準電圧Ｖｃｍｐを出力している。計測クロック発生源６１０は停止状態となっている。

時刻Ｔ_n1時にリセット制御線ＲＧ１と選択制御線ＳＧ１とは高電位に設定される。リセット制御線ＲＧ１を高電位に設定することによりリセットトランジスタ１４、２４、３４、４４は導通状態となりＦＤ１３、２３、３３、４３に電源電位ＶＤＤが導入される。また選択制御線ＳＧ１を高電位に設定することにより選択トランジスタ１６、２６、３６、４６は導通状態となり、画素セル１１０−１、１１０−２、１１０−３、１１０−４はそれぞれ列電流源２１０−１、２１０−２、２１０−３、２１０−４に接続される。

時刻Ｔ_n2時にリセット制御線ＲＧ１は低電位に設定され、リセットスイッチ５０４、５１４、５２４、５３４と、リセットスイッチ５０５、５１５、５２５、５３５とは遮断状態に切り替えられる。リセット制御線ＲＧ１を低電位に設定することによりリセットトランジスタ１４、２４、３４、４４は遮断状態となり、ＦＤ１３、２３、３３、４３に基準電位がそれぞれ保持される。また、リセットスイッチ５０４、５１４、５２４、５３４とリセットスイッチ５０５、５１５、５２５、５３５とを遮断状態に切り替えることにより、ＡＤ変換器５９０−１、５９０−２、５９０−３、５９０−４について初期化が終了され、ＡＤ変換器５９０−１、５９０−２は基準電圧Ｖｒ１、ＡＤ変換器５９０−３、５９０−４は時間差Ｔｄを設けたＶｒ２と接続切替スイッチ部３００からの入力とを比較できる状態となる。

時刻Ｔ_n3時には、基準電圧Ｖｒ１とＶｒ２が比較のゼロレベルＶ０に設定され、カウンタメモリ５０６、５１６、５２６、５３６は減算モードに設定される。基準電圧ＶｒをＶ０に設定することにより、コンパレータ５０１、５１１、５２１、５３１から低電位がそれぞれカウンタメモリ５０６、５１６、５２６、５３６に供給され、カウンタメモリ５０６、５１６、５２６、５３６はカウント可能状態となる。

時刻Ｔ_n3からＴ_n4の間では基準電圧ＶｒがゼロレベルＶ０からリセットローレベルＶｒｌまで連続的に変化するように制御され、計測クロック発生源６１０から計測クロックが入力される。カウンタメモリ５０６、５１６、５２６、５３６が減算モードに設定されることにより、計測クロックが入力されるたびにカウンタ値が低下する。また、コンパレータ５０１、５１１、５２１、５３１の出力は、接続切替スイッチ部３００から入力される電位と基準電圧Ｖｒとに応じて低電位から高電位へと変化し、カウンタメモリ５０６、５１６、５２６、５３６のカウントを停止させる。停止したカウント値をそれぞれＣｒ１、Ｃｒ２、Ｃｒ３、Ｃｒ４とする。このカウント値は、ＦＤ１３、２３、３３、４３に基準電位が保持されている状態での行読み出し信号線２１１−１、２１１−２、２１１−３、２１１−４の電位Ｖｒｓｔ１、Ｖｒｓｔ２、Ｖｒｓｔ３、Ｖｒｓｔ４とＶｃｍｐとの差分した混合成分であり、それぞれ下記（式１３）（式１４）（式１５）（式１６）を反映する。
（式１３）（（Ｖｃｍｐ−Ｖｒｓｔ１）＋（Ｖｃｍｐ−Ｖｒｓｔ３））／２
（式１４）（（Ｖｃｍｐ−Ｖｒｓｔ２）＋（Ｖｃｍｐ−Ｖｒｓｔ４））／２
（式１５）（（Ｖｃｍｐ−Ｖｒｓｔ１）＋（Ｖｃｍｐ−Ｖｒｓｔ３））／２
（式１６）（（Ｖｃｍｐ−Ｖｒｓｔ２）＋（Ｖｃｍｐ−Ｖｒｓｔ４））／２
上記（式１３）（式１４）（式１５）（式１６）において、本発明の理解を容易とするため式中には記述していないが、上記（式１３）と上記（式１５）、上記（式１４）と上記（式１６）は、信号成分は同じである一方、ノイズ源の要因で支配的な画素セル１１０を構成する増幅トランジスタ１５、２５、３５、４５の無相関なノイズ成分が重畳している。

時刻Ｔ_n4時には、計測クロック発生源６１０が停止し、基準電圧ＶｒはゼロレベルＶ０に設定され、カウンタメモリ５０６、５１６、５２６、５３６はカウント値Ｃｒ１、Ｃｒ２、Ｃｒ３、Ｃｒ４を保持したまま停止する。基準電圧ＶｒをＶ０に設定することにより、コンパレータ５０１、５１１、５２１、５３１から低電位がそれぞれカウンタメモリ５０６、５１６、５２６、５３６に供給され、カウンタメモリ５０６、５１６、５２６、５３６はカウント可能状態となる。

時刻Ｔ_n5時に、電荷転送制御線ＴＧ１は高電位に設定される。これにより、電荷転送トランジスタ１２、２２、３２、４２は導通状態となり、ＰＤ１１、２１、３１、４１に保持された信号電荷がＦＤ１３、２３、３３、４３へ転送される。

時刻Ｔ_n6時に、電荷転送制御線ＴＧ１は低電位に設定される。これにより、電荷転送トランジスタ１２、２２、３２、４２は遮断状態となり、ＦＤ１３、２３、３３、４３は信号電荷を保持する。

時刻Ｔ_n7時に、カウンタメモリ５０６、５１６、５２６、５３６は加算モードに設定され、計測クロックの入力が開始される。

時刻Ｔ_n7からＴ_n8の間では、基準電圧Ｖｒ１とＶｒ２はゼロレベルＶ０から信号ローレベルＶｓｌまで連続的に変化するように制御され、計測クロックが入力される。カウンタメモリ５０６、５１６、５２６、５３６が加算モードに設定されることにより、計測クロックが入力されるたびにカウンタ値が増加する。また、コンパレータ５０１、５１１、５２１、５３１の出力は、接続切替スイッチ部３００から入力される電位と基準電圧Ｖｒとに応じて低電位から高電位へと変化し、カウンタメモリ５０６、５１６、５２６、５３６のカウントを停止させる。停止したカウント値をそれぞれＣｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４とする。このカウント値は、ＦＤ１３、２３、３３、４３に信号電荷が保持されている状態での行読み出し信号線２１１−１、２１１−２、２１１−３、２１１−４の電位Ｖｓｉｇ１、Ｖｓｉｇ２、Ｖｓｉｇ３、Ｖｓｉｇ４を反映した、それぞれ下記（式１７）（式１８）（式１９）（式２０）を反映する。その理由として、ＶｃｍｐはＣＤＳ（相関二重サンプリング）で除去されるためである。
（式１７）（（Ｖｓｉｇ１−Ｖｒｓｔ１）＋（Ｖｓｉｇ３−Ｖｒｓｔ３））／２
（式１８）（（Ｖｓｉｇ２−Ｖｒｓｔ２）＋（Ｖｓｉｇ４−Ｖｒｓｔ４））／２
（式１９）（（Ｖｓｉｇ１−Ｖｒｓｔ１）＋（Ｖｓｉｇ３−Ｖｒｓｔ３））／２
（式２０）（（Ｖｓｉｇ２−Ｖｒｓｔ２）＋（Ｖｓｉｇ４−Ｖｒｓｔ４））／２
上記（式１７）（式１８）（式１９）（式２０）において、本発明の理解を容易とするため式中には記述していないが、ＡＤ変換器５９０−１の出力結果である上記（式１７）とＡＤ変換器５９０−３の出力結果である上記（式１９）、また、ＡＤ変換器５９０−２の出力結果である上記（式１８）とＡＤ変換器５９０−４の出力結果である上記（式２０）は、信号成分は同じである一方、ノイズ源の要因で支配的な画素セル１１０を構成する増幅トランジスタ１５、２５、３５、４５の無相関なノイズ成分が重畳している。

時刻Ｔ_n8時には、基準電圧Ｖｒは基準電圧Ｖｃｍｐに設定され、カウンタメモリ５０６、５１６、５２６、５３６はカウント値Ｃｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４を保持したまま停止し、計測クロック発生源６１０は停止する。

時刻Ｔ_n9時に、選択制御線ＳＧ１は低電位に設定され、カウンタメモリ５０６、５１６、５２６、５３６に保持されているカウンタ値のデジタルデータとしての出力が開始される。

時刻Ｔ_n9からＴ_n10の間に全てのカウンタメモリ５０６、５１６、５２６、５３６に保持されているデジタル値が出力される。

これ以降の時刻Ｔ_(n+1)1からＴ_(n+1)10までの動作は、電荷転送制御線ＴＧ１、リセット制御線ＲＧ１、選択制御線ＳＧ１、リセットトランジスタ１４、２４、３４、４４、ＦＤ１３、２３、３３、４３、選択トランジスタ１６、２６、３６、４６、画素セル１１０−１、１１０−２、１１０−３、１１０−４、カウント値Ｃｒ１、Ｃｒ２、Ｃｒ３、Ｃｒ４、電位Ｖｒｓｔ１、Ｖｒｓｔ２、Ｖｒｓｔ３、Ｖｒｓｔ４、電荷転送トランジスタ１２、２２、３２、４２、ＰＤ１１、２１、３１、４１、カウント値Ｃｓ１、Ｃｓ２、Ｃｓ３、Ｃｓ４、電位Ｖｓｉｇ１、Ｖｓｉｇ２、Ｖｓｉｇ３、Ｖｓｉｇ４をそれぞれ、電荷転送制御線ＴＧ２、リセット制御線ＲＧ２、選択制御線ＳＧ２、リセットトランジスタ５４、６４、７４、８４、ＦＤ５３、６３、７３、８３、選択トランジスタ５６、６６、７６、８６、画素セル１１０−５、１１０−６、１１０−７、１１０−８、カウント値Ｃｒ５、Ｃｒ６、Ｃｒ７、Ｃｒ８、電位Ｖｒｓｔ５、Ｖｒｓｔ６、Ｖｒｓｔ７、Ｖｒｓｔ８、電荷転送トランジスタ５２、６２、７２、８２、ＰＤ５１、６１、７１、８１、カウント値Ｃｓ５、Ｃｓ６、Ｃｓ７、Ｃｓ８、電位Ｖｓｉｇ５、Ｖｓｉｇ６、Ｖｓｉｇ７、Ｖｓｉｇ８に置き換えた動作を繰り返し行う。本動作により、４列分の画素データを独立に読み出すことができ、低解像度での高ＳＮモードにて画素データを出力できる。

これにより、本実施形態に係る固体撮像装置は、ＡＤ変換器５９０−１の出力結果である上記（式１７）とＡＤ変換器５９０−３の出力結果である上記（式１９）、また、ＡＤ変換器５９０−２の出力結果である上記（式１８）とＡＤ変換器５９０−４の出力結果である上記（式２０）は、信号成分は同じである。

しかし、その一方、ノイズ源の要因で支配的な画素セル１１０を構成する増幅トランジスタ１５、２５、３５、４５の無相関なノイズ成分が重畳しているため、基準電圧Ｖｒ１と時間差Ｔｄを設けたＶｒ２によるＡＤ変換の際のノイズ成分が無相関となり、Ｓ（Ｓｉｇｎａｌ）成分は２倍となり、Ｎ（Ｎｏｉｓｅ）成分は√２倍になり、すなわち、ＳＮ改善量は３ｄＢであり、優れたＳＮ特性（高ＳＮ特性）を得ることが出来る。

以上、図面を用いて説明したように、本発明の第１の実施形態に係る固体撮像装置は、ＡＤ変換器５９０から構成された回路規模が小さい列並列ＡＤ変換器５００を用いて、低解像度モードにてデータを混合する画素セルの位置が列方向にひとつおき毎になるため、画素セルの色配列がベイヤ配列のときに、同色を混合する構成となり、２列分の２個の画素信号を各々独立に２個の画素データとして出力する高解像度モード（モード１）、２列分の２個の画素信号を混合して１個の画素データとして、１個のＡＤ変換器を動作させて低消費電力で画像データを出力できる低解像度の低消費電力モード（モード２）、２列分の２個の画素信号を混合して１個の画素データとして、２個のＡＤ変換器を時間差Ｔｄで動作させて高ＳＮで画像データを出力できる低解像度の高ＳＮモード（モード３）の各モードを実現できる。

言い換えれば、本実施形態は、列並列ＡＤ変換器５００、固体撮像装置の小型化を実現しつつ、画像を実際に記録する用途では高ＳＮモードを実現でき、さらに、低解像度モードでの水平方向での画素混合において画像をリアルタイムにモニタする用途では低消費電力モードを実現できる。

なお、本実施形態では説明の簡便化のために４列分の画素セルと４列分のＡＤ変換器の例を記載したが、一般的なＮ列の画素アレイとＮ列分のＡＤ変換器についても同様の回路構成と動作により、低消費電力または高ＳＮな低解像度モードを実現できる。また、混合する画素セルの数は２列分を例として示したが、Ｋ（Ｋは２以上の自然数）列分を混合してＡＤ変換することにより、任意の画素セル数の画素信号を混合化することができる。

（第２の実施形態）
図６は、本発明の第２の実施形態に係る撮像装置（カメラシステム）１００００の構成を示すブロック図である。

カメラシステム１００００は、第１の実施形態に記した固体撮像装置５０００と制御回路部６０００とから構成されている。制御回路部６０００からは固体撮像装置５０００の解像度を選択する制御線ＭＳが出力されており、固体撮像装置５０００に入力されている。

次にカメラシステム１００００の動作について説明する。

ある時刻Ｔ₁において、固体撮像装置５０００の低解像度モードを選択する信号が制御回路部６０００から制御線ＭＳを通じて固体撮像装置５０００の制御部７００に出力されており、カメラシステム１００００（図１の制御部７００）は低解像度モードにて動作している。

次に、ある時刻Ｔ₂において、固体撮像装置５０００の高解像度モードを選択する信号が制御回路部６０００から制御線ＭＳを通じて固体撮像装置５０００の制御部７００に出力され、カメラシステム１００００（図１の制御部７００）は高解像度モードにて動作する。

以上のように、本実施形態に係るカメラシステムは、高解像度モードと低解像度モードとを切り替えて使用することが可能であり、この低解像度モードの中でも、画像をリアルタイムにモニタする用途では長時間撮像することが多いため低消費電力モードとして、一方、画像を実際に記録する用途では高ＳＮモードとして、両モードの切り替えを行うことが可能である。

（本実施形態の変形例）
以上、本発明の実施形態に係る固体撮像装置および撮像装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。

例えば、上記実施形態において、２列の画素セルが列接続スイッチを介して接続され、２列の画素セルの画素信号が混合されるとしたが、図７に示されるように、３列の画素セル１１０が列接続スイッチ３６１、３６２、３７１、３７２、３８１を介して接続され、３列の画素セル１１０の画素信号が混合されてもよい。

また、上記実施形態において、低解像度での低消費電力モード（モード２）や低解像度での高ＳＮモード（モード３）が、図１のように有効画素１２０において実現されるとしたが、水平ＯＢ画素１３０においても実現することができる。この結果、水平ＯＢ画素１３０においても、低消費電力モードと高ＳＮモードを実現することができる。

また、上記実施形態において、ＡＤ変換器５９０は画素セルに対応して１つ設けられるとしたが、図８のようにＡＤ変換器５９０は画素セルに対応して２つ設けられるとしてもよい。画素セルに対応して２つＡＤ変換器を設けた場合には、画素セルに対応して１つＡＤ変換器を設けた図９の従来構構成に比較して、
・高解像度モード（モード１）では、基準回路８００からのランプ信号Ｖｒ１ａ＝Ｖｒ１ｂ、Ｖｒ１ｂ＝Ｖｒ２ｂを所定の時間差を設ければ、Ｓ（Ｓｉｇｎａｌ）成分は２倍となり、Ｎ（Ｎｏｉｓｅ）成分は√２倍になり、ＳＮは３ｄＢ改善する。
・低解像度での低消費電力モード（モード２）では、基準回路８００からのランプ信号Ｖｒ１ａ＝Ｖｒ１ｂ、Ｖｒ１ｂ＝Ｖｒ２ｂを所定の時間差を設けて、さらに、水平混合した複数の列回路の中で１列のみを動作状態にすれば、Ｓ（Ｓｉｇｎａｌ）成分は２倍となり、Ｎ（Ｎｏｉｓｅ）成分は√２倍になり、ＳＮは３ｄＢ改善する。
・低解像度での高ＳＮモード（モード３）では、基準回路８００からのランプ信号Ｖｒ１ａ、Ｖｒ１ｂ、Ｖｒ１ｂ、Ｖｒ２ｂを所定の時間差を設ければ、Ｓ（Ｓｉｇｎａｌ）成分は４倍となり、Ｎ（Ｎｏｉｓｅ）成分は√４倍＝２倍になり、ＳＮは６ｄＢ改善する。

また、上記実施形態において、ＡＤ変換器５９０では、パワーセーブ制御信号７２０によって停止状態になったとき、コンパレータとカウンタメモリが常に停止状態となっているとしたが、ＡＤ変換器５９０を構成する全回路であっても一部であってもよい。また、電流源２００を停止状態または低電流の設定に変更してもよい。

また、上記実施形態において、固体撮像装置の全ての構成要素は、１チップで形成されてもよいし、制御部７００だけが別チップで形成されてもよい。

本発明は、固体撮像装置およびその駆動方法ならびにカメラシステムに有用であり、特に光や放射線など種々の物理量分布を検知するための撮像装置に有用である。

１００ 画素アレイ
１１０−１〜１１０−８ 画素セル
１２０ 有効画素
１３０ 水平ＯＢ画素
２００ 電流源
２１０−１〜２１０−４ 列電流源
２１１−１〜２１１−４ 行読み出し信号線
３００ 接続切替スイッチ部
３０１、３０２、３０３、３０４ パワーセーブ制御信号
３５１、３５２、３６１、３６２、３７１、３７２、３８１ 列接続スイッチ
５００ 列並列ＡＤ変換器
５０１、５１１、５２１、５３１ コンパレータ
５０３、５１３、５２３、５３３ リファレンス入力容量
５０４、５１４、５２４、５３４ リセットスイッチ
５０５、５１５、５２５、５３５ リセットスイッチ
５０６、５１６、５２６、５３６ カウンタメモリ
５９０−１〜５９０−４ ＡＤ変換器
６００ 行選択回路
６１０ 計測クロック発生源
７００ 制御部
７１０ 列接続制御信号
７２０ パワーセーブ制御信号
８００ 基準回路
１１００ デジタル信号出力回路
１５００ 水平加算制御を備えた列並列ＡＤ変換器
１５９０ 水平加算制御を備えたＡＤ変換器
５０００ 固体撮像装置
６０００ 制御回路部
１００００ 撮像装置

Claims (8)

1. 入射光の量に応じた画素信号を出力する画素セルが行列状に配置されてなる画素アレイと、
   前記画素セルから出力される前記画素信号を所定の時間差でアナログ信号からデジタル信号への変換を行うためのＡＤ変換器と、を備え、
   前記ＡＤ変換器は、前記画素セルに対応した複数の列ＡＤ変換器に接続し、前記画素セルから出力される画素信号と、基準回路から所定の時間差で出力される複数のランプ信号とを前記複数の列ＡＤ変換器で各々比較して、前記画素信号を前記所定の時間差でアナログ信号からデジタル信号への変換を行う
   固体撮像装置。
2. 前記固体撮像装置は、さらに、接続切替スイッチ部を備え、
   前記接続切替スイッチ部は、
   列接続制御信号により、異なる前記画素セルの列の接続と非接続との切り替え制御と、
   パワーセーブ制御信号により、前記画素セルに対応する前記列ＡＤ変換器のパワーセーブ制御と、を備える
   請求項１に記載の固体撮像装置。
3. 前記固体撮像装置は、さらに、前記列接続制御信号および前記パワーセーブ制御信号を供給する制御部を備え、
   前記制御部は、
   第１モードは非混合モードであり、前記列接続スイッチを非接続状態とし、かつ前記列接続スイッチを介して非接続とされた複数の前記画素セルの列に対応して設けられた全ての前記パワーセーブ制御信号を動作状態として、
   第２モードは混合モードでの低消費電力モードであり、前記列接続スイッチを接続状態とし、かつ前記列接続スイッチを介して接続された複数の前記画素セルの列に対応して設けられた１つの前記パワーセーブ制御信号を動作状態とし、他の前記パワーセーブ制御信号は停止状態として、
   第３モードは混合モードでの高ＳＮモードであり、前記列接続スイッチを接続状態とし、かつ前記列接続スイッチを介して接続された複数の前記画素セルの列に対応して設けられた全ての前記パワーセーブ制御信号を動作状態とし、前記画素セルから出力される画素信号と、前記基準回路から所定の時間差で出力される複数のランプ信号とを前記複数の列ＡＤ変換器で各々比較して、前記画素信号を前記所定の時間差でアナログ信号からデジタル信号への変換を行う、
   請求項１〜２のいずれかに記載の固体撮像装置。
4. 前記固体撮像装置は、さらに、前記画素セルのそれぞれに対応して設けられた色フィルタを備え、
   前記列接続スイッチは、同じ並びで前記色フィルタが設けられた異なる前記画素セルの列の接続と非接続を切り替える
   請求項１〜３のいずれかに記載の固体撮像装置。
5. 前記固体撮像装置は、ベイヤ配列の色フィルタを備え、
   前記列接続スイッチは、１列間をおいて行方向に並んだ２つの前記画素セルの列の接続と非接続とを切り替える
   請求項１〜３のいずれかに記載の固体撮像装置。
6. 前記列接続スイッチは、行方向に隣接する２つの前記画素セルの列の接続と非接続とを切り替える
   請求項１〜３のいずれかに記載の固体撮像装置。
7. 前記列ＡＤ変換器は、有効画素と水平ＯＢ画素の前記画素セルの列に対応して設けられた
   請求項１〜３のいずれかに記載の固体撮像装置。
8. 請求項１〜７のいずれか１項に記載した固体撮像装置と、
   高解像度モードと低解像度モードとの切り替えを行う制御回路部と、
   を備えた撮像装置。

Images