JP2023124986A - 光電変換装置及びその駆動方法 - Google Patents

Abstract

【課題】焦点検出用の信号を取得する機能を備えた光電変換装置において、行毎のノイズ量のばらつきを抑制するための技術を提供する。【解決手段】光電変換装置は、複数の光電変換素子を含む画素が行列状に配された画素アレイ部と、画素を行単位で制御する制御回路と、を有する。各画素は、第１光電変換素子で生成された電荷に応じた第１信号と、第１及び第２光電変換素子生成された電荷に応じた第２信号と、を出力可能であり、制御回路は、第１の行の画素に対し、第１リセット動作と、第２信号を読み出す第１読み出し動作と、を実行し、第２の行の画素に対し、第２リセット動作と、第１信号を読み出す第２読み出し動作と、第２信号を読み出す第３読み出し動作と、を実行する。制御回路は、複数の期間のうち、第２リセット動作が行われる期間の１つ前の期間に、いずれかの行の画素に対し、第３リセット動作を更に実行する。【選択図】図６

Description

本発明は、光電変換装置及びその駆動方法に関する。

特許文献１には、焦点検出用の信号の取得のための読み出し時間の増大を抑制しつつ、焦点検出演算に用いる行とその他の行の露光量ずれを抑制することで良好な画質を得ることが可能な撮像装置及びその制御方法が記載されている。

特開２０１６－０２１０５２号公報

しかしながら、特許文献１に記載の技術では、読み出し動作を行っている画素に与えられるノイズ量が行によって異なり、画質が劣化することがあった。

本発明の目的は、焦点検出用の信号を取得する機能を備えた光電変換装置において、行毎のノイズ量のばらつきを抑制するための技術を提供することにある。

本明細書の一開示によれば、各々が複数の光電変換素子を含む複数の画素が複数の行及び複数の列をなすように配された画素アレイ部と、前記複数の画素を行単位で制御する制御回路と、を有し、前記複数の画素の各々は、前記複数の光電変換素子のうちの第１の数の光電変換素子で生成された電荷の量に応じた第１信号と、前記複数の光電変換素子のうちの前記第１の数より多い第２の数の光電変換素子で生成された電荷の量に応じた第２信号と、を出力可能に構成されており、前記制御回路は、前記複数の行のうちの第１の行に配された画素に対し、前記複数の光電変換素子のリセットを行う第１リセット動作と、前記第２信号を読み出す第１読み出し動作と、を実行し、前記複数の行のうちの第２の行に配された画素に対し、前記複数の光電変換素子のリセットを行う第２リセット動作と、前記第１信号を読み出す第２読み出し動作と、前記第２信号を読み出す第３読み出し動作と、を実行するように構成されており、前記第１リセット動作、前記第１読み出し動作、前記第２リセット動作、前記第２読み出し動作及び前記第３読み出し動作の各々は、同じ長さの連続する複数の期間のうちの一の期間の間に実行されるように構成されており、前記制御回路は、前記複数の期間のうち、前記第２リセット動作が行われる期間の１つ前の期間に、前記複数の行のうちのいずれかの行の画素に対し、前記複数の光電変換素子のリセットを行う第３リセット動作を実行するように構成されている光電変換装置が提供される。

また、本明細書の他の一開示によれば、各々が複数の光電変換素子を含む複数の画素が複数の行及び複数の列をなすように配された画素アレイ部と、前記複数の画素を行単位で制御する制御回路と、を有し、前記複数の画素の各々は、前記複数の光電変換素子のうちの第１の数の光電変換素子で生成された電荷の量に応じた第１信号と、前記複数の光電変換素子のうちの前記第１の数より多い第２の数の光電変換素子で生成された電荷の量に応じた第２信号と、を出力可能に構成されており、前記画素アレイ部は、行によって規定される第１領域及び第２領域を有し、前記制御回路は、前記第１領域の行に配された画素に対し、前記複数の光電変換素子のリセットを行う第１リセット動作と、前記第２信号を読み出す第１読み出し動作と、を実行し、前記第２領域の行に配された画素に対し、前記複数の光電変換素子のリセットを行う第２リセット動作と、前記第１信号を読み出す第２読み出し動作と、前記第２信号を読み出す第３読み出し動作と、を実行するように構成されており、前記第１リセット動作、前記第１読み出し動作、前記第２リセット動作、前記第２読み出し動作及び前記第３読み出し動作の各々は、同じ長さの連続する複数の期間のうちの一の期間の間に実行されるように構成されており、前記制御回路は、前記複数の行の各々において前記第１読み出し動作又は前記第３読み出し動作が実行される期間に、他の行の画素に対し、前記複数の光電変換素子のリセットを行う第３リセット動作を実行するように構成されている光電変換装置が提供される。

また、本明細書の更に他の一開示によれば、各々が複数の光電変換素子を含む複数の画素が複数の行及び複数の列をなすように配された画素アレイ部を有し、前記複数の画素の各々が、前記複数の光電変換素子のうちの第１の数の光電変換素子で生成された電荷の量に応じた第１信号と、前記複数の光電変換素子のうちの前記第１の数より多い第２の数の光電変換素子で生成された電荷の量に応じた第２信号と、を出力可能に構成されており、前記画素アレイ部が、行によって規定される第１領域及び第２領域を有する光電変換装置の駆動方法であって、前記第１領域の行に配された画素に対し、前記複数の光電変換素子のリセットを行う第１リセット動作と、前記第２信号を読み出す第１読み出し動作と、を実行し、前記第２領域の行に配された画素に対し、前記複数の光電変換素子のリセットを行う第２リセット動作と、前記第１信号を読み出す第２読み出し動作と、前記第２信号を読み出す第３読み出し動作と、を実行する際に、前記第１リセット動作、前記第１読み出し動作、前記第２リセット動作、前記第２読み出し動作及び前記第３読み出し動作の各々は、同じ長さの連続する複数の期間のうちの一の期間の間に実行し、前記複数の行の各々の画素に対して前記第１読み出し動作又は前記第３読み出し動作を実行する期間に、他の行の画素に対し、前記複数の光電変換素子のリセットを行う第３リセット動作を実行する光電変換装置の駆動方法が提供される。

本発明によれば、焦点検出用の信号を取得する機能を備えた光電変換装置において、行毎のノイズ量のばらつきを抑制することができる。

本発明の第１実施形態による光電変換装置の概略構成を示すブロック図である。 本発明の第１実施形態による光電変換装置における画素の構成例を示す回路図である。 本発明の第１実施形態による光電変換装置における画素アレイ部の構成例を示す平面図である。 本発明の第１実施形態による光電変換装置の画素アレイ部における動作を模式的に示す図である。 本発明の第１実施形態による光電変換装置における画素の読み出し動作及びリセット動作を示すタイミング図である。 本発明の第１実施形態による光電変換装置の駆動方法を示すタイミング図である。 本発明の第２実施形態による光電変換装置の駆動方法を示すタイミング図である。 本発明の第３実施形態による撮像システムの概略構成を示すブロック図である。 本発明の第４実施形態による撮像システム及び移動体の構成例を示す図である。 本発明の第５実施形態による機器の概略構成を示すブロック図である。

［第１実施形態］
本発明の第１実施形態による光電変換装置の構造について、図１乃至図３を用いて説明する。図１は、本実施形態による光電変換装置の概略構成を示すブロック図である。図２は、本実施形態による光電変換装置における画素の構成例を示す回路図である。図３は、本実施形態による光電変換装置の画素アレイ部の構成例を示す平面図である。

本実施形態による光電変換装置１００は、図１に示すように、画素アレイ部１０と、垂直走査回路２０と、読み出し回路３０と、アナログ信号処理回路４０と、ＡＤ変換回路５０と、駆動回路３２，４２，５２と、参照信号生成回路５４と、を有する。また、光電変換装置１００は、メモリ部６０と、カウンタ６２と、ＰＬＬ６４と、水平走査回路７０と、デジタル信号処理回路（ＤＦＥ：Digital Front End）８０と、信号出力回路８２と、タイミングジェネレータ９０と、を更に有する。

画素アレイ部１０には、複数の行及び複数の列に渡って行列状に配された複数の画素１２が設けられている。複数の画素１２の各々は、フォトダイオード等の光電変換素子を含み、入射光の光量に応じた画素信号を出力する。なお、画素アレイ部１０には、入射光の光量に応じた画素信号を出力する有効画素のほか、光電変換部が遮光されたオプティカルブラック画素や、信号を出力しないダミー画素などが配置されていてもよい。

画素アレイ部１０の各行には、第１の方向（図１において横方向）に延在して、制御線１４が配されている。制御線１４の各々は、第１の方向に並ぶ画素１２にそれぞれ接続され、これら画素１２に共通の信号線をなしている。制御線１４の延在する第１の方向は、行方向或いは水平方向と呼ぶことがある。制御線１４の各々は、複数の信号線を含み得る。制御線１４は、垂直走査回路２０に接続されている。

画素アレイ部１０の各列には、第１の方向と交差する第２の方向（図１において縦方向）に延在して垂直出力線１６が配されている。垂直出力線１６の各々は、第２の方向に並ぶ画素１２に接続され、これら画素１２に共通の信号線をなしている。垂直出力線１６の延在する第２の方向は、列方向或いは垂直方向と呼ぶことがある。垂直出力線１６の各々は、複数の出力線を含み得る。垂直出力線１６は、読み出し回路３０及びアナログ信号処理回路４０に接続されている。

垂直走査回路２０は、タイミングジェネレータ９０から供給される制御信号を受け、画素１２を駆動するための制御信号を生成し、制御線１４を介して画素１２に供給する機能を備える制御回路である。垂直走査回路２０には、シフトレジスタやアドレスデコーダといった論理回路が用いられ得る。画素アレイ部１０を構成する複数の画素１２に対して垂直走査回路２０が実行する動作には、リセット走査と読み出し走査とが含まれる。リセット走査とは、画素アレイ部１０の一部の行の画素１２又は全部の行の画素１２に対して、行単位で順次、光電変換素子のリセット状態を解除して電荷蓄積状態にすることで露光を開始する動作をいう。読み出し走査とは、画素アレイ部１０の一部の行の画素１２又は全部の行の画素１２から、行単位で順次、光電変換素子に蓄積された電荷の量に応じた信号を出力する動作をいう。行単位で画素１２から読み出された信号は、画素アレイ部１０の各列に設けられた垂直出力線１６を介してアナログ信号処理回路４０に入力される。

読み出し回路３０は、画素アレイ部１０に配された画素１２から画素信号を読み出してアナログ信号処理回路４０に出力する役割を備える。読み出し回路３０は、例えば、垂直出力線１６を介して画素１２にバイアス電流を供給するための電流源（図示せず）を含み得る。駆動回路３２は、読み出し回路３０を制御する制御信号を生成するパルス生成部や、読み出し回路３０に供給する基準バイアス電圧を生成する基準バイアス回路部などを含む。

アナログ信号処理回路４０は、画素アレイ部１０の各列から垂直出力線１６を介して出力されるアナログ画素信号に対して所定のアナログ信号処理を行う機能を備える。アナログ信号処理回路４０は、アナログ画素信号のサンプルホールドを行う信号保持部や、アナログ画素信号の増幅を行うアナログ増幅部などで構成される。駆動回路４２は、アナログ信号処理回路４０を制御する制御信号を生成するパルス生成部や、アナログ信号処理回路４０に供給する基準バイアス電圧を生成する基準バイアス回路部などを含む。

ＡＤ変換回路５０は、アナログ信号処理回路４０で処理された各列のアナログ画素信号に対してアナログデジタル（ＡＤ）変換を行う機能を備える。駆動回路５２は、ＡＤ変換回路５０を制御する制御信号を生成するパルス生成部や、ＡＤ変換回路５０に供給する基準バイアス電圧を生成する基準バイアス回路部などを含む。参照信号生成回路５４は、ＡＤ変換の際にアナログ画素信号と比較する参照信号を生成し、生成した参照信号をＡＤ変換回路５０に供給する機能を備える。

メモリ部６０は、画素アレイ部１０の各列に対応する複数の列メモリを有し、ＡＤ変換回路５０からの出力に応じてカウンタ６２から出力されるカウント信号で示されるカウント値を列メモリに保持する機能を備える。各列の列メモリに保持されるカウント値が、アナログ画素信号をＡＤ変換したデジタル画素信号となる。カウンタ６２は、ＰＬＬ６４で生成された基準クロックをもとにカウント値を示すカウント信号を生成し、生成したカウント信号をメモリ部６０に供給する機能を備える。ＰＬＬ６４は、タイミングジェネレータ９０から供給される制御信号を受け、カウンタ６２に供給する基準クロックを生成する。

水平走査回路７０は、タイミングジェネレータ９０から供給される制御信号を受け、メモリ部６０から画素信号を読み出すための制御信号を生成し、メモリ部６０に供給する機能を備える制御回路である。水平走査回路７０は、メモリ部６０の各列の列メモリを順次走査し、各々に保持されているデジタル画素信号を、順次デジタル信号処理回路８０へと出力させる。水平走査回路７０には、シフトレジスタやアドレスデコーダといった論理回路が用いられ得る。

デジタル信号処理回路８０は、メモリ部６０から転送されるデジタル画素信号に対して所定のデジタル信号処理を施し、信号出力回路８２に出力する機能を備える。デジタル信号処理回路８０が実行するデジタル処理としては、例えば、演算処理や、増幅処理や、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）による補正処理などが挙げられる。

信号出力回路８２は、外部インターフェース回路を有し、デジタル信号処理回路８０で処理されたデジタル画素信号を光電変換装置１００の外部へ出力する機能を備える。信号出力回路８２が備える外部インターフェース回路は、特に限定されるものではない。外部インターフェース回路には、例えば、ＬＶＤＳ（Low Voltage Differential Signaling）回路、ＳＬＶＳ（Scalable Low Voltage Signaling）回路等のＳｅｒＤｅｓ（SERializer/DESerializer）送信回路を適用可能である。

タイミングジェネレータ９０は、垂直走査回路２０、駆動回路３２，４２，５２、参照信号生成回路５４、カウンタ６２、ＰＬＬ６４、水平走査回路７０等の動作を制御する制御信号を生成し、各機能ブロックに供給する制御回路である。なお、垂直走査回路２０、駆動回路３２，４２，５２、参照信号生成回路５４、カウンタ６２、ＰＬＬ６４、水平走査回路７０等の動作を制御する制御信号は必ずしもタイミングジェネレータ９０から供給される必要はない。これら制御信号のうちの少なくとも一部は、光電変換装置１００の外部から供給されてもよい。

次に、本実施形態による光電変換装置における画素１２の構成例について、図２を用いて説明する。

画素１２は、例えば図２に示すように、光電変換素子ＰＤＡ，ＰＤＢと、転送トランジスタＭ１Ａ，Ｍ１Ｂと、リセットトランジスタＭ２と、増幅トランジスタＭ３と、選択トランジスタＭ４と、により構成され得る。画素１２は、入射光が光電変換素子ＰＤＡ，ＰＤＢに導かれるまでの光路上に配されたマイクロレンズ及びカラーフィルタを有していてもよい。マイクロレンズは、入射光を光電変換素子ＰＤＡ，ＰＤＢに集光する。カラーフィルタは、所定の色の光を選択的に透過する。

光電変換素子ＰＤＡ，ＰＤＢは、例えばフォトダイオードである。光電変換素子ＰＤＡは、アノードが基準電圧ノードに接続され、カソードが転送トランジスタＭ１Ａのソースに接続されている。また、光電変換素子ＰＤＢは、アノードが基準電圧ノードに接続され、カソードが転送トランジスタＭ１Ｂのソースに接続されている。転送トランジスタＭ１Ａのドレイン及び転送トランジスタＭ１Ｂのドレインは、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１Ａのドレイン、転送トランジスタＭ１Ｂのドレイン、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートが接続されるノードＦＤは、いわゆる浮遊拡散（フローティングディフュージョン）部である。浮遊拡散部は、容量成分（浮遊拡散容量）を含み、電荷保持部としての機能を備える。浮遊拡散容量には、ｐｎ接合容量や配線容量などが含まれ得る。リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ３のドレインは、電源電圧（電圧Ｖｄｄ）が供給されるノードに接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。選択トランジスタＭ４のソースは、垂直出力線１６に接続されている。

図２の回路構成の場合、各行の制御線１４は、転送トランジスタＭ１Ａのゲート、転送トランジスタＭ１Ｂのゲート、リセットトランジスタＭ２のゲート及び選択トランジスタＭ４のゲートに接続された４本の信号線を含む。画素１２の転送トランジスタＭ１Ａのゲートには、垂直走査回路２０から制御信号ＴＸＡが供給される。画素１２の転送トランジスタＭ１Ｂのゲートには、垂直走査回路２０から制御信号ＴＸＢが供給される。画素１２のリセットトランジスタＭ２のゲートには、垂直走査回路２０から制御信号ＲＥＳが供給される。画素１２の選択トランジスタＭ４のゲートには、垂直走査回路２０から制御信号ＳＥＬが供給される。各トランジスタがＮ型ＭＯＳトランジスタで構成される場合、垂直走査回路２０からＨｉｇｈレベルの制御信号が供給されると対応するトランジスタがオンになる。また、垂直走査回路２０からＬｏｗレベルの制御信号が供給されると対応するトランジスタがオフになる。

なお、本実施形態では、光入射によって光電変換素子ＰＤＡ，ＰＤＢで生成される電子正孔対のうち、電子を信号電荷として用いる場合を想定して説明を行う。信号電荷として電子を用いる場合、画素１２を構成する各トランジスタは、Ｎ型ＭＯＳトランジスタによって構成され得る。ただし、信号電荷は電子に限られるものではなく、正孔を信号電荷として用いてもよい。信号電荷として正孔を用いる場合、各トランジスタの導電型は、本実施形態で説明するものとは逆導電型となる。なお、ＭＯＳトランジスタのソース及びドレインの呼称はトランジスタの導電型や着目する機能によって異なることがある。本実施形態において使用するソース及びドレインの名称の一部又は全部は、逆の名称で呼ばれることもある。

光電変換素子ＰＤＡ，ＰＤＢは、入射光をその光量に応じた量の電荷に変換（光電変換）し、生じた電荷を蓄積する。転送トランジスタＭ１Ａは、オンになることにより光電変換素子ＰＤＡが保持する電荷をノードＦＤに転送する。転送トランジスタＭ１Ｂは、オンになることにより光電変換素子ＰＤＢが保持する電荷をノードＦＤに転送する。光電変換素子ＰＤＡ，ＰＤＢから転送された電荷は、ノードＦＤの容量（浮遊拡散容量）に保持される。その結果、ノードＦＤは、浮遊拡散容量による電荷電圧変換によって、光電変換素子ＰＤＡ，ＰＤＢから転送された電荷の量に応じた電位となる。

選択トランジスタＭ４は、オンになることにより増幅トランジスタＭ３を垂直出力線１６に接続する。増幅トランジスタＭ３は、ドレインに電圧Ｖｄｄが供給され、ソースに選択トランジスタＭ４を介して不図示の電流源からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより増幅トランジスタＭ３は、ノードＦＤの電圧に基づく信号を、選択トランジスタＭ４を介して垂直出力線１６に出力する。この意味で、増幅トランジスタＭ３及び選択トランジスタＭ４は、ノードＦＤに保持された電荷の量に応じた画素信号を出力する出力部である。

リセットトランジスタＭ２は、電荷保持部としてのノードＦＤをリセットするための電圧（電圧Ｖｄｄ）のＦＤノードへの供給を制御する機能を備える。リセットトランジスタＭ２は、オンになることによりノードＦＤを電圧Ｖｄｄに応じた電圧にリセットする。この際、転送トランジスタＭ１Ａを同時にオンにすることで、光電変換素子ＰＤＡを電圧Ｖｄｄに応じた電圧にリセットすることも可能である。また、転送トランジスタＭ１Ｂを同時にオンにすることで、光電変換素子ＰＤＢを電圧Ｖｄｄに応じた電圧にリセットすることも可能である。

本実施形態のように複数の光電変換素子を備えた画素１２は、複数種類の信号を出力可能である。このような画素１２は、複数の光電変換素子のうちの第１の数の光電変換素子で生成された電荷の量に応じた第１信号と、複数の光電変換素子のうちの第１の数より多い第２の数の光電変換素子で生成された電荷の量に応じた第２信号と、を出力可能である。画素１２が２つの光電変換素子を含む場合、第１信号は後述するＡ信号であり、第２信号は後述する（Ａ＋Ｂ）信号である。

次に、画素アレイ部１０における画素１２の配置について、図３を用いて説明する。図３には、画素アレイ部１０を構成する複数の画素１２のうち、６行×６列のアレイ状に配された３６個の画素１２を抜き出して示している。実線で仕切られた矩形状の領域の各々が画素１２を示している。

図３には、各々の画素１２が備えるカラーフィルタの色を、Ｒ（Ｒｅｄ），Ｇ（Ｇｒｅｅｎ），Ｂ（Ｂｌｕｅ）のいずれかの符号で表している。「Ｒ」が付された画素１２は、赤色の波長域に透過波長域を有する赤色フィルタを備えた画素１２である。「Ｇ」が付された画素１２は、緑色の波長域に透過波長域を有する緑色フィルタを備えた画素１２である。「Ｂ」が付された画素１２は、青色の波長域に透過波長域を有する青色フィルタを備えた画素１２である。以下では、赤色フィルタを備えた画素１２をＲ画素、緑色フィルタを備えた画素１２をＧ画素、青色フィルタを備えた画素１２をＢ画素と呼ぶことがある。

Ｒ画素、Ｇ画素及びＢ画素は、いわゆるベイヤ配列に従って配置され得る。ベイヤ配列は、例えば図３に示すように、最小の繰り返し単位である２行×２列の画素ブロックにおいて、一方の対角位置に２つのＧ画素を配置し、他方の対角位置にＲ画素とＢ画素とを配置したものである。この画素ブロックを行方向及び列方向に繰り返し配置することにより、画素アレイ部１０が構成される。

また、図３には、各画素１２の構成要素のうち、光電変換素子ＰＤＡ，ＰＤＢ及びマイクロレンズＭＬのみを示している。１つの画素１２を構成する光電変換素子ＰＤＡと光電変換素子ＰＤＢとは、図３に示すように、１つのマイクロレンズＭＬを共有している。別の言い方をすると、光電変換素子ＰＤＡと光電変換素子ＰＤＢとは、撮像光学系に入射した光のうち互いに異なる瞳領域を通過した光を受光するように構成されている。このように構成することで、光電変換素子ＰＤＡで生成された電荷の量に応じた信号（Ａ信号）と、光電変換素子ＰＤＢで生成された電荷の量に応じた信号（Ｂ信号）とを、焦点検出用の信号として利用することができる。Ａ信号とＢ信号とを加算した信号（（Ａ＋Ｂ）信号）は、画像生成用の信号として利用することができる。

次に、本実施形態による光電変換装置の駆動方法について、図４乃至図６を用いて説明する。図４は、本実施形態による光電変換装置の画素アレイ部における動作を模式的に示す図である。図５は、本実施形態による光電変換装置における画素の読み出し動作及びリセット動作を示すタイミング図である。図６は、本実施形態による光電変換装置の駆動方法を示すタイミング図である。

図４は、画素アレイ部１０としてｎ行×ｋ列の画素アレイを想定した場合における行毎の動作を模式的に示している。画素アレイ部１０を構成する複数の行の各々は、例えば図４に示すように、第１領域Ｒｅｇｉｏｎ＿ｃ及び第２領域Ｒｅｇｉｏｎ＿ｉのうちのいずれかとして定義される。第１領域Ｒｅｇｉｏｎ＿ｃとして定義された行に配された画素１２からは、（Ａ＋Ｂ）信号のみが読み出され、画像生成に使用される。第２領域Ｒｅｇｉｏｎ＿ｉとして定義された行に配された画素１２からは、Ａ信号及び（Ａ＋Ｂ）信号が読み出され、画像生成及び焦点検出演算に使用される。第１領域Ｒｅｇｉｏｎ＿ｃに配された画素１２から読み出される信号の数は、第２領域Ｒｅｇｉｏｎ＿ｉに配された画素１２から読み出される信号の数よりも少ない。画素アレイ部１０内に、例えば図４に示すように複数の第２領域Ｒｅｇｉｏｎ＿ｉを設定した場合、第２領域Ｒｅｇｉｏｎ＿ｉの各々を構成する行の数は、同じであってもよいし、異なっていてもよい。

次に、第１領域Ｒｅｇｉｏｎ＿ｃとして定義された行の画素１２の読み出し動作について、図５（ａ）を用いて説明する。図５（ａ）は、第１領域Ｒｅｇｉｏｎ＿ｃとして定義された行の画素１２に対して行われる読み出し動作を示すタイミング図である。

図５（ａ）に示す時刻ｔ５０１ａから時刻ｔ５０５ａまでの期間が、第１領域Ｒｅｇｉｏｎ＿ｃとして定義された行の画素１２から（Ａ＋Ｂ）信号の読み出しを行う期間である。

時刻ｔ５０１ａよりも前の期間において、制御信号ＳＥＬ，ＴＸＡ，ＴＸＢはＬｏｗレベルであり、制御信号ＲＥＳはＨｉｇｈレベルである。このとき、リセットトランジスタＭ２はＨｉｇｈレベルの制御信号ＲＥＳを受けてオンになっており、ノードＦＤは電圧Ｖｄｄに応じた電圧にリセットされている。

時刻ｔ５０１ａにおいて、垂直走査回路２０は、制御信号ＳＥＬをＨｉｇｈレベルに制御する。これにより、選択トランジスタＭ４がオンになり、増幅トランジスタＭ３が選択トランジスタＭ４を介して垂直出力線１６に接続される。すなわち、画素１２が選択され、当該画素１２から垂直出力線１６に画素信号を出力できる状態となる。

続く時刻ｔ５０２ａにおいて、垂直走査回路２０は、制御信号ＲＥＳをＬｏｗレベルに制御する。これにより、リセットトランジスタＭ２がオフになり、ノードＦＤのリセット状態が解除される。リセットトランジスタＭ２がオフになる際、ノードＦＤの電位はリセットトランジスタＭ２のゲートとの間のカップリングによって所定の電位まで振り下がる。リセットトランジスタＭ２がオフになった後に静定するノードＦＤの電圧が、ノードＦＤのリセット電圧である。垂直出力線１６には、ノードＦＤのリセット電圧に応じた画素信号（Ｎ信号）が出力される。

続く時刻ｔ５０３ａから時刻ｔ５０４ａの期間において、垂直走査回路２０は、制御信号ＴＸＡ，ＴＸＢをＨｉｇｈレベルに制御する。これにより、転送トランジスタＭ１Ａ，Ｍ１Ｂがオンになり、光電変換素子ＰＤＡ及び光電変換素子ＰＤＢに蓄積されていた電荷がノードＦＤへと転送される。そして、ノードＦＤは、浮遊拡散容量による電荷電圧変換によって、光電変換素子ＰＤＡ，ＰＤＢから転送された電荷の量に応じた電圧となる。垂直出力線１６には、ノードＦＤの電圧に応じた画素信号（Ｓ信号）が出力される。この信号が（Ａ＋Ｂ）信号である。

続く時刻ｔ５０５ａにおいて、垂直走査回路２０は、制御信号ＲＥＳをＨｉｇｈレベルに制御する。これにより、リセットトランジスタＭ２がオンになり、ノードＦＤがリセット状態となる。また、同じく時刻ｔ５０５ａにおいて、垂直走査回路２０は、制御信号ＳＥＬをＬｏｗレベルに制御する。これにより、選択トランジスタＭ４がオフになり、画素１２の選択が解除される。

次に、第２領域Ｒｅｇｉｏｎ＿ｉとして定義された行の画素１２の読み出し動作について、図５（ｂ）及び図５（ｃ）を用いて説明する。図５（ｂ）及び図５（ｃ）は、第２領域Ｒｅｇｉｏｎ＿ｉとして定義された行の画素１２に対して行われる読み出し動作を示すタイミング図である。

図５（ｂ）に示す時刻ｔ５０１ｂから時刻ｔ５０５ｂまでの期間が、第２領域Ｒｅｇｉｏｎ＿ｉとして定義された行の画素１２からＡ信号の読み出しを行う期間である。

時刻ｔ５０１ｂよりも前の期間において、制御信号ＳＥＬ，ＴＸＡ，ＴＸＢはＬｏｗレベルであり、制御信号ＲＥＳはＨｉｇｈレベルである。このとき、リセットトランジスタＭ２はＨｉｇｈレベルの制御信号ＲＥＳを受けてオンになっており、ノードＦＤは電圧Ｖｄｄに応じた電圧にリセットされている。

時刻ｔ５０１ｂにおいて、垂直走査回路２０は、制御信号ＳＥＬをＨｉｇｈレベルに制御する。これにより、選択トランジスタＭ４がオンになり、増幅トランジスタＭ３が選択トランジスタＭ４を介して垂直出力線１６に接続される。すなわち、画素１２が選択され、当該画素１２から垂直出力線１６に画素信号を出力できる状態となる。

続く時刻ｔ５０２ｂにおいて、垂直走査回路２０は、制御信号ＲＥＳをＬｏｗレベルに制御する。これにより、リセットトランジスタＭ２がオフになり、ノードＦＤのリセット状態が解除される。垂直出力線１６には、ノードＦＤのリセット電圧に応じた画素信号（Ｎ信号）が出力される。

続く時刻ｔ５０３ｂから時刻ｔ５０４ｂの期間において、垂直走査回路２０は、制御信号ＴＸＡをＨｉｇｈレベルに制御する。これにより、転送トランジスタＭ１Ａがオンになり、光電変換素子ＰＤＡに蓄積されていた電荷がノードＦＤへと転送される。そして、ノードＦＤは、浮遊拡散容量による電荷電圧変換によって、光電変換素子ＰＤＡから転送された電荷の量に応じた電圧となる。垂直出力線１６には、ノードＦＤの電圧に応じた画素信号（Ｓ信号）が出力される。この信号がＡ信号である。

Ａ信号の読み出し後は、図５（ｃ）に示す動作へと移行する。図５（ｃ）に示す時刻ｔ５０１ｃから時刻ｔ５０５ｃまでの期間が、第２領域Ｒｅｇｉｏｎ＿ｉとして定義された行の画素１２から（Ａ＋Ｂ）信号の読み出しを行う期間である。Ａ信号の読み出し後、ノードＦＤはリセットされず、光電変換素子ＰＤＡから転送された電荷はそのままノードＦＤに保持されている。

続く時刻ｔ５０３ｃから時刻ｔ５０４ｃの期間において、垂直走査回路２０は、制御信号ＴＸＡ，ＴＸＢをＨｉｇｈレベルに制御する。これにより、転送トランジスタＭ１Ａ，Ｍ１Ｂがオンになり、光電変換素子ＰＤＢに蓄積されていた電荷がノードＦＤへと転送され、ノードＦＤにおいて光電変換素子ＰＤＡから転送された電荷と加算される。そして、ノードＦＤは、浮遊拡散容量による電荷電圧変換によって、光電変換素子ＰＤＡ，ＰＤＢから転送された電荷の量に応じた電圧となる。垂直出力線１６には、ノードＦＤの電圧に応じた画素信号（Ｓ信号）が出力される。この信号が（Ａ＋Ｂ）信号である。

続く時刻ｔ５０５ｃにおいて、垂直走査回路２０は、制御信号ＲＥＳをＨｉｇｈレベルに制御する。これにより、リセットトランジスタＭ２がオンになり、ノードＦＤがリセット状態となる。また、同じく時刻ｔ５０５ｃにおいて、垂直走査回路２０は、制御信号ＳＥＬをＬｏｗレベルに制御する。これにより、選択トランジスタＭ４がオフになり、画素１２の選択が解除される。

次に、画素１２のリセット動作について、図５（ｄ）を用いて説明する。図５（ｄ）は、画素１２のリセット動作を示すタイミング図である。第１領域Ｒｅｇｉｏｎ＿ｃとして定義された行の画素１２のリセット動作と、第２領域Ｒｅｇｉｏｎ＿ｉとして定義された行の画素１２のリセット動作とは同じである。

図５（ｄ）に示す時刻ｔ５０１ｄから時刻ｔ５０５ｄまでの期間が、画素１２のリセット動作を行う期間である。

時刻ｔ５０１ｄにおいて、制御信号ＳＥＬ，ＴＸＡ，ＴＸＢはＬｏｗレベルであり、制御信号ＲＥＳはＨｉｇｈレベルである。このとき、リセットトランジスタＭ２はＨｉｇｈレベルの制御信号ＲＥＳを受けてオンになっており、ノードＦＤはリセット状態である。画素１２のリセット動作を行う期間では、選択トランジスタＭ４はオフの状態で維持する。

続く時刻ｔ５０３ｄにおいて、垂直走査回路２０は、制御信号ＴＸＡ，ＴＸＢをＨｉｇｈレベルに制御する。これにより、転送トランジスタＭ１Ａ，Ｍ１Ｂがオンになり、光電変換素子ＰＤＡ，ＰＤＢは、ノードＦＤを介して電圧Ｖｄｄに応じた所定の電圧にリセットされる。

続く時刻ｔ５０４ｄにおいて、垂直走査回路２０は、制御信号ＴＸＡ，ＴＸＢをＬｏｗレベルに制御する。これにより、転送トランジスタＭ１Ａ，Ｍ１Ｂがオフになり、光電変換素子ＰＤＡ，ＰＤＢのリセット状態が解除される。そして、光電変換素子ＰＤＡ，ＰＤＢでは、光電変換により生じた電荷の蓄積（露光期間）が開始される。

上述したように、第１領域Ｒｅｇｉｏｎ＿ｃの行に対しては（Ａ＋Ｂ）信号の読み出しが行われるのに対し、第２領域Ｒｅｇｉｏｎ＿ｉの行に対してはＡ信号及び（Ａ＋Ｂ）信号の読み出しが行われる。そのため、第２領域Ｒｅｇｉｏｎ＿ｉでは第１領域Ｒｅｇｉｏｎ＿ｃに比べて読み出しに時間がかかり、露光量のずれが生じる可能性がある。そこで、本実施形態では、第１領域Ｒｅｇｉｏｎ＿ｃの行における（Ａ＋Ｂ）信号の読み出しに要する時間、第２領域Ｒｅｇｉｏｎ＿ｉの行におけるＡ信号の読み出しに要する時間及び（Ａ＋Ｂ）信号の読み出しに要する時間を、同じ長さに設定している。

ここで、第１領域Ｒｅｇｉｏｎ＿ｃの１行分の読み出し時間の長さを、基準となる１単位の読み出し時間（単位読み出し周期或いは単位周期）の長さと定義し、１Ｈと表すこととする。図５（ａ）の読み出し動作が行われる読み出し期間の長さと、図５（ｂ）の読み出し動作が行われる読み出し期間の長さと、図５（ｃ）の読み出し動作が行われる読み出し期間の長さとは、いずれも１Ｈ、すなわち１単位読み出し周期の長さに設定される。

第２領域Ｒｅｇｉｏｎ＿ｉの各行を読み出す際には、Ａ信号の読み出しと（Ａ＋Ｂ）信号の読み出しとが行なわれるため、第２領域Ｒｅｇｉｏｎ＿ｉの各行における読み出し期間は、２単位読み出し周期分の長さ、すなわち２Ｈとなる。第１領域Ｒｅｇｉｏｎ＿ｃの各行を読み出す際には、（Ａ＋Ｂ）信号の読み出しのみが行われるため、第１領域Ｒｅｇｉｏｎ＿ｃの各行における読み出し期間は、１単位読み出し周期分の長さ、すなわち１Ｈとなる。つまり、第２領域Ｒｅｇｉｏｎ＿ｉの各行の読み出し時間は、第１領域Ｒｅｇｉｏｎ＿ｃの各行の読み出し時間の２倍となる。これにより、スリットローリング動作においても露光量ずれのない画像を得ることができる。

次に、第１領域Ｒｅｇｉｏｎ＿ｃにおける読み出し期間の長さと第２領域Ｒｅｇｉｏｎ＿ｉにおける各信号の読み出し期間の長さとを同じにした場合のスリットローリング動作について、図６を用いて説明する。

図６の上段には、リセット走査及び読み出し走査の各々について、対象となる行番号、その行に供給される制御信号ＴＸＡ，ＴＸＢ及び対象となる光電変換素子を、時間軸に沿って単位読み出し周期毎に示している。リセット走査の欄の「ＡｏｒＡＢ」は、光電変換素子ＰＤＡのみがリセットされる場合を「Ａ」、光電変換素子ＰＤＡ，ＰＤＢがリセットされる場合を「ＡＢ」として表している。また読み出し走査の欄の「ＡｏｒＡＢ」は、Ａ信号が読み出される場合を「Ａ」、（Ａ＋Ｂ）信号が読み出される場合を「ＡＢ」として表している。

図６の下段には、第（ｍ－３）行から第（ｍ＋５）行の各々について、リセット動作及び読み出し動作が行われるタイミングを矩形状のブロックで表している。図６の下段において、斜線を付したブロックがリセット動作を示し、白抜きのブロックが読み出し動作を示している。リセット動作を表すブロックに付されている「ＡＢ」は、光電変換素子ＰＤＡ，ＰＤＢに対してリセット動作が行われることを示している。読み出し動作を表すブロックに付されている「Ａ」は、Ａ信号の読み出しが行われることを示している。読み出し動作を表すブロックに付されている「ＡＢ」は、（Ａ＋Ｂ）信号の読み出しが行われることを示している。

ここでは、図６に示す第（ｍ－５）行から第（ｍ＋５）行のうち、第（ｍ－５）行から第（ｍ－１）行及び第（ｍ＋２）行から第（ｍ＋５）行は第１領域Ｒｅｇｉｏｎ＿ｃに位置し、第ｍ行及び第（ｍ＋１）行は第２領域Ｒｅｇｉｏｎ＿ｉに位置するものとする。第１領域Ｒｅｇｉｏｎ＿ｃにおける画素１２のリセット期間６０６の長さ及び（Ａ＋Ｂ）信号の読み出し期間６０３の長さは、それぞれ１Ｈとなっている。また、第２領域Ｒｅｇｉｏｎ＿ｉにおける画素１２のリセット期間６０４，６０５の長さ、Ａ信号の読み出し期間６０１の長さ及び（Ａ＋Ｂ）信号の読み出し期間６０２の長さは、それぞれ１Ｈとなっている。読み出し期間６０１，６０２，６０３及びリセット期間６０４，６０５，６０６の各々は、同じ長さ（単位読み出し周期の長さ）の連続する複数の期間のうちの一の期間の間に実行される。

スリットローリング動作においては、先行してリセット走査が開始され、それに続いて読み出し走査が行われることにより、各行における蓄積時間が一定に保たれる。図６には、（Ａ＋Ｂ）信号の蓄積時間Ｔａｂを４Ｈとした場合の動作例を示している。１Ｈは、前述のように、第１領域Ｒｅｇｉｏｎ＿ｃの１行分の読み出し時間（単位読み出し周期、単位周期）である。図６の上段に示すように、リセット走査の行番号が読み出し走査の行番号に対して４行分先を進むことにより、このような動作が実現される。なお、蓄積時間の長さは、リセット動作において転送トランジスタＭ１Ａ，Ｍ１Ｂがオフになるタイミングから、読み出し動作において転送トランジスタＭ１Ａ，Ｍ１Ｂがオフになるタイミングまでの期間として規定され得る。

第１領域Ｒｅｇｉｏｎ＿ｃの行に位置する画素１２に対するリセット動作は、リセット期間６０６において行われる。すなわち、リセット期間６０６において、光電変換素子ＰＤＡに蓄積されている電荷及び光電変換素子ＰＤＢに蓄積されている電荷がリセットされる。なお、リセット期間６０６におけるリセット動作は図５（ｄ）のタイミング図に従って行われる。第１領域Ｒｅｇｉｏｎ＿ｃの行に位置する画素１２に対する（Ａ＋Ｂ）信号の読み出しは、読み出し期間６０３において行われる。すなわち、読み出し期間６０３において、光電変換素子ＰＤＡ，ＰＤＢに蓄積されている電荷がノードＦＤに転送される。なお、読み出し期間６０３における読み出し動作は図５（ａ）のタイミング図に従って行われる。

また、第２領域Ｒｅｇｉｏｎ＿ｉの行に位置する画素１２に対するリセット動作は、リセット期間６０４，６０５の各々において行われる。すなわち、リセット期間６０４，６０５において、光電変換素子ＰＤＡに蓄積されている電荷及び光電変換素子ＰＤＢに蓄積されている電荷がリセットされる。なお、リセット期間６０４，６０５におけるリセット動作は図５（ｄ）のタイミング図に従って行われる。第２領域Ｒｅｇｉｏｎ＿ｉの行に位置する画素１２に対する読み出し動作は、Ａ信号の読み出しが読み出し期間６０１において行われ、（Ａ＋Ｂ）信号の読み出しが読み出し期間６０２において行われる。すなわち、読み出し期間６０１において光電変換素子ＰＤＡに蓄積されている電荷がノードＦＤに転送され、読み出し期間６０２において光電変換素子ＰＤＢに蓄積されている電荷がノードＦＤに転送される。なお、読み出し期間６０１における読み出し動作は図５（ｂ）のタイミング図に従って行われ、読み出し期間６０２における読み出し動作は図５（ｃ）のタイミング図に従って行われる。

本実施形態では、図６に示すように、第２領域Ｒｅｇｉｏｎ＿ｉの行に位置する画素１２におけるＡ信号及び（Ａ＋Ｂ）信号の読み出し動作に、それぞれ１Ｈ分の時間をかけている。第２領域Ｒｅｇｉｏｎ＿ｉの行に位置する画素１２の読み出し動作をこのように実行することで、蓄積時間Ｔａｂを第１領域Ｒｅｇｉｏｎ＿ｃ及び第２領域Ｒｅｇｉｏｎ＿ｉのいずれにおいても一定に保つことができる。その際には、制御信号ＴＸＡ，ＴＸＢのパルスが出力されるタイミング（特に、転送トランジスタＭ１Ａ，Ｍ１Ｂがオフにされる立下がりのタイミング）は、各読み出し期間の中で同一であることが望ましい。

また、本実施形態では、第２領域Ｒｅｇｉｏｎ＿ｉの画素１２において、リセット期間６０５に加え、Ａ信号の読み出し動作の４Ｈ前（リセット期間６０４）にも光電変換素子ＰＤＡ，ＰＤＢのリセット動作を行っている。このように光電変換素子ＰＤＡ，ＰＤＢのリセット動作を行うことで、画像生成用に利用される（Ａ＋Ｂ）信号の読み出し期間６０２，６０３の各々は、リセット期間６０４，６０５，６０６のいずれかと重なる期間となる。これらリセット期間６０４，６０５，６０６では、いずれも光電変換素子ＰＤＡ，ＰＤＢのリセット動作が行われる。別の言い方をすると、リセット期間６０４，６０５，６０６において各々の画素１２においてリセットされる光電変換素子の数は同じである。したがって、リセット動作に伴って読み出し動作に影響するノイズの発生条件は、読み出し期間６０２，６０３において同じとなる。

仮に、本実施形態の駆動方法とは異なり、リセット期間６０４において光電変換素子ＰＤＡのみのリセットを行った場合、読み出し期間６０２，６０３と重なる期間で行われるリセット動作が読み出し行によって異なることが起こり得る。このような場合、リセット走査が読み出し走査に与えるノイズが行ごとに異なることとなり、結果的に生成画像に横縞状のノイズが発生することがある。この点、本実施形態の駆動方法においては、読み出し期間６０２，６０３と重なる期間で行われるリセット動作は同じであり、生成画像にリセット動作に伴う横縞状のノイズが重畳するのを防止し、より良好な画像を得ることができる。

なお、本実施形態においては、Ａ信号の蓄積時間Ｔａは、画素リセットから、光電変換素子ＰＤＡからノードＦＤへの電荷の転送までの時間（３Ｈ）となるため、（Ａ＋Ｂ）信号の蓄積時間Ｔａｂよりも１Ｈ分短くなる。被写体などによっては、この違いが焦点検出演算の精度劣化に影響する可能性も考えられる。そのような場合には、焦点検出演算前にＡ信号にゲインを掛けて補正するようにしてもよい。

このように、本実施形態によれば、焦点検出用の信号を取得する機能を備えた光電変換装置において、焦点検出用の信号の取得のための読み出し時間の増大を抑制しつつ、行毎のノイズ量のばらつきを抑制することができる。

［第２実施形態］
本発明の第２実施形態による光電変換装置の駆動方法について、図７を用いて説明する。第１実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図７は、本実施形態による光電変換装置の駆動方法を示すタイミング図である。

本実施形態では、第１実施形態において説明した光電変換装置の他の駆動方法を説明する。以下では、第１実施形態による光電変換装置及びその駆動方法と異なる点を中心に説明し、重複する部分については適宜説明を省略する。

第１実施形態では、図６に示すように、第２領域Ｒｅｇｉｏｎ＿ｉのある行においてリセット期間６０５が実行される１Ｈ前の期間に、当該ある行に対してリセット期間６０４を実行した。これに対し、本実施形態では、第２領域Ｒｅｇｉｏｎ＿ｉのある行においてリセット期間６０５が実行される１Ｈ前の期間に、当該ある行とは異なる第ｊ行に対してリセット期間６０４を実行する。

リセット期間６０５が実行される行とは異なる第ｊ行に対してリセット期間６０４を実行する場合にも、画像生成用に利用される（Ａ＋Ｂ）信号の読み出し期間６０２，６０３の各々は、リセット期間６０４，６０５，６０６のいずれかと重なる期間となる。したがって、リセット動作に伴って読み出し動作に影響するノイズの発生条件は、読み出し期間６０２，６０３において同じとなる。これにより、生成画像にリセット動作に伴う横縞状のノイズが重畳するのを防止し、より良好な画像を得ることが可能となる。

第ｊ行は、特に限定されるものではない。例えば、第ｊ行は、読み出し動作を行う前の行でもよいし、読み出し動作を行った後の行でもよいし、読み出し動作を行わない行でもよい。

このように、本実施形態によれば、焦点検出用の信号を取得する機能を備えた光電変換装置において、焦点検出用の信号の取得のための読み出し時間の増大を抑制しつつ、行毎のノイズ量のばらつきを抑制することができる。

［第３実施形態］
本発明の第３実施形態による撮像システムについて、図８を用いて説明する。図８は、本実施形態による撮像システムの概略構成を示すブロック図である。

上記第１及び第２実施形態で述べた光電変換装置１００は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図８には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

図８に例示した撮像システム２００は、撮像装置２０１、被写体の光学像を撮像装置２０１に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、撮像装置２０１に光を集光する光学系である。撮像装置２０１は、第１又は第２実施形態で説明した光電変換装置１００であって、レンズ２０２により結像された光学像を画像データに変換する。

撮像システム２００は、また、撮像装置２０１より出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、撮像装置２０１が出力するデジタル信号から画像データの生成を行う。また、信号処理部２０８は必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。撮像装置２０１は、信号処理部２０８で処理されるデジタル信号を生成するＡＤ変換部を備え得る。ＡＤ変換部は、撮像装置２０１の光電変換部が形成された半導体層（半導体基板）に形成されていてもよいし、撮像装置２０１の光電変換部が形成された半導体層とは別の半導体基板に形成されていてもよい。また、信号処理部２０８が撮像装置２０１と同一の半導体基板に形成されていてもよい。

撮像システム２００は、更に、画像データを一時的に記憶するためのメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。更に撮像システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。

更に撮像システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、撮像装置２０１と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は少なくとも撮像装置２０１と、撮像装置２０１から出力された出力信号を処理する信号処理部２０８とを有すればよい。

撮像装置２０１は、撮像信号を信号処理部２０８に出力する。信号処理部２０８は、撮像装置２０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部２０８は、撮像信号を用いて、画像を生成する。

このように、本実施形態によれば、第１及び第２実施形態による光電変換装置１００を適用した撮像システムを実現することができる。

［第４実施形態］
本発明の第４実施形態による撮像システム及び移動体について、図９を用いて説明する。図９は、本実施形態による撮像システム及び移動体の構成を示す図である。

図９（ａ）は、車載カメラに関する撮像システムの一例を示したものである。撮像システム３００は、撮像装置３１０を有する。撮像装置３１０は、上記第１又は第２実施形態に記載の光電変換装置１００である。撮像システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、撮像システム３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、撮像システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

撮像システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を撮像システム３００で撮像する。図９（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の撮像システムを示した。車両情報取得装置３２０が、撮像システム３００ないしは撮像装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

［第５実施形態］
本発明の第５実施形態による機器について、図１０を用いて説明する。図１０は、本実施形態による機器の概略構成を示すブロック図である。

図１０は、光電変換装置ＡＰＲを含む機器ＥＱＰを示す模式図である。光電変換装置ＡＰＲは、第１又は第２実施形態の光電変換装置１００の機能を備える。光電変換装置ＡＰＲの全部又は一部が、半導体デバイスＩＣである。本例の光電変換装置ＡＰＲは、例えば、イメージセンサやＡＦ（Auto Focus）センサ、測光センサ、測距センサとして用いることができる。半導体デバイスＩＣは、光電変換部を含む画素回路ＰＸＣが行列状に配列された画素エリアＰＸを有する。半導体デバイスＩＣは画素エリアＰＸの周囲に周辺エリアＰＲを有することができる。周辺エリアＰＲには画素回路以外の回路を配置することができる。

光電変換装置ＡＰＲは、複数の光電変換部が設けられた第１半導体チップと、周辺回路が設けられた第２半導体チップとを積層した構造（チップ積層構造）を有していてもよい。第２半導体チップにおける周辺回路は、ぞれぞれ、第１半導体チップの画素列に対応した列回路とすることができる。また、第２半導体チップにおける周辺回路は、それぞれ、第１半導体チップの画素あるいは画素ブロックに対応したマトリクス回路とすることもできる。第１半導体チップと第２半導体チップとの接続は、貫通電極（ＴＳＶ）、銅等の導電体の直接接合によるチップ間配線、チップ間のマイクロバンプによる接続、ワイヤボンディングによる接続などを採用することができる。

光電変換装置ＡＰＲは、半導体デバイスＩＣの他に、半導体デバイスＩＣを収容するパッケージＰＫＧを含みうる。パッケージＰＫＧは、半導体デバイスＩＣが固定された基体と、半導体デバイスＩＣに対向するガラス等の蓋体と、基体に設けられた端子と半導体デバイスＩＣに設けられた端子とを接続するボンディングワイヤやバンプ等の接続部材と、を含みうる。

機器ＥＱＰは、光学装置ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹ及び機械装置ＭＣＨＮのうちの少なくともいずれかを更に備えうる。光学装置ＯＰＴは、光電変換装置としての光電変換装置ＡＰＲに対応するものであり、例えばレンズやシャッター、ミラーである。制御装置ＣＴＲＬは、光電変換装置ＡＰＲを制御するものであり、例えばＡＳＩＣなどの半導体デバイスである。処理装置ＰＲＣＳは、光電変換装置ＡＰＲから出力された信号を処理するものであり、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成する。処理装置ＰＲＣＳは、ＣＰＵ（中央処理装置）やＡＳＩＣ（特定用途向け集積回路）などの半導体デバイスである。表示装置ＤＳＰＬは、光電変換装置ＡＰＲで得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置ＭＭＲＹは、光電変換装置ＡＰＲで得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置ＭＭＲＹは、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、或いは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。機械装置ＭＣＨＮは、モーターやエンジン等の可動部あるいは推進部を有する。機器ＥＱＰでは、光電変換装置ＡＰＲから出力された信号を表示装置ＤＳＰＬに表示したり、機器ＥＱＰが備える通信装置（不図示）によって外部に送信したりする。そのために、機器ＥＱＰは、光電変換装置ＡＰＲが有する記憶回路部や演算回路部とは別に、記憶装置ＭＭＲＹや処理装置ＰＲＣＳを更に備えることが好ましい。

図１０に示した機器ＥＱＰは、撮影機能を有する情報端末（例えばスマートフォンやウエアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器でありうる。カメラにおける機械装置ＭＣＨＮはズーミングや合焦、シャッター動作のために光学装置ＯＰＴの部品を駆動することができる。また、機器ＥＱＰは、車両や船舶、飛行体などの輸送機器（移動体）でありうる。また、機器ＥＱＰは、内視鏡やＣＴスキャナーなどの医療機器でありうる。また、機器ＥＱＰは、内視鏡やＣＴスキャナーなどの医療機器でありうる。

輸送機器における機械装置ＭＣＨＮは移動装置として用いられうる。輸送機器としての機器ＥＱＰは、光電変換装置ＡＰＲを輸送するものや、撮影機能により運転（操縦）の補助及び／又は自動化を行うものに好適である。運転（操縦）の補助及び／又は自動化のための処理装置ＰＲＣＳは、光電変換装置ＡＰＲで得られた情報に基づいて移動装置としての機械装置ＭＣＨＮを操作するための処理を行うことができる。

本実施形態による光電変換装置ＡＰＲは、その設計者、製造者、販売者、購入者及び／又は使用者に、高い価値を提供することができる。そのため、光電変換装置ＡＰＲを機器ＥＱＰに搭載すれば、機器ＥＱＰの価値も高めることができる。よって、機器ＥＱＰの製造、販売を行う上で、本実施形態の光電変換装置ＡＰＲの機器ＥＱＰへの搭載を決定することは、機器ＥＱＰの価値を高める上で有利である。

［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

また、図２に示した画素１２の回路構成は一例であり、適宜変更が可能である。例えば、各々の画素１２が備える光電変換素子の数は、少なくとも一方向の位相差を検出可能な構成であれば、必ずしも２つである必要はなく、３つ以上であってもよい。１つの画素１２を構成する複数の光電変換素子は、少なくとも２つの組が入射光学系の互いに異なる瞳領域を通過した光を受光するように構成されていればよい。この場合、複数の光電変換素子のうちの第１の数の光電変換素子で生成された電荷の量に応じた第１信号が上述のＡ信号に対応し得る。また、複数の光電変換素子のうちの第１の数より多い第２の数の光電変換素子で生成された電荷の量に応じた第２信号が上述の（Ａ＋Ｂ）信号に対応し得る。

また、画素１２は、必ずしも選択トランジスタＭ４を有する必要はない。また、ノードＦＤの容量値が切り替え可能に構成されていてもよい。

また、上記第３及び第４実施形態に示した撮像システムは、本発明の光電変換装置を適用しうる撮像システム例を示したものであり、本発明の光電変換装置を適用可能な撮像システムは図８及び図９（ａ）に示した構成に限定されるものではない。

本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１０…画素アレイ部
１２…画素
２０…垂直走査回路
３０…読み出し回路
４０…アナログ信号処理回路
５０…ＡＤ変換回路
６０…メモリ部
７０…水平走査回路
８０…デジタル信号処理回路
８２…信号出力回路
９０…タイミングジェネレータ
１００…光電変換装置

Claims (17)

1. 各々が複数の光電変換素子を含む複数の画素が複数の行及び複数の列をなすように配された画素アレイ部と、
   前記複数の画素を行単位で制御する制御回路と、を有し、
   前記複数の画素の各々は、前記複数の光電変換素子のうちの第１の数の光電変換素子で生成された電荷の量に応じた第１信号と、前記複数の光電変換素子のうちの前記第１の数より多い第２の数の光電変換素子で生成された電荷の量に応じた第２信号と、を出力可能に構成されており、
   前記制御回路は、
   前記複数の行のうちの第１の行に配された画素に対し、前記複数の光電変換素子のリセットを行う第１リセット動作と、前記第２信号を読み出す第１読み出し動作と、を実行し、
   前記複数の行のうちの第２の行に配された画素に対し、前記複数の光電変換素子のリセットを行う第２リセット動作と、前記第１信号を読み出す第２読み出し動作と、前記第２信号を読み出す第３読み出し動作と、を実行するように構成されており、
   前記第１リセット動作、前記第１読み出し動作、前記第２リセット動作、前記第２読み出し動作及び前記第３読み出し動作の各々は、同じ長さの連続する複数の期間のうちの一の期間の間に実行されるように構成されており、
   前記制御回路は、前記複数の期間のうち、前記第２リセット動作が行われる期間の１つ前の期間に、前記複数の行のうちのいずれかの行の画素に対し、前記複数の光電変換素子のリセットを行う第３リセット動作を実行するように構成されている
   ことを特徴とする光電変換装置。
2. 前記画素アレイ部は、行によって規定される領域であって、前記第１の行を含む第１領域と、前記第２の行を含む第２領域とを含み、
   前記制御回路は、前記複数の画素に対し、行単位で順次、リセット動作を行うリセット走査と、行単位で順次、読み出し動作を行う読み出し走査と、を実行するように構成されており、
   前記制御回路は、
   前記第１領域の行に配された画素に対し、前記第１リセット動作と、前記第１読み出し動作と、を実行し、
   前記第２領域の行に配された画素に対し、前記第２リセット動作と、前記第２読み出し動作と、前記第３読み出し動作と、を実行し、
   前記複数の行のうちのいずれかの行の画素に対し、前記第２リセット動作が行われる期間の１つ前の期間に、前記第３リセット動作を実行するように構成されている
   ことを特徴とする請求項１記載の光電変換装置。
3. 前記第１領域の行に配された前記画素から読み出される信号の数は、前記第２領域の行に配された前記画素から読み出される信号の数よりも少ない
   ことを特徴とする請求項２記載の光電変換装置。
4. 前記第３リセット動作が実施される期間に、他の行の画素において前記第１読み出し動作又は前記第３読み出し動作が実行される
   ことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
5. 前記第２の行は、前記第１の行のリセット動作の次にリセット動作が行われ、前記第１の行の読み出し動作の次に読み出し動作が行われる行であり、
   前記第１の行の前記第１リセット動作が行われる第１期間の次の第２期間に、前記第３リセット動作が行われ、
   前記第２期間の次の第３期間に、前記第２の行の前記第２リセット動作が行われ、
   前記第３期間よりも後の第４期間に、前記第１の行の前記第１読み出し動作が行われ、
   前記第４期間の次の第５期間に、前記第２の行の前記第２読み出し動作が行われ、
   前記第５期間の次の第６期間に、前記第２の行の前記第３読み出し動作が行われる
   ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
6. 前記第３リセット動作が行われる行は、前記第２リセット動作が行われる行と同じ行である
   ことを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
7. 前記第３リセット動作が行われる行は、前記第１読み出し動作、前記第２読み出し動作及び前記第３読み出し動作が行われない行である
   ことを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
8. 各々が複数の光電変換素子を含む複数の画素が複数の行及び複数の列をなすように配された画素アレイ部と、
   前記複数の画素を行単位で制御する制御回路と、を有し、
   前記複数の画素の各々は、前記複数の光電変換素子のうちの第１の数の光電変換素子で生成された電荷の量に応じた第１信号と、前記複数の光電変換素子のうちの前記第１の数より多い第２の数の光電変換素子で生成された電荷の量に応じた第２信号と、を出力可能に構成されており、
   前記画素アレイ部は、行によって規定される第１領域及び第２領域を有し、
   前記制御回路は、
   前記第１領域の行に配された画素に対し、前記複数の光電変換素子のリセットを行う第１リセット動作と、前記第２信号を読み出す第１読み出し動作と、を実行し、
   前記第２領域の行に配された画素に対し、前記複数の光電変換素子のリセットを行う第２リセット動作と、前記第１信号を読み出す第２読み出し動作と、前記第２信号を読み出す第３読み出し動作と、を実行するように構成されており、
   前記第１リセット動作、前記第１読み出し動作、前記第２リセット動作、前記第２読み出し動作及び前記第３読み出し動作の各々は、同じ長さの連続する複数の期間のうちの一の期間の間に実行されるように構成されており、
   前記制御回路は、前記複数の行の各々において前記第１読み出し動作又は前記第３読み出し動作が実行される期間に、他の行の画素に対し、前記複数の光電変換素子のリセットを行う第３リセット動作を実行するように構成されている
   ことを特徴とする光電変換装置。
9. 前記第１領域の行に配された前記画素から読み出される信号の数は、前記第２領域の行に配された前記画素から読み出される信号の数よりも少ない
   ことを特徴とする請求項８記載の光電変換装置。
10. 前記複数の画素の各々は、第１光電変換素子と、第２光電変換素子と、を含み
    前記第１信号は、前記第１光電変換素子で生成された電荷の量に応じた信号であり、
    前記第２信号は、前記第１光電変換素子及び前記第２光電変換素子で生成された電荷の量に応じた信号である
    ことを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
11. 前記複数の画素の各々は、前記複数の光電変換素子に対応して設けられた１つのマイクロレンズを有する
    ことを特徴とする請求項１乃至１０のいずれか１項に記載の光電変換装置。
12. 前記第１信号は焦点検出用の信号であり、
    前記第２信号は画像生成用の信号である
    ことを特徴とする請求項１乃至１１のいずれか１項に記載の光電変換装置。
13. 前記第１リセット動作においてリセットされる前記光電変換素子の数と、前記第２リセット動作においてリセットされる前記光電変換素子の数と、前記第３リセット動作においてリセットされる前記光電変換素子の数と、が同じである
    ことを特徴とする請求項１乃至１２のいずれか１項に記載の光電変換装置。
14. 各々が複数の光電変換素子を含む複数の画素が複数の行及び複数の列をなすように配された画素アレイ部を有し、前記複数の画素の各々が、前記複数の光電変換素子のうちの第１の数の光電変換素子で生成された電荷の量に応じた第１信号と、前記複数の光電変換素子のうちの前記第１の数より多い第２の数の光電変換素子で生成された電荷の量に応じた第２信号と、を出力可能に構成されており、前記画素アレイ部が、行によって規定される第１領域及び第２領域を有する光電変換装置の駆動方法であって、
    前記第１領域の行に配された画素に対し、前記複数の光電変換素子のリセットを行う第１リセット動作と、前記第２信号を読み出す第１読み出し動作と、を実行し、
    前記第２領域の行に配された画素に対し、前記複数の光電変換素子のリセットを行う第２リセット動作と、前記第１信号を読み出す第２読み出し動作と、前記第２信号を読み出す第３読み出し動作と、を実行する際に、
    前記第１リセット動作、前記第１読み出し動作、前記第２リセット動作、前記第２読み出し動作及び前記第３読み出し動作の各々は、同じ長さの連続する複数の期間のうちの一の期間の間に実行し、
    前記複数の行の各々の画素に対して前記第１読み出し動作又は前記第３読み出し動作を実行する期間に、他の行の画素に対し、前記複数の光電変換素子のリセットを行う第３リセット動作を実行する
    ことを特徴とする光電変換装置の駆動方法。
15. 請求項１乃至１３のいずれか１項に記載の光電変換装置と、
    前記光電変換装置から出力される信号を処理する信号処理装置と
    を有することを特徴とする撮像システム。
16. 移動体であって、
    請求項１乃至１３のいずれか１項に記載の光電変換装置と、
    前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
    前記距離情報に基づいて前記移動体を制御する制御手段と
    を有することを特徴とする移動体。
17. 請求項１乃至１３のいずれか１項に記載の光電変換装置と、
    前記光電変換装置に対応する光学装置、
    前記光電変換装置を制御する制御装置、
    前記光電変換装置から出力された信号を処理する処理装置、
    前記光電変換装置で得られた情報に基づいて制御される機械装置、
    前記光電変換装置で得られた情報を表示する表示装置、及び、
    前記光電変換装置で得られた情報を記憶する記憶装置、の少なくともいずれかと
    を備えることを特徴とする機器。

Images