JP2024073687A

JP2024073687A - 光電変換装置及び撮像システム

Info

Publication number: JP2024073687A
Application number: JP2022184524A
Authority: JP
Inventors: 秀央小林; 蒼長谷川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2022-11-18
Filing date: 2022-11-18
Publication date: 2024-05-30

Abstract

【課題】省電力化や補正の高精度化を実現しうる光電変換装置を提供する。
【解決手段】光電変換装置は、複数の画素を有する画素アレイ部と、画素アレイ部の複数の列の各々に対応して設けられ、対応する列の画素から出力される画素信号が各々に入力される複数の列回路と、複数の列回路に信号を供給する複数の信号線と、を有する。画素アレイ部は、光電変換部を有する画素が配されており光が入射する第１領域と、光電変換部を有しない画素が配されており遮光されている第２領域と、を有し、第１領域及び第２領域は列によって規定されている。複数の信号線は、第１領域の列に対応する列回路に接続されており第２領域の列に対応する列回路には接続されていない第１信号線と、第２領域の列に対応する列回路に接続されており第１領域の列に対応する列回路には接続されていない第２信号線と、を有する。
【選択図】図４

Description

本発明は、光電変換装置及び撮像システムに関する。

ＣＭＯＳイメージセンサなどの光電変換装置においては、画素の暗電流成分や電源ゆれなどに起因するノイズ成分を補正するための信号を取得するために、入射光の光量に応じた信号を出力する画素に加えて、遮光された画素（遮光画素）を設けることがある。特許文献１には、画素アレイ部に、光電変換部を有する画素が配置され光が入射する領域と、光電変換部を有する画素が配置され遮光されている領域と、光電変換部を有しない画素が配置され遮光されている領域と、を有する撮像装置が記載されている。

特開２０２０－０１７９１６号公報

特許文献１に記載の撮像装置によれば、画素の暗電流成分やその面内分布によって発生するシェーディングや電源ゆれなどに起因する筋ムラを低減することができる。しかしながら、特許文献１に記載の技術は、省電力化や補正の高精度化の観点からは必ずしも好ましいと言えない場合があった。

本発明の目的は、遮光画素の信号を用いてノイズ成分の補正を行う機能を備えた光電変換装置及び撮像システムにおいて、省電力化や補正の高精度化を実現するための技術を提供することにある。

本明細書の一開示によれば、複数の列をなすように配された複数の画素を有する画素アレイ部と、前記複数の列の各々に対応して設けられ、対応する列の画素から出力される画素信号が各々に入力される複数の列回路と、前記複数の列回路に信号を供給する複数の信号線と、を有し、前記画素アレイ部は、光電変換部を有する画素が配されており光が入射する第１領域と、光電変換部を有しない画素が配されており遮光されている第２領域と、を有し、前記第１領域及び前記第２領域は、列によって規定されており、前記複数の信号線は、前記第１領域の列に対応する列回路の各々に接続されており、前記第２領域の列に対応する列回路には接続されていない第１信号線と、前記第２領域の列に対応する列回路の各々に接続されており、前記第１領域の列に対応する列回路には接続されていない第２信号線と、を有する光電変換装置が提供される。

また、本明細書の他の一開示によれば、複数の列をなすように配された複数の画素を有する画素アレイ部と、前記複数の列の各々に対応して設けられ、対応する列の画素から出力される画素信号が各々に入力される複数の列回路と、前記複数の列回路に信号を供給する複数の信号線と、を有し、前記画素アレイ部は、光電変換部を有する画素が配されており光が入射する第１領域と、光電変換部を有しない画素が配されており遮光されている第２領域と、光電変換部を有する画素が配されており遮光されている第３領域と、を有し、前記第１領域、前記第２領域及び前記第３領域は、列によって規定されており、前記複数の信号線は、前記第３領域の列に対応する列回路の各々に接続されており、前記第２領域の列に対応する列回路には接続されていない第１信号線と、前記第２領域の列に対応する列回路の各々に接続されており、前記第３領域の列に対応する列回路には接続されていない第２信号線と、を有する光電変換装置が提供される。

本発明によれば、遮光画素の信号を用いてノイズ成分の補正を行う機能を備えた光電変換装置及び撮像システムにおいて、省電力化や補正の高精度化を実現することができる。

本発明の第１実施形態による光電変換装置の概略構成を示すブロック図である。本発明の第１実施形態による光電変換装置における画素の構成例を示す回路図（その１）である。本発明の第１実施形態による光電変換装置における画素の構成例を示す回路図（その２）である。本発明の第１実施形態による光電変換装置における列回路の構成例を示す回路図（その１）である。本発明の第１実施形態による光電変換装置における列回路の構成例を示す回路図（その２）である。本発明の第１実施形態による光電変換装置の構成例を示す模式図である。本発明の第２実施形態による光電変換装置における列回路の構成例を示す回路図である。本発明の第２実施形態による光電変換装置の駆動方法を示すタイミング図である。本発明の第３実施形態による光電変換装置における列回路の構成例を示す回路図である。本発明の第３実施形態による光電変換装置の駆動方法を示すタイミング図である。本発明の第４実施形態による光電変換装置における列回路の構成例を示す回路図である。本発明の第４実施形態による光電変換装置における切り替え部の構成例を示す回路図である。本発明の第４実施形態による光電変換装置の駆動方法を示すタイミング図である。本発明の第４実施形態の変形例による光電変換装置における列回路の構成例を示す回路図である。本発明の第５実施形態による光電変換装置における列回路の構成例を示す回路図である。本発明の第６実施形態による撮像システムの概略構成を示すブロック図である。本発明の第７実施形態による撮像システム及び移動体の構成例を示す図である。本発明の第８実施形態による機器の概略構成を示すブロック図である。

［第１実施形態］
本発明の第１実施形態による光電変換装置及びその駆動方法について、図１乃至図６を用いて説明する。図１は、本実施形態による光電変換装置の概略構成を示すブロック図である。図２及び図３は、本実施形態による光電変換装置における画素の構成例を示す回路図である。図４及び図５は、本実施形態による光電変換装置における列回路の構成例を示す回路図である。図６は、本実施形態による光電変換装置の構成例を示す模式図である。

本実施形態による光電変換装置１００は、図１に示すように、画素アレイ部１０と、垂直走査回路３０と、読み出し回路４０Ａ，４０Ｂと、参照信号生成回路４８Ａ，４８Ｂと、カウンタ回路５８Ａ，５８Ｂと、を有する。また、光電変換装置１００は、水平走査回路７０Ａ，７０Ｂと、出力回路８０Ａ，８０Ｂと、制御回路９０と、を更に有する。

画素アレイ部１０には、複数の行及び複数の列に渡って行列状に配された複数の画素１２，１４，１６が設けられている。画素アレイ部１０は、列によって規定される領域１０Ａ，１０Ｂ，１０Ｃを含む。なお、画素アレイ部１０を構成する行の数や、領域１０Ａ，１０Ｂ，１０Ｃの各々に含まれる列の数は、特に限定されるものではない。

領域１０Ａには複数の画素１２が、領域１０Ｂには複数の画素１４が、領域１０Ｃには複数の画素１６が、それぞれが配されている。画素１２は、フォトダイオード等の光電変換素子からなる光電変換部と、光電変換部から信号を読み出すための読み出し回路と、を含み、入射光の光量に応じた信号を出力する役割を有する。画素１４は、画素１２と同様、光電変換部及び読み出し回路を含むが、遮光されており、光電変換素子の暗電流に応じた信号を出力する役割を有する。画素１６は、画素１２，１４と同様の読み出し回路は有するが光電変換部は有さず、また、遮光されており、読み出し回路の構成素子に起因するノイズを含む信号を出力する役割を有する。なお、画素１４，１６は、厳密には画像を構成するための信号を生成するものではないが、画素１２と共通の回路要素を含むため、本明細書では便宜的に「画素」と呼ぶ。画素１２，１４，１６の具体的な構成については後述する。

画素アレイ部１０の各行には、第１の方向（図１において横方向）に延在して制御線１８が配されている。制御線１８の各々は、第１の方向に並ぶ画素１２，１４，１６にそれぞれ接続され、これら画素１２，１４，１６に共通の信号線をなしている。制御線１８の延在する第１の方向は、行方向或いは水平方向と呼ぶことがある。制御線１８は、垂直走査回路３０に接続されている。なお、各行の制御線１８は複数の信号線を含み得る。

画素アレイ部１０の各列には、第１の方向と交差する第２の方向（図１において縦方向）に延在して、垂直出力線２０Ａ又は垂直出力線２０Ｂが配されている。垂直出力線２０Ａと垂直出力線２０Ｂとは、各列に交互に配されている。例えば、垂直出力線２０Ａは奇数列に配され、垂直出力線２０Ｂは偶数列に配される。垂直出力線２０Ａ，２０Ｂの各々は、第２の方向に並ぶ画素１２、画素１４又は画素１６にそれぞれ接続され、これら画素１２、画素１４又は画素１６に共通の信号線をなしている。垂直出力線２０Ａ，２０Ｂの延在する第２の方向は、列方向或いは垂直方向と呼ぶことがある。垂直出力線２０Ａは、読み出し回路４０Ａに接続されている。垂直出力線２０Ｂは、読み出し回路４０Ｂに接続されている。

垂直走査回路３０は、制御回路９０からの制御信号を受け、画素１２，１４，１６を駆動するための制御信号を生成し、制御線１８を介して画素１２，１４，１６に出力する機能を備える制御回路である。垂直走査回路３０には、シフトレジスタやアドレスデコーダといった論理回路が用いられ得る。垂直走査回路３０は、各行の制御線１８に順次制御信号を出力し、画素アレイ部１０の画素１２，１４，１６を行単位で順次駆動する。行単位で画素１２，１４，１６から読み出された信号は、画素アレイ部１０の各列に配された垂直出力線２０Ａ又は垂直出力線２０Ｂを介して読み出し回路４０Ａ又は読み出し回路４０Ｂに入力される。

読み出し回路４０Ａは、垂直出力線２０Ａが配された列の数に対応する複数の列回路４２を有する。読み出し回路４０Ａを構成する複数の列回路４２は、図１では、領域１０Ａの列に対応するものを列回路４２Ａ、領域１０Ｂの列に対応するものを列回路４２Ｂ、領域１０Ｃに対応するものを列回路４２Ｃの符号でそれぞれ表している。読み出し回路４０Ａの列回路４２Ａ，４２Ｂ，４２Ｃは、対応する列の垂直出力線２０Ａに接続されている。同様に、読み出し回路４０Ｂは、垂直出力線２０Ｂが配された列の数に対応する複数の列回路４２を有する。読み出し回路４０Ｂを構成する複数の列回路４２は、図１では、領域１０Ａの列に対応するものを列回路４２Ａ、領域１０Ｂの列に対応するものを列回路４２Ｂ、領域１０Ｃに対応するものを列回路４２Ｃの符号でそれぞれ表している。読み出し回路４０Ｂの列回路４２Ａ，４２Ｂ，４２Ｃは、対応する列の垂直出力線２０Ｂに接続されている。

列回路４２Ａは、対応する列の画素１２から読み出された画素信号に対して所定の処理を実施する処理回路である。列回路４２Ｂは、対応する列の画素１４から読み出された画素信号に対して所定の処理を実施する処理回路である。列回路４２Ｃは、対応する列の画素１６から読み出された画素信号に対して所定の処理を実施する処理回路である。列回路４２Ａ，４２Ｂ，４２Ｃが実施する処理としては、例えば、増幅処理、アナログ・デジタル変換（ＡＤ変換）等の信号処理が挙げられる。列回路４２Ａ，４２Ｂ，４２Ｃは、処理後の画素信号を保持するための信号保持回路（メモリ）を有する。なお、以下の説明において列回路４２Ａ，４２Ｂ，４２Ｃについて共通の説明をするときは、Ａ，Ｂ，Ｃの区別を省略し、列回路４２と表記することがある。

参照信号生成回路４８Ａは、読み出し回路４０Ａに接続されている。参照信号生成回路４８Ａは、制御回路９０からの制御信号を受け、ＡＤ変換に用いるための参照信号を生成し、読み出し回路４０Ａに出力する機能を備える。同様に、参照信号生成回路４８Ｂは、読み出し回路４０Ｂに接続されている。参照信号生成回路４８Ｂは、制御回路９０からの制御信号を受け、ＡＤ変換に用いるための参照信号を生成し、読み出し回路４０Ｂに出力する機能を備える。

ＡＤ変換に用いるための参照信号は、画素信号のレンジに応じた所定の振幅を有し、時間の経過とともに信号レベルが変化する信号であり得る。参照信号は、特に限定されるものではないが、例えば、時間の経過とともに信号レベルが単調増加し又は単調減少するランプ信号を適用可能である。なお、信号レベルの変化は、必ずしも連続的である必要はなく、ステップ状であってもよい。また、信号レベルの変化は、必ずしも時間に対して線型的である必要はなく、時間に対して曲線的（例えば、正弦波や余弦波）であってもよい。

カウンタ回路５８Ａは、読み出し回路４０Ａに接続されている。カウンタ回路５８Ａは、制御回路９０からの制御信号に応じてカウント動作を行い、そのカウント値を示すカウント信号を読み出し回路４０Ａへと出力する機能を備える。カウンタ回路５８Ａは、参照信号生成回路４８Ａから供給される参照信号の信号レベルの変化が開始するタイミングに同期してカウント動作を開始する。同様に、カウンタ回路５８Ｂは、読み出し回路４０Ｂに接続されている。カウンタ回路５８Ｂは、制御回路９０からの制御信号に応じてカウント動作を行い、そのカウント値示すカウント信号を読み出し回路４０Ｂへと出力する機能を備える。カウンタ回路５８Ｂは、参照信号生成回路４８Ｂから供給される参照信号の信号レベルの変化が開始するタイミングに同期してカウント動作を開始する。

水平走査回路７０Ａは、制御回路９０からの制御信号を受け、読み出し回路４０Ａの列回路４２Ａ，４２Ｂ，４２Ｃから画素信号を読み出すための制御信号を生成し、読み出し回路４０Ａに出力する機能を備える制御回路である。水平走査回路７０Ａは、読み出し回路４０Ａの列回路４２Ａ，４２Ｂ，４２Ｃを順次走査し、各々に保持されている画素信号を、水平出力線７２Ａを介して順次出力回路８０Ａへと出力させる。同様に、水平走査回路７０Ｂは、制御回路９０からの制御信号を受け、読み出し回路４０Ｂの列回路４２Ａ，４２Ｂ，４２Ｃから画素信号を読み出すための制御信号を生成し、読み出し回路４０Ｂに出力する機能を備える制御部である。水平走査回路７０Ｂは、読み出し回路４０Ｂの列回路４２Ａ，４２Ｂ，４２Ｃを順次走査し、各々に保持されている画素信号を、水平出力線７２Ｂを介して順次出力回路８０Ｂへと出力させる。水平走査回路７０Ａ，７０Ｂには、シフトレジスタやアドレスデコーダといった論理回路が用いられ得る。

出力回路８０Ａは、バッファアンプや差動増幅器などから構成され、水平走査回路７０Ａによって選択された列の画素信号に対して所定の信号処理を実行し、処理後の画素データを出力する処理回路である。同様に、出力回路８０Ｂは、バッファアンプや差動増幅器などから構成され、水平走査回路７０Ｂによって選択された列の画素信号に対して所定の信号処理を実行し、処理後の画素データを出力する処理回路である。出力回路８０Ａ，８０Ｂが行う信号処理としては、例えば、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）による補正処理、増幅処理などが挙げられる。

制御回路９０は、垂直走査回路３０、読み出し回路４０Ａ，４０Ｂ、参照信号生成回路４８Ａ，４８Ｂ、カウンタ回路５８Ａ，５８Ｂ、水平走査回路７０Ａ，７０Ｂの動作を制御する制御信号を生成し、各機能ブロックに出力するための制御回路である。なお、垂直走査回路３０、読み出し回路４０Ａ，４０Ｂ、参照信号生成回路４８Ａ，４８Ｂ、カウンタ回路５８Ａ，５８Ｂ、水平走査回路７０Ａ，７０Ｂの動作を制御する制御信号の少なくとも一部は、光電変換装置１００の外部から供給してもよい。

なお、図１には、読み出し回路４０Ａ、水平走査回路７０Ａ、出力回路８０Ａ等を含む読み出し回路ブロックと、読み出し回路４０Ｂ、水平走査回路７０Ｂ、出力回路８０Ｂ等を含む読み出し回路ブロックと、の２つの読み出し回路ブロックを設けた例を示している。しかしながら、読み出し回路ブロックは、必ずしも２つである必要はなく、１つであってもよい。

画素アレイ部１０を構成する画素１２及び画素１４の各々は、例えば図２に示すように、光電変換素子ＰＤと、転送トランジスタＭ１と、リセットトランジスタＭ２と、増幅トランジスタＭ３と、選択トランジスタＭ４と、により構成され得る。画素１４は、図示しない遮光層によって遮光されているほかは、画素１２と同様である。

光電変換素子ＰＤは、例えばフォトダイオードであり、アノードが基準電圧ノードに接続され、カソードが転送トランジスタＭ１のソースに接続されている。転送トランジスタＭ１のドレインは、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１のドレイン、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートが接続されるノードＦＤは、いわゆる浮遊拡散（フローティングディフュージョン）部である。浮遊拡散部は、容量成分（浮遊拡散容量）を含み、電荷保持部としての機能を備える。浮遊拡散容量には、ｐｎ接合容量や配線容量などが含まれ得る。リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ３のドレインは、電源電圧（電圧ＶＤＤ）が供給されるノードに接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。選択トランジスタＭ４のソースは、垂直出力線２０Ａ（又は垂直出力線２０Ｂ）に接続されている。

図２の画素構成の場合、各行の制御線１８は、転送トランジスタＭ１のゲート、リセットトランジスタＭ２のゲート及び選択トランジスタＭ４のゲートに接続された３本の信号線を含む。転送トランジスタＭ１のゲートには、垂直走査回路３０から制御信号ＰＴＸが供給される。リセットトランジスタＭ２のゲートには、垂直走査回路３０から制御信号ＰＲＥＳが供給される。選択トランジスタＭ４のゲートには、垂直走査回路３０から制御信号ＰＳＥＬが供給される。各トランジスタがＮ型ＭＯＳトランジスタで構成される場合、垂直走査回路３０からハイレベルの制御信号が供給されると対応するトランジスタがオンになる。また、垂直走査回路３０からローレベルの制御信号が供給されると対応するトランジスタがオフになる。

なお、本実施形態では、光入射によって光電変換素子ＰＤで生成される電子正孔対のうち、電子を信号電荷として用いる場合を想定して説明を行う。信号電荷として電子を用いる場合、画素１２，１４を構成する各トランジスタは、Ｎ型ＭＯＳトランジスタによって構成され得る。ただし、信号電荷は電子に限られるものではなく、正孔を信号電荷として用いてもよい。信号電荷として正孔を用いる場合、各トランジスタの導電型は、本実施形態で説明するものとは逆導電型となる。また、ＭＯＳトランジスタのソース及びドレインの呼称はトランジスタの導電型や着目する機能によって異なることがある。本実施形態において使用するソース及びドレインの名称の一部又は全部は、逆の名称で呼ばれることもある。

光電変換素子ＰＤは、入射光をその光量に応じた量の電荷に変換（光電変換）し、生じた電荷を蓄積する。転送トランジスタＭ１は、オンになることにより光電変換素子ＰＤが保持する電荷をノードＦＤに転送する。光電変換素子ＰＤから転送された電荷は、ノードＦＤの容量（浮遊拡散容量）に保持される。その結果、ノードＦＤは、浮遊拡散容量による電荷電圧変換によって、光電変換素子ＰＤから転送された電荷の量に応じた電位となる。

選択トランジスタＭ４は、オンになることにより増幅トランジスタＭ３を垂直出力線２０Ａ（又は垂直出力線２０Ｂ）に接続する。増幅トランジスタＭ３は、ドレインに電圧ＶＤＤが供給され、ソースに選択トランジスタＭ４を介して不図示の電流源（後述する電流源４４）からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより増幅トランジスタＭ３は、ノードＦＤの電圧に基づく信号を、選択トランジスタＭ４を介して垂直出力線２０Ａ（又は垂直出力線２０Ｂ）に出力する。この意味で、増幅トランジスタＭ３及び選択トランジスタＭ４は、ノードＦＤに保持された電荷の量に応じた画素信号を出力する出力部である。

リセットトランジスタＭ２は、電荷保持部としてのノードＦＤをリセットするための電圧（電圧ＶＤＤ）のＦＤノードへの供給を制御する機能を備える。リセットトランジスタＭ２は、オンになることによりノードＦＤを電圧ＶＤＤに応じた電圧にリセットする。

画素１４は、前述のように、光電変換素子ＰＤが遮光された遮光画素である。画素１４は遮光されているが、光電変換素子ＰＤを有していることにより、その出力信号から光電変換素子ＰＤの暗電流成分を取得することが可能である。したがって、画素１４の出力信号を用いて画素１２の出力信号を補正することにより、画素１２の出力信号から暗電流成分を除去することが可能である。

画素アレイ部１０を構成する画素１６の各々は、例えば図３に示すように、転送トランジスタＭ１と、リセットトランジスタＭ２と、増幅トランジスタＭ３と、選択トランジスタＭ４と、により構成され得る。画素１６におけるこれら構成要素間の接続は、画素１２，１４と同様である。転送トランジスタＭ１のソースは、フローティング或いは所定の電圧ノードに対して接続可能に構成され得る。画素１６は、光電変換素子ＰＤを有していない点で、画素１２及び画素１４とは異なっている。また、画素１６は、図示しない遮光層によって遮光されている点で、画素１２と異なっており、画素１４と同様である。

画素１６は光電変換素子ＰＤを有していないため、画素１６からは光電変換素子ＰＤの暗電流成分を取得することはできない。しかしながら、光電変換素子ＰＤを有していないことで、特異的に暗電流成分が大きい画素（ホワイトスポット画素）の影響を受けることはなく、暗電流以外のノイズ成分の補正信号を高精度で得ることができるというメリットがある。例えば、リセットトランジスタＭ２及び増幅トランジスタＭ３のドレインに供給される電源電圧（電圧ＶＤＤ）には、電源電圧を生成する素子に起因する電源ノイズが含まれ得る。この電源ノイズが寄生容量（例えば、増幅トランジスタＭ３のゲート－ドレイン間容量）を介してノードＦＤにカップリングすると、取得画像に横筋状に重畳するノイズが生じることがある。この横筋状のノイズ成分を画素１６で検出し、画素１６の出力信号を用いて画素１２の出力信号を補正することで、横筋状のノイズを低減することが可能となる。

読み出し回路４０Ａを構成する列回路４２Ａ，４２Ｂ，４２Ｃの各々は、例えば図４に示すように、電流源４４と、比較回路５４と、メモリ６２Ｗ，６２Ｒと、により構成され得る。比較回路５４は、比較対象となる２つの信号が入力される２つの入力ノード（非反転入力ノード（＋）及び反転入力ノード（－））と、比較結果を示す信号が出力される１つの出力ノードと、を有し、例えば差動増幅回路によって構成され得る。メモリ６２Ｗは、２つの入力ノードと１つの出力ノードとを有する。メモリ６２Ｒは、２つの入力ノードと１つの出力ノードとを有する。

垂直出力線２０Ａは、対応する列の列回路４２の電流源４４と比較回路５４の一方の入力ノード（反転入力ノード）とに接続されている。電流源４４は、画素１２，１４，１６の増幅トランジスタＭ３の負荷電流源としての役割を有する。比較回路５４の当該一方の入力ノードには、垂直出力線２０Ａから信号ＶＯＵＴが入力される。比較回路５４の他方の入力ノード（非反転入力ノード）は、参照信号線５０に接続されている。比較回路５４の当該他方の入力ノードには、参照信号生成回路４８Ａから参照信号線５０を介して参照信号ＶＲＡＭＰが入力される。

メモリ６２Ｗの一方の入力ノードは、比較回路５４の出力ノードに接続されている。メモリ６２Ｗの他方の入力ノードは、カウント信号線６０に接続されている。メモリ６２Ｗの他方の入力ノードには、カウンタ回路５８Ａからカウント信号線６０を介してカウント信号ＣＯＵＮＴが入力される。メモリ６２Ｒの一方の入力ノードは、メモリ６２Ｗの出力ノードに接続されている。メモリ６２Ｒの他方の入力ノードは、水平走査回路７０Ａに接続されている。メモリ６２Ｒの出力ノードは、水平出力線７２Ａに接続されている。

比較回路５４は、垂直出力線２０Ａから供給される信号ＶＯＵＴのレベルと、参照信号線５０から供給される参照信号ＶＲＡＭＰのレベルとを比較し、比較の結果に応じた信号を出力する。例えば、比較回路５４は、参照信号ＶＲＡＭＰのレベルが信号ＶＯＵＴのレベルよりも低いときにはハイレベルの信号を出力する。また、比較回路５４は、参照信号ＶＲＡＭＰのレベルが信号ＶＯＵＴのレベルよりも高いときにはローレベルの信号を出力する。なお、入力信号の大小関係と出力信号のレベルとの関係は逆であってもよい。

メモリ６２Ｗは、比較回路５４の出力ノードのレベルが反転したタイミングにおいてカウンタ回路５８Ａから供給されているカウント信号ＣＯＵＮＴで示されるカウント値を、画素信号のデジタルデータとして保持する。メモリ６２Ｒは、メモリ６２Ｗから転送される画素信号のデジタルデータを保持する。メモリ６２Ｒに保持されたデジタルデータは、水平走査回路７０Ａから供給される制御信号に応じて、列毎に順次、水平出力線７２Ａを介して出力回路８０Ａへと転送される。メモリ６２Ｗの後段にメモリ６２Ｒを設けることで、出力回路８０Ａへの転送動作と並行してＡＤ変換動作を実施することが可能となる。

なお、カウンタ回路５８Ａを設ける換わりに、列回路４２のメモリ６２Ｗがカウンタ回路の機能を備えていてもよい。この場合、各列の列回路４２のメモリ６２Ｗが、制御回路９０から出力される共通のクロック信号を受信し、クロック信号のパルスを計数する。比較回路５４の出力信号のレベルが反転したタイミングにおける計数値が、メモリ６２Ｗが保持するデジタルデータとなる。

読み出し回路４０Ｂの列回路４２Ａ，４２Ｂ，４２Ｃは、読み出し回路４０Ａの列回路４２Ａ，４２Ｂ，４２Ｃが配された列とは異なる列に配されている他は読み出し回路４０Ａの列回路４２Ａ，４２Ｂ，４２Ｃと同じであるため、説明は省略する。以後、読み出し回路４０Ａの列回路４２Ａ，４２Ｂ，４２Ｃに着目して説明を行うが、読み出し回路４０Ｂの列回路４２Ａ，４２Ｂ，４２Ｃについても同じである。また、以下の説明において読み出し回路４０Ａ，４０Ｂ、参照信号生成回路４８Ａ，４８Ｂ等について共通の説明をするときは、Ａ，Ｂの区別を省略し、読み出し回路４０、参照信号生成回路４８等と表記することがある。

ここで、本実施形態による光電変換装置においては、図４に示すように、列回路４２Ａの比較回路５４と、列回路４２Ｂの比較回路５４と、列回路４２Ｃの比較回路５４とに、互いに異なる制御線が配されている。すなわち、領域１０Ａに対応する各列の列回路４２Ａには、制御回路９０から制御線５２を介して制御信号ｐｗｒ１が供給される。領域１０Ｂに対応する各列の列回路４２Ｂには、制御回路９０から制御線５２を介して制御信号ｐｗｒ２が供給される。領域１０Ｃに対応する各列の列回路４２Ｃには、制御回路９０から制御線５２を介して制御信号ｐｗｒ３が供給される。

制御信号ｐｗｒ１，ｐｗｒ２，ｐｗｒ３は、例えば、比較回路５４の電流経路の導通と遮断とを行う不図示のスイッチを制御するための制御信号であり得る。例えば、比較回路５４が差動増幅回路で構成される場合、制御信号ｐｗｒ１，ｐｗｒ２，ｐｗｒ３は、テイル電流源の導通と遮断とを行うスイッチの制御信号や、テイル電流源に流れる電流値を制御する制御信号であり得る。

列回路４２Ａ，４２Ｂ，４２Ｃの比較回路５４をこのように構成することで、状況に応じて読み出し回路４０の動作を最適化することが可能である。例えば、画素１６の出力信号を用いた横筋ノイズ補正を行わない場合には、列回路４２Ａ，４２Ｂの比較回路５４の消費電流は下げず、列回路４２Ｃの比較回路５４の消費電流を下げた状態とすることで、省電力化を行うことが可能である。また、高画質を重視する場合には、画素１４，１６の出力信号を用いた補正処理を実施するために、列回路４２Ａの比較回路５４に加え、列回路４２Ｂ，４２Ｃの比較回路５４を動作状態とすることが可能である。また、低電力を重視する場合には、列回路４２Ａの比較回路５４の消費電流はそのままに、列回路４２Ｂ，４２Ｃの比較回路５４は消費電流を下げた状態とすることが可能である。また、低電力を重視するが、蓄積時間が長く暗電流成分が大きくなる場合には、列回路４２Ａ，４２Ｂの比較回路５４の消費電流はそのままに、列回路４２Ｃの比較回路５４は消費電流を下げた状態とすることが可能である。

なお、図４の構成例では列回路４２Ａ，４２Ｂ，４２Ｃの比較回路５４に互いに異なる制御線を配しているが、例えば図５に示すように、列回路４２Ａ，４２Ｂの比較回路５４と列回路４２Ｃの比較回路５４とに互いに異なる制御線を配してもよい。例えば、領域１０Ａ，１０Ｂに対応する各列の列回路４２Ａ，４２Ｂには、制御回路９０から制御線５２を介して制御信号ｐｗｒ１を供給する。領域１０Ｃに対応する各列の列回路４２Ｃには、制御回路９０から制御線５２を介して制御信号ｐｗｒ２を供給する。

図５の構成例の場合、図４の構成例の場合と比較して動作のバリエーションは減るが、列回路４２Ｃの比較回路５４を低消費電流状態とすることで省電力化が可能である。図５の構成例には、図４の構成例と比較して、比較回路５４に制御信号を供給する信号線の数を減らすことができるというメリットがある。

本実施形態の光電変換装置１００は、１つの基板の上に上述した総ての回路ブロックを配置する構成としてもよいし、複数の基板を積層した積層型として各基板に回路ブロックを作り分ける構成としてもよい。

図６（ａ）は、画素アレイ部１０を配置した画素基板１１０と、その他の回路ブロックを配置した回路基板１２０とを積層した場合の模式図である。画素基板１１０と回路基板１２０とを別々の基板に配置することで、画素アレイ部１０の面積を犠牲にすることなく光電変換装置１００の小型化を図ることが可能となる。

図６（ｂ）は、画素アレイ部１０を配置した画素基板１１０と、その他の回路ブロックを配置した回路基板１２０，１３０とを積層した場合の模式図である。この場合にも、画素アレイ部１０の面積を犠牲にすることなく光電変換装置１００の小型化を図ることが可能となる。

なお、１つの機能ブロックを構成する回路要素は、必ずしも同じ基板に配置する必要はなく、別々の基板に配置してもよい。

このように、本実施形態によれば、遮光画素の信号を用いてノイズ成分の補正を行う機能を備えた光電変換装置において、省電力化や補正の高精度化を実現することができる。

［第２実施形態］
本発明の第２実施形態による光電変換装置及びその駆動方法について、図７及び図８を用いて説明する。第１実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図７は、本実施形態による光電変換装置における列回路の構成例を示す回路図である。図８は、本実施形態による光電変換装置の駆動方法を示すタイミング図である。

本実施形態による光電変換装置は、列回路４２Ａ，４２Ｂ，４２Ｃの構成が異なるほかは、第１実施形態による光電変換装置と同様である。本実施形態では、第１実施形態の光電変換装置と異なる点を中心に説明し、第１実施形態の光電変換装置と同様の部分については適宜説明を省略する。

本実施形態による光電変換装置は、列回路４２Ａ，４２Ｂの比較回路５４に入力される参照信号と、列回路４２Ｃの比較回路５４に入力される参照信号とが異なっている。すなわち、列回路４２Ａ，４２Ｂの比較回路５４には参照信号生成回路４８から参照信号線５０Ｈを介して参照信号ＶＲＡＭＰＨが入力され、列回路４２Ｃの比較回路５４には参照信号生成回路４８から参照信号線５０Ｌを介して参照信号ＶＲＡＭＰＬが入力される。参照信号ＶＲＡＭＰＨと参照信号ＶＲＡＭＰＬとは、時間に対する信号レベルの変化の割合が異なっている。具体的には、参照信号ＶＲＡＭＰＨは、時間に対する信号レベルの変化の割合が参照信号ＶＲＡＭＰＬよりも大きい。別の言い方をすれば、参照信号ＶＲＡＭＰＨの振幅は、参照信号ＶＲＡＭＰＬの振幅よりも大きい。例えば、参照信号ＶＲＡＭＰＨ，ＶＲＡＭＰＬがランプ信号の場合、参照信号ＶＲＡＭＰＨのスロープは参照信号ＶＲＡＭＰＬのスロープよりも大きくなる。光電変換装置をこのように構成することで、画素１６の出力信号を高精度でＡＤ変換することができ、画素１６の出力信号を用いた横筋ノイズ補正をより高精度で行うことが可能となる。

次に、本実施形態による光電変換装置の動作について、図８を用いてより具体的に説明する。図８のタイミング図には、制御信号ＰＴＸ，ＰＲＥＳ、参照信号ＶＲＡＭＰＨ，ＶＲＡＭＬ、画素１２に接続される垂直出力線２０Ａの電圧（電圧ＶＯＵＴＡ）及び画素１６に接続される垂直出力線２０Ａの電圧（電圧ＶＯＵＴＣ）の波形を示している。

まず、画素１２から垂直出力線２０Ａに出力される信号（電圧ＶＯＵＴＡ）のＡＤ変換動作について説明する。なお、画素１４から垂直出力線２０Ａに出力される信号（電圧ＶＯＵＴＢ）のＡＤ変換動作は、画素１２から垂直出力線２０Ａに出力される信号（電圧ＶＯＵＴＡ）のＡＤ変換動作と同じである。

時刻ｔ０の直前において、読み出し対象の行の制御信号ＰＳＥＬ（図示せず）はハイレベルであるものとする。これにより、当該行に属する画素１２の選択トランジスタＭ４はオンになっており、これら画素１２の各々は対応する列の垂直出力線２０Ａに画素信号を出力できる状態である。また、時刻ｔ０の直前において、読み出し対象の行の制御信号ＰＴＸ，ＰＲＥＳはローレベルであり、参照信号ＶＲＡＭＰは所定の基準電圧であるものとする。

時刻ｔ０から時刻ｔ１の期間において、垂直走査回路３０は、読み出し対象の行の制御信号ＰＲＥＳをハイレベルに制御する。これにより、当該行に属する画素１２のリセットトランジスタＭ２がオンになり、ノードＦＤが電圧ＶＤＤに応じた電圧にリセットされる。画素１２に接続される垂直出力線２０Ａには、ノードＦＤのリセット電圧に応じた電圧ＶＯＵＴＡ（画素１２のリセットレベルの画素信号）が出力される。

続く時刻ｔ２において、参照信号生成回路４８Ａは、参照信号ＶＲＡＭＰＨの電圧を時間の経過と共に変化するスロープ動作を開始する。また、カウンタ回路５８Ａは、スロープ動作の開始と同時にカウントアップを開始し、カウント値を示すカウント信号ＣＯＵＮＴを各列の列回路４２Ａにカウント信号線６０を介して出力する。

列回路４２Ａの比較回路５４は、電圧ＶＯＵＴＡのレベルと参照信号ＶＲＡＭＰＨのレベルとの比較動作を行う。そして、比較回路５４の出力信号のレベルは、電圧ＶＯＵＴＡのレベルと参照信号ＶＲＡＭＰＨのレベルとの大小関係が変化したタイミング、例えば図８における時刻ｔ３において反転する。

列回路４２Ａのメモリ６２Ｗは、比較回路５４の出力信号のレベルが反転したタイミングにカウンタ回路５８Ａから出力されているカウント信号ＣＯＵＮＴが示すカウント値を、画素１２のリセットレベルの画素信号のデジタルデータとして保持する。このようにして、画素１２のリセットレベルの画素信号に対するＡＤ変換が行われる。メモリ６２Ｗに保持されたデジタルデータは、メモリ６２Ｒに転送された後、水平走査回路７０Ａからの制御信号に応じて出力回路８０Ａに転送される。

続く時刻ｔ４において、参照信号生成回路４８Ａは、参照信号ＶＲＡＭＰＨを基準電圧のレベルにリセットする。

続く時刻ｔ５から時刻ｔ６の期間において、垂直走査回路３０は、読み出し対象の行の制御信号ＰＴＸをハイレベルに制御する。これにより、当該行に属する画素１２の転送トランジスタＭ１がオンになり、所定の露光期間の間に光電変換素子ＰＤに蓄積された電荷がノードＦＤに転送される。これにより、ノードＦＤの電圧は光電変換素子ＰＤから転送された電荷の量に応じて低下し、垂直出力線２０Ａの電圧ＶＯＵＴＡも低下する。垂直出力線２０Ａには、ノードＦＤの電圧に応じた電圧ＶＯＵＴＡ（画素１２の光信号レベルの画素信号）が出力される。

続く時刻ｔ７において、参照信号生成回路４８Ａは、参照信号ＶＲＡＭＰＨの電圧を時間の経過と共に変化するスロープ動作を開始する。また、カウンタ回路５８Ａは、カウント信号線６０を介して出力する。

の開始と同時にカウントアップを開始し、カウント値を示すカウント信号ＣＯＵＮＴを各列の列回路４２Ａにカウント信号
列回路４２Ａの比較回路５４は、電圧ＶＯＵＴＡのレベルと参照信号ＶＲＡＭＰＨのレベルとの比較動作を行う。そして、比較回路５４の出力信号のレベルは、電圧ＶＯＵＴＡのレベルと参照信号ＶＲＡＭＰＨのレベルとの大小関係が変化したタイミング、例えば図８における時刻ｔ９において反転する。

列回路４２Ａのメモリ６２Ｗは、比較回路５４の出力信号のレベルが反転したタイミングにカウンタ回路５８Ａから出力されているカウント信号ＣＯＵＮＴが示すカウント値を、画素１２の光信号レベルの画素信号のデジタルデータとして保持する。このようにして、画素１２の光信号レベルの画素信号に対するＡＤ変換が行われる。メモリ６２Ｗに保持されたデジタルデータは、メモリ６２Ｒに転送された後、水平走査回路７０Ａからの制御信号に応じて出力回路８０Ａに転送される。

このようにして取得された画素信号のデジタルデータに対しては、後段の出力回路８０ＡにおいてデジタルＣＤＳ（相関二重サンプリング：Correlated Double Sampling）による補正処理が施される。デジタルＣＤＳによる補正処理では、光信号レベルの画素信号のデジタルデータからリセットレベルの画素信号のデジタルデータを差し引き、光信号レベルの画素信号に重畳するノイズ成分を除去する。

次に、画素１６から垂直出力線２０Ａに出力される信号（電圧ＶＯＵＴＣ）のＡＤ変換動作について、電圧ＶＯＵＴＡのＡＤ変換動作との違いを説明する。

画素１６は光電変換素子ＰＤを有していないため、時刻ｔ５から時刻ｔ６において制御信号ＰＴＸがハイレベルになった後も、垂直出力線２０Ａの信号レベルはほぼ変化しない。このため、垂直出力線２０Ａの信号をＡＤ変換するために用いる参照信号ＶＲＡＭＰＬのスロープは、図８に示すように、参照信号ＶＲＡＭＰＨのスロープよりも小さくすることが可能である。これにより、１ＬＳＢ当たりの電圧値を小さくし、より高精度のＡＤ変換を行うことが可能となる。したがって、本実施形態の構成を用いて画素１６の出力信号を用いた横筋ノイズ補正を行うことにより、より高精度の横筋ノイズ補正を行うことができる。

このように、本実施形態によれば、遮光画素の信号を用いてノイズ成分の補正を行う機能を備えた光電変換装置において、補正精度を向上し、良質の画像を取得することができる。

［第３実施形態］
本発明の第３実施形態による光電変換装置及びその駆動方法について、図９及び図１０を用いて説明する。第１又は第２実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図９は、本実施形態による光電変換装置における列回路の構成例を示す回路図である。図１０は、本実施形態による光電変換装置の駆動方法を示すタイミング図である。

本実施形態による光電変換装置は、列回路４２Ａ，４２Ｂ，４２Ｃの構成が異なるほかは、第１又は第２実施形態による光電変換装置と同様である。本実施形態では、第１実施形態の光電変換装置と異なる点を中心に説明し、第１実施形態の光電変換装置と同様の部分については適宜説明を省略する。

本実施形態による光電変換装置の列回路４２Ａ，４２Ｂ，４２Ｃの各々は、図９に示すように、電流源４４と、比較回路５４と、メモリ６２Ｗ，６２Ｒとに加え、容量Ｃ１，Ｃ２と、スイッチＳＷ１，ＳＷ２とを更に有している。また、比較回路５４は、例えば差動増幅回路によって構成され、非反転入力ノード（＋）と、反転入力ノード（－）と、非反転出力ノード（＋）と、反転出力ノード（－）と、を有している。

各列の垂直出力線２０Ａは、対応する列回路４２の電流源４４と容量Ｃ１の一方の電極とに接続されている。比較回路５４の反転入力ノードは、容量Ｃ１の他方の電極に接続されている。比較回路５４の反転入力ノードには、垂直出力線２０Ａから容量Ｃ１を介して信号ＶＯＵＴが入力される。参照信号線５０は、容量Ｃ２の一方の電極に接続されている。比較回路５４の非反転入力ノードは、容量Ｃ２の他方の電極に接続されている。比較回路５４の非反転入力ノードには、参照信号線５０から容量Ｃ２を介して参照信号ＶＲＡＭＰが入力される。比較回路５４の反転入力ノードと非反転出力ノードとの間には、スイッチＳＷ１が接続されている。比較回路５４の非反転入力ノードと反転出力ノードとの間には、スイッチＳＷ２が接続されている。比較回路５４の非反転出力ノードは、メモリ６２Ｗに接続されている。

列回路４２Ａ，４２ＢのスイッチＳＷ１，ＳＷ２は、制御回路９０からクランプ制御線５６を介して供給される制御信号ＡＺ１により制御されるスイッチである。列回路４２ＣのスイッチＳＷ１，ＳＷ２は、制御回路９０からクランプ制御線５６を介して供給される制御信号ＡＺ２により制御されるスイッチである。スイッチＳＷ１，ＳＷ２は、比較回路５４の閾値電圧をリセットするリセット動作を制御するためのスイッチである。

比較回路５４は、垂直出力線２０Ａから容量Ｃ１を介して供給される信号ＶＯＵＴのレベルと、参照信号線５０から容量Ｃ２を介して供給される参照信号ＶＲＡＭＰのレベルとを比較し、比較の結果に応じた信号を出力する。例えば、比較回路５４は、参照信号ＶＲＡＭＰのレベルが信号ＶＯＵＴのレベルよりも低いときにはハイレベルの信号を出力する。また、比較回路５４は、参照信号ＶＲＡＭＰのレベルが信号ＶＯＵＴのレベルよりも高いときにはローレベルの信号を出力する。なお、入力信号の大小関係と出力信号のレベルとの関係は逆であってもよい。

なお、比較回路５４は、画素信号が入力されるノードと参照信号が入力されるノードとを有し、画素信号及び参照信号の電圧に基づいてオフセットを設定するオフセットクランプ動作を実施可能なものであれば、図示する構成に限定されるものではない。

このように、本実施形態の光電変換装置においては、列回路４２Ａ，４２Ｂの比較回路５４に共通の制御信号ＡＺ１が入力される一方、列回路４２Ｃの比較回路５４には個別の制御信号ＡＺ２が入力される。光電変換装置をこのように構成することで、列回路４２Ａ，４２Ｂの比較回路５４の反転動作に起因する電源変動などが列回路４２Ｃの比較回路５４の反転動作に影響を与え、列回路４２ＣにおけるＡＤ変換精度の劣化を引き起こすのを抑制することができる。これにより、画素１６の出力信号を高精度でＡＤ変換することができ、画素１６の出力信号を用いた横筋ノイズ補正をより高精度で行うことが可能となる。

次に、本実施形態による光電変換装置の動作について、図１０を用いてより具体的に説明する。図１０のタイミング図には、制御信号ＰＴＸ，ＰＲＥＳ、参照信号ＶＲＡＭＰ、信号ｒｍｐ１，ｒｍｐ２，ｖｏｕｔａ，ｖｏｕｔｃ、制御信号ＡＺ１，ＡＺ２の波形を示している。ここで、信号ｒｍｐ１は列回路４２Ａの比較回路５４の非反転入力ノードの電圧を示し、信号ｒｍｐ２は列回路４２Ｃの比較回路５４の非反転入力ノードの電圧を示している。また、信号ｖｏｕｔａは列回路４２Ａの比較回路５４の反転入力ノードの電圧を示し、信号ｖｏｕｔｃは列回路４２Ｃの比較回路５４の反転入力ノードの電圧を示している。

時刻ｔ０よりも前の期間において、読み出し対象の行の制御信号ＰＳＥＬ（図示せず）はハイレベルであるものとする。これにより、当該行に属する画素１２の選択トランジスタＭ４はオンになっており、これら画素１２の各々は対応する列の垂直出力線２０Ａに画素信号を出力できる状態である。また、時刻ｔ０の直前において、読み出し対象の行の制御信号ＰＴＸはローレベルであり、読み出し対象の行の制御信号ＰＲＥＳ，ＡＺ１，ＡＺ２はハイレベルであり、参照信号ＶＲＡＭＰは所定の第１基準レベルであるものとする。

時刻ｔ０までの期間において、読み出し対象の行の制御信号ＰＲＥＳはハイレベルである。これにより、当該行に属する画素１２のリセットトランジスタＭ２はオンになっており、ノードＦＤは電圧ＶＤＤに応じた電圧にリセットされている。

時刻ｔ０において、垂直走査回路３０は、読み出し対象の行の制御信号ＰＲＥＳをハイレベルからローレベルに制御する。これにより、当該行に属する画素１２のリセットトランジスタＭ２がオフになり、ノードＦＤのリセット状態が解除される。画素１２に接続される垂直出力線２０Ａには、ノードＦＤのリセット電圧に応じた電圧ＶＯＵＴＡ（画素１２のリセットレベルの画素信号）が出力される。

また、時刻ｔ０までの期間において、制御信号ＡＺ１はハイレベルである。これにより、列回路４２ＡのスイッチＳＷ１，ＳＷ２はオンになっており、比較回路５４の反転入力ノード及び非反転入力ノードはリセットレベルの電圧にリセットされている。つまり、時刻ｔ０の時点において、容量Ｃ１の一方の電極は画素１２のリセットレベルの電圧になっており、容量Ｃ１の他方の電極は比較回路５４のリセットレベルの電圧になっている。また、容量Ｃ２の一方の電極は参照信号ＶＲＡＭＰの第１基準レベルの電圧になっており、容量Ｃ２の他方の電極は比較回路５４のリセットレベルの電圧になっている。比較回路５４の閾値電圧は、画素１２のリセットレベルの電圧と参照信号ＶＲＡＭＰの第１基準レベルの電圧との間の電位差に相当する電圧にリセットされる。

なお、比較回路５４の閾値電圧とは、比較回路５４から出力される比較信号のレベルが変化するときの、画素信号の信号レベルと参照信号の信号レベルとの差に相当する電圧である。すなわち、比較回路５４は、画素信号の信号レベルと参照信号の信号レベルとの差が閾値電圧よりも小さい場合と大きい場合とにおいて、異なるレベルを示す比較信号を出力する。

続く時刻ｔ１において、制御回路９０は、制御信号ＡＺ１をローレベルに制御する。これにより、列回路４２ＡのスイッチＳＷ１，ＳＷ２がオフになり、容量Ｃ１には画素１２のリセットレベルがクランプされ、容量Ｃ２には参照信号ＶＲＡＭＰの第１基準レベルがクランプされる。

続く時刻ｔ２において、参照信号生成回路４８Ａは、参照信号ＶＲＡＭＰを、第１基準レベルから、第１基準レベルよりも高い第２基準レベルへと変化させる。これにより、信号ｒｍｐ１のレベルも、第１基準レベルと第２基準レベルとの電圧差分、増加する。

続く時刻ｔ４において、参照信号生成回路４８Ａは、参照信号ＶＲＡＭＰを基準電圧から所定のスタート電圧まで増加する。そして、参照信号生成回路４８Ａは、続く時刻ｔ５から、時間の経過とともに参照信号ＶＲＡＭＰの電圧を時間の経過とともに変化するスロープ動作を開始する。また、カウンタ回路５８Ａは、スロープ動作の開始と同時にカウントアップを開始し、カウント値を示すカウント信号ＣＯＵＮＴを列回路４２Ａにカウント信号線６０を介して出力する。

列回路４２Ａの比較回路５４は、容量Ｃ１を介して入力される電圧ＶＯＵＴＡ（信号ｖｏｕｔａ）のレベルと容量Ｃ２を介して入力される参照信号ＶＲＡＭＰ（信号ｒａｍｐ１）のレベルとの比較動作を行う。そして、比較回路５４の出力信号のレベルは、信号ｒｍｐ１のレベルと信号ｖｏｕｔａのレベルとの大小関係が変化したタイミング、例えば図１０における時刻ｔ７において反転する。

続く時刻ｔ８において、参照信号生成回路４８Ａは、参照信号ＶＲＡＭＰを第１基準レベルにリセットする。

続く時刻ｔ９から時刻ｔ１０の期間において、垂直走査回路３０は、読み出し対象の行の制御信号ＰＴＸをハイレベルに制御する。これにより、当該行に属する画素１２の転送トランジスタＭ１がオンになり、所定の露光期間の間に光電変換素子ＰＤに蓄積された電荷がノードＦＤに転送される。これにより、ノードＦＤの電圧は光電変換素子ＰＤから転送された電荷の量に応じて低下し、垂直出力線２０Ａの電圧ＶＯＵＴＡも低下する。垂直出力線２０Ａには、ノードＦＤの電圧に応じた電圧ＶＯＵＴＡ（画素１２の光信号レベルの画素信号）が出力される。

続く時刻ｔ１１において、参照信号生成回路４８Ａは、参照信号ＶＲＡＭＰを基準電圧から所定のスタート電圧まで増加する。そして、参照信号生成回路４８Ａは、続く時刻ｔ１２において、参照信号ＶＲＡＭＰの電圧を時間の経過と共に変化するスロープ動作を開始する。また、カウンタ回路５８Ａは、スロープ動作の開始と同時にカウントアップを開始し、カウント値を示すカウント信号ＣＯＵＮＴを各列の列回路４２Ａにカウント信号線６０を介して出力する。

列回路４２Ａの比較回路５４は、容量Ｃ１を介して入力される電圧ＶＯＵＴＡ（信号ｖｏｕｔａ）のレベルと容量Ｃ２を介して入力される参照信号ＶＲＡＭＰ（信号ｒｍｐ１）のレベルとの比較動作を行う。そして、比較回路５４の出力信号のレベルは、信号ｒｍｐ１のレベルと信号ｖｏｕｔａのレベルとの大小関係が変化したタイミング、例えば図１０における時刻ｔ１４において反転する。

このようにして取得された画素信号のデジタルデータに対しては、後段の出力回路８０ＡにおいてデジタルＣＤＳによる補正処理が施される。デジタルＣＤＳによる補正処理では、光信号レベルの画素信号のデジタルデータからリセットレベルの画素信号のデジタルデータを差し引き、光信号レベルの画素信号に重畳するノイズ成分を除去する。

列回路４２Ｃにおいては、参照信号ＶＲＡＭＰが第２基準レベルに設定された時刻ｔ２よりも後の時刻ｔ３において、制御信号ＡＺ２がローレベルに制御される。つまり、列回路４２Ｃにおいては、スイッチＳＷ１，ＳＷ２がオフになる時刻ｔ３において、容量Ｃ１には画素１６のリセットレベルがクランプされ、容量Ｃ２には参照信号ＶＲＡＭＰの第２基準レベルがクランプされることになる。この動作により、画素１６のリセットレベルの画素信号に対するＡＤ変換時において、信号ｒｍｐ２のレベルと信号ｖｏｕｔｃのレベルとの大小関係は、時刻ｔ７よりも早い時刻ｔ６において反転することになる。また、画素１６の光信号レベルの画素信号に対するＡＤ変換時において、信号ｒｍｐ２のレベルと信号ｖｏｕｔｃのレベルとの大小関係は、時刻ｔ１４よりも早い時刻ｔ１３において反転することになる。

このように、本実施形態においては、列回路４２Ａ，４２Ｂの比較回路５４に供給されるクランプ制御信号（制御信号ＡＺ１）と列回路４２Ｃの比較回路５４に供給されるクランプ制御信号（制御信号ＡＺ２）とを別々の制御信号としている。そして、制御信号ＡＺ１，ＡＺ２を適宜制御することにより、列回路４２Ｃの比較回路５４の出力信号を列回路４２Ａの比較回路５４の出力信号よりも早いタイミングで反転させるように構成している。したがって、本実施形態によれば、列回路４２Ａ，４２Ｂの比較回路５４の反転動作に起因する電源変動などが列回路４２Ｃの比較回路５４の反転動作に与える影響を低減し、列回路４２ＣにおけるＡＤ変換精度の劣化を抑制することが可能となる。これにより、画素１６の出力信号をより高精度でＡＤ変換することが可能となり、より高精度の横筋ノイズ補正を行うことができる。

［第４実施形態］
本発明の第４実施形態による光電変換装置及びその駆動方法について、図１１乃至図１４を用いて説明する。第１乃至第３実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１１は、本実施形態による光電変換装置における列回路の構成例を示す回路図である。図１２は、本実施形態による光電変換装置における切り替え部の構成例を示す回路図である。図１３は、本実施形態による光電変換装置の駆動方法を示すタイミング図である。図１４は、本実施形態の変形例による光電変換装置における列回路の構成例を示す回路図である。

本実施形態による光電変換装置は、列回路４２Ａ，４２Ｂ，４２Ｃの構成が異なるほかは、第１乃至第３実施形態による光電変換装置と同様である。本実施形態では、第２実施形態の光電変換装置と異なる点を中心に説明し、第２実施形態の光電変換装置と同様の部分については適宜説明を省略する。

本実施形態による光電変換装置の列回路４２Ａ，４２Ｂ，４２Ｃの各々は、図１１に示すように、電流源４４と、比較回路５４と、メモリ６２Ｗ，６２Ｒとに加え、スイッチＳＷ３，ＳＷ４と、切り替え部６４と、判定結果保持部６６と、を更に有している。

参照信号生成回路４８Ａから参照信号ＶＲＡＭＰＬが出力される参照信号線５０Ｌは、スイッチＳＷ３を介して比較回路５４の非反転入力ノードに接続されている。参照信号生成回路４８Ａから参照信号ＶＲＡＭＰＨが出力される参照信号線５０Ｈは、スイッチＳＷ４を介して比較回路５４の非反転入力ノードに接続されている。切り替え部６４は、制御線６８に接続されている。判定結果保持部６６は、比較回路５４の出力ノードと、切り替え部６４と、メモリ６２Ｗと、に接続されている。

切り替え部６４は、制御回路９０から制御線６８を介して出力される制御信号ｍｕｘ又は制御信号ｍｕｘ’により制御される。列回路４２Ａ，４２ＢのスイッチＳＷ３は、切り替え部６４から出力される制御信号Ｌにより制御される。列回路４２Ａ，４２ＢのスイッチＳＷ４は、切り替え部６４から出力される制御信号Ｈにより制御される。列回路４２ＣのスイッチＳＷ３は、切り替え部６４から出力される制御信号Ｌ’により制御される。列回路４２ＣのスイッチＳＷ４は、切り替え部６４から出力される制御信号Ｈ’により制御される。

切り替え部６４は、例えば図１２に示すように、２入力ＮＯＲ回路ＬＣ１と、ＮＯＴ回路ＬＣ２と、により構成され得る。ＮＯＲ回路ＬＣ１の出力ノードは、ＮＯＴ回路ＬＣ２の入力ノードに接続されている。列回路４２Ａ，４２Ｂの切り替え部６４のＮＯＲ回路ＬＣ１には、制御回路９０からの制御信号ｍｕｘと、判定結果保持部６６からの判定信号ｊｄｇと、が入力される。ＮＯＴ回路ＬＣ２には、ＮＯＲ回路ＬＣ１の出力信号が入力される。ＮＯＲ回路ＬＣ１の出力信号が制御信号Ｌとなり、ＮＯＴ回路ＬＣ２の出力信号が制御信号Ｈとなる。すなわち、列回路４２Ａ，４２Ｂの切り替え部６４は、制御信号ｍｕｘ及び判定信号ｊｄｇに応じた制御信号Ｌ，Ｈを出力する。また、列回路４２Ｃの切り替え部６４のＮＯＲ回路ＬＣ１には、制御回路９０からの制御信号ｍｕｘ’と、判定結果保持部６６からの判定信号ｊｄｇ’と、が入力される。ＮＯＴ回路ＬＣ２には、ＮＯＲ回路ＬＣ１の出力信号が入力される。ＮＯＲ回路ＬＣ１の出力信号が制御信号Ｌ’となり、ＮＯＴ回路ＬＣ２の出力信号が制御信号Ｈ’となる。すなわち、列回路４２Ｃの切り替え部６４は、制御信号ｍｕｘ’及び判定信号ｊｄｇ’に応じた制御信号Ｌ’，Ｈ’を出力する。

次に、本実施形態による光電変換装置の動作について、図１３を用いてより具体的に説明する。図１３のタイミング図には、制御信号ＰＴＸ，ＰＲＥＳ、参照信号ＶＲＡＭＰＨ，ＶＲＡＭＰＬ、制御信号ｍｕｘ，ｍｕｘ’，Ｌ，Ｈ，Ｌ’，Ｈ’、判定信号ｊｄｇ，ｊｄｇ’、信号ｒｍｐ，ｒｍｐ’，電圧ＶＯＵＴＡ，ＶＯＵＴＣの波形を示している。ここで、信号ｒｍｐは列回路４２Ａの比較回路５４の非反転入力ノードに入力される信号を示し、信号ｒｍｐ’は列回路４２Ｃの比較回路５４の非反転入力ノードに入力される信号を示している。また、電圧ＶＯＵＴＡは画素１２に接続される垂直出力線２０Ａの電圧を示し、電圧ＶＯＵＴＣは画素１６に接続される垂直出力線２０Ａの電圧を示している。

時刻ｔ０の直前において、読み出し対象の行の制御信号ＰＳＥＬ（図示せず）はハイレベルであるものとする。これにより、当該行に属する画素１２の選択トランジスタＭ４はオンになっており、これら画素１２の各々は対応する列の垂直出力線２０Ａに画素信号を出力できる状態である。また、時刻ｔ０の直前において、読み出し対象の行の制御信号ＰＴＸ，ＰＲＥＳはローレベルであり、参照信号ＶＲＡＭＰＨ，ＶＲＡＭＰＬは所定の基準電圧であるものとする。

また、時刻ｔ０の直前において、制御信号ｍｕｘ及び判定信号ｊｄｇはローレベルであるものとする。つまり、列回路４２Ａの切り替え部６４は、ローレベルの制御信号ｍｕｘ及びローレベルの判定信号ｊｄｇの入力に応じて、ハイレベルの制御信号Ｌ及びローレベルの制御信号Ｈを出力している。そして、列回路４２ＡのスイッチＳＷ３はハイレベルの制御信号Ｌを受けてオンになっており、列回路４２ＡのスイッチＳＷ４はローレベルの制御信号Ｈを受けてオフになっている。

続く時刻ｔ２において、参照信号生成回路４８Ａは、参照信号ＶＲＡＭＰＨ，ＶＲＡＭＰＬの電圧を時間の経過と共に変化するスロープ動作を開始する。この際、列回路４２ＡではスイッチＳＷ３がオンでスイッチＳＷ４がオフであることから、列回路４２Ａの比較回路５４の非反転入力ノードには、これら参照信号のうち参照信号ＶＲＡＭＰＬが入力される。図１３には、列回路４２Ａの比較回路５４の非反転入力ノードに入力されるこの信号を、信号ｒｍｐとして示している。また、カウンタ回路５８Ａは、スロープ動作の開始と同時にカウントアップを開始し、カウント値を示すカウント信号ＣＯＵＮＴを各列の列回路４２Ａにカウント信号線６０を介して出力する。

列回路４２Ａの比較回路５４は、電圧ＶＯＵＴＡのレベルと信号ｒｍｐ（参照信号ＶＲＡＭＰＬ）のレベルとの比較動作を行う。そして、比較回路５４の出力信号のレベルは、電圧ＶＯＵＴＡのレベルと信号ｒｍｐのレベルとの大小関係が変化したタイミング、例えば図１３における時刻ｔ３において、例えばハイレベルからローレベルに反転する。

続く時刻ｔ４において、参照信号生成回路４８Ａは、参照信号ＶＲＡＭＰＨ，ＶＲＡＭＰＬを、輝度値判定の基準となる所定のレベルへと遷移させる。すなわち、垂直出力線２０Ａの信号レベルが参照信号ＶＲＡＭＰＨ，ＶＲＡＭＰＬに設定する当該信号レベルを下回った場合には、被写体が低輝度であると判定されることになる。

ノードＦＤに信号電荷を転送することにより垂直出力線２０Ａの信号レベルが信号ｒｍｐ（参照信号ＶＲＡＭＰＬ）のレベルを下回った場合、つまり被写体がダークや低輝度ではない場合、比較回路５４の出力信号のレベルがローレベルからハイレベルに反転する。判定結果保持部６６は、比較回路５４からの出力信号を保持し、続く時刻ｔ７において、保持結果を判定信号ｊｄｇに反映させる。すなわち、時刻ｔ７において、判定信号ｊｄｇのレベルは、ローレベルからハイレベルに遷移する。列回路４２Ａの切り替え部６４は、ローレベルの制御信号ｍｕｘ及びハイレベルの判定信号ｊｄｇの入力に応じて、ローレベルの制御信号Ｌ及びハイレベルの制御信号Ｈを出力する。そして、列回路４２ＡのスイッチＳＷ３はローレベルの制御信号Ｌを受けてオフになり、列回路４２ＡのスイッチＳＷ４はハイレベルの制御信号Ｈを受けてオンになる。つまり、比較回路５４の非反転入力ノードに供給される信号ｒｍｐは、参照信号ＶＲＡＭＰＬから参照信号ＶＲＡＭＰＨに切り替わる。

なお、ノードＦＤに信号電荷を転送しても垂直出力線２０Ａの信号レベルと信号ｒｍｐ（参照信号ＶＲＡＭＰＬ）のレベルとの関係が変化しない場合、つまり被写体がダークや低輝度の場合には、比較回路５４の出力信号のレベルはローレベルのままである。判定結果保持部６６は、比較回路５４からの出力信号を保持し、続く時刻ｔ７において、保持結果を判定信号ｊｄｇに反映させるが、比較回路５４の出力信号のレベルはローレベルであるため判定信号ｊｄｇはローレベルのまま変化しない。したがって、列回路４２ＡのスイッチＳＷ３はオン、列回路４２ＡのスイッチＳＷ４はオフのままであり、比較回路５４の非反転入力ノードに供給される信号ｒｍｐは参照信号ＶＲＡＭＰＬのまま変化しない。なお、図１３には、被写体がダークや低輝度の場合における判定信号ｊｄｇ、制御信号Ｈ，Ｌ及び信号ｒｍｐの波形を一点鎖線で示している。

同じく時刻ｔ７において、参照信号生成回路４８Ａは、参照信号ＶＲＡＭＰＨ，ＶＲＡＭＰＬを所定の基準電圧にリセットする。

続く時刻ｔ８において、参照信号生成回路４８Ａは、参照信号ＶＲＡＭＰＨ，ＶＲＡＭＰＬの電圧を時間の経過と共に変化するスロープ動作を開始する。この際、列回路４２ＡではスイッチＳＷ３がオフでスイッチＳＷ４がオンであることから、列回路４２Ａの比較回路５４の非反転入力ノードに入力される信号ｒｍｐは、これら参照信号のうち参照信号ＶＲＡＭＰＨとなる。カウンタ回路５８Ａは、スロープ動作の開始と同時にカウントアップを開始し、カウント値を示すカウント信号ＣＯＵＮＴを各列の列回路４２Ａにカウント信号線６０を介して出力する。

列回路４２Ａの比較回路５４は、電圧ＶＯＵＴＡのレベルと信号ｒｍｐ（参照信号ＶＲＡＭＰＨ）のレベルとの比較動作を行う。そして、比較回路５４の出力信号のレベルは、電圧ＶＯＵＴＡのレベルと信号ｒｍｐのレベルとの大小関係が変化したタイミング、例えば図１３における時刻ｔ１０において、例えばハイレベルからローレベルに反転する。

列回路４２Ａのメモリ６２Ｗは、比較回路５４の出力信号のレベルが反転したタイミングにカウンタ回路５８Ａから出力されているカウント信号ＣＯＵＮＴが示すカウント値を、画素１２の光信号レベルの画素信号のデジタルデータとして保持する。このようにして、画素１２の光信号レベルの画素信号に対するＡＤ変換が行われる。また、列回路４２Ａのメモリ６２Ｗは、判定結果保持部６６が保持するデータ（判定信号ｊｄｇ）を輝度判定データとして保持する。メモリ６２Ｗに保持されたデジタルデータ及び輝度判定データは、メモリ６２Ｒに転送された後、水平走査回路７０Ａからの制御信号に応じて出力回路８０Ａに転送される。

この際、光信号レベルのＡＤ変換に用いた参照信号ＶＲＡＭＰＨは、リセットレベルのＡＤ変換に用いた参照信号ＶＲＡＭＰＬと比較してスロープの傾きが大きいため、傾きの比の分だけＡＤ変換結果が小さくなる。そこで、デジタルＣＤＳ処理では、光信号レベルのデジタルデータに対して傾きの比に応じたデジタルゲインをかけた後に、リセットレベルのデジタルデータを差し引く処理を行う。なお、被写体がダークや低輝度の場合は光信号レベルのＡＤ変換にも参照信号ＶＲＡＭＰＬが用いられるため、光信号レベルのデジタルデータに対してデジタルゲインをかけずにそのままデジタルＣＤＳ処理を行う。

光信号レベルのデジタルデータに対するデジタルゲイン処理は、画素信号のデジタルデータとともに出力回路８０Ａに転送される輝度判定データに基づいて行うことができる。すなわち、輝度判定データが判定信号ｊｄｇのハイレベルに対応する値（例えば‘１’）を有する場合には、光信号レベルのデジタルデータに対してデジタルゲイン処理を行う。輝度判定データが判定信号ｊｄｇのローレベルに対応する値（例えば‘０’）を有する場合には、光信号レベルのデジタルデータに対するデジタルゲイン処理は行わない。

このように、本実施形態による光電変換装置は、被写体の輝度に応じてＡＤ変換に使用する参照信号を切り替え可能に構成している。これにより、被写体が低輝度の場合には傾きが小さい参照信号を用いて高精度のＡＤ変換を行うことができ、被写体が高輝度の場合には傾きの大きい参照信号を用いて高速にＡＤ変換を行うことができる。

列回路４２Ｃにおいては、制御信号ｍｕｘ，Ｌ，Ｈ及び判定信号ｊｄｇの代わりに制御信号ｍｕｘ’，Ｌ’，Ｈ’及び判定信号ｊｄｇ’が用いられる。時刻ｔ０の直前において、制御信号ｍｕｘ’及び判定信号ｊｄｇ’はローレベルであるものとする。列回路４２Ｃの切り替え部６４は、ローレベルの制御信号ｍｕｘ’及びローレベルの判定信号ｊｄｇ’の入力に応じて、ハイレベルの制御信号Ｌ’及びローレベルの制御信号Ｈ’を出力している。そして、列回路４２ＣのスイッチＳＷ３はハイレベルの制御信号Ｌ’を受けてオンになっており、列回路４２ＣのスイッチＳＷ４はローレベルの制御信号Ｈ’を受けてオフになっている。

列回路４２Ｃにおける時刻ｔ７までの動作は、制御信号ｍｕｘ，Ｌ，Ｈ及び判定信号ｊｄｇの代わりに制御信号ｍｕｘ’，Ｌ’，Ｈ’及び判定信号ｊｄｇ’が用いられるほかは、基本的に列回路４２Ａにおける動作と同様である。ただし、画素１６は光電変換部を含まない遮光された画素であるため、時刻ｔ５から時刻ｔ６の期間において転送トランジスタがオンになっても電圧ＶＯＵＴＣのレベルは変化せず、比較回路５４の出力信号もローレベルのまま維持される。したがって、列回路４２ＣのスイッチＳＷ３はオン、列回路４２ＣのスイッチＳＷ４はオフのままであり、比較回路５４の非反転入力ノードに供給される信号ｒｍｐ’は参照信号ＶＲＡＭＰＬのまま変化しない。

続く時刻ｔ７において、制御回路９０は、制御信号ｍｕｘ’をローレベルからハイレベルに制御する。これにより、列回路４２Ｃの切り替え部６４は、判定信号ｊｄｇ’のレベルによらず、常にローレベルの制御信号Ｌ’及びハイレベルの制御信号Ｈ’を出力する。そして、列回路４２ＣのスイッチＳＷ３はローレベルの制御信号Ｌ’を受けてオンになり、列回路４２ＣのスイッチＳＷ４はハイレベルの制御信号Ｈ’を受けてオンになる。つまり、列回路４２Ｃにおける光信号レベルの画素信号のＡＤ変換は、常に参照信号ＲＡＭＰＨを用いて行われることになる。これにより、列回路４２Ｃからは、被写体が高輝度の場合に画素１２の画素信号のＡＤ変換結果を補正するためのデータを取得することができる。

前述のように、被写体が高輝度の場合、列回路４２Ａにおけるリセットレベルの画素信号のＡＤ変換には参照信号ＶＲＡＭＰＬが用いられ、列回路４２Ａにおける光信号レベルの画素信号のＡＤ変換には参照信号ＶＲＡＭＰＨが用いられる。しかしながら、参照信号ＶＲＡＭＰＬを用いる場合と参照信号ＶＲＡＭＰＨを用いる場合とでは、反転遅延に要する時間、すなわち比較回路５４への２つの入力信号のレベルが等しくなってから出力信号のレベルが反転するまでの時間が異なる。また、この時間差は、参照信号ＶＲＡＭＰＬのスロープの傾きと参照信号ＶＲＡＭＰＨのスロープの傾きとの比とは比例関係にならない。そのため、光信号レベルのデジタルデータに対してデジタルゲインをかけた後にリセットレベルのデジタルデータを差し引くデジタルＣＤＳ処理では、光信号レベルのデジタルデータに重畳するノイズ成分を完全に除去することができない。その結果、デジタルＣＤＳ処理後のデータに補正残りが生じ、画質が劣化する虞がある。

そこで、本実施形態においては、列回路４２Ｃにおける光信号レベルの画素信号のＡＤ変換を、列回路４２Ａにおいて被写体が高輝度の場合に用いるＡＤ変換条件と同様の条件で常に行う。そして、列回路４２Ｃにより取得したデジタルデータに対しても、列回路４２Ａにより取得したデジタルデータと同様、光信号レベルのデジタルデータに対してデジタルゲインをかけた後にリセットレベルのデジタルデータを差し引くデジタルＣＤＳ処理を行う。これにより、列回路４２Ａにより取得したデジタルデータのデジタルＣＤＳ処理後に生じる補正残りに相当するノイズ成分を、列回路４２Ｃにより取得したデジタルデータから取得することができる。したがって、列回路４２Ａにより取得したデータのデジタルＣＤＳ処理後のデータから列回路４２Ｃより取得したデータのデジタルＣＤＳ処理後のデータを差し引くことで、補正残りを低減したデータを取得することができる。

なお、図１１の構成例では、列回路４２Ａの切り替え部６４の制御信号ｍｕｘと列回路４２Ｃの切り替え部６４の制御信号ｍｕｘ’とを個別に設けることで列回路４２ＣにおけるＡＤ変換ゲインと列回路４２ＡにおけるＡＤ変換ゲインとを独立して制御している。しかしながら、列回路４２ＣにおけるＡＤ変換ゲインを列回路４２ＡにおけるＡＤ変換ゲインから独立して制御する方法はこれに限定されるものではない。例えば、制御線６８を設ける代わりに列回路４２Ａ，４２Ｂの切り替え部６４の制御線と列回路４２Ｃの切り替え部６４の制御線とを個別に設け、これらを独立して制御するように構成してもよい。

また、例えば図１４に示す構成例のように、列回路４２Ａ，４２Ｂ，４２Ｃの各々にバッファ回路７４，７６を設け、バッファ回路７４，７６を介して参照信号ＶＲＡＭＰＬ，ＶＲＡＭＰＨを比較回路５４に入力するように構成してもよい。列回路４２Ａ，４２Ｂ，４２Ｃをこのように構成することで、列回路４２Ａ，４２Ｂ，４２Ｃにおける参照信号の選択状態に応じて参照信号線５０Ｌ，５０Ｈの負荷容量が変動するのを抑制し、画質を向上することができる。

［第５実施形態］
本発明の第５実施形態による光電変換装置及びその駆動方法について、図１５を用いて説明する。第１乃至第４実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１５は、本実施形態による光電変換装置における列回路の構成例を示す回路図である。

第４実施形態では被写体の輝度に応じて光信号レベルの画素信号のＡＤ変換時におけるＡＤ変換ゲインを選択する構成を示したが、被写体の輝度に応じて増幅回路のゲインを選択する構成とすることもできる。本実施形態では、被写体の輝度に応じて増幅回路のゲインを選択する場合の構成例を説明する。

本実施形態による光電変換装置の列回路４２Ａ，４２Ｂ，４２Ｃの各々は、図１５に示すように、電流源４４と、比較回路５４と、メモリ６２Ｗ，６２Ｒとに加え、増幅器７８と、容量Ｃ０，Ｃｖと、判定部８２と、を含む増幅回路を更に有している。

各列の垂直出力線２０Ａは、対応する列回路４２の電流源４４と容量Ｃ０の一方の電極とに接続されている。容量Ｃ０の他方の電極は、増幅器７８の入力ノードに接続されている。増幅器７８の出力ノードは、比較回路５４の反転入力ノードと、判定部８２と、に接続されている。増幅器７８の入力ノードと出力ノードとの間には、容量Ｃｖが接続されている。容量Ｃｖは、判定部８２から出力される信号に応じて容量値を変更可能に構成された可変容量回路である。容量Ｃｖは、判定部８２からの信号に応じて、少なくとも、第１の容量値と、第１の容量値よりも大きい第２の容量値と、を取り得る。増幅回路のゲインは容量Ｃ０の容量値と容量Ｃｖの容量値との比（Ｃ０／Ｃｖ）で表されるため、容量Ｃｖの容量値を切り替えることにより増幅回路のゲインを切り替えることが可能である。列回路４２Ａ，４２Ｂの判定部８２には、制御回路９０から制御線８４を介して制御信号ｇａｉｎが入力される。また、列回路４２Ｃの判定部８２には、制御回路９０から制御線８４を介して制御信号ｇａｉｎ’が入力される。

判定部８２は、垂直出力線２０Ａの信号レベルに応じて増幅回路のゲインを制御する機能を備える。より具体的には、判定部８２は、光電変換素子ＰＤが保持する電荷をノードＦＤに転送した際の垂直出力線２０Ａの信号レベルの変化量が所定値を超えたか否かを判定する。そして、当該判定結果と制御信号ｇａｉｎ又は制御信号ｇａｉｎ’とに応じて、容量Ｃｖの容量値を制御する信号を容量Ｃｖに出力する。列回路４２Ａ，４２Ｂの判定部８２に入力される制御信号ｇａｉｎと列回路４２Ｃの判定部８２に入力される制御信号ｇａｉｎ’とを分けることで、列回路４２Ａ，４２Ｂの増幅回路のゲインと列回路４２Ｃの増幅回路のゲインとを個別に設定することが可能となる。

列回路４２Ａ，４２Ｂ，４２Ｃにおける増幅回路のゲインは、第４実施形態におけるＡＤ変換ゲインと同様に設定することができる。すなわち、光信号レベルの画素信号のＡＤ変換時における列回路４２Ａ，４２Ｂの増幅回路のゲインは、被写体の輝度に応じて適宜設定する。具体的には、列回路４２Ａ，４２Ｂの判定部８２は、垂直出力線２０Ａの信号レベルの変化量が所定値未満の場合、すなわち被写体がダーク又は低輝度である場合には、容量Ｃｖを第１の容量値に設定し、増幅回路のゲインを第１のゲインに設定する。また、列回路４２Ａ，４２Ｂの判定部８２は、垂直出力線２０Ａの信号レベルの変化量が所定値以上の場合、すなわち被写体が高輝度である場合には、容量Ｃｖを第２の容量値に設定し、増幅回路のゲインを第１のゲインよりも低い第２のゲインに設定する。一方、光信号レベルの画素信号のＡＤ変換時における列回路４２Ｃの増幅回路のゲインは、被写体の輝度によらず、容量Ｃｖを第２の容量値に設定し、増幅回路のゲインを第２のゲインに設定する。

増幅回路のゲインをこのように設定することで、第４実施形態の場合と同様、列回路４２Ａにより取得したデジタルデータのデジタルＣＤＳ処理後に生じる補正残りに相当するノイズ成分を、列回路４２Ｃにより取得したデジタルデータから取得することができる。したがって、列回路４２Ａにより取得したデータのデジタルＣＤＳ処理後のデータから列回路４２Ｃより取得したデータのデジタルＣＤＳ処理後のデータを差し引くことで、補正残りを低減したデータを取得することができる。

［第６実施形態］
本発明の第６実施形態による撮像システムについて、図１６を用いて説明する。図１６は、本実施形態による撮像システムの概略構成を示すブロック図である。

上記第１乃至第５実施形態で述べた光電変換装置１００は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図１６には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

図１６に例示した撮像システム２００は、撮像装置２０１、被写体の光学像を撮像装置２０１に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、撮像装置２０１に光を集光する光学系である。撮像装置２０１は、第１乃至第５実施形態のいずれかで説明した光電変換装置１００であって、レンズ２０２により結像された光学像を画像データに変換する。

撮像システム２００は、また、撮像装置２０１より出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、撮像装置２０１が出力するデジタル信号から画像データの生成を行う。また、信号処理部２０８は必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。撮像装置２０１は、信号処理部２０８で処理されるデジタル信号を生成するＡＤ変換部を備えうる。ＡＤ変換部は、撮像装置２０１の光電変換部が形成された半導体層（半導体基板）に形成されていてもよいし、撮像装置２０１の光電変換部が形成された半導体層とは別の半導体基板に形成されていてもよい。また、信号処理部２０８が撮像装置２０１と同一の半導体基板に形成されていてもよい。

撮像システム２００は、更に、画像データを一時的に記憶するためのメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。更に撮像システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。

更に撮像システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、撮像装置２０１と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は少なくとも撮像装置２０１と、撮像装置２０１から出力された出力信号を処理する信号処理部２０８とを有すればよい。

撮像装置２０１は、撮像信号を信号処理部２０８に出力する。信号処理部２０８は、撮像装置２０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部２０８は、撮像信号を用いて、画像を生成する。

このように、本実施形態によれば、第１乃至第５実施形態による光電変換装置１００を適用した撮像システムを実現することができる。

［第７実施形態］
本発明の第７実施形態による撮像システム及び移動体について、図１７を用いて説明する。図１７は、本実施形態による撮像システム及び移動体の構成を示す図である。

図１７（ａ）は、車載カメラに関する撮像システムの一例を示したものである。撮像システム３００は、撮像装置３１０を有する。撮像装置３１０は、上記第１乃至第５実施形態のいずれかに記載の光電変換装置１００である。撮像システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、撮像システム３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、撮像システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

撮像システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を撮像システム３００で撮像する。図１７（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の撮像システムを示した。車両情報取得装置３２０が、撮像システム３００ないしは撮像装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

［第８実施形態］
本発明の第８実施形態による機器について、図１８を用いて説明する。図１８は、本実施形態による機器の概略構成を示すブロック図である。

図１８は、光電変換装置ＡＰＲを含む機器ＥＱＰを示す模式図である。光電変換装置ＡＰＲは、第１乃至第５実施形態のいずれかの光電変換装置１００の機能を備える。光電変換装置ＡＰＲの全部又は一部が、半導体デバイスＩＣである。本例の光電変換装置ＡＰＲは、例えば、イメージセンサやＡＦ（Auto Focus）センサ、測光センサ、測距センサとして用いることができる。半導体デバイスＩＣは、光電変換部を含む画素回路ＰＸＣが行列状に配列された画素エリアＰＸを有する。半導体デバイスＩＣは画素エリアＰＸの周囲に周辺エリアＰＲを有することができる。周辺エリアＰＲには画素回路以外の回路を配置することができる。

光電変換装置ＡＰＲは、複数の光電変換部が設けられた第１半導体チップと、周辺回路が設けられた第２半導体チップとを積層した構造（チップ積層構造）を有していてもよい。第２半導体チップにおける周辺回路は、ぞれぞれ、第１半導体チップの画素列に対応した列回路とすることができる。また、第２半導体チップにおける周辺回路は、それぞれ、第１半導体チップの画素あるいは画素ブロックに対応したマトリクス回路とすることもできる。第１半導体チップと第２半導体チップとの接続は、貫通電極（ＴＳＶ）、銅等の導電体の直接接合によるチップ間配線、チップ間のマイクロバンプによる接続、ワイヤボンディングによる接続などを採用することができる。

光電変換装置ＡＰＲは、半導体デバイスＩＣの他に、半導体デバイスＩＣを収容するパッケージＰＫＧを含みうる。パッケージＰＫＧは、半導体デバイスＩＣが固定された基体と、半導体デバイスＩＣに対向するガラス等の蓋体と、基体に設けられた端子と半導体デバイスＩＣに設けられた端子とを接続するボンディングワイヤやバンプ等の接続部材と、を含みうる。

機器ＥＱＰは、光学装置ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹ及び機械装置ＭＣＨＮのうちの少なくともいずれかを更に備えうる。光学装置ＯＰＴは、光電変換装置としての光電変換装置ＡＰＲに対応するものであり、例えばレンズやシャッター、ミラーである。制御装置ＣＴＲＬは、光電変換装置ＡＰＲを制御するものであり、例えばＡＳＩＣなどの半導体デバイスである。処理装置ＰＲＣＳは、光電変換装置ＡＰＲから出力された信号を処理するものであり、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成する。処理装置ＰＲＣＳは、ＣＰＵ（中央処理装置）やＡＳＩＣ（特定用途向け集積回路）などの半導体デバイスである。表示装置ＤＳＰＬは、光電変換装置ＡＰＲで得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置ＭＭＲＹは、光電変換装置ＡＰＲで得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置ＭＭＲＹは、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、或いは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。機械装置ＭＣＨＮは、モーターやエンジン等の可動部あるいは推進部を有する。機器ＥＱＰでは、光電変換装置ＡＰＲから出力された信号を表示装置ＤＳＰＬに表示したり、機器ＥＱＰが備える通信装置（不図示）によって外部に送信したりする。そのために、機器ＥＱＰは、光電変換装置ＡＰＲが有する記憶回路部や演算回路部とは別に、記憶装置ＭＭＲＹや処理装置ＰＲＣＳを更に備えることが好ましい。

図１８に示した機器ＥＱＰは、撮影機能を有する情報端末（例えばスマートフォンやウエアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器でありうる。カメラにおける機械装置ＭＣＨＮはズーミングや合焦、シャッター動作のために光学装置ＯＰＴの部品を駆動することができる。また、機器ＥＱＰは、車両や船舶、飛行体などの輸送機器（移動体）でありうる。また、機器ＥＱＰは、内視鏡やＣＴスキャナーなどの医療機器でありうる。また、機器ＥＱＰは、内視鏡やＣＴスキャナーなどの医療機器でありうる。

輸送機器における機械装置ＭＣＨＮは移動装置として用いられうる。輸送機器としての機器ＥＱＰは、光電変換装置ＡＰＲを輸送するものや、撮影機能により運転（操縦）の補助及び／又は自動化を行うものに好適である。運転（操縦）の補助及び／又は自動化のための処理装置ＰＲＣＳは、光電変換装置ＡＰＲで得られた情報に基づいて移動装置としての機械装置ＭＣＨＮを操作するための処理を行うことができる。

本実施形態による光電変換装置ＡＰＲは、その設計者、製造者、販売者、購入者及び／又は使用者に、高い価値を提供することができる。そのため、光電変換装置ＡＰＲを機器ＥＱＰに搭載すれば、機器ＥＱＰの価値も高めることができる。よって、機器ＥＱＰの製造、販売を行う上で、本実施形態の光電変換装置ＡＰＲの機器ＥＱＰへの搭載を決定することは、機器ＥＱＰの価値を高める上で有利である。

［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。

例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

また、上記第２乃至第５実施形態では、列回路４２Ａと列回路４２Ｂとを同じ制御線を介して供給される制御信号によって制御したが、第１実施形態と同様、列回路４２Ａと列回路４２Ｂとを別の制御線を介して供給される制御信号によって個別に制御してもよい。

また、上記第１乃至第５実施形態では、画素アレイ部１０の各列に１本ずつ垂直出力線２０を設ける場合を示したが、画素アレイ部１０の各列に設ける垂直出力線２０の本数は１本に限定されるものではなく、２本以上であってもよい。

また、図２及び図３に示した画素１２，１４，１６の回路構成は一例であり、適宜変更が可能である。例えば、各々の画素１２，１４が２つ以上の光電変換素子を備えていてもよい。この場合、複数の光電変換素子が１つのＦＤノードを共有する構成としてもよい。また、複数の光電変換素子が１つのマイクロレンズを共有する瞳分割画素とし、位相差を検出可能な構成としてもよい。また、画素１２，１４，１６は、必ずしも選択トランジスタＭ４を有する必要はない。また、ノードＦＤの容量値が切り替え可能に構成されていてもよい。

また、上記第６及び第７実施形態に示した撮像システムは、本発明の光電変換装置を適用しうる撮像システム例を示したものであり、本発明の光電変換装置を適用可能な撮像システムは図１６及び図１７に示した構成に限定されるものではない。

本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

上記実施形態の開示は、以下の構成及び方法を含む。
（構成１）
複数の列をなすように配された複数の画素を有する画素アレイ部と、
前記複数の列の各々に対応して設けられ、対応する列の画素から出力される画素信号が各々に入力される複数の列回路と、
前記複数の列回路に信号を供給する複数の信号線と、を有し、
前記画素アレイ部は、
光電変換部を有する画素が配されており光が入射する第１領域と、
光電変換部を有しない画素が配されており遮光されている第２領域と、を有し、
前記第１領域及び前記第２領域は、列によって規定されており、
前記複数の信号線は、
前記第１領域の列に対応する列回路の各々に接続されており、前記第２領域の列に対応する列回路には接続されていない第１信号線と、
前記第２領域の列に対応する列回路の各々に接続されており、前記第１領域の列に対応する列回路には接続されていない第２信号線と、を有する
ことを特徴とする光電変換装置。
（構成２）
光電変換部を有する画素が配されており遮光されている第３領域を更に有し、
前記複数の信号線は、前記第３領域の列に対応する列回路の各々に接続されており、前記第１領域の列に対応する前記列回路及び前記第２領域の列に対応する前記列回路には接続されていない第３信号線を更に有する
ことを特徴とする構成１記載の光電変換装置。
（構成３）
光電変換部を有する画素が配されており遮光されている第３領域を更に有し、
前記第１信号線は、前記第３領域の列に対応する列回路の各々に接続されている
ことを特徴とする構成１記載の光電変換装置。
（構成４）
複数の列をなすように配された複数の画素を有する画素アレイ部と、
前記複数の列の各々に対応して設けられ、対応する列の画素から出力される画素信号が各々に入力される複数の列回路と、
前記複数の列回路に信号を供給する複数の信号線と、を有し、
前記画素アレイ部は、
光電変換部を有する画素が配されており光が入射する第１領域と、
光電変換部を有しない画素が配されており遮光されている第２領域と、
光電変換部を有する画素が配されており遮光されている第３領域と、
光電変換部を有しない画素が配されており遮光されている第３領域と、を有し、
前記第１領域、前記第２領域及び前記第３領域は、列によって規定されており、
前記複数の信号線は、
前記第３領域の列に対応する列回路の各々に接続されており、前記第２領域の列に対応する列回路には接続されていない第１信号線と、
前記第２領域の列に対応する列回路の各々に接続されており、前記第３領域の列に対応する列回路には接続されていない第２信号線と、を有する
ことを特徴とする光電変換装置。
（構成５）
前記複数の列回路の各々は、前記画素信号と参照信号とを比較する比較回路を有し、
前記第１信号線及び前記第２信号線の各々は、前記比較回路に接続された信号線である
ことを特徴とする構成１乃至４のいずれかに記載の光電変換装置。
（構成６）
前記第１信号線及び前記第２信号線は、前記比較回路の消費電流を制御する制御信号を供給する信号線である
ことを特徴とする構成５記載の光電変換装置。
（構成７）
前記第１信号線及び前記第２信号線は、前記比較回路のリセット動作を制御する制御信号を供給する信号線である
ことを特徴とする構成５記載の光電変換装置。
（構成８）
前記第１信号線は、前記比較回路に第１参照信号を供給する信号線であり、
前記第２信号線は、前記比較回路に前記第１参照信号と異なる第２参照信号を供給する信号線である
ことを特徴とする構成５記載の光電変換装置。
（構成９）
前記第１参照信号の振幅と前記第２参照信号の振幅とが異なっている
ことを特徴とする構成８記載の光電変換装置。
（構成１０）
前記複数の列回路の各々は、前記画素信号と参照信号とを比較する比較回路と、前記比較回路に入力される前記参照信号を切り替える切り替え部と、を有し、
前記第１信号線及び前記第２信号線は、前記切り替え部を制御する制御信号を供給する信号線である
ことを特徴とする構成１乃至４のいずれかに記載の光電変換装置。
（構成１１）
前記複数の列回路の各々は、前記参照信号が供給される信号線と前記比較回路との間に接続されたバッファ回路を更に有する
ことを特徴とする構成１０記載の光電変換装置。
（構成１２）
前記複数の列回路の各々は、前記画素信号を増幅する増幅回路を有し、
前記第１信号線及び前記第２信号線は、前記増幅回路のゲインを制御する制御信号を供給する信号線である
ことを特徴とする構成１乃至１１のいずれかに記載の光電変換装置。
（方法１）
構成１０記載の光電変換装置の駆動方法であって、
リセットレベルの前記画素信号をＡＤ変換する際に、前記第１領域の列に対応する前記列回路の前記切り替え部に前記第１信号線を介して第１参照信号を選択する制御信号を出力し、前記第２領域の列に対応する前記列回路の前記切り替え部に前記第２信号線を介して前記第１参照信号を選択する制御信号を出力し、
光信号レベルの前記画素信号をＡＤ変換する際に、
被写体が低輝度である場合には、前記第１領域の列に対応する前記列回路の前記切り替え部に前記第１信号線を介して前記第１参照信号を選択する制御信号を出力し、前記第２領域の列に対応する前記列回路の前記切り替え部に前記第２信号線を介して前記第１参照信号よりも振幅の大きい第２参照信号を選択する制御信号を出力し、
被写体が高輝度である場合には、前記第１領域の列に対応する前記列回路の前記切り替え部に前記第１信号線を介して前記第２参照信号を選択する制御信号を出力し、前記第２領域の列に対応する前記列回路の前記切り替え部に前記第２信号線を介して前記第２参照信号を選択する制御信号を出力する
ことを特徴とする光電変換装置の駆動方法。
（構成１３）
構成１乃至１２のいずれかに記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する信号処理装置と
を有することを特徴とする撮像システム。
（構成１４）
移動体であって、
構成１乃至１２のいずれかに記載の光電変換装置と、
前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と
を有することを特徴とする移動体。
（構成１５）
構成１乃至１２のいずれかに記載の光電変換装置と、
前記光電変換装置に対応する光学装置、
前記光電変換装置を制御する制御装置、
前記光電変換装置から出力された信号を処理する処理装置、
前記光電変換装置で得られた情報に基づいて制御される機械装置、
前記光電変換装置で得られた情報を表示する表示装置、及び、
前記光電変換装置で得られた情報を記憶する記憶装置、の少なくともいずれかと
を備えることを特徴とする機器。

ＳＷ１，ＳＷ２…スイッチ
１０…画素アレイ部
１２，１４，１６…画素
２０Ａ，２０Ｂ…垂直出力線
４２…列回路
５０，５０Ｌ，５０Ｈ…参照信号線
５２，６８，８４…制御線
５４…比較回路
５６…クランプ制御線
９０…制御回路
１００…光電変換装置

Claims

複数の列をなすように配された複数の画素を有する画素アレイ部と、
前記複数の列の各々に対応して設けられ、対応する列の画素から出力される画素信号が各々に入力される複数の列回路と、
前記複数の列回路に信号を供給する複数の信号線と、を有し、
前記画素アレイ部は、
光電変換部を有する画素が配されており光が入射する第１領域と、
光電変換部を有しない画素が配されており遮光されている第２領域と、を有し、
前記第１領域及び前記第２領域は、列によって規定されており、
前記複数の信号線は、
前記第１領域の列に対応する列回路の各々に接続されており、前記第２領域の列に対応する列回路には接続されていない第１信号線と、
前記第２領域の列に対応する列回路の各々に接続されており、前記第１領域の列に対応する列回路には接続されていない第２信号線と、を有する
ことを特徴とする光電変換装置。
光電変換部を有する画素が配されており遮光されている第３領域を更に有し、
前記複数の信号線は、前記第３領域の列に対応する列回路の各々に接続されており、前記第１領域の列に対応する前記列回路及び前記第２領域の列に対応する前記列回路には接続されていない第３信号線を更に有する
ことを特徴とする請求項１記載の光電変換装置。
光電変換部を有する画素が配されており遮光されている第３領域を更に有し、
前記第１信号線は、前記第３領域の列に対応する列回路の各々に接続されている
ことを特徴とする請求項１記載の光電変換装置。
複数の列をなすように配された複数の画素を有する画素アレイ部と、
前記複数の列の各々に対応して設けられ、対応する列の画素から出力される画素信号が各々に入力される複数の列回路と、
前記複数の列回路に信号を供給する複数の信号線と、を有し、
前記画素アレイ部は、
光電変換部を有する画素が配されており光が入射する第１領域と、
光電変換部を有しない画素が配されており遮光されている第２領域と
光電変換部を有する画素が配されており遮光されている第３領域と、
を有し、
前記第１領域、前記第２領域及び前記第３領域は、列によって規定されており、
前記複数の信号線は、
前記第３領域の列に対応する列回路の各々に接続されており、前記第２領域の列に対応する列回路には接続されていない第１信号線と、
前記第２領域の列に対応する列回路の各々に接続されており、前記第３領域の列に対応する列回路には接続されていない第２信号線と、を有する
ことを特徴とする光電変換装置。
前記複数の列回路の各々は、前記画素信号と参照信号とを比較する比較回路を有し、
前記第１信号線及び前記第２信号線の各々は、前記比較回路に接続された信号線である
ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
前記第１信号線及び前記第２信号線は、前記比較回路の消費電流を制御する制御信号を供給する信号線である
ことを特徴とする請求項５記載の光電変換装置。
前記第１信号線及び前記第２信号線は、前記比較回路のリセット動作を制御する制御信号を供給する信号線である
ことを特徴とする請求項５記載の光電変換装置。
前記第１信号線は、前記比較回路に第１参照信号を供給する信号線であり、
前記第２信号線は、前記比較回路に前記第１参照信号と異なる第２参照信号を供給する信号線である
ことを特徴とする請求項５記載の光電変換装置。
前記第１参照信号の振幅と前記第２参照信号の振幅とが異なっている
ことを特徴とする請求項８記載の光電変換装置。
前記複数の列回路の各々は、前記画素信号と参照信号とを比較する比較回路と、前記比較回路に入力される前記参照信号を切り替える切り替え部と、を有し、
前記第１信号線及び前記第２信号線は、前記切り替え部を制御する制御信号を供給する信号線である
ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
前記複数の列回路の各々は、前記参照信号が供給される信号線と前記比較回路との間に接続されたバッファ回路を更に有する
ことを特徴とする請求項１０記載の光電変換装置。
前記複数の列回路の各々は、前記画素信号を増幅する増幅回路を有し、
前記第１信号線及び前記第２信号線は、前記増幅回路のゲインを制御する制御信号を供給する信号線である
ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
請求項１０記載の光電変換装置の駆動方法であって、
リセットレベルの前記画素信号をＡＤ変換する際に、前記第１領域の列に対応する前記列回路の前記切り替え部に前記第１信号線を介して第１参照信号を選択する制御信号を出力し、前記第２領域の列に対応する前記列回路の前記切り替え部に前記第２信号線を介して前記第１参照信号を選択する制御信号を出力し、
光信号レベルの前記画素信号をＡＤ変換する際に、
被写体が低輝度である場合には、前記第１領域の列に対応する前記列回路の前記切り替え部に前記第１信号線を介して前記第１参照信号を選択する制御信号を出力し、前記第２領域の列に対応する前記列回路の前記切り替え部に前記第２信号線を介して前記第１参照信号よりも振幅の大きい第２参照信号を選択する制御信号を出力し、
被写体が高輝度である場合には、前記第１領域の列に対応する前記列回路の前記切り替え部に前記第１信号線を介して前記第２参照信号を選択する制御信号を出力し、前記第２領域の列に対応する前記列回路の前記切り替え部に前記第２信号線を介して前記第２参照信号を選択する制御信号を出力する
ことを特徴とする光電変換装置の駆動方法。
請求項１乃至４のいずれか１項に記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する信号処理装置と
を有することを特徴とする撮像システム。
移動体であって、
請求項１乃至４のいずれか１項に記載の光電変換装置と、
前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と
を有することを特徴とする移動体。
請求項１乃至４のいずれか１項に記載の光電変換装置と、
前記光電変換装置に対応する光学装置、
前記光電変換装置を制御する制御装置、
前記光電変換装置から出力された信号を処理する処理装置、
前記光電変換装置で得られた情報に基づいて制御される機械装置、
前記光電変換装置で得られた情報を表示する表示装置、及び、
前記光電変換装置で得られた情報を記憶する記憶装置、の少なくともいずれかと
を備えることを特徴とする機器。