JP2018117278A - 撮像素子および撮像素子の制御方法、撮像装置、および電子機器 - Google Patents

Abstract

【課題】撮像素子の高密度化に起因する歩留りの低下を抑制できるようにする。【解決手段】画素で受光した光量に応じた画素信号をデジタル信号に変換する際に使用する、所定のビット数の時刻コードを１ビット単位で転送する複数の転送経路に救済転送経路を設けるようにして、複数の転送経路にエラーが発生した場合、救済転送経路に切り替えられるようにする。本開示は、撮像素子に適用することができる。【選択図】図５

Description

本開示は、撮像素子および撮像素子の制御方法、撮像装置、および電子機器に関し、特に、歩留りを向上できるようにした撮像素子および撮像素子の制御方法、撮像装置、および電子機器に関する。

撮像素子の信号読み出し方式で、例えば、画素内などの限られた面積内でAD変換（Analog Digital変換）を行う場合、面積効率が良い方式として、比較器と、その後段のデジタル回路で構成される積分型（スロープ型）のAD変換方式が提案されている。

この積分型のAD変換方式を用いて、限られた面積内でAD変換を実現しようとする技術として、例えば、後段のデジタル回路を１つのDRAM（Dynamic Random Access Memory）回路として、複数回スロープ信号を比較器に入力する回路構成が広く知られている。

例えば、8bitのAD変換であれば、同じスロープ信号が８回繰り返し比較器に入力される。そして、比較器の出力が反転した時点の０または１のコードをDRAM回路に記憶する動作が８回繰り返され、全面の比較が終了した時点で、外部に読み出される。

しかしながら、画素毎にAD変換器をそれぞれ独立に配置するような構成の場合、画素列毎にAD変換器を配置するカラム並列などのような比較的面積自由度がある場合と異なり、回路の収容面積に限りがあるため、要求を十分に満たすようなAD変換器を作成することが難しい。

例えば、比較の際の判定速度が遅くなる、または、性能を上げようとして消費電力が増大してしまうことがある。

そこで、判定速度の遅延や消費電力の増大を抑制する技術が提案されている（特許文献１参照）。

国際公開公報２０１６／１３６４４８号

しかしながら、このような回路構成でシステムを構成する場合、画素数の増大に伴い回路レイアウト密度が急激に上昇し、コード不良等を誘発する回路不良の発生確率が増大する。

また、固体撮像装置の場合、画素のデータに不良が発生した場合、例え1bitの不良であったとしても不良が発生してしまうとチップの機能としては使用不可となってしまい、歩留まりを悪化させてしまうため、不良の発生確率を低減させる必要がある。

本開示は、このような状況に鑑みてなされたものであり、特に、予め救済用の回路を構成し、不良が検出されても、救済用の回路で救済することで、不良の発生を抑制し、歩留まりを向上できるようにするものである。

本開示の一側面の撮像素子は、画素で受光した光量に応じた画素信号をデジタル信号に変換する際に使用する、所定のビット数の時刻コードを１ビット単位で転送する複数の転送経路と、前記転送経路と同一の構成からなる救済転送経路と、前記転送経路の異常の有無を判定する判定部と、前記判定部の判定結果に基づいて、前記複数の転送経路および前記救済転送経路のうちのいずれかに、前記所定のビット数の時刻コードの転送に使用する転送経路を切り替える切替部とを含む撮像素子である。

前記判定部には、所定のデータが前記転送経路を介して転送されるときの転送結果の期待値と、前記所定のデータが前記転送経路を介して転送された転送結果とを比較して、前記転送経路の異常の有無を判定させるようにすることができる。

前記複数の転送経路には、それぞれ対応する１ビット単位の前記時刻コードを格納する格納部を含ませるようにすることができる。

前記所定のデータが前記転送経路を介して転送される際、前記所定のデータは、前記転送経路に対応する前記格納部に書き込まれると共に、転送されるようにすることができ、前記判定部には、前記所定のデータが前記転送経路を介して転送された転送結果と前記期待値とを比較して、前記転送経路の異常の有無を判定させるようにすることができる。

前記判定部には、前記期待値を所定値とした場合の、前記所定のデータを1および0としたときのそれぞれの転送結果と前記期待値とを比較し、それぞれの前記転送経路の異常の有無を判定させるようにすることができる。

前記切替部には、前記判定結果に基づいて、前記異常が有ると判定された転送経路を除く、前記複数の転送経路および前記救済転送経路を、前記所定のビット数の時刻コードの転送に使用する転送経路として切り替えるようにさせることができる。

前記切替部には、前記判定結果に基づいて、前記異常が有ると判定されたビットの転送経路を切り離し、前記異常が有ると判定されたビットより下位のビットの時刻コードの転送には、前記異常が有ると判定されたビットより下位のビットの前記複数の転送経路および前記救済転送経路を使用するように転送経路を切り替えるようにさせることができる。

前記所定のデータが前記転送経路を介して転送される際、前記所定のデータは、前記転送経路に対応する前記格納部に書き込まれた後、読み出されると共に、転送されるようにすることができ、前記判定部には、前記所定のデータが前記転送経路を介して、前記格納部に書き込まれた後、読み出されて、転送された転送結果と前記期待値とを比較して、前記転送経路に対応する前記格納部の異常の有無を判定させるようにすることができる。

前記判定部には、前記期待値を所定値とした場合の、前記所定のデータを1および0としたときのそれぞれの転送結果と前記期待値とを比較させ、それぞれの前記転送経路に対応する前記格納部の異常の有無を判定させるようにすることができる。

前記救済転送経路には、転送する時刻コードをビット単位で格納する救済格納部をさらに含ませるようにすることができ、前記切替部には、前記判定結果に基づいて、前記異常が有ると判定された格納部と、対応する転送経路を除く、前記複数の転送経路と対応する前記格納部および前記救済転送経路と対応する前記救済格納部を、前記所定のビット数の時刻コードの転送、書き込み、および読み出しに使用する転送経路と対応する格納部として切り替えるようにさせることができる。

前記判定部には、前記所定のデータが前記転送経路を介して転送された転送結果と前記期待値とを比較して、前記転送経路の異常の有無を判定した後、前記所定のデータが前記転送経路を介して、前記格納部に書き込まれた後、読み出されて、転送された転送結果と前記期待値とを比較して、前記転送経路に対応する前記格納部の異常の有無を判定させるようにすることができ、前記切替部は、前記判定結果に基づいて、前記異常が有ると判定された転送経路、および格納部を除く、前記複数の転送経路と対応する前記格納部および前記救済転送経路と対応する前記救済格納部を、前記所定のビット数の時刻コードの転送、および書き込み、または、転送、書き込み、および読み出しに使用する転送経路と対応する格納部として切り替えるようにさせることができる。

本開示の一側面の撮像素子の制御方法は、画素で受光した光量に応じた画素信号をデジタル信号に変換する際に使用する、所定のビット数の時刻コードを１ビット単位で転送する複数の転送経路と、前記転送経路と同一の構成からなる救済転送経路とを含む撮像装置の制御方法であって、前記転送経路の異常の有無を判定し、判定結果に基づいて、前記複数の転送経路および前記救済転送経路のうちのいずれかに、前記所定のビット数の時刻コードの転送に使用する転送経路を切り替えるステップを含む撮像素子の制御方法である。

本開示の一側面の撮像装置は、画素で受光した光量に応じた画素信号をデジタル信号に変換する際に使用する、所定のビット数の時刻コードを１ビット単位で転送する複数の転送経路と、前記転送経路と同一の構成からなる救済転送経路と、前記転送経路の異常の有無を判定する判定部と、前記判定部の判定結果に基づいて、前記複数の転送経路および前記救済転送経路のうちのいずれかに、前記所定のビット数の時刻コードの転送に使用する転送経路を切り替える切替部とを含む撮像装置である。

本開示の一側面の電子機器は、画素で受光した光量に応じた画素信号をデジタル信号に変換する際に使用する、所定のビット数の時刻コードを１ビット単位で転送する複数の転送経路と、前記転送経路と同一の構成からなる救済転送経路と、前記転送経路の異常の有無を判定する判定部と、前記判定部の判定結果に基づいて、前記複数の転送経路および前記救済転送経路のうちのいずれかに、前記所定のビット数の時刻コードの転送に使用する転送経路を切り替える切替部とを含む電子機器である。

本開示の一側面においては、複数の転送経路により、画素で受光した光量に応じた画素信号をデジタル信号に変換する際に使用する、所定のビット数の時刻コードが１ビット単位で転送され、救済転送経路により、前記転送経路と同一の構成がなされ、判定部により、前記転送経路の異常の有無が判定され、切替部により、前記判定部の判定結果に基づいて、前記複数の転送経路および前記救済転送経路のうちのいずれかに、前記所定のビット数の時刻コードの転送に使用する転送経路が切り替えられる。

本開示の一側面によれば、不良の発生を抑制し、歩留まりを向上することが可能となる。

本開示に係る固体撮像装置の概略構成を示す図である。 画素の詳細構成例を示すブロック図である。 ２枚の半導体基板を積層することで固体撮像装置を構成する概念図である。 ３枚の半導体基板を積層することで固体撮像装置を構成する概念図である。 本開示の時刻コード転送部を制御する詳細な構成を説明する図である。 図５のデータライン選択回路の構成例を説明する図である。 図５の時刻コード転送部の詳細な構成例を説明する図である。 図５の判定回路とERR情報格納ラッチの構成例を説明する図である。 図５の時刻コード転送部を用いた不良検出救済処理を説明するフローチャートである。 本開示の固体撮像装置を適用した電子機器としての撮像装置の構成例を示すブロック図である。 本開示の技術を適用した固体撮像装置の使用例を説明する図である。

以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

また、以下の順序で説明を行う。
１．固体撮像装置の概略構成例
２．画素の詳細構成例
３．複数基板構成１
４．複数基板構成２
５．時刻コード転送部を制御する詳細な構成
６．データライン選択回路の詳細な構成例
７．時刻コード転送部の構成例
８．判定回路およびERR情報格納ラッチの構成例
９．不良検出救済処理
１０．電子機器への適用例
１１．固体撮像装置の使用例

＜１．固体撮像装置の概略構成例＞
図１は、本開示に係る固体撮像装置の概略構成を示している。

図１の固体撮像装置１は、半導体として例えばシリコン（Si）を用いた半導体基板１１に、画素２１が２次元アレイ状に配列された画素アレイ部２２を有する。画素アレイ部２２には、時刻コード発生部２６で生成された時刻コードを各画素２１に転送する時刻コード転送部２３も設けられている。そして、半導体基板１１上の画素アレイ部２２の周辺には、画素駆動回路２４、DAC（Digital Analog Converter）２５、時刻コード発生部２６、垂直駆動回路２７、出力部２８、及びコントローラ２９が形成されている。

２次元アレイ状に配列された画素２１のそれぞれには、図２を参照して後述するように、画素回路４１とADC４２が設けられており、画素２１は、画素内の受光素子（例えば、フォトダイオード）で受光した光量に応じた電荷信号を生成し、デジタルの画素信号SIGに変換して出力する。

画素駆動回路２４は、画素２１内の画素回路４１（図２）を駆動する。DAC２５は、時間経過に応じてレベル（電圧）が単調減少するスロープ信号である参照信号（基準電圧信号）REFを生成し、各画素２１に供給する。時刻コード発生部２６は、各画素２１が、アナログの画素信号SIGをデジタルの信号に変換（AD変換）する際に使用される時刻コードを生成し、対応する時刻コード転送部２３に供給する。時刻コード発生部２６は、画素アレイ部２２に対して複数個設けられており、画素アレイ部２２内には、時刻コード発生部２６に対応する数だけ、時刻コード転送部２３が設けられている。即ち、時刻コード発生部２６と、そこで生成された時刻コードを転送する時刻コード転送部２３は、１対１に対応する。

垂直駆動回路２７は、画素２１内で生成されたデジタルの画素信号SIGを、タイミング生成回路２９ａから供給されるタイミング信号に基づいて、所定の順番で出力部２８に出力させる制御を行う。画素２１から出力されたデジタルの画素信号SIGは、出力部２８から固体撮像装置１の外部へ出力される。出力部２８は、黒レベルを補正する黒レベル補正処理やCDS(Correlated Double Sampling；相関２重サンプリング)処理など、所定のデジタル信号処理を必要に応じて行い、その後、外部へ出力する。

コントローラ２９は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成されるタイミング生成回路２９ａを備えており、生成した各種のタイミング信号を、画素駆動回路２４、DAC２５、垂直駆動回路２７等に供給させる。また、コントローラ２９は、時刻コード転送部２３の駆動を制御するリピータ回路１０１（図５）の動作を制御する。

固体撮像装置１は、以上のように構成されている。なお、図１では、上述したように、固体撮像装置１を構成する全ての回路が、１つの半導体基板１１上に形成されるように描かれているが、固体撮像装置１を構成する回路は、図３，図４を参照して後述するように、複数枚の半導体基板１１に分けて配置されている。

＜２．画素の詳細構成例＞
図２は、画素２１の詳細構成例を示すブロック図である。

画素２１は、画素回路４１とADC（Analog Digital Converter）４２で構成されている。

画素回路４１は、受光した光量に応じた電荷信号をアナログの画素信号SIGとしてADC４２に出力する。ADC４２は、画素回路４１から供給されたアナログの画素信号SIGをデジタル信号に変換する。

ADC４２は、比較回路５１とデータ記憶部５２で構成される。

比較回路５１は、DAC２５から供給される参照信号REFと画素信号SIGを比較し、比較結果を表す比較結果信号として、出力信号VCOを出力する。比較回路５１は、参照信号REFと画素信号SIGが同一（の電圧）になったとき、出力信号VCOを反転させる。

比較回路５１は、差動入力回路６１、電圧変換回路６２、及び正帰還回路（PFB:Positive Feedback）６３により構成される。

データ記憶部５２には、比較回路５１から出力信号VCOが入力される他、垂直駆動回路２７から、画素信号の書き込み動作であることを表すWR信号、画素信号の読み出し動作であることを表すRD信号、及び、画素信号の読み出し動作中における画素２１の読み出しタイミングを制御するWORD信号が、垂直駆動回路２７から供給される。また、データ記憶部５２には、時刻コード転送部２３を介して、時刻コード発生部２６で生成された時刻コードも供給される。

データ記憶部５２は、WR信号及びRD信号に基づいて、時刻コードの書き込み動作と読み出し動作を制御するラッチ制御回路７１、時刻コードを記憶するラッチ記憶部７２、およびラッチ記憶部７２にエラーが発生した場合、その救済を目的とした救済Bitラッチ記憶部７３で構成される。

ラッチ制御回路７１は、時刻コードの書き込み動作においては、比較回路５１からHi（High）の出力信号VCOが入力されている間、時刻コード転送部２３から供給される、単位時間ごとに更新される時刻コードをラッチ記憶部７２に記憶させる。そして、参照信号REFと画素信号SIGが同一（の電圧）になり、比較回路５１から供給される出力信号VCOがLo(Low)に反転されたとき、供給される時刻コードの書き込み（更新）を中止し、最後にラッチ記憶部７２に記憶された時刻コードをラッチ記憶部７２に保持させる。ラッチ記憶部７２に記憶された時刻コードは、画素信号SIGと参照信号REFが等しくなった時刻を表しており、画素信号SIGがその時刻の基準電圧であったことを示すデータ、即ち、デジタル化された光量値を表す。

参照信号REFの掃引が終了し、画素アレイ部２２内の全ての画素２１のラッチ記憶部７２に時刻コードが記憶された後、画素２１の動作が、書き込み動作から読み出し動作に変更される。

ラッチ制御回路７１は、時刻コードの読み出し動作においては、読み出しタイミングを制御するWORD信号に基づいて、画素２１が自分の読み出しタイミングとなったときに、ラッチ記憶部７２に記憶されている時刻コード（デジタルの画素信号SIG）を、時刻コード転送部２３に出力する。時刻コード転送部２３は、供給された時刻コードを、列方向（垂直方向）に順次転送し、出力部２８に供給する。

救済Bitラッチ記憶部７３は、ビット単位で記憶されるラッチ記憶部７２のうち、エラーが発生するビットのラッチを救済するラッチ記憶部である。したがって、救済Bitラッチ記憶部７３は、ラッチ記憶部７２のビット単位の構成と同一の構成である。

時刻コード転送部２３は、時刻コードを構成するビット毎に転送経路が設けられており、ラッチ記憶部７２についても、ビット毎にラッチが設けられた構成である。さらに、時刻コード転送部２３を構成するビット毎の転送経路と、ラッチ記憶部７２を構成するビット毎のラッチは、それぞれ対になっている。そして、ビット毎の転送経路、および、ラッチのうちの少なくともいずれかにエラーが発生する場合、すなわち、不良が発生した場合、不良となったラッチと転送経路に代えて、救済Bitラッチ記憶部７３のビット単位のラッチと、対応する時刻コード転送部２３の転送経路（図５の救済Bit用の時刻コード転送1bit列１４２）とが用いられる。

救済Bitラッチ記憶部７３、および救済Bit用の時刻コード転送1bit列１４２は、少なくとも１ビット分以上設けられる。

＜３．複数基板構成１＞
固体撮像装置１は、複数枚の半導体基板１１に回路が作り分けられており、例えば、図３で示される固体撮像装置１のような構成でもよい。

図３は、上側基板１１Aと下側基板１１Cの２枚の半導体基板１１を積層することで固体撮像装置１を構成する概念図を示している。

上側基板１１Aには、フォトダイオード９１を含む画素回路４１が少なくとも形成されている。下側基板１１Cには、時刻コードを記憶するデータ記憶部５２と時刻コード転送部２３が少なくとも形成されている。上側基板１１Aと下側基板１１Cは、例えば、Cu-Cuなどの金属結合などにより接合される。

＜４．複数基板構成２＞
図３は、固体撮像装置１を２枚の半導体基板１１で構成した例であるが、３枚の半導体基板１１で構成することもできる。

図４は、上側基板１１A、中間基板１１B、及び、下側基板１１Cの３枚の半導体基板１１を積層することで、固体撮像装置１を構成する概念図を示している。

上側基板１１Aには、フォトダイオード９１を含む画素回路４１と、比較回路５１の少なくとも一部の回路が形成されている。下側基板１１Cには、時刻コードを記憶するデータ記憶部５２と時刻コード転送部２３が少なくとも形成されている。中間基板１１Bには、上側基板１１Aに配置されない比較回路５１の残りの回路が形成されている。上側基板１１Aと中間基板１１B、及び、中間基板１１Bと下側基板１１Cは、例えば、Cu-Cuなどの金属結合などにより接合される。

＜５．時刻コード転送部を制御する詳細な構成＞
次に、図５を参照して、時刻コード転送部２３を制御する詳細な構成について説明する。

時刻コード転送部２３を制御する構成は、リピータ回路１０１−１乃至１０１−ｎと呼ばれる。リピータ回路１０１−１乃至１０１−ｎは、時刻コード転送部２３が設けられている数だけ設けられており、図５においてはｎ個が設けられている。尚、リピータ回路１０１−１乃至１０１−ｎを特に区別する必要がない場合、単に、リピータ回路１０１と称し、その他の構成についても同様に称する。

リピータ回路１０１は、時刻コード発生部２６、時刻コード転送部２３、データライン選択回路１２１，１２２、判定回路１２３−０乃至１２３−ｎ、ERR情報格納ラッチ１２４、および、FUSE情報生成回路１２５を備えている。

時刻コード転送部２３には、１ビットずつ（n+1）ビット分の転送経路が設けられており、図５においては、時刻コードの0bit目のデータの転送経路である時刻コード転送1bit列１４１−０（Bit_0）乃至時刻コードのnbit目のデータを転送する時刻コード転送1bit列（Bit_n）１４１−ｎが、それぞれ転送経路として表されている。すなわち、時刻コード転送1bit列（Bit_n）１４１−ｎは、時刻コードのnビット目（bit_n）のデータを転送する転送経路であることが表されている。また、図５においては、時刻コードは、（n+1）ビットから構成される場合の例が示されているが、これ以外のビット数であってもよい。

さらに、時刻コード転送部２３には、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎとは別に、いずれかの転送経路においてエラーが発生した場合において、その転送経路を救済するための時刻コード転送1bit列（Bit_n）１４１−ｎと同一の構成からなる救済用の転送経路として時刻コード転送1bit列（救済Bit）１４２が設けられている。図５においては、時刻コード転送1bit列（救済Bit）１４２が１ビット分のみ設けられている例が示されているが、２ビット以上の複数ビット分設けられるようにしてもよい。ただし、以降の説明においては、時刻コード転送1bit列（救済Bit）１４２は、１ビット分のみが設けられている、図５の例に則して説明を進めるものとする。

データライン選択回路１２１，１２２は、コントローラ２９におけるデータライン選択信号生成回路１１３からの選択信号に基づいて、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎ、および時刻コード転送1bit列（救済Bit）１４２を切り替えて、時刻コード発生部２６により発生された時刻コードの各ビットのデータを転送させる。そして、データライン選択回路１２２は、各ビットの転送結果REP_out0乃至REP_outnを、それぞれ判定回路１２３−０乃至１２３−ｎおよびコントローラ２９に出力する。

時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎのいずれの転送経路にもエラーが発生していない場合、データライン選択信号生成回路１１３からの信号に基づいて、データライン選択回路１２１，１２２は、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎを使用して時刻コードの各ビットのデータを転送させる。しかしながら、後述する不良検出救済処理により、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎのいずれかのビットの転送経路においてエラーが発生した場合、エラーが発生したビットの転送経路を切り離し、救済用の時刻コード転送1bit列（救済Bit）１４２を利用して時刻コードの各ビットのデータを転送させる。

判定回路１２３−０乃至１２３−ｎは、それぞれ時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎの転送結果を期待値と比較し、転送経路毎のエラーの発生の有無を判定し、判定結果をERR情報格納ラッチ１２４に格納させる。

ERR情報格納ラッチ１２４は、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎの各ビットの、すなわち、転送経路毎のエラーの発生の有無をラッチすると共に、コントローラ２９からのアドレス情報に基づいて、判定結果をFUSE情報生成回路１２５に供給する。

FUSE情報生成回路１２５は、ERR情報格納ラッチ１２４より供給される判定結果に基づいて、各転送経路におけるエラーの有無を示す判定結果の情報からなるFUSE情報を生成してFUSE回路１１２に格納させると共に、制御信号生成回路１１１に出力する。

制御信号生成回路１１１は、FUSE情報にエラーを発生させる転送経路が含まれる場合、データライン選択信号生成回路１１３に対して、救済措置として、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎのうちエラーの発生した転送経路を切り離して、代わりに救済用の時刻コード転送1bit列（救済Bit）１４２を用いて転送経路を組み替える指示を示す制御信号を供給する。

データライン選択信号生成回路１１３は、データライン選択回路１２１，１２２に対して選択信号を供給して、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎ、および時刻コード転送1bit列（救済Bit）１４２のいずれか（n＋1）ビット分の転送経路に切り替えて、時刻コードを転送するように制御する。

より詳細には、デフォルトにおいて、データライン選択信号生成回路１１３は、データライン選択回路１２１，１２２を制御して、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎからなる転送経路を用いて、（n+1）ビット分の時刻コードを転送させる。

また、制御信号生成回路１１１より救済措置を実施することを示す選択信号からなる制御信号を受け付けるとき、データライン選択信号生成回路１１３は、FUSE回路１１２に記憶されているFUSE情報を読み出して、転送経路である時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎのうち、エラーの発生した転送経路を切り離し、時刻コード転送1bit列（救済Bit）１４２を用いて、（n+1）ビットの時刻コードを転送させるように、データライン選択回路１２１，１２２を制御する。

＜６．データライン選択回路の詳細な構成例＞
次に、図６を参照して、データライン選択回路１２１，１２２の詳細な構成例について説明する。

データライン選択回路１２１，１２２は、それぞれ（n+1）ビット分のスイッチＳＷ０乃至ＳＷｎを備えている。スイッチＳＷ０乃至ＳＷｎは、それぞれが転送経路毎、すなわち、時刻コード転送1bit列（救済Bit）１４２、および時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎのそれぞれに接続された端子１４２ａおよび１４１ａ−０乃至１４１ａ−ｎが並べられた端子間に設けられており、隣接する端子を切り替えることができる構成となっている。

この結果、デフォルトにおいて、データライン選択回路１２１，１２２は、図６で示されるように、スイッチＳＷ０乃至ＳＷｎをそれぞれの対応する転送経路である、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎのそれぞれの端子１４１ａ−０乃至１４１ａ−ｎに接続する。スイッチＳＷ０乃至ＳＷｎが、このように接続されているとき、図中の左部に設けられた時刻コード転送1bit列（救済Bit）１４２の端子１４２ａには、スイッチＳＷ０が接続されていないので、救済用の転送経路である時刻コード転送1bit列（救済Bit）１４２は使用されない状態であることが示される。

例えば、時刻コードの０ビット目のデータの転送経路である時刻コード転送1bit列（Bit_0）１４１−０にエラーが発生した場合、データライン選択回路１２１，１２２は、データライン選択信号生成回路１１３からの選択信号に基づいて、スイッチＳＷ０を制御して、図中の左側の救済用の転送経路である時刻コード転送1bit列（救済Bit）１４２の端子１４２ａに接続する。

この結果、エラーの発生した時刻コード転送1bit列（Bit_0）１４１−０に代えて、救済用の転送経路である時刻コード転送1bit列（救済Bit）１４２が用いられて、時刻コードの０ビット目のデータが転送される。

また、例えば、時刻コードの１ビット目のデータの転送経路である時刻コード転送1bit列（Bit_1）１４１−１にエラーが発生した場合、データライン選択回路１２１，１２２は、データライン選択信号生成回路１１３からの選択信号に基づいて、スイッチＳＷ０，ＳＷ１を制御して、それぞれ図中の左側の救済用の転送経路である時刻コード転送1bit列（救済Bit）１４２、および時刻コード転送1bit列（Bit_0）１４１−０の端子１４２，１４１ａ−１に接続する。

この結果、時刻コードの１ビット目のデータは、エラーを起こした時刻コード転送1bit列（Bit_1）１４１−１に代えて、時刻コード転送1bit列（Bit_0）１４１−０により転送され、時刻コード転送1bit列（Bit_0）１４１−０の転送経路で転送されていた時刻コードの０ビット目のデータは、救済用の転送経路である時刻コード転送1bit列（救済Bit）１４２が用いられて転送される。

すなわち、エラーが発生した場合、エラーが発生したビットの転送経路が切り離されて、救済用の転送経路である時刻コード転送1bit列（救済Bit）１４２を用いることで、エラーが発生したビットよりも、下位のビット（図６中の左側のビット）のデータの転送経路については、スイッチＳＷ０乃至ＳＷｎが制御されることにより、それぞれ下位の方向に１ビットずつ（図６中の左側に１ビットずつ）転送経路がずらされて、（n+1）ビット分の時刻データの転送経路が再構成される。

＜７．時刻コード転送部の構成例＞
時刻コード転送部２３の具体的な構成例について説明する。

時刻コード転送部２３は、DFF群１５１−１乃至１５１−ｎ、DFF（D型フリップフロップ回路）１５２、Latch５２Ｒ−１乃至５２Ｒ−ｎ、およびLatch５２Ｌ−１乃至５２Ｌ−ｎおよびクロック信号転送経路１５３より構成される。

クロック信号転送経路１５３は、２個単位で設けられた複数のインバータ群により構成され、クロック信号MCLKを順次時刻コード発生部２６に向けて転送する。

DFF（D型フリップフロップ回路）群１５１−１乃至１５１−ｎは、クロック信号転送経路１５３より供給されるクロック信号に同期して、時刻コード発生部２６より発生される時刻コードの各ビットを転送し、Latch５２Ｒ−１乃至５２Ｒ−ｎ、およびLatch５２Ｌ−１乃至５２Ｌ−ｎに書き込む、または、Latch５２Ｒ−１乃至５２Ｒ−ｎ、およびLatch５２Ｌ−１乃至５２Ｌ−ｎに書き込まれたデータを読み出して、DFF１５２を介してコントローラ２９に転送する。

Latch５２Ｒ−１乃至５２Ｒ−ｎ、およびLatch５２Ｌ−１乃至５２Ｌ−ｎは、DFF群１５１−１乃至１５１−ｎより転送されてくる時刻データのうち、各画素の画素信号に対応する時刻コードをラッチする。また、Latch５２Ｒ−１乃至５２Ｒ−ｎ、およびLatch５２Ｌ−１乃至５２Ｌ−ｎは、ラッチした画素信号に対応する時刻コードの各ビットを、DFF群１５１−１乃至１５１−ｎ、およびDFF１５２からなる転送経路を介してコントローラ２９に出力する。

より詳細には、DFF群１５１−１乃至１５１−ｎを構成する、各DFF群１５１の個々のDFFにより１ビットずつの転送経路が、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎ、および時刻コード転送1bit列（救済Bit）１４２の転送経路を構成する。

従って、図７においては、時刻コード発生部２６により発生された時刻コードの各ビットのデータが、DFF群１５１−ｎを構成する各DFFに出力され、クロック信号転送経路１５３より供給されるクロック信号に基づいて、順次、DFF群１５１−１、DFF群１５１−２、・・・DFF群１５１−ｎの順序で転送されて、DFF１５２からコントローラ２９に出力される。

DFF群１５１−１乃至１５１−ｎを構成する個々のDFFにより構成される１ビットずつの転送経路には、図２で示される画素２１内のデータ記憶部５２に対応する、図７のLatch５２Ｒ−１乃至５２Ｒ−ｎ、およびLatch５２Ｌ−１乃至５２Ｌ−ｎが接続されている。図７においては、１つの転送経路で２画素の画素信号に対応する時刻コードを転送するため、ラッチがそれぞれLatch５２Ｌ，５２Ｒが設けられた構成例が示されている。尚、以降においては、各転送経路に１画素のデータ記憶部５２が接続されている構成例について、すなわち、Ｌ，Ｒのいずれか１個のみが接続されている構成例について説明を進めるものとする。

すなわち、図２で示されるように、データ記憶部５２には、ラッチ記憶部７２、および救済Bitラッチ記憶部７３が設けられており、ラッチ記憶部７２には、時刻データの各ビット単位のラッチが設けられている。同様に、救済Bitラッチ記憶部７３にも救済Bitのビット数に対応するラッチが設けられている。ただし、この例では、救済Bitは１ビットであるものとする。

ラッチ記憶部７２における各ビットのラッチ、および救済Bitラッチ記憶部７３における各ビットのラッチは、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎ、および時刻コード転送1bit列（救済Bit）１４２に対応付けられている。

従って、図６を参照して説明したように、転送経路である時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎ、および時刻コード転送1bit列（救済Bit）１４２が切り替えられるときは、対応するデータ記憶部５２における、ラッチ記憶部７２、および救済Bitラッチ記憶部７３で使用される各ビットのラッチも切り替えられる。

＜８．判定回路およびERR情報格納ラッチの構成例＞
次に、図８を参照して、判定回路１２３、およびERR情報格納ラッチ１２４の構成例について説明する。

判定回路１２３は、スイッチ１７１、インバータ１７２乃至１７４、AND回路１７５，１７６、およびOR回路１７７より構成される。また、ERR情報格納ラッチ１２４は、フリップフロップ回路より構成される。

スイッチ１７１は、期待値として予め設定されるHiまたはLowを切り替えて、インバータ１７２に出力する。

インバータ１７２は、スイッチ１７１より供給される期待値の反転信号を、インバータ１７３、およびAND回路１７６に出力する。

インバータ１７３は、インバータ１７２の出力の反転信号をAND回路１７５に出力する。すなわち、インバータ１７３は、期待値そのものをAND回路１７５に出力する。

インバータ１７４は、時刻コード転送1bit列（Bit_n）１４１−ｎの転送結果REP_outの反転信号をAND回路１７５に出力する。

AND回路１７５は、インバータ１７３，１７４のそれぞれの出力信号のANDを取ってOR回路１７７に出力する。すなわち、AND回路１７５は、期待値と、転送結果REP_outの反転信号とが一致するとき、Hiの信号を出力する。

AND回路１７６は、時刻コード転送1bit列（Bit_n）１４１−ｎの転送結果REP_outと、インバータ１７２の出力信号とのANDの論理結果をOR回路１７７に出力する。すなわち、AND回路１７６は、期待値の反転信号と、転送結果REP_outとが一致するとき、Hiの信号を出力する。

OR回路１７７は、AND回路１７５，１７６のそれぞれの出力信号のORの論理結果をフリップフロップ回路からなるERR情報格納ラッチ１２４に出力してERR情報としてラッチさせる。

図８のような構成により、判定回路１２３は、期待値と、時刻コード転送1bit列（Bit_n）１４１−ｎの転送結果REP_outとが一致するとき、Lowを出力する。一方、期待値と、時刻コード転送1bit列（Bit_n）１４１−ｎの転送結果REP_outとが一致しないとき、Hiを出力する。

そして、OR回路１７７の判定結果が、ERR情報格納ラッチ１２４にラッチされることになる。

＜９．不良検出救済処理＞
次に、図９のフローチャートを参照して、不良検出救済処理について説明する。

ステップＳ１１において、コントローラ２９は、各ビットの判定回路１２３のスイッチ１７１を制御して、期待値をLowに設定する。

ステップＳ１２において、コントローラ２９は、データライン選択信号生成回路１１３を制御して、データライン選択回路１２１，１２２におけるスイッチＳＷ０乃至ＳＷｎを時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎの端子１４１ａ−０乃至１４１ａ−ｎ、および時刻コード転送1bit列（救済Bit）１４２の端子１４２ａのうちの（n+1）ビット分のいずれかに接続させる。

例えば、デフォルトの場合、スイッチＳＷ０乃至ＳＷｎは、それぞれを時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎの端子１４１ａ−０乃至１４１ａ−ｎに接続させる。また、不良の転送経路が予め検出されている場合については、スイッチＳＷ０乃至ＳＷｎは、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎの端子１４１ａ−０乃至１４１ａ−ｎ、および時刻コード転送1bit列（救済Bit）１４２の端子１４２ａのうちの不良の転送経路を除く（n+1）ビット分の端子に接続される。ただし、不良検出救済処理は、製造完了時になされることが想定されるので、ステップＳ１２の処理については、通常、デフォルトでの処理とされる。

そして、コントローラ２９は、時刻コード発生部２６を制御して、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎの各転送経路に対して、時刻コードの各ビットのデータを0にして出力させる。

ステップＳ１３において、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎの各転送経路を構成するDFF群１５１が、順次、時刻コードをデータ記憶部５２のラッチ記憶部７２の各ビットのラッチに書き込む処理を繰り返すと共に、転送し、各ビットの判定回路１２３−０乃至１２３−ｎに対して転送結果REP_out0乃至REP_outnとして出力する。このとき、必要に応じて、時刻コード転送1bit列（救済Bit）１４２の転送経路を構成するDFF群１５１が、順次、時刻コードを救済bitラッチ記憶部７３の救済ビットに対応するラッチにも書き込む処理を繰り返すと共に、転送し、対応するビットの判定回路１２３に対して転送結果REP_outとして出力する。

ステップＳ１４において、コントローラ２９は、各ビットの判定回路１２３を制御して、期待値と転送結果とが一致するか否かを判定させ、判定結果をERR情報格納ラッチ１２４に格納させる。ここでは、各ビットの期待値がLowとされ、時刻コードの各ビットの転送結果REP_out0乃至REP_outnが0であることが正しいので、一致しない場合（REP_out0乃至REP_outnが1である場合）、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎを構成する転送経路上に異常が発生しているものとみなされ、処理は、ステップＳ１５に進む。

ステップＳ１５において、コントローラ２９は、時刻コード転送1bit列（救済Bit）１４２が残されているか否かを判定する。ここでは、時刻コード転送1bit列（救済Bit）１４２は、１ビットであり、例えば、最初の処理では、１ビットの時刻コード転送1bit列（救済Bit）１４２が残されていることになるので、処理は、ステップＳ１６に進む。

ステップＳ１６において、コントローラ２９は、ERR情報格納ラッチ１２４に対してアドレス情報を供給して、FUSE情報生成回路１２５にエラーが発生しているビットの情報であるERR情報を供給させる。FUSE情報生成回路１２５は、ERR情報に基づいて、エラーが発生している転送経路を示すFUSE情報を生成して、FUSE回路１１２に格納させると共に、制御信号生成回路１１１に対してエラーが発生したことを通知する。

ステップＳ１７において、制御信号生成回路１１１は、切替制御信号を生成して、データライン選択信号生成回路１１３に通知する。

ステップＳ１８において、データライン選択信号生成回路１１３は、切替制御信号により、FUSE回路１１２に格納されたFUSE情報に基づいて、データライン選択回路１２１，１２２を制御し、図６を参照して説明したように、スイッチＳＷ０乃至ＳＷｎを切り替えて、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎのうち、エラーが発生していない転送経路と、時刻コード転送1bit列（救済Bit）１４２により構成される転送経路とを利用して（n+1）ビットの時刻コードの転送経路を再構成する。

尚、ステップＳ１４において、期待値と転送結果REP_outとが一致する場合、異常が検出されないので、ステップＳ１５乃至Ｓ１８の処理はスキップされる。

ステップＳ１９において、コントローラ２９は、時刻コード発生部２６を制御して、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎの各転送経路に対して、時刻コードの各ビットのデータを1にして出力させる。

ステップＳ２０において、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎの各転送経路を構成するDFF群１５１が、順次、時刻コードをデータ記憶部５２のラッチ記憶部７２に書き込む処理を繰り返すと共に、転送し、各ビットの判定回路１２３に対して転送結果REP_outとして出力する。このとき、必要に応じて、時刻コード転送1bit列（救済Bit）１４２の転送経路を構成するDFF群１５１が、順次、時刻コードを救済bitラッチ記憶部７３の救済ビットに対応するラッチにも書き込む処理を繰り返すと共に、転送し、対応するビットの判定回路１２３に対して転送結果REP_outとして出力する。

ステップＳ２１において、コントローラ２９は、各ビットの判定回路１２３を制御して、期待値と転送結果とが一致するか否かを判定させ、判定結果をERR情報格納ラッチ１２４に格納させる。ここでは、各ビットの期待値がLowとされ、時刻コードの各ビットの転送結果REP_out0乃至REP_outnが1であることが正しいので、一致する場合（転送結果REP_out0乃至REP_outnが0である場合）、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎを構成する転送経路上に異常が発生しているものとみなされ、処理は、ステップＳ２２に進む。

ステップＳ２２において、コントローラ２９は、時刻コード転送1bit列（救済Bit）１４２が残されているか否かを判定する。時刻コード転送1bit列（救済Bit）１４２が残されている場合、処理は、ステップＳ２３に進む。

ステップＳ２３において、コントローラ２９は、ERR情報格納ラッチ１２４に対してアドレス情報を供給して、FUSE情報生成回路１２５にエラーが発生しているビットの情報であるERR情報を供給させる。FUSE情報生成回路１２５は、ERR情報に基づいて、エラーが発生している転送経路を示すFUSE情報を生成して、FUSE回路１１２に格納させると共に、制御信号生成回路１１１に対してエラーが発生したことを通知する。

ステップＳ２４において、制御信号生成回路１１１は、切替制御信号を発生して、データライン選択信号生成回路１１３に通知する。

ステップＳ２５において、データライン選択信号生成回路１１３は、切替制御信号により、FUSE回路１１２に格納されたFUSE情報に基づいて、データライン選択回路１２１，１２２を制御し、スイッチＳＷ０乃至ＳＷｎを切り替えて、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎのうち、エラーが発生していない転送経路と、時刻コード転送1bit列（救済Bit）１４２により構成される転送経路とを利用して（n+1）ビットの時刻コードの転送経路を再構成する。

尚、ステップＳ２１において、期待値と転送結果REP_outとが一致しない場合、異常が検出されないので、ステップＳ２２乃至Ｓ２５の処理はスキップされる。

ステップＳ２６において、コントローラ２９は、各ビットの判定回路１２３のスイッチ１７１を制御して、期待値をHiに設定する。

ステップＳ２７において、コントローラ２９は、時刻コード発生部２６を制御して、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎの各転送経路に対して、時刻コードの各ビットのデータを0にして出力させる。

ステップＳ２８において、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎの各転送経路を構成するDFF群１５１が、順次、時刻コードをデータ記憶部５２のラッチ記憶部７２に書き込む処理を繰り返す。このとき、必要に応じて、時刻コード転送1bit列（救済Bit）１４２の転送経路を構成するDFF群１５１が、順次、時刻コードを救済bitラッチ記憶部７３の救済ビットに対応する時刻コードのデータを書き込む処理を繰り返す。

ステップＳ２９において、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎの各転送経路を構成するDFF群１５１が、順次、時刻コードをデータ記憶部５２のラッチ記憶部７２からラッチされているデータを読み出す処理を繰り返すと共に、転送し、各ビットの判定回路１２３に対して転送結果REP_outとして出力する。このとき、必要に応じて、時刻コード転送1bit列（救済Bit）１４２の転送経路を構成するDFF群１５１が、順次、救済bitラッチ記憶部７３の救済ビットに対応して書き込まれている時刻コードのデータを読み出す処理を繰り返すと共に、転送し、対応するビットの判定回路１２３に対して転送結果REP_outとして出力する。

ステップＳ３０において、コントローラ２９は、各ビットの判定回路１２３を制御して、期待値と転送結果とが一致するか否かを判定させ、判定結果をERR情報格納ラッチ１２４に格納させる。ここでは、各ビットの期待値がHiとされ、時刻コードの各ビットの転送結果REP_out0乃至REP_outnが0であることが正しいので、一致する場合（転送結果REP_out0乃至REP_outnが1である場合）、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎを構成する転送経路に対応するビットのデータ記憶部５２のラッチ記憶部７２、または、救済bitラッチ記憶部７３に異常が発生しているものとみなされ、処理は、ステップＳ３１に進む。

ステップＳ３１において、コントローラ２９は、時刻コード転送1bit列（救済Bit）１４２が残されているか否かを判定する。時刻コード転送1bit列（救済Bit）１４２が残されている場合、処理は、ステップＳ１６に進む。

ステップＳ３２において、コントローラ２９は、ERR情報格納ラッチ１２４に対してアドレス情報を供給して、FUSE情報生成回路１２５にエラーが発生しているビットの情報であるERR情報を供給させる。FUSE情報生成回路１２５は、ERR情報に基づいて、エラーが発生している転送経路を示すFUSE情報を生成して、FUSE回路１１２に格納させると共に、制御信号生成回路１１１に対してエラーが発生したことを通知する。

ステップＳ３３において、制御信号生成回路１１１は、切替制御信号を発生して、データライン選択信号生成回路１１３に通知する。

ステップＳ３４において、データライン選択信号生成回路１１３は、切替制御信号により、FUSE回路１１２に格納されたFUSE情報に基づいて、データライン選択回路１２１，１２２を制御し、スイッチＳＷ０乃至ＳＷｎを切り替えて、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎのうち、エラーが発生していない転送経路と、時刻コード転送1bit列（救済Bit）１４２により構成される転送経路とを利用して（n+1）ビットの時刻コードの転送経路を再構成する。

尚、ステップＳ３０において、期待値と転送結果REP_outとが一致する場合、異常が検出されないので、ステップＳ３１乃至Ｓ３４の処理はスキップされる。

ステップＳ３５において、コントローラ２９は、時刻コード発生部２６を制御して、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎの各転送経路に対して、時刻コードの各ビットのデータを1にして出力させる。

ステップＳ３６において、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎの各転送経路を構成するDFF群１５１が、順次、時刻コードをデータ記憶部５２のラッチ記憶部７２に書き込む処理を繰り返す。このとき、必要に応じて、時刻コード転送1bit列（救済Bit）１４２の転送経路を構成するDFF群１５１が、順次、救済bitラッチ記憶部７３の救済ビットに対応する時刻コードのデータを書き込む処理を繰り返す。

ステップＳ３７において、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎの各転送経路を構成するDFF群１５１が、順次、時刻コードをデータ記憶部５２のラッチ記憶部７２からラッチされているデータを読み出す処理を繰り返すと共に、転送し、各ビットの判定回路１２３に対して転送結果REP_outとして出力する。このとき、必要に応じて、時刻コード転送1bit列（救済Bit）１４２の転送経路を構成するDFF群１５１が、順次、救済bitラッチ記憶部７３の救済ビットに対応して書き込まれている時刻コードのデータを読み出す処理を繰り返すと共に、転送し、対応するビットの判定回路１２３に対して転送結果REP_outとして出力する。

ステップＳ３８において、コントローラ２９は、各ビットの判定回路１２３を制御して、期待値と転送結果とが一致するか否かを判定させ、判定結果をERR情報格納ラッチ１２４に格納させる。ここでは、各ビットの期待値がHiとされ、時刻コードの各ビットの転送結果REP_out0乃至REP_outnが1であることが正しいので、一致しない場合（転送結果REP_out0乃至REP_outnが0である場合）、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎを構成する転送経路に対応するビットのデータ記憶部５２のラッチ記憶部７２、または、救済bitラッチ記憶部７３に異常が発生しているものとみなされ、処理は、ステップＳ３９に進む。

ステップＳ３９において、コントローラ２９は、時刻コード転送1bit列（救済Bit）１４２が残されているか否かを判定する。時刻コード転送1bit列（救済Bit）１４２が残されている場合、処理は、ステップＳ４０に進む。

ステップＳ４０において、コントローラ２９は、ERR情報格納ラッチ１２４に対してアドレス情報を供給して、FUSE情報生成回路１２５にエラーが発生しているビットの情報であるERR情報を供給させる。FUSE情報生成回路１２５は、ERR情報に基づいて、エラーが発生している転送経路を示すFUSE情報を生成して、FUSE回路１１２に格納させると共に、制御信号生成回路１１１に対してエラーが発生したことを通知する。

ステップＳ４１において、制御信号生成回路１１１は、切替制御信号を発生して、データライン選択信号生成回路１１３に通知する。

ステップＳ４２において、データライン選択信号生成回路１１３は、切替制御信号により、FUSE回路１１２に格納されたFUSE情報に基づいて、データライン選択回路１２１，１２２を制御し、スイッチＳＷ０乃至ＳＷｎを切り替えて、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎのうち、エラーが発生していない転送経路と、時刻コード転送1bit列（救済Bit）１４２により構成される転送経路とを利用して（n+1）ビットの時刻コードの転送経路を再構成する。

尚、ステップＳ３８において、期待値と転送結果REP_outとが一致する場合、異常が検出されないので、ステップＳ３９乃至Ｓ４２の処理はスキップされる。

ステップＳ４３において、コントローラ２９は、FUSE回路１１２に格納されているFUSE情報を確定させる。

尚、ステップＳ１５，Ｓ２２，Ｓ３１，Ｓ３９において、時刻コード転送1bit列（救済Bit）１４２が残されていない場合、時刻コード転送部２３は、エラーにより使用することができないので、処理を終了する。すなわち、この場合、時刻コード転送部２３は適正に機能することができないので、固体撮像装置１は不良品として処理されることになる。

以上の処理により、ステップＳ１１乃至Ｓ２５の処理により、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎのそれぞれに設定されている時刻コードが転送される転送経路上の異常の有無が判定されて、異常が発生している転送経路が検出されると、時刻コード転送1bit列（救済Bit）１４２、および救済Bitラッチ記憶部７３を利用して転送経路が再構築される。

この際、発生する時刻コードを0および1に切り替えて不良検出がなされるので、転送経路上で0に固定されている異常や1に固定されている異常をそれぞれ検出することができる。

また、ステップＳ２６乃至Ｓ４２の処理により、時刻コード転送1bit列（Bit_0）１４１−０乃至時刻コード転送1bit列（Bit_n）１４１−ｎのそれぞれに設定されている時刻コードが転送される転送経路に対応するビットの、データ記憶部５２における、ラッチ記憶部７２、および救済Bitラッチ記憶部７３で使用されるラッチの異常の有無が判定されて、異常が発生しているラッチが検出されると、時刻コード転送1bit列（救済Bit）１４２および救済Bitラッチ記憶部７３を利用して転送経路に対応するラッチが再構築される。

この際、発生する時刻コードを0および1に切り替えて不良検出がなされるので、転送経路上で0に固定されている異常や1に固定されている異常をそれぞれ検出することができる。

すなわち、以上の処理においては、転送経路の異常と、ラッチの異常とをそれぞれ個別に判定し、いずれかに異常が検出された場合については、異常が検出されたビットの転送経路と、対応するラッチとが削除され、時刻コード転送1bit列（救済Bit）１４２により構成される転送経路と、対応するビットの救済Bitラッチ記憶部７３のラッチとを用いて、転送経路と、そのラッチが併せて利用されて、転送経路とラッチとが再構築される。

結果として、以上の不良検出救済処理を、製品出荷前などに実施することにより、高密度化する撮像素子の配線の断線等による歩留まりの低下を抑制することが可能となり、製品のコストを低減させることが可能となる。

また、上述した不良検出救済処理については、製品出荷後に、例えば、製品を使用している際に定期的に実施し、不良が検出された時点で転送経路を切り替えるようにすることで、製品の耐久性を向上させることも可能となる。

さらに、以上においては、FUSE回路１１２によりFUSE情報を固体撮像装置１内に搭載する構成としているが、製品検査時にFUSE情報のみデータとして取得し、そのデータをユーザにチップと合わせて出荷し、回路救済制御をユーザにて実施してもらうようにしてもよい。

また、今回の例では救済用の転送経路そのものをチップ内に搭載するという構成を説明したが、例えば、ビット内で重要度が異なることを利用して、各ビットを重要度に応じて重み付けし、救済対象となるビットを所定の重みよりも大きな上位ビットに限定して、不良の発生した上位ビットを、重みの小さな、すなわち、重要度の低い下位ビットを救済ビットとして使用するようにしてもよい。このような構成にすることで、救済用の転送経路やラッチを特に設けることなく、重要度の高い上位ビットを救済することが可能となる。

＜１０．電子機器への適用例＞
上述した固体撮像装置１は、例えば、デジタルスチルカメラやデジタルビデオカメラなどの撮像装置、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器に適用することができる。

図１０は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。

図１０に示される撮像装置２０１は、光学系２０２、シャッタ装置２０３、固体撮像素子２０４、駆動回路２０５、信号処理回路２０６、モニタ２０７、およびメモリ２０８を備えて構成され、静止画像および動画像を撮像可能である。

光学系２０２は、１枚または複数枚のレンズを有して構成され、被写体からの光（入射光）を固体撮像素子２０４に導き、固体撮像素子２０４の受光面に結像させる。

シャッタ装置２０３は、光学系２０２および固体撮像素子２０４の間に配置され、駆動回路２０５の制御に従って、固体撮像素子２０４への光照射期間および遮光期間を制御する。

固体撮像素子２０４は、上述した固体撮像素子を含むパッケージにより構成される。固体撮像素子２０４は、光学系２０２およびシャッタ装置２０３を介して受光面に結像される光に応じて、一定期間、信号電荷を蓄積する。固体撮像素子２０４に蓄積された信号電荷は、駆動回路２０５から供給される駆動信号（タイミング信号）に従って転送される。

駆動回路２０５は、固体撮像素子２０４の転送動作、および、シャッタ装置２０３のシャッタ動作を制御する駆動信号を出力して、固体撮像素子２０４およびシャッタ装置２０３を駆動する。

信号処理回路２０６は、固体撮像素子２０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路２０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ２０７に供給されて表示されたり、メモリ２０８に供給されて記憶（記録）されたりする。

このように構成されている撮像装置２０１においても、上述した光学系２０２、シャッタ装置２０３、および固体撮像素子２０４に代えて、固体撮像装置１を適用することにより、高密度化に伴う歩留りの低下を抑制することが可能となる。
＜１１．固体撮像装置の使用例＞

図１１は、上述の固体撮像装置１を使用する使用例を示す図である。

上述したカメラモジュールは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。

・ディジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置

尚、本開示は、以下のような構成も取ることができる。
＜１＞ 画素で受光した光量に応じた画素信号をデジタル信号に変換する際に使用する、所定のビット数の時刻コードを１ビット単位で転送する複数の転送経路と、
前記転送経路と同一の構成からなる救済転送経路と、
前記転送経路の異常の有無を判定する判定部と、
前記判定部の判定結果に基づいて、前記複数の転送経路および前記救済転送経路のうちのいずれかに、前記所定のビット数の時刻コードの転送に使用する転送経路を切り替える切替部と
を含む撮像素子。
＜２＞ 前記判定部は、所定のデータが前記転送経路を介して転送されるときの転送結果の期待値と、前記所定のデータが前記転送経路を介して転送された転送結果とを比較して、前記転送経路の異常の有無を判定する
＜１＞に記載の撮像素子。
＜３＞ 前記複数の転送経路は、それぞれ対応する１ビット単位の前記時刻コードを格納する格納部を含む
＜２＞に記載の撮像素子。
＜４＞ 前記所定のデータが前記転送経路を介して転送される際、前記所定のデータは、前記転送経路に対応する前記格納部に書き込まれると共に、転送され、前記判定部は、前記所定のデータが前記転送経路を介して転送された転送結果と前記期待値とを比較して、前記転送経路の異常の有無を判定する
＜３＞に記載の撮像素子。
＜５＞ 前記判定部は、前記期待値を所定値とした場合の、前記所定のデータを1および0としたときのそれぞれの転送結果と前記期待値とを比較し、それぞれの前記転送経路の異常の有無を判定する
＜４＞に記載の撮像素子。
＜６＞ 前記切替部は、前記判定結果に基づいて、前記異常が有ると判定された転送経路を除く、前記複数の転送経路および前記救済転送経路を、前記所定のビット数の時刻コードの転送に使用する転送経路として切り替える
＜４＞に記載の撮像素子。
＜７＞ 前記切替部は、前記判定結果に基づいて、前記異常が有ると判定されたビットの転送経路を切り離し、前記異常が有ると判定されたビットより下位のビットの時刻コードの転送には、前記異常が有ると判定されたビットより下位のビットの前記複数の転送経路および前記救済転送経路を使用するように転送経路を切り替える
＜６＞に記載の撮像素子。
＜８＞ 前記所定のデータが前記転送経路を介して転送される際、前記所定のデータは、前記転送経路に対応する前記格納部に書き込まれた後、読み出されると共に、転送され、前記判定部は、前記所定のデータが前記転送経路を介して、前記格納部に書き込まれた後、読み出されて、転送された転送結果と前記期待値とを比較して、前記転送経路に対応する前記格納部の異常の有無を判定する
＜３＞に記載の撮像素子。
＜９＞ 前記判定部は、前記期待値を所定値とした場合の、前記所定のデータを1および0としたときのそれぞれの転送結果と前記期待値とを比較し、それぞれの前記転送経路に対応する前記格納部の異常の有無を判定する
＜８＞に記載の撮像素子。
＜１０＞ 前記救済転送経路は、転送する時刻コードをビット単位で格納する救済格納部をさらに含み、
前記切替部は、前記判定結果に基づいて、前記異常が有ると判定された格納部と、対応する転送経路を除く、前記複数の転送経路と対応する前記格納部および前記救済転送経路と対応する前記救済格納部を、前記所定のビット数の時刻コードの転送、書き込み、および読み出しに使用する転送経路と対応する格納部として切り替える
＜８＞に記載の撮像素子。
＜１１＞ 前記判定部は、前記所定のデータが前記転送経路を介して転送された転送結果と前記期待値とを比較して、前記転送経路の異常の有無を判定した後、前記所定のデータが前記転送経路を介して、前記格納部に書き込まれた後、読み出されて、転送された転送結果と前記期待値とを比較して、前記転送経路に対応する前記格納部の異常の有無を判定し、
前記切替部は、前記判定結果に基づいて、前記異常が有ると判定された転送経路、および格納部を除く、前記複数の転送経路と対応する前記格納部および前記救済転送経路と対応する前記救済格納部を、前記所定のビット数の時刻コードの転送、および書き込み、または、転送、書き込み、および読み出しに使用する転送経路と対応する格納部として切り替える
＜３＞に記載の撮像素子。
＜１２＞ 画素で受光した光量に応じた画素信号をデジタル信号に変換する際に使用する、所定のビット数の時刻コードを１ビット単位で転送する複数の転送経路と、
前記転送経路と同一の構成からなる救済転送経路とを含む撮像装置の制御方法であって、
前記転送経路の異常の有無を判定し、
判定結果に基づいて、前記複数の転送経路および前記救済転送経路のうちのいずれかに、前記所定のビット数の時刻コードの転送に使用する転送経路を切り替える
ステップを含む撮像素子の制御方法。
＜１３＞ 画素で受光した光量に応じた画素信号をデジタル信号に変換する際に使用する、所定のビット数の時刻コードを１ビット単位で転送する複数の転送経路と、
前記転送経路と同一の構成からなる救済転送経路と、
前記転送経路の異常の有無を判定する判定部と、
前記判定部の判定結果に基づいて、前記複数の転送経路および前記救済転送経路のうちのいずれかに、前記所定のビット数の時刻コードの転送に使用する転送経路を切り替える切替部と
を含む撮像装置。
＜１４＞ 画素で受光した光量に応じた画素信号をデジタル信号に変換する際に使用する、所定のビット数の時刻コードを１ビット単位で転送する複数の転送経路と、
前記転送経路と同一の構成からなる救済転送経路と、
前記転送経路の異常の有無を判定する判定部と、
前記判定部の判定結果に基づいて、前記複数の転送経路および前記救済転送経路のうちのいずれかに、前記所定のビット数の時刻コードの転送に使用する転送経路を切り替える切替部と
を含む電子機器。

１ 固体撮像装置， ２１ 画素， ２２ 画素アレイ部， ２３ 時刻コード転送部， ２６ 時刻コード発生部， ２８ 出力部， ２９ コントローラ， ４１ 画素回路， ４２ ADC， ５１ 比較回路， ５２ データ記憶部， ６１ 差動入力回路， ６２ 電圧変換回路， ６３ 正帰還回路， ７１ ラッチ制御回路， ７２ ラッチ記憶部， ７３ 救済Bitラッチ記憶部， １０１，１０１−１乃至１０１−ｍ リピータ回路， １１１ 制御信号生成回路， １１２ FUSE回路， １１３ データライン選択信号生成回路， １２１，１２２ データライン選択回路， １２３，１２３−０乃至１２３−ｎ 判定回路， １２４ ERR情報格納ラッチ， １２５ FUSE情報生成回路， １４１，１４１−０乃至１４１−ｎ 時刻コード転送1bit列（Bit_0）乃至（Bit_n）， １４２ 時刻コード転送1bit列（救済Bit）

Claims (14)

1. 画素で受光した光量に応じた画素信号をデジタル信号に変換する際に使用する、所定のビット数の時刻コードを１ビット単位で転送する複数の転送経路と、
   前記転送経路と同一の構成からなる救済転送経路と、
   前記転送経路の異常の有無を判定する判定部と、
   前記判定部の判定結果に基づいて、前記複数の転送経路および前記救済転送経路のうちのいずれかに、前記所定のビット数の時刻コードの転送に使用する転送経路を切り替える切替部と
   を含む撮像素子。
2. 前記判定部は、所定のデータが前記転送経路を介して転送されるときの転送結果の期待値と、前記所定のデータが前記転送経路を介して転送された転送結果とを比較して、前記転送経路の異常の有無を判定する
   請求項１に記載の撮像素子。
3. 前記複数の転送経路は、それぞれ対応する１ビット単位の前記時刻コードを格納する格納部を含む
   請求項２に記載の撮像素子。
4. 前記所定のデータが前記転送経路を介して転送される際、前記所定のデータは、前記転送経路に対応する前記格納部に書き込まれると共に、転送され、前記判定部は、前記所定のデータが前記転送経路を介して転送された転送結果と前記期待値とを比較して、前記転送経路の異常の有無を判定する
   請求項３に記載の撮像素子。
5. 前記判定部は、前記期待値を所定値とした場合の、前記所定のデータを1および0としたときのそれぞれの転送結果と前記期待値とを比較し、それぞれの前記転送経路の異常の有無を判定する
   請求項４に記載の撮像素子。
6. 前記切替部は、前記判定結果に基づいて、前記異常が有ると判定された転送経路を除く、前記複数の転送経路および前記救済転送経路を、前記所定のビット数の時刻コードの転送に使用する転送経路として切り替える
   請求項４に記載の撮像素子。
7. 前記切替部は、前記判定結果に基づいて、前記異常が有ると判定されたビットの転送経路を切り離し、前記異常が有ると判定されたビットより下位のビットの時刻コードの転送には、前記異常が有ると判定されたビットより下位のビットの前記複数の転送経路および前記救済転送経路を使用するように転送経路を切り替える
   請求項６に記載の撮像素子。
8. 前記所定のデータが前記転送経路を介して転送される際、前記所定のデータは、前記転送経路に対応する前記格納部に書き込まれた後、読み出されると共に、転送され、前記判定部は、前記所定のデータが前記転送経路を介して、前記格納部に書き込まれた後、読み出されて、転送された転送結果と前記期待値とを比較して、前記転送経路に対応する前記格納部の異常の有無を判定する
   請求項３に記載の撮像素子。
9. 前記判定部は、前記期待値を所定値とした場合の、前記所定のデータを1および0としたときのそれぞれの転送結果と前記期待値とを比較し、それぞれの前記転送経路に対応する前記格納部の異常の有無を判定する
   請求項８に記載の撮像素子。
10. 前記救済転送経路は、転送する時刻コードをビット単位で格納する救済格納部をさらに含み、
    前記切替部は、前記判定結果に基づいて、前記異常が有ると判定された格納部と、対応する転送経路を除く、前記複数の転送経路と対応する前記格納部および前記救済転送経路と対応する前記救済格納部を、前記所定のビット数の時刻コードの転送、書き込み、および読み出しに使用する転送経路と対応する格納部として切り替える
    請求項８に記載の撮像素子。
11. 前記判定部は、前記所定のデータが前記転送経路を介して転送された転送結果と前記期待値とを比較して、前記転送経路の異常の有無を判定した後、前記所定のデータが前記転送経路を介して、前記格納部に書き込まれた後、読み出されて、転送された転送結果と前記期待値とを比較して、前記転送経路に対応する前記格納部の異常の有無を判定し、
    前記切替部は、前記判定結果に基づいて、前記異常が有ると判定された転送経路、および格納部を除く、前記複数の転送経路と対応する前記格納部および前記救済転送経路と対応する前記救済格納部を、前記所定のビット数の時刻コードの転送、および書き込み、または、転送、書き込み、および読み出しに使用する転送経路と対応する格納部として切り替える
    請求項３に記載の撮像素子。
12. 画素で受光した光量に応じた画素信号をデジタル信号に変換する際に使用する、所定のビット数の時刻コードを１ビット単位で転送する複数の転送経路と、
    前記転送経路と同一の構成からなる救済転送経路とを含む撮像装置の制御方法であって、
    前記転送経路の異常の有無を判定し、
    判定結果に基づいて、前記複数の転送経路および前記救済転送経路のうちのいずれかに、前記所定のビット数の時刻コードの転送に使用する転送経路を切り替える
    ステップを含む撮像素子の制御方法。
13. 画素で受光した光量に応じた画素信号をデジタル信号に変換する際に使用する、所定のビット数の時刻コードを１ビット単位で転送する複数の転送経路と、
    前記転送経路と同一の構成からなる救済転送経路と、
    前記転送経路の異常の有無を判定する判定部と、
    前記判定部の判定結果に基づいて、前記複数の転送経路および前記救済転送経路のうちのいずれかに、前記所定のビット数の時刻コードの転送に使用する転送経路を切り替える切替部と
    を含む撮像装置。
14. 画素で受光した光量に応じた画素信号をデジタル信号に変換する際に使用する、所定のビット数の時刻コードを１ビット単位で転送する複数の転送経路と、
    前記転送経路と同一の構成からなる救済転送経路と、
    前記転送経路の異常の有無を判定する判定部と、
    前記判定部の判定結果に基づいて、前記複数の転送経路および前記救済転送経路のうちのいずれかに、前記所定のビット数の時刻コードの転送に使用する転送経路を切り替える切替部と
    を含む電子機器。

Images