KR20190107016A - 촬상 소자 및 촬상 소자의 제어 방법, 촬상 장치 및 전자 기기 - Google Patents

촬상 소자 및 촬상 소자의 제어 방법, 촬상 장치 및 전자 기기 Download PDF

Info

Publication number
KR20190107016A
KR20190107016A KR1020197019898A KR20197019898A KR20190107016A KR 20190107016 A KR20190107016 A KR 20190107016A KR 1020197019898 A KR1020197019898 A KR 1020197019898A KR 20197019898 A KR20197019898 A KR 20197019898A KR 20190107016 A KR20190107016 A KR 20190107016A
Authority
KR
South Korea
Prior art keywords
bit
transmission
transmission path
time code
abnormality
Prior art date
Application number
KR1020197019898A
Other languages
English (en)
Inventor
카츠미 혼다
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20190107016A publication Critical patent/KR20190107016A/ko

Links

Images

Classifications

    • H04N5/3745—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H04N5/378—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Optical Communication System (AREA)

Abstract

본 개시는 촬상 소자의 고밀도화에 기인하는 수율의 저하를 억제할 수 있도록 하는 촬상 소자 및 촬상 소자의 제어 방법, 촬상 장치 및 전자 기기에 관한 것이다. 화소에서 수광한 광량에 응한 화소 신호를 디지털 신호로 변환할 때에 사용하는 소정 비트수의 시각 코드를 1비트 단위로 전송하는 복수의 전송 경로에 구제(救濟) 전송 경로를 마련하도록 하여 복수의 전송 경로에 에러가 발생한 경우, 구제 전송 경로로 전환되도록 한다. 본 개시는 촬상 소자에 적용할 수 있다.

Description

촬상 소자 및 촬상 소자의 제어 방법, 촬상 장치 및 전자 기기
본 개시는 촬상 소자 및 촬상 소자의 제어 방법, 촬상 장치 및 전자 기기에 관한 것으로, 특히, 수율을 향상할 수 있도록 한 촬상 소자 및 촬상 소자의 제어 방법, 촬상 장치 및 전자 기기에 관한 것이다.
촬상 소자의 신호 판독 방식으로, 예를 들면, 화소 내 등의 한정된 면적 내에서 AD 변환(Analog Digital 변환)을 행하는 경우, 면적 효율이 좋은 방식으로서, 비교기와, 그 후단의 디지털 회로로 구성되는 적분형(슬로프형)의 AD 변환 방식이 제안되어 있다.
이 적분형의 AD 변환 방식을 이용하여 한정된 면적 내에서 AD 변환을 실현하려고 하는 기술으로서, 예를 들면, 후단의 디지털 회로를 하나의 DRAM(Dynamic Random Access Memory) 회로로 하여 복수회 슬로프 신호를 비교기에 입력하는 회로 구성이 널리 알려져 있다.
예를 들면, 8비트의 AD 변환이라면, 같은 슬로프 신호가 8회 반복하여 비교기에 입력된다. 그리고, 비교기의 출력이 반전한 시점의 0 또는 1의 코드를 DRAM 회로에 기억하는 동작이 8회 반복되고, 전체면의 비교가 종료된 시점에서, 외부에 판독된다.
그렇지만, 화소마다 AD 변환기를 각각 독립하여 배치하는 구성인 경우, 화소열마다 AD 변환기를 배치하는 칼럼 병렬 등과 같은 비교적 면적 자유도가 있는 경우와 달리, 회로의 수용 면적에 한정이 있기 때문에, 요구를 충분히 충족시키는 AD 변환기를 작성하기가 어렵다.
예를 들면, 비교할 때의 판정 속도가 늦어지며 또는 성능을 올릴려고 하여 소비 전력이 증대하여 버리는 일이 있다.
그러면, 판정 속도의 지연이나 소비 전력의 증대를 억제하는 기술이 제안되어 있다(특허 문헌 1 참조).
특허 문헌 1 : 국제 공개 공보 2016/136448호
그렇지만, 이와 같은 회로 구성으로 시스템을 구성하는 경우, 화소수의 증대에 수반하여 회로 레이아웃 밀도가 급격하게 상승하고, 코드 불량 등을 유발하는 회로 불량의 발생 확률이 증대한다.
또한, 고체 촬상 장치인 경우, 화소의 데이터에 불량이 발생한 경우, 예를들어 1비트의 불량이 있다고 하여도 불량이 발생하여 버리면 칩의 기능으로서는 사용 불가가 되어 버려, 수율을 악화시켜 버리기 때문에, 불량의 발생 확률을 저감시킬 필요가 있다.
본 개시는 이와 같은 상황을 감안하여 이루어진 것으로, 특히, 미리 구제용의 회로를 구성하고, 불량이 검출되어도, 구제용의 회로에서 구제함으로써, 불량의 발생을 억제하고, 수율을 향상할 수 있도록 하는 것이다.
본 개시의 한 측면의 촬상 소자는 화소에서 수광한 광량에 응한 화소 신호를 디지털 신호로 변환할 때에 사용하는 소정 비트수의 시각 코드를 1비트 단위로 전송하는 복수의 전송 경로와, 상기 전송 경로와 동일한 구성으로 이루어지는 구제 전송 경로와, 상기 전송 경로의 이상의 유무를 판정하는 판정부와, 상기 판정부의 판정 결과에 의거하여 상기 복수의 전송 경로 및 상기 구제 전송 경로 중의 어느 하나로, 상기 소정 비트수의 시각 코드의 전송에 사용하는 전송 경로를 전환하는 전환부를 포함하는 촬상 소자이다.
상기 판정부에는 소정의 데이터가 상기 전송 경로를 통하여 전송될 때의 전송 결과의 기대치와, 상기 소정의 데이터가 상기 전송 경로를 통하여 전송된 전송 결과를 비교하여 상기 전송 경로의 이상의 유무를 판정시키도록 할 수 있다.
상기 복수의 전송 경로에는 각각 대응하는 1비트 단위의 상기 시각 코드를 격납하는 격납부를 포함하도록 할 수 있다.
상기 소정의 데이터가 상기 전송 경로를 통하여 전송될 때, 상기 소정의 데이터는 상기 전송 경로에 대응하는 상기 격납부에 기록됨과 함께, 전송되도록 할 수 있고, 상기 판정부에는 상기 소정의 데이터가 상기 전송 경로를 통하여 전송된 전송 결과와 상기 기대치를 비교하여 상기 전송 경로의 이상의 유무를 판정시키도록 할 수 있다.
상기 판정부에는 상기 기대치를 소정치로 한 경우의, 상기 소정의 데이터를 1 및 0으로 하였을 때의 각각의 전송 결과와 상기 기대치를 비교하여 각각의 상기 전송 경로의 이상의 유무를 판정시키도록 할 수 있다.
상기 전환부에는 상기 판정 결과에 의거하여 상기 이상이 있다고 판정된 전송 경로를 제외하는 상기 복수의 전송 경로 및 상기 구제 전송 경로를 상기 소정 비트수의 시각 코드의 전송에 사용하는 전송 경로로서 전환하도록 시킬 수 있다.
상기 전환부에는 상기 판정 결과에 의거하여 상기 이상이 있다고 판정된 비트의 전송 경로를 절리하고, 상기 이상이 있다고 판정된 비트보다 하위의 비트의 시각 코드의 전송에는 상기 이상이 있다고 판정된 비트보다 하위의 비트의 상기 복수의 전송 경로 및 상기 구제 전송 경로를 사용하도록 전송 경로를 전환하도록 시킬 수 있다.
상기 소정의 데이터가 상기 전송 경로를 통하여 전송될 때, 상기 소정의 데이터는 상기 전송 경로에 대응하는 상기 격납부에 기록된 후, 판독됨과 함께, 전송되도록 할 수 있고, 상기 판정부에는 상기 소정의 데이터가 상기 전송 경로를 통하여 상기 격납부에 기록된 후, 판독되고, 전송된 전송 결과와 상기 기대치를 비교하여 상기 전송 경로에 대응하는 상기 격납부의 이상의 유무를 판정시키도록 할 수 있다.
상기 판정부에는 상기 기대치를 소정치로 한 경우의, 상기 소정의 데이터를 1 및 0으로 하였을 때의 각각의 전송 결과와 상기 기대치를 비교시키고, 각각의 상기 전송 경로에 대응하는 상기 격납부의 이상의 유무를 판정시키도록 할 수 있다.
상기 구제 전송 경로에는 전송하는 시각 코드를 비트 단위로 격납하는 구제 격납부를 또한 포함하도록 할 수 있고, 상기 전환부에는 상기 판정 결과에 의거하여 상기 이상이 있다고 판정된 격납부와, 대응하는 전송 경로를 제외하는 상기 복수의 전송 경로와 대응하는 상기 격납부 및 상기 구제 전송 경로와 대응하는 상기 구제 격납부를 상기 소정 비트수의 시각 코드의 전송, 기록 및 판독에 사용하는 전송 경로와 대응하는 격납부로서 전환하도록 시킬 수 있다.
상기 판정부에는 상기 소정의 데이터가 상기 전송 경로를 통하여 전송된 전송 결과와 상기 기대치를 비교하여 상기 전송 경로의 이상의 유무를 판정한 후, 상기 소정의 데이터가 상기 전송 경로를 통하여 상기 격납부에 기록된 후, 판독되어, 전송된 전송 결과와 상기 기대치를 비교하여 상기 전송 경로에 대응하는 상기 격납부의 이상의 유무를 판정시키도록 할 수 있고, 상기 전환부는 상기 판정 결과에 의거하여 상기 이상이 있다고 판정된 전송 경로 및 격납부를 제외하는 상기 복수의 전송 경로와 대응하는 상기 격납부 및 상기 구제 전송 경로와 대응하는 상기 구제 격납부를 상기 소정 비트수의 시각 코드의 전송 및 기록 또는 전송, 기록 및 판독에 사용하는 전송 경로와 대응하는 격납부로서 전환하도록 시킬 수 있다.
본 개시의 한 측면의 촬상 소자의 제어 방법은, 화소에서 수광한 광량에 응한 화소 신호를 디지털 신호로 변환할 때에 사용하는 소정 비트수의 시각 코드를 1비트 단위로 전송하는 복수의 전송 경로와, 상기 전송 경로와 동일한 구성으로 이루어지는 구제 전송 경로를 포함하는 촬상 장치의 제어 방법으로서, 상기 전송 경로의 이상의 유무를 판정하고, 판정 결과에 의거하여 상기 복수의 전송 경로 및 상기 구제 전송 경로 중의 어느 하나로, 상기 소정 비트수의 시각 코드의 전송에 사용하는 전송 경로를 전환하는 스텝을 포함하는 촬상 소자의 제어 방법이다.
본 개시의 한 측면의 촬상 장치는 화소에서 수광한 광량에 응한 화소 신호를 디지털 신호로 변환할 때에 사용하는 소정 비트수의 시각 코드를 1비트 단위로 전송하는 복수의 전송 경로와, 상기 전송 경로와 동일한 구성으로 이루어지는 구제 전송 경로와, 상기 전송 경로의 이상의 유무를 판정하는 판정부와, 상기 판정부의 판정 결과에 의거하여 상기 복수의 전송 경로 및 상기 구제 전송 경로 중의 어느 하나로, 상기 소정 비트수의 시각 코드의 전송에 사용하는 전송 경로를 전환하는 전환부를 포함하는 촬상 장치이다.
본 개시의 한 측면의 전자 기기는 화소에서 수광한 광량에 응한 화소 신호를 디지털 신호로 변환할 때에 사용하는 소정 비트수의 시각 코드를 1비트 단위로 전송하는 복수의 전송 경로와, 상기 전송 경로와 동일한 구성으로 이루어지는 구제 전송 경로와, 상기 전송 경로의 이상의 유무를 판정하는 판정부와, 상기 판정부의 판정 결과에 의거하여 상기 복수의 전송 경로 및 상기 구제 전송 경로 중의 어느 하나로, 상기 소정 비트수의 시각 코드의 전송에 사용하는 전송 경로를 전환하는 전환부를 포함하는 전자 기기이다.
본 개시의 한 측면에서는 복수의 전송 경로에 의해, 화소에서 수광한 광량에 응한 화소 신호를 디지털 신호로 변환할 때에 사용하는 소정 비트수의 시각 코드가 1비트 단위로 전송되고, 구제 전송 경로에 의해, 상기 전송 경로와 동일한 구성이 이루어지고, 판정부에 의해, 상기 전송 경로의 이상의 유무가 판정되고, 전환부에 의해, 상기 판정부의 판정 결과에 의거하여 상기 복수의 전송 경로 및 상기 구제 전송 경로 중의 어느 하나로, 상기 소정 비트수의 시각 코드의 전송에 사용하는 전송 경로가 전환된다.
본 개시의 한 측면에 의하면, 불량의 발생을 억제하고, 수율을 향상하는 것이 가능해진다.
도 1은 본 개시에 관한 고체 촬상 장치의 개략 구성을 도시하는 도면.
도 2는 화소의 상세 구성례를 도시하는 블록도.
도 3은 2장의 반도체 기판을 적층함으로써 고체 촬상 장치를 구성하는 개념도.
도 4는 3장의 반도체 기판을 적층함으로써 고체 촬상 장치를 구성하는 개념도.
도 5는 본 개시의 시각 코드 전송부를 제어하는 상세한 구성을 설명하는 도면.
도 6은 도 5의 데이터 라인 선택 회로의 구성례를 설명하는 도면.
도 7은 도 5의 시각 코드 전송부의 상세한 구성례를 설명하는 도면.
도 8은 도 5의 판정 회로와 ERR 정보 격납 래치의 구성례를 설명하는 도면.
도 9는 도 5의 시각 코드 전송부를 이용한 불량 검출 구제 처리를 설명하는 플로우 차트.
도 10은 본 개시의 고체 촬상 장치를 적용한 전자 기기로서의 촬상 장치의 구성례를 도시하는 블록도.
도 11은 본 개시의 기술을 적용한 고체 촬상 장치의 사용례를 설명하는 도면.
이하에 첨부 도면을 참조하면서, 본 개시의 일?는 실시의 형태에 관해 상세하게 설명한다. 또한, 본 명세서 및 도면에서, 실질적으로 동일한 기능 구성을 갖는 구성 요소에 관해서는 동일한 부호를 붙임에 의해 중복 설명을 생략한다.
또한, 이하의 순서로 설명을 행한다.
1. 고체 촬상 장치의 개략 구성례
2. 화소의 상세 구성례
3. 복수 기판 구성 1
4. 복수 기판 구성 2
5. 시각 코드 전송부를 제어하는 상세한 구성
6. 데이터 라인 선택 회로의 상세한 구성례
7. 시각 코드 전송부의 구성례
8. 판정 회로 및 ERR 정보 격납 래치의 구성례
9. 불량 검출 구제 처리
10. 전자 기기에의 적용례
11. 고체 촬상 장치의 사용례
<1. 고체 촬상 장치의 개략 구성례>
도 1은, 본 개시에 관한 고체 촬상 장치의 개략 구성을 도시하고 있다.
도 1의 고체 촬상 장치(1)는 반도체로서 예를 들면 실리콘(Si)을 사용한 반도체 기판(11)에, 화소(21)가 2차원 어레이형상으로 배열된 화소 어레이부(22)를 갖는다. 화소 어레이부(22)에는 시각 코드 발생부(26)에서 생성된 시각 코드를 각 화소(21)에 전송하는 시각 코드 전송부(23)도 마련되어 있다. 그리고, 반도체 기판(11)상의 화소 어레이부(22)의 주변에는 화소 구동 회로(24), DAC(Digital Analog Converter)(25), 시각 코드 발생부(26), 수직 구동 회로(27), 출력부(28) 및 컨트롤러(29)가 형성되어 있다.
2차원 어레이형상으로 배열된 화소(21)의 각각에는 도 2를 참조하여 후술하는 바와 같이 화소 회로(41)와 ADC(42)가 마련되어 있고, 화소(21)는 화소 내의 수광 소자(예를 들면, 포토 다이오드)에서 수광한 광량에 응한 전하 신호를 생성하고, 디지털의 화소 신호(SIG)로 변환하여 출력한다.
화소 구동 회로(24)는 화소(21) 내의 화소 회로(41)(도 2)를 구동한다. DAC(25)는 시간 경과에 응하여 레벨(전압)이 단조 감소하는 슬로프 신호인 참조 신호(기준 전압 신호(REF)를 생성하고, 각 화소(21)에 공급한다. 시각 코드 발생부(26)는 각 화소(21)가, 아날로그의 화소 신호(SIG)를 디지털의 신호로 변환(AD 변환)할 때에 사용되는 시각 코드를 생성하고, 대응하는 시각 코드 전송부(23)에 공급한다. 시각 코드 발생부(26)는 화소 어레이부(22)에 대해 복수개 마련되어 있고, 화소 어레이부(22) 내에는 시각 코드 발생부(26)에 대응하는 수만큼, 시각 코드 전송부(23)가 마련되어 있다. 즉, 시각 코드 발생부(26)와, 그곳에서 생성된 시각 코드를 전송하는 시각 코드 전송부(23)는 1대1로 대응한다.
수직 구동 회로(27)는 화소(21) 내에서 생성된 디지털의 화소 신호(SIG)를 타이밍 생성 회로(29a)로부터 공급되는 타이밍 신호에 의거하여 소정의 순번으로 출력부(28)에 출력시키는 제어를 행한다. 화소(21)로부터 출력된 디지털의 화소 신호(SIG)는 출력부(28)로부터 고체 촬상 장치(1)의 외부에 출력된다. 출력부(28)는 흑레벨을 보정하는 흑레벨 보정 처리나 CDS(Correlated Double Sampling ; 상관2중 샘플링) 처리 등, 소정의 디지털 신호 처리를 필요에 응하여 행하고, 그 후, 외부에 출력한다.
컨트롤러(29)는 각종의 타이밍 신호를 생성하는 타이밍 제너레이터 등에 의해 구성되는 타이밍 생성 회로(29a)를 구비하고 있고, 생성한 각종의 타이밍 신호를 화소 구동 회로(24), DAC(25), 수직 구동 회로(27) 등에 공급시킨다. 또한, 컨트롤러(29)는 시각 코드 전송부(23)의 구동을 제어하는 리피터 회로(101)(도 5)의 동작을 제어한다.
고체 촬상 장치(1)는 이상과 같이 구성되어 있다. 또한, 도 1에서는 상술한 바와 같이 고체 촬상 장치(1)를 구성하는 모든 회로가, 하나의 반도체 기판(11)상에 형성되도록 그려져 있지만, 고체 촬상 장치(1)를 구성하는 회로는 도 3, 도 4를 참조하여 후술하는 바와 같이 복수장의 반도체 기판(11)으로 나누어 배치되어 있다.
<2. 화소의 상세 구성례>
도 2는 화소(21)의 상세 구성례를 도시하는 블록도이다.
화소(21)는 화소 회로(41)와 ADC(Analog Digital Converter)(42)로 구성되어 있다.
화소 회로(41)는 수광한 광량에 응한 전하 신호를 아날로그의 화소 신호(SIG)로서 ADC(42)에 출력한다. ADC(42)는 화소 회로(41)로부터 공급된 아날로그의 화소 신호(SIG)를 디지털 신호로 변환한다.
ADC(42)는 비교 회로(51)와 데이터 기억부(52)로 구성된다.
비교 회로(51)는 DAC(25)로부터 공급되는 참조 신호(REF)와 화소 신호(SIG)를 비교하고, 비교 결과를 나타내는 비교 결과 신호로서, 출력 신호(VCO)를 출력한다. 비교 회로(51)는 참조 신호(REF)와 화소 신호(SIG)가 동일(의 전압)하게 되었을 때, 출력 신호(VCO)를 반전시킨다.
비교 회로(51)는 차동 입력 회로(61), 전압 변환 회로(62) 및 정귀환 회로(PFB : Positive Feedback)(63)에 의해 구성된다.
데이터 기억부(52)에는 비교 회로(51)로부터 출력 신호(VCO)가 입력되는 외에, 수직 구동 회로(27)로부터, 화소 신호의 기록 동작인 것을 나타내는 WR 신호, 화소 신호의 판독 동작인 것을 나타내는 RD 신호 및, 화소 신호의 판독 동작 중에서의 화소(21)의 판독 타이밍을 제어하는 WORD 신호가, 수직 구동 회로(27)로부터 공급된다. 또한, 데이터 기억부(52)에는 시각 코드 전송부(23)를 통하여 시각 코드 발생부(26)에서 생성된 시각 코드도 공급된다.
데이터 기억부(52)는 WR 신호 및 RD 신호에 의거하여 시각 코드의 기록 동작과 판독 동작을 제어하는 래치 제어 회로(71), 시각 코드를 기억하는 래치 기억부(72) 및 래치 기억부(72)에 에러가 발생한 경우, 그 구제를 목적으로 한 구제 비트 래치 기억부(73)로 구성된다.
래치 제어 회로(71)는 시각 코드의 기록 동작에서는 비교 회로(51)로부터 Hi(High)의 출력 신호(VCO)가 입력되어 있는 사이 시각 코드 전송부(23)로부터 공급되는 단위 시간마다 갱신되는 시각 코드를 래치 기억부(72)에 기억시킨다. 그리고, 참조 신호(REF)와 화소 신호(SIG)가 동일(의 전압)하게 되고, 비교 회로(51)로부터 공급되는 출력 신호(VCO)가 Lo(Low)로 반전된 때, 공급되는 시각 코드의 기록(갱신)을 중지하고, 최후 래치 기억부(72)에 기억된 시각 코드를 래치 기억부(72)에 유지시킨다. 래치 기억부(72)에 기억된 시각 코드는 화소 신호(SIG)와 참조 신호(REF)가 같아진 시각을 나타내고 있고, 화소 신호(SIG)가 그 시각의 기준 전압이였던 것을 나타내는 데이터, 즉, 디지털화된 광량치를 나타낸다.
참조 신호(REF)의 소인이 종료되고, 화소 어레이부(22) 내의 모든 화소(21)의 래치 기억부(72)에 시각 코드가 기억된 후, 화소(21)의 동작이 기록 동작으로부터 판독 동작으로 변경된다.
래치 제어 회로(71)는 시각 코드의 판독 동작에서는 판독 타이밍을 제어하는 WORD 신호에 의거하여 화소(21)가 자신의 판독 타이밍이 되었을 때에, 래치 기억부(72)에 기억되어 있는 시각 코드(디지털의 화소 신호(SIG))를 시각 코드 전송부(23)에 출력한다. 시각 코드 전송부(23)는 공급된 시각 코드를 열방향(수직 방향)으로 순차적으로 전송하여 출력부(28)에 공급한다.
구제 비트 래치 기억부(73)는 비트 단위로 기억되는 래치 기억부(72) 중, 에러가 발생한 비트의 래치를 구제하는 래치 기억부이다. 따라서 구제 비트 래치 기억부(73)는 래치 기억부(72)의 비트 단위의 구성과 동일한 구성이다.
시각 코드 전송부(23)는 시각 코드를 구성하는 비트마다 전송 경로가 마련되어 있고, 래치 기억부(72)에 대해서도, 비트마다 래치가 마련된 구성이다. 또한, 시각 코드 전송부(23)를 구성하는 비트마다의 전송 경로와, 래치 기억부(72)를 구성하는 비트마다의 래치는 각각 쌍(對)이 되어 있다. 그리고, 비트마다의 전송 경로 및, 래치 중의 적어도 어느 하나에 에러가 발생한 경우, 즉, 불량이 발생한 경우, 불량이 된 래치와 전송 경로에 대신하여 구제 비트 래치 기억부(73)의 비트 단위의 래치와, 대응하는 시각 코드 전송부(23)의 전송 경로(도 5의 구제 비트용의 시각 코드 전송 1비트열(142))가 사용된다.
구제 비트 래치 기억부(73) 및 구제 비트용의 시각 코드 전송 1비트열(142)은, 적어도 1비트분 이상 마련된다.
<3. 복수 기판 구성 1>
고체 촬상 장치(1)는 복수장의 반도체 기판(11)에 회로가 나누어 만들어져 있고, 예를 들면, 도 3에서 도시되는 고체 촬상 장치(1)와 같은 구성이라도 좋다.
도 3은, 상측 기판(11A)과 하측 기판(11C)의 2장의 반도체 기판(11)을 적층함으로써 고체 촬상 장치(1)를 구성하는 개념도를 도시하고 있다.
상측 기판(11A)에는 포토 다이오드(91)를 포함하는 화소 회로(41)가 적어도 형성되어 있다. 하측 기판(11C)에는 시각 코드를 기억하는 데이터 기억부(52)와 시각 코드 전송부(23)가 적어도 형성되어 있다. 상측 기판(11A)과 하측 기판(11C)은, 예를 들면, Cu-Cu 등의 금속 결합 등에 의해 접합된다.
<4. 복수 기판 구성 2>
도 3은, 고체 촬상 장치(1)를 2장의 반도체 기판(11)으로 구성하는 예이지만, 3장의 반도체 기판(11)으로 구성할 수도 있다.
도 4는 상측 기판(11A), 중간 기판(11B) 및, 하측 기판(11C)의 3장의 반도체 기판(11)을 적층함으로써, 고체 촬상 장치(1)를 구성하는 개념도를 도시하고 있다.
상측 기판(11A)에는 포토 다이오드(91)를 포함하는 화소 회로(41)와, 비교 회로(51)의 적어도 일부의 회로가 형성되어 있다. 하측 기판(11C)에는 시각 코드를 기억하는 데이터 기억부(52)와 시각 코드 전송부(23)가 적어도 형성되어 있다. 중간 기판(11B)에는 상측 기판(11A)에 배치되지 않은 비교 회로(51)의 나머지 회로가 형성되어 있다. 상측 기판(11A)과 중간 기판(11B) 및, 중간 기판(11B)과 하측 기판(11C)은, 예를 들면, Cu-Cu 등의 금속 결합 등에 의해 접합된다.
<5. 시각 코드 전송부를 제어하는 상세한 구성>
다음에, 도 5를 참조하여 시각 코드 전송부(23)를 제어하는 상세한 구성에 관해 설명한다.
시각 코드 전송부(23)를 제어하는 구성은, 리피터 회로(101-1 내지 101-n)라고 불린다. 리피터 회로(101-1 내지 101-n)는 시각 코드 전송부(23)가 마련되어 있는 수만큼 마련되어 있고, 도 5에서는 n개가 마련되어 있다. 또한, 리피터 회로(101-1 내지 101-n)를 특히 구별할 필요가 없는 경우, 단지, 리피터 회로(101)라고 칭하고, 그 밖의 구성에 대해서도 마찬가지로 칭한다.
리피터 회로(101)는 시각 코드 발생부(26), 시각 코드 전송부(23), 데이터 라인 선택 회로(121, 122), 판정 회로(123-0 내지 123-n), ERR 정보 격납 래치(124) 및, FUSE 정보 생성 회로(125)를 구비하고 있다.
시각 코드 전송부(23)에는 1비트씩 (n+1)비트분의 전송 경로가 마련되어 있고, 도 5에서는 시각 코드의 0비트열째의 데이터의 전송 경로인 시각 코드 전송 1비트열(141-0)(bit_0) 내지 시각 코드의 n비트열째의 데이터를 전송하는 시각 코드 전송 1비트열(bit_n)(141-n)이 각각 전송 경로로서 도시되어 있다. 즉, 시각 코드 전송 1비트열(bit_n)(141-n)은, 시각 코드의 n비트째(bit_n)의 데이터를 전송하는 전송 경로인 것이 도시되어 있다. 또한, 도 5에서는 시각 코드는 (n+1)비트로 구성되는 경우의 예가 도시되어 있지만, 이 이외의 비트수라도 좋다.
또한, 시각 코드 전송부(23)에는 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)과는 별도로, 어느 하나의 전송 경로에서 에러가 발생한 경우에, 그 전송 경로를 구제하기 위한 시각 코드 전송 1비트열(bit_n)(141-n)과 동일한 구성으로 이루어지는 구제용의 전송 경로로서 시각 코드 전송 1비트열(구제 비트)(142)이 마련되어 있다. 도 5에서는 시각 코드 전송 1비트열(구제 비트)(142)이 1비트분에만 마련되어 있는 예가 나타나 있지만, 2비트 이상의 복수 비트분 마련되도록 하여도 좋다. 단, 이후의 설명에서는 시각 코드 전송 1비트열(구제 비트)(142)은, 1비트 분만이 마련되어 있는 도 5의 예에 준하여 설명을 진행하는 것으로 한다.
데이터 라인 선택 회로(121, 122)는 컨트롤러(29)에서의 데이터 라인 선택 신호 생성 회로(113)로부터의 선택 신호에 의거하여 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n) 및 시각 코드 전송 1비트열(구제 비트)(142)을 전환하여 시각 코드 발생부(26)에 의해 발생된 시각 코드의 각 비트의 데이터를 전송시킨다. 그리고, 데이터 라인 선택 회로(122)는 각 비트의 전송 결과(REP_out0 내지 REP_outn)을, 각각 판정 회로(123-0 내지 123-n) 및 컨트롤러(29)에 출력한다.
시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)의 어느 전송 경로에도 에러가 발생하지 않는 경우, 데이터 라인 선택 신호 생성 회로(113)로부터의 신호에 의거하여 데이터 라인 선택 회로(121, 122)는 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)을 사용하여 시각 코드의 각 비트의 데이터를 전송시킨다. 그렇지만, 후술하는 불량 검출 구제 처리에 의해, 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)의 어느 하나의 비트의 전송 경로에서 에러가 발생한 경우, 에러가 발생한 비트의 전송 경로를 절리하고, 구제용의 시각 코드 전송 1비트열(구제 비트)(142)을 이용하여 시각 코드의 각 비트의 데이터를 전송시킨다.
판정 회로(123-0 내지 123-n)는 각각 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)의 전송 결과를 기대치와 비교하여 전송 경로마다의 에러의 발생의 유무를 판정하고, 판정 결과를 ERR 정보 격납 래치(124)에 격납시킨다.
ERR 정보 격납 래치(124)는 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)의 각 비트의, 즉, 전송 경로마다의 에러의 발생의 유무를 래치함과 함께, 컨트롤러(29)로부터의 어드레스 정보에 의거하여 판정 결과를 FUSE 정보 생성 회로(125)에 공급한다.
FUSE 정보 생성 회로(125)는 ERR 정보 격납 래치(124)로부터 공급되는 판정 결과에 의거하여 각 전송 경로에서의 에러의 유무를 나타내는 판정 결과의 정보로 이루어지는 FUSE 정보를 생성하여 FUSE 회로(112)에 격납시킴과 함께, 제어 신호 생성 회로(111)에 출력한다.
제어 신호 생성 회로(111)는 FUSE 정보에 에러를 발생시키는 전송 경로가 포함되는 경우, 데이터 라인 선택 신호 생성 회로(113)에 대해, 구제 조치로서, 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n) 중 에러가 발생한 전송 경로를 절리하고, 대신에 구제용의 시각 코드 전송 1비트열(구제 비트)(142)을 이용하여 전송 경로를 재조립하는 지시를 나타내는 제어 신호를 공급한다.
데이터 라인 선택 신호 생성 회로(113)는 데이터 라인 선택 회로(121, 122)에 대해 선택 신호를 공급하여 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n) 및 시각 코드 전송 1비트열(구제 비트)(142)의 어느 하나가 (n+1)비트분의 전송 경로로 전환하고, 시각 코드를 전송하도록 제어한다.
보다 상세하게는 디폴트에서, 데이터 라인 선택 신호 생성 회로(113)는 데이터 라인 선택 회로(121, 122)를 제어하여 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)로 이루어지는 전송 경로를 통하여 (n+1)비트분의 시각 코드를 전송시킨다.
또한, 제어 신호 생성 회로(111)로분터 구제 조치를 실시하는 것을 나타내는 선택 신호로 이루어지는 제어 신호를 접수할 때, 데이터 라인 선택 신호 생성 회로(113)는 FUSE 회로(112)에 기억되어 있는 FUSE 정보를 판독하여 전송 경로인 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n) 중, 에러가 발생한 전송 경로를 절리하고, 시각 코드 전송 1비트열(구제 비트)(142)을 이용하여 (n+1)비트의 시각 코드를 전송시키도록, 데이터 라인 선택 회로(121, 122)를 제어한다.
<6. 데이터 라인 선택 회로의 상세한 구성례>
다음에, 도 6을 참조하여 데이터 라인 선택 회로(121, 122)의 상세한 구성례에 관해 설명한다.
데이터 라인 선택 회로(121, 122)는 각각 (n+1)비트분의 스위치(SW0 내지 SWn)를 구비하고 있다. 스위치(SW0 내지 SWn)는 각각이 전송 경로마다, 즉, 시각 코드 전송 1비트열(구제 비트)(142) 및 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)의 각각에 접속된 단자(142a 및 141a-0 내지 141a-n)가 나열된 단자 사이에 마련되어 있고, 인접하는 단자를 전환할 수 있는 구성으로 되어 있다.
이 결과, 디폴트에서, 데이터 라인 선택 회로(121, 122)는 도 6에서 도시되는 바와 같이 스위치(SW0 내지 SWn)를 각각의 대응하는 전송 경로인, 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)의 각각의 단자(141a-0 내지 141a-n)에 접속한다. 스위치(SW0 내지 SWn)가, 이와 같이 접속되어 있는 때, 도면 중의 좌부에게 마련된 시각 코드 전송 1비트열(구제 비트)(142)의 단자(142a)에는 스위치(SW0)가 접속되어 있지 않기 때문에, 구제용의 전송 경로인 시각 코드 전송 1비트열(구제 비트)(142)은 사용되지 않는 상태인 것이 나타난다.
예를 들면, 시각 코드의 0비트째의 데이터의 전송 경로인 시각 코드 전송 1비트열(bit_0)(141-0)에 에러가 발생한 경우, 데이터 라인 선택 회로(121, 122)는 데이터 라인 선택 신호 생성 회로(113)로부터의 선택 신호에 의거하여 스위치(SW0)를 제어하여 도면 중의 좌측의 구제용의 전송 경로인 시각 코드 전송 1비트열(구제 비트)(142)의 단자(142a)에 접속한다.
이 결과, 에러가 발생한 시각 코드 전송 1비트열(bit_0)(141-0)에 대신하여 구제용의 전송 경로인 시각 코드 전송 1비트열(구제 비트)(142)이 이용되여 시각 코드의 0 비트째의 데이터가 전송된다.
또한, 예를 들면, 시각 코드의 1비트째의 데이터의 전송 경로인 시각 코드 전송 1비트열(bit_1)(141-1)에 에러가 발생한 경우, 데이터 라인 선택 회로(121, 122)는 데이터 라인 선택 신호 생성 회로(113)로부터의 선택 신호에 의거하여 스위치(SW0, SW1)을 제어하여 각각 도면 중의 좌측의 구제용의 전송 경로인 시각 코드 전송 1비트열(구제 비트)(142) 및 시각 코드 전송 1비트열(bit_0)(141-0)의 단자(142, 141a-1)에 접속한다.
이 결과, 시각 코드의 1비트째의 데이터는 에러를 일으킨 시각 코드 전송 1비트열(bit_1)(141-1)에 대신하여 시각 코드 전송 1비트열(bit_0)(141-0)에 의해 전송되고, 시각 코드 전송 1비트열(bit_0)(141-0)의 전송 경로로 전송되고 있던 시각 코드의 0비트째의 데이터는 구제용의 전송 경로인 시각 코드 전송 1비트열(구제 비트)(142)이 이용되어 전송된다.
즉, 에러가 발생한 경우, 에러가 발생한 비트의 전송 경로가 절리되고, 구제용의 전송 경로인 시각 코드 전송 1비트열(구제 비트)(142)을 이용함으로써, 에러가 발생한 비트보다도, 하위의 비트(도 6 중의 좌측의 비트)의 데이터의 전송 경로에 관해서는 스위치(SW0 내지 SWn)가 제어됨에 의해, 각각 하위의 방향으로 1비트씩(도 6 중의 좌측으로 1비트씩) 전송 경로가 비켜저서, (n+1)비트분의 시각 데이터의 전송 경로가 재구성된다.
<7. 시각 코드 전송부의 구성례>
시각 코드 전송부(23)의 구체적인 구성례에 관해 설명한다.
시각 코드 전송부(23)는 DFF군(151-1 내지 151-n), DFF(D형 플립플롭 회로)(152), Latch(52R-1 내지 52R-n) 및 Latch(52L-1 내지 52L-n) 및 클록 신호 전송 경로(153)로 구성된다.
클록 신호 전송 경로(153)는 2개 단위로 마련된 복수의 인버터군에 의해 구성되고, 클록 신호(MCLK)를 순차적으로 시각 코드 발생부(26)를 향하여 전송한다.
DFF(D형 플립플롭 회로)군(151-1 내지 151-n)은, 클록 신호 전송 경로(153)로부터 공급되는 클록 신호에 동기하여 시각 코드 발생부(26)에서 발생된 시각 코드의 각 비트를 전송하고, Latch(52R-1 내지 52R-n) 및 Latch(52L-1 내지 52L-n)에 기록하는 또는 Latch(52R-1 내지 52R-n) 및 Latch(52L-1 내지 52L-n)에 기록된 데이터를 판독하여 DFF(152)를 통하여 컨트롤러(29)에 전송한다.
Latch(52R-1 내지 52R-n) 및 Latch(52L-1 내지 52L-n)는 DFF군(151-1 내지 151-n)으로부터 전송되여 오는 시각 데이터 중, 각 화소의 화소 신호에 대응하는 시각 코드를 래치한다. 또한, Latch(52R-1 내지 52R-n) 및 Latch(52L-1 내지 52L-n)는 래치한 화소 신호에 대응하는 시각 코드의 각 비트를 DFF군(151-1 내지 151-n) 및 DFF(152)으로 이루어지는 전송 경로를 통하여 컨트롤러(29)에 출력한다.
보다 상세하게는 DFF군(151-1 내지 151-n)을 구성하는 각 DFF군(151)의 개개의 DFF에 의해 1비트씩의 전송 경로가, 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n) 및 시각 코드 전송 1비트열(구제 비트)(142)의 전송 경로를 구성한다.
따라서 도 7에서는 시각 코드 발생부(26)에 의해 발생된 시각 코드의 각 비트의 데이터가, DFF군(151-)n를 구성하는 각 DFF에 출력되고, 클록 신호 전송 경로(153)로부터 공급되는 클록 신호에 의거하여 순차적으로, DFF군(151-1), DFF군(151-2), ···DFF군(151-)n의 순서로 전송되고, DFF(152)로부터 컨트롤러(29)에 출력된다.
DFF군(151-1 내지 151-n)을 구성하는 개개의 DFF에 의해 구성되는 1비트씩의 전송 경로에는 도 2에서 도시되는 화소(21) 내의 데이터 기억부(52)에 대응하는 도 7의 Latch(52R-1 내지 52R-n) 및 Latch(52L-1 내지 52L-n)가 접속되어 있다. 도 7에서는 하나의 전송 경로로 2화소의 화소 신호에 대응하는 시각 코드를 전송하기 때문에, 래치가 각각 Latch(52L, 52R)가 마련된 구성례가 도시되어 있다. 또한, 이후에서는 각 전송 경로에 1화소의 데이터 기억부(52)가 접속되어 있는 구성례에 관해, 즉, L, R의 어느 1개만이 접속되어 있는 구성례에 관해 설명을 진행하는 것으로 한다.
즉, 도 2에서 도시되는 바와 같이 데이터 기억부(52)에는 래치 기억부(72) 및 구제 비트 래치 기억부(73)가 마련되어 있고, 래치 기억부(72)에는 시각 데이터의 각 비트 단위의 래치가 마련되어 있다. 마찬가지로, 구제 비트 래치 기억부(73)에도 구제 비트의 비트수에 대응하는 래치가 마련되어 있다. 단, 이 예에서는 구제 비트는 1비트인 것으로 한다.
래치 기억부(72)에서의 각 비트의 래치 및 구제 비트 래치 기억부(73)에서의 각 비트의 래치는 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n) 및 시각 코드 전송 1비트열(구제 비트)(142)에 대응시켜저 있다.
따라서 도 6을 참조하여 설명한 바와 같이 전송 경로인 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n) 및 시각 코드 전송 1비트열(구제 비트)(142)이 전환될 때는 대응하는 데이터 기억부(52)에서의, 래치 기억부(72) 및 구제 비트 래치 기억부(73)에서 사용되는 각 비트의 래치도 전환된다.
<8. 판정 회로 및 ERR 정보 격납 래치의 구성례>
다음에, 도 8을 참조하여 판정 회로(123) 및 ERR 정보 격납 래치(124)의 구성례에 관해 설명한다.
판정 회로(123)는 스위치(171), 인버터(172 내지 174), AND 회로(175, 176) 및 OR 회로(177)로 구성된다. 또한, ERR 정보 격납 래치(124)는 플립플롭 회로로 구성된다.
스위치(171)는 기대치로서 미리 설정되는 Hi 또는 Low를 전환하여 인버터(172)에 출력한다.
인버터(172)는 스위치(171)로부터 공급되는 기대치의 반전 신호를 인버터(173) 및 AND 회로(176)에 출력한다.
인버터(173)는 인버터(172)의 출력의 반전 신호를 AND 회로(175)에 출력한다. 즉, 인버터(173)는 기대치 그 자체를 AND 회로(175)에 출력한다.
인버터(174)는 시각 코드 전송 1비트열(bit_n)(141-n)의 전송 결과(REP_out)의 반전 신호를 AND 회로(175)에 출력한다.
AND 회로(175)는 인버터(173, 174)의 각각의 출력 신호의 AND를 취하여 OR 회로(177)에 출력한다. 즉, AND 회로(175)는 기대치와, 전송 결과(REP_out)의 반전 신호가 일치할 때, Hi의 신호를 출력한다.
AND 회로(176)는 시각 코드 전송 1비트열(bit_n)(141-n)의 전송 결과(REP_out)와, 인버터(172)의 출력 신호와의 AND의 논리 결과를 OR 회로(177)에 출력한다. 즉, AND 회로(176)는 기대치의 반전 신호와, 전송 결과(REP_out)가 일치할 때, Hi의 신호를 출력한다.
OR 회로(177)는 AND 회로(175, 176)의 각각의 출력 신호의 OR의 논리 결과를 플립플롭 회로로 이루어지는 ERR 정보 격납 래치(124)에 출력하여 ERR 정보로서 래치 시킨다.
도 8과 같은 구성에 의해, 판정 회로(123)는 기대치와, 시각 코드 전송 1비트열(bit_n)(141-n)의 전송 결과(REP_out)가 일치할 때, Low를 출력한다. 한편, 기대치와, 시각 코드 전송 1비트열(bit_n)(141-n)의 전송 결과(REP_out)가 일치하지 않는 때, Hi를 출력한다.
그리고, OR 회로(177)의 판정 결과가, ERR 정보 격납 래치(124)에 래치되게 된다.
<9. 불량 검출 구제 처리>
다음에, 도 9의 플로우 차트를 참조하여 불량 검출 구제 처리에 관해 설명한다.
스텝 S11에서, 컨트롤러(29)는 각 비트의 판정 회로(123)의 스위치(171)를 제어하여 기대치를 Low로 설정한다.
스텝 S12에서, 컨트롤러(29)는 데이터 라인 선택 신호 생성 회로(113)를 제어하여 데이터 라인 선택 회로(121, 122)에서의 스위치(SW0 내지 SWn)를 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)의 단자(141a-0 내지 141a-n) 및 시각 코드 전송 1비트열(구제 비트)(142)의 단자(142a) 중의 (n+1)비트분의 어느 하나에 접속시킨다.
예를 들면, 디폴트인 경우, 스위치(SW0 내지 SWn)는 각각을 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)의 단자(141a-0 내지 141a-n)에 접속시킨다. 또한, 불량의 전송 경로가 미리 검출되어 있는 경우에 관해서는 스위치(SW0 내지 SWn)는 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)의 단자(141a-0 내지 141a-n) 및 시각 코드 전송 1비트열(구제 비트)(142)의 단자(142a) 중의 불량의 전송 경로를 제외한 (n+1)비트분의 단자에 접속된다. 단, 불량 검출 구제 처리는 제조 완료시에 이루어지는 것이 상정되기 때문에, 스텝 S12의 처리에 관해서는 통상, 디폴트에서의 처리가 된다.
그리고, 컨트롤러(29)는 시각 코드 발생부(26)를 제어하여 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)의 각 전송 경로에 대해, 시각 코드의 각 비트의 데이터를 0으로 하여 출력시킨다.
스텝 S13에서, 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)의 각 전송 경로를 구성하는 DFF군(151)이 순차적으로, 시각 코드를 데이터 기억부(52)의 래치 기억부(72)의 각 비트의 래치에 기록하는 처리를 반복함과 함께, 전송하고, 각 비트의 판정 회로(123-0 내지 123-n)에 대해 전송 결과(REP_out0 내지 REP_outn)로서 출력한다. 이때, 필요에 응하여 시각 코드 전송 1비트열(구제 비트)(142)의 전송 경로를 구성하는 DFF군(151)이 순차적으로, 시각 코드를 구제 비트 래치 기억부(73)의 구제 비트에 대응하는 래치에도 기록하는 처리를 반복함과 함께, 전송하고, 대응하는 비트의 판정 회로(123)에 대해 전송 결과(REP_out)로서 출력한다.
스텝 S14에서, 컨트롤러(29)는 각 비트의 판정 회로(123)를 제어하여 기대치와 전송 결과가 일치하는지의 여부를 판정시키고, 판정 결과를 ERR 정보 격납 래치(124)에 격납시킨다. 여기서는 각 비트의 기대치가 Low가 되고, 시각 코드의 각 비트의 전송 결과(REP_out0 내지 REP_outn)가 0인 것이 올바르기 때문에, 일치하지 않는 경우(REP_out0 내지 REP_outn이 1인 경우), 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)을 구성하는 전송 경로상에 이상이 발생하고 있는 것으로 간주되고, 처리는 스텝 S15로 진행한다.
스텝 S15에서, 컨트롤러(29)는 시각 코드 전송 1비트열(구제 비트)(142)이 남아 있는지의 여부를 판정한다. 여기서는 시각 코드 전송 1비트열(구제 비트)(142)은, 1비트이고, 예를 들면, 최초의 처리에서는 1비트의 시각 코드 전송 1비트열(구제 비트)(142)이 남아 있는 것으로 되기 때문에, 처리는 스텝 S16으로 진행한다.
스텝 S16에서, 컨트롤러(29)는 ERR 정보 격납 래치(124)에 대해 어드레스 정보를 공급하여 FUSE 정보 생성 회로(125)에 에러가 발생하고 있는 비트의 정보인 ERR 정보를 공급시킨다. FUSE 정보 생성 회로(125)는 ERR 정보에 의거하여 에러가 발생하고 있는 전송 경로를 나타내는 FUSE 정보를 생성하고, FUSE 회로(112)에 격납시킴과 함께, 제어 신호 생성 회로(111)에 대해 에러가 발생한 것을 통지한다.
스텝 S17에서, 제어 신호 생성 회로(111)는 전환 제어 신호를 생성하여 데이터 라인 선택 신호 생성 회로(113)에 통지한다.
스텝 S18에서, 데이터 라인 선택 신호 생성 회로(113)는 전환 제어 신호에 의해, FUSE 회로(112)에 격납된 FUSE 정보에 의거하여 데이터 라인 선택 회로(121, 122)를 제어하고, 도 6을 참조하여 설명한 바와 같이 스위치(SW0 내지 SWn)를 전환하여 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n) 중, 에러가 발생하지 않은 전송 경로와, 시각 코드 전송 1비트열(구제 비트)(142)에 의해 구성되는 전송 경로를 이용하여 (n+1)비트의 시각 코드의 전송 경로를 재구성한다.
또한, 스텝 S14에서, 기대치와 전송 결과(REP_out)가 일치하는 경우, 이상이 검출되지 않기 때문에, 스텝 S15 내지 S18의 처리는 스킵된다.
스텝 S19에서, 컨트롤러(29)는 시각 코드 발생부(26)를 제어하여 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)의 각 전송 경로에 대해, 시각 코드의 각 비트의 데이터를 1로 하여 출력시킨다.
스텝 S20에서, 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)의 각 전송 경로를 구성하는 DFF군(151)이 순차적으로, 시각 코드를 데이터 기억부(52)의 래치 기억부(72)에 기록하는 처리를 반복함과 함께, 전송하고, 각 비트의 판정 회로(123)에 대해 전송 결과(REP_out)로서 출력한다. 이때, 필요에 응하여 시각 코드 전송 1비트열(구제 비트)(142)의 전송 경로를 구성하는 DFF군(151)이 순차적으로, 시각 코드를 구제 비트 래치 기억부(73)의 구제 비트에 대응하는 래치에도 기록하는 처리를 반복함과 함께, 전송하고, 대응하는 비트의 판정 회로(123)에 대해 전송 결과(REP_out)로서 출력한다.
스텝 S21에서, 컨트롤러(29)는 각 비트의 판정 회로(123)를 제어하여 기대치와 전송 결과가 일치하는지의 여부를 판정시키고, 판정 결과를 ERR 정보 격납 래치(124)에 격납시킨다. 여기서는 각 비트의 기대치가 Low가 되고, 시각 코드의 각 비트의 전송 결과(REP_out0 내지 REP_outn)가 1인 것이 올바르기 때문에, 일치하는 경우(전송 결과(REP_out0 내지 REP_outn)이 0인 경우), 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)을 구성하는 전송 경로상에 이상이 발생하고 있는 것으로 간주되고, 처리는 스텝 S22로 진행한다.
스텝 S22에서, 컨트롤러(29)는 시각 코드 전송 1비트열(구제 비트)(142)이 남아 있는지의 여부를 판정한다. 시각 코드 전송 1비트열(구제 비트)(142)이 남아 있는 경우, 처리는 스텝 S23으로 진행한다.
스텝 S23에서, 컨트롤러(29)는 ERR 정보 격납 래치(124)에 대해 어드레스 정보를 공급하여 FUSE 정보 생성 회로(125)에 에러가 발생하고 있는 비트의 정보인 ERR 정보를 공급시킨다. FUSE 정보 생성 회로(125)는 ERR 정보에 의거하여 에러가 발생하고 있는 전송 경로를 나타내는 FUSE 정보를 생성하여 FUSE 회로(112)에 격납시킴과 함께, 제어 신호 생성 회로(111)에 대해 에러가 발생한 것을 통지한다.
스텝 S24에서, 제어 신호 생성 회로(111)는 전환 제어 신호를 발생하여 데이터 라인 선택 신호 생성 회로(113)에 통지한다.
스텝 S25에서, 데이터 라인 선택 신호 생성 회로(113)는 전환 제어 신호에 의해, FUSE 회로(112)에 격납된 FUSE 정보에 의거하여 데이터 라인 선택 회로(121, 122)를 제어하고, 스위치(SW0 내지 SWn)를 전환하여 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n) 중, 에러가 발생하지 않은 전송 경로와, 시각 코드 전송 1비트열(구제 비트)(142)에 의해 구성되는 전송 경로를 이용하여 (n+1)비트의 시각 코드의 전송 경로를 재구성한다.
또한, 스텝 S21에서, 기대치와 전송 결과(REP_out)가 일치하지 않는 경우, 이상이 검출되지 않기 때문에, 스텝 S22 내지 S25의 처리는 스킵된다.
스텝 S26에서, 컨트롤러(29)는 각 비트의 판정 회로(123)의 스위치(171)를 제어하여 기대치를 Hi로 설정한다.
스텝 S27에서, 컨트롤러(29)는 시각 코드 발생부(26)를 제어하여 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)의 각 전송 경로에 대해, 시각 코드의 각 비트의 데이터를 0으로 하여 출력시킨다.
스텝 S28에서, 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)의 각 전송 경로를 구성하는 DFF군(151)이 순차적으로, 시각 코드를 데이터 기억부(52)의 래치 기억부(72)에 기록하는 처리를 반복한다. 이때, 필요에 응하여 시각 코드 전송 1비트열(구제 비트)(142)의 전송 경로를 구성하는 DFF군(151)이 순차적으로, 시각 코드를 구제 비트 래치 기억부(73)의 구제 비트에 대응하는 시각 코드의 데이터를 기록하는 처리를 반복한다.
스텝 S29에서, 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)의 각 전송 경로를 구성하는 DFF군(151)이 순차적으로, 시각 코드를 데이터 기억부(52)의 래치 기억부(72)로부터 래치되어 있는 데이터를 판독하는 처리를 반복함과 함께, 전송하고, 각 비트의 판정 회로(123)에 대해 전송 결과(REP_out)로서 출력한다. 이때, 필요에 응하여 시각 코드 전송 1비트열(구제 비트)(142)의 전송 경로를 구성하는 DFF군(151)이 순차적으로, 구제 비트 래치 기억부(73)의 구제 비트에 대응하여 기록되어 있는 시각 코드의 데이터를 판독하는 처리를 반복함과 함께, 전송하고, 대응하는 비트의 판정 회로(123)에 대해 전송 결과(REP_out)로서 출력한다.
스텝 S30에서, 컨트롤러(29)는 각 비트의 판정 회로(123)를 제어하여 기대치와 전송 결과가 일치하는지의 여부를 판정시키고, 판정 결과를 ERR 정보 격납 래치(124)에 격납시킨다. 여기서는 각 비트의 기대치가 Hi가 되고, 시각 코드의 각 비트의 전송 결과(REP_out0 내지 REP_outn)이 0인 것이 올바르기 때문에, 일치하는 경우(전송 결과(REP_out0 내지 REP_outn)이 1인 경우), 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)을 구성하는 전송 경로에 대응하는 비트의 데이터 기억부(52)의 래치 기억부(72) 또는 구제 비트 래치 기억부(73)에 이상이 발생하고 있는 것으로 간주되고, 처리는 스텝 S31로 진행한다.
스텝 S31에서, 컨트롤러(29)는 시각 코드 전송 1비트열(구제 비트)(142)이 남아 있는지의 여부를 판정한다. 시각 코드 전송 1비트열(구제 비트)(142)이 남아 있는 경우, 처리는 스텝 S16으로 진행한다.
스텝 S32에서, 컨트롤러(29)는 ERR 정보 격납 래치(124)에 대해 어드레스 정보를 공급하여 FUSE 정보 생성 회로(125)에 에러가 발생하고 있는 비트의 정보인 ERR 정보를 공급시킨다. FUSE 정보 생성 회로(125)는 ERR 정보에 의거하여 에러가 발생하고 있는 전송 경로를 나타내는 FUSE 정보를 생성하고, FUSE 회로(112)에 격납시킴과 함께, 제어 신호 생성 회로(111)에 대해 에러가 발생한 것을 통지한다.
스텝 S33에서, 제어 신호 생성 회로(111)는 전환 제어 신호를 발생하여 데이터 라인 선택 신호 생성 회로(113)에 통지한다.
스텝 S34에서, 데이터 라인 선택 신호 생성 회로(113)는 전환 제어 신호에 의해, FUSE 회로(112)에 격납된 FUSE 정보에 의거하여 데이터 라인 선택 회로(121, 122)를 제어하고, 스위치(SW0 내지 SWn)를 전환하여 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n) 중, 에러가 발생하지 않은 전송 경로와, 시각 코드 전송 1비트열(구제 비트)(142)에 의해 구성되는 전송 경로를 통하여(n+1)비트의 시각 코드의 전송 경로를 재구성한다.
또한, 스텝 S30에서, 기대치와 전송 결과(REP_out)가 일치하는 경우, 이상이 검출되지 않기 때문에, 스텝 S31 내지 S34의 처리는 스킵된다.
스텝 S35에서, 컨트롤러(29)는 시각 코드 발생부(26)를 제어하여 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)의 각 전송 경로에 대해, 시각 코드의 각 비트의 데이터를 1로 하여 출력시킨다.
스텝 S36에서, 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)의 각 전송 경로를 구성하는 DFF군(151)이 순차적으로, 시각 코드를 데이터 기억부(52)의 래치 기억부(72)에 기록하는 처리를 반복한다. 이때, 필요에 응하여 시각 코드 전송 1비트열(구제 비트)(142)의 전송 경로를 구성하는 DFF군(151)이 순차적으로, 구제 비트 래치 기억부(73)의 구제 비트에 대응하는 시각 코드의 데이터를 기록하는 처리를 반복한다.
스텝 S37에서, 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)의 각 전송 경로를 구성하는 DFF군(151)이 순차적으로, 시각 코드를 데이터 기억부(52)의 래치 기억부(72)로부터 래치되어 있는 데이터를 판독하는 처리를 반복함과 함께, 전송하고, 각 비트의 판정 회로(123)에 대해 전송 결과(REP_out)로서 출력한다. 이때, 필요에 응하여 시각 코드 전송 1비트열(구제 비트)(142)의 전송 경로를 구성하는 DFF군(151)이 순차적으로, 구제 비트 래치 기억부(73)의 구제 비트에 대응하여 기록되어 있는 시각 코드의 데이터를 판독하는 처리를 반복함과 함께, 전송하고, 대응하는 비트의 판정 회로(123)에 대해 전송 결과(REP_out)로서 출력한다.
스텝 S38에서, 컨트롤러(29)는 각 비트의 판정 회로(123)를 제어하여 기대치와 전송 결과가 일치하는지의 여부를 판정시키고, 판정 결과를 ERR 정보 격납 래치(124)에 격납시킨다. 여기서는 각 비트의 기대치가 Hi가 되고, 시각 코드의 각 비트의 전송 결과(REP_out0 내지 REP_outn)이 1인 것이 올바르기 때문에, 일치하지 않는 경우(전송 결과(REP_out0 내지 REP_outn)이 0인 경우), 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)을 구성하는 전송 경로에 대응하는 비트의 데이터 기억부(52)의 래치 기억부(72) 또는 구제 비트 래치 기억부(73)에 이상이 발생하고 있는 것으로 간주되고, 처리는 스텝 S39로 진행한다.
스텝 S39에서, 컨트롤러(29)는 시각 코드 전송 1비트열(구제 비트)(142)이 남아 있는지의 여부를 판정한다. 시각 코드 전송 1비트열(구제 비트)(142)이 남아 있는 경우, 처리는 스텝 S40로 진행한다.
스텝 S40에서, 컨트롤러(29)는 ERR 정보 격납 래치(124)에 대해 어드레스 정보를 공급하여 FUSE 정보 생성 회로(125)에 에러가 발생하고 있는 비트의 정보인 ERR 정보를 공급시킨다. FUSE 정보 생성 회로(125)는 ERR 정보에 의거하여 에러가 발생하고 있는 전송 경로를 나타내는 FUSE 정보를 생성하여 FUSE 회로(112)에 격납시킴과 함께, 제어 신호 생성 회로(111)에 대해 에러가 발생한 것을 통지한다.
스텝 S41에서, 제어 신호 생성 회로(111)는 전환 제어 신호를 발생하여 데이터 라인 선택 신호 생성 회로(113)에 통지한다.
스텝 S42에서, 데이터 라인 선택 신호 생성 회로(113)는 전환 제어 신호에 의해, FUSE 회로(112)에 격납된 FUSE 정보에 의거하여 데이터 라인 선택 회로(121, 122)를 제어하여 스위치(SW0 내지 SWn)를 전환하고, 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n) 중, 에러가 발생하지 않은 전송 경로와, 시각 코드 전송 1비트열(구제 비트)(142)에 의해 구성되는 전송 경로를 이용하여 (n+1)비트의 시각 코드의 전송 경로를 재구성한다.
또한, 스텝 S38에서, 기대치와 전송 결과(REP_out)가 일치하는 경우, 이상이 검출되지 않기 때문에, 스텝 S39 내지 S42의 처리는 스킵된다.
스텝 S43에서, 컨트롤러(29)는 FUSE 회로(112)에 격납되어 있는 FUSE 정보를 확정시킨다.
또한, 스텝 S15, S22, S31, S39에서, 시각 코드 전송 1비트열(구제 비트)(142)이 남아 있지 않은 경우, 시각 코드 전송부(23)는 에러에 의해 사용할 수가 없기 때문에, 처리를 종료한다. 즉, 이 경우, 시각 코드 전송부(23)는 적정하게 기능할 수가 없기 때문에, 고체 촬상 장치(1)는 불량품으로서 처리되게 된다.
이상의 처리에 의해, 스텝 S11 내지 S25의 처리에 의해, 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)의 각각에 설정되어 있는 시각 코드가 전송되는 전송 경로상의 이상의 유무가 판정되고, 이상이 발생하고 있는 전송 경로가 검출되면, 시각 코드 전송 1비트열(구제 비트)(142) 및 구제 비트 래치 기억부(73)를 이용하여 전송 경로가 재구축된다.
이때, 발생한 시각 코드를 0 및 1로 전환하여 불량 검출이 이루어지기 때문에, 전송 경로상에서 0에 고정되어 있는 이상이나 1에 고정되어 있는 이상을 각각 검출할 수 있다.
또한, 스텝 S26 내지 S42의 처리에 의해, 시각 코드 전송 1비트열(bit_0)(141-0) 내지 시각 코드 전송 1비트열(bit_n)(141-n)의 각각에 설정되어 있는 시각 코드가 전송되는 전송 경로에 대응하는 비트의, 데이터 기억부(52)에서의, 래치 기억부(72) 및 구제 비트 래치 기억부(73)에서 사용되는 래치의 이상의 유무가 판정되고, 이상이 발생하고 있는 래치가 검출되면, 시각 코드 전송 1비트열(구제 비트)(142) 및 구제 비트 래치 기억부(73)를 이용하여 전송 경로에 대응하는 래치가 재구축된다.
이때, 발생한 시각 코드를 0 및 1로 전환하여 불량 검출이 이루어지기 때문에, 전송 경로상에서 0에 고정되어 있는 이상이나 1에 고정되어 있는 이상을 각각 검출할 수 있다.
즉, 이상의 처리에서는 전송 경로의 이상과, 래치의 이상을 각각 개별적으로 판정하고, 어느 하나에 이상이 검출된 경우에 관해서는 이상이 검출된 비트의 전송 경로와, 대응하는 래치가 삭제되고, 시각 코드 전송 1비트열(구제 비트)(142)에 의해 구성되는 전송 경로와, 대응하는 비트의 구제 비트 래치 기억부(73)의 래치를 이용하여 전송 경로와, 그 래치가 아울러서 이용되어, 전송 경로와 래치가 재구축된다.
결과로서, 이상의 불량 검출 구제 처리를 제품 출하전 등에 실시함에 의해, 고밀도화하는 촬상 소자의 배선의 단선 등에 의한 수율의 저하를 억제하는 것이 가능해지고, 제품의 비용을 저감시키는 것이 가능해진다.
또한, 상술한 불량 검출 구제 처리에 관해서는 제품 출하 후에, 예를 들면, 제품을 사용하고 있을 때에 정기적으로 실시하고, 불량이 검출된 시점에서 전송 경로를 전환하도록 함으로써, 제품의 내구성을 향상시키는 것도 가능해진다.
또한, 이상에서는 FUSE 회로(112)에 의해 FUSE 정보를 고체 촬상 장치(1) 내에 탑재하는 구성으로 하고 있지만, 제품 검사시에 FUSE 정보만 데이터로서 취득하고, 그 데이터를 유저에게 칩과 아울러서 출하하고, 회로 구제 제어를 유저에게 실시하여 받도록 하여도 좋다.
또한, 금회의 예에서는 구제용의 전송 경로 그 자체를 칩 내에 탑재한다는 구성을 설명하였지만, 예를 들면, 비트 내에서 중요도가 다른 것을 이용하여 각 비트를 중요도에 응하여 무게를 부여하고, 구제 대상이 되는 비트를 소정의 무게보다도 큰 상위 비트로 한정하여 불량이 발생한 상위 비트를 무게가 작은, 즉, 중요도가 낮은 하위 비트를 구제 비트로서 사용하도록 하여도 좋다. 이와 같은 구성으로 함으로써, 구제용의 전송 경로나 래치를 특히 마련하는 일 없고, 중요도가 높은 상위 비트를 구제하는 것이 가능해진다.
<10. 전자 기기에의 적용례>
상술한 고체 촬상 장치(1)는 예를 들면, 디지털 스틸 카메라나 디지털 비디오 카메라 등의 촬상 장치, 촬상 기능을 구비한 휴대 전화기 또는 촬상 기능을 구비한 다른 기기라는 각종의 전자 기기에 적용할 수 있다.
도 10은, 본 기술을 적용한 전자 기기로서의 촬상 장치의 구성례를 도시하는 블록도이다.
도 10에 도시되는 촬상 장치(201)는 광학계(202), 셔터 장치(203), 고체 촬상 소자(204), 구동 회로(205), 신호 처리 회로(206), 모니터(207) 및 메모리(208)를 구비하여 구성되고, 정지화상 및 동화상을 촬상 가능하다.
광학계(202)는 1장 또는 복수장의 렌즈를 갖고서 구성되고, 피사체로부터의 광(입사광)을 고체 촬상 소자(204)에 유도하고, 고체 촬상 소자(204)의 수광면에 결상시킨다.
셔터 장치(203)는 광학계(202) 및 고체 촬상 소자(204)의 사이에 배치되고, 구동 회로(205)의 제어에 따라, 고체 촬상 소자(204)에의 광조사 기간 및 차광 기간을 제어한다.
고체 촬상 소자(204)는 상술한 고체 촬상 소자를 포함하는 패키지에 의해 구성된다. 고체 촬상 소자(204)는 광학계(202) 및 셔터 장치(203)를 통하여 수광면에 결상된 광에 응하여 일정 기간, 신호 전하를 축적한다. 고체 촬상 소자(204)에 축적된 신호 전하는 구동 회로(205)로부터 공급되는 구동 신호(타이밍 신호)에 따라 전송된다.
구동 회로(205)는 고체 촬상 소자(204)의 전송 동작 및, 셔터 장치(203)의 셔터 동작을 제어하는 구동 신호를 출력하여 고체 촬상 소자(204) 및 셔터 장치(203)를 구동한다.
신호 처리 회로(206)는 고체 촬상 소자(204)로부터 출력된 신호 전하에 대해 각종의 신호 처리를 시행한다. 신호 처리 회로(206)가 신호 처리를 시행함에 의해 얻어진 화상(화상 데이터)은, 모니터(207)에 공급되어 표시되거나, 메모리(208)에 공급되어 기억(기록)되거나 한다.
이와 같이 구성되어 있는 촬상 장치(201)에서도, 상술한 광학계(202), 셔터 장치(203) 및 고체 촬상 소자(204)에 대신하여 고체 촬상 장치(1)를 적용함에 의해, 고밀도화에 수반한 수율의 저하를 억제하는 것이 가능해진다.
<11. 고체 촬상 장치의 사용례>
도 11은, 상술의 고체 촬상 장치(1)를 사용한 사용례를 도시하는 도면이다.
상술한 카메라 모듈은, 예를 들면, 이하와 같이 가시광이나, 적외광, 자외광, X선 등의 광을 센싱하는 다양한 케이스에 사용할 수 있다.
·디지탈 카메라나, 카메라 기능 부착의 휴대 기기 등의, 감상용으로 제공되는 화상을 촬영하는 장치
·자동 정지 등의 안전운전이나, 운전자의 상태의 인식 등을 위해에, 자동차의 전방이나 후방, 주위, 차내 등을 촬영하는 차량탑재용 센서, 주행 차량이나 도로를 감시하는 감시 카메라, 차량 사이 등의 거리측정을 행하는 거리측정 센서 등의, 교통용으로 제공되는 장치
·유저의 제스처를 촬영하여 그 제스처에 응한 기기 조작을 행하기 위해, TV나, 냉장고, 에어 컨디셔너 등의 가전에 제공되는 장치
·내시경이나, 적외광의 수광에 의한 혈관 촬영을 행하는 장치 등의, 의료나 헬스케용으로 제공되는 장치
·방범 용도의 감시 카메라나, 인물 인증 용도의 카메라 등의, 시큐리티용으로 제공되는 장치
·피부를 촬영하는 피부 측정기나, 두피를 촬영하는 마이크로스코프 등의, 미용용으로 제공되는 장치
·스포츠 용도 대상 등의 액션 카메라나 웨어러블 카메라 등의, 스포츠용으로 제공되는 장치
·밭이나 작물의 상태를 감시하기 위한 카메라 등의, 농업용으로 제공되는 장치
또한, 본 개시는 이하와 같은 구성도 취할 수 있다.
<1> 화소에서 수광한 광량에 응한 화소 신호를 디지털 신호로 변환할 때에 사용하는 소정 비트수의 시각 코드를 1비트 단위로 전송하는 복수의 전송 경로와,
상기 전송 경로와 동일한 구성으로 이루어지는 구제 전송 경로와,
상기 전송 경로의 이상의 유무를 판정하는 판정부와,
상기 판정부의 판정 결과에 의거하여 상기 복수의 전송 경로 및 상기 구제 전송 경로 중의 어느 하나로, 상기 소정 비트수의 시각 코드의 전송에 사용하는 전송 경로를 전환하는 전환부를 포함하는 촬상 소자.
<2> 상기 판정부는 소정의 데이터가 상기 전송 경로를 통하여 전송될 때의 전송 결과의 기대치와, 상기 소정의 데이터가 상기 전송 경로를 통하여 전송된 전송 결과를 비교하여 상기 전송 경로의 이상의 유무를 판정하는 <1>에 기재된 촬상 소자.
<3> 상기 복수의 전송 경로는 각각 대응하는 1비트 단위의 상기 시각 코드를 격납하는 격납부를 포함하는 <2>에 기재된 촬상 소자.
<4> 상기 소정의 데이터가 상기 전송 경로를 통하여 전송될 때, 상기 소정의 데이터는 상기 전송 경로에 대응하는 상기 격납부에 기록됨과 함께, 전송되고, 상기 판정부는 상기 소정의 데이터가 상기 전송 경로를 통하여 전송된 전송 결과와 상기 기대치를 비교하여 상기 전송 경로의 이상의 유무를 판정하는 <3>에 기재된 촬상 소자.
<5> 상기 판정부는 상기 기대치를 소정치로 한 경우의, 상기 소정의 데이터를 1 및 0으로 하였을 때의 각각의 전송 결과와 상기 기대치를 비교하여 각각의 상기 전송 경로의 이상의 유무를 판정하는 <4>에 기재된 촬상 소자.
<6> 상기 전환부는 상기 판정 결과에 의거하여 상기 이상이 있다고 판정된 전송 경로를 제외하는 상기 복수의 전송 경로 및 상기 구제 전송 경로를 상기 소정 비트수의 시각 코드의 전송에 사용하는 전송 경로로서 전환하는 <4>에 기재된 촬상 소자.
<7> 상기 전환부는 상기 판정 결과에 의거하여 상기 이상이 있다고 판정된 비트의 전송 경로를 절리하고, 상기 이상이 있다고 판정된 비트보다 하위의 비트의 시각 코드의 전송에는 상기 이상이 있다고 판정된 비트보다 하위의 비트의 상기 복수의 전송 경로 및 상기 구제 전송 경로를 사용하도록 전송 경로를 전환하는 <6>에 기재된 촬상 소자.
<8> 상기 소정의 데이터가 상기 전송 경로를 통하여 전송될 때, 상기 소정의 데이터는 상기 전송 경로에 대응하는 상기 격납부에 기록된 후, 판독됨과 함께, 전송되고, 상기 판정부는 상기 소정의 데이터가 상기 전송 경로를 통하여 상기 격납부에 기록된 후, 판독되고, 전송된 전송 결과와 상기 기대치를 비교하여 상기 전송 경로에 대응하는 상기 격납부의 이상의 유무를 판정하는 <3>에 기재된 촬상 소자.
<9> 상기 판정부는 상기 기대치를 소정치로 한 경우의, 상기 소정의 데이터를 1 및 0으로 하였을 때의 각각의 전송 결과와 상기 기대치를 비교하여 각각의 상기 전송 경로에 대응하는 상기 격납부의 이상의 유무를 판정하는 <8>에 기재된 촬상 소자.
<10> 상기 구제 전송 경로는 전송하는 시각 코드를 비트 단위로 격납하는 구제 격납부를 또한 포함하고,
상기 전환부는 상기 판정 결과에 의거하여 상기 이상이 있다고 판정된 격납부와, 대응하는 전송 경로를 제외하는 상기 복수의 전송 경로와 대응하는 상기 격납부 및 상기 구제 전송 경로와 대응하는 상기 구제 격납부를 상기 소정 비트수의 시각 코드의 전송, 기록 및 판독에 사용하는 전송 경로와 대응하는 격납부로서 전환하는 <8>에 기재된 촬상 소자.
<11> 상기 판정부는 상기 소정의 데이터가 상기 전송 경로를 통하여 전송된 전송 결과와 상기 기대치를 비교하여 상기 전송 경로의 이상의 유무를 판정한 후, 상기 소정의 데이터가 상기 전송 경로를 통하여 상기 격납부에 기록된 후, 판독되고, 전송된 전송 결과와 상기 기대치를 비교하여 상기 전송 경로에 대응하는 상기 격납부의 이상의 유무를 판정하고,
상기 전환부는 상기 판정 결과에 의거하여 상기 이상이 있다고 판정된 전송 경로 및 격납부를 제외하는 상기 복수의 전송 경로와 대응하는 상기 격납부 및 상기 구제 전송 경로와 대응하는 상기 구제 격납부를 상기 소정 비트수의 시각 코드의 전송 및 기록 또는 전송, 기록 및 판독에 사용하는 전송 경로와 대응하는 격납부로서 전환하는 <3>에 기재된 촬상 소자.
<12> 화소에서 수광한 광량에 응한 화소 신호를 디지털 신호로 변환할 때에 사용하는 소정 비트수의 시각 코드를 1비트 단위로 전송하는 복수의 전송 경로와,
상기 전송 경로와 동일한 구성으로 이루어지는 구제 전송 경로를 포함하는 촬상 장치의 제어 방법으로서,
상기 전송 경로의 이상의 유무를 판정하고,
판정 결과에 의거하여 상기 복수의 전송 경로 및 상기 구제 전송 경로 중의 어느 하나로, 상기 소정 비트수의 시각 코드의 전송에 사용하는 전송 경로를 전환하는 스텝을 포함하는 촬상 소자의 제어 방법.
<13> 화소에서 수광한 광량에 응한 화소 신호를 디지털 신호로 변환할 때에 사용하는 소정 비트수의 시각 코드를 1비트 단위로 전송하는 복수의 전송 경로와,
상기 전송 경로와 동일한 구성으로 이루어지는 구제 전송 경로와,
상기 전송 경로의 이상의 유무를 판정하는 판정부와,
상기 판정부의 판정 결과에 의거하여 상기 복수의 전송 경로 및 상기 구제 전송 경로 중의 어느 하나로, 상기 소정 비트수의 시각 코드의 전송에 사용하는 전송 경로를 전환하는 전환부를 포함하는 촬상 장치.
<14> 화소에서 수광한 광량에 응한 화소 신호를 디지털 신호로 변환할 때에 사용하는 소정 비트수의 시각 코드를 1비트 단위로 전송하는 복수의 전송 경로와,
상기 전송 경로와 동일한 구성으로 이루어지는 구제 전송 경로와,
상기 전송 경로의 이상의 유무를 판정하는 판정부와,
상기 판정부의 판정 결과에 의거하여 상기 복수의 전송 경로 및 상기 구제 전송 경로 중의 어느 하나로, 상기 소정 비트수의 시각 코드의 전송에 사용하는 전송 경로를 전환하는 전환부를 포함하는 전자 기기.
1 : 고체 촬상 장치 21 : 화소
22 : 화소 어레이부 23 : 시각 코드 전송부
26 : 시각 코드 발생부 28 : 출력부
29 : 컨트롤러 41 : 화소 회로
42 : ADC 51 : 비교 회로
52 : 데이터 기억부 61 : 차동 입력 회로
62 : 전압 변환 회로 63 : 정귀환 회로
71 : 래치 제어 회로 72 : 래치 기억부
73 : 구제 비트 래치 기억부 101, 101-1 내지 101-m : 리피터 회로
111 : 제어 신호 생성 회로 112 : FUSE 회로
113 : 데이터 라인 선택 신호 생성 회로 121, 122 : 데이터 라인 선택 회로
123, 123-0 내지 123-n : 판정 회로 124 : ERR 정보 격납 래치
125 : FUSE 정보 생성 회로
141, 141-0 내지 141-n : 시각 코드 전송 1bi열(bit_0) 내지 (bit_n)
142 : 시각 코드 전송 1bi열(구제 비트)

Claims (14)

  1. 화소에서 수광한 광량에 응한 화소 신호를 디지털 신호로 변환할 때에 사용하는 소정 비트수의 시각 코드를 1비트 단위로 전송하는 복수의 전송 경로와,
    상기 전송 경로와 동일한 구성으로 이루어지는 구제 전송 경로와,
    상기 전송 경로의 이상의 유무를 판정하는 판정부와,
    상기 판정부의 판정 결과에 의거하여 상기 복수의 전송 경로 및 상기 구제 전송 경로 중의 어느 하나로, 상기 소정 비트수의 시각 코드의 전송에 사용하는 전송 경로를 전환하는 전환부를 포함하는 것을 특징으로 하는 촬상 소자.
  2. 제1항에 있어서,
    상기 판정부는 소정의 데이터가 상기 전송 경로를 통하여 전송될 때의 전송 결과의 기대치와, 상기 소정의 데이터가 상기 전송 경로를 통하여 전송된 전송 결과를 비교하여 상기 전송 경로의 이상의 유무를 판정하는 것을 특징으로 하는 촬상 소자.
  3. 제2항에 있어서,
    상기 복수의 전송 경로는 각각 대응하는 1비트 단위의 상기 시각 코드를 격납하는 격납부를 포함하는 것을 특징으로 하는 촬상 소자.
  4. 제3항에 있어서,
    상기 소정의 데이터가 상기 전송 경로를 통하여 전송될 때, 상기 소정의 데이터는 상기 전송 경로에 대응하는 상기 격납부에 기록됨과 함께, 전송되고, 상기 판정부는 상기 소정의 데이터가 상기 전송 경로를 통하여 전송된 전송 결과와 상기 기대치를 비교하여 상기 전송 경로의 이상의 유무를 판정하는 것을 특징으로 하는 촬상 소자.
  5. 제4항에 있어서,
    상기 판정부는 상기 기대치를 소정치로 한 경우의, 상기 소정의 데이터를 1 및 0으로 하였을 때의 각각의 전송 결과와 상기 기대치를 비교하여 각각의 상기 전송 경로의 이상의 유무를 판정하는 것을 특징으로 하는 촬상 소자.
  6. 제4항에 있어서,
    상기 전환부는 상기 판정 결과에 의거하여 상기 이상이 있다고 판정된 전송 경로를 제외하는 상기 복수의 전송 경로 및 상기 구제 전송 경로를 상기 소정 비트수의 시각 코드의 전송에 사용하는 전송 경로로서 전환하는 것을 특징으로 하는 촬상 소자.
  7. 제6항에 있어서,
    상기 전환부는 상기 판정 결과에 의거하여 상기 이상이 있다고 판정된 비트의 전송 경로를 절리하고, 상기 이상이 있다고 판정된 비트보다 하위의 비트의 시각 코드의 전송에는 상기 이상이 있다고 판정된 비트보다 하위의 비트의 상기 복수의 전송 경로 및 상기 구제 전송 경로를 사용하도록 전송 경로를 전환하는 것을 특징으로 하는 촬상 소자.
  8. 제3항에 있어서,
    상기 소정의 데이터가 상기 전송 경로를 통하여 전송될 때, 상기 소정의 데이터는 상기 전송 경로에 대응하는 상기 격납부에 기록된 후, 판독됨과 함께, 전송되고, 상기 판정부는 상기 소정의 데이터가 상기 전송 경로를 통하여 상기 격납부에 기록된 후, 판독되어, 전송된 전송 결과와 상기 기대치를 비교하여 상기 전송 경로에 대응하는 상기 격납부의 이상의 유무를 판정하는 것을 특징으로 하는 촬상 소자.
  9. 제8항에 있어서,
    상기 판정부는 상기 기대치를 소정치로 한 경우의, 상기 소정의 데이터를 1 및 0으로 하였을 때의 각각의 전송 결과와 상기 기대치를 비교하여 각각의 상기 전송 경로에 대응하는 상기 격납부의 이상의 유무를 판정하는 것을 특징으로 하는 촬상 소자.
  10. 제8항에 있어서,
    상기 구제 전송 경로는 전송하는 시각 코드를 비트 단위로 격납하는 구제 격납부를 또한 포함하고,
    상기 전환부는 상기 판정 결과에 의거하여 상기 이상이 있다고 판정된 격납부와, 대응하는 전송 경로를 제외하는 상기 복수의 전송 경로와 대응하는 상기 격납부 및 상기 구제 전송 경로와 대응하는 상기 구제 격납부를 상기 소정 비트수의 시각 코드의 전송, 기록 및 판독에 사용한 전송 경로와 대응하는 격납부로서 전환하는 것을 특징으로 하는 촬상 소자.
  11. 제3항에 있어서,
    상기 판정부는 상기 소정의 데이터가 상기 전송 경로를 통하여 전송된 전송 결과와 상기 기대치를 비교하여 상기 전송 경로의 이상의 유무를 판정한 후, 상기 소정의 데이터가 상기 전송 경로를 통하여 상기 격납부에 기록된 후, 판독되어, 전송된 전송 결과와 상기 기대치를 비교하여 상기 전송 경로에 대응하는 상기 격납부의 이상의 유무를 판정하고,
    상기 전환부는 상기 판정 결과에 의거하여 상기 이상이 있다고 판정된 전송 경로 및 격납부를 제외하는 상기 복수의 전송 경로와 대응하는 상기 격납부 및 상기 구제 전송 경로와 대응하는 상기 구제 격납부를 상기 소정 비트수의 시각 코드의 전송 및 기록 또는 전송, 기록 및 판독에 사용하는 전송 경로와 대응하는 격납부로서 전환하는 것을 특징으로 하는 촬상 소자.
  12. 화소에서 수광한 광량에 응한 화소 신호를 디지털 신호로 변환할 때에 사용하는 소정 비트수의 시각 코드를 1비트 단위로 전송하는 복수의 전송 경로와,
    상기 전송 경로와 동일한 구성으로 이루어지는 구제 전송 경로를 포함하는 촬상 장치의 제어 방법으로서,
    상기 전송 경로의 이상의 유무를 판정하고,
    판정 결과에 의거하여 상기 복수의 전송 경로 및 상기 구제 전송 경로 중의 어느 하나로, 상기 소정 비트수의 시각 코드의 전송에 사용하는 전송 경로를 전환하는 스텝을 포함하는 것을 특징으로 하는 촬상 소자의 제어 방법.
  13. 화소에서 수광한 광량에 응한 화소 신호를 디지털 신호로 변환할 때에 사용하는 소정 비트수의 시각 코드를 1비트 단위로 전송하는 복수의 전송 경로와,
    상기 전송 경로와 동일한 구성으로 이루어지는 구제 전송 경로와,
    상기 전송 경로의 이상의 유무를 판정하는 판정부와,
    상기 판정부의 판정 결과에 의거하여 상기 복수의 전송 경로 및 상기 구제 전송 경로 중의 어느 하나로, 상기 소정 비트수의 시각 코드의 전송에 사용하는 전송 경로를 전환하는 전환부를 포함하는 것을 특징으로 하는 촬상 장치.
  14. 화소에서 수광한 광량에 응한 화소 신호를 디지털 신호로 변환할 때에 사용하는 소정 비트수의 시각 코드를 1비트 단위로 전송하는 복수의 전송 경로와,
    상기 전송 경로와 동일한 구성으로 이루어지는 구제 전송 경로와,
    상기 전송 경로의 이상의 유무를 판정하는 판정부와,
    상기 판정부의 판정 결과에 의거하여 상기 복수의 전송 경로 및 상기 구제 전송 경로 중의 어느 하나로, 상기 소정 비트수의 시각 코드의 전송에 사용하는 전송 경로를 전환하는 전환부를 포함하는 것을 특징으로 하는 전자 기기.
KR1020197019898A 2017-01-19 2018-01-05 촬상 소자 및 촬상 소자의 제어 방법, 촬상 장치 및 전자 기기 KR20190107016A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-007478 2017-01-19
JP2017007478A JP6957156B2 (ja) 2017-01-19 2017-01-19 撮像素子および撮像素子の制御方法、撮像装置、および電子機器
PCT/JP2018/000096 WO2018135319A1 (ja) 2017-01-19 2018-01-05 撮像素子および撮像素子の制御方法、撮像装置、および電子機器

Publications (1)

Publication Number Publication Date
KR20190107016A true KR20190107016A (ko) 2019-09-18

Family

ID=62907869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197019898A KR20190107016A (ko) 2017-01-19 2018-01-05 촬상 소자 및 촬상 소자의 제어 방법, 촬상 장치 및 전자 기기

Country Status (6)

Country Link
US (1) US11140347B2 (ko)
EP (1) EP3573335B1 (ko)
JP (1) JP6957156B2 (ko)
KR (1) KR20190107016A (ko)
CN (1) CN110178367B (ko)
WO (1) WO2018135319A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10836400B2 (en) * 2017-12-19 2020-11-17 Micron Technology, Inc. Implementing safety measures in applications
JP7134782B2 (ja) * 2018-08-20 2022-09-12 キヤノン株式会社 Ａｄ変換装置、撮像装置、撮像システム及び移動体
JP2020048066A (ja) * 2018-09-19 2020-03-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、及び、固体撮像素子の制御方法
JP2020129774A (ja) * 2019-02-12 2020-08-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP7370742B2 (ja) * 2019-06-26 2023-10-30 キヤノン株式会社 光電変換装置、撮像システム、移動体、および、信号処理装置
CN115136588A (zh) * 2020-03-31 2022-09-30 索尼半导体解决方案公司 摄像装置和电子设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160136448A (ko) 2014-04-04 2016-11-29 상하이 인스티튜트 오브 마테리아 메디카 차이니즈 아카데미 오브 싸이언시즈 2,2''-비스-티아졸계 화합물 및 그 제조방법과 용도

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525304B1 (en) * 2000-11-28 2003-02-25 Foveon, Inc. Circuitry for converting analog signals from pixel sensor to a digital and for storing the digital signal
JP2006324997A (ja) * 2005-05-19 2006-11-30 Matsushita Electric Ind Co Ltd 映像システム
CN101587680A (zh) * 2008-05-20 2009-11-25 北京巨数数字技术开发有限公司 一种集成冗余容错驱动控制芯片的led显示屏
JP2013207433A (ja) * 2012-03-28 2013-10-07 Sony Corp 固体撮像装置、撮像信号出力方法および電子機器
US9143708B2 (en) 2013-12-11 2015-09-22 Himax Imaging, Inc. Dual low voltage levels for control of transfer switch device in pixel array
CN106899814B (zh) 2014-07-14 2021-05-14 索尼公司 比较器、ad转换器、固态成像器件、电子装置及比较器控制方法
JP2016058763A (ja) * 2014-09-05 2016-04-21 ソニー株式会社 信号処理装置、制御方法、撮像素子、並びに、電子機器
JP6579744B2 (ja) 2014-11-28 2019-09-25 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法、及び撮像装置の検査方法
CN111432146B (zh) * 2015-02-23 2022-10-18 索尼公司 成像装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160136448A (ko) 2014-04-04 2016-11-29 상하이 인스티튜트 오브 마테리아 메디카 차이니즈 아카데미 오브 싸이언시즈 2,2''-비스-티아졸계 화합물 및 그 제조방법과 용도

Also Published As

Publication number Publication date
CN110178367B (zh) 2022-09-16
EP3573335A1 (en) 2019-11-27
EP3573335B1 (en) 2023-07-05
JP6957156B2 (ja) 2021-11-02
WO2018135319A1 (ja) 2018-07-26
US11140347B2 (en) 2021-10-05
JP2018117278A (ja) 2018-07-26
CN110178367A (zh) 2019-08-27
US20190364235A1 (en) 2019-11-28
EP3573335A4 (en) 2019-11-27

Similar Documents

Publication Publication Date Title
KR20190107016A (ko) 촬상 소자 및 촬상 소자의 제어 방법, 촬상 장치 및 전자 기기
US10375309B2 (en) Solid-state imaging device and driving method of solid-state imaging device, and electronic equipment
US9900537B2 (en) Solid-state imaging unit and electronic apparatus with a signal charge accumulated in a photoelectric conversion section that is divided to be read in predetermined times of intermediate transfer operations and a complete transfer operation
US10547802B2 (en) Solid-state image pickup device and control method therefor, and electronic apparatus
TWI507811B (zh) 用於感測器故障檢測的系統及方法
US9060126B2 (en) Solid-state image sensing apparatus
JP6143379B2 (ja) 汎用性相互接続性能を有するイメージセンサおよびそのイメージセンサを操作する方法
US8022856B2 (en) Successive approximation type A/D converter, method of controlling successive approximation type A/D converter, solid-state imaging device, and imaging apparatus
JP6493411B2 (ja) 撮像装置
CN107005665B (zh) 固态成像器件和电子装置
US20180103216A1 (en) Solid-state image pickup device and control method therefor, and electronic apparatus
KR101428135B1 (ko) 고체 촬상 장치
CN105049753A (zh) 图像传感器和摄像设备
CN103986889A (zh) 用于传感器故障检测的系统及方法
KR102378036B1 (ko) 촬상 소자, 촬상 방법, 전자 기기
JP2015185860A (ja) 固体撮像装置
JP6995550B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP6968608B2 (ja) 撮像装置、撮像システム、および、移動体
WO2020153054A1 (ja) 撮像装置及び電子機器
JP5263268B2 (ja) 逐次比較型ａ／ｄ変換器および固体撮像装置
JP7066347B2 (ja) 撮像装置、撮像システム、移動体
US10848700B2 (en) Imaging device with switch circuit
WO2022234700A1 (ja) 撮像装置およびその制御方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application