WO2022270158A1 - 固体撮像装置及び撮像装置 - Google Patents

Abstract

固体撮像装置（１００）は、行列状に配置された複数の画素回路（１）と、Ｎ本（Ｎは３以上の整数）の信号線で構成される救済ユニットと、を備え、ｎ個（ｎはＮ以下整数）の画素回路（１）のそれぞれは、Ｎ本の信号線のうちの少なくとも２本の信号線の組に接続され、当該組に含まれる信号線のうちの１つに選択的に画素信号を出力し、ｎ個の画素回路（１）に対応するｎ個の組は、互いに異なる信号線の組み合わせを有する。

Description

固体撮像装置及び撮像装置

　本開示は、固体撮像装置及び撮像装置に関する。

　イメージセンサの多画素化および高速化が進んでおり、それに伴い、画素アレイ部の配線本数も増加している。配線密度が増加すると、配線部のオープン・ショート不良発生確率が高くなる。単位画素セルの故障であれば、故障の影響は１画素のみのキズ故障となり、チップ内でキズの個数が少ない場合は補正処理による画質劣化が軽微であるため、補正で対応でき、良品として出荷可能である場合が多い。一方、線欠陥の場合は補正が必要な領域が隣接し範囲が広いことから、補正による画質劣化が大きく、チップ内で１本でも発生した場合、その固体撮像装置自体を不良と扱う場合が多い。線欠陥は、イメージセンサチップの不良率が増加につながる課題がある。

　そこで、故障が発生した場合、冗長回路により救済することで不良率を低下させる技術が考えられている。特許文献１は、１画素に対して２個の出力回路と２本の信号線を持ち、故障していない出力経路を使用する技術が開示されている。

　特許文献２は、信号線ｎ本につき、１本の冗長信号線を持ち、各ｎ本の信号線と１本の冗長信号線をスイッチで接続することで配線不良を回避する技術が開示されている。

特開２０１７－１８４０７５号公報 特開２０２０－１２３７９５号公報

　しかしながら、従来技術の特許文献１によれば、画素回路ごとに冗長救済回路と冗長信号線を持つことになるため、出力回路と信号線が２倍必要となり、冗長救済用の面積を大きくとる必要があることや、冗長救済配線が多いことで配線密度がさらに高くなり、逆に故障が発生する確率が高くなるといったデメリットがある。

　一方、従来技術の特許文献２によれば、信号線ｎ本につき１本の冗長救済信号線でよいため、少ない面積で冗長救済可能であるが、特定の冗長救済用の配線に、残りのｎ本の信号線と接続するスイッチすべてが接続される構成であり、故障発生時、故障が発生した信号線と、冗長信号線をスイッチで接続することで、オープン不良を回避する技術である。よって、故障した信号線の配線負荷がつながったまま、さらに冗長救済用の信号線の配線負荷が加わることになる。つまり、冗長救済を行わない信号線と比較して、冗長救済が行われた信号線の配線負荷は非常に大きくなってしまう。結果、画素信号読み出し時間が、冗長救済を行わない信号線と比較して遅くなってしまい、フレームレートの低下につながる。また、故障した信号線がつながったまま救済するため、信号線のショート不良を救済することができない。

　そこで、本開示では、読み出し速度の低下を防ぎながら少ない冗長性でオープン不良もショート不良も救済する固体撮像装置および撮像装置を提供する。

　上記課題を解決するため本開示にける固体撮像装置は、行列状に配置された複数の画素回路と、救済ユニットと、を備え、前記救済ユニットは、Ｎ本（Ｎは３以上の整数）の信号線と、前記複数の画素回路中のｎ個（ｎはＮ以下整数）の画素回路と、を有し、前記ｎ個の画素回路のそれぞれは、前記Ｎ本の信号線のうちの少なくとも２本の信号線の組に接続され、前記組に含まれる信号線のうちの１つに選択的に画素信号を出力し、前記ｎ個の画素回路に対応するｎ個の前記組は、互いに異なる信号線の組み合わせを有する。

　本開示の固体撮像装置および撮像装置によれば、読み出し速度の低下を防ぎながら少ない冗長性でオープン不良もショート不良も救済することが可能になる。

図１は、実施の形態１に係る固体撮像装置の構成例を示す図である。 図２は、実施の形態１に係る固体撮像装置内の画素アレイ部および列回路の構成例を示す図である。 図３は、実施の形態１に係る画素回路の回路例および信号線の接続例を示す図である。 図４は、実施の形態１に係る固体撮像装置における配線不良の救済動作例を示す説明図である。 図５は、実施の形態１に係る列回路の構成例を示す図である。 図６は、実施の形態１に係る負荷素子の第１例を有する画素アレイ部の要部を示す図である。 図７は、実施の形態１に係る負荷素子の第２例を有する画素アレイ部の要部示す図である。 図８は、実施の形態１に係る負荷素子の第３例を有する画素アレイ部の要部を示す図である。 図９は、実施の形態１に係る固体撮像装置における配線不良の救済動作例を示す説明図である。 図１０Ａは、実施の形態１に係る固体撮像装置におけるｎ個の画素回路とｎ＋α本（α＝１）の信号線との接続例を示す図である。 図１０Ｂは、実施の形態１に係る固体撮像装置におけるｎ個の画素回路とｎ＋α本（α＝２）の信号線との接続例を示す図である。 図１１は、実施の形態１に係る固体撮像装置におけるｎ個の画素回路とｎ＋α本（α＝１）の信号線との他の接続例を示す図である。 図１２は、実施の形態１に係る固体撮像装置におけるｎ個の画素回路とｎ＋α本（α＝０）の信号線との接続例を示す図である。 図１３は、実施の形態２に係る固体撮像装置内の画素アレイ部および列回路の構成例を示す図である。 図１４は、実施の形態２に係る固体撮像装置における配線不良の救済動作例を示す説明図である。 図１５は、実施の形態２に係る固体撮像装置内の画素アレイ部および列回路の変形例を示す図である。 図１６は、実施の形態１および実施の形態２に係る固体撮像装置の他の構成例を示す図である。 図１７は、実施の形態２に係る固体撮像装置にリカバリ情報を書き込む処理を示すフローチャートである。 図１８は、実施の形態２に係る固体撮像装置においてリカバリ情報を用いて撮像する撮像処理を示すフローチャートである。 図１９は、実施の形態２に係る撮像装置の構成例を示す図である。

　以下、本技術を実施するための実施形態について説明する。なお、以下の実施形態は、いずれも本開示の一具体例を示すものであり、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定するものではない。

　（実施の形態１）
　まず、本実施の形態に係る固体撮像装置１００の構成について説明する。

　図１は、実施の形態１に係る固体撮像装置１００の構成例を示す図である。また、図２は、実施の形態１に係る固体撮像装置内の画素アレイ部および列回路の構成例を示す図である。

　図１の固体撮像装置１００は、画素アレイ部１０、垂直走査回路２、電流源３、参照信号生成部５、列回路３０、タイミング制御部６、信号処理部７を備える。

　画素アレイ部１０は、行列状に配置された複数の画素回路１を有する。画素アレイ部１０には、画素回路列毎にＮ本（Ｎは３以上の整数）の信号線ＶＬが配置されている。Ｎ本の信号線のうちｎ本（ｎはＮ以下の整数）の信号線は、ｎ個の画素回路からのｎ個の画素信号を並列読み出しするための冗長でない信号線である。残りのＮ－ｎ本は、不良の信号線を代替するための冗長な信号線である。冗長な信号線の本数Ｎ－ｎは図２ではαと記してある。なお、不良の信号線を代替するため信号線は、α本の信号線だけでなく他のｎ本の信号線も代替することができる。α（＝Ｎ－ｎ）は、上記のｎ個の画素信号の並列読み出しをする場合は１以上の整数であり、並列読み出しをしない場合は０以上の整数である。また、以下では、画素回路列は、単に列と記すことがある。

　複数の画素回路１のそれぞれは、Ｎ本の信号線のうちの少なくとも２本の信号線の組に接続され、前記組に含まれる信号線のうちの１つに選択的に画素信号を出力するよう構成されている。

　垂直走査回路２は、画素アレイ部１０の露光および読み出し動作を制御する。読み出し動作の制御として垂直走査回路２は、ｎ行単位で走査する。具体的には、垂直走査回路２は、列方向に並ぶｎ個の画素回路１が同時に並列にｎ個の画素信号をｎ本の信号線ＶＬに出力するように、ｎ行単位で走査する。つまり、垂直走査回路２は、ｎ行分の画素信号を並列に同時に読み出す制御を行う。

　ここで、走査単位のｎ行の画素回路１のうち、列方向に並ぶｎ個の画素回路１に注目して説明する。図２に示すように、列方向に並ぶｎ個の画素回路１のそれぞれは、Ｎ本の信号線ＶＬのうちの少なくとも２本の信号線ＶＬの組に接続され、当該組に含まれる信号線ＶＬのうちの１つに選択的に画素信号を出力する。図２に示すように、１列に属する画素回路１と列回路３０とを含む回路部分を救済ユニット１１と呼ぶ。固体撮像装置１００は、画素回路１の列数と同数の救済ユニット１１を含む。なお、救済ユニット１１は、広義では少なくとも(ｎ＋α)本の信号線を含む回路部分をいう。

　電流源３は、ｎ本の信号線のそれぞれに設けられる。各電流源３は、画素信号を出力する画素回路内の増幅トランジスタとソースフォロアを構成し、増幅トランジスタに負荷電流を供給する。

　参照信号生成部５は、列回路３０にＡＤ変換用のランプ信号を出力する。

　列回路３０は、列毎に設けられ、内部にｎ個のカラムＡＤ回路４を備える。列回路３０は、同じ列に対応するＮ本の信号線ＶＬに接続され、Ｎ本中のｎ本の信号線ＶＬから出力されるｎ個のアナログ画素信号をデジタル画素信号に変換する。カラムＡＤ回路４は、参照信号生成部５からのランプ信号とアナログ画素信号とを比較してデジタル値に変換するシングルスロープ型のＡＤ変換回路である。

　タイミング制御部６は、固体撮像装置１００全体を動作させるための種々のタイミング信号を生成する。

　信号処理部７は、各列回路３０から出力されるｎ個のデジタル画素信号を取得し、オフセット補正やゲイン補正などの信号処理を行う。

　図３は、実施の形態１に係る画素回路の回路例および信号線の接続例を示す図である。同図ではｎ行にまたがって列方向に並ぶｎ個の画素回路１を記している。ｎ個の画素回路１を画素回路１＿１から画素回路１＿ｎとする。

　画素回路１＿ｉ（ｉは１からｎまでの整数）は、Ｎ（つまりｎ＋α）本の信号線のうち列の並び方向における配置順で第ｉ番目から第（ｉ＋α）番目までの信号線に接続され、いずれか１つの信号線に画素信号を出力する。なお、図３ではαは１である。つまり、Ｎ本のうちのｎ本の信号線は並列読み出しのための信号線である。Ｎ本のうちのα本は不良配線を救済するための冗長な信号線である。同図における各画素回路１は、２つの信号線ＶＬに接続される。

　画素回路１は、受光部（画素、フォトダイオード、光電変換素子）１１０と、信号電荷量に応じた増幅信号を出力する増幅トランジスタ１１１と、受光部１１０で光電変換された信号電荷を転送する転送トランジスタ１１２と、リセットトランジスタ１１３と第一の選択トランジスタ１１６、第二の選択トランジスタ１１７と、フローティングディフュージョン部（ＦＤ部）１１４を備える。

　第一の選択トランジスタ１１６および第二の選択トランジスタ１１７は、Ｎ本の信号線のうち２つの信号線に接続される。

　第一の選択トランジスタ１１６は、駆動パルス信号ＳＥＬ０により、２つの信号線ＶＬのうちの一方と増幅トランジスタ１１１とを導通させる。

　第二の選択トランジスタ１１７は、駆動パルス信号ＳＥＬ１により、２つの信号線ＶＬのうちの他方と増幅トランジスタ１１１とを導通させる。

　リセットトランジスタ１１３は、駆動パルス信号ＲＳにより、ＦＤ部１１４を初期電圧にリセットする。転送トランジスタ１１２は、駆動パルス信号ＴＧにより、受光部１１０が蓄積した信号を、ＦＤ部１１４に転送する。ＦＤ部１１４に転送された画素信号は、ドレイン側を電源に接続した増幅トランジスタ１１１と電流源３により、選択トランジスタ１１５を介して、信号線ＶＬへ電圧として出力され、カラムＡＤ回路４に入力される。図３で示した駆動パルス信号ＳＥＬ,ＴＧ,ＲＳは図１の水平制御線ＨＬで示す信号線の詳細である。

　ここでは、画素回路１に１つの受光部１１０を持つ構成について説明したが、複数の受光部１１０を持つ構成であってもよい。

　各信号線は画素信号を伝搬するが、信号線の負荷容量を駆動するための時間を待つ必要がある。負荷容量がばらついた場合は、最も大きい負荷容量を駆動するための時間を待つ必要があるため、画素信号の読み出し時間が長くなることになる。複数の信号線ＶＬ１～ＶＬｎ＋１は、負荷容量が等しいほうが良い。前記信号線の負荷容量は、信号線と周辺構造との間の配線寄生容量と、前記信号線につながる画素回路の負荷容量で決まる。画素アレイの垂直方向の画素回路数がｎの倍数であれば、前記信号線ＶＬ１～ＶＬｎに接続される画素回路数は、それぞれ同じ数となる。画素アレイの垂直方向の画素回路数がｎの倍数でない場合は、残りの端数の画素回路を１つずつ前記信号線ＶＬ１～ＶＬｎ＋１の中のいずれかの信号線に接続する。前記信号線ＶＬ１～ＶＬｎ＋１に接続される画素回路数は、最大１画素回路分異なるが、画素アレイの垂直方向の画素回路数がｎよりも十分大きい場合は、前記信号線ＶＬ１～ＶＬｎに接続される画素回路による負荷容量はほぼ等しくなる。前記複数の前記信号線ＶＬ１～ＶＬｎ＋１の負荷容量がほぼ等しくなることで、読み出し速度が最速となる。１画素回路列にｎ＋α本の信号線ＶＬを持つことで、行方向のｎ個の画素信号を同時に読み出すことが可能になり、１画素回路列に１本の信号線ＶＬを備える固体撮像装置と比較して、読み出し速度がｎ倍速くなり、フレームレートを上げることができる。しかも、冗長な信号線を用いて不良配線を救済した場合と、救済しない場合とで各信号線の負荷容量が大きく変化することがない構成なので、救済した場合でも読み出し速度の低下を抑制し、フレームレートの低下も抑制することが可能である。

　さらに、図３の回路例を具体的に説明する。図３の回路例では、ｎ個の画素回路１_１～１_ｎが同一画素回路列に並んでおり、ｎ行分の画素を構成している。各画素回路１_１～１_ｎは、選択トランジスタを複数備える。第一の選択トランジスタ１１６と第二の選択トランジスタ１１７のゲートはそれぞれ、駆動パルス信号ＳＥＬ０とＳＥＬ１が接続される。第一の選択トランジスタ１１６と第二の選択トランジスタ１１７がドレイン側を電源に接続した増幅トランジスタ１１１のソース側に接続されている。

　前記画素回路１_１の第一の選択トランジスタ１１６は前記増幅トランジスタ１１１と前記信号線ＶＬ１をつなぐ形で接続されている。第二の選択トランジスタ１１７は前記増幅トランジスタ１１１と前記信号線ＶＬ２をつなぐ形で接続されている。次に、前記画素回路１_２の第一の選択トランジスタ１１６は前記増幅トランジスタ１１１と前記信号線ＶＬ２をつなぐ形で接続されている。第二の選択トランジスタ１１７は前記増幅トランジスタ１１１と前記信号線ＶＬ３をつなぐ形で接続されている。前記画素回路１_ｎの第一の選択トランジスタ１１６は前記増幅トランジスタ１１１と前記信号線ＶＬｎをつなぐ形で接続されている。第二の選択トランジスタ１１７は前記増幅トランジスタ１１１と前記信号線ＶＬｎ＋１をつなぐ形で接続されている。このように、各画素回路は、前記信号線ＶＬ１～ＶＬｎの中の、隣接する番号の２本の信号線に前記２つの選択トランジスタを介して接続され、次の画素回路は、前の画素回路から１本ずつシフトした番号の信号線に接続される。ｎ行の画素回路周期でこれを繰り返し、前記信号線ＶＬ１～ＶＬｎ＋１に接続される。

　画素アレイの垂直方向の画素回路数がｎの倍数であれば、前記信号線ＶＬ２～ＶＬｎに接続される画素回路数は、それぞれ同じ数となる。前記信号線ＶＬ１とＶＬｎ＋１に接続される画素回路数は、前記信号線ＶＬ２～ＶＬｎの半分となる。画素アレイの垂直方向の画素回路数がｎの倍数でない場合は、残りの端数の画素回路を１つずつ前記信号線ＶＬ１～ＶＬｎの中のいずれかの信号線に接続する。前記信号線ＶＬ２～ＶＬｎ＋１に接続される画素回路数は、最大１画素回路分異なるが、画素アレイの垂直方向の画素回路数がｎよりも十分大きい場合は、前記信号線ＶＬ２～ＶＬｎに接続される画素回路による負荷容量はほぼ等しくなる。前記信号線ＶＬ１とＶＬｎ＋１に接続される画素回路による負荷容量は、前記信号線ＶＬ２～ＶＬｎと比較して画素回路の数の違い分は小さくなるが、およそ２倍程度であり、極端に信号線負荷が変わることはない。前記信号線ＶＬ２～ＶＬｎの画素回路による負荷容量のほうが大きいため、前記信号線ＶＬ２～ＶＬｎの画素読み出し時間を確保すればよい。

　ここでは、各画素回路１に２つの選択トランジスタを配置して信号線を切り替える方法で説明を行ったが、３つ以上の複数の選択トランジスタであっても実現可能である。

　図４は、図４は、実施の形態１に係る固体撮像装置における配線不良の救済動作例を示す説明図である。同図は、画素信号線ＶＬに故障が発生した場合の救済方法を示す図である。図４では、画素アレイ部１０のうち、ｎ行２列の画素回路を図示したものである。信号線ＶＬ２_２の故障個所８で故障が発生した場合を例にする。この例では、故障した信号線はｎ＋１本の信号線のうち、２番目の信号線である。

　各画素回路は、選択トランジスタを２つずつ備えており、各々二つの隣接する番号の信号線に接続される。画素信号を読みだす行の順番がきた時、各画素回路が接続する二つの信号線のうち、小さい番号のほうの信号線が、故障した信号線よりも小さい場合は、小さい番号のほうの信号線を選択し接続する。各画素回路が接続する小さい番号のほうの信号線が、故障した信号線の番号と同じかそれよりも大きい場合は、二つの信号線のうち、大きい番号のほうの信号線を選択し接続する。信号線の選択は、垂直走査回路２の制御信号の制御パルスＳＥＬを用いて行う。図４の例では、画素回路１_１は、小さい番号のほうの信号線が信号線ＶＬ１であるため、小さい番号のほうの信号線を選択し接続するために、ＳＥＬ０_１がＨｉとなり、ＳＥＬ１_１がＬｏとなる。画素回路１_２～１_ｎは、小さい番号のほうの信号線が信号線ＶＬ２～ＶＬｎであり、故障配線のＶＬ２と等しいか大きい信号線のため、大きい番号のほうの信号線を選択し接続するために、ＳＥＬ０_２～ｎがＬｏとなり、ＳＥＬ１_２～ｎがＨｉとなる。このとき、ｎ行の画素回路は、信号線ＶＬ１とＶＬ３～ＶＬｎ＋１に接続されることになり、故障した信号線ＶＬ２はどの画素回路にも接続されていない。よって、故障のない信号線を使って画素信号を伝搬することができるため、配線故障があったとしても線欠陥は発生しない。また、故障が発生した信号線ＶＬ２が選択トランジスタにより切り離されているため、冗長救済の動作によって、信号線の負荷容量が増えることがなく、冗長救済することでフレームレートが低下することがない。また、ショート故障モードにも対応できる。

　信号線の選択は、垂直走査回路２の制御信号の制御パルスＳＥＬを用いて行うため、同一制御線が接続されている、故障個所８とは異なる画素回路列も、故障個所８が存在する画素回路列と同じ信号線が選択される。よって、図４の例でいえば、故障個所８が存在しない画素回路列も信号線ＶＬ１とＶＬ３～ＶＬｎ＋１に接続されることになる。

　図５は、実施の形態１に係る列回路の構成例を示す図である。図３と図４で説明したように、ｎ＋１本の信号線の中からｎ本を使ってｎ個の画素回路が同時に接続される。図３で説明したように画素信号を伝搬させるためには、画素回路１に電流源３を接続する必要がある。ｎ＋１本の信号線から、使用するｎ本の信号線に電流源ｎ個を接続する方法が必要である。

　図５の列回路３０は１画素回路列の信号線ＶＬ１～ＶＬｎと、ｎ個の電流源３とｎ個のカラムＡＤ回路４と、信号線と電流源・カラムＡＤ回路を接続する２ｎ-２個のＳＷ１２０で構成される。各電流源３とカラムＡＤ回路は１つずつ接続する状態で使うため、この二つを合わせて列回路３０と呼ぶ。使用されるｎ個の信号線とｎ個の列回路を接続するために、１つめの列回路は、ＳＷ１２０を介して、信号線ＶＬ１とＶＬ２に接続される。２つめの列回路は、ＳＷ１２０を介して、信号線ＶＬ２とＶＬ３に接続される。これを繰り返し、ｎ個目の列回路は、ＳＷ１２０を介して、信号線ＶＬｎとＶＬｎ＋１に接続される構成をとる。

　故障した信号線よりも小さな数字の列回路３０は数字の小さい側の信号線にＳＷ１２０を用いて接続し、大きい側の信号線をＳＷ１２０にて切断する。故障した信号線と同じか、それよりも大きな数字の列回路３０は、数字の大きい側の信号線にＳＷ１２０を用いて接続し、小さい側の信号線をＳＷ１２０にて切断する。

　図４で説明した例で、２本目の信号線の故障が発生した例で説明すると、１つめの列回路は、ＶＬ１に接続し、２つ目以降の列回路は大きい数字側の信号線に接続されるため、ＶＬ３～ＶＬｎ＋１に２～ｎ個目の列回路が接続される。この動作により、故障した信号線ＶＬ２が切り離されて、故障していない信号線ＶＬ１とＶＬ３～ＶＬｎ＋１を使用することになる。

　図４と図５は一例であり、大きい番号を優先的に選択する方法などでも同様の効果を実現することは可能である。このように、ｎ本の信号線に１本の冗長信号線を加える構成で、故障が発生した信号線を切り離し、故障がない信号線へ接続する機能を持つことができる。また、実施形態１の構成であれば、一つの画素回路から接続される信号線の本数を最小とすることができ、かつ、各信号線につながる画素回路の数は最大２倍であり、大幅に偏ることがないため、各信号線の間で負荷容量が大きく変わることはなく、画素読み出し時間の差は軽微である。

　本開示の実施例では、ｎ本の信号線ＶＬに冗長信号線を加えた、ｎ＋α（ｎ＞α≧１）本の信号線を含む救済ユニットが１画素回路列で構成される場合を基本として説明を行ったが、複数画素列単位で救済ユニットを構成する場合や、１画素列内に複数の救済ユニットを持つ場合であっても本開示を適用することが可能である。

　（信号線の負荷をそろえる例１）
　図６は、実施の形態１に係る負荷素子の第１例を有する画素アレイ部の要部を示す図である。同図は、負荷素子によって、冗長信号線の負荷をそろえる例を示している。図３の冗長救済回路では、信号線ＶＬ１とＶＬｎ＋１に接続される画素回路１の数が少ない。そのため、ほかの信号線ＶＬ２～ＶＬｎよりも信号線の負荷容量が小さい。そこで、画素回路が少ない信号線のＶＬ１とＶＬｎ＋１にｎ行の中で１つずつ、ダミー選択トランジスタ１１８を接続する。これにより、すべての信号線の負荷が等しくなり、画素読み出し時間が等しくなる。冗長救済方法は、図４で説明したものと同じ方法で実施可能である。

　（信号線の負荷をそろえる例２）
　図７は、実施の形態１に係る負荷素子の第２例を有する画素アレイ部の要部示す図である。同図は、負荷素子によって冗長信号線負荷をそろえる例を示している。図３の冗長救済回路では、信号線ＶＬ１とＶＬｎ＋１に接続される画素回路１の数が少ない。そのため、ほかの信号線ＶＬ２～ＶＬｎよりも信号線の負荷容量が小さい。そこで、画素回路が少ない信号線のＶＬ１とＶＬｎ＋１の配線寄生容量がほかの信号線ＶＬ２～ＶＬｎより大きくなるように容量１１９をつけることで、すべての信号線の負荷が等しくなるようにし、画素読み出し時間が等しくなる。冗長救済方法は、図４で説明したものと同じ方法で実施可能である。

　（信号線の負荷をそろえる例３）
　図８は、実施の形態１に係る負荷素子の第３例を有する画素アレイ部の要部を示す図である。同図は負荷素子によって冗長信号線負荷をそろえる例を示している。図５の冗長救済回路では、信号線ＶＬ１とＶＬｎ＋１に接続されるＳＷ１２０の数が少ない。そのため、ほかの信号線ＶＬ２～ＶＬｎよりも信号線の負荷容量が小さい。そこで、画素回路が少ない信号線のＶＬ１とＶＬｎ＋１にダミーＳＷ１２１を接続する。これにより、すべての信号線の負荷が等しくなり、画素読み出し時間が等しくなる。冗長救済方法は、図５で説明したものと同じ方法で実施可能である。

　（画素アレイの領域ごとに冗長救済を行う）
　第一の実施形態では、信号線の選択は、垂直走査回路２の制御信号の制御パルスＳＥＬを用いて行うため、同一制御線が接続されている画素回路列は同じ信号線が選択される。そのため、冗長救済する故障配線は、固体撮像装置１００の中で、信号線ＶＬ１～ＶＬｎで１本だけになる。撮像装置１００の複数個所で信号線の故障が発生した場合は、救済することができない。

　図９は、実施の形態１に係る固体撮像装置における配線不良の救済動作例を示す説明図である。同図は、画素アレイの分割された領域ごとに冗長救済をする接続を示している。

　前記画素アレイ１０の領域ごとに、水平制御信号ＨＬを分割し、分割したそれぞれの水平制御信号ＨＬに垂直走査回路２を配置する。冗長救済方法は、図４で説明したものと同じ方法で実施する。領域ごとの垂直走査回路２を用いて、前記ｎ＋１本の信号線を選択することができる。そのため、領域ごとに故障信号線を設定することができ、領域が異なれば、異なる信号線を救済することが可能であり、配線故障の救済率が向上する。

　なお、図９では、画素アレイ部１０を２つの領域に分割し、垂直走査回路２を２つ備える例を示したが、分割数は３つ以上であってもよい。例えば、固体撮像装置１００が、積層された２つ以上の半導体チップで構成される場合、画素回路１と垂直走査回路２とを別の半導体チップに搭載することができる。このような構成では、画素アレイ部１０を、列方向に沿う境界線でｋ個の領域に分割し、ｋ個の垂直走査回路２を搭載してもよい。ｋは例えば、２、４、８等でもよい。

　（変形例）
　図１０Ａは、実施の形態１に係る固体撮像装置におけるｎ個の画素回路とｎ＋α本（α＝１）の信号線との接続例を示す図である。同図ではｎ＝４、α＝１の例を示している。

　同図において、画素回路１＿ｉ（ｉは１からｎまでの整数）は、Ｎ＝５（＝ｎ＋α）本の信号線のうち列の並び方向における配置順で第ｉ番目から第（ｉ＋α）番目までの信号線に接続され、いずれか１つの信号線に画素信号を出力する。この点は、図１０Ａも図３と同様であるが、列方向の画素回路の順位が逆になっている点が異なっている。この例でも図３と同様の効果が得られる。

　次に、冗長な信号線の２本の場合（α＝２）の例について説明する。

　図１０Ｂは、実施の形態１に係る固体撮像装置におけるｎ個の画素回路とｎ＋α本（α＝２）の信号線との接続例を示す図である。

　同図において、画素回路１＿ｉ（ｉは１からｎまでの整数）は、Ｎ＝５（＝ｎ＋α）本の信号線のうち列の並び方向における配置順で第ｉ番目から第（ｉ＋α）番目までの信号線に接続され、いずれか１つの信号線に画素信号を出力する。この点は、図１０Ｂも同様である。図１０Ｂでは、冗長な信号線が２本なので、各画素回路１は、３本の信号線に接続されることになる。

　次に他の接続例について説明する。

　図１１は、実施の形態１に係る固体撮像装置におけるｎ個の画素回路とｎ＋α本（α＝１）の信号線との他の接続例を示す図である。図１１ではｎ＝４である。

　列方向に並ぶｎ個（ｎはＮ以下整数）の画素回路１のそれぞれは、Ｎ本の信号線のうちの少なくとも２本の信号線の組に接続され、組に含まれる信号線のうちの１つに選択的に画素信号を出力する。ｎ個の画素回路１に対応するｎ個の組は、互いに異なる信号線の組み合わせを有する。図１１は、図３、図１０Ａ、図１０Ｂのような単純な規則性を有していない。この構成によってもこの例でも図３等と同様の効果が得られる。

　次に、α＝０、つまり、冗長な信号線を備えない例について説明する。

　図１２は、実施の形態１に係る固体撮像装置におけるｎ個の画素回路とｎ＋α本（α＝０）の信号線との接続例を示す図である。図１２の例ではＮ＝ｎ＝４である。

　図１２においても図１１と同様に次の要件を満たす。列方向に並ぶｎ個（ｎはＮ以下整数）の画素回路１のそれぞれは、Ｎ本の信号線のうちの少なくとも２本の信号線の組に接続され、組に含まれる信号線のうちの１つに選択的に画素信号を出力する。ｎ個の画素回路１に対応するｎ個の組は、互いに異なる信号線の組み合わせを有する。しかし、図１２では冗長な配線がないので、いずれかの信号線が不良配線を代替して画素信号を読み出さなければならず、しかも、対応する画素回路の画素信号も読み出さなければならない。言い換えると、時分割で２回の読み出し動作を行えば、不良信号線を救済することができる。例えば、信号線ＶＬ１が不良配線になった場合に、１回目の読み出し動作で画素回路１＿２から画素回路１＿４の画素信号を、信号線ＶＬ２から信号線ＶＬ３を介して読み出し、２回目の読み出し動作で、画素回路１＿１の画素信号を、信号線ＶＬ２を介して読み読み出す。２回目の読み出し動作では信号線ＶＬ２が信号線ＶＬ１を代替している。図１２では、不良信号線を救済する場合にフレームレートの低下を抑制することは困難であるが、不良信号線の救済は実施することができる。

　以上説明してきたように実施の形態１に係る固体撮像装置１００は行列状に配置された複数の画素回路１と、救済ユニットと、を備え、前記救済ユニットは、Ｎ本（Ｎは３以上の整数）の信号線と、前記複数の画素回路中のｎ個（ｎはＮ以下整数）の画素回路と、を有し、前記ｎ個の画素回路のそれぞれは、前記Ｎ本の信号線のうちの少なくとも２本の信号線の組に接続され、前記組に含まれる信号線のうちの１つに選択的に画素信号を出力し、前記ｎ個の画素回路１に対応するｎ個の前記組は、互いに異なる信号線の組み合わせを有する。

　これによれば、ｎ本の信号線毎に（Ｎ－ｎ）本の冗長な信号線が追加され、ｎ本の信号線中の（Ｎ－ｎ）本にオープン不良が生じた場合もショート不良が生じた場合も救済することができる。しかも、救済する場合と救済しない場合とで信号線の配線容量、つまり、画素回路に対する負荷容量、が大きく変化しないので読み出し速度を低下させる必要がなく、救済する場合のフレームレートの低下を抑制することができる。例えば、故障した信号線を切り離し、故障していない信号線につなぐことで、故障した信号線の配線負荷は切り離されており、冗長救済時に信号線の配線負荷が増えることがないため、読み出し速度低下が発生せず、フレームレートは維持できる。また、故障した信号線を切り離しているため、ショート不良モードの救済にも活用できる。そのうえ、冗長回路は、信号線ｎ本に対してα本（α≧０）の冗長信号線となるため、面積影響が小さく、追加した冗長信号線による故障率増加も軽微となる。

　ここで、前記画素回路１は、画素信号を出力する増幅トランジスタと、対応する前記組に含まれる信号線と同数の選択トランジスタと、を備え、前記選択トランジスタは、前記増幅トランジスタの出力端子と、対応する前記組に含まれる信号線の１つとを接続してもよい。

　これによれば、選択トランジスタを択一的に導通させることを容易に実現できる。

　ここで、前記Ｎ本の信号線は、前記ｎ個の画素信号と同数のｎ本の信号線、および、α（αは１以上の整数）本の冗長な信号線を含み、前記複数の画素回路のそれぞれは、前記少なくとも（１＋α）本の信号線に接続されてもよい。

　これによれば、例えば、冗長な信号線の数α（＝Ｎ－ｎ）が１であれば、ｎ本の信号線中の１本の不良を救済可能であり、α（＝Ｎ－ｎ）が２であれば、ｎ本の信号線中の２本の不良を救済可能になる。

　ここで、前記ｎ個の組に含まれる第ｉ組（ｉは１からｎまでの整数）は、前記Ｎ本の信号線のうち列の並び方向における配置順で第ｉ番目から第（ｉ＋α）番目までの信号線を含んでもよい。

　これによれば、ｎ個の画素回路が接続されるｎ個の組は、列の並び方向に信号線を１つずつシフトするように配置される。ｎ個の画素回路と（ｎ＋α）本の信号線とは、列方向のｎ個の画素回路毎に規則的に周期的に接続されるので、レイアウトと不良が生じた場合の救済制御を容易にすることができる。

　ここで、前記ｎ個（ｎはＮより小さい整数）の画素回路１は、画素信号を並列に出力してもよい。

　これによれば、ｎ個（つまりｎ行）の画素信号を並列に出力するので、画素数の増大およりフレームレートの高速化に適している。

　ここで、前記Ｎ本の信号線は、冗長な信号線を含まず、前記ｎ個の画素回路のうち少なくとも１つの画素回路は、他の画素回路と同じ信号線から時分割で出力してもよい。

　これによれば、不良信号線を救済する場合にフレームレートの低下を抑制することは困難であるが、冗長な信号線を設けることなく不良信号線の救済を実施することができる。

　ここで、前記複数の画素回路の分割された複数の領域に対応する複数の走査回路を備え、前記複数の走査回路は、独立して、画素信号の出力先とすべき信号線の選択を制御してもよい。

　これによれば、救済可能な不要信号線の数を増やすことができ、歩留まりをさらに向上させることができる。

　ここで、前記Ｎ本の信号線のうち少なくとも２本の信号線に負荷の大きさを調整するための負荷素子を備えてもよい。

　これによれば、Ｎ本の信号線の読み出し速度を揃えるので、フレームレートの低下を抑制することができる。

　ここで、被写体を撮像する、上記の固体撮像装置と、前記固体撮像装置に前記被写体から入射光を導く撮像光学系と、前記固体撮像装置からの出力信号を処理する信号処理部と、を備える。

　これによれば、ｎ本の信号線毎に（Ｎ－ｎ）本の冗長な信号線が追加され、ｎ本の信号線中の（Ｎ－ｎ）本にオープン不良が生じた場合もショート不良が生じた場合も救済することができる。しかも、救済する場合と救済しない場合とで信号線の配線容量、つまり、画素回路に対する負荷容量、が大きく変化しないので読み出し速度を低下させる必要がなく、救済する場合のフレームレートの低下を抑制することができる。

　（第二の実施形態）
　本実施形態では、Ｎ本の信号線ＶＬおよび列回路３０を、独立して動作可能なグループに分割する構成例について説明する。

　図１３は、実施の形態２に係る固体撮像装置内の画素アレイ部および列回路の構成例を示す図である。図１３の回路では、α＝１であり、１本の冗長信号線が配置されている。

　撮像装置１００では、画素アレイ１０の片側だけではなく、分割して列回路３０（電流源３とカラムＡＤ回路４）を配置するレイアウトが採用されることがある。これは、１画素回路列に搭載できる列回路数を増やす際に、特性劣化なくレイアウトしやすい配置であるためである。列回路数を増やすことでフレームレートを向上させることができるため、本開示の基本構成であるの図４で説明した１画素回路列に複数の信号線を持つ撮像装置１００の技術と相性が良い。

　実施形態２では、１画素回路列にｎ＋１本の信号線ＶＬとｎ個の列回路３０がある。列回路３０は、２つの領域にｎ/２個ずつ分割してレイアウトされる。分割された列回路３０にはそれぞれ、ｎ＋１本の信号線のうち、片側の列回路のみに接続されるｎ/２本の信号線ｎ/２本と、両方の列回路に接続される１本の信号線を備える。初期状態では、片側の列回路のみに接続されるｎ/２本の信号線を用いて画素回路１から画素信号を列回路へ伝達させる。両方の列回路に接続される１本の信号線は冗長用の配線である。

　図１４は、実施の形態２に係る固体撮像装置における配線不良の救済動作例を示す説明図である。図１４では、前記画素アレイ１０のうち、１画素回路列の画素回路を図示したものである。信号線ＶＬ２Ｕの故障個所８で故障が発生した場合を例にする。この例では、故障した信号線はｎ＋１本の信号線のうち、上側の列回路３０に接続される信号線のうち、２番目の信号線である。

　実施形態２では、ｎ＋１の信号線のうち、故障した信号線が接続される列回路を含むグループ内のみ、信号線をシフトさせることで冗長救済を行う。具体的には、各画素回路は、選択トランジスタを２つずつ備えており、各々二つの隣接する番号の信号線に接続される。画素信号を読みだす行の順番になった時、故障した信号線が接続される列回路を含むグループでは、各画素回路が接続する二つの信号線のうち、小さい番号のほうの信号線が、故障した信号線よりも小さい場合は、小さい番号のほうの信号線を選択し接続する。各画素回路が接続する小さい番号のほうの信号線が、故障した信号線の番号と同じかそれよりも大きい場合は、二つの信号線のうち、大きい番号のほうの信号線を選択し接続する。信号線の選択は、垂直走査回路２の制御信号の制御パルスＳＥＬを用いて行う。図１４の例では、信号線ＶＬ１ＵとＶＬ３Ｕ～ＶＬｎ/２ＵとＶＬｎ＋１に接続されることになり、故障した信号線ＶＬ２Ｕはどの画素回路にも接続されていない。よって、故障のない信号線を使って画素信号を伝搬することができるため、配線故障があったとしても線欠陥は発生しない。また、故障が発生した信号線ＶＬ２Ｕが選択トランジスタにより切り離されているため、冗長救済の動作によって、信号線の負荷容量が増えることがなく、冗長救済することでフレームレートが低下することがない。故障した信号線が接続されていない列回路を含むグループでは、信号線をシフトさせない。図１４の例では、信号線ＶＬ１Ｄ～ＶＬｎ/２Ｄに接続されている。これらの信号線には故障がないため、画素信号を伝搬することができる。

　上記は一例であり、３つ以上の領域に分割して列回路３０をレイアウトしても同様の手法で列回路３０まで接続する信号線をグループごとに分割して列回路に接続し、信号線が故障した場合は、故障したグループの信号線のみをシフトすることで冗長救済が可能であり、複数の列回路に接続する冗長救済用の信号線の本数を削減することが可能で、レイアウト効率が高いメリットがある。

　（実施形態２の冗長信号線負荷をそろえる例）
　図１５は、実施の形態２に係る固体撮像装置内の画素アレイ部および列回路の変形例を示す図である。同図は冗長信号線負荷をそろえる例を図示する。

　図１３の説明のように、２分割した列回路に接続する信号線を２つのグループに分けて各列回路に接続するが、冗長救済用の信号線ＶＬｎ＋１は両方の列回路に接続する必要があり、配線長が１本だけ長くなる。そのため、この信号線ＶＬｎ＋１のみ信号線負荷が大きくなる。

　図１５のように、この冗長救済用の信号線ＶＬｎ＋１と列回路を選択接続するＳＷ１２０を備える。冗長救済動作のため列回路３０に接続する側のＳＷ１２０のみをＯＮし、接続しない側のＳＷ１２０をＯＦＦすることで、両方の列回路３０に接続するための信号線ＶＬｎ＋１の配線容量を小さくし、その他の信号線との負荷容量に近づける。これにより、すべての信号線の負荷が等しくなり、画素読み出し時間が等しくなる。

　（冗長救済全体構成）
　図１６は、実施の形態１および実施の形態２に係る固体撮像装置の他の構成例を示す図である。

　図１の固体撮像装置の基本構成例に対し、信号処理部にメモリ９を備える。

　メモリ９には、固体撮像装置１００の出荷前検査において検出された配線不良の箇所および、その配線不良を救済するためのリカバリ情報が記憶されている。リカバリ情報としては、具体的には、配線不良の箇所に起因して、信号線ＶＬをどの電流源３やカラムＡＤ回路４に接続すべきかの情報、および、垂直走査回路２でどの信号線ＶＬを選択するかの情報が、記憶されている。メモリ９の情報に基づき、タイミング制御部６が、垂直走査回路２や電流源３やカラムＡＤ回路４を制御する。

　メモリ９は不揮発性メモリであり、出荷検査時に書き込みを行うことで、イメージセンサの電源を投入時にメモリ９のデータを読み込み、配線の冗長救済状態でセンサが起動される。

　図１７は、実施の形態２に係る固体撮像装置にリカバリ情報を書き込む処理を示すフローチャートである。

　メモリ９にリカバリ情報を記録するフローチャートである。この処理は、例えば固体撮像装置１００の出荷検査時に１度だけ実施される。

　ステップ１１で、リカバリ情報がない初期状態で撮像検査を行う。

　撮像データを処理し、ステップ１２で線欠陥の有無と欠陥がある場合は故障個所を検出する。ここで線欠陥がない場合は、ステップ１５へと進む。

　線欠陥がある場合は、ステップ１３で、線欠陥の発生した信号線を使用しないリカバリ状態に設定し撮像する。

　ステップ１４で、撮像データを処理し、線欠陥の有無を検出する。ここで線欠陥がある場合は、ステップ１６にてその固体撮像装置１００を不良品判定とする。線欠陥がない場合はステップ１５へと進む。

　ステップ１５ではメモリ９に線欠陥の発生する信号線情報を書き込む。

　ステップ１７で良品判定を行う。

　図１８は、実施の形態２に係る固体撮像装置においてリカバリ情報を用いて撮像する撮像処理を示すフローチャートである。

　メモリ９に記憶されたリカバリ情報を用いて撮像を行う撮像処理のフローチャートである。この処理は、例えば、固体撮像装置１００に電源が投入されたときに実行される。

　ステップ２１で、固体撮像装置１００に電源を投入する。

　ステップ２２で、電源投入直後の信号線ＶＬの初期状態は、垂直走査回路２によりすべての行の選択トランジスタ水平制御線をＬｏに固定する。また、信号線ＶＬと電流源３とカラムＡＤ回路４を接続するすべてのＳＷ１２０をＯＦＦとする。これは、信号線ＶＬが故障していた場合、異常電流が流れる可能性があるため、電流が流れる経路をすべて遮断するためである。

　ステップ２３で、メモリ９にアクセスし、リカバリ情報をリードし、使用する信号線ＶＬを決定する。

　ステップ２４でタイミング制御部６が使用する信号線ＶＬを選択する信号を出力する。

　ステップ２５でタイミング制御部６が使用する信号線ＶＬの電流源３との接続ＳＷＯＮさせる。

　ステップ２６でタイミング制御部６が走査を開始、映像が出力される。このステップで起動することで、故障した信号線ＶＬが周辺回路と電源投入後に接続され、異常電流が流れることを防ぐ。

　（カメラシステム）
　図１９は、実施の形態における固体撮像装置１００を適用した撮像装置２００の構成例を示す図である。同図の撮像装置は、カメラシステムであって、固体撮像装置１００、レンズを含む撮像光学系２０２、信号処理部２０３、駆動回路２０４およびシステム制御部２０５を備える。

　撮像装置２００において、実施の形態１から４の固体撮像装置１００が使用される。

　また、駆動回路２０４は、システム制御部２０５から駆動モードに応じた制御信号を受け、固体撮像装置１００に駆動モード信号を供給する。駆動モード信号を供給された固体撮像装置１００においては、駆動モード信号に対応した駆動パルスを発生して、固体撮像装置１００内の各ブロックに供給する。

　また、信号処理部２０３は、固体撮像装置１００から出力された画像信号を受けて、当該画像信号に対して各種の信号処理を行う。

　このように、本実施形態における撮像装置は、上記の固体撮像装置１００と、固体撮像装置１００に被写体からの入射光を導く撮像光学系２０２と、固体撮像装置１００からの出力信号を処理する信号処理部２０３とを備える。

　以上説明してきたように実施の形態２に係る固体撮像装置１００は前記Ｎ本の信号線は、第１グループと第２グループとを含み、前記第１グループは、Ｎ本中のｎ／２本の信号線とα本の信号線を含み、前記第２グループは、前記第１グループのｎ／２本の信号線以外のｎ／２本の信号線と、前記第１グループのα本の信号線と同じα本の信号線とを含み、前記固体撮像装置は、列毎に第１列回路および第２列回路を有し、前記第１列回路は、前記第１グループに属する信号線に接続され、前記第２列回路は、前記第２グループに属する信号線に接続され、前記第１グループに対応するｎ／２個の画素回路は、前記第２グループに対応するｎ／２個の画素回路とは独立に画素信号の出力先の信号線を選択してもよい。

　これによれば、グループ毎に独立して画素信号の出力先の信号線を選択するので、故障がある信号線の救済をグループ毎に行うことができ、信号線の故障に対してより柔軟に救済することができる。

　ここで、前記α本の信号線のそれぞれに設けられた第１および第２スイッチを備え、前記第１スイッチは、対応する信号線の一端と前記第１列回路との接続と分離とを切り替え、前記第２スイッチは、対応する信号線の他端と前記第２列回路との接続と分離とを切り替え、前記第１スイッチと前記第２スイッチとは、同時に接続しない構成としてのよい。

　これによれば、第１列回路と第２列回路のうち救済動作する方もしない方も、信号線の配線負荷を揃えることができ画素信号の読み出し時間を均等化することができる。救済動作によるフレームレートの低下を抑制することができる。

　ここで、前記複数の画素回路を走査する走査回路を備え、前記走査回路は、前記ｎ個の画素回路に対して、画素信号の出力先とすべき信号線の選択を制御してもよい。

　１行単位またはｎ行単位でＮ本の信号線の接続制御を容易に実現することができる。

　本開示は、固体撮像装置、及び、固体撮像装置を撮像デバイスとして用いた撮影装置や測距撮像装置に関し、例えばビデオカメラやデジタルカメラ、および、測距システム等に好適である。

　１００　固体撮像装置
　１　画素回路
　１０　画素アレイ部
　２　垂直走査回路
　３０　列回路
　３　電流源
　４　カラムＡＤ回路
　５　参照信号生成部
　６　タイミング制御部
　７　信号処理部
　８　故障個所
　９　メモリ
　ＶＬ　信号線
　ＨＬ　水平制御線
　１１０　受光部
　１１１　増幅トランジスタ
　１１２　転送トランジスタ
　１１３　リセットトランジスタ
　１１４　フローティングディフュージョン
　１１５　選択トランジスタ
　１１６　第一の選択トランジスタ
　１１７　第二の選択トランジスタ
　１２０　信号線と列回路接続ＳＷ
　１１８　ダミー選択トランジスタ
　１１９　配線寄生容量
　１２１　ダミーＳＷ
　２００　撮像装置
　２０２　撮像光学系
　２０３　信号処理部
　２０４　駆動回路
　２０５　システム制御部

Claims (12)

1. 　行列状に配置された複数の画素回路と、
   　救済ユニットと、を備え、
   　前記救済ユニットは、Ｎ本（Ｎは３以上の整数）の信号線と、前記複数の画素回路中のｎ個（ｎはＮ以下整数）の画素回路と、を有し、
   　前記ｎ個の画素回路のそれぞれは、前記Ｎ本の信号線のうちの少なくとも２本の信号線の組に接続され、前記組に含まれる信号線のうちの１つに選択的に画素信号を出力し、
   　前記ｎ個の画素回路に対応するｎ個の前記組は、互いに異なる信号線の組み合わせを有する
   固体撮像装置。
2. 　前記画素回路は、
   　画素信号を出力する増幅トランジスタと、
   　対応する前記組に含まれる信号線と同数の選択トランジスタと、を備え、
   　前記選択トランジスタは、前記増幅トランジスタの出力端子と、対応する前記組に含まれる信号線の１つとを接続する
   請求項１に記載の固体撮像装置。
3. 　前記Ｎ本の信号線は、前記ｎ個の画素信号と同数のｎ本の信号線、および、α（αは１以上の整数）本の冗長な信号線を含み、
   　前記複数の画素回路のそれぞれは、前記少なくとも（１＋α）本の信号線に接続される請求項１または２に記載の固体撮像装置。
4. 　前記ｎ個の組に含まれる第ｉ組（ｉは１からｎまでの整数）は、前記Ｎ本の信号線のうち列の並び方向における配置順で第ｉ番目から第（ｉ＋α）番目までの信号線を含む
   請求項３に記載の固体撮像装置。
5. 　前記ｎ個（ｎはＮより小さい整数）の画素回路は、画素信号を並列に出力する
   請求項１または２に記載の固体撮像装置。
6. 　前記Ｎ本の信号線は、冗長な信号線を含まず、前記ｎ個の画素回路のうち少なくとも１つの画素回路は、他の画素回路と同じ信号線から時分割で出力する、
   請求項１または２に記載の固体撮像装置。
7. 　前記Ｎ本の信号線は、第１グループと第２グループとを含み、
   　前記第１グループは、Ｎ本中のｎ／２本の信号線とα本の信号線を含み、
   　前記第２グループは、前記第１グループのｎ／２本の信号線以外のｎ／２本の信号線と、前記第１グループのα本の信号線と同じα本の信号線とを含み、
   　前記固体撮像装置は、列毎に第１列回路および第２列回路を有し、
   　前記第１列回路は、前記第１グループに属する信号線に接続され、
   　前記第２列回路は、前記第２グループに属する信号線に接続され、
   　前記第１グループに対応するｎ／２個の画素回路は、前記第２グループに対応するｎ／２個の画素回路とは独立に画素信号の出力先の信号線を選択する
   請求項５に記載の固体撮像装置。
8. 　前記α本の信号線のそれぞれに設けられた第１および第２スイッチを備え、
   　前記第１スイッチは、対応する信号線の一端と前記第１列回路との接続と分離とを切り替え、
   　前記第２スイッチは、対応する信号線の他端と前記第２列回路との接続と分離とを切り替え、
   　前記第１スイッチと前記第２スイッチとは、同時に接続しない
   請求項７に記載の固体撮像装置。
9. 　前記複数の画素回路を走査する走査回路を備え、
   　前記走査回路は、前記ｎ個の画素回路に対して、画素信号の出力先とすべき信号線の選択を制御する
   請求項１または２に記載の固体撮像装置。
10. 　前記複数の画素回路の分割された複数の領域に対応するする複数の走査回路を備え、前記複数の走査回路は、独立して、画素信号の出力先とすべき信号線の選択を制御する
    請求項１または２に記載の固体撮像装置。
11. 　前記Ｎ本の信号線のうち少なくとも２本の信号線に負荷の大きさを調整するための負荷素子を備える
    請求項１または２に記載の固体撮像装置。
12. 　被写体を撮像する、請求項１または２に記載の固体撮像装置と、
    　前記固体撮像装置に前記被写体から入射光を導く撮像光学系と、
    　前記固体撮像装置からの出力信号を処理する信号処理部と、を備える
    撮像装置。

Images