JPH0151112B2 - - Google Patents
Info
- Publication number
- JPH0151112B2 JPH0151112B2 JP59256160A JP25616084A JPH0151112B2 JP H0151112 B2 JPH0151112 B2 JP H0151112B2 JP 59256160 A JP59256160 A JP 59256160A JP 25616084 A JP25616084 A JP 25616084A JP H0151112 B2 JPH0151112 B2 JP H0151112B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conversion cell
- redundant
- time
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 71
- 230000002950 deficient Effects 0.000 claims description 26
- 230000003287 optical effect Effects 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 23
- 238000003384 imaging method Methods 0.000 claims description 16
- 230000007547 defect Effects 0.000 claims description 14
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000012163 sequencing technique Methods 0.000 claims 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- 108010076504 Protein Sorting Signals Proteins 0.000 claims 1
- 238000003491 array Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 238000001444 catalytic combustion detection Methods 0.000 description 32
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 239000013078 crystal Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 101000857682 Homo sapiens Runt-related transcription factor 2 Proteins 0.000 description 2
- 102100025368 Runt-related transcription factor 2 Human genes 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 241000519995 Stachys sylvatica Species 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000007664 blowing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、冗長回路を備えた撮像用半導体装
置に関する。
置に関する。
［発明の技術的背景］
一般に撮像用半導体装置は例えば第６図に示す
ように構成されている。第６図において、１１，
１１，…は光電変換セルで、これら光電変換セル
１１，１１，…はマトリツクス状に配置される。
上記光電変換セル１１，１１，…には、各列毎に
垂直CCD１２1，１２2，…１２ｎが設けられてそ
の出力が各列毎に時系列化される。上記垂直
CCD１２1，１２2，…１２ｎの出力は水平CCD１
３に供給されて各列間の信号が時系列化され、こ
の水平CCD１３から画像情報OUTを得る。上記
光電変換セル１１，１１，…は、フオトダイオー
ドＤ１、ドレイン用コントロールトランジスタＱ
１および信号用コントロールトランジスタＱ２と
から成り、上記信号用コントロールトランジスタ
Ｑ２は、第７図に示すような周期Ｓ＝1/60sec、
パルス幅Ｄ＝２ｍsecの信号φPで制御される。な
お、VG、VDは、直流成分で与えられる。
ように構成されている。第６図において、１１，
１１，…は光電変換セルで、これら光電変換セル
１１，１１，…はマトリツクス状に配置される。
上記光電変換セル１１，１１，…には、各列毎に
垂直CCD１２1，１２2，…１２ｎが設けられてそ
の出力が各列毎に時系列化される。上記垂直
CCD１２1，１２2，…１２ｎの出力は水平CCD１
３に供給されて各列間の信号が時系列化され、こ
の水平CCD１３から画像情報OUTを得る。上記
光電変換セル１１，１１，…は、フオトダイオー
ドＤ１、ドレイン用コントロールトランジスタＱ
１および信号用コントロールトランジスタＱ２と
から成り、上記信号用コントロールトランジスタ
Ｑ２は、第７図に示すような周期Ｓ＝1/60sec、
パルス幅Ｄ＝２ｍsecの信号φPで制御される。な
お、VG、VDは、直流成分で与えられる。
第８図は、上記第６図における一点鎖線１４で
囲んだ領域の断面構成を示している。１５はＰ形
の半導体基板、１６はN+形の不純物拡散領域で、
上記半導体基板１５を不純物拡散領域１６とでフ
オトダイオードＤ１が構成される。１７は上記垂
直CCDを構成するＮ形の不純物拡散領域、１８
は転送用ゲート、１９は信号用コントロールゲー
トで、このコントロールゲート１９と上記不純物
拡散領域１６，１７で上記信号用コントロールト
ランジスタＱ２が構成される。また、２０はN+
形の不純物拡散領域、２１はドレイン用コントロ
ールゲートで、このコントロールゲート２１と、
上記拡散領域１６，２０とで上記ドレイン用コン
トロールトランジスタＱ１が構成される。なお、
２２はSiO2膜、P+形の不純物拡散領域２３，２
４はチヤネルストツパである。
囲んだ領域の断面構成を示している。１５はＰ形
の半導体基板、１６はN+形の不純物拡散領域で、
上記半導体基板１５を不純物拡散領域１６とでフ
オトダイオードＤ１が構成される。１７は上記垂
直CCDを構成するＮ形の不純物拡散領域、１８
は転送用ゲート、１９は信号用コントロールゲー
トで、このコントロールゲート１９と上記不純物
拡散領域１６，１７で上記信号用コントロールト
ランジスタＱ２が構成される。また、２０はN+
形の不純物拡散領域、２１はドレイン用コントロ
ールゲートで、このコントロールゲート２１と、
上記拡散領域１６，２０とで上記ドレイン用コン
トロールトランジスタＱ１が構成される。なお、
２２はSiO2膜、P+形の不純物拡散領域２３，２
４はチヤネルストツパである。
［背景技術の問題点］
ところで、上述した従来の撮像用半導体装置に
おいては、チツプ面積に対して素子活性領域の面
積が非常に大きいのが通例である。これは、画像
を処理するためセル数が多く（現在のテレビジヨ
ン画像では約20万セル）、しかも光学的に感度が
高いことが望まれないことから、光電変換部の面
積を縮小できないためである。そして、上記撮像
用半導体装置を製作した場合、画面上に白点傷を
見出すことが多かつた（1983年テレビジヨン学会
予稿、P42）。この白点傷の原因は、半導体基板
上にできた結晶欠陥であり、電気的にはキヤリア
生成の中心となるものである。この様な結晶欠陥
は、記憶素子等の半導体装置においても発生し、
結晶欠陥が素子活性領域にできると素子特性が悪
化して不良品となる。上記結晶欠陥による歩留り
の低下を防止するため、高集積化した半導体記憶
装置（例えば256KビツトのダイナミツクRAM、
東芝レビユー38巻11号、1983、P.1023）では、予
め冗長用のセルを形成しておき、製造の最終段階
で各セルの検査を行なつて、不良セルが見出され
た時には上記冗長用のセルでこれを補うように配
線をし直している。
おいては、チツプ面積に対して素子活性領域の面
積が非常に大きいのが通例である。これは、画像
を処理するためセル数が多く（現在のテレビジヨ
ン画像では約20万セル）、しかも光学的に感度が
高いことが望まれないことから、光電変換部の面
積を縮小できないためである。そして、上記撮像
用半導体装置を製作した場合、画面上に白点傷を
見出すことが多かつた（1983年テレビジヨン学会
予稿、P42）。この白点傷の原因は、半導体基板
上にできた結晶欠陥であり、電気的にはキヤリア
生成の中心となるものである。この様な結晶欠陥
は、記憶素子等の半導体装置においても発生し、
結晶欠陥が素子活性領域にできると素子特性が悪
化して不良品となる。上記結晶欠陥による歩留り
の低下を防止するため、高集積化した半導体記憶
装置（例えば256KビツトのダイナミツクRAM、
東芝レビユー38巻11号、1983、P.1023）では、予
め冗長用のセルを形成しておき、製造の最終段階
で各セルの検査を行なつて、不良セルが見出され
た時には上記冗長用のセルでこれを補うように配
線をし直している。
しかし、撮像用半導体装置の場合には、画面を
構成することから不良セルの代替を位置的に離れ
たセルに行なわせることができず、上記半導体記
憶装置のような冗長回路技術を適用することが困
難であつた。このため、１個の不良セルの存在で
装置全体が不良となつていた。また、前述したよ
うに素子活性領域の面積が大きいため、欠陥の発
生が素子特性に影響を及ぼす確率も高くなり歩留
が低い欠点がある。
構成することから不良セルの代替を位置的に離れ
たセルに行なわせることができず、上記半導体記
憶装置のような冗長回路技術を適用することが困
難であつた。このため、１個の不良セルの存在で
装置全体が不良となつていた。また、前述したよ
うに素子活性領域の面積が大きいため、欠陥の発
生が素子特性に影響を及ぼす確率も高くなり歩留
が低い欠点がある。
［発明の目的］
この発明は、上記のような事情に鑑みてなされ
たもので、その目的とするところは、結晶欠点が
発生した不良セルがあつてもこれを救済でき、歩
留りの向上を図れる撮像用半導体装置を提供する
ことである。
たもので、その目的とするところは、結晶欠点が
発生した不良セルがあつてもこれを救済でき、歩
留りの向上を図れる撮像用半導体装置を提供する
ことである。
［発明の概要］
すなわち、この発明においては、上記の目的を
達成するために、冗長用の光電変換セル列および
このセル列に対応する冗長用の垂直CCDを設け
るとともに、入射光の光路をシフトする光路シフ
タを設け、不良が発生したセル列を選択的に切離
し、この不良セル列に入射されるべき光信号を上
記光路シフタによつて順次シフトして上記冗長用
光電変換セル列に入射するように構成したもので
ある。
達成するために、冗長用の光電変換セル列および
このセル列に対応する冗長用の垂直CCDを設け
るとともに、入射光の光路をシフトする光路シフ
タを設け、不良が発生したセル列を選択的に切離
し、この不良セル列に入射されるべき光信号を上
記光路シフタによつて順次シフトして上記冗長用
光電変換セル列に入射するように構成したもので
ある。
［発明の実施例］
以下、この発明の一実施例について図面を参照
して説明する。第１図において前記第６図と同一
構成部分には同じ符号を付してその説明は省略す
る。すなわち、垂直CCD１２ｎに隣接して、冗
長用光電変換セル１５，１５，…および冗長用の
垂直CCD１６をそれぞれ設けている。また、前
記垂直CCD１２1，１２2，…１２ｎの出力端と前
記水平CCD１３の入力端間にはそれぞれ、不良
光電変換セルに対応した垂直CCDあるいは不良
垂直CCDの切離した手段としてのヒユーズFa１，
Fa２，…Fanが設けられるとともに、前記CCD
１２2，…１２ｎおよび冗長用垂直CCD１６の出
力端と前記水平CCD１３の前段の入力端間には、
切換え手段としてのヒユーズFb１，Fb２，…
Fbnがそれぞれ設けられて成る。
して説明する。第１図において前記第６図と同一
構成部分には同じ符号を付してその説明は省略す
る。すなわち、垂直CCD１２ｎに隣接して、冗
長用光電変換セル１５，１５，…および冗長用の
垂直CCD１６をそれぞれ設けている。また、前
記垂直CCD１２1，１２2，…１２ｎの出力端と前
記水平CCD１３の入力端間にはそれぞれ、不良
光電変換セルに対応した垂直CCDあるいは不良
垂直CCDの切離した手段としてのヒユーズFa１，
Fa２，…Fanが設けられるとともに、前記CCD
１２2，…１２ｎおよび冗長用垂直CCD１６の出
力端と前記水平CCD１３の前段の入力端間には、
切換え手段としてのヒユーズFb１，Fb２，…
Fbnがそれぞれ設けられて成る。
上記のような構成において、上記ヒユーズFa
１，Fa２，…FanおよびFb１，Fb２，…Fbnに、
例えばレーザ光線を選択的に照射して溶断するこ
とにより不良の救済を行なう。すなわち、不良が
発生しなかつた場合には、ヒユーズFb１，Fb２，
…Fbnを溶断することにより、前記第６図の場合
と同一構成となり通常動作が行われる。一方、例
えば垂直CCD１２2、あるいはこの垂直CCD１２2
に出力を供給する光電変換セル１１，１１，…に
不良が発生した場合は、ヒユーズFb１およびFa
２〜Fanを溶断する。これによつて、垂直CCD１
２2が水平CCD１３から切離され、水平CCD１３
には垂直CCD１２1，１２3〜１２ｎおよび冗長用
垂直CCD１６の出力が供給される。この状態で
は、光学的な救済をしていないので、第２図に示
すようにして光路のシフトを行なう。
１，Fa２，…FanおよびFb１，Fb２，…Fbnに、
例えばレーザ光線を選択的に照射して溶断するこ
とにより不良の救済を行なう。すなわち、不良が
発生しなかつた場合には、ヒユーズFb１，Fb２，
…Fbnを溶断することにより、前記第６図の場合
と同一構成となり通常動作が行われる。一方、例
えば垂直CCD１２2、あるいはこの垂直CCD１２2
に出力を供給する光電変換セル１１，１１，…に
不良が発生した場合は、ヒユーズFb１およびFa
２〜Fanを溶断する。これによつて、垂直CCD１
２2が水平CCD１３から切離され、水平CCD１３
には垂直CCD１２1，１２3〜１２ｎおよび冗長用
垂直CCD１６の出力が供給される。この状態で
は、光学的な救済をしていないので、第２図に示
すようにして光路のシフトを行なう。
第２図において、１７は半導体基板、１８1〜
１８8，１９1〜１９8はそれぞれ光電変換セルお
よび垂直CCDを簡略化して示しており、２０，
２１は冗長用の垂直CCDをそれぞれ示している。
これら光電変換セルおよび垂直CCDは前記第８
図と同一構成となつている。また、２２，２２，
…はアルミニウム層から成るマスク、２３は
SiO2膜、２４1〜２４6は光路をシフトする光路シ
フタである。ここでは、光電変換セル１８5ある
いは垂直CCD１９5が不良である。場合を示しお
り、光電変換セル１８5に入射されるべき光は、
光路シフタ２４1の傾斜部２４1aの表面で反射さ
れ、光路シフタ２４2に入射される。そして、こ
の光路シフタ２４2の傾斜部２４2aの内面で反射
されて光電変換１８6に入射される。同様にして、
光電変換セル１８6に入射されるべき光は、光路
シフタ２４3を介して光電変換セル１８7に入射さ
れる。このように入射された光が光路シフタ２４
１〜２４6によつて順次隣接する光電変換セルにシ
フトされ、光電変換セル１８8に入射されるべき
光が冗長用光電変換セル２０に供給される。これ
によつて、光学的にも不良救済が行われる。
１８8，１９1〜１９8はそれぞれ光電変換セルお
よび垂直CCDを簡略化して示しており、２０，
２１は冗長用の垂直CCDをそれぞれ示している。
これら光電変換セルおよび垂直CCDは前記第８
図と同一構成となつている。また、２２，２２，
…はアルミニウム層から成るマスク、２３は
SiO2膜、２４1〜２４6は光路をシフトする光路シ
フタである。ここでは、光電変換セル１８5ある
いは垂直CCD１９5が不良である。場合を示しお
り、光電変換セル１８5に入射されるべき光は、
光路シフタ２４1の傾斜部２４1aの表面で反射さ
れ、光路シフタ２４2に入射される。そして、こ
の光路シフタ２４2の傾斜部２４2aの内面で反射
されて光電変換１８6に入射される。同様にして、
光電変換セル１８6に入射されるべき光は、光路
シフタ２４3を介して光電変換セル１８7に入射さ
れる。このように入射された光が光路シフタ２４
１〜２４6によつて順次隣接する光電変換セルにシ
フトされ、光電変換セル１８8に入射されるべき
光が冗長用光電変換セル２０に供給される。これ
によつて、光学的にも不良救済が行われる。
第３図ａ〜ｉはそれぞれ、上記光路シフタの製
造工程を示しており、上記第２図における一点鎖
線２５で囲んだ領域に対応している。ａ図に示す
CVD SiO2膜２３上には、CVD SiO2膜２６が5μ
ｍの厚さで積層形成され、ｂ図に示すようにな
る。上記SiO2膜２６上には、ｃ図に示すように
BPSG膜２７が5μｍの厚さで積層形成される。上
記BPSG膜２７上には、フオトレジスト２８が塗
布され、このフオトレジスト２８がパターニング
されてｄ図に示すようになる。そして、RIEエツ
チングが施され、ｅ図に示すようにCVD SiO2膜
２６およびBPSG膜２７が選択的に除去される。
次に、上記フオトレジスト２８が除去され、再び
フオトレジスト２９が塗布されて、このフオトレ
ジスト２９がｆ図に示すようにパターニングされ
てNH4Fによるエツチングが行われる。このエツ
チングの際、BPSGとCVD SiO2のエツチングレ
ートの差から、ｇ図に示すようなテーパ状のエツ
チングが可能となる。次にアルミニウム層３０の
蒸着が行われてｈ図に示すようになる。そしてレ
ジスト２９を剥離することにより、ｉ図に示すよ
うな光路シフタが得られる。
造工程を示しており、上記第２図における一点鎖
線２５で囲んだ領域に対応している。ａ図に示す
CVD SiO2膜２３上には、CVD SiO2膜２６が5μ
ｍの厚さで積層形成され、ｂ図に示すようにな
る。上記SiO2膜２６上には、ｃ図に示すように
BPSG膜２７が5μｍの厚さで積層形成される。上
記BPSG膜２７上には、フオトレジスト２８が塗
布され、このフオトレジスト２８がパターニング
されてｄ図に示すようになる。そして、RIEエツ
チングが施され、ｅ図に示すようにCVD SiO2膜
２６およびBPSG膜２７が選択的に除去される。
次に、上記フオトレジスト２８が除去され、再び
フオトレジスト２９が塗布されて、このフオトレ
ジスト２９がｆ図に示すようにパターニングされ
てNH4Fによるエツチングが行われる。このエツ
チングの際、BPSGとCVD SiO2のエツチングレ
ートの差から、ｇ図に示すようなテーパ状のエツ
チングが可能となる。次にアルミニウム層３０の
蒸着が行われてｈ図に示すようになる。そしてレ
ジスト２９を剥離することにより、ｉ図に示すよ
うな光路シフタが得られる。
第４図は、上記光路シフタの他の構成例を示す
もので、光の屈折を利用して光路をシフトするよ
うにしている。第４図における３１は所定の傾斜
角θを有するCVD SiO2層で、この傾斜はRIEエ
ツチングによつて形成される。上記SiO2層３１
上には、不良が発生した光電変換セル１８5ある
いは垂直CCD１９5への光を次段へシフトするた
めの屈折率の高いガラス層３２がCVD法により
形成される。これによる光のシフト量は、ガス層
３２膜厚をＴ、屈折率Ｎ、SiO2層３２の傾斜角
をθとすると、「Ｔ・tanθ・（Ｎ−１）」である。
このような構成においても前記第２図の場合と同
様な効果が得られる。
もので、光の屈折を利用して光路をシフトするよ
うにしている。第４図における３１は所定の傾斜
角θを有するCVD SiO2層で、この傾斜はRIEエ
ツチングによつて形成される。上記SiO2層３１
上には、不良が発生した光電変換セル１８5ある
いは垂直CCD１９5への光を次段へシフトするた
めの屈折率の高いガラス層３２がCVD法により
形成される。これによる光のシフト量は、ガス層
３２膜厚をＴ、屈折率Ｎ、SiO2層３２の傾斜角
をθとすると、「Ｔ・tanθ・（Ｎ−１）」である。
このような構成においても前記第２図の場合と同
様な効果が得られる。
第５図はこの発明の他の実施例を示すもので、
前記第１図においては、ヒユーズの溶断によつて
不良光電変換セルあるいは垂直CCDの切離しと
接続の切換えを行なつたが、不良部分の切離しの
みをヒユーズの溶断によつて行ない、タイミング
発生回路によつて欠陥のある列の信号を除いた画
像情報を得るようにしたものである。第５図にお
いて前記第１図と同一構成部には同じ符号を付し
てその説明は省略する。タイミング発生回路３３
はEPROMを内蔵しており、水平CCD１３を駆動
する際に選択的に一列分のスキツプが可能になつ
ている。このような構成では、不良が発生した光
電変換セルあるいは垂直CCDに対応するヒユー
ズを溶断し、タイミング発生回路３３のEPROM
にこの列をスキツプするようにデータの書込みを
行なうことにより、水平CCD１３から所望の画
像情報が得られる。
前記第１図においては、ヒユーズの溶断によつて
不良光電変換セルあるいは垂直CCDの切離しと
接続の切換えを行なつたが、不良部分の切離しの
みをヒユーズの溶断によつて行ない、タイミング
発生回路によつて欠陥のある列の信号を除いた画
像情報を得るようにしたものである。第５図にお
いて前記第１図と同一構成部には同じ符号を付し
てその説明は省略する。タイミング発生回路３３
はEPROMを内蔵しており、水平CCD１３を駆動
する際に選択的に一列分のスキツプが可能になつ
ている。このような構成では、不良が発生した光
電変換セルあるいは垂直CCDに対応するヒユー
ズを溶断し、タイミング発生回路３３のEPROM
にこの列をスキツプするようにデータの書込みを
行なうことにより、水平CCD１３から所望の画
像情報が得られる。
なお、タイミング発生回路を設けず、上記水平
CCD１３から出力される画像情報OUTから必要
とする情報のみを抽出するようにしても良いのは
もちろんである。
CCD１３から出力される画像情報OUTから必要
とする情報のみを抽出するようにしても良いのは
もちろんである。
［発明の効果］
以上説明したように、この発明によれば、結晶
欠陥が発生した不良セルがあつてもこれを救済で
き、歩留りの向上を図れる撮像用半導体装置が得
られる。
欠陥が発生した不良セルがあつてもこれを救済で
き、歩留りの向上を図れる撮像用半導体装置が得
られる。
第１図および第２図はそれぞれこの発明の一実
施例に係わる撮像用半導体装置を説明するための
図、第３図は上記第２図における光路シフタの製
造方法を説明するための図、第４図は上記第２図
における光路シフタの他の構成例を説明するため
の図、第５図はこの発明の他の実施例を説明する
ための図、第６図は従来の撮像用半導体装置を説
明するための図、第７図は上記第６図の撮像用半
導体装置を駆動する信号を示す図、第８図は上記
第６図における光電変換セルおよび垂直CCDの
一部の構成例を説明するための図である。 １１，１１，… ……光電変換セル、１２1，
１２2，…１２ｎ……垂直CCD（垂直時系列化手
段）、１３……水平CCD（水平時系列化手段）、１
５，１５，… ……冗長用光電変換セル、１６…
…冗長用垂直CCD（冗長用垂直時系列化手段）、
２４1，２４6……光路シフタ（光学的手段）、Fa
１〜Fan……ヒユーズ（切離し手段）、Fb１〜
Fbn……ヒユーズ（切換え手段）、OUT……画像
情報。
施例に係わる撮像用半導体装置を説明するための
図、第３図は上記第２図における光路シフタの製
造方法を説明するための図、第４図は上記第２図
における光路シフタの他の構成例を説明するため
の図、第５図はこの発明の他の実施例を説明する
ための図、第６図は従来の撮像用半導体装置を説
明するための図、第７図は上記第６図の撮像用半
導体装置を駆動する信号を示す図、第８図は上記
第６図における光電変換セルおよび垂直CCDの
一部の構成例を説明するための図である。 １１，１１，… ……光電変換セル、１２1，
１２2，…１２ｎ……垂直CCD（垂直時系列化手
段）、１３……水平CCD（水平時系列化手段）、１
５，１５，… ……冗長用光電変換セル、１６…
…冗長用垂直CCD（冗長用垂直時系列化手段）、
２４1，２４6……光路シフタ（光学的手段）、Fa
１〜Fan……ヒユーズ（切離し手段）、Fb１〜
Fbn……ヒユーズ（切換え手段）、OUT……画像
情報。
Claims (1)
- 【特許請求の範囲】 １ マトリツクス状に配置され光信号を電気信号
に変換する光電変換セル群と、 上記光電変換セル群の各光電変換セル列にそれ
ぞれ隣接して設けられ、各光電変換セル列から得
られる信号配列を各列毎に時系列化する複数の垂
直時系列化手段と、 上記光電変換セル群に隣接して設けられる冗長
用の光電変換セル列と、 上記冗長用の光電変換セル列に隣接して設けら
れ、この冗長用の光電変換セル列から得られる信
号配列を時系列化する冗長用の垂直時系列化手段
と、 冗長用を除く上記垂直時系列化手段の数と同じ
入力ビツト数を持ち、上記複数の各垂直時系列化
手段もしくは冗長用の垂直時系列化手段から得ら
れる各列間の信号を時系列化する水平時系列化手
段と、 上記光電変換セル群に発生した不良セルを含む
光電変換セル列に隣接して設けられた垂直時系列
化手段もしくは不良の発生した垂直時系列化手段
を除いて、上記複数の垂直時系列化手段及び冗長
用の垂直時系列化手段の出力を上記水平時系列化
手段に供給せしめる切替え手段と、 上記光電変換セル群に発生した不良セルを含む
光電変換セル列もしくは不良の発生した垂直時系
列化手段で時系列化すべき信号配列を発生する光
電変換セル列及びこの光電変換セル列と上記冗長
用の光電変換セル列との間に存在する全ての光電
変換セル列に入射されるべき光を、上記光電変換
セル群に発生した不良セルを含む光電変換セル列
もしくは不良の発生した垂直時系列化手段で時系
列化すべき信号配列を発生する光電変換セル列と
上記冗長用の光電変換セル列との間に存在する光
電変換セル列及び冗長用の光電変換セル列に対し
順次シフトして入射せしめる光学手段と を具備したことを特徴とする撮像用半導体装置。 ２ 前記垂直時系列化手段及び冗長用の垂直時系
列化手段並びに水平時列化手段がそれぞれCCD
からなる特許請求の範囲第１項記載の撮像用半導
体装置。 ３ 前記切替え手段がポリシリコンヒユーズで構
成されている特許請求の範囲第１項記載の撮像用
半導体装置。 ４ マトリツクス状に配置され光信号を電気信号
に変換する光電変換セル群と、 上記光電変換セル群の各光電変換セル列にそれ
ぞれ隣接して設けられ、各光電変換セル列から得
られる信号配列を各列毎に時系列化する複数の垂
直時系列化手段と、 上記光電変換セル群に隣接して設けられる冗長
用の光電変換セル列と、 上記冗長用の光電変換セル列に隣接して設けら
れ、この冗長用の光電変換セル列から得られる信
号配列を時系列化する冗長用の垂直時系列化手段
と、 上記複数の各垂直時系列化手段もしくは冗長用
の垂直時系列化手段から得られる各列間の信号を
時系列化する水平時系列化手段と、 上記光電変換セル群に発生した不良セルを含む
光電変換セル列に隣接して設けられた垂直時系列
化手段もしくは不良の発生した垂直時系列化手段
を上記水平時系列化手段から切離す切離し手段
と、 上記光電変換セル群に発生した不良セルを含む
光電変換セル列もしくは不良の発生した垂直時系
列化手段で時系列化すべき信号配列を発生する光
電変換セル列及びこの光電変換セル列と上記冗長
用の光電変換セル列との間に存在する全ての光電
変換セル列に入射されるべき光を、上記光電変換
セル群に発生した不良セルを含む光電変換セル列
もしくは不良の発生した垂直時系列化手段で時系
列化すべき信号配列を発生する光電変換セル列と
上記冗長用の光電変換セル列との間に存在する光
電変換セル列及び冗長用の光電変換セル列に対し
順次シフトして入射せしめる光学手段と、 上記水平時系列化手段において、この水平時系
列化手段から切離された垂直時系列化手段で得ら
れるべき入力をスキツプさせて水平時系列化制御
を行なわせる制御手段と を具備したことを特徴とする撮像用半導体装置。 ５ 前記垂直時系列化手段及び冗長用の垂直時系
列化手段並びに水平時系列化手段がそれぞれ
CCDからなる特許請求の範囲第４項記載の撮像
用半導体装置。 ６ 前記切離し手段がポリシリコンヒユーズで構
成されている特許請求の範囲第４項記載の撮像用
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59256160A JPS61134188A (ja) | 1984-12-04 | 1984-12-04 | 撮像用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59256160A JPS61134188A (ja) | 1984-12-04 | 1984-12-04 | 撮像用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61134188A JPS61134188A (ja) | 1986-06-21 |
| JPH0151112B2 true JPH0151112B2 (ja) | 1989-11-01 |
Family
ID=17288734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59256160A Granted JPS61134188A (ja) | 1984-12-04 | 1984-12-04 | 撮像用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61134188A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4739819B2 (ja) * | 2005-05-31 | 2011-08-03 | リコー光学株式会社 | 光束配列密度変換方法および光束配列密度変換部材および光源装置 |
-
1984
- 1984-12-04 JP JP59256160A patent/JPS61134188A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61134188A (ja) | 1986-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5637187A (en) | Light valve device making | |
| US5324980A (en) | Multi-layer type semiconductor device with semiconductor element layers stacked in opposite direction and manufacturing method thereof | |
| US5671083A (en) | Spatial light modulator with buried passive charge storage cell array | |
| JP4498489B2 (ja) | 液晶表示装置とその製造方法 | |
| US5486708A (en) | Light valve device using semiconductive composite substrate | |
| US5618739A (en) | Method of making light valve device using semiconductive composite substrate | |
| CN101998070B (zh) | 固体摄像装置及其制造方法 | |
| US4426664A (en) | Solid state image sensor | |
| US20110180695A1 (en) | Layered lens structures and methods of production | |
| US7864236B2 (en) | CMOS image sensor | |
| CN102569313A (zh) | 固态摄像器件的制造方法、固态摄像器件和电子装置 | |
| JP2009206356A (ja) | 固体撮像装置およびその製造方法 | |
| KR20090117982A (ko) | 고체 촬상 장치의 제조 방법 및 전자 기기의 제조 방법 | |
| US8013947B2 (en) | Display device and manufacturing method of the same | |
| US4661713A (en) | Photovoltaic diode detection device having compensation for defective diodes | |
| JPS639358A (ja) | 原稿読取装置 | |
| JPS61268000A (ja) | 半導体記憶回路装置 | |
| JPH0151112B2 (ja) | ||
| JP2002009272A (ja) | 光電変換装置及びそのリペア方法 | |
| JPH06120474A (ja) | ２次元密着型イメージセンサ | |
| JPH10107250A (ja) | 固体撮像装置およびその製造方法 | |
| JP4658172B2 (ja) | 液晶表示装置とその製造方法 | |
| JP4658173B2 (ja) | 液晶表示装置とその製造方法 | |
| WO2022270158A1 (ja) | 固体撮像装置及び撮像装置 | |
| JPH09223788A (ja) | 固体撮像装置 |