JP2016103809A - 撮像装置、撮像システム、撮像装置の駆動方法、及び撮像装置の検査方法 - Google Patents

Abstract

【課題】 従来の撮像装置には、画質の低下を抑制するために複数のカラムＡＤ回路の各々に列出力切替部が設けられていることにより、複数のＡＤ変換部の回路面積が増大する課題があった。【解決手段】 本発明は、デジタル信号のうちの第１のビットの信号を保持させるビットメモリの、複数のビットメモリの中からの選択を、複数のＡＤ変換部の各々のメモリ部で共通に行う選択部を有する技術である。【選択図】 図１

Description

本発明は、撮像装置、撮像システム、撮像装置の駆動方法、及び撮像装置の検査方法に関する。

行列状に配された複数の画素と、複数の画素が配された列に各々が対応して設けられた複数のＡＤ変換部とを有する撮像装置が知られている。

特許文献１に記載の撮像装置は、各々がデータ保持部とデータ切替部のそれぞれを有する複数のカラムＡＤ回路を有する。各カラムＡＤ回路のデータ切替部は、データ保持部の不良に検出されると、データ保持部に出力するデータをビットシフトすることで、データ保持部の不良によるデータの欠損を生じにくくしている。

特開２０１２−０６０３３４号公報

特許文献１に記載の撮像装置では、画質の低下を抑制するために複数のカラムＡＤ回路の各々にデータ切替部が設けられていることにより、複数のカラムＡＤ回路の回路面積が増大する課題があった。

本発明は上記の課題を鑑みて為されたものであり、一の態様は、行列状に配され、各々が入射光に基づく光電変換信号を出力する複数の画素と、前記複数の画素の列に各々が対応して設けられ、各々が前記光電変換信号を複数ビットのデジタル信号に変換する複数のＡＤ変換部とを有する撮像装置であって、前記複数のＡＤ変換部の各々は、前記デジタル信号を保持するメモリ部を有し、前記メモリ部は、前記デジタル信号の各ビットの信号を、各々の１つのビットメモリが保持する複数のビットメモリを有し、さらに前記撮像装置は、前記デジタル信号のうちの所定のビットである第１のビットの信号を保持するビットメモリの、前記複数のビットメモリの中からの選択を、前記複数のＡＤ変換部の各々の前記メモリ部で共通に行う選択部を有することを特徴とする撮像装置である。

また、別の態様は、行列状に配され、各々が入射光に基づく光電変換信号を出力する複数の画素と、前記複数の画素の列に各々が対応して設けられ、各々が前記光電変換信号を複数ビットのデジタル信号に変換する複数のＡＤ変換部とを有し、前記複数のＡＤ変換部の各々が、前記デジタル信号を保持するメモリ部を有し、前記メモリ部が、前記デジタル信号の各ビットの信号を各々が保持する複数のビットメモリを有する撮像装置の駆動方法であって、前記デジタル信号のうちの第１のビットの信号を保持させるビットメモリの前記複数のビットメモリからの選択を、前記複数のＡＤ変換部の各々の前記メモリ部で共通に行うことを特徴とする撮像装置の駆動方法である。

また、別の態様は、行列状に配され、各々が入射光に基づく光電変換信号を出力する複数の画素と、前記複数の画素の列に各々が対応して設けられ、各々が前記光電変換信号を複数ビットのデジタル信号に変換する複数のＡＤ変換部とを有し、前記複数のＡＤ変換部の各々が、前記デジタル信号を保持するメモリ部を有し、前記メモリ部が、前記デジタル信号の各ビットの信号を各々が保持する複数のビットメモリを有する撮像装置の検査方法であって、前記複数のメモリ部の各々の前記複数のビットメモリに第１の信号を入力するステップと、前記複数のメモリ部の各々が出力する信号と、前記第１の信号とを比較することによって、前記複数のビットメモリにおいて不良のビットメモリの検出を行うステップと、前記検出の結果に基づいて、前記デジタル信号のうちの第１のビットの信号を保持させるビットメモリの前記複数のビットメモリからの選択を、前記複数のＡＤ変換部の各々の前記メモリ部で共通に行うステップとを有することを特徴とする撮像装置の検査方法である。

複数のＡＤ変換部の回路規模の増大を低減しながら、ＡＤ変換部の不良による画質の低下を低減する技術を提供する。

撮像装置の構成の一例を示した図 第１の切替部と計測カウンタの構成及び動作を示した図と、第２の切替部の構成及び動作を示した図 第１の切替部と計測カウンタの構成及び動作を示した図と、第２の切替部の構成及び動作を示した図 第１の切替部と計測カウンタの構成及び動作を示した図 第２の切替部の構成及び動作を示した図 第１の切替部と計測カウンタの構成及び動作を示した図 第２の切替部の構成及び動作を示した図 第１の切替部と計測カウンタの構成及び動作を示した図 第２の切替部の構成及び動作を示した図 撮像装置の構成の一例を示した図 計測カウンタの構成と動作の一例を示した図 計測カウンタの構成と動作の一例を示した図 撮像装置の構成の一例を示した図 撮像装置の動作の一例を示した図 撮像装置の構成の一例を示した図 検査シーケンスの一例のフローチャートを示した図 撮像システムの構成の一例を示した図と、検査シーケンスの一例のフローチャートを示した図

以下、図面を参照しながら各実施例を説明する。

（実施例１）
図１は、本実施例の撮像装置の構成を示した図である。画素部１００には、複数の画素１０が行列状に配されている。垂直走査部５０は、画素部１００の画素１０を行ごとに走査する。

複数の画素１０の各々は、垂直走査部５０の走査に従って、各列の垂直信号線１０１に、入射光に基づく光電変換信号を出力する。比較器１０２は、光電変換信号と、ランプ発生器１０３から出力されるランプ信号とを比較した結果を示す比較結果信号を、メモリ部１０４に出力する。ランプ信号とは、時間に依存して電位が変化する信号である。各列のメモリ部１０４は、６ビットのデジタル信号を保持するための６つのビットメモリと、１つの冗長ビットメモリとを有している。冗長ビットメモリは、メモリ部１０４が有する複数のビットメモリの一部のビットメモリである。また、冗長ビットメモリは、カウント信号の所定のビットの信号を保持するビットメモリである。本実施例の撮像装置のＡＤ変換部は、比較器１０２、メモリ部１０４である。つまり、複数のＡＤ変換部の各々は、画素１０が配された列に対応して設けられている。保持部１０５は複数のメモリ部１０４を含む。

計測カウンタ１０６には、不図示のタイミングジェネレータからクロックが入力されている。計測カウンタ１０６は、クロックをカウントした信号であって、６ビットのカウント信号を生成する。カウント信号は、計測カウンタ１０６から、第１の切替部１０７を経由して複数のメモリ部１０４に共通に供給される。第１の切替部１０７は、デジタル信号であるカウント信号のうちの第１のビットの信号を保持させるビットメモリの、複数のビットメモリの中からの選択を、複数のＡＤ変換部の各々のメモリ部１０４で共通に行う選択部である。また、本実施例の選択部は、さらに切替制御部１０８を含む。

第１の切替部１０７は、切替制御部１０８から出力される信号ｓｅｌ１によって制御される。

計測カウンタ１０６は、ランプ発生器１０３がランプ信号の時間に依存した電位の変化を開始させるのと同期して、クロックの計数を開始する。また、計測カウンタ１０６は、この計数によって得られたカウント信号を第１の切替部１０７に出力する。比較器１０２は、ランプ信号の電位と、光電変換信号の電位との大小関係が変化すると、比較結果信号の信号値を変化させる。各列のメモリ部１０４は、比較結果信号の信号値が変化したタイミングに、第１の切替部１０７から出力されるカウント信号を保持する。その後、ランプ発生器１０３はランプ信号の時間に依存した電位の変化を終了する。また、計測カウンタ１０６は、クロックの計数を終了する。これにより、各列のメモリ部１０４は、光電変換信号の電位に基づくカウント信号が保持される。この各列のメモリ部１０４が保持したカウント信号が、光電変換信号をＡＤ変換して得られたデジタル信号である。

水平走査部１０９は、各列のメモリ部１０４を順次走査する。この水平走査部１０９の走査によって、各列のメモリ部１０４からデジタル信号が順次、第２の切替部１１１に出力される。

第２の切替部１１１は、切替制御部１０８から出力される信号ｓｅｌ２によって制御される。第２の切替部１１１は、各列のメモリ部１０４から出力されるデジタル信号を処理した信号を撮像装置の外部に出力する出力部である。第２の切替部１１１は、メモリ部１０４が出力するカウント信号の複数ビットの並びを並び替える動作を行う。

図２（ａ）、図２（ｂ）、図２（ｃ）はそれぞれ、計測カウンタ１０６、第１の切替部１０７の構成と動作を合わせて示した図である。

図２（ａ）は、保持部１０５の複数列のメモリ部１０４に不良が無い場合の動作を示している。図２（ｂ）は、保持部１０５の複数列のメモリ部１０４の中で、少なくとも１つのメモリ部１０４の［３］のビットの信号を保持するビットメモリに不良がある場合の動作を示している。図２（ａ）を参照しながら、計測カウンタ１０６、第１の切替部１０７の構成と動作について説明する。

計測カウンタ１０６は、データ線Ａ０〜Ａ５のそれぞれに順に、カウント信号の［０］〜［５］の６ビットの信号を出力する。カウント信号の［０］〜［５］ビットは、この順に、下位ビットから上位ビットに配列している。第１の切替部１０７は、選択回路１１０−１〜１１０−５を有する。選択回路１１０−１〜１１０−５のそれぞれには、切替制御部１０８から信号ｓｅｌ１が入力される。選択回路１１０−１〜１１０−５は、信号ｓｅｌ１の信号値に基づいて、それぞれ順に、データ線Ｂ０〜Ｂ５にカウント信号を出力する。データ線Ｂ０〜Ｂ５のそれぞれは、各列のメモリ部１０４が有する６つのビットメモリの各々に接続されている。また、データ線ＢＤは、複数列のメモリ部１０４の各々が有する冗長ビットメモリに接続されている。データ線Ｂ０〜Ｂ５、データ線ＢＤは複数のメモリ部１０４に対して共通に接続されている。

図２（ａ）では、信号ｓｅｌ１の信号値は、選択回路１１０−５から選択回路１１０−１の順に（０００００）となっている。図２（ａ）では、選択回路１１０−１〜１１０−５のそれぞれに対し、信号ｓｅｌ１の信号値に応じて選択されるデータ線を０、１の符号を付して表している。例えば、選択回路１１０−１は、０の値の信号ｓｅｌ１が入力されると、データ線Ａ１の信号を、データ線Ｂ１に出力する。一方、選択回路１１０−１は、１の値の信号ｓｅｌ１が入力されると、データ線Ａ０の信号を、データ線Ｂ１に出力する。よって、信号ｓｅｌ１の信号値が選択回路１１０−５から選択回路１１０−１の順に（０００００）の場合、データ線Ｂ０〜Ｂ５のそれぞれには順に、第１の切替部１０７からカウント信号の［０］〜［５］ビットの信号が出力される。また、第１の切替部１０７からデータ線ＢＤには、カウント信号の［５］ビットの信号が出力される。

図２（ａ）は第１の動作を示している。第１の動作は、第１のビットである［４］ビットの信号を、複数のビットメモリのうちの第１のビットメモリであるデータ線Ｂ４に接続されたビットメモリに保持させる。そして、第１のビットの１ビット上位である［５］ビットの信号を、複数のビットメモリのうちの第２のビットメモリであるデータ線Ｂ５に接続されたビットメモリに保持させる。

次に、図２（ｂ）を参照しながら、計測カウンタ１０６、第１の切替部１０７の構成と動作について説明する。図２（ｂ）の構成は、図２（ａ）と同一である。

図２（ｂ）は、保持部１０５の少なくとも１つのメモリ部１０４のうち、１つのビットメモリに不良があった場合の動作を示している。ここでは、データ線Ｂ３に接続されたビットメモリが不良であるものとする。不良の検出は、予め、メモリ部１０４が出力する信号を検査することによって行われる。切替制御部１０８は、信号ｓｅｌ１の信号値を選択回路１１０−５から選択回路１１０−１の順に（１１０００）とする。これにより、各列のメモリ部１０４の、そして、データ線Ｂ４にはデータ線Ｂ３と同じカウント信号の［３］ビットの信号が出力され、データ線Ｂ５にはカウント信号の［４］ビットの信号が出力される。データ線ＢＤにはカウント信号の［５］ビットの信号が出力される。つまり、図２（ａ）の動作に対し、図２（ｂ）の動作では、［３］ビット以上のビットの信号の出力先が、１ビットずつ上位にシフトされる。これにより、各列のメモリ部１０４のビットメモリには、カウント信号の［０］〜［４］ビットの信号が保持され、冗長ビットメモリには、カウント信号の［５］ビットの信号が保持される。これにより、データ線Ｂ３に接続されたビットメモリに不良があった場合でも、各列のメモリ部１０４に、カウント信号の［０］〜［５］ビットの信号が保持される。

図２（ｂ）は第２の動作を示している。第２の動作は、第１のビットである［４］ビットの信号を、複数のビットメモリのうちの第２のビットメモリであるデータ線Ｂ５に接続されたビットメモリに保持させる動作である。また、本実施例では、第２の動作としてさらに、第１のビットである［４］ビットの信号の１ビット上位の［５］ビットの信号を、データ線ＢＤに接続された冗長ビットメモリに保持させる。

次に、図２（ｃ）を参照しながら、第２の切替部１１１の構成と動作を説明する。図２（ｃ）の第２の切替部１１１の動作は、第１の切替部１０７が図２（ｂ）に示した動作を行った場合を示している。

第２の切替部１１１は、選択回路１２０−１〜１２０−６を有する。図２（ｃ）では、選択回路１２０−１〜１２０−６のそれぞれについて、切替制御部１０８から出力される信号ｓｅｌ２の信号値に基づいて選択されるデータ線を０、１の符号を付して表している。

各列のメモリ部１０４は、データ線Ｂ０に接続されたビットメモリは、データ線Ｍ０に接続されている。以下、同様に、データ線Ｂ１〜Ｂ５に接続されたメモリは、表記の順に、データ線Ｍ１〜Ｍ５に接続されている。データ線ＢＤに接続された冗長ビットメモリは、データ線Ｂ６に接続されている。

各列のメモリ部１０４から水平走査部１０９の走査に応じて、第２の切替部１１１に、データ線Ｍ０〜Ｍ２，データ線Ｍ４〜Ｍ６のそれぞれを介して、カウント信号の［０］〜［５］ビットの信号が出力される。データ線Ｍ３に接続されたビットメモリはカウント信号を保持していない。このため、データ線Ｍ３には、メモリ部１０４からカウント信号が出力されない。

切替制御部１０８は、信号ｓｅｌ２の信号値を、選択回路１２０−１〜選択回路１２０−６の順に（０００１１１）としている。これにより、データ線Ｃ０〜Ｃ５のそれぞれに出力される信号は順に、カウント信号の［０］〜［５］ビットの信号となる。また、データ線Ｃ６に出力される信号は、カウント信号の［５］ビットの信号となる。尚、不図示であるが、第１の切替部１０７が図２（ａ）の動作を行う場合には、切替制御部１０８は、信号ｓｅｌ２の信号値を、選択回路１２０−１〜選択回路１２０−６の順に（００００００）とする。これにより、第２の切替部１１１がデータ線Ｃ０〜Ｃ６のそれぞれに出力するカウント信号のビットは、図２（ｃ）に示したものと同一となる。これにより、第２の切替部１１１がデータ線Ｃ０〜Ｃ６のそれぞれに出力するカウント信号のビット番号は、第１の切替部１０７が図２（ａ）、図２（ｂ）のどちらで動作しても、同一とすることができる。これにより、撮像装置の外部の回路は、メモリ部１０４の不良の有無に応じた動作の切替を不要とすることができる。

また、本実施例の撮像装置は、第１の切替部１０７を有することで、第２の切替部１１１からカウント信号が出力される、撮像装置の外部の回路は、メモリ部１０４の不良が存在しても、ビットが欠損せずに、カウント信号を保持することができる。

このように、本実施例の撮像装置は、第１の切替部１０７が、メモリ部１０４のビットメモリの不良に応じて、データ線Ｂ０〜Ｂ５に出力するカウント信号のビットを変更することができる。第１の切替部１０７は、複数のメモリ部１０４に対して共通して、カウント信号のビットを変更する。これにより、複数のＡＤ変換部の各々のメモリ部１０４に切替部を設ける場合に比して回路面積を低減することができる。また、メモリ部１０４に不良が生じていても、第１の切替部１０７が、データ線Ｂ０〜Ｂ５に出力するカウント信号のビットを変更することによって、メモリ部１０４にカウント信号を保持させることができる。

よって、本実施例の撮像装置は、複数のＡＤ変換部の回路規模の増大を低減しながら、ＡＤ変換部の不良による画質の低下を低減する技術を提供することができる。

尚、本実施例では、データ線Ｂ３に接続されたビットメモリに不良がある場合を説明したが、データ線Ｂ０〜Ｂ５に接続されたビットメモリのいずれか１つに不良が生じた場合に、適応することができる。

また、本実施例では、データ線ＢＤが、カウント信号の［５］ビットの信号を伝送するように設けられていたが、それには限定されない。次に、本実施例の他の撮像装置を説明する。

図３（ａ）は他の撮像装置の第１の切替部１０７と計測カウンタ１０６の構成を示した図である。図２（ａ）と同じ機能を有する部材については、図３（ａ）においても、図２（ａ）で付した符号と同じ符号を付している。図２（ａ）では、各列のメモリ部１０４の冗長ビットメモリは、最上位ビットである［５］ビットの信号を保持していた。図３（ａ）は、各列のメモリ部１０４の冗長ビットメモリが最下位ビットの［０］ビットの信号を保持する例である。

図３（ａ）は、ビットメモリに不良が無い場合の動作を示している。信号ｓｅｌ１の信号値は、選択回路１１０−５から選択回路１１０−１の順に、（０００００）である。

図３（ａ）は第１の動作を示している。ここで言う第１の動作は、第１のビットである［１］ビットの信号を、複数のビットメモリのうちの第１のビットメモリであるデータ線Ｂ１に接続されたビットメモリに保持させる。そして、第１のビットの１ビット下位である［０］ビットの信号を、複数のビットメモリのうちの第２のビットメモリであるデータ線Ｂ０に接続されたビットメモリに保持させる。

図３（ｂ）は、図３（ａ）に示した第１の切替部１０７と計測カウンタ１０６の構成で、データ線Ｂ２に接続されたビットメモリに不良があった場合の動作を示している。切替制御部１０８は、信号ｓｅｌ１の信号値を、選択回路１１０−５から選択回路１１０−１の順に、（０００１１）としている。これにより、データ線Ｂ０、データ線Ｂ１には、カウント信号の［１］ビットと［２］ビットの信号がそれぞれ出力される。また、データ線Ｂ３〜Ｂ５のそれぞれにはカウント信号の［３］〜［５］ビットの信号がそれぞれ出力される。データ線ＢＤには、カウント信号の［０］ビットの信号が出力される。つまり、図３（ａ）の動作に対し、図３（ｂ）の動作では、［２］ビット以下のビットの信号が、１ビットずつ下位にシフトされる。

図３（ｂ）は第２の動作を示している。ここで言う第２の動作は、第１のビットである［１］ビットの信号を、複数のビットメモリのうちの第２のビットメモリであるデータ線Ｂ０に接続されたビットメモリに保持させる動作である。また、本実施例では、第２の動作としてさらに、第１のビットである［１］ビットの信号の１ビット下位の［０］ビットの信号を、データ線ＢＤに接続された冗長ビットメモリに保持させる。

図３（ｃ）は、第２の切替部１１１の構成を示している。図２（ｃ）と同じ機能を有する部材については、図３（ｃ）においても、図２（ｃ）で付した符号と同じ符号を付している。

切替制御部１０８は、信号ｓｅｌ２の信号値を選択回路１２０−１〜１２０−６の順に（１１１０００）としている。一方、第１の切替部１０７が図３（ａ）の動作を行う場合には、切替制御部１０８は、信号ｓｅｌ２の信号値を選択回路１２０−１〜１２０−６の順に（００００００）とする。

これにより、データ線Ｃ０〜Ｃ６に出力されるビット番号は、第１の切替部１０７が図３（ａ）、図３（ｂ）のどちらで動作しても同一となる。

このように、各列のメモリ部１０４の冗長ビットメモリが、カウント信号の最上位ビットを保持する場合でも、最下位ビットを保持する場合でも、好適に実施することができる。また、各列のメモリ部１０４の冗長ビットメモリは、カウント信号の最上位ビットあるいは最下位ビットの信号を保持する必要はなく、カウント信号のうちの１ビットの信号を保持すればよい。

また、本実施例では、１列の画素１０に対して１つのＡＤ変換部が設けられていたが、他の配置であっても良い。例えば、２列の画素１０が１つのＡＤ変換部を共有するように配置されていても良いし、１列の画素１０に対して２つのＡＤ変換部が設けられていても良い。

尚、本実施例では、図２（ａ）、図３（ａ）のように、メモリ部１０４のビットメモリに不良が無い場合においても、第１の切替部１０７がデータ線ＢＤにカウント信号を出力していた。他の例として、メモリ部１０４のビットメモリに不良が無い場合に、第１の切替部１０７がデータ線ＢＤにカウント信号を出力しないようにしても良い。

尚、本実施例ではカウント信号が６ビットの信号であったが、カウント信号は２ビット以上の信号であれば良い。

（実施例２）
本実施例の撮像装置について、実施例１と異なる点を中心に説明する。

本実施例の撮像装置の構成は、図１と同じである。ただし、各列のメモリ部１０４の有する冗長ビットメモリは、本実施例では２つである。

図４（ａ）は、本実施例の第１の切替部１０７の構成である。図２（ａ）と同じ機能を有する部材については、図４（ａ）においても、図２（ａ）で付した符号と同じ符号を付している。本実施例の第１の切替部１０７は、選択回路１１１０−１〜１１１０−５を有する１段目の選択段１１２と、選択回路１１１１−１〜１１１１−６の２段目の選択段１１３とを有する。切替制御部１０８が出力する信号ｓｅｌ１は、１１ビットの信号である。

計測カウンタ１０６は、６ビットのカウント信号をデータ線Ａ０〜Ａ５のそれぞれに出力する。１段目の選択段１１２、２段目の選択段１１３はそれぞれ、信号ｓｅｌ１の信号値に応じて、データ線Ｂ０〜Ｂ５、データ線ＢＤ１、データ線ＢＤ２に、カウント信号の各ビットの信号を出力する。図４（ａ）のように、信号ｓｅｌ１の各選択回路に入力される信号の全てが０である場合には、データ線Ｂ０〜Ｂ５には順に、カウント信号の［０］〜［５］ビットの信号が出力される。また、データ線ＢＤ１、データ線ＢＤ２には、共にカウント信号の［５］ビットの信号が出力される。

図４（ａ）は第１の動作を示している。ここで言う第１の動作とは、第１のビットの信号である［４］ビットの信号を、第１のビットメモリであるデータ線Ｂ４に接続されたビットメモリに保持させる。そして、第１のビットに対して１ビット上位の第２のビットである［５］ビットの信号を、データ線Ｂ５に接続されたビットメモリに保持させる動作である。

次に、図４（ｂ）を参照しながら、第１の切替部１０７の動作を説明する。図４（ｂ）は、複数のメモリ部１０４で、データ線Ｂ３、データ線Ｂ５に接続されるビットメモリに不良が検出された場合の動作である。データ線Ｂ３、データ線Ｂ５に接続されるビットメモリに不良が検出された場合とは、例えば、あるメモリ部１０４ではデータ線Ｂ３に接続されたビットメモリが不良であり、他のメモリ部１０４ではデータ線Ｂ５に接続されたビットメモリが不良である場合である。また、他の例として、１つのメモリ部１０４において、データ線Ｂ３に接続されたビットメモリとデータ線Ｂ５に接続されたビットメモリとの両方に不良があった場合でも適用できる。

図４（ｂ）は第２の動作を示している。ここで言う第２の動作は、第１のビットの信号である［４］ビットの信号をデータ線ＢＤ１に接続された冗長ビットメモリに保持させ、第２のビットの信号である［５］ビットの信号を、データ線ＢＤ２に接続された冗長ビットメモリに保持させる動作である。

切替制御部１０８は、信号ｓｅｌ１のうち、選択回路１１１１−６、選択回路１１１０−５、選択回路１１１０−４に出力するビットの信号値を１とし、他の選択回路に出力されるビットの信号値を０とする。これにより、データ線Ｂ０〜Ｂ２のそれぞれには、カウント信号の［０］〜［２］ビットの信号が出力される。また、データ線Ｂ４には、カウント信号の［３］ビットの信号が出力される。データ線ＢＤ１、データ線ＢＤ２にはそれぞれカウント信号の［４］、［５］ビットの信号が出力される。

このように、本実施例の撮像装置では、互いに異なるメモリ部の各々のビットメモリに不良があった場合、すなわち互いに異なるデータ線に接続された複数のビットメモリに不良があった場合にも、カウント信号を、各列のメモリ部１０４に保持させることができる。

図５は、本実施例の第２の切替部１１１の構成と動作を示した図である。図２（ｃ）と同じ機能を有する部材については、図５においても、図２（ｃ）で付した符号と同じ符号を付している。図５では、第１の切替部１０７が図４（ｂ）の動作を行った場合の動作を示している。第２の切替部１１１は、選択回路１２００−１〜１２００−７を有する１段目の選択段１１４と、選択回路１２１０−１〜１２１０−６を有する２段目の選択段１１５とを有する。切替制御部１０８が出力する信号ｓｅｌ２は、１３ビットの信号である。切替制御部１０８は、信号ｓｅｌ２を、選択回路１２００−６、選択回路１２００−７、選択回路１２１０−４、選択回路１２１０−５、選択回路１２１０−６に出力するビットの信号値を１とし、他の選択回路に出力するビットの信号値を０とする。不図示であるが、第１の切替部１０７が図４（ａ）の動作を行う場合には、切替制御部１０８は、信号ｓｅｌ２の全てのビットの信号値を０とする。これにより、第１の切替部１０７が図４（ａ）、図４（ｂ）のどちらで動作する場合においても、データ線Ｃ０〜Ｃ５に出力されるカウント信号のビット番号を同じとすることができる。これにより、本実施例の撮像装置は、実施例１で述べた効果と同じ効果を得ることができる。さらに本実施例の撮像装置は、複数のメモリ部１０４で複数のビットメモリに不良が検出された場合にも、ビットが欠損せずに、各列のメモリ部１０４にカウント信号を保持させることができる。

尚、本実施例では、冗長ビットメモリが［５］ビットの信号を保持する例を示したが、カウント信号の他のビットを保持するようにしても良い。

例えば、冗長ビットメモリが［０］ビットの信号を保持する例を説明する。

図６（ａ）では、第１の切替部１０７が、データ線ＢＤ１、データ線ＢＤ２に［０］ビットの信号を出力する動作を示している。

図６（ａ）は第１の動作を示している。ここで言う第１の動作とは、第１のビットの信号である［０］ビットの信号を、第１のビットメモリであるデータ線Ｂ０に接続されたビットメモリに保持させる。そして、第１のビットに対して１ビット上位の第２のビットである［１］ビットの信号を、データ線Ｂ１に接続されたビットメモリに保持させる動作である。

図６（ｂ）では、データ線Ｂ１、データ線Ｂ３に接続されるビットメモリに不良が検出された場合の動作を示している。切替制御部１０８は、選択回路１１１１−４、１１１１−３、１１１１−２、１１１１−１、１１１０−２、１１１０−１に出力する信号ｓｅｌ１の各ビットの信号値を１とし、他の選択回路に出力する信号ｓｅｌ１の各ビットの信号値を０とする。これにより、第１の切替部１０７は、データ線ＢＤ２に［０］ビットの信号を出力し、データ線ＢＤ１に［１］ビットの信号を出力する。また、第１の切替部１０７は、データ線Ｂ０に［２］ビットの信号を出力し、データ線Ｂ２に、［３］ビットの信号を出力する。また、第１の切替部１０７は、データ線Ｂ４に［４］ビットの信号を出力し、データ線Ｂ５に［５］ビットの信号を出力する。

図６（ｂ）は第２の動作を示している。ここで言う第２の動作は、第１のビットの信号である［０］ビットの信号をデータ線ＢＤ２に接続された冗長ビットメモリに保持させ、第２のビットの信号である［１］ビットの信号を、データ線ＢＤ１に接続された冗長ビットメモリに保持させる動作である。

図７は、第１の切替部１０７が図６（ｂ）の動作を行う場合の第２の切替部１１１の動作を示した図である。切替制御部１０８は、信号ｓｅｌ２について、選択回路１２００−１、１２００−２、１２００−３、１２００−４、１２００−５、１２１０−１、１２１０−２、１２１０−３に出力する信号ｓｅｌ２の各ビットの信号値を１とし、他の選択回路に出力するビットの信号値を０とする。一方、第１の切替部１０７が、図６（ａ）に示した動作を行う場合は、切替制御部１０８は信号ｓｅｌ２の全てのビットの信号値を０とする。これにより、第１の切替部１０７が図６（ａ）、図６（ｂ）のどちらで動作した場合においても、データ線Ｃ０〜Ｃ５に出力されるカウント信号のビット番号は同じとすることができる。これにより、図６（ａ）、図６（ｂ）、図７の構成及び動作を行う撮像装置であっても、図４（ａ）、図４（ｂ）、図５の構成及び動作を行う撮像装置と同じ効果を得ることができる。

（実施例３）
本実施例の撮像装置について、実施例１と異なる点を中心に説明する。

本実施例の撮像装置の構成は、図１に示した撮像装置の構成と同じである。ただし、各列のメモリ部１０４は、冗長ビットメモリを有さない。本実施例の撮像装置は、最下位ビットとは別のビットの信号を保持するビットメモリに不良が検出された場合、最下位ビット以外のビットの信号を各列のメモリ部１０４に保持させる。これは、例えば最下位ビットの信号値が、撮像装置が出力する信号を用いて形成される画像の質に影響を及ぼしにくい場合に、特に有効な動作である。このような場合として、例えば高輝度の被写体を撮影するシーンが挙げられる。

図８（ａ）は、本実施例の計測カウンタ１０６と、第１の切替部１０７の構成と動作を示した図である。図２（ａ）と同じ機能を有する部材については、図８（ａ）においても、図２（ａ）で付した符号と同じ符号を付している。本実施例の第１の切替部１０７は、各々が選択回路を有する選択段１１６、選択段１１７、選択段１１８を有する。選択段１１６の選択回路には共通の信号ｓｅｌ１が入力される。選択段１１７、選択段１１８についても選択段１１６と同じく、それぞれの選択回路には共通の信号ｓｅｌ１が入力される。

本実施例の信号ｓｅｌ１は３ビットの信号である。図８（ａ）に示した動作では、切替制御部１０８は信号ｓｅｌ１の各ビットの信号値を全て０としている。第１の切替部１０７はデータ線Ｂ０〜Ｂ５のそれぞれに順に［０］〜［５］ビットの信号を出力する。

図８（ｂ）は、メモリ部１０４において、データ線Ｂ５に接続されたビットメモリに不良が検出された場合の動作である。切替制御部１０８は、選択段１１６、選択段１１８に出力する信号ｓｅｌ１の各ビットの信号値を１とし、選択段１１７に出力する信号ｓｅｌ１のビットの信号値を０とする。これにより、データ線Ｂ０〜Ｂ４のそれぞれには順に、［１］〜［５］ビットの信号が出力される。データ線Ｂ５にはカウント信号は出力されない。

図９は、第２の切替部１１１の構成と動作を示した図である。第２の切替部１１１は、各々が選択回路を有する選択段１４０、選択段１４１、選択段１４２を有する。選択段１４０、選択段１４１、選択段１４２には信号ｓｅｌ２が入力される。選択段１４０の選択回路には、共通の信号ｓｅｌ２が入力される。選択段１４１、選択段１４２についても、それぞれの選択回路に共通の信号ｓｅｌ２が入力される。

本実施例の信号ｓｅｌ２は３ビットの信号である。図９に示した第２の切替部１１１の動作では、切替制御部１０８が選択段１４０と選択段１４２に出力する信号ｓｅｌ２のビットの信号値を１とし、選択段１４１に出力する信号ｓｅｌ２のビットの信号値を０としている。これにより、データ線Ｃ０にはカウント信号は出力されず、データ線Ｃ１〜Ｃ５のそれぞれに順に［１］〜［５］ビットの信号が出力される。

不図示であるが、第１の切替部１０７が図８（ａ）の動作を行う場合には、切替制御部１０８は信号ｓｅｌ２の各ビットの信号値を全て０とする。これにより、データ線Ｃ０〜Ｃ５のそれぞれに順に、［０］〜［５］ビットの信号が出力される。従って、第１の切替部１０７が図８（ａ）、図８（ｂ）のどちらで動作しても、データ線Ｃ０を除く、データ線Ｃ１〜Ｃ５のそれぞれに出力されるカウント信号のビット番号を同じとすることができる。

本実施例の撮像装置では、メモリ部１０４が冗長ビットメモリを有さない場合において、複数のＡＤ変換部の回路規模の増大を低減しながら、ＡＤ変換部の不良による画質の低下を低減できる。本実施例の撮像装置は、回路面積の縮小化が求められ、メモリ部１０４に冗長ビットメモリを設けることができない構成において、特に有効である。

本実施例では、メモリ部１０４のビットメモリに不良が検出された場合に、最下位ビットである［０］ビットの信号を第１の切替部１０７が出力しない例を説明したが、最上位ビットの信号を出力しないようにしても良い。この場合、低輝度の被写体の撮影に特に有効である。また、第１の切替部１０７が最下位ビット、最上位ビット以外のビットの信号を出力しないようにしても良い。

尚、本実施例の、第１の切替部１０７がカウント信号のうちの１ビットの信号を出力しない概念を実施例１の撮像装置に適用しても良い。例えば、第１の切替部１０７が［０］ビットの信号を出力せず、さらに、冗長ビットメモリを用いて、カウント信号を保持させるようにしても良い。この場合には、実施例１の撮像装置は、２ビットのビットメモリの不良に対しても、複数のＡＤ変換部の回路規模の増大を低減しながら、ＡＤ変換部の不良による画質の低下を低減できる。

（実施例４）
本実施例の撮像装置について、実施例１と異なる点を中心に説明する。

図１０は、本実施例の撮像装置の構成を示した図である。図１と同じ機能を有する部材については、図１０においても図１で付した符号と同じ符号を付している。

本実施例の撮像装置は、各列に計測カウンタ１０６０が設けられている。各列の計測カウンタ１０６０は、比較器１０２が出力する比較結果信号の信号値が変化したタイミングで、クロックのカウントを停止するとともに、この時点のカウント信号を保持する。このカウント信号は、光電変換信号に基づくデジタル信号である。メモリ部１０４は計測カウンタ１０６０が保持したカウント信号を保持する。切替制御部１０８０は、各列の計測カウンタ１０６０に信号ｓｅｌ３を出力する。本実施例の各列のＡＤ変換部の各々は、計測カウンタ１０６０を有する。

図１１（ａ）は、計測カウンタ１０６０の構成と動作を示した図である。計測カウンタ１０６０は、６つのフリップフロップ回路１２２と、５つの選択回路１１５０を有している。フリップフロップ回路１２２が出力する反転出力を次段のフリップフロップ回路１２２のクロックとして用いる非同期式のカウンタである。計測カウンタ１０６０は５ビットのカウント信号を生成する。選択回路１１５０は、クロックとフリップフロップ回路１２２の出力のいずれか一方を次段のフリップフロップ回路１２２に出力する。各フリップフロップ回路１２２は、データ線Ｅ０〜Ｅ５を介して、対応するメモリ部１０４のビットメモリと冗長ビットメモリとに接続されている。切替制御部１０８０は信号ｓｅｌ３の各ビットの信号値を全て０としている。これにより、各フリップフロップ回路１２２は、データ線Ｅ０〜Ｅ４の各々に順位、［０］〜［４］ビットの信号を出力する。冗長ビットメモリには、［４］ビットの信号を分周した信号が入力される。他の例として、データ線Ｅ５に接続されたフリップフロップ回路１２２の電源をオフとして、計測カウンタ１０６０の消費電力を低減しても良い。

図１１（ｂ）は、データ線Ｅ１に接続されたビットメモリに不良が検出された場合の動作を示している。切替制御部１０８０は、選択回路１１５０−２に出力する信号ｓｅｌ３のビットの信号値を１とし、他の選択回路１１５０に出力する信号ｓｅｌ３のビットの信号値を全て０とする。これにより、データ線Ｅ０には［０］ビットの信号が出力される。また、データ線Ｅ２〜Ｅ５にはそれぞれ順に、［１］〜［４］ビットの信号が出力される。

このように、本実施例においても、実施例１の撮像装置と同じ効果を得ることができる。

尚、本実施例の撮像装置は他の実施例と同じように、各列のメモリ部１０４から出力されるカウント信号のビットの並びを変更する第２の切替部をさらに設けても良い。

また、本実施例の撮像装置は、各列のメモリ部１０４が冗長ビットメモリを有する構成として説明したが、各列のメモリ部１０４が冗長ビットメモリを有さない構成としても良い。この場合には、図１２（ａ）のように、図１１（ａ）に対して、データ線Ｅ５およびデータ線Ｅ５にカウント信号を出力するフリップフロップ回路１２２を省略した構成とする。また、選択回路１１６０−１には、データ線Ｅ４にカウント信号を出力するフリップフロップ回路１２２の反転出力が入力される構成とする。

図１２（ｂ）は、データ線Ｅ２に接続されたビットメモリに不良が検出された場合の動作を示している。切替制御部１０８０は、選択回路１１６０−３に出力する信号ｓｅｌ３のビットの信号値を１とし、他のビットの信号値を全て０とする。これにより、データ線Ｅ０には［３］ビットの信号が出力され、データ線Ｅ１には［４］ビットの信号が出力される。また、データ線Ｅ３には［１］ビットの信号が出力され、データ線Ｅ４には［２］ビットの信号が出力される。よって、実施例３の撮像装置と同じく、最下位ビットである［０］ビット以外のカウント信号がメモリ部１０４に出力される。

尚、図１１では、最下位ビット以外のカウント信号がメモリ部１０４に出力される例を示したが、メモリ部１０４に出力されないビットを他のビットとしても良い。

（実施例５）
本実施例の撮像装置について、実施例１と異なる点を中心に述べる。本実施例の撮像装置は、複数の保持部を有する。そして本実施例の撮像装置は、各列の複数の保持部で、カウント信号の異なるビットを保持するビットメモリに不良が検出された場合においても、ＡＤ変換部の回路規模の増大を抑制しながら、ＡＤ変換精度の低減することができる構成を有する。

図１３は、本実施例の撮像装置の構成を示した図である。図１で示した部材と同じ機能を有する部材については、図１で付した符号と同じ符号を図１３でも付している。

本実施例の撮像装置は、各画素１０から画素信号が出力される。１列目の画素１０からは画素信号１が出力される。以下、同様に２〜４列目の画素１０のそれぞれからは順に画素信号２〜４が出力される。

本実施例の撮像装置は、各列に保持部１２３、保持部１２４として、複数の保持部を有している。切替制御部１０８２は、第１の切替部１０７１に信号ｓｅｌ４を出力する。計測カウンタ１０６はカウント信号ｃｎｔを第１の切替部１０７１に出力する。第１の切替部１０７１は、切替制御部１０８２からの信号ｓｅｌ４の信号値に基づいて、カウント信号ｃｎｔの信号を処理した信号ｓｅｌｏｕｔを保持部１２３、保持部１２４に出力する。ランプ発生器１０３は、ランプ信号ｒｍｐを複数の比較器１０２に出力する。複数の比較器１０２の各々は、比較結果信号ｃｏｍｐ１〜ｃｏｍｐ４のそれぞれを、保持部１２３、保持部１２４の各々に出力する。

また、本実施例の撮像装置は選択制御部１２５を有する。選択制御部１２５は信号ｍｓｅｌａを保持部１２３に出力し、信号ｍｓｅｌｂを保持部１２４に出力する。選択制御部１２５が信号ｍｓｅｌａをアクティブとすることによって、保持部１２３のメモリ部１０４が、カウント信号の保持が可能となる。一方、選択制御部１２５が信号ｍｓｅｌｂをアクティブとすることによって、保持部１２４のメモリ部１０４がカウント信号の保持が可能となる。保持部１２３は、ノイズ信号をＡＤ変換して得られるカウント信号を保持する。保持部１２４は光電変換信号をＡＤ変換して得られるカウント信号を保持する。

図１４は、図１３に示した撮像装置の動作を示したタイミング図である。

図１４に示したｈｄは、水平同期信号である。時刻ｔ１からｔ７までが１水平期間である。画素信号１は比較器１０２に入力される画素１０からのアナログ信号である。図１４に示した各信号の表記は、図１３で示した信号の表記に対応している。また、図１４では、画素信号１を出力する１列の画素１０に関わる動作を示している。

時刻ｔ１に、切替制御部１０８２は、実施例１の撮像装置と同じように、信号ｓｅｌ４を、保持部１２３のビットメモリの不良に対応した信号値のＡとする。

また、時刻ｔ２に選択制御部１２５は、信号ｍｓｅｌａをアクティブとする。時刻ｔ２には垂直走査部５０の走査により、画素１０からノイズ信号が出力されている。

１列目の画素１０に対応して設けられた保持部１２３のメモリ部１０４であるメモリ部Ｍ１は、時刻ｔ３に比較結果信号ｃｏｍｐ１の信号値が変化したタイミングで、カウント信号である信号値ＡＡを保持する。信号値ＡＡのカウント信号は、ノイズ信号に基づくデジタル信号である。

その後、時刻ｔ４に、切替制御部１０８２は信号ｓｅｌ４を、保持部１２４のビットメモリの不良に対応した信号値のＢとする。本実施例では、信号値Ｂは、信号値Ａとは異なる値である。

時刻ｔ５に、選択制御部１２５は、信号ｍｓｅｌｂをアクティブとする。また、時刻ｔ５には垂直走査部５０の走査により、画素１０から光電変換信号が出力されている。

１列目の画素１０に対応して設けられた保持部１２４のメモリ部１０４であるメモリ部Ｍ５は、時刻ｔ６に比較結果信号ｃｏｍｐ１の信号値が変化したタイミングで、カウント信号である信号値ＢＢを保持する。信号値ＢＢのカウント信号は、光電変換信号に基づくデジタル信号である。

このように、信号ｓｅｌ４の信号値を切替ることによって、複数の保持部で、カウント信号の異なるビットを保持するビットメモリに不良が検出された場合においても、それぞれの保持部に対し、カウント信号を保持させることができる。

尚、本実施例の撮像装置は、実施例２〜４の撮像装置の構成および動作を組み合わせても良い。例えば、実施例２で述べたように、メモリ部１０４の各々が複数の冗長ビットメモリを有していても良い。また、実施例３で述べたように、メモリ部１０４の各々が冗長ビットメモリを有さない構成であっても良い。また、実施例４で述べたように、計測カウンタ１０６が各列に設けられている構成であっても良い。

尚、本実施例では、保持部１２３がノイズ信号に基づくデジタル信号を保持し、保持部１２４が光電変換信号に基づくデジタル信号を保持する例を説明したが、他の動作であっても良い。例えば、同一の光電変換信号に対し、ランプ信号の傾きを変えて２回ＡＤ変換する場合に、それぞれのランプ信号で生成するデジタル信号を、複数の保持部の各々に保持させても良い。また、１行目の画素１０の光電変換信号に基づくデジタル信号を保持部１２３が保持し、２行目の画素１０の光電変換信号に基づくデジタル信号を保持部１２４が保持するようにしても良い。

また水平走査部１０９が、メモリ部Ｍ１とメモリ部Ｍ５とを同時に選択するようにしても良い。この場合には、メモリ部Ｍ１の信号を出力するバスと、メモリ部Ｍ５の信号を出力するバスとをそれぞれ設ける。撮像装置は、メモリ部Ｍ１とメモリ部Ｍ５のそれぞれのデジタル信号が出力される処理回路を備える場合がある。この場合、処理回路は、メモリ部Ｍ１とメモリ部Ｍ５のそれぞれから出力されたデジタル信号の処理を、メモリ部Ｍ１とメモリ部Ｍ５とからデジタル信号が順次読み出される場合に比して、高速に行うことができる。

（実施例６）
本実施例の撮像装置について、実施例５と異なる点を中心に説明する。

図１５は、本実施例の撮像装置の構成を示した図である。図１３に示した部材と同じ機能を有する部材については、図１５においても図１３で付した符号と同じ符号を付している。

本実施例の撮像装置は、第１の切替部１０７２、切替制御部１０８３、パターン発生部１２６、検査制御部１２７、選択回路１２８、パターン比較部１２９、判定部１３０を有する。

検査制御部１２７が選択回路１２８に出力する信号によって、選択回路１２８は、保持部１２３、保持部１２４に出力する信号を、第１の切替部１０７２が出力するカウント信号と、パターン発生部１２６が出力する信号のいずれか一方とする。

本実施例の撮像装置の通常動作は、検査制御部１２７は選択回路１２８に、第１の切替部１０７２が出力する信号を保持部１２３、保持部１２４に出力させる。他の動作は、実施例５で図１４を参照しながら述べた動作と同じとすることができる。

次に、検査時の動作について述べる。検査時には、検査制御部１２７は選択回路１２８に、パターン発生部１２６が出力する信号を保持部１２３、１２４に出力させる。

パターン発生部１２６が出力する信号は、全てのビットの信号が０、あるいは１である複数ビットのデジタル信号である。ここでは、パターン発生部１２６が出力する信号が、全てのビットの信号値が１であるとして説明する。

保持部１２３、保持部１２４は、選択回路１２８を介してパターン発生部１２６から出力されたデジタル信号を保持する。その後、水平走査部１０９が水平走査することで、パターン比較部１２９に各列のメモリ部１０４からデジタル信号が出力される。パターン比較部１２９は、このデジタル信号と、パターン発生部１２６が出力した信号とを比較する。パターン比較部１２９が、１とは異なる信号値のビットを検出した場合には、判定部１３０は当該ビットを不良ビットと判定する。そして、判定部１３０は、切替制御部１０８３に、この不良ビットの判定情報を出力する。切替制御部１０８３は、この判定情報に基づいて、信号ｓｅｌ５の信号値を設定する。これにより、第１の切替部１０７２行う、計測カウンタ１０６から出力されるカウント信号のビットの切替が、不良ビットの判定結果に基づくものとなる。

次に、図面を参照しながら、検査のシーケンスの詳細を説明する。

図１６（ａ）は、実施例１において図２（ａ）、図２（ｂ）、図２（ｃ）を参照しながら説明した撮像装置のように、冗長ビットメモリがカウント信号の最上位ビットの信号を保持する場合の検査のシーケンスを示したフローチャートである。

まずステップＳ１００にて、検査シーケンスの開始として、水平走査部１０９の水平走査により、１つのメモリ部１０４からカウント信号がパターン比較部１２９に出力される。

次のステップＳ１０１にて、パターン比較部１２９は、変数ｉに冗長ビットメモリまで含めた最上位ビットＭＳＢのビットを代入する。図２（ａ）、図２（ｂ）、図２（ｃ）を参照しながら説明した撮像装置では、冗長ビットメモリから検査が開始される。

次のステップＳ１０２にて、パターン比較部１２９は、パターン発生部１２６が出力したパターン信号ｐａｔ［ｉ］が、メモリ部１０４が出力したカウント信号ｄｏｕｔ［ｉ］と一致するか比較する。ここで一致しない場合には、冗長ビットメモリの不良と判定され、ステップＳ１０７に進み、検査は終了となる。この場合には、冗長ビットメモリに不良が確認されたメモリ部１０４を不使用として撮像装置を使用するか、撮像装置を製造工程に戻してメモリ部１０４の不良を修理する。

一方、ステップＳ１０２で一致する判定が為された場合には、ステップＳ１０３に進み、変数ｉを１ビット下位の値にする。そして、ステップＳ１０４にて、再びパターン比較部１２９は、パターン発生部１２６が出力したパターン信号ｐａｔ［ｉ］が、メモリ部１０４が出力したカウント信号ｄｏｕｔ［ｉ］と一致するか比較する。ステップＳ１０４にてパターン比較部１２９が一致しない判定をした場合には、判定部１３０は、信号ｓｅｌ５の信号値を当該ビットメモリを使用しない値に設定する。その後、検査シーケンスはステップＳ１０７に進むため、検査シーケンスは終了する。一方、ステップＳ１０４にてパターン比較部１２９が一致する判定をした場合には、ステップＳ１０５に進む。

ステップＳ１０５にて、変数ｉが０ではない場合には、パターン比較部１２９は検査シーケンスをステップＳ１０３に戻す。一方、変数ｉが０の場合には、ステップＳ１０７に進み、検査シーケンスを終了する。

図１６（ｂ）は、図３（ａ）、図３（ｂ）、図３（ｃ）を参照しながら説明した撮像装置のように冗長ビットメモリがカウント信号の最下位ビットＬＳＢの信号を保持する場合の検査シーケンスである。

図１６（ａ）では、最初に検査される冗長ビットメモリが不良の時点で検査シーケンスは終了していたが、図１６（ｂ）では、冗長ビットメモリの検査は最後となる。これにより、図１６（ｂ）の検査シーケンスは、図１６（ａ）の検査シーケンスに対し、ステップＳ１０２にて一致しない判定がなされた場合には、ステップＳ１０６に進む点が異なっている。また、図１６（ｂ）の検査シーケンスでは、ステップＳ１０３によって、変数ｉが０となった場合、ステップＳ１０５を経由してステップＳ１０７に進み、検査シーケンスが終了する。ｉ＝０とは冗長ビットメモリであるため、ステップＳ１０５に進んでいる時点で、他のビットメモリに不良が検出されていないこととなる。従って、冗長ビットメモリの検査を行う必要が無い。これにより、図１６（ｂ）の検査シーケンスは冗長ビットメモリの検査をせずに検査シーケンスを終了する。

尚、図１６（ｂ）の検査シーケンスでは、冗長ビットメモリの検査を行わないこととしたが、必要に応じて、冗長ビットメモリの検査を行うようにしても良い。

このように、本実施例の撮像装置は、メモリ部１０４に入力した信号と、メモリ部１０４が実際に保持した信号とを比較した結果が、第１の切替部１０７２の動作に反映される。これにより、本実施例の撮像装置は、メモリ部１０４の不良によるＡＤ変換精度の低下を低減させることができる。

（実施例７）
実施例１〜６に述べた撮像装置を適用した撮像システムについて説明する。

図１７（ａ）は撮像システムの構成を示した図である、撮像装置１０００は、実施例１〜６で述べた撮像装置を用いることができる。撮像装置１０００には、光学系５００から光が入射する。信号処理部２００は、撮像装置が出力する信号を処理することで画像を生成する。ＣＰＵ３００は撮像システムの制御を行う。スイッチ部４００によって、撮像システムの動作モード、露光時間を変更すると、ＣＰＵ３００にスイッチ部４００から情報が入力される。ＣＰＵ３００は、スイッチ部４００から入力された情報に基づき、光学系５００、撮像装置１０００、信号処理部２００、映像表示部６００、画像記録部７００の動作を変更する。

図１７（ｂ）は、図１７（ａ）の撮像システムにおける検査シーケンスの実行のフローチャートである。ステップＳ２００にて、トリガ＝１となると、ステップＳ２０１として、実施例６で述べた検査シーケンスが実行される。例えば、撮像システムの電源の立ち上げ動作によってトリガが１となるようにしても良いし、ＣＰＵ３００内にタイマーを設け、一定時間が経過する都度、トリガが１となるようにしても良い。

上述の実施例は本発明の一例を説明したものである。本発明は上記の実施例に限定されるものではなく、発明の主旨を越えない範囲で適宜変形、組み合わせ等が可能である。

１０ 画素
１００ 画素部
１０２ 比較器
１０３ ランプ発生器
１０６ 計測カウンタ
１０７ 第１の切替部
１０８ 切替制御部
１１１ 第２の切替部

Claims (13)

1. 行列状に配され、各々が入射光に基づく光電変換信号を出力する複数の画素と、
   前記複数の画素の列に各々が対応して設けられ、各々が前記光電変換信号を複数ビットのデジタル信号に変換する複数のＡＤ変換部とを有する撮像装置であって、
   前記複数のＡＤ変換部の各々は、前記デジタル信号を保持するメモリ部を有し、
   前記メモリ部は、前記デジタル信号の各ビットの信号を、各々の１つのビットメモリが保持する複数のビットメモリを有し、
   さらに前記撮像装置は、
   前記デジタル信号のうちの所定のビットである第１のビットの信号を保持するビットメモリの、前記複数のビットメモリの中からの選択を、前記複数のＡＤ変換部の各々の前記メモリ部で共通に行う選択部を有することを特徴とする撮像装置。
2. 前記複数のＡＤ変換部の各々の前記メモリ部は、前記デジタル信号の所定のビットの信号を保持する冗長ビットメモリを前記複数のビットメモリの一部として有し、
   前記選択部は、前記第１のビットの信号を保持させるビットメモリとして、前記冗長ビットメモリと前記複数のビットメモリの他の一部のビットメモリのいずれか一方を選択することを特徴とする請求項１に記載の撮像装置。
3. 前記第１のビットは、最上位ビットよりも下位のビットであって、
   前記選択部は、
   前記第１のビットの信号を保持させるビットメモリとして、前記複数のビットメモリから第１のビットメモリを選択し、前記第１のビットの１ビット上位の信号を保持させるビットメモリとして、前記複数のビットメモリのうちの第２のビットメモリを選択する第１の動作と、
   前記第１のビットの信号を保持させるビットメモリとして、前記複数のビットメモリのうちの前記第２のビットメモリを選択する第２の動作との一方を、前記複数のＡＤ変換部の各々の前記メモリ部で共通に行うことを特徴とする請求項１に記載の撮像装置。
4. 前記第１のビットは、最下位ビットよりも下位のビットであって、
   前記選択部は、
   前記第１のビットの信号を保持させるビットメモリとして、前記複数のビットメモリのうちの第１のビットメモリを選択し、前記第１のビットの１ビット下位の信号を保持させるビットメモリとして、前記複数のビットメモリのうちの第２のビットメモリを選択する第１の動作と、
   前記第１のビットの信号を保持させるビットメモリとして、前記複数のビットメモリのうちの前記第２のビットメモリを選択する第２の動作との一方を、前記複数のＡＤ変換部の各々の前記メモリ部で共通に行うことを特徴とする請求項１に記載の撮像装置。
5. 前記複数のＡＤ変換部の各々の前記メモリ部は、前記デジタル信号の所定のビットの信号を保持する冗長ビットメモリを前記複数のビットメモリの一部として有し、
   前記第２の動作が、前記第１のビットの信号を、前記複数のビットメモリのうちの前記第２のビットメモリに保持させ、前記第１のビットの１ビット上位の信号を、前記冗長ビットメモリに保持させる動作であることを特徴とする請求項３に記載の撮像装置。
6. 前記複数のＡＤ変換部の各々の前記メモリ部は、前記デジタル信号の所定のビットの信号を保持する冗長ビットメモリを前記複数のビットメモリの一部として有し、
   前記第２の動作が、前記第１のビットの信号を、前記複数のビットメモリのうちの前記第２のビットメモリに保持させ、前記第１のビットの１ビット下位の信号を、前記冗長ビットメモリに保持させる動作であることを特徴とする請求項４に記載の撮像装置。
7. 前記複数のＡＤ変換部の各々の前記メモリ部は、前記複数のビットメモリの一部として第１の冗長ビットメモリと第２の冗長ビットメモリとを有し、
   前記選択部は、
   前記第１のビットの信号を保持させるビットメモリとして、前記複数のビットメモリのうちの第１のビットメモリを選択し、前記第１のビットとは別のビットである第２のビットの信号を保持させるビットメモリとして、前記複数のビットメモリのうちの第２のビットメモリを選択する第１の動作と、
   前記第１のビットの信号を保持させるビットメモリとして、前記第１の冗長ビットメモリを選択し、前記第２のビットの信号を保持させるビットメモリとして、前記第２の冗長ビットメモリを選択する第２の動作の一方を、前記複数のＡＤ変換部の各々の前記メモリ部で共通に行うことを特徴とする請求項１に記載の撮像装置。
8. 前記撮像装置はさらに出力部を有し、
   前記出力部は、前記第２の動作によって前記デジタル信号を保持した前記メモリ部が出力する前記デジタル信号の前記複数ビットの並びを、前記第１の動作によって前記デジタル信号を保持した場合に前記メモリ部が出力する前記デジタル信号の前記複数ビットの並びと一致するように並び替えることを特徴とする請求項３〜７のいずれか１項に記載の撮像装置。
9. 前記撮像装置はさらに、クロックを計数したカウント信号を前記複数のメモリ部に共通して供給する計測カウンタを有し、
   前記カウント信号は、前記計測カウンタから前記選択部を介して前記複数のメモリ部に供給されることを特徴とする請求項１〜８のいずれか１項に記載に撮像装置。
10. 前記複数のＡＤ変換部の各々は、クロックを計数したカウント信号を前記メモリ部に供給する計測カウンタをさらに有することを特徴とする請求項１〜８のいずれか１項に記載の撮像装置。
11. 請求項１〜１０のいずれか１項に記載の撮像装置と、前記撮像装置が出力する信号を処理することで画像を生成する信号処理部とを有することを特徴とする撮像システム。
12. 行列状に配され、各々が入射光に基づく光電変換信号を出力する複数の画素と、
    前記複数の画素の列に各々が対応して設けられ、各々が前記光電変換信号を複数ビットのデジタル信号に変換する複数のＡＤ変換部とを有し、
    前記複数のＡＤ変換部の各々が、前記デジタル信号を保持するメモリ部を有し、
    前記メモリ部が、前記デジタル信号の各ビットの信号を各々が保持する複数のビットメモリを有する撮像装置の駆動方法であって、
    前記デジタル信号のうちの第１のビットの信号を保持させるビットメモリの前記複数のビットメモリからの選択を、前記複数のＡＤ変換部の各々の前記メモリ部で共通に行うことを特徴とする撮像装置の駆動方法。
13. 行列状に配され、各々が入射光に基づく光電変換信号を出力する複数の画素と、
    前記複数の画素の列に各々が対応して設けられ、各々が前記光電変換信号を複数ビットのデジタル信号に変換する複数のＡＤ変換部とを有し、
    前記複数のＡＤ変換部の各々が、前記デジタル信号を保持するメモリ部を有し、
    前記メモリ部が、前記デジタル信号の各ビットの信号を各々が保持する複数のビットメモリを有する撮像装置の検査方法であって、
    前記複数のメモリ部の各々の前記複数のビットメモリに第１の信号を入力するステップと、
    前記複数のメモリ部の各々が出力する信号と、前記第１の信号とを比較することによって、前記複数のビットメモリにおいて不良のビットメモリの検出を行うステップと、
    前記検出の結果に基づいて、前記デジタル信号のうちの第１のビットの信号を保持させるビットメモリの前記複数のビットメモリからの選択を、前記複数のＡＤ変換部の各々の前記メモリ部で共通に行うステップとを有することを特徴とする撮像装置の検査方法。

Images