KR102105409B1

KR102105409B1 - 이종의 아날로그-디지털 컨버터를 포함하는 이미지 센서

Info

Publication number: KR102105409B1
Application number: KR1020130152425A
Authority: KR
Inventors: 이혁종; 김병조; 김세준
Original assignee: 삼성전자주식회사
Priority date: 2013-12-09
Filing date: 2013-12-09
Publication date: 2020-05-29
Also published as: US9537501B2; US20150162925A1; KR20150066856A

Abstract

본 발명의 실시 예에 따른 이미지 센서는, 액티브 픽셀 센서와 옵티컬 블랙 픽셀 센서를 포함하는 픽셀 센서 어레이, 상기 액티브 픽셀 센서로부터 제공되는 제 1 센싱 신호를 제 1 디지털 신호로 변환하는 제 1 아날로그-디지털 컨버터, 상기 옵티컬 블랙 픽셀 센서로부터 제공되는 제 2 센싱 신호를 제 2 디지털 신호로 변환하고, 상기 제 1 아날로그-디지털 컨버터와는 다른 잡음 특성을 갖는 제 2 아날로그-디지털 컨버터, 그리고 상기 제 1 디지털 신호와 상기 제 2 디지털 신호를 일시 저장하고 출력하는 출력 버퍼를 포함한다.

Description

이종의 아날로그-디지털 컨버터를 포함하는 이미지 센서{IMAGE SENSOR INCLUDING HETEROGENEOUS ANALOG TO DIGITAL CONVERTERS}

본 발명은 반도체 장치에 관한 것으로, 좀 더 구체적으로는 이종의 아날로그-디지털 컨버터를 포함하는 이미지 센서에 관한 것이다.

최근, 스마트폰, 테이블릿 PC, 디지털 카메라, MP3 플레이어, 전자책 등과 같은 모바일 기기의 이용이 폭발적으로 증가하고 있다. 그리고 대부분의 모바일 기기들에는 이미지를 촬영하기 위하여 적어도 하나의 이미지 센서(Image sensor)가 탑재되고 있다. 이미지 센서에는 전하 결합 소자(Charge Coupled Device; 이하 CCD)와 CMOS 이미지 센서(Complementary Metal-Oxide Semiconductor Image Sensor)가 대표적이다.

CCD 이미지 센서는 CMOS 이미지 센서에 비해 잡음(Noise)이 적고, 화질이 우수하다. 하지만, CMOS 이미지 센서는 구동 방식이 간편하고 다양한 스캐닝(Scanning) 방식으로 구현 가능하다. 또한, CMOS 이미지 센서는 신호 처리 회로를 단일 칩에 집적할 수 있어 제품의 소형화가 용이하고, CMOS 공정 기술을 호환하여 사용할 수 있어 제조 단가가 낮다. CMOS 이미지 센서는 전력 소모 또한 매우 낮아 모바일 기기에 용이하게 적용할 수 있다.

CMOS 이미지 센서에는 아날로그 신호로 감지되는 영상 신호를 디지털 신호로 변환하기 위한 아날로그-디지털 컨버터가 구비된다. 이미지 센서의 픽셀 어레이는 2차원 매트릭스 형태로 배치된 복수의 픽셀들을 구비하고, 각각의 픽셀은 빛 에너지로부터 영상 신호를 출력한다. 픽셀들 각각은 포토 다이오드를 통하여 입사된 빛의 양에 상응하는 광 전하를 축적(Integration)하고 축적된 광전하에 따라 아날로그 전류 형태의 픽셀 신호를 출력한다. 픽셀 신호는 아날로그-디지털 컨버터(이하, ADC)에 의해서 디지털 신호로 변환된다. 이에 따라 픽셀 어레이의 칼럼 라인의 수만큼의 ADC 회로가 필요하다.

CMOS 이미지 센서에서는 고화질의 이미지 신호를 생성하기 위하여 다양한 노이즈 필터링 기술을 사용하고 있다. 노이즈의 종류 중에서 수평 노이즈(Horizontal Noise: 이하, HN)는 특히 사람의 눈에 감지되기 쉬운 특성을 가지고 있다. 따라서, 수평 노이즈(HN)를 줄이기 위해서 다양한 연구가 활발히 진행되고 있다. 수평 노이즈(HN)는 CMOS 이미지 센서의 픽셀 어레이로부터 출력되는 아날로그 신호를 디지털 신호로 변환하는 과정에서 처리될 수 있다. 하지만, 랜덤 노이즈(Random Noise)에 기인한 수평 노이즈(HN)를 효과적으로 저감하기는 어려운 실정이다.

본 발명의 목적은 이미지 센서에서 발생하는 수평 노이즈를 효과적으로 줄이기 위한 아날로그-디지털 컨버터를 제공하는 데 있다.

상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 이미지 센서는, 액티브 픽셀 센서와 옵티컬 블랙 픽셀 센서를 포함하는 픽셀 센서 어레이, 상기 액티브 픽셀 센서로부터 제공되는 제 1 센싱 신호를 제 1 디지털 신호로 변환하는 제 1 아날로그-디지털 컨버터, 상기 옵티컬 블랙 픽셀 센서로부터 제공되는 제 2 센싱 신호를 제 2 디지털 신호로 변환하고, 상기 제 1 아날로그-디지털 컨버터와는 다른 잡음 특성을 갖는 제 2 아날로그-디지털 컨버터, 그리고 상기 제 1 디지털 신호와 상기 제 2 디지털 신호를 일시 저장하고 출력하는 출력 버퍼를 포함한다.

상기 목적을 달성하기 위한 본 발명의 다른 실시 예에 따른 이미지 센서는, 복수의 액티브 픽셀 센서들을 포함하는 픽셀 센서 어레이, 상기 액티브 픽셀 센서들로부터 출력되는 동일 라인의 센싱 신호들 각각을 디지털 신호들로 변환하는 아날로그-디지털 컨버터, 그리고 상기 디지털 신호들을 일시 저장하고 출력하는 출력 버퍼를 포함하되, 상기 아날로그-디지털 컨버터는 서로 다른 랜덤 잡음 특성을 가지는 이종의 아날로그-디지털 변환 회로들을 포함한다.

상기 목적을 달성하기 위한 본 발명의 또 다른 실시 예에 따른 이미지 센서는, 복수의 픽셀 센서들을 포함하는 픽셀 센서 어레이, 제 1 동작 모드 및 제 2 동작 모드 시, 상기 픽셀 센서 어레이의 출력 신호를 디지털 신호로 변환하여 출력하는 복수의 제 1 아날로그-디지털 컨버터, 그리고 상기 제 1 동작 모드 시, 상기 픽셀 어레이의 출력 신호를 디지털 신호로 변환하여 출력하고, 상기 제 2 동작 모드 시, 보상 입력 신호를 디지털 신호로 변환하여 출력하는 복수의 제 2 아날로그-디지털 컨버터를 포함한다.

이상과 같은 본 발명의 실시 예에 따르면, 이미지 센서에서 이종의 아날로그-디지털 컨버터를 형성하여 동일한 잡음 전력에 기인하는 수평 노이즈(HN)를 제거할 수 있다. 따라서, 본 발명의 실시 예에 따른 이미지 센서에 따르면 기존의 구조에서 큰 변경없이, 그리고 칩면적의 오버헤드없이 효과적으로 수평 노이즈를 제거할 수 있다.

도 1은 본 발명의 실시 예에 따른 이미지 센서를 보여주는 블록도이다.
도 2는 본 발명의 픽셀 센서 어레이를 예시적으로 보여주는 블록도이다.
도 3은 도 2에 도시된 하나의 픽셀 센서(PS)를 보여주는 회로도이다.
도 4는 본 발명의 제 1 실시 예에 따른 아날로그-디지털 컨버터를 보여주는 블록도이다.
도 5는 도 4의 이종의 아날로그-디지털 컨버터를 보여주는 블록도이다.
도 6은 본 발명의 제 2 실시 예에 따른 아날로그-디지털 컨버터를 보여주는 블록도이다.
도 7은 도 6의 아날로그-디지털 컨버터를 보여주는 블록도이다.
도 8은 본 발명의 제 3 실시 예에 따른 아날로그-디지털 컨버터를 보여주는 블록도이다.
도 9는 도 8의 옵티컬 블랙 영역의 아날로그-디지털 컨버터를 보여주는 블록도이다.
도 10은 도 8의 아날로그-디지털 컨버터의 필터링 효과를 보여주는 도면이다.
도 11은 본 발명의 일 실시 예에 따른 이미지 센서를 개략적으로 나타낸 블록도이다.
도 12a 및 도 12b는 도 11의 이미지 센서의 동작을 동작 모드에 따라 설명하기 위한 도면이다.
도 13a 및 도 13b는 도 11의 래치부에서 출력되는 데이터의 순서를 동작 모드에 따라 설명하기 위한 도면이다.
도 14는 도 11의 픽셀 어레이의 하나의 칼럼 라인 및 이에 대응하는 제 2 ADC 회로의 구성 및 동작을 설명하기 위한 도면이다.
도 15a 및 도 15b는 도 11의 이미지 센서의 일 구현 예를 동작 모드에 따라 나타낸 도면이다.
도 16a 및 도 16b는 도 15a 및 도 15b의 래치부에서 출력되는 데이터의 순서를 동작 모드에 따라 설명하기 위한 도면이다.
도 17은 도 11의 이미지 센서의 다른 구현 예를 나타낸 블록도이다.
도 18은 본 발명의 실시 예에 따른 촬상 장치를 개략적으로 나타내는 블록도이다.
도 19는 본 발명의 기술적 사상에 의한 실시 예들에 따른 이미지 센서의 개략적인 평면 배치를 보여주는 도면이다.
도 20은 본 발명의 기술적 사상에 의한 실시 예들에 따른 이미지 센서를 포함하는 시스템을 나타내는 블록도이다.
도 21은 본 발명의 예시적 실시 예에 따른 이미지 센서를 포함하는 전자 시스템 및 인터페이스를 나타낸다.

앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.

이하에서는, CMOS 이미지 센서가 본 발명의 특징 및 기능을 설명하기 위한 예로서 사용될 것이다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.

도 1은 본 발명의 실시 예에 따른 이미지 센서를 보여주는 블록도이다. 도 1을 참조하면, 이미지 센서(100)는 픽셀 센서(PS: Pixel Sensor) 어레이(110), 행 디코더(120), 아날로그-디지털 컨버터(130), 출력 버퍼(140) 그리고 타이밍 컨트롤러(150)를 포함한다.

픽셀 센서 어레이(110)는 액티브 픽셀 센서 어레이(110a, 이하 APS 어레이)와 옵티컬 블랙 픽셀 센서 어레이(110b)를 포함한다. 픽셀 센서 어레이(110)는 2차원적으로 배열된 복수의 픽셀 센서들을 포함한다. APS 어레이(110a)에 포함되는 각각의 픽셀 센서들은 광신호를 전기적 신호로 변환한다. 픽셀 센서 어레이(110)는 행 디코더(120)로부터 선택 신호(SEL), 리셋 신호(RS) 및 전송 신호(TG)와 같은 구동 신호들에 의해 구동될 수 있다. 또한, 구동 신호들에 응답하여 각각의 픽셀들에 의해서 센싱된 전기적 신호인 픽셀 신호(Pixel)는 복수의 칼럼 라인(CLs, OB_CLs)을 통해서 아날로그-디지털 컨버터(130)에 제공된다.

특히, 옵티컬 블랙 픽셀 센서 어레이(110b, 이하 OBPS 어레이)는 복수의 옵티컬 블랙 픽셀들을 포함한다. OBPS 어레이(110b)는 단위 픽셀 센서들의 상부가 금속으로 덮여있어 외부로부터 입사되는 빛이 완전히 차단된 영역이다. OBPS 어레이(110b)는 입사되는 광에 의한 영향을 거의 받지 않는다. 따라서, 광전 변환에 의해 생성되는 신호 없이 단위 픽셀의 내부에서 생성되는 전자들만을 기초하여 옵티컬 블랙 신호(OB_Pixel)를 출력한다.

OBPS 어레이(110b)의 옵티컬 블랙 픽셀들에 공급되는 공급 전원은 APS 어레이(110a)의 단위 픽셀들에 공급되는 공급 전원과 동일하다. 따라서 OBPS 어레이(110b)로부터 출력되는 옵티컬 블랙 신호(OB_Pixel)에 포함된 공급 전원의 노이즈는 APS 어레이(110a)로부터 출력되는 픽셀 신호에 포함되는 공급 전원의 노이즈와 동일하다. OBPS 어레이(110b)는 APS 어레이(110a)에서 생성된 공급 전원 노이즈와 동일한 노이즈를 옵티컬 블랙 신호(OB_Pixel)를 통해 효과적으로 전달할 수 있다.

행 디코더(120)는 타이밍 컨트롤러(150)의 제어에 따라 픽셀 센서 어레이(110)의 어느 하나의 행을 선택할 수 있다. 행 디코더(120)는 복수의 행들 중 어느 하나의 행을 선택하기 위해서 선택 신호(SEL)를 생성한다. 그리고 행 디코더(120)는 선택된 행에 대응하는 픽셀들에 대해 리셋 신호(RS) 및 전송 신호(TG)를 순차적으로 활성화시킨다. 그러면, 선택된 행의 픽셀 센서들 각각으로부터 생성되는 아날로그 형태의 픽셀 신호(Pixel)와 옵티컬 블랙 신호(OB_Pixel)가 출력된다. 픽셀 신호(Pixel)와 옵티컬 블랙 신호(OB_Pixel) 각각은 상관 이중 샘플링(CDS) 방식에 따라 기준 신호와 영상 신호 순으로 생성될 수도 있음은 잘 이해될 것이다.

이종 아날로그-디지털 컨버터(130)는 복수의 칼럼 라인(CLs, OB_CLs)을 통해서 전달되는 픽셀 신호(Pixel)와 옵티컬 블랙 신호(OB_Pixel)를 디지털 신호로 변환한다. 본 발명의 실시 예에 따른 이종 아날로그-디지털 컨버터(130)는 이종의 아날로그-디지털 컨버터들(Heterogeneous ADC)을 포함한다. 즉, 이종 아날로그-디지털 컨버터(130)는 제 1 아날로그 디지털 컨버터(130a, 이하 제 1 ADC)와 제 2 아날로그-디지털 컨버터(130b, 이하 제 2 ADC)를 포함한다. 특히, 액티브 픽셀 센서 어레이(110a)로부터의 픽셀 신호(Pixel)와 OBPS 어레이(110b)로부터의 옵티컬 블랙 신호(OB_Pixel) 각각이 서로 다른 아날로그-디지털 컨버터에 의해서 처리된다. 다시 말해, APS 어레이(110a)로부터의 픽셀 신호(Pixel)는 제 1 ADC(130a)에 의해서 처리된다. 그리고 OBPS 어레이(110b)로부터의 옵티컬 블랙 신호(OB_Pixel)는 제 2 ADC(130b)에 의해서 처리될 것이다.

이종 아날로그-디지털 컨버터(130)에 의해서 동일 행에서 발생하는 수평 노이즈(HN)에 대한 효과적인 필터링이 가능하다. 즉, OBPS 어레이(110b)의 픽셀 수 또는 그에 대응하는 아날로그-디지털 컨버터(ADC)의 수를 늘리지 않고도, 수평 노이즈(HN)를 줄일 수 있다. 이러한 효과는 후술하는 실시 예에서 상세히 설명될 것이다.

출력 버퍼(140)는 이종 아날로그-디지털 컨버터(130)에 의해서 제공되는 각각의 칼럼 단위의 영상 데이터를 래치하여 출력한다. 출력 버퍼(140)는 타이밍 컨트롤러(150)의 제어에 따라 이종 아날로그-디지털 컨버터(130)에서 출력되는 영상 데이터를 일시 저장하고, 이후 칼럼 디코더(미도시됨)에 의해서 순차적으로 래치된 영상 데이터를 출력하게 될 것이다.

타이밍 컨트롤러(150)는 행 디코더(120), 이종 아날로그-디지털 컨버터(130), 출력 버퍼(140) 등을 제어한다. 즉, 타이밍 컨트롤러(150)는 이미지의 센싱에서부터 센싱된 이미지 데이터를 출력하기 위한 제반 절차를 시간 정보에 따라 제어하기 위한 제어 신호를 생성할 것이다.

이상에서는 본 발명의 실시 예에 따른 이미지 센서(100)의 구성이 간략히 설명되었다. 특히, 이종 아날로그-디지털 컨버터(130)는 APS 어레이(110a)와 OBPS 어레이(110b)에 대해서 이종 아날로그-디지털 컨버터(130)에 포함된 제 1 및 제 2 ADC들(130a, 130b)을 적용하여 수평 노이즈(HN)를 줄일 수 있다.

도 2는 도 1의 픽셀 센서 어레이(110)를 예시적으로 보여주는 블록도이다. 도 2를 참조하면, 픽셀 센서 어레이(110)는 복수의 행과 열의 매트릭스 형태로 배열되는 픽셀 센서들(Pixel Sensors)을 포함한다. 픽셀 센서 어레이(110)는 APS 어레이(110a)와 OBPS 어레이(110b)로 구분될 수 있다.

APS 어레이(110a)의 각 픽셀 센서들은 레드 필터(Red filter), 그린 필터(Green filter) 그리고 블루 필터(Blue filter) 중 적어도 하나를 포함할 수 있다. 레드 필터(Red filter)는 적색 파장 대역의 빛을 통과시키고, 그린 필터(Green filter)는 녹색 파장 대역의 빛을, 그리고 블루 필터(Blue filter)는 청색 파장 대역의 빛을 통과시킨다. 더불어, 액티브 픽셀 센서(111)는 복수의 트랜지스터들과 광전 변환 소자를 포함할 수 있다. 복수의 액티브 픽셀 센서(111)들 각각은 광전 변환 소자를 이용하여 빛을 감지하고, 이를 전기적 신호로 변환하여 복수의 칼럼 라인 (CLs)을 통해서 출력한다.

OBPS 어레이(110b)에는 옵티컬 블랙 픽셀 센서(OBPS)들을 포함한다. 각각의 옵티컬 블랙 픽셀 센서들은 APS 어레이(110a)의 액티브 픽셀 센서(111)와 동일한 구조로 형성될 수 있다. 그러나 OBPS 어레이(110b)의 픽셀 센서들은 상부가 광 차단막에 덮여 있어 외부로부터 입사되는 빛으로부터 차단된다. 따라서, OBPS 어레이(110b)는 입사되는 광에 의한 영향을 거의 받지 않는다.

OBPS 어레이(110b)의 픽셀 센서는 APS 어레이(110a)와 동일한 행 선택 구조를 가진다. 예를 들면, 상관 이중 샘플링(CDS) 방식의 샘플링시, 픽셀 센서 어레이(110)에 선택된 행(i)에 대해서 리셋 신호(RS_i)와 전송 신호(TG_i)가 제공되면, 선택된 행의 각 칼럼 라인(CLj, CLj+1, CLj+2, CLj+3)으로는 리셋 신호(RS_i) 및 전송 신호(TG_i) 각각에 대응하는 전압 신호들(Vout_j, Vout_j+1, Vout_j+2, Vout_j+3)이 출력될 것이다. 전압 신호들(Vout_j, Vout_j+1, Vout_j+2, Vout_j+3)은 동일한 시점에 기준 신호(REF) 및 영상 신호(IMG)로 샘플링될 것이다.

도 3은 도 2에 도시된 하나의 액티브 픽셀 센서(APS)를 보여주는 회로도이다. 도 3을 참조하면, 액티브 픽셀 센서(111)는 하나의 광전 변환 소자(PSD)와 4개의 NMOS 트랜지스터들(TX, RX, DX, SX)을 포함하는 구조로 구현될 수 있다.

광전 변환 소자(PSD)는 입사광의 광량이나 광의 세기에 따라 전하를 생성 및 축적하는 광감지 소자이다. 광전 변환 소자(PSD)로는 포토 다이오드(Photo Diode), 포토 트랜지스터(Photo Transistor), 포토 게이트(Photo Gate), 핀드 포토 다이오드(Pinned Photo Diode: PPD) 등으로 구현될 수 있다.

전송 트랜지스터(TX)는 광전 변환 소자(PSD)에서 축적된 전하를 플로팅 확산 영역(FD)으로 전송한다. 전송 트랜지스터(TX)는 일반적으로 1개의 트랜지스터로 구성될 수 있으며, 행 디코더(120)로부터 제공되는 전송 신호(TG_i)에 응답하여 스위칭된다.

플로팅 확산 영역(FD: Floating Diffusion)은 입사된 광량에 대응하는 전하를 검출하는 기능을 갖는다. 플로팅 확산 영역(FD)은 광전 변환 소자(PSD)에서 제공되는 전하를 전송 신호(TG_i)가 활성화되는 시간 동안 축적한다. 플로팅 확산 영역(FD)은 소스 팔로워(Source follower) 증폭기로 구동되는 드라이브 트랜지스터(DX)의 게이트 단과 연결된다. 플로팅 확산 영역(FD)은 리셋 트랜지스터(RX)에 의해서 전원 전압(VDD)을 제공받을 수 있다.

리셋 트랜지스터(RX)는 플로팅 확산 영역(FD)을 리셋 신호(RS_i)에 응답하여 리셋시킨다. 리셋 트랜지스터(RX)의 소스(Source)는 플로팅 확산 영역(FD)과 연결되며, 드레인(Drain)은 전원 전압(VDD) 단에 연결된다. 리셋 신호(RS_i)에 의해 제공되는 바이어스에 의해, 리셋 트랜지스터(RX)가 턴온(Turn-on)되면, 리셋 트랜지스터(RX)의 드레인과 연결된 전원 전압(VDD)이 플로팅 확산 영역(FD)으로 전달된다. 그러면 플로팅 확산 영역(FD)에 축적된 전하는 전원 전압(VDD) 단으로 이동하고, 플로팅 확산 영역(FD)의 전압은 리셋된다.

드라이브 트랜지스터(DX)는 소스 팔로워 증폭기(Source Follower Amplifier) 역할을 하며, 플로팅 확산 영역(FD)의 전기적 퍼텐셜의 변화를 증폭하고 이를 출력 라인을 통해서 감지 전압(Vout_j)으로 출력한다.

선택 트랜지스터(SX)는 행 단위로 읽어낼 픽셀 센서를 선택한다. 선택 트랜지스터(SX)는 행 단위로 제공되는 선택 신호(SEL)에 의해 구동된다. 선택 트랜지스터(SX)가 턴온되면, 드라이브 트랜지스터(DX)를 통해서 플로팅 확산 영역(FD)의 퍼텐셜이 선택 트랜지스터(SX)의 드레인(Drain)으로 증폭되어 전달될 것이다. 전송 트랜지스터(TX), 리셋 트랜지스터(RX), 선택 트랜지스터(SX)의 구동 신호 라인들(TG_i, RS_i, SEL)은 동일한 행에 포함된 단위 픽셀들이 동시에 구동되도록 행 방향(수평 방향)으로 연장된다.

도 4는 본 발명의 제 1 실시 예에 따른 이미지 센서를 보여주는 블록도이다. 도 4를 참조하면, 이미지 센서(100)는 APS 어레이(110a)의 양측에 형성되는 OBPS 어레이(110b)를 포함한다. 그리고 이미지 센서(100)는 APS 어레이(110a)의 픽셀 신호(Pixel)를 처리하는 제 1 ADC(130a)와 OBPS 어레이(110b)의 옵티컬 블랙 신호(OB_Pixel)를 처리하는 제 2 ADC(130b)를 포함한다.

제 1 ADC(130a)에 포함되는 ADC 회로들(ADC1_1~ADC1_6)과 제 2 ADC(130b)에 포함되는 ADC 회로들(ADC2_1~ADC2_4)은 서로 이종의 ADC 회로들로 구성된다. 예를 들면, 제 1 ADC(130a)에 포함되는 ADC 회로들(ADC1_1~ADC1_6)에 포함되는 비교기(Comparator)는 제 2 ADC(130b)에 포함되는 ADC 회로들(ADC2_1~ADC2_4)의 비교기(Comparator)와 다른 종류의 회로들로 구성될 수 있다. 또는, 제 1 ADC(130a)에 포함되는 ADC 회로들(ADC1_1~ADC1_6)에 포함되는 카운터(Counter)는 제 2 ADC(130b)에 포함되는 ADC 회로들(ADC2_1~ADC2_4)의 카운터(Counter)와는 다른 종류의 카운터 회로를 포함할 수 있을 것이다.

즉, 제 1 ADC(130a)에 포함되는 ADC 회로들(ADC1_1~ADC1_6)과 제 2 ADC(130b)에 포함되는 ADC 회로들(ADC2_1~ADC2_4)은 칩면적은 유사 또는 동일하지만 서로 다른 회로들로 구성될 수 있을 것이다. 또는, 제 1 ADC(130a)에 포함되는 ADC 회로들(ADC1_1~ADC1_6)과 제 2 ADC(130b)에 포함되는 ADC 회로들(ADC2_1~ADC2_4)은 회로 형태는 동일하지만 서로 다른 회로 파라미터들로 설정될 수 있을 것이다. 이러한 이종의 제 1 ADC(130a)와 제 2 ADC(130b)의 적용을 통해서 하나의 행에 대응하는 픽셀 신호(Pixel) 및 옵티컬 블랙 신호(OB_Pixel)에 포함되는 랜덤 노이즈의 잡음 전력을 차별화할 수 있다. 픽셀 신호(Pixel) 및 옵티컬 블랙 신호(OB_Pixel)에 포함되는 랜덤 노이즈(RN)의 잡음 전력의 차별화를 통해서 하나의 라인에 포함되는 수평 노이즈(HN)를 줄이는 효과를 기대할 수 있다.

도 5는 도 4의 제 1 ADC(130a)와 제 2 ADC(130b)를 간략히 보여주는 블록도이다. 도 5를 참조하면, 제 1 ADC(130a)에 포함되는 어느 하나의 ADC 회로(ADC1_1, 131)와 제 2 ADC(130b)에 포함되는 어느 하나의 ADC 회로(ADC2_1, 132)는 칩면적은 동일하나 이종의 비교기 또는 카운터를 포함할 수 있다.

제 1 ADC(130a)에 포함되는 제 1 ADC 회로(ADC1_1, 131)는 제 1 비교기(Comp_A)와 제 1 카운터(Counter_1)를 포함한다. 제 1 ADC 회로(ADC1_1, 131)는 APS 어레이(110a)로부터 제공되는 픽셀 신호(Pixel)를 디지털 신호로 변환한다. 제 1 비교기(Comp_A)는 램프 신호 발생기(미도시됨)로부터 제공되는 램프 신호(RAMP)와 픽셀 신호(Pixel)를 비교한다. 램프 신호(RAMP)는 일정한 하강 또는 상승 기울기를 갖는 신호이다. 비교 동작을 위해서 램프 신호(RAMP)는 제 1 비교기(Comp_A)의 반전 입력단(-)으로, 픽셀 신호(Pixel)는 제 1 비교기(Comp_A)의 비반전 입력단(+)으로 입력된다. 제 1 비교기(Comp_A)는 램프 신호(RAMP)의 레벨이 픽셀 신호(Pixel)의 레벨보다 높아지는 시점에 출력 레벨을 반전시킬 것이다. 그리고 이러한 제 1 비교기(Comp_A) 출력의 반전 시점에 응답하여 제 1 카운터(Counter_1)는 카운트된 값을 래치하여 출력 버퍼(140)의 제 1 메모리(MEM1)로 출력하게 될 것이다. 즉, 제 1 비교기(Comp_A)는 픽셀 신호(Pixel)와 램프 신호(RAMP)와의 비교 동작을 통해서 픽셀 신호(Pixel)를 시간 축 길이 정보로 변환한다. 그리고 제 1 카운터(Counter_1)는 시간축 길이 정보를 디지털 데이터로 변환한다. 여기서, 제 1 카운터(Counter_1)는 글로벌 카운터와 래치 회로로 대체될 수 있음은 잘 이해될 것이다.

제 2 ADC(130b)에 포함되는 제 2 ADC 회로(ADC2_1, 132)는 제 2 비교기(Comp_B)와 제 2 카운터(Counter_2)를 포함할 수 있다. 제 2 ADC 회로(ADC2_1, 132)는 OBPS 어레이(110b)로부터 제공되는 옵티컬 블랙 신호(OB_Pixel)를 디지털 신호로 변환한다. 제 2 비교기(Comp_B)는 램프 신호(RAMP)와 옵티컬 블랙 신호(OB_Pixel)를 비교한다. 램프 신호(RAMP)는 제 2 비교기(Comp_B)의 반전 입력단(-)으로, 픽셀 신호(Pixel)는 제 2 비교기(Comp_B)의 비반전 입력단(+)으로 입력된다. 여기서, 옵티컬 블랙 신호(OB_Pixel)와 램프 신호(RAMP)의 비교 동작을 통한 디지털 영상 신호의 생성 방식은 제 1 ADC(130a)의 동작과 동일하다. 따라서, 제 2 비교기(Comp_B)와 제 2 카운터(Counter_2) 동작 절차에 대한 설명은 생략하기로 한다.

하지만, 제 1 ADC(130a)에 포함되는 제 1 ADC 회로(ADC1_1, 131)와 제 1 비교기(Comp_A)는 제 2 ADC(130b)에 포함되는 제 2 ADC 회로(ADC2_1, 132)와 제 2 비교기(Comp_B)와는 다른 이종의 회로들로 구성될 것이다. 제 1 ADC(130a)와 제 2 ADC(130b)는 동일 또는 근사한 칩면적을 차지하지만, 다른 동작 특성을 갖는 회로들로 형성될 수 있을 것이다. 이러한 이종의 제 1 ADC(130a)와 제 2 ADC(130b)를 통해서 하나의 라인에 대응하는 픽셀 신호(Pixel)와 옵티컬 블랙 신호(OB_Pixel)의 랜덤 노이즈 레벨을 차별화할 수 있다. 따라서, 결과적으로 칼럼들 각각이 동일한 랜덤 노이즈 전력에 기인한 수평 노이즈(HN)를 억압(Suppress)할 수 있다.

도 6은 본 발명의 제 2 실시 에에 따른 이미지 센서를 보여주는 블록도이다. 도 6을 참조하면, 이미지 센서(100)는 APS 어레이(110a)의 양측에 형성되는 OBPS 어레이(110b)를 포함한다. 이미지 센서(100)는 APS 어레이(110a)의 픽셀 신호(Pixel)를 처리하는 제 1 ADC(130a)와 OBPS 어레이(110b)의 옵티컬 블랙 신호(OB_Pixel)를 처리하는 제 2 ADC(130b)를 포함한다.

제 1 ADC(130a)에 포함되는 ADC 회로들(ADC1_1~ADC1_6)과 제 2 ADC(130b)에 포함되는 ADC 회로들(ADC2_1~ADC2_4)은 이종의 ADC 회로들로 구성될 수 있다. 예를 들면, 제 1 ADC(130a)에 포함되는 ADC 회로들(ADC1_1~ADC1_6) 각각은 하나의 칼럼에 대한 아날로그-디지털 변환 연산을 전담(Dedicated)한다. 반면, 제 2 ADC(130b)에 포함되는 ADC 회로들(ADC2_1~ADC2_4)은 하나의 칼럼당 적어도 2개의 ADC 회로들을 포함할 수 있다. 즉, 하나의 칼럼에 대응하는 옵티컬 블랙 신호(OB_Pixel)를 2개 이상의 ADC 회로들(ADC2_1a, ADC2_1b)이 동시에 처리하고, 그 처리 결과를 머지(Merge)하여 하나의 디지털 영상 신호로 출력할 수 있다. 여기서, 2개 이상의 ADC 회로들(ADC2_1a, ADC2_1b)은 동종일 수도 있고, 이종의 구조를 가질 수도 있다. 다만, 2개 이상의 ADC 회로들(ADC2_1a, ADC2_1b) 각각은 제공되는 옵티컬 블랙 신호(OB_CL1)에 대한 처리 속도만 동기화될 수 있으면 된다. 2개 이상의 ADC 회로들(ADC2_1a, ADC2_1b)이 이종의 구조를 가진다 해도 처리 결과를 동일한 클록 사이클에서 출력할 수 있으면 된다. 다만, 제조 공정에서 패턴 형성의 획일화를 위해서 2개 이상의 ADC 회로들(ADC2_1a, ADC2_1b)은 동종의 구조로 형성되는 것이 바람직하다.

구체적으로 설명하면, 하나의 칼럼 라인(CL)을 통해서 제공되는 옵티컬 블랙 신호(OB_Pixel)는 ADC 회로들(ADC2_1a, ADC2_1b)에 각각 제공된다. ADC 회로들(ADC2_1a, ADC2_1b)은 각각 옵티컬 블랙 신호(OB_Pixel)의 레벨을 디지털 신호로 변경한다. 그리고 ADC 회로들(ADC2_1a, ADC2_1b) 각각은 디지털 신호로 변환된 옵티컬 블랙 신호(OB_Pixel)를 전가산기(137a)를 사용하여 머지 시킨다. 그리고 전가산기(137a)의 머징 연산에 의해서 하나의 칼럼 신호로 변경된 디지털 신호는 출력 버퍼(140)에 전달될 것이다. 이러한, 하나의 칼럼에 대응하는 옵티컬 블랙 신호(OB_Pixel)를 복수의 ADC 회로들이 처리함에 따라 옵티컬 블랙 신호(OB_Pixel)에 대응하는 랜덤 노이즈(RN)의 잡음 전력은 픽셀 신호(Pixel)의 잡음 전력과 차별화될 수 있다. 따라서, 동일한 잡음 전력에 기인한 수평 노이즈(HN)의 저감이 가능하다.

더불어, 제 1 ADC(130a)에 포함되는 ADC 회로들(ADC1_1~ADC1_6) 각각은 도 4의 ADC 회로들(ADC1_1~ADC1_6)과 동일한 구조를 가질 수 있다. 그리고, 제 1 ADC(130a)에 포함되는 ADC 회로들(ADC1_1~ADC1_6) 각각은 도 5의 제 1 ADC 회로(ADC1_1, 131)와 동일한 구조를 가질 수 있을 것이다.

도 7은 도 6의 제 2 ADC(130b)를 간략히 보여주는 블록도이다. 도 7을 참조하면, 제 2 ADC(130b)에는 제 1 칼럼(OB_CL1)에 대응하는 ADC 회로들(133, 134)과 제 2 칼럼(OB_CL2) 각각에 대응하는 ADC 회로들(135, 136), 그리고 전가산기들(137a, 137b)이 포함될 수 있다.

제 1 옵티컬 블랙 신호(OB_Pixel_1)가 전달되는 칼럼 라인(OB_CL1)에는 제 1 ADC 회로(133, ADC2_1a)와 제 2 ADC 회로(134, ADC2_1b)가 병렬로 배치된다. 제 1 ADC 회로(133)와 제 2 ADC 회로(134)는 제 1 옵티컬 블랙 신호(OB_Pixel_1)를 동시에 처리하게 될 것이다. 여기서, 제 1 ADC 회로(133)와 제 2 ADC 회로(134)는 하나의 칼럼에 대해 2개의 ADC 회로가 포함되는 경우에 대해서 예시적으로 도시한 것이다. 하지만, 하나의 칼럼에 3개나 또는 4개 이상의 ADC 회로들이 구비될 수 있을 것이다.하나의 칼럼에 적어도 2개의 ADC 회로를 구비하기 위해서, 제 1 ADC 회로(133)와 제 2 ADC 회로(134) 각각의 칩면적은 제 1 ADC(130a)에 포함되는 ADC 회로들(ADC1_1~ADC1_6)보다 적어도 1/2배로 할당되어야 한다. 이를 위해서, 제 1 ADC 회로(133)와 제 2 ADC 회로(134)의 비교기 입력단에 구비되는 입력 커패시터(Input Capacitor)들의 용량을 감소시키거나 제거할 수 있을 것이다.

입력 커패시터들의 용량 조정을 통해서 제 1 ADC 회로(133)와 제 2 ADC 회로(134)는 제 1 ADC(130a)에 포함되는 ADC 회로들(ADC1_1~ADC1_6)과 동일한 회로 구조를 가지나 다른 동작 특성을 가질 것이다. 물론 하나의 칼럼에 적어도 2개의 ADC 회로를 구비하는 것은 용량의 조정뿐 아니라 비교기(Comp1, Comp2)나 카운터(Counter_1, Counter_2)의 구조 변경을 통해서도 달성될 수 있다.

제 1 칼럼(OB_CL1)으로는 제 1 옵티컬 블랙 신호(OB_Pixel_1)가 제공된다. 그러면, 제 1 옵티컬 블랙 신호(OB_Pixel_1)는 제 1 ADC 회로(133)와 제 2 ADC 회로(134)에 동시에 입력된다. 제 1 ADC 회로(133)와 제 2 ADC 회로(134) 각각의 비교기들(Comp1, Comp2)은 동시에 제 1 옵티컬 블랙 신호(OB_Pixel_1)와 램프 신호(RAMP)를 비교한다. 비교기들(Comp1, Comp2)은 비교 동작을 통해서 제 1 옵티컬 블랙 신호(OB_Pixel_1)를 시간 축 길이 정보로 변환한다. 그리고 카운터들(Counter_1, Counter_2) 각각은 카운트 클록(CNT_CLK)을 참조하여 시간축 길이 정보를 디지털 신호로 각각 변환한다.

병렬 처리 방식으로 2개의 디지털 신호로 변환된 제 1 옵티컬 블랙 신호(OB_Pixel_1)는 제 1 전가산기(137a)에 의해서 머징된다. 즉, 제 1 전가산기(137a)에 의해서 병렬 처리된 2개의 이미지 데이터는 하나의 칼럼에 대응하는 이미지 데이터로 머징된다. 제 1 전가산기(137a)에 의해서 처리된 이미지 데이터는 출력 버퍼(140)에 구비되는 제 1 메모리(141)에 저장될 것이다.

제 2 칼럼(OB_CL2)으로 제공되는 제 2 옵티컬 블랙 신호(OB_Pixel_2)에 대한 처리도 제 3 ADC 회로(135) 및 제 4 ADC 회로(136)에 의해서 병렬적으로 처리된다. 그리고 병렬적으로 디지털 변환된 신호들은 제 2 전가산기(137b)에 의해서 머징되고 제 2 메모리(142)에 저장된다.

하나의 행에 대응하는 수평 노이즈(HN)는 픽셀 센서(Pixel Sensor)의 랜덤 노이즈(RN_pix)와 ADC의 랜덤 노이즈(RN_ADC)에 기인한다. 수평 노이즈(HN)를 줄이기 위해서는 픽셀 센서(Pixel Sensor)의 랜덤 노이즈(RN_pix) 또는 ADC의 랜덤 노이즈(RN_ADC)를 감소시키는 처리가 필요하다. 이러한 수평 노이즈(HN)에 대한 정성적인 분석은 이하의 수학식 1 내지 수학식 3을 통해서 설명될 것이다.

픽셀 어레이(110, 도 1 참조)의 전체 칼럼 수가 N이고, 랜덤 노이즈(RN)를 가지는 이미지 센서의 수평 노이즈의 크기는 수학식 1로 나타낼 수 있다.

그리고 하나의 옵티컬 블랙 칼럼에 구비되는 ADC 회로의 수(M)에 대응하는 픽셀과 ADC에서의 랜덤 노이즈(RN) 크기는 아래 수학식 2로 나타낼 수 있다.

여기서, RN_pix은 픽셀 센서에서의 랜덤 노이즈이고, RN_ADC는 ADC에서의 랜덤 노이즈를 의미한다. 수학식 2를 수학식 1에 대입하면, 본 발명의 실시 예에 따른 수평 노이즈의 크기는 수학식 3으로 표현될 수 있다.

결국, 수학식 3에 따르면 옵티컬 블랙 칼럼에 대응하는 ADC 회로의 배수(M)에 따라 하나의 라인에 대응하는 수평 노이즈(HN)의 크기가 감소될 수 있음을 알 수 있다. 본 발명의 제 2 실시 예에 따르면, 옵티컬 블랙 칼럼들 각각에 구비되는 ADC 회로들의 배수(M)의 증가에 따라 수평 노이즈(HN)의 잡음 전력은 감소된다.

도 8은 본 발명의 제 3 실시 예에 따른 이미지 센서를 보여주는 블록도이다. 도 8을 참조하면, 이미지 센서(100)는 APS 어레이(110a)의 양측에 형성되는 OBPS 어레이(110b)를 포함한다. 이미지 센서(100)는 APS 어레이(110a)의 픽셀 신호(Pixel)를 처리하는 제 1 ADC(130a)와 OBPS 어레이(110b)의 옵티컬 블랙 신호(OB_Pixel)를 처리하는 제 2 ADC(130b)를 포함한다.

제 1 ADC(130a)에 포함되는 ADC 회로들(ADC1_1~ADC1_6)과 제 2 ADC(130b)에 포함되는 ADC 회로들(ADC2_1~ADC2_4)은 서로 이종의 ADC 회로들로 구성될 수 있다. 예를 들면, 제 2 ADC 회로(130b)에 포함되는 ADC 회로들(ADC2_1~ADC2_2)은 복수의 칼럼에 하나의 ADC 회로가 할당된다. 즉, 적어도 2개의 칼럼(OB_CL1, OB_CL2)에 대응하는 옵티컬 블랙 신호들(OB_Pixel)을 하나의 ADC 회로(ADC2_1)가 처리할 수 있다.

구체적으로 설명하면, OBPS 어레이(110b)로부터 2개의 칼럼(OB_CL1, OB_CL2)을 통해서 제공되는 옵티컬 블랙 신호들(OB_Pixel)이 하나의 ADC 회로(ADC2_1)에 의해서 처리될 수 있다. 마찬가지로, OBPS 어레이(110b)로부터 2개의 칼럼(OB_CL3, OB_CL4)을 통해서 제공되는 옵티컬 블랙 신호들(OB_Pixel)이 하나의 ADC 회로(ADC2_2)에 의해서 처리될 수 있다. 반면, APS 어레이(110a)의 칼럼들 각각에 대해서는 하나의 ADC 회로들(ADC1_1~ADC1_6)이 할당될 것이다.

ADC 회로(ADC2_1)는 적어도 2개의 칼럼(OB_CL1, OB_CL2)을 통해서 제공되는 옵티컬 블랙 신호(OB_Pixel)을 순차적으로 처리하여 출력 버퍼(140)에 동시에 또는 순차적으로 제공할 수 있다. 즉, ADC 회로(ADC2_1)는 적어도 2개의 칼럼(OB_CL1, OB_CL2)을 통해서 제공되는 옵티컬 블랙 신호(OB_Pixel)를 처리할 수 있어야 하고, 높은 잡음 특성을 가지고 있어야 한다. ADC 회로(ADC2_2)도 ADC 회로(ADC2_1)와 동일한 구성 및 잡음 특성을 갖도록 형성될 것이다.

도 9는 도 8의 제 2 ADC(130b)를 간략히 보여주는 블록도이다. 도 9를 참조하면, 제 2 ADC(130b)에는 제 1 칼럼(OB_CL1)과 제 2 칼럼(OB_CL2) 각각에 대응하는 옵티컬 블랙 신호들(OB_Pixel_1, OB_Pixel_2)을 하나의 ADC 회로(139)가 처리한다. 이러한 동작을 위해서 ADC 회로(139)의 입력단과 출력단에는 멀티플렉서(138a)와 디멀티플렉서(138b)가 구비될 수 있다.

멀티플렉서(138a)는 선택 신호(Sel_1)에 따라 옵티컬 블랙 신호들(OB_Pixel_1, OB_Pixel_2) 중 어느 하나를 선택할 수 있다. 선택 신호(Sel_1)는 타이밍 컨트롤러(150)로부터 생성될 수 있을 것이다.

옵티컬 블랙 신호들(OB_Pixel_1, OB_Pixel_2) 중 선택된 어느 하나의 신호를 ADC 회로(139)가 처리할 것이다. 즉, 비교기(Comp)는 선택된 어느 하나의 옵티컬 블랙 신호를 램프 신호(RAMP)와 비교하여 시간 축 길이 정보로 변환한다. 그리고 카운터(Counter)는 카운트 클록(CNT_CLK)을 참조하여 시간축 길이 정보를 디지털 신호로 변환한다. 이러한 동작을 ADC 회로(139)는 옵티컬 블랙 신호들(OB_Pixel_1, OB_Pixel_2) 각각에 대해서 순차적으로 수행할 것이다.

디멀티플렉서(138b)는 옵티컬 블랙 신호들(OB_Pixel_1, OB_Pixel_2) 각각에 대응하는 디지털 신호를 선택하여 제 1 메모리(141) 또는 제 2 메모리(142)로 전달할 것이다. 디멀티플렉서(138b)의 선택은 선택 신호(Sel_2)에 의하여 수행된다.

이상에서, 복수의 옵티컬 블랙 칼럼(OB_CL1, OB_CL2)으로 제공되는 옵티컬 블랙 신호들(OB_Pixel_1, OB_Pixel_2)이 하나의 ADC 회로(139)에 의해서 처리되는 실시 예가 설명되었다. 여기서, 2개의 옵티컬 블랙 칼럼들이 하나의 ADC 회로에 의해서 공유되는 구조가 설명되었으나, 본 발명은 여기에 국한되지 않는다. 즉, 2개 이상의 옵티컬 블랙 칼럼들이 하나의 ADC 회로에 의해서 공유될 수 있음은 잘 이해될 것이다.

특히, 각 옵티컬 블랙 칼럼들에 의해서 공유되는 하나의 ADC 회로는 높은 잡음 특성을 구비할 것이다. 예를 들면, 도시한 ADC 회로(139)에는 고주파 영역의 랜덤 잡음(RN)에 대한 높은 차단 특성을 구비할 것이다. 즉, 옵티컬 블랙 칼럼에 대해서 ADC 회로(139)에 기인하는 랜덤 노이즈(RN)가 최소화되어야 할 것이다. 이러한 잡음 특성을 위해, ADC 회로(139)는 비교기(Comp)의 출력단에 구비되는 저역 통과 필터링을 위한 대용량의 커패시터(Cf)를 구비할 수 있다. 또는, 도시되지는 않았지만, 비교기(Comp)의 입력단에 구비되는 입력 커패시터의 크기를 대폭 증가시킬 수도 있을 것이다. 다양한 필터링 기술을 적용하여, ADC 회로(139)의 랜덤 노이즈(RN)의 전력을 최소화할 수 있을 것이다. 물론, 커패시터 용량의 증가에 따라 ADC 회로(139)가 점유하는 칩면적은 증가할 수 있다. 하지만, ADC 회로(139)의 점유 면적은 제 1 ADC(130a)에 포함되는 ADC 회로(ADC1_1)에 비해서 2배까지는 용인될 수 있을 것이다.

도 10은 도 9의 ADC 회로의 잡음 특성을 간략히 보여주는 도면이다. 도 10을 참조하면, ADC 회로(139)의 비교기(Comp)의 입력단 또는 출력단에 필터링 커패시터를 구비하여 랜덤 노이즈(RN)의 잡음 대역을 감소시킬 수 있다.

곡선(C1)은 복수의 옵티컬 블랙 칼럼(OB_CL1, OB_CL2)로부터 제공되는 옵티컬 블랙 신호들(OB_Pixel_1, OB_Pixel_2)을 처리하는 ADC 회로(139)의 잡음 대역을 개략적으로 보여주는 곡선이다. 그리고 곡선(C2)은 도 8에 도시된 APS 어레이(110a)의 픽셀 신호(Pixel)를 처리하는 제 1 ADC(130a)에 포함되는 ADC 회로(ADC1_1)의 잡음 대역을 개략적으로 보여주는 곡선이다.

잡음 특성 개선을 위한 다양한 구성 추가에 따라 ADC 회로(139)의 잡음 대역은 f1으로 축소될 수 있다. 즉, 비교기(Comp)의 입력단에 형성되는 입력 커패시터(미도시됨)나 비교기(Comp)의 출력단에 형성되는 출력 커패시터(Cf)에 의해서 특정 주파수(f1) 이상의 잡음 전력은 억제(Suppress) 될 수 있다. 비교기(Comp)의 입력단에 형성되는 입력 커패시터(미도시됨)나 비교기(Comp)의 출력단에 형성되는 출력 커패시터(Cf)의 크기에 따라 ADC 회로(139)의 잡음 대역의 크기가 결정될 수 있다.

반면에 잡음 특성의 향상을 위한 충분한 구성을 구비하지 못하는 제 1 ADC(130a)에 포함되는 ADC 회로(ADC1_1)의 잡음 대역은 f2를 유지할 것이다. 즉, ADC 회로(ADC1_1)의 랜덤 노이즈(RN)의 잡음 대역은 곡선(C1) 및 곡선(C2)에 의해서 형성되는 잡음 전력 특성을 가진다.

이상의 도 10에서 예시적으로 도시된 ADC 회로(139)의 잡음 특성에 따르면, ADC 회로(139)는 ADC 회로(ADC1_1)보다 높은 잡음 특성을 갖도록 구성되어야 한다. 적어도 두 개의 옵티컬 블랙 칼럼들(OB_CL1, OB_CL2)의 신호들(OB_Pixel_1, OB_Pixel_2)을 처리하는 ADC 회로(139)는 ADC 회로(ADC1_1)에 비해서 최대 2배의 칩점유 면적을 할당 받을 수 있기에 가능한 구조이다.

도 11은 본 발명의 다른 실시 예에 따른 이미지 센서를 개략적으로 보여주는 블록도이다. 도 11을 참조하면, 이미지 센서(200)는 픽셀 센서 어레이(210), 로우 드라이버(220), 아날로그-디지털 컨버터(230), 래치부(240) 및 타이밍 제너레이터(250)를 포함한다.

픽셀 센서 어레이(210)는 매트릭스 형태로 배열된 복수의 픽셀(PX)들을 포함한다. 복수의 픽셀(PX) 각각은, 레드 스펙트럼 영역의 빛을 전기 신호로 변환하는 레드 픽셀, 블루 스펙트럼 영역의 빛을 전기 신호로 변환하는 블루 픽셀, 및 그린 스펙트럼 영역의 빛을 전기 신호로 변환하는 그린 픽셀을 포함할 수 있다. 또한, 복수의 픽셀(PX)은 옵티컬 블랙 픽셀을 포함할 수 있다.

일반적으로 단위 픽셀(PX)은 광전 변환을 수행하는 광 감지 소자와 다수의 트랜지스터들을 포함하며, 광 감지 소자는 포토 다이오드 또는 포토 트랜지스터로 구현될 수 있다. 단위 픽셀(PX)의 구성은 앞서 도 3에서 설명되었으므로 구체적인 설명은 생략될 것이다.

로우 드라이버(220)는 타이밍 제너레이터(250)의 제어에 따라, 다수의 픽셀(PX)들 각각의 광 감지 동작을 제어하기 위한 다수의 제어 신호들을 생성할 수 있다. 로우 드라이버(220)는 로우 단위로 픽셀들을 구동할 수 있다.

아날로그-디지털 컨버터(230)는 각각이 상기 픽셀 센서 어레이(210)의 적어도 하나의 칼럼에 대응하는 복수의 ADC 회로들(ADCs)을 포함한다. 아날로그-디지털 컨버터(230)는 픽셀 센서 어레이(210)로부터 출력되는 아날로그 형태의 광 감지 신호를 디지털 신호로 변환한다. 아날로그-디지털 컨버터(230)는 픽셀 센서 어레이(210)로부터 출력되는 광 감지 신호들 각각에 대하여 상관 이중 샘플링(Correlate Double Sampling: CDS)을 수행할 수 있다.

한편, 본 발명의 실시 예에 따르면, 아날로그-디지털 컨버터(230)는 동작 모드에 따라 다르게 동작하는 복수의 제 1 ADC 회로(231a, 231b) 및 복수의 제 2 ADC 회로(232a, 232b, 232c)를 포함할 수 있다. 복수의 제 1 ADC 회로(231a, 231b)는 제 1 동작 모드 및 제 2 동작 모드 시, 픽셀 센서 어레이(210)의 출력 신호를 디지털 신호로 변환하여 출력한다. 복수의 제 2 ADC 회로(232a, 232b, 232c)는 제 1 동작 모드 시, 픽셀 센서 어레이(210)의 출력 신호를 디지털 신호로 변환하여 출력한다. 복수의 제 2 ADC 회로(232a, 232b, 232c)는 제 2 동작 모드시에는, 픽셀 센서 어레이(210)의 출력 신호 대신 보상 입력 신호(Vcp)를 디지털 신호로 변환하여 출력한다. 도 11에서는 설명의 편의를 위하여 복수의 제 1 ADC 회로(231a, 231b) 및 복수의 제 2 ADC 회로(232a, 232b, 232c)를 구분하여 표시하였으나, 복수의 제 1 ADC 회로(231a, 231b) 및 복수의 제 2 ADC 회로(232a, 232b, 232c)는 물리적으로 구분되는 것은 아니다. 이미지 센서(200)의 동작 모드에 따른 설정에 따라, 복수의 ADC 회로들 중 일부가 복수의 제 1 ADC 회로(231a, 231b)로, 다른 일부가 복수의 제 2 ADC 회로(232a, 232b, 232c)로 선택될 수 있으며, 선택은 다양하게 변경될 수 있다.

다시 말하면, 제 1 동작 모드 시에는 복수의 ADC 회로는 픽셀 어레이로부터 출력되는 신호를 디지털 신호로 변환하여 출력한다. 반면, 제 2 동작 모드 시에는, 복수의 ADC 회로 중 일부, 즉 복수의 제 1 ADC 회로(231a, 231b)는 픽셀 어레이로부터 출력되는 신호를 디지털 신호로 변환하여 광 감지 신호로서 출력하고, 복수의 제 2 ADC 회로(232a, 232b, 232c)는 보상 입력 신호(Vcp)를 디지털 신호로 변환하여 출력한다. 예로서, 보상 입력 신호(Vcp)는 DC 전압일 수 있다. 또 다른 예로서, 보상 입력 신호(Vcp)는 접지 전압일 수 있다.

이때, 제 1 동작 모드는 픽셀 센서 어레이(210)의 각각의 로우에 포함된 픽셀(PX) 모두가 광을 감지하는 동작 모드로서, 예를 들어, 고화질 모드, 정지 영상 모드 등을 포함할 수 있다. 제 1 동작 모드는 각각의 로우에 포함된 픽셀(PX) 전부를 이용하므로, 풀 샘플링 모드(Full sampling mode)라고 할 수 있다.

제 2 동작 모드는 픽셀 센서 어레이(210) 각각의 로우에 포함된 픽셀(PX)들 중 일부 픽셀(PX)만이 광을 감지하는 동작 모드로서, 예를 들어, 저화질 모드, 동영상 모드, 크롭 모드(Crop Mode) 등을 포함할 수 있다. 제 2 동작 모드에는 각각의 로우에 포함된 픽셀(PX)들 중 일부만을 이용하므로, 서브 샘플링 모드(Sub-sampling mode)라고 할 수 있다.

제 1 동작 모드 시에는, 픽셀 센서 어레이(210)에 포함된 칼럼 라인 전부로부터 아날로그 광 감지 신호가 출력된다. 따라서, 복수의 ADC 회로 모두가 상기 아날로그 광 감지 신호를 디지털 신호로 변환하는데 이용된다.

그러나, 제 2 동작 모드 시에는, 픽셀 센서 어레이(210)에 포함된 칼럼 라인 중 일부 만이 아날로그 광 감지 신호를 출력하므로, 복수의 ADC 회로 중 일부만이 사용되고, 나머지 ADC 회로는 동작하지 않는다. 이때, 본 발명의 실시 예에 따른 이미지 센서(200)는 제 2 동작 모드 시, 아날로그 광 감지 신호를 변환하는데 이용되지 않는 복수의 ADC 회로 중 적어도 일부, 예컨대 복수의 제 2 ADC 회로(232a, 232b, 232c)를 수평 노이즈를 보상하기 위하여 이용한다.

이미지 센서(200)에서 광 감지 시 발생하는 노이즈는 랜덤 노이즈 및 수평 노이즈를 포함할 수 있다. 랜덤 노이즈는 각 픽셀에 대응하는 광 감지 신호의 편차에 의하여 발생하고, 수평 노이즈는 광 감지 신호의 로우별 편차에 의하여 발생한다. 예컨대, 제 1 로우의 픽셀들을 구동할 때의 구동 전압과 제 2 로우의 픽셀들을 구동할 때의 구동 전압에 차이가 발생하면, 이것이 수평 노이즈로서 인식될 수 있다. 수평 노이즈는, 픽셀 센서 어레이(210)의 각 로우에 인가되는 전원 전압의 차이, 각 로우별 픽셀들의 특성 차이, 픽셀 센서 어레이(210)로부터 출력된 아날로그 광 감지 신호를 디지털 신호로 변환할 때 이용되는 전압들의 변화에 의하여 발생할 수 있다. 수평 노이즈(HN)를 보상하기 위하여, 픽셀 센서 어레이(210)가 각 로우 마다 액티브 픽셀(AP)들의 일 측 또는 양측에 옵티컬 블랙 픽셀(OP)을 구비하고, 옵티컬 블랙 픽셀(OP)에 대응하는 ADC 회로로부터 출력되는 옵티컬 블랙 신호를 이용하여 액티브 픽셀(AP)값을 보상하는 방법이 이용된다. 즉, 옵티컬 블랙 신호를 노이즈 보상 신호로 사용하여 액티브 픽셀(AP)에서 감지된 광 감지 신호를 보상한다. 이때, 수평 노이즈의 감소 폭은 각 로우에 포함되는 옵티컬 블랙 픽셀(OP)의 개수 또는 옵티컬 블랙 픽셀(OP)에 대응하는 ADC 회로의 개수에 영향을 받는다. 즉, 노이즈 보상 신호의 수가 많을수록 수평 노이즈의 감소 폭이 크므로, 옵티컬 블랙 픽셀(OP)의 개수 또는 옵티컬 블랙 픽셀(OP)에 대응하는 ADC 회로의 개수가 많을수록 수평 노이즈가 감소될 수 있다. 그러나, 수평 노이즈를 감소시키기 위하여 옵티컬 블랙 픽셀 또는 옵티컬 블랙 픽셀에 대응하는 ADC 회로의 개수를 증가시킬 경우, 이미지 센서(200)의 면적이 증가한다. 그러나, 본 발명의 실시 예에 따르면, 옵티컬 블랙 픽셀(OP) 또는 ADC 회로 개수의 증가 없이, 제 2 모드 시, 예컨대 저화질 모드 시 광 감지에 이용되지 않는 복수의 ADC 회로가 노이즈 보상 신호를 발생함으로써, 이미지 센서(200)의 면적 증가 없이 수평 노이즈를 감소시킬 수 있다. 아날로그-디지털 컨버터(230)의 구체적인 동작에 대해서는 도 12a 및 도 12b를 참조하여 후술하기로 한다.

계속하여, 도 11을 참조하면, 래치부(240)는 아날로그-디지털 컨버터(230)로부터 출력되는 신호를 저장하고, 타이밍 제너레이터(250)의 제어에 따라 저장된 신호들을 순차적으로 출력한다.

타이밍 제너레이터(250)는 커맨드 신호(CMD), 클록 신호(CLK)등을 수신하고, 수신된 신호를 기초로 이미지 센서 회로의 각 구성 요소, 예컨대 로우 드라이버(220) 아날로그-디지털 컨버터(230), 래치부(240) 등의 동작을 제어하기 위한 제어신호들을 출력한다.

도 12a 및 도 12b는 도 11의 아날로그-디지털 컨버터(230)의 동작을 이미지 센서(200)의 동작 모드별로 나타내는 도면이다. 도 12a는 제 1 동작 모드에서, 도 12b는 제 2 동작 모드에서의 아날로그-디지털 컨버터(230)를 보여주는 도면이다.

도 12a 및 도 12b를 참조하면, 아날로그-디지털 컨버터(230)는 각각이 픽셀 센서 어레이(210)의 적어도 하나의 칼럼 라인에 연결되는 복수의 ADC 회로(231a~231c, 232a~232d) 및 램프 신호 발생기(235)를 포함할 수 있다. 본 실시 예에서는 램프 신호 발생기(235)가 아날로그-디지털 컨버터(230)에 배치되는 것으로 도시되었으나, 램프 신호 발생기(235)은 아날로그-디지털 컨버터(230)의 외부에 별도로 배치될 수 있다.

ADC 회로(231a~231c, 232a~232d)는 복수의 제 1 ADC 회로(231a~231c) 및 복수의 제 2 ADC 회로(232a~232d)를 포함한다. 설명의 편의를 위하여, 복수의 제 1 ADC 회로(231a~231c)는 3개, 복수의 제 2 ADC 회로(232a~232d)는 4개가 구비되는 것으로 도시하였으나, 본 발명은 이에 제한되는 것은 아니다. 복수의 제 1 ADC 회로(231a~231c) 및 복수의 제 2 ADC 회로(232a~232d)의 개수는 다양하게 변경될 수 있다.

복수의 제 1 ADC 회로(231a~231c)는 비교기(CMP) 및 카운터(CNT)를 포함할 수 있다. 복수의 제 2 ADC 회로(232a~232d)는 각각 스위칭 유닛(SWU), 비교기(CMP) 및 카운터(CNT)를 포함할 수 있다. 스위칭 유닛(SWU)은 픽셀 센서 어레이(210)로부터 출력되는 신호 및 보상 입력 신호(Vcp) 중 하나를 선택할 수 있다. 스위칭 유닛(SWU)들 각각은 이미지 센서(200)의 동작 모드에 따라 제 2 ADC 회로(232a~232d)의 출력을 제어할 수 있다. 복수의 제 1 ADC 회로(231a~231c)는 스위칭 유닛(SWU)을 포함하지 않고 이미지 센서(200)의 동작 모드에 상관없이 언제나 픽셀 어레이 (210)으로부터 출력되는 신호를 출력한다.

비교기(CMP)는 스위칭 유닛(SWU)에 의하여 선택된 입력 신호와 램프신호 발생기(235)로부터 출력된 램프 신호(Vramp)를 비교하고 그 비교 결과를 출력한다. 비교기(CMP)는 제 1 레벨의 신호, 예컨대 논리 하이(Logic High), 및 제 2 레벨의 신호, 예컨대 논리 로우(Logic Low) 중 하나를 비교 결과로서 출력할 수 있다. 카운터(CNT)는 카운트 클록 신호(미도시)에 동기하여, 비교기(CMP)로부터 출력된 신호 중 동종의 신호, 예컨대 제 1 레벨의 신호 또는 제 2 레벨의 신호의 개수를 카운트한다. 이에 따라 아날로그 신호가 디지털 신호로 변환되어 출력될 수 있다.

도 12a를 참조하면, 제 1 동작 모드시, 복수의 제 2 ADC 회로(232a~232d) 각각에 포함된 스위칭 유닛(SWU)은 픽셀 센서 어레이(210)으로부터 출력된 신호를 선택하여 비교기(CMP)에 제공한다. 그리고 복수의 제 1 ADC 회로(231a~231c) 또한 픽셀 센서 어레이(210)으로부터 출력된 신호를 선택하여 비교기(CMP)에 제공한다.이에 따라 복수의 제 1 ADC 회로(231a~231c) 및 복수의 제 2 ADC 회로(232a~232d)는 픽셀 센서 어레이(210)로부터 출력된 아날로그 신호를 디지털 신호로 변환하여 출력할 수 있다.

이와는 달리, 도 12b를 참조하면, 제 2 동작 모드시, 복수의 제 1 ADC 회로(231a~231c)는 픽셀 센서 어레이(210)로부터 출력된 신호를 선택하여 비교기(CMP)에 제공하는 반면, 복수의 제 2 ADC 회로(232a~232d) 각각에 포함된 스위칭 유닛(SWU)은 보상 입력 신호(Vcp)를 선택하여 비교기(CMP)에 제공한다. 이에 따라, 복수의 제 1 ADC 회로(231a~231c)는 픽셀 센서 어레이(210)로부터 출력된 아날로그 신호를 디지털 신호로 변환하여 출력하고, 복수의 제 2 ADC 회로(232a~232d)는 보상 입력 신호(Vcp)를 디지털 신호로 변환하여 출력한다. 복수의 제 1 ADC 회로(231a~231c)의 출력 신호들(DS2, DS4, DS6)은 광 감지 신호이고, 복수의 제 2 ADC 회로(232a~232d)의 출력 신호들(DS1, DS3, DS5, DS7)은 노이즈 보상 신호로서, 상기 광 감지 신호의 노이즈를 보상하는데 이용될 수 있다.

한편, 래치부(240)는 아날로그-디지털 컨버터(230)로부터 출력되는 복수의 신호(DS1~DS7)를 임시로 저장한 후, 상기 저장된 복수의 신호(DS1~DS7)를 순차적으로 이미지 센서(100)의 외부 또는 내부에 배치된 신호 보상부(미도시)로 출력할 수 있다. 노이즈 보상 처리의 효율성을 위하여 래치부(240)는 동작 모드에 따라 출력된 신호들의 순서를 다르게 할 수 있다. 이에 대하여 도 13a 및 도 13b를 참조하여 설명하기로 한다.

도 13a 및 도 13b는 도 11의 래치부(240)에서 출력되는 데이터(DATA)의 순서를 동작 모드에 따라 설명하기 위한 도면이다. 도 13a및 도 13b를 참조하면, 복수의 ADC 회로(231a~231c, 232a~232d)에서 생성된 신호들(DS1~DS7)은 시간상으로 순차적으로 출력될 수 있다. 도 13a를 참조하면, 제 1 동작 모드(1st Mode)일 때, 복수의 ADC 회로(231a~231c, 232a~232d)에서 생성된 신호들(DS1~DS7)은 DS1 신호를 시작으로 광 감지 신호(LSS)로서 출력되며, 복수의 ADC 회로(231a~231c, 232a~232d)의 배치 순서 등에 따라 순차적으로 출력될 수 있다. 여기서, 시간 순서는 t0 < t1 < t2 < … < tn 순서이다. 즉, 도면에서 도시된 왼편의 신호들이 먼저 출력됨을 의미한다.

도 13b를 참조하면, 제 2 동작 모드일 때, 복수의 제 2 ADC 회로(232a~232d)에서 생성된 신호들(DS1, DS3, DS5, DS7)이 노이즈 보상 신호로서 DS1 신호를 시작으로 출력된 이후에, 복수의 제 1 ADC 회로(231a~231c)에서 생성된 신호들(DS2, DS4, DS6)이 DS2 신호부터 광 감지 신호로서 출력될 수 있다. 노이즈 보상 신호들(DS1, DS3, DS5, DS7)이 광 감지 신호들(DS2, DS4, DS6)에 우선하여 출력되어 신호 보상부(미도시)에서 보상 기준 신호가 생성되면, 이후 순차적으로 출력되는, 광 감지 신호들(DS2, DS4, DS6) 각각에 대한 노이즈 보상이 원활하게 수행될 수 있다. 이에 따라, 신호 보상부(미도시)의 리소스, 예컨대 신호 저장 영역 등의 과다한 사용을 방지할 수 있다. 여기서, 시간 순서는 T0 < T1 < T2 < … < Tn 순서이다. 즉, 도면에서 도시된 왼편의 신호들이 먼저 출력됨을 의미한다.

도 14는 도 11의 픽셀 어레이의 하나의 칼럼 라인 및 이에 대응하는 제 2 ADC 회로의 구성 및 동작을 설명하기 위한 도면이다.

도 14를 참조하면, 픽셀 센서 어레이(210)의 하나의 칼럼 라인에는 복수의 픽셀(PX)이 연결된다. 그리고 도 3에서 상술한 바와 같이, 픽셀(PX)의 출력부(도 3의 Dx)가 소스 팔로워 형태이기 때문에 소스 로드인 Iload가 칼럼 라인에 연결된다.. 복수의 픽셀(PX) 중 선택된 픽셀(PX)로부터 아날로그 감지 신호(Vas)가 출력될 수 있다.

스위칭 유닛(SWU)은 스위칭 제어신호 (SC)에 응답하여 동작하는 스위치(SW)를 포함한다. 스위치(SW)는 NMOSFET, PMOSFET 또는 트랜스미션 게이트(Transmission Gate) 등으로 구현될 수 있다. 스위치(SW)의 일단은 비교기(CMP)의 제 1 입력 단자(I1)에 연결될 수 있다. 스위치(SW)의 타단은 스위칭 제어신호(SC)에 응답하여 상기 칼럼 라인 보상 입력 신호(Vcp)에 연결될 수 있다.. 이때, 보상 입력 신호(Vcp)는 접지 전압(GND)일 수 있다. 스위치(SW)는 스위칭 제어 신호(SC)에 응답하여 아날로그 감지 신호(Vas) 또는 보상 입력 신호(Vcp)를 비교기(CMP)의 제 1 입력 단자(I1)로 제공할 수 있다.

비교기(CMP)는 증폭기(AMP) 및 커패시터(C0)를 구비한다. 실시 예에 따라서, 비교기(CMP)는 입출력을 제어하기 위한 스위치들 및 커패시터를 더 구비할 수 있다. 또한 도 14에서, 비교기(CMP)는 차동 증폭기(AMP)로 구현되는 것으로 도시되었으나 본 발명은 이에 제한되지 않는다. 비교기(CMP)는 OTA(Operational Transconductance Amplifier), 인버터 등으로 구현될 수도 있다. 비교기(CMP)의 제 1 입력단자(I1)에는 스위칭 유닛(SWU)의 선택에 따라 아날로그 감지 신호(Vsa) 또는 보상 입력 신호(Vcp)가 입력될 수 있다. 비교기(CMP)의 제 2 입력단자(I2)에는 램프신호(Vramp)가 입력된다.

비교기(CMP)는 제 1 입력단자(I1) 및 제 2 입력단자(I2)로 입력되는 두 입력 신호를 비교하고 그 결과를 출력한다. 전술한 바와 같이, 비교기(CMP)는 제 1 레벨의 신호, 예컨대 논리 하이, 및 제 2 레벨의 신호, 예컨대 논리 로우 중 하나를 비교 결과로서 출력할 수 있다. 카운터(CNT)는 카운트 클록 신호(CCLK)에 동기하여, 비교기(CMP)로부터 출력된 신호 중 동종의 신호, 예컨대, 제 1 레벨의 신호 또는 제 2 레벨의 신호의 개수를 카운트한다. 이에 따라 아날로그 신호가 디지털 신호로 변환되어 출력될 수 있다.

도 14의 ADC 회로는 복수의 제 2 ADC 회로(232a~232d)에 공통적으로 적용될 수 있다. 도 14에서 스위칭 유닛 (SWU)을 제외하면 도 11의 픽셀 어레이의 하나의 칼럼 라인 및 이에 대응하는 제 1 ADC 회로(231a~231c)의 구성 및 동작을 설명하기 위한 도면과 동일하다.

도 15a 및 도 15b는 도 11의 이미지 센서(200)의 일 구현 예를 동작 모드에 따라 나타낸 도면이다.

도 15a 및 도 15b를 참조하면, 픽셀 어레이(210a)는 입사되는 빛을 수광하여 전기 신호로 전환하는 액티브 픽셀 영역(APR) 및 빛의 유입을 차단하여 블랙 신호의 기준을 제공하는 옵티컬 블랙 픽셀 영역(OBR)을 포함할 수 있다. 도 15a 및 도 15b에는 옵티컬 블랙 픽셀 영역(OBR)이 액티브 픽셀 영역(APR)의 양측에 배치된 것으로 도시되었으나, 이에 제한되는 것은 아니다. 옵티컬 블랙 픽셀 영역(OBR)은 액티브 픽셀 영역(APR)의 양 측면 중 어느 하나에 구비될 수 있다. 또한 옵티컬 블랙 픽셀 영역(OBR)은 액티브 픽셀 영역(APR)의 상부 또는 하부에 추가적으로 구비될 수도 있다.

이미지 센서(200a)로 빛이 조사되는 경우, 액티브 픽셀 영역(APR)에 입사되는 입사광에 의해 발생된 전기적 신호가 출력되는데, 이 때, 옵티컬 블랙 픽셀 영역(OBR)는 도 11 및 도 12a와 도 12b에서 설명된 제 2 ADC 회로(232a~232d)와 동일 구조를 갖는 ADC 회로가 복수 개 연결될 수 있다. 도 15a 및 도 15b에서는 하나의 실시 예로 옵티컬 블랙 픽셀 영역(OBR)에 4개의 ADC 회로(232a~232d)가 연결된 것으로 도시 되어있으나, 본 발명은 이에 한정된 것은 아니다.

옵티컬 블랙 픽셀 영역(OBR)의 옵티컬 블랙 픽셀(OP)에는 차광 패턴에 의해 빛이 입사되지 않기 때문에, 노이즈 신호만이 출력될 수 있다. 그러므로 도 11을 참조하여 전술한 바와 같이, 옵티컬 블랙 픽셀 영역(OBR)에서 출력된 신호, 즉 옵티컬 블랙 신호를 노이즈 보상 신호로서 이용하여 액티브 픽셀 영역(APR)에서 출력되는 광 감지 신호의 노이즈를 보상할 수 있다.

한편, 제 1 동작 모드의 경우, 소비전류가 크므로 픽셀 어레이(210a)에 제공되는 로우 라인별 구동 전원의 편차가 클 수 있다. 이러한 경우, 픽셀 어레이(210a)에서 발생하는 수평 노이즈 성분이 클 수 있는 바, 수평 노이즈를 보상하기 위하여 옵티컬 블랙 픽셀(OP)에서 출력되는 신호를 노이즈 보상 신호로서 이용하는 것이 바람직할 수 있다. 제 2 동작 모드의 경우, 상대적으로 소비전류가 작아 로우 라인별 구동 전원의 편차가 작을 수 있다. 이러한 경우, 픽셀 어레이(210a)에서 발생하는 수평 노이즈는 아날로그-디지털 컨버터(230a)에서 발생하는 수평 노이즈 성분보다 상대적으로 작다. 픽셀 어레이(210a)에서 발생하는 랜덤 노이즈 성분이 수평 노이즈 성분으로 변환되어 보일 수 있으므로, 제 1 동작 모드와 같이, 옵티컬 블랙 픽셀(OP)에서 출력되는 신호를 노이즈 보상 신호로서 이용할 경우, 픽셀 어레이(210a)에서 발생하는 수평 노이즈 성분이 적어 보상 효과가 낮은 반면, 오히려 옵티컬 블랙 픽셀(OP)의 랜덤 노이즈 성분이 수평 노이즈 성분으로 부가될 수 있다. 아날로그-디지털 컨버터(230a)에서 발생하는 수평 노이즈 성분이 크므로, 옵티컬 블랙 픽셀(OP)의 랜덤 노이즈 성분을 반영하지 않고, 아날로그-디지털 컨버터(230a)의 수평 노이즈 성분만을 제거하기 위하여, 옵티컬 블랙 픽셀(OP)에 대응하는 ADC 회로에 옵티컬 블랙 픽셀(OP)의 출력 대신 DC 전압, 예컨대 보상 입력 신호(Vcp)를 인가하여, 노이즈 보상 신호로서 출력할 수 있다. 또한, 도 11에서 전술한 바와 같이, 노이즈 보상 신호의 수가 많을수록 보상량이 커지므로, 액티브 픽셀에 대응하는 ADC 회로 중 광 감지에 이용되지 않는 적어도 일부의 ADC 회로는 도 11을 참조하여 설명한 바와 같이 수평 노이즈 보상을 위하여 사용될 수 있다.

따라서, 본 발명의 실시 예에 따른 이미지 센서(200a)는 제 1 동작 모드 시에는, 도 15a에 도시된 바와 같이, 아날로그-디지털 컨버터(230a)에 포함되는 복수의 ADC 회로(231a~231f, 232a~232d)가 픽셀 어레이(210a)로부터 출력되는 신호를 수신하여 디지털 신호로 변환하여 출력한다. 제 2 동작 모드 시에는, 도 15b에 도시된 바와 같이, 액티브 픽셀(AP)에 대응하는 복수의 ADC 회로(231a~231c, 232c, 232d, 233) 중 일부, 즉 복수의 제 1 ADC 회로(231a, 231b, 231c)가 픽셀 어레이(210a)으로부터 출력되는 신호를 디지털 신호로 변환하여 출력할 수 있다., 액티브 픽셀(AP)에 대응하는 복수의 A/D 변환기 중 다른 일부 및 옵티컬 블랙 픽셀(OP)에 대응하는 ADC 회로, 즉 복수의 제 2 ADC 회로(232c, 232d)는 보상 입력 신호(Vcp)를 디지털 신호로 변환하여 출력할 수 있다. 한편, 액티브 픽셀(AP)에 대응하는 ADC 회로 중 또 다른 일부, 즉 복수의 제 3 ADC회로(233)는 동작하지 않을 수 있다. 동작하는 ADC 회로의 수가 많을수록 소비전류가 커진다. 따라서, 화질과 소비전류를 고려하여, 제 2 ADC 회로(232a~232f)로 선택되는 ADC 회로의 개수를 조절할 수 있다.

도 16a 및 도 16b는 도 15a 및 도 15b의 래치부(240)에서 출력되는 DATA의 순서를 동작 모드에 따라 설명하기 위한 도면이다.

우선 도 16a를 참조하면, 제 1 동작 모드일 때, 옵티컬 블랙 픽셀(OP)에 대응하는 ADC 회로에서 출력된 신호(DSOB1~DSOB4)가 노이즈 보상 신호(NCS)로서 출력되고, 이후, 액티브 픽셀(AP)에 대응하는 ADC 회로에서 출력되는 신호(DSAT1~DSATn)가 광 감지 신호(LSS)로서 출력될 수 있다. 옵티컬 블랙 픽셀(OP)에 대응하는 ADC 회로에서 출력된 신호(DSOB1~DSOB4)는 픽셀 어레이(210a)의 수평 노이즈 성분이 반영된 신호이다. 여기서, 시간 순서는 t0 < t1 < t2 < … < tn 순서이다. 즉, 도면에서 도시된 왼편의 신호들이 먼저 출력됨을 의미한다.

도 16b를 참조하면, 제 2 동작 모드일 때, 복수의 제 2 ADC 회로(232a, 232b, 232c, 232d, 232e, 232f, )에서 출력되는 신호(DSOB1~DSOB4, DSAT3~DSATn-1)이 노이즈 보상 신호(NCS)로서 우선 출력되고, 이후 복수의 제 1 ADC 회로(231a, 231b, 231c)에서 출력된 신호들(DSAT1, DSAT4, …, DSATn)이 광 감지신호(LSS)로서 출력될 수 있다. 여기서, 시간 순서는 T0 < T1 < T2 < … < Tn 순서이다. 즉, 도면에서 도시된 왼편의 신호들이 먼저 출력됨을 의미한다.

도 17은 도 11의 이미지 센서의 다른 구현 예를 나타낸 블록도이다. 도 17을 참조하면, 이미지 센서(300)는 픽셀 센서 어레이(310), 로우 드라이버(320), 아날로그-디지털 컨버터(330), 래치부(340) 및 타이밍 제너레이터(350)을 포함한다. 또한, 이미지 센서(300)는 제어부(355) 및 보상부(360)를 더 포함할 수 있다. 픽셀 센서 어레이(310), 로우 드라이버(320), 아날로그-디지털 컨버터(330), 래치부(340) 및 타이밍 제너레이터(350)는 도 11의 그것들과 동일한 바, 중복되는 설명은 생략하기로 한다.

제어부(355)는 외부로부터 인가되는 동작 모드(OPmode) 와 설정값에 따라 아날로그-디지털 컨버터(330)를 제어할 수 있다. 제어부(355)는 아날로그-디지털 컨버터(330)에 포함되는 복수의 ADC 회로들 중 복수의 제 1 ADC, 복수의 제 2 ADC 회로, 및 복수의 제 3 ADC 회로를 선택할 수 있다. 제어부(355)는 타이밍 제너레이터(350)에 포함되는 것으로 도시되었으나, 이에 제한되는 것은 아니다. 제어부(355)는 타이밍 제너레이터(350)의 외부에 별도로 구비될 수 있다.

보상부(370)는 래치부(340)로부터 제공된 신호(DATA)를 기초로 픽셀 센서 어레이(310)로부터 출력되는 광 감지 신호에 대한 노이즈 보상을 수행한다. 전술한 바와 같이, 래치부(340)는 복수의 노이즈 보상 신호(NCS)를 출력한 이후에 복수의 광 감지 신호(LSS)를 순차적으로 출력한다. 따라서, 보상부(170)는 노이즈 보상 신호(NCS)들을 기초로 보상 기준 신호를 산출한 후, 상기 보상 기준 신호를 이용하여 각각의 광 감지 신호(LSS)를 보상할 수 있다. 일 예로서, 보상 기준 신호는 노이즈 보상 신호(NCS)들을 평균한 값이고, 각각의 광 감지 신호(LSS)로부터 상기 평균한 값을 빼는 것으로서 상기 광 감지 신호(LSS)의 노이즈, 특히 수평 노이즈를 보상할 수 있다. 보상된 값(CPEN DATA)은 외부, 예를 들어 이미지 신호 처리부(ISP) 등으로 출력될 수 있다.

도 18은 본 발명의 실시 예에 따른 촬상 장치를 개략적으로 나타내는 블록도이다.

촬상 장치(1000)는 빛을 전기적 신호로 변환하여 이미지 데이터를 생성하는 장치로서, 도 19에 도시된 바와 같이, 이미지 센서(1100), 모듈 렌즈(1200), 이미지 신호 프로세서(1300)를 포함할 수 있다. 또한, 촬상 장치(1000)는 디스플레이부(1400) 및 인터페이스부(1500)등을 더 포함할 수 있다. 예로서 촬상 장치(1000)는 디지털 카메라, 상기 디지털 카메라를 포함하는 데이터 처리 장치, 예컨대, 예컨대 PC(personal computer), 이동 전화기, 스마트 폰(smart phone), 태블릿(tablet) PC, 또는 IT(information-technology) 장치를 포함한다.

모듈 렌즈(1200)는 촬상 장치(1000) 외부의 피사체로부터 오는 빛을 굴절시킬 수 있고, 이미지 센서(1100)에 화상이 맺히도록 할 수 있다. 이미지 센서(1100)는 모듈 렌즈(1200)를 통과하여 입사하는 빛을 흡수할 수 있다.

이미지 센서(1100)는 앞서 설명한 본 발명의 실시 예들에 따른 이미지 센서(100, 200, 300) 중 하나이거나 또는 상기 이미지 센서들로부터 용이하게 고안이 가능한 이미지 센서일 수 있다. 이미지 센서(1100)는 동영상 모드, 저화질 모드 등과 같은 서브 샘플링 모드로 동작할 때, 픽셀 센서 어레이(1110)에서 출력되는 광 감지 신호를 디지털 신호로 변환하는데 이용되지 않는 ADC 회로를, 광 감지 신호의 수평 노이즈를 감소시키기 위하여 이용할 수 있다.

이미지 신호 프로세서(1300)은 이미지 센서(1100)로부터 수신된 신호(DATA)를 영상 처리하여 디스플레이부(1400)로 제공하거나 또는 인터페이스부(1500)로 제공할 수 있다. 또한, 촬상된 이미지 데이터의 특성을 기초로 이미지 센서(1100)를 제어할 수 있다. 이미지 신호 프로세서(1300)는 보상부(1310)를 구비하고, 상기 보상부(1310)가 이미지 센서(1100)로부터 수신되는 신호(DATA)를 기초로 노이즈 보상을 수행할 수 있다. 그러나, 이는 일 예로서, 본 발명의 기술적 사상은 이에 제한되는 것은 아니다. 보상부(1310)는 이미지 신호 프로세서(1300)와 별도로 구비될 수 있고, 또한 도 17을 참조하여 설명한 바와 같이 이미지 센서(1100)에 구비될 수도 있다.

디스플레이부(1400)는 이미지 프로세서(1300)로부터 수신한 이미지 데이터를 표시하고, 인터페이스부(1500)는 외부장치와 이미지 데이터를 송신하거나 또는 외부 장치로부터 이미지 데이터를 수신한다.

도 19는 본 발명의 기술적 사상에 의한 실시 예들에 따른 이미지 센서(2000)의 개략적인 평면 배치를 보여주는 도면이다.

도 19를 참조하면, 이미지 센서(2000) 센서 어레이 영역(SA)과, 상기 센서 어레이 영역(SA) 주위에 형성된 복수의 회로(2062)를 포함하는 회로 영역(CA)과, 상기 회로 영역(CA)의 주위에 배치된 복수의 패드(2040)를 포함하는 패드 영역(PA)을 포함한다. 상기 센서 어레이 영역(SA)은 외부로부터의 빛의 파장들에 대응되는 액티브 신호를 생성하기 위한 액티브 픽셀을 포함하는 액티브 픽셀 영역(APR)과, 외부로부터의 빛이 차단되어 옵티컬 블랙 (optical black)신호를 생성하기 위한 옵티컬 블랙 픽셀(OP)을 포함하는 옵티컬 블랙 픽셀 영역(OBR)을 포함한다. 상기 액티브 픽셀 영역(APR) 중 상기 옵티컬 블랙 픽셀 영역(OBR)에 근접한 에지 부분에는 더미 픽셀 센서 영역(DPS)이 배치될 수 있다. 일부 실시 예들에서, 상기 더미 픽셀 센서 영역(DPS)은 생략될 수 있다.

일부 실시 예들에서, 상기 패드 영역(PA)에 형성된 복수의 패드(2040)는 외부 장치와 전기적 신호를 주고 받는다. 다른 일부 실시 예들에서, 상기 복수의 패드(2040)는 외부로부터 공급되는 전원 전압 또는 접지 전압과 같은 구동 전원을 회로 영역(CA)에 배치된 회로들에 전달하는 역할을 한다.

상기 픽셀 어레이 영역(SA)은 복수의 단위 픽셀(2052)을 포함하는 픽셀 어레이(2054)로 이루어진다. 상기 복수의 단위 픽셀(2052)은 각각 광전 변환 소자(도시 생략)를 포함한다.

상기 회로 영역(CA)은 복수의 CMOS 트랜지스터(도시 생략)를 포함하며, 센서 어레이 영역(SA)의 각 단위 픽셀(2052)에 일정한 신호를 제공하거나 각 단위 픽셀(52)에서의 출력 신호를 제어한다.

센서 어레이 영역(SA)에서 옵티컬 블랙 픽셀 영역(OBR)에 형성되어 있는 복수의 단위 픽셀(52)은 차광 패턴(2062)에 의해 덮여 있다. 상기 옵티컬 블랙 픽셀 영역(OBR)에 형성되어 있는 복수의 단위 픽셀(2052)은 암전류(dark current)를 측정하는 데 이용될 수 있다. 상기 옵티컬 블랙 센서 영역(OBR)에 있는 픽셀 어레이(2054)에는 액티브 픽셀 센서 영역(APR) 및 더미 픽셀 센서 영역(DPS)에 있는 픽셀 어레이(2054)에 공급되는 공급 전원과 동일한 공급 전원이 연결될 수 있다. 따라서, 액티브 픽셀 센서 영역(APR)에서 생성된 공급 전원 노이즈와 동일한 노이즈를 옵티컬 블랙 픽셀 영역(OBR)의 출력 신호를 통해 전달하는 것이 가능하다. 또한, 옵티컬 블랙 픽셀 영역(OBR)에 있는 픽셀 어레이(2054)는 차광 패턴(2062)에 의해 빛과 차단되어 있으므로, 옵티컬 블랙 픽셀 영역(OBR)에 있는 픽셀 어레이(2054)에서 발생되는 블랙 레벨 신호를 이용하여 공급 전원 노이즈 성분을 전달할 수 있다.

도 20은 본 발명의 기술적 사상에 의한 실시 예들에 따른 이미지 센서를 포함하는 시스템을 나타내는 블록도이다. 시스템(3000)은 이미지 데이터를 필요로 하는 컴퓨팅 시스템, 카메라 시스템, 스캐너, 차량 네비게이션, 비디오 폰, 경비 시스템 또는 움직임 검출 시스템 중 어느 하나일 수 있다.

도 20에 도시된 바와 같이, 시스템(3000)은 중앙처리장치(또는 프로세서)(3100), 비휘발성 메모리(3200), 이미지 센서(3300), 입출력 장치(3400) 및 RAM(3500)을 포함할 수 있다. 중앙처리장치(310)는 버스(3600)를 통해서 비휘발성 메모리(3220), 이미지 센서(3300), 입출력 장치(3400) 및 RAM(3500)과 통신할 수 있다. 이미지 센서(3400)는 독립된 반도체 칩으로 구현될 수도 있고, 중앙처리장치(3100)와 결합하여 하나의 반도체 칩으로 구현될 수도 있다.

도 20에 도시된 시스템에 포함된 이미지 센서(3300)는 앞서 설명한 본 발명의 실시 예들에 따른 이미지 센서(100, 200, 300) 중 하나이거나 또는 상기 이미지 센서들로부터 용이하게 고안이 가능한 이미지 센서일 수 있다. 이미지 센서(3300)는 동영상 모드, 저화질 모드 등과 같은 서브 샘플링 모드로 동작할 때, 픽셀 어레이에서 출력되는 광 감지 신호를 디지털 신호로 변환하는데 이용되지 않는 A/D 변환기를, 광 감지 신호의 수평 노이즈를 감소시키기 위하여 이용할 수 있다.

도 21은 본 발명의 예시적 실시 예에 따른 이미지 센서를 포함하는 전자 시스템 및 인터페이스를 나타낸다. 도 21을 참조하면, 상기 전자시스템(4000)은 mipi 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치, 예컨대 이동 전화기, PDA, PMP 또는 스마트 폰으로 구현될 수 있다. 상기 전자 시스템(4000)은 어플리케이션 프로세서(4100), 이미지 센서(4400) 및 디스플레이(4500)를 포함할 수 있다.

어플리케이션 프로세서(4100)에 구현된 CSI 호스트(4120)는 카메라 시리얼 인터페이스(camera serial interface; CSI)를 통하여 이미지 센서(4400)의 CSI 장치(4410)와 시리얼 통신할 수 있다. 이때, 예컨대, 상기 CSI 호스트(4120)에는 광 디시리얼라이저가 구현될 수 있고, CSI 장치(4410)에는 광 시리얼라이저가 구현될 수 있다.

어플리케이션 프로세서(4100)에 구현된 DSI 호스트(4110)는 디스플레이 시리얼 인터페이스(display serial interface; DSI)를 통하여 디스플레이(4500)의 DSI 장치(4510)와 시리얼 통신할 수 있다. 이때, 예컨대, DSI 호스트(4110)에는 광 시리얼라이저가 구현될 수 있고, DSI 장치(4510)에는 광 디시리얼라이저가 구현될 수 있다.

전자 시스템(4000)은 어플리케이션 프로세서(4100)와 통신할 수 있는 RF 칩(4600)을 더 포함할 수 있다. 전자 시스템(4000)의 PHY(4130)와 RF 칩(4600)의 PHY(4610)는 MIPI DigRF에 따라 데이터를 주고받을 수 있다.

전자 시스템(4000)은 GPS(4200), 스토리지(4820), DRAM(4840), 스피커(4720) 및 마이크(4740)를 더 포함할 수 있으며, 상기 전자 시스템(4000)은 Wimax(4320), WLAN(4340) 및 UWB(4360) 등을 이용하여 통신할 수 있다.

이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

110 : 픽셀 센서 어레이
110a : 액티브 픽셀 센서 어레이
110b : 옵티컬 블랙 픽셀 센서 어레이
111 : 액티브 픽셀 센서
120 : 행 디코더
130 : 이종 아날로그-디지털 컨버터
135a, 135b : 전가산기
137 : 멀티플렉서
138 : 디멀티플렉서
140 : 출력 버퍼
150 : 타이밍 컨트롤러
210, 310 : 픽셀 센서 어레이
220, 320 : 로우 드라이버
230, 330 : 아날로그-디지털 컨버터
235 : 램프신호
240, 340 : 래치부
250, 350 : 타이밍 제너레이터
355 : 제어부
360 : 보상부

Claims

액티브 픽셀 센서와 옵티컬 블랙 픽셀 센서를 포함하는 픽셀 센서 어레이;
상기 액티브 픽셀 센서로부터 제공되는 제 1 센싱 신호를 제 1 디지털 신호로 변환하는 제 1 아날로그-디지털 컨버터;
상기 옵티컬 블랙 픽셀 센서로부터 제공되는 제 2 센싱 신호를 제 2 디지털 신호로 변환하고, 상기 제 1 아날로그-디지털 컨버터와는 다른 잡음 특성을 갖는 제 2 아날로그-디지털 컨버터; 그리고
상기 제 1 디지털 신호와 상기 제 2 디지털 신호를 일시 저장하고 출력하는 출력 버퍼를 포함하되,
상기 제 2 아날로그-디지털 컨버터의 제 2 랜덤 잡음 대역은 상기 제 1 아날로그-디지털 컨버터의 제 1 랜덤 잡음 대역보다 좁은 것을 특징으로 하는 이미지 센서.
제 1 항에 있어서,
상기 제 2 아날로그-디지털 컨버터는 상기 제 2 센싱 신호를 디지털 신호로 각각 변환하는 복수의 아날로그-디지털 변환 회로들을 포함하는 이미지 센서.
제 1 항에 있어서,
상기 제 2 아날로그-디지털 컨버터는 적어도 2개의 칼럼들로부터 제공되는 복수의 제 2 센싱 신호들을 순차적으로 처리하는 하나의 아날로그-디지털 변환 회로로 제공되는 이미지 센서.
제 3 항에 있어서,
상기 하나의 아날로그-디지털 변환 회로의 입력단에 상기 복수의 제 2 센싱 신호들을 순차적으로 선택하여 전달하는 멀티플렉서를 더 포함하는 이미지 센서.
제 3 항에 있어서,
제 2 아날로그-디지털 컨버터의 랜덤 잡음 전력은 상기 제 1 아날로그-디지털 컨버터의 랜덤 잡음 전력보다 작은 이미지 센서.
복수의 액티브 픽셀 센서들을 포함하는 픽셀 센서 어레이;
상기 액티브 픽셀 센서들로부터 출력되는 동일 라인의 센싱 신호들 각각을 디지털 신호들로 변환하는 아날로그-디지털 컨버터; 그리고
상기 디지털 신호들을 일시 저장하고 출력하는 출력 버퍼를 포함하되,
상기 아날로그-디지털 컨버터는 서로 다른 랜덤 잡음 특성을 가지는 이종의 아날로그-디지털 변환 회로들을 포함하고,
상기 아날로그-디지털 컨버터에 포함되는 제 1 아날로그-디지털 컨버터의 제 1 랜덤 잡음 대역은 제 2 아날로그-디지털 컨버터의 제 2 랜덤 잡음 대역보다 넓은 이미지 센서.
복수의 픽셀 센서들을 포함하는 픽셀 센서 어레이;
제 1 동작 모드 및 제 2 동작 모드 시, 상기 픽셀 센서 어레이의 출력 신호를 디지털 신호로 변환하여 출력하는 복수의 제 1 아날로그-디지털 컨버터; 및
상기 제 1 동작 모드 시, 상기 픽셀 센서 어레이의 출력 신호를 디지털 신호로 변환하여 출력하고, 상기 제 2 동작 모드 시, 보상 입력 신호를 디지털 신호로 변환하여 출력하는 복수의 제 2 아날로그-디지털 컨버터를 포함하되,
상기 제 1 아날로그-디지털 컨버터의 제 1 랜덤 잡음 대역은 상기 제 2 아날로그-디지털 컨버터의 제 2 랜덤 잡음 대역보다 넓은 이미지 센서.
제 7 항에 있어서,
상기 복수의 제 2 아날로그-디지털 컨버터 중 적어도 일부는, 상기 픽셀 센서 어레이의 복수의 로우 중 액티브 픽셀을 포함하는 로우에 대응하는 것을 특징으로 하는 이미지 센서.
제 7 항에 있어서,
상기 보상 입력 신호는 DC 전압인 것을 특징으로 하는 이미지 센서.
제 7 항에 있어서,
상기 제 2 동작 모드시, 상기 복수의 제 1 아날로그-디지털 컨버터의 출력들은 광 감지 신호이고, 상기 복수의 제 2 아날로그-디지털 컨버터의 출력들은 상기 제 1 아날로그-디지털 컨버터의 출력들 각각을 보상하기 위한 노이즈 보상 신호인 것을 특징으로 하는 이미지 센서.