KR20220073977A - 이미지 센서 및 이미지 센서를 포함하는 이미지 센싱 시스템 - Google Patents

이미지 센서 및 이미지 센서를 포함하는 이미지 센싱 시스템 Download PDF

Info

Publication number
KR20220073977A
KR20220073977A KR1020200161970A KR20200161970A KR20220073977A KR 20220073977 A KR20220073977 A KR 20220073977A KR 1020200161970 A KR1020200161970 A KR 1020200161970A KR 20200161970 A KR20200161970 A KR 20200161970A KR 20220073977 A KR20220073977 A KR 20220073977A
Authority
KR
South Korea
Prior art keywords
signal
voltage
signal processing
image
pixel
Prior art date
Application number
KR1020200161970A
Other languages
English (en)
Inventor
김윤홍
김경민
채희성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200161970A priority Critical patent/KR20220073977A/ko
Priority to US17/393,803 priority patent/US11706536B2/en
Priority to CN202111411695.9A priority patent/CN114567735A/zh
Publication of KR20220073977A publication Critical patent/KR20220073977A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N5/37455—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N5/357—
    • H04N5/378—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

이미지 신호의 전압 노이즈를 보상함으로써 제품 신뢰성이 향상되는 이미지 센서가 제공된다. 이미지 센서는 디지털 신호 처리 전압을 이용하여 디지털 신호를 생성하는 디지털 신호 처리 장치, 아날로그 신호 처리 전압을 이용하여 픽셀 신호를 생성하는 픽셀, 아날로그 신호 처리 전압을 이용하여 램프 신호를 생성하는 램프 신호 생성기, 아날로그 신호 처리 전압을 이용하여 바이어스 전압을 생성하는 바이어스 전압 생성기, 바이어스 전압을 제공받고, 디지털 신호 처리 전압 및 아날로그 신호 처리 전압에 기초하여 생성한 노이즈 성분을 바이어스 전압에 부가하는 노이즈 보상기, 및 픽셀로부터 픽셀 신호를 제공받고, 노이즈 보상기로부터 노이즈 성분이 부가된 바이어스 전압을 제공받고, 램프 신호 생성기로부터 램프 신호를 제공받고, 제공받은 바이어스 전압 및 램프 신호에 기초하여 기준 전압을 생성하고, 기준 전압에 기초하여 픽셀 신호에 대하여 아날로그-디지털 변환을 수행함으로써 픽셀 신호에 대응하는 이미지 신호를 생성하는 변환 회로를 포함한다.

Description

이미지 센서 및 이미지 센서를 포함하는 이미지 센싱 시스템 {IMAGE SENSOR AND IMAGE SENSING SYSTEM COMPRISING THE SAME}
본 발명은 이미지 센서 및 이미지 센서를 포함하는 이미지 센싱 시스템에 대한 것이다.
이미지 센싱 장치(image sensing device)는 광학 정보를 전기 신호로 변환시키는 반도체 소자 중 하나이다. 이러한 이미지 센싱 장치는 전하 결합형(CCD; Charge Coupled Device) 이미지 센싱 장치와 씨모스형(CMOS; Complementary Metal-Oxide Semiconductor) 이미지 센싱 장치를 포함할 수 있다.
CMOS 형 이미지 센서는 CIS(CMOS image sensor)라고 약칭될 수 있다. CIS는 2차원적으로 배열된 복수개의 픽셀들을 구비할 수 있다. 픽셀들 각각은 예를 들어, 포토 다이오드(photodiode, PD)를 포함할 수 있다. 포토다이오드는 입사되는 광을 전기 신호로 변환해주는 역할을 할 수 있다.
최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, 스마트폰, 게임 기기, 경비용 카메라, 의료용 마이크로 카메라, 로봇 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대되고 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 이미지 신호의 전압 노이즈를 보상함으로써 제품 신뢰성이 향상되는 이미지 센서를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 이미지 신호의 전압 노이즈를 보상함으로써 제품 신뢰성이 향상되는 이미지 센싱 시스템을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 이미지 센서는 디지털 신호 처리 전압을 이용하여 디지털 신호를 생성하는 디지털 신호 처리 장치, 아날로그 신호 처리 전압을 이용하여 픽셀 신호를 생성하는 픽셀, 아날로그 신호 처리 전압을 이용하여 램프 신호를 생성하는 램프 신호 생성기, 아날로그 신호 처리 전압을 이용하여 바이어스 전압을 생성하는 바이어스 전압 생성기, 바이어스 전압을 제공받고, 디지털 신호 처리 전압 및 아날로그 신호 처리 전압에 기초하여 생성한 노이즈 성분을 바이어스 전압에 부가하는 노이즈 보상기, 및 픽셀로부터 픽셀 신호를 제공받고, 노이즈 보상기로부터 노이즈 성분이 부가된 바이어스 전압을 제공받고, 램프 신호 생성기로부터 램프 신호를 제공받고, 제공받은 바이어스 전압 및 램프 신호에 기초하여 기준 전압을 생성하고, 기준 전압에 기초하여 픽셀 신호에 대하여 아날로그-디지털 변환을 수행함으로써 픽셀 신호에 대응하는 이미지 신호를 생성하는 변환 회로를 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 이미지 센서는 디지털 신호 처리 전압을 이용하여 디지털 신호를 생성하는 디지털 신호 처리 장치, 아날로그 신호 처리 전압을 이용하여 픽셀 신호를 생성하는 픽셀, 상기 아날로그 신호 처리 전압을 이용하여 램프 신호를 생성하는 램프 신호 생성기, 아날로그 신호 처리 전압을 이용하여 바이어스 전압을 생성하는 바이어스 전압 생성기, 픽셀 신호, 램프 신호 및 바이어스 전압을 제공받고, 제공받은 바이어스 전압 및 램프 신호에 기초하여 기준 전압을 생성하고, 기준 전압에 기초하여 픽셀 신호에 대하여 아날로그-디지털 변환을 수행함으로써 픽셀 신호에 대응하는 제1 디지털 신호를 생성하는 변환 회로, 디지털 신호 처리 전압 및 아날로그 신호 처리 전압을 이용하여 노이즈 신호를 생성하고, 램프 신호에 기초하여 노이즈 신호에 대하여 아날로그-디지털 변환을 수행함으로써 노이즈 신호에 대응하는 제2 디지털 신호를 생성하는 노이즈 보상기, 및 제1 디지털 신호로부터 제2 디지털 신호를 감산한 제3 디지털 신호를 생성하는 감산기를 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 이미지 센싱 시스템은 픽셀에 입사되는 빛을 센싱하여 이미지 신호를 출력하는 이미지 센서, 및 이미지 센서와 연결되고 이미지 신호를 제공받는 이미지 신호 프로세서를 포함하고, 이미지 신호 프로세서는 제1 디지털 신호 처리 전압을 이용하여 이미지 신호를 처리하고, 이미지 센서는, 제2 디지털 신호 처리 전압을 이용하여 디지털 신호를 생성하는 디지털 신호 처리 장치, 아날로그 신호 처리 전압을 이용하여 픽셀 신호를 생성하는 픽셀, 아날로그 신호 처리 전압을 이용하여 램프 신호를 생성하는 램프 신호 생성기, 아날로그 신호 처리 전압을 이용하여 바이어스 전압을 생성하는 바이어스 전압 생성기, 바이어스 전압을 제공받고, 제1 및 제2 디지털 신호 처리 전압 및 아날로그 신호 처리 전압을 이용하여 생성한 노이즈 성분을 바이어스 전압에 부가하는 노이즈 보상기, 및 픽셀로부터 픽셀 신호를 제공받고, 노이즈 보상기로부터 노이즈 성분이 부가된 바이어스 전압을 제공받고, 램프 신호 생성기로부터 램프 신호를 제공받고, 제공받은 바이어스 전압 및 램프 신호에 기초하여 기준 전압을 생성하고, 기준 전압에 기초하여 픽셀 신호에 대하여 아날로그-디지털 변환을 수행함으로써 픽셀 신호에 대응하는 이미지 신호를 생성하는 변환 회로를 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예에 따른 이미지 센싱 시스템을 설명하기 위한 블록도이다.
도 2는 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 블록도이다.
도 3은 몇몇 실시예에 따른 이미지 센서의 개념적인 레이아웃을 설명하기 위한 도면이다.
도 4는 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 블록도이다.
도 5 및 도 6은 도 4의 단위 픽셀을 설명하기 위한 회로도이다.
도 7은 도 4의 램프 신호 생성기를 설명하기 위한 회로도이다.
도 8은 도 4의 변환 회로를 설명하기 위한 블록도이다.
도 9는 도 8의 상관 이중 샘플링 회로를 설명하기 위한 회로도이다.
도 10은 도 8의 램프 버퍼를 설명하기 위한 회로도이다.
도 11은 몇몇 실시예에 따른 노이즈 보상기를 설명하기 위한 회로도이다.
도 12는 도 11의 제1 보상기를 설명하기 위한 회로도이다.
도 13은 몇몇 실시예에 따른 바이어스 전압을 이용하여 기준 전압을 생성하는 램프 버퍼를 설명하기 위한 회로도이다.
도 14는 몇몇 실시예에 따른 기준 전압을 이용하여 비교 신호를 생성하는 비교기를 설명하기 위한 회로도이다.
도 15는 몇몇 실시예에 따른 노이즈 보상기에 의해 노이즈가 보상되는 것을 설명하기 위한 그래프이다.
도 16은 몇몇 실시예에 따른 이미지 센서의 동작을 설명하기 위한 타이밍도이다.
도 17 및 도 18은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 블록도이다.
도 19 및 도 20은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 블록도이다.
도 21은 몇몇 실시예에 따른 이미지 센싱 시스템의 블록도이다.
도 22는 몇몇 실시예에 따른 이미지 센싱 시스템의 블록도이다.
도 23은 몇몇 실시예에 따른 멀티 카메라 모듈을 포함하는 전자 장치를 설명하기 위한 블록도이다.
도 24는 도 23의 카메라 모듈의 상세 블록도이다.
이하 첨부된 도면을 참조하여, 본 발명의 기술적 사상에 따른 실시예들에 대해 설명한다.
도 1은 몇몇 실시예에 따른 이미지 센싱 시스템을 설명하기 위한 블록도이다.
도 1을 참조하면, 이미지 센싱 시스템(1)은 이미지 센서(2) 및 이미지 신호 프로세서(4)를 포함할 수 있다.
이미지 센서(2)는 이미지 신호 프로세서(4)에 연결되어, 이미지 데이터(IDATA)를 이미지 신호 프로세서(4)에 제공할 수 있다. 이미지 센서(2)는 아날로그 신호 처리 전압(VA) 및 제1 디지털 신호 처리 전압(VD1)을 이용하여 이미지 데이터(IDATA)를 생성할 수 있다.
이미지 신호 프로세서(4)는 이미지 센서(2)로부터 이미지 데이터(IDATA)를 제공받아, 이미지 데이터(IDATA)에 대한 이미지 처리를 수행할 수 있다. 이미지 신호 프로세서(4)는 제2 디지털 신호 처리 전압(VD2)을 이용하여 이미지 데이터(IDATA)에 대한 이미지 처리를 수행할 수 있다. 하지만 본 발명의 기술적 사상에 따른 실시예는 이에 제한되지 않고, 이미지 센서(2) 및 이미지 신호 프로세서(4)는 다른 종류의 전압을 이용할 수도 있다.
도 2는 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 블록도이다.
도 2를 참조하면, 이미지 센서(2)는 픽셀 어레이(100), 제어 회로(200), 및 리드 아웃 회로(201)를 포함할 수 있다. 리드 아웃 회로(201)는 램프 신호 생성기(250), 바이어스 전압 생성기(400), 노이즈 보상기(10), 변환 블록(300) 및 버퍼(190)를 포함할 수 있다.
픽셀 어레이(100)는 입사되는 빛을 센싱하여 아날로그 신호(AS)를 생성할 수 있다. 픽셀 어레이(100)는 복수의 로우 및 칼럼들로 구성된 복수의 단위 픽셀들을 포함할 수 있다. 단위 픽셀 각각은 입사되는 빛을 센싱하여 각각의 아날로그 신호(AS)를 생성할 수 있다.
램프 신호 생성기(250)는 일정한 크기의 기울기로 선형적으로 변화하는 램프 신호(VR)를 생성할 수 있다.
바이어스 전압 생성기(400)는 전원 전압에 기초하여 바이어스 전압(VBP, VBN)을 생성할 수 있다. 바이어스 전압 생성기(400)는 바이어스 전압(VBP, VMN)의 AC 성분의 크기를 조절하여 노이즈 보상기(10)를 통하여 변환 블록(300)에 제공할 수 있다.
노이즈 보상기(10)는 바이어스 전압(VBP)에 노이즈 성분을 부가할 수 있다. 노이즈 보상기(10)는 전원 전압들을 샘플링하고, 이에 기초하여 바이어스 전압(VBP)에 노이즈 성분을 부가할 수 있다.
변환 블록(300)은 바이어스 전압(VBP)과 램프 신호(VR)에 기초하여 기준 전압을 생성할 수 있다. 변환 블록(300)는 기준 전압을 이용하여 아날로그 신호(AS)에 대해 단일 기울기 아날로그-디지털 변환을 수행하여 디지털 신호(DGS)를 생성할 수 있다. 변환 블록(300)은 생성된 디지털 신호(DGS)를 버퍼(190)에 제공할 수 있다.
제어 회로(200)는 제1 내지 제6 제어 신호(CTL1 내지 CTL6)를 생성할 수 있다. 제어 회로(200)는 제1 제어 신호(CTL1)를 통해 픽셀 어레이(100)의 동작을 제어하고, 제2 제어 신호(CTL2)를 통해 램프 신호 생성기(250)의 동작을 제어하고, 제3 제어 신호(CTL3)를 통해 바이어스 전압 생성기(400)의 동작을 제어하고, 제4 제어 신호(CTL4)를 통해 노이즈 보상기(10)의 동작을 제어하고, 제5 제어 신호(CTL5)를 통해 변환 블록(300)의 동작을 제어하고, 제6 제어 신호(CTL6)를 통해 버퍼(190)의 동작을 제어할 수 있다.
버퍼(190)는 디지털 신호(DGS)를 일시적으로 저장한 후에, 디지털 신호(DGS)를 증폭하여 이미지 데이터(IDATA)로 출력할 수 있다.
도 3은 몇몇 실시예에 따른 이미지 센서의 개념적인 레이아웃을 설명하기 위한 도면이다.
도 3을 참조하면, 이미지 센서(2)는 제1 방향(예를 들어, 수직 방향)으로 적층된 제1 영역(R1) 및 제2 영역(R2)을 포함할 수 있다. 제1 영역(R1) 및 제2 영역(R2)은 도시된 것과 같이 제1 방향과 교차하는 제2 방향과 제3 방향으로 연장될 수 있으며, 제1 영역(R1) 및 제2 영역(R2)에는 도 2에 도시된 블록들이 배치될 수 있다.
도면에 도시하지는 않았으나, 제2 영역(R2) 하부에는 메모리가 배치된 제3 영역이 배치될 수도 있다. 이 때, 제3 영역에 배치된 메모리는 제1 영역(R1) 및 제2 영역(R2)으로부터 이미지 데이터를 전송받아, 이를 저장하거나 처리하고, 이미지 데이터를 제1 영역(R1) 및 제2 영역(R2)으로 재전송할 수 있다. 이 경우, 메모리는 DRAM(dynamic random access memory) 소자, SRAM(static random access memory) 소자, STT-MRAM(spin transfer torque magnetic random access memory) 소자 및 플래시(flash) 메모리 소자와 같은 메모리 소자를 포함할 수 있다. 메모리가 예를 들어, DRAM 소자를 포함하는 경우, 메모리는 이미지 데이터를 상대적으로 고속으로 전송받아 처리할 수 있다. 또한, 몇몇 실시예에서, 메모리는 제2 영역(R2)에 배치될 수도 있다.
제1 영역(R1)은 픽셀 어레이(PA) 및 제1 주변 영역(PH1)을 포함하고, 제2 영역(R2)은 로직 회로 영역(LC) 및 제2 주변 영역(PH2)을 포함할 수 있다. 제1 영역(R1) 및 제2 영역(R2)은 순차적으로 상하로 적층되어 배치될 수 있다.
제1 영역(R1)에서, 픽셀 어레이(PA)는 도 2을 참조하여 설명한 픽셀 어레이(100)와 동일할 수 있다. 픽셀 어레이(100)는 매트릭스(matrix) 형태로 배열된 복수의 단위 픽셀들을 포함할 수 있다. 각 픽셀은 포토 다이오드 및 트랜지스터들을 포함할 수 있다.
제1 주변 영역(PH1)은 복수의 패드들을 포함할 수 있으며, 픽셀 어레이(PA)의 주변에 배치될 수 있다. 복수의 패드들은 외부 장치 등과 전기적 신호를 송수신할 수 있다.
제2 영역(R2)에서, 로직 회로 영역(LC)은 복수의 트랜지스터들을 포함하는 전자 소자들을 포함할 수 있다. 로직 회로 영역(LC)에 포함된 전자 소자들은 픽셀 어레이(PA)과 전기적으로 연결되어, 픽셀 어레이(PA)의 각 단위 픽셀에 일정한 신호를 제공하거나 출력 신호를 제어할 수 있다.
로직 회로 영역(LC)에는 예를 들어, 도 2를 참조하여 설명한 제어 회로(200), 램프 신호 생성기(250), 바이어스 전압 생성기(400), 노이즈 보상기(10), 변환 블록(300) 및 버퍼(190) 등이 배치될 수 있다. 로직 회로 영역(LC)에는 예를 들어, 도 2의 블록들에서, 픽셀 어레이(100) 이외의 블록들이 배치될 수 있다.
제2 영역(R2)에도 제1 영역(R1)의 제1 주변 영역(PH1)에 대응되는 영역에 제2 주변 영역(PH2)이 배치될 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
도 4는 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 블록도이다.
도 4를 참조하면, 이미지 센서(2)는 픽셀 어레이(100), 제어 회로(200), 램프 신호 생성기(250), 바이어스 전압 생성기(400), 노이즈 보상기(10), 변환 블록(300), 버퍼(190) 및 인터페이스(IF) 등을 포함할 수 있다.
제어 회로(200)는 타이밍 컨트롤러(210)와 로우 드라이버(220)를 포함할 수 있다. 픽셀 어레이(100)는 복수의 로우들 및 복수의 칼럼들을 구비하는 매트릭스 형태로 배열된 복수의 단위 픽셀(110)들을 포함할 수 있다. 변환 블록(300)는 픽셀 어레이(100)의 단위 픽셀(110)에 대응되는 칼럼 라인을 통해 연결되는 복수의 변환 회로(310)들을 포함할 수 있다. 버퍼(190)는 복수의 변환 회로(310)들 각각으로부터 전달되는 디지털 신호(DGS)를 저장하는 복수의 메모리(193)를 포함할 수 있다. 또한, 버퍼(190)는 메모리(193)에 저장된 디지털 신호(DGS)를 센싱 및 증폭하고, 증폭된 이미지 데이터(IDATA)를 출력하는 센스 앰프(192)를 포함할 수 있다. 인터페이스(IF)는 이미지 데이터(IDATA)를 외부 장치에 전달할 수 있다.
램프 신호 생성기(250)는 아날로그 신호 처리 전압(VA_R)을 이용하여 동작할 수 있다. 바이어스 전압 생성기(400)는 아날로그 신호 처리 전압(VA_B)을 이용하여 동작할 수 있다. 픽셀 어레이(100)는 아날로그 신호 처리 전압(VA_P)을 이용하여 동작할 수 있다. 변환 블록(300)는 아날로그 신호 처리 전압(VA_C) 및 제1 디지털 신호 처리 전압(VD1_1)을 이용하여 동작할 수 있다. 인터페이스(IF)는 제1 디지털 신호 처리 전압(VD1_2)을 이용하여 동작할 수 있다.
노이즈 보상기(10)는 아날로그 신호 처리 전압(VA), 제1 디지털 신호 처리 전압(VD1) 및 제2 디지털 신호 처리 전압(VD2)을 샘플링하여, 바이어스 전압(VBP)에 노이즈를 부가할 수 있다. 즉, 노이즈 보상기(10)는 아날로그 신호 처리 전압(VA), 제1 디지털 신호 처리 전압(VD1) 및 제2 디지털 신호 처리 전압(VD2)을 포함하는 모든 전원 전압들을 이용할 수 있다.
여기서 제1 디지털 신호 처리 전압(VD1) 및 제2 디지털 신호 처리 전압(VD2)의 크기는 아날로그 신호 처리 전압(VA)의 크기보다 작을 수 있다. 예를 들어, 아날로그 신호 처리 전압(VA)의 크기는 1.0V일 수 있으나, 제1 디지털 신호 처리 전압(VD1) 및 제2 디지털 신호 처리 전압(VD2)의 크기는 2.8V일 수 있다.
각각의 구성이 이용하는 전원 전압들은 모두 다를 수 있다. 하지만, 본 발명의 기술적 사상에 따른 실시예는 이에 제한되지 않으며, 각 구성들은 공통되는 전원 전압을 이용할 수 있다.
예를 들어, 아날로그 신호 처리 전압(VA)은 아날로그 신호 처리 전압(VA_P), 아날로그 신호 처리 전압(VA_R), 아날로그 신호 처리 전압(VA_B), 아날로그 신호 처리 전압(VA_C) 등을 포함할 수 있다. 즉, 아날로그 신호 처리 전압(VA_P), 아날로그 신호 처리 전압(VA_R), 아날로그 신호 처리 전압(VA_B) 및 아날로그 신호 처리 전압(VA_C)은 동일할 수 있다. 또한, 예를 들어 제1 디지털 신호 처리 전압(VD1)은 제1 디지털 신호 처리 전압(VD1_1) 및 제1 디지털 신호 처리 전압(VD1_2)을 포함할 수 있다. 즉, 제1 디지털 신호 처리 전압(VD1_1) 및 제1 디지털 신호 처리 전압(VD1_2)은 동일할 수 있다.
타이밍 컨트롤러(210)는 제1 내부 제어 신호(ICTL1)와 어드레스 신호(ADDR)를 로우 드라이버(220)에 제공할 수 있다. 로우 드라이버(220)는 제1 내부 제어 신호(ICTL) 및 어드레스 신호(ADDR)에 기초하여 로우 단위로 픽셀 어레이(100)의 복수의 단위 픽셀(110)들을 제어할 수 있다. 예를 들어, 로우 드라이버(220)는 로우 선택 신호(SEL), 리셋 제어 신호(RST) 및 전송 제어 신호(TX) 등을 픽셀 어레이(100)에 제공하여, 픽셀 어레이(100)의 복수의 단위 픽셀(110)들의 동작을 로우 단위로 제어할 수 있다.
픽셀 어레이(100)는 로우 드라이버(220)로부터 제공되는 로우 선택 신호(SEL), 리셋 제어 신호(RST) 및 전송 제어 신호(TX)에 기초하여 리셋 성분을 나타내는 제1 아날로그 신호(AS1) 및 이미지 성분을 나타내는 제2 아날로그 신호(AS2)를 생성할 수 있다. 단위 픽셀(110) 각각은 픽셀 고유의 특성 차이 또는 각각의 단위 픽셀(110)로부터 아날로그 신호(AS)를 출력하기 위한 로직의 특성 차이가 있기 때문에, 동일한 입사광에 대해 복수의 단위 픽셀(110)에서 생성되는 아날로그 신호(AS)의 크기에 편차가 발생할 수 있다. 따라서, 각각의 단위 픽셀(110)에서 생성되는 리셋 성분과 입사광에 따른 이미지 성분의 차를 취함으로써 입사광의 유효성분이 추출될 수 있다.
단위 픽셀(110)은 로우 선택 신호(SEL), 리셋 제어 신호(RST) 및 전송 제어 신호(TX)에 기초하여 제1 및 제2 아날로그 신호(AS1, AS2)를 순차적으로 생성할 수 있다. 변환 블록(300)은 제1 아날로그 신호(AS1)에 상응하는 제1 디지털 신호 및 제2 아날로그 신호(AS2)에 상응하는 제2 디지털 신호를 생성하고, 제1 및 제2 디지털 신호의 차이를 나타내는 디지털 신호(DGS)를 출력할 수 있다. 즉, 디지털 신호(DGS)는 입사광의 유효 성분을 나타낼 수 있다.
도 5 및 도 6은 도 4의 단위 픽셀을 설명하기 위한 회로도이다.
도 5를 참조하면, 단위 픽셀(110a)은 광 감지 소자(111), 전송 트랜지스터(113), 리셋 트랜지스터(115), 센싱 트랜지스터(117) 및 선택 트랜지스터(119)를 포함할 수 있다.
광 감지 소자(111)의 제1 단자는 접지 전압(GND)에 연결될 수 있다. 광 감지 소자(111)는 입사광은 전기 신호로 변환할 수 있다. 전송 트랜지스터(113)는 광 감지 소자(111)의 제2 단자와 플로팅 확산 노드(FD)에 연결될 수 있다. 리셋 트랜지스터(115)는 아날로그 신호 처리 전압(VA_P)과 플로팅 확산 노드(FD) 사이에 연결될 수 있다. 센싱 트랜지스터(117)는 아날로그 신호 처리 전압(VA_P) 및 플로팅 확산 노드(FD)에 연결될 수 있다. 선택 트랜지스터(119)는 센싱 트랜지스터(117)와 상응하는 칼럼 라인(CL)에 연결될 수 있다.
도 6을 참조하면, 도 6의 단위 픽셀(110b)은 도 5의 단위 픽셀(110a)와 달리 트랜지스터(121)을 더 포함할 수 있다. 트랜지스터(121)의 제1 단자는 전송 트랜지스터(113)의 게이트에 연결될 수 있고, 트랜지스터(121)의 게이트는 선택 트랜지스터(119)의 게이트에 연결될 수 있고, 트랜지스터(121)의 제2 단자는 선택 트랜지스터(119)의 제2 단자는 전송 제어 신호(TX)를 수신할 수 있다.
다시 도 4 및 도 5를 참조하면, 광 감지 소자(111)는 입사광을 감지하여 EHP(Electron Hole Pair)를 생성하고, 생성된 전기 신호는 전송 트랜지스터(113)의 소스 노드에 축적될 수 있다.
선택 트랜지스터(119)는 선택 제어 신호(SEL)에 의해 턴온되고, 픽셀 어레이(100)에 포함되는 복수의 로우들 중에 하나의 로우가 선택될 수 있다. 선택된 로우에 활성화된 리셋 제어 신호(RST)가 제공되어, 리셋 트랜지스터(115)가 턴온될 수 있다. 이에 따라서, 플로팅 확산 노드(FD)의 전위는 아날로그 신호 처리 전압(VA_P)이 될 수 있다. 이후 센싱 트랜지스터(117)가 턴온되어 리셋 성분을 나타내는 제1 아날로그 신호(AS1)이 단위 픽셀(110a)로부터 출력될 수 있다. 이후 리셋 제어 신호(RST)는 비활성화될 수 있다.
전송 트랜지스터(113)는 전송 제어 신호(TX)에 의해 턴온되고, 전송 트랜지스터(113)의 소스 노드에 축적된 EHP의 전자는 플로팅 확산 노드(FD)로 전달될 수 있다. 플로팅 확산 노드(FD)의 전위는 전달된 EHP의 전자의 양에 따라 변하고, 이와 동시에 센싱 트랜지스터(117)의 게이트의 전위도 변할 수 있다. 선택 트랜지스터(119)가 턴온 상태인 경우, 플로팅 확산 노드(FD)의 전위에 상응하는 제2 아날로그 신호(AS2)가 단위 픽셀(110a)로부터 출력될 수 있다.
즉, 로우 단위로 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2)가 순차적으로 출력될 수 있다.
도 4를 참조하면, 타이밍 컨트롤러(210)는 램프 신호 생성기(250)에 카운트 인에이블 신호(CNT_EN)를 제공하여, 램프 신호 생성기(250)의 동작을 제어할 수 있다. 램프 신호 생성기(250)는 카운트 인에이블 신호(CNT_EN)가 인에이블(enable)되는 액티브 구간 동안, 일정한 크기의 기울기로 하강하는 램프 신호(VR)를 생성할 수 있다.
도 7은 도 4의 램프 신호 생성기를 설명하기 위한 회로도이다.
도 7을 참조하면, 램프 신호 생성기(250)는 저항(260) 및 전류 생성부(270)를 포함할 수 있다. 저항(260)은 아날로그 신호 처리 전압(VA_R)과 전류 생성부(270) 사이에 연결될 수 있다. 저항(260)은 일정한 크기의 저항값(R1)을 가질 수 있다.
전류 생성부(270)는 저항(260)과 아날로그 신호 처리 전압(VA_R) 사이에 연결될 수 있다. 전류 생성부(270)는 제어 회로(200)로부터 카운트 인에이블 신호(CNT_EN)를 수신할 수 있다. 전류 생성부(270)는 카운트 인에이블 신호(CNT_EN)가 인에이블되는 액티브 구간 동안에, 일정한 속도로 증가하는 기준 전류(Iref)를 생성할 수 있다.
전류 생성부(270)는 정전류원(271), 전류 증폭부(280) 및 전류 제어부(CIU)(275)를 포함할 수 있다. 정전류원(271)은 일정한 크기의 정전류(Io)를 생성할 수 있다. 전류 증폭부(280)는 전류 제어부(275)로부터 제공되는 증폭 제어 신호(SCS1)에 기초하여 정전류(Io)의 크기를 증폭할 수 있다. 전류 증폭부(280)는 복수의 스위치들 및 복수의 전류 미러들을 포함할 수 있다.
전류 제어부(275)는 카운트 인에이블 신호(CNT_EN)에 기초하여 증폭 제어 신호(SCS1)를 생성하고, 증폭 제어 신호(SCS1)를 스위치들에 제공하여 스위치들을 선택적으로 개폐함으로써 저항(260)을 흐르는 기준 전류(Iref)의 크기를 조절할 수 있다.
램프 신호 생성기(250)는 저항(260)과 전류 증폭부(280)가 연결되는 노드로부터 램프 신호(VR)를 출력할 수 있다.
다시 도 4를 참조하면, 타이밍 컨트롤러(210)는 제3 제어 신호(CTL3)를 바이어스 전압 생성기(400)에 제공하여 바이어스 전압 생성기(400)의 동작을 제어할 수 있다. 바이어스 전압 생성기(400)는 제3 제어 신호(CTL3)에 기초하여 캐스코드 전압(VCP, VCN)을 생성하고 생성된 캐스코드 전압(VCP, VCN)을 변환 블록(300)에 제공할 수 있다.
타이밍 컨트롤러(210)는 제4 제어 신호(CTL4)를 노이즈 보상기(10)에 제공하여 노이즈 보상기(10)의 동작을 제어할 수 있다. 예를 들어, 노이즈 보상기(10)는 제4 제어 신호(CTL4)에 기초하여 바이어스 전압(VBP)에 부가되는 노이즈를 조절할 수 있다.
타이밍 컨트롤러(210)는 제5 제어 신호(CTL5)를 변환 블록(300)에 제공하여, 변환 블록(300)의 동작을 제어할 수 있다. 제5 제어 신호(CTL5)는 카운트 인에이블 신호(CNT_EN)가 인에이블되는 액티브 구간 동안에만 토글링되는 신호일 수 있다.
타이밍 컨트롤러(210)는 제6 제어 신호(CTL6)를 버퍼(190)에 제공하여, 버퍼(190)의 동작을 제어할 수 있다. 버퍼(190)는 제6 제어 신호(CTL6)에 기초하여 변환 블록(300)으로부터 수신되는 디지털 신호(DGS)를 이미지 데이터(IDATA)로 출력할 수 있다.
도 8은 도 4의 변환 회로를 설명하기 위한 블록도이다.
도 8을 참조하면, 변환 회로(310)는 상관 이중 샘플링 회로(320), 램프 버퍼(330) 및 카운터(340)를 포함할 수 있다.
램프 버퍼(330)는 램프 신호(VR)와 바이어스 전압(VBP)을 수신할 수 있다. 램프 버퍼(330)는 램프 신호(VR)와 바이어스 전압(VBP)에 기초하여 기준 전압(VREF)을 생성할 수 있다. 하지만, 본 발명의 기술적 사상에 따른 실시예는 이에 제한되지 않으며, 램프 버퍼(330)는 변환 회로(310)에 포함되지 않고, 다른 구성에 포함될 수 있다. 예를 들어, 램프 버퍼(330)는 바이어스 전압 생성기(400) 또는 램프 신호 생성기(250)에 포함될 수도 있다.
상관 이중 샘플링 회로(320)는 기준 전압(VREF)를 이용하여 제1 아날로그 신호(AS1) 및 제2 아날로그 신호(AS2) 각각에 대해 상관 이중 샘플링을 수행하여 리셋 성분에 해당하는 리셋 신호 및 이미지 성분 이미지 신호를 생성할 수 있다. 상관 이중 샘플링 회로(320)는 리셋 신호 및 이미지 신호 각각과 기준 전압(VREF)의 크기를 비교하여 비교 신호(CMP)를 출력할 수 있다. 예를 들어, 상관 이중 샘플링 회로(320)는 리셋 신호 또는 이미지 신호가 기준 전압(VREF)보다 작은 경우에, 논리 하이 레벨을 갖는 비교 신호(CMP)를 출력할 수 있다. 또한 예를 들어, 상관 이중 샘플링 회로(320)는 리셋 신호 또는 이미지 신호가 기준 전압(VREF) 이상인 경우에, 논리 로우 레벨을 갖는 비교 신호(CMP)를 출력할 수 있다.
카운터(340)는 비교 신호(CMP) 및 카운트 클럭 신호(CLKC)에 기초하여 디지털 신호(DGS)를 생성할 수 있다. 예를 들어, 카운터(340)는 상관 이중 샘플링 회로(320)가 리셋 성분에 대한 상관 이중 샘플링 동작을 수행하여 비교 신호(CMP)를 출력하는 경우에, 비교 신호(CMP)가 논리 로우 레벨로 천이될 때까지 카운트 클럭 신호(CLKC)에 동기되어 카운팅 동작을 수행하여 제1 카운트 값을 생성할 수 있다. 예를 들어, 카운터(340)는 상관 이중 샘플링 회로(320)가 이미지 성분에 대한 상관 이중 샘플링 동작을 수행하여 비교 신호(CMP)를 출력하는 경우에, 비교 신호(CMP)가 논리 로우 레벨로 천이될 때까지 카운트 클럭 신호(CLKC)에 동기되어 카운팅 동작을 수행하여 제2 카운트 값을 생성할 수 있다. 카운터(340)는 제2 카운트 값에서 제1 카운트 값을 감산하여 디지털 신호(DGS)를 생성할 수 있다.
도 9는 도 8의 상관 이중 샘플링 회로를 설명하기 위한 회로도이다.
도 9를 참조하면, 상관 이중 샘플링 회로(320)는 비교기(325), 제1 커패시터(C1), 제2 커패시터(C2), 제1 스위치(321) 및 제2 스위치(323)를 포함할 수 있다.
제1 스위치(321)는 제1 스위칭 제어 신호(S1)에 기초하여 제1 아날로그 신호(AS1)와 제2 아날로그 신호(AS2)를 제1 커패시터(C1)에 제공하는 것을 제어할 수 있다. 제1 커패시터(C1)는 제1 스위치(321)와 비교기(325)의 음의 입력 단자 사이에 연결될 수 있다. 제1 커패시터(C1)는 제1 아날로그 신호(AS1) 또는 제2 아날로그 신호(AS2)를 샘플링할 수 있다.
제2 스위치(323)는 비교기(325)의 음의 입력 단자와 비교기(325)의 출력 단자 사이에 연결될 수 있다. 제2 스위치(323)는 제2 스위칭 제어 신호(S2)에 기초하여 개폐될 수 있다. 제2 커패시터(C2)는 제2 스위치(323)와 병렬로 연결될 수 있다.
비교기(325)의 양의 입력 단자에 기준 전압(VREF)가 인가될 수 있다. 즉, 램프 버퍼(330)는 비교기(325)에 연결될 수 있다. 상관 이중 샘플링 회로(320)는 기준 전압(VREF)에 기초하여 리셋 신호(RSTS) 및 이미지 신호(IMGS)의 전압 레벨을 결정할 수 있다.
도 10은 도 8의 램프 버퍼를 설명하기 위한 회로도이다.
도 10을 참조하면, 램프 버퍼(330)는 아날로그 신호 처리 전압(VA_C)와 접지 전압(GND) 사이에 직렬 연결된 제1 내지 제3 피모스 트랜지스터들(331, 333, 335)을 포함할 수 있다.
제1 피모스 트랜지스터(331)는 아날로그 신호 처리 전압(VA_C)에 연결되는 소스, 바이어스 전압(VBP)을 수신하는 게이트 및 제2 피모스 트랜지스터(333)에 연결되는 드레인을 포함할 수 있다. 제2 피모스 트랜지스터(333)는 제1 피모스 트랜지스터(331)에 연결되는 소스, 캐스코드 전압(VCP)을 수신하는 게이트 및 출력 노드(NO)에서 제3 피모스 트랜지스터(335)에 연결되는 드레인을 포함할 수 있다. 제3 피모스 트랜지스터(335)는 출력 노드(NO)에서 제2 피모스 트랜지스터(333)에 연결되는 소스, 램프 신호(VR)를 수신하는 게이트 및 접지 전압(GND)에 연결되는 드레인을 포함할 수 있다. 제3 피모스 트랜지스터(335)의 바디는 소스에 연결될 수 있다. 또한, 출력 노드(NO)에서 기준 전압(VREF)이 제공될 수 있다.
도 11은 몇몇 실시예에 따른 노이즈 보상기를 설명하기 위한 회로도이다. 도 12는 도 11의 제1 보상기를 설명하기 위한 회로도이다. 도 13은 몇몇 실시예에 따른 바이어스 전압을 이용하여 기준 전압을 생성하는 램프 버퍼를 설명하기 위한 회로도이다.
도 11을 참조하면, 바이어스 전압 생성기(400)는 노이즈 보상기(10)와 연결될 수 있다. 즉 바이어스 전압 생성기(400)로부터 출력된 바이어스 전압(VBP)은 노이즈 보상기(10)를 통해 노이즈 성분이 부가되어 변환 블록(300)에 제공될 수 있다.
전류원(401)은 아날로그 신호 처리 전압(VA_B)에 연결되어 일정한 크기를 갖는 제1 전류(I1)를 제1 노드(N21)에 출력할 수 있다. 전류 미러(410)는 제1 노드(N21), 제2 노드(N22) 및 접지 전압(GND)에 연결될 수 있다. 전류 미러는 복수의 트랜지스터들(413, 414)을 포함할 수 있다. 전류 미러(410)는 제1 전류(I1)를 미러링하여 제1 전류(I1)와 동일한 크기를 갖는 제2 전류(I2)를 제2 노드(N22)에 출력할 수 있다. 피모스 트랜지스터(403)는 아날로그 신호 처리 전압(VA_B)에 연결되는 소스 및 제2 노드(N22)에 연결되는 게이트와 드레인을 포함할 수 있다. 피모스 트랜지스터(403)는 제2 전류(I2)에 기초한 바이어스 전압(VBP)을 변환 블록(300)에 제공할 수 있다.
여기서, 아날로그 신호 처리 전압(VA_B)은 제1 노이즈 성분(NP)을 포함할 수 있다. 즉, 바이어스 전압 생성기(400)에 의해 생성되는 바이어스 전압(VBP)은 제2 노이즈 성분(N_VBP)을 포함하고, 제2 노이즈 성분(N_VBP)은 제1 노이즈 성분(NP)의 영향을 받을 수 있다.
샘플링 스위치(11)는 제2 노드(N22)와 제1 보상기(20) 사이에 연결될 수 있다. 샘플링 스위치(11)는 샘플링 제어 신호(SPC1)에 응답하여 바이어스 전압(VBP)을 제3 노드(N23)에 스위칭할 수 있다.
노이즈 보상기(10)는 복수의 보상기들을 포함할 수 있다. 제1 내지 제7 보상기(20 내지 26)는 샘플링 스위치(11)와 램프 버퍼(330) 사이에 직렬로 연결될 수 있다. 하지만 본 발명의 기술적 사상에 따른 실시예는 이에 제한되지 않으며, 제1 내지 제7 보상기(20 내지 26)는 직렬 연결에 한정되지 않고, 다른 형태로 배열될 수 있다.
제1 보상기(20)는 아날로그 신호 처리 전압(VA_P)에 연결되어, 아날로그 신호 처리 전압(VA_P)을 이용하여 바이어스 전압(VBP)을 샘플링할 수 있다. 제2 보상기(21)는 아날로그 신호 처리 전압(VA_R)에 연결되어, 아날로그 신호 처리 전압(VA_R)을 이용하여 바이어스 전압(VBP)을 샘플링할 수 있다. 제3 보상기(22)는 아날로그 신호 처리 전압(VA_B)에 연결되어, 아날로그 신호 처리 전압(VA_B)을 이용하여 바이어스 전압(VBP)을 샘플링할 수 있다. 제4 보상기(23)는 아날로그 신호 처리 전압(VA_C)에 연결되어, 아날로그 신호 처리 전압(VA_C)을 이용하여 바이어스 전압(VBP)을 샘플링할 수 있다. 제5 보상기(24)는 디지털 신호 처리 전압(VD1_1)에 연결되어, 디지털 신호 처리 전압(VD1_1)을 이용하여 바이어스 전압(VBP)을 샘플링할 수 있다. 제6 보상기(25)는 디지털 신호 처리 전압(VD1_2)에 연결되어, 디지털 신호 처리 전압(VD1_2)을 이용하여 바이어스 전압(VBP)을 샘플링할 수 있다. 제7 보상기(26)는 디지털 신호 처리 전압(VD2)에 연결되어, 디지털 신호 처리 전압(VD2)을 이용하여 바이어스 전압(VBP)을 샘플링할 수 있다. 즉, 노이즈 보상기(10)는 이미지 센싱 시스템(1)에서 이용되는 모든 전원 전압들을 모두 이용할 수 있다.
도 12를 참조하면, 제1 보상기(20)는 제1 샘플러(30) 및 제2 샘플러(40)를 포함할 수 있다. 제1 샘플러(30)는 아날로그 신호 처리 전압(VA_P)과 제3 노드(N23) 사이에 연결되고, 제1 스위칭 제어 신호(SCS4)에 응답하여 바이어스 전압(VBP)의 제1 포션을 샘플링하여 저장할 수 있다. 제2 샘플러(40)는 제3 노드(N23)과 접지 전압(GND) 사이에 연결되고, 제2 스위칭 제어 신호(SCS5)에 응답하여 바이어스 전압(VBP)의 제2 포션을 샘플링하여 저장할 수 있다.
제1 샘플러(30)는 아날로그 신호 처리 전압(VA)에 병렬로 연결되는 제1 커패시터들(31 내지 32) 및 제1 커패시터들(31 내지 32)과 제3 노드(N23) 사이에 병렬로 연결되는 제1 스위치들(SW31 내지 SW32)을 포함할 수 있다. 제1 스위치들(SW31 내지 SW32)에는 제1 스위칭 제어 신호(SCS4)의 복수의 비트들이 인가될 수 있다. 예를 들어, 제1 커패시터들(31 내지 32) 각각의 커패시턴스는 동일할 수 있다.
제2 샘플러(40)는 제3 노드(N23)에 병렬로 연결되는 제2 스위치들(SW41 내지 SW42) 및 제2 스위치들(SW41 내지 SW42)과 접지 전압(GND) 사이에 병렬로 연결되는 제2 커패시터들(41 내지 42)을 포함할 수 있다. 제2 스위치들(SW41 내지 SW42)에는 제2 스위칭 제어 신호(SCS5)의 복수의 비트들이 인가될 수 있다. 예를 들어, 제2 커패시터들(41 내지 42) 각각의 커패시턴스는 동일할 수 있다.
제1 스위칭 제어 신호(SCS4)의 복수의 비트들과 제2 스위칭 제어 신호(SCS5)의 복수의 비트들의 조합에 따라서, 제1 커패시터들(31 내지 32)에 저장되는 바이어스 전압(VBP)의 제1 포션과 제2 커패시터들(41 내지 42)에 저장되는 바이어스 전압(VBP)의 제2 포션의 비가 달라질 수 있다.
접지 전압(GND)에 노이즈 성분이 포함되지 않는다고 가정할 때, 바이어스 전압(VBP)의 제2 노이즈 성분(N_VBP)의 크기는 제1 샘플러(30)에 저장되는 바이어스 전압(VBP)의 제1 포션의 크기와 제2 샘플러(40)에 저장되는 바이어스 전압(VBP)의 제2 포션의 크기의 비에 따라 변동될 수 있다. 이에 따라서, 기준 전압(VREF)의 제3 노이즈 성분(N_VREF)의 크기 또한 변동될 수 있다.
도 13을 참조하면, 바이어스 전압(VBP)의 제2 노이즈 성분(N_VBP)의 크기가 변동됨에 따라서, 기준 전압(VREF)의 제3 노이즈 성분(N_VREF)의 크기 또한 변동될 수 있다. 여기서 바이어스 전압(VBP)의 제2 노이즈 성분(N_VBP)의 크기는 노이즈 보상기(10)에서의 아날로그 신호 처리 전압(VA), 제1 디지털 신호 처리 전압(VD1) 및 제2 디지털 신호 처리 전압(VD2)을 이용하여 조절될 수 있다.
다시 도 11을 참조하면, 노이즈 보상기(10)는 서로 다른 전압을 이용하는 복수의 보상기들(20 내지 26)을 포함할 수 있다. 즉, 바이어스 전압(VBP)의 제2 노이즈 성분(N_VBP)의 크기는 복수의 보상기들(20 내지 26)을 모두 이용하여 변동될 수 있다. 즉, 노이즈 보상기(10)는 아날로그 신호 처리 전압(VA), 제1 디지털 신호 처리 전압(VD1) 및 제2 디지털 신호 처리 전압(VD2) 등을 이용하여 바이어스 전압(VBP)의 제2 노이즈 성분(N_VBP)의 크기를 조절할 수 있다.
노이즈 보상기(10)가 아날로그 신호를 처리하는 경우에 사용되는 아날로그 신호 처리 전압(VA)뿐만 아니라, 디지털 신호를 처리하는 경우에 사용되는 디지털 신호 처리 전압(VD1, VD2)까지 모두 이용하여 제2 노이즈 성분(N_VBP)의 크기를 조절함으로써, 이미지 센서(2)로부터 출력되는 디지털 신호(DGS) 및 이미지 데이터(IDATA)는 보다 개선될 수 있다.
도 14는 몇몇 실시예에 따른 기준 전압을 이용하여 비교 신호를 생성하는 비교기를 설명하기 위한 회로도이다. 도 15는 몇몇 실시예에 따른 노이즈 보상기에 의해 노이즈가 보상되는 것을 설명하기 위한 그래프이다.
도 14를 참조하면, 단위 픽셀(110a) 및 램프 버퍼(330)는 상관 이중 샘플링 회로(320)에 연결될 수 있다. 램프 버퍼(330)가 이용하는 아날로그 신호 처리 전압(VA_C)은 제1 노이즈 성분(NP)을 포함하고, 램프 버퍼(330)의 제1 피모스 트랜지스터(331)에 인가되는 바이어스 전압(VBP)은 제2 노이즈 성분(N_VBP)을 포함할 수 있다. 램프 버퍼(330)가 아날로그 신호 처리 전압(VA_C)과 바이어스 전압(VBP)를 이용하여 생성된 기준 전압(VREF)의 제3 노이즈 성분(N_VREF)은 단위 픽셀(110a)로부터 출력된 아날로그 신호(AS)의 노이즈 성분(N_AS)의 크기와 동일할 수 있다. 즉, 기준 전압(VREF)의 제3 노이즈 성분(N_VREF)의 크기는 아날로그 신호(AS)의 노이즈 성분(N_AS)의 크기와 동일하도록 조절될 수 있다.
상관 이중 샘플링 회로(320)의 비교기(325)는 기준 전압(VREF)과 아날로그 신호(AS)에 대해 비교 동작을 수행하여 비교 신호(CMP)를 출력할 수 있다. 도 15를 참조하면, 기준 전압(VREF)의 제3 노이즈 성분(N_VREF)과 아날로그 신호(AS) 또는 픽셀 신호(Vpix)의 노이즈 성분(N_AS)은 상쇄될 수 있다. 이에 따라서, 비교 신호(CMP)는 노이즈 성분을 포함하지 않을 수 있다. 이 경우 제3 노이즈 성분(N_VREF)는 아날로그 도메인에서 이용되는 아날로그 신호 처리 전압(VA)뿐만 아니라 디지털 도메인에서 이용되는 제1 디지털 신호 처리 전압(VD1)과 이미지 신호 프로세서(4)에서 이용되는 제2 디지털 신호 처리 전압(VD2) 또한 고려함으로써, 이미지 센서(2)로부터 출력되는 디지털 신호(DGS) 및 이미지 데이터(IDATA)는 보다 개선될 수 있다.
이하, 도 1 내지 도 16을 참조하여 이미지 센서(2)의 동작에 대해 설명한다.
도 16은 몇몇 실시예에 따른 이미지 센서의 동작을 설명하기 위한 타이밍도이다.
도 16을 참조하면, 시간 t21에서, 로우 드라이버(220)는 논리 하이 레벨로 활성화된 선택 제어 신호(SEL)를 픽셀 어레이(100)에 제공하여 픽셀 어레이(100)에 포함되는 복수의 로우들 중에서 하나의 로우를 선택할 수 있다.
시간 t22에서, 로우 드라이버(220)는 선택된 로우에 리셋 제어 신호(RST)를 제공한다. 이 때 픽셀 어레이(100)가 출력하는 픽셀 전압 신호(Vpix)는 리셋 성분을 나타내는 제1 아날로그 신호(AS1)가 될 수 있다.
시간 t23에서, 타이밍 컨트롤러(210)는 논리 하이 레벨을 갖는 카운트 인에이블 신호(CNT_EN)를 램프 신호 생성기(250)에 제공하고, 램프 신호 생성기(250)는 램프 신호(VR)의 전압 레벨을 일정한 크기의 기울기(a)로 감소시킬 수 있다. 또한 타이밍 컨트롤러(210)는 카운터(340)에 카운트 클럭 신호(CLKC)를 제공하고, 카운터(340)는 카운트 클럭 신호(CLKC)에 동기되어 카운팅 동작을 개시할 수 있다.
시간 t24에서, 기준 전압(VREF)와 리셋 신호의 전압 레벨이 동일하게 되고, 비교기(325)에서 출력되는 비교 신호(CMP)는 논리 로우 레벨로 천이하여 카운팅 동작이 종료될 수 있다. 이 때 카운터(340)는 리셋 신호에 상응하는 제1 카운트값(CNT1)을 생성할 수 있다. 이 때 비교 신호(CMP)는 바이어스 전압 생성기(400), 노이즈 보상기(10) 및 램프 버퍼(330)의 동작으로 인하여 노이즈 성분을 포함하지 않을 수 있다.
시간 t25에서, 카운트 인에이블 신호(CNT_EN)가 논리 로우 레벨로 비활성화되면, 램프 신호 생성기(250)는 디스에이블 될 수 있다. 시간 t23으로부터 시간 t25의 구간은 리셋 신호를 카운팅하기 위한 최대 구간을 나타내며 이미지 센서(2)의 특성에 따라 적절한 클럭 사이클의 개수에 해당하도록 설정될 수 있다.
시간 t26에서, 로우 드라이버(220)는 선택된 로우에 전달 제어 신호(TX)를 제공할 수 있다. 이 때 픽셀 어레이(100)가 출력하는 픽셀 전압 신호(Vpix)는 상기 입사광에 따른 이미지 성분을 나타내는 제2 아날로그 신호(AS2)가 될 수 있다.
시간 t27에서, 타이밍 컨트롤러(210)는 다시 논리 하이 레벨을 갖는 카운트 인에이블 신호(CNT_EN)를 램프 신호 생성기(250)에 제공할 수 있다. 램프 신호 생성기(250)는 램프 신호(VR)의 전압 레벨을 시간 t23에서와 동일한 크기의 기울기(a)로 감소시키기 시작할 수 있다. 또한 타이밍 컨트롤러(210)는 카운터(340)에 카운트 클럭 신호(CLKC)를 제공하고, 카운터(340)는 카운트 클럭 신호(CLKC)에 동기되어 카운팅 동작을 개시할 수 있다.
시간 t28에서, 기준 전압(VREF)과 이미지 신호의 전압 레벨이 동일하게 되고, 비교기(325)에서 출력되는 비교 신호(CMP)는 논리 로우 레벨로 천이하여 카운팅 동작이 종료될 수 있다. 이 때 카운터(340)는 이미지 신호에 상응하는 제2 카운트값(CNT2)을 생성한다. 이 때 비교 신호(CMP)는 바이어스 전압 생성기(400)와 램프 버퍼(330)의 동작으로 인하여 노이즈 성분을 포함하지 않을 수 있다. 카운터(340)는 제2 카운트값(CNT2)으로부터 제1 카운트값(CNT1)을 감산하여 상기 입사광의 유효 성분을 나타내는 디지털 신호(DGS)를 출력할 수 있다.
시간 t29에서, 카운트 인에이블 신호(CNT_EN)가 논리 로우 레벨로 비활성화되면, 램프 신호 생성기(250)는 디스에이블 될 수 있다. 시간 t27으로부터 시간 t29의 구간은 이미지 신호를 카운팅하기 위한 최대 구간을 나타내며 이미지 센서(2)의 특성에 따라 적절한 클럭 사이클의 개수에 해당하도록 설정될 수 있다.
시간 t30에서, 로우 드라이버(220)는 논리 로우 레벨로 비활성화된 선택 제어 신호(SEL)를 픽셀 어레이(100)에 제공하여 선택된 로우의 선택을 해제할 수 있다.
이하, 도 17 및 도 18을 참조하여 다른 몇몇 실시예에 따른 이미지 센서(2b)를 설명한다.
도 17 및 도 18은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 블록도이다. 설명의 편의를 위해, 도 1 내지 도 16을 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 17을 참조하면, 노이즈 보상기(10b)는 램프 신호 생성기(250)로부터 램프 신호(VR)을 수신할 수 있고, 바이어스 전압 생성기(400)로부터 바이어스 전압(VBP)을 수신할 수 있다. 노이즈 보상기(10b)는 제공받은 램프 신호(VR)와 바이어스 전압(VBP)에 기초하여 기준 전압(VREF)을 생성할 수 있다. 또한, 노이즈 보상기(10b)는 생성된 기준 전압(VREF)을 변환 회로(310b)에 전달할 수 있다.
도 18을 참조하면, 노이즈 보상기(10b)는 램프 신호(VR)와 바이어스 전압(VBP)을 제공받아, 이에 응답하여 기준 전압(VREF)을 생성할 수 있다. 예를 들어, 노이즈 보상기(10b)는 도 1 내지 도 16을 이용하여 설명한 램프 버퍼(330)를 포함할 수 있다. 노이즈 보상기(10b)는 생성된 기준 전압(VREF)을 변환 회로(310b)에 제공할 수 있다.
변환 회로(310b)는 상관 이중 샘플링 회로(320) 및 카운터(340)를 포함할 수 있다. 변환 회로(310b)는 램프 버퍼(330)를 포함하지 않을 수 있다. 상관 이중 샘플링 회로(320)는 기준 전압(VREF)를 제공받아, 기준 전압(VREF)과 아날로그 신호(AS)에 대해 비교 동작을 수행하여 비교 신호(CMP)를 출력할 수 있다.
즉, 도 1 내지 도 16을 이용하여 설명한 이미지 센서(2)의 노이즈 보상기(10)와 달리, 노이즈 보상기(10b)는 자체적으로 기준 전압(VREF)를 생성하여 변환 회로(310b)에 제공할 수 있다. 또한, 변환 회로(310b)는 램프 버퍼(330)를 포함하지 않을 수 있다. 하지만 본 발명의 기술적 사상에 따른 실시예는 이에 제한되지 않는다.
이하, 도 19 및 도 20을 참조하여 다른 몇몇 실시예에 따른 이미지 센서(2c)를 설명한다.
도 19 및 도 20은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 블록도이다. 설명의 편의를 위해, 도 1 내지 도 16을 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 19를 참조하면, 이미지 센서(2c)는 램프 신호 생성기(250)와 연결된 노이즈 보상기(10c), 감산기(194) 등을 더 포함할 수 있다.
도 1 내지 도 16을 이용하여 설명한 노이즈 보상기(10)가 바이어스 전압 생성기(400)와 변환 블록(300) 사이에 연결된 것과 달리, 노이즈 보상기(10c)는 램프 신호 생성기(250) 및 감산기(194) 사이에 연결될 수 있다.
노이즈 보상기(10c)는 램프 신호(VR), 아날로그 신호 처리 전압(VA), 제1 디지털 신호 처리 전압(VD1) 및 제2 디지털 신호 처리 전압(VD2)를 제공받을 수 있다. 노이즈 보상기(10c)는 이에 응답하여 제2 디지털 신호(DGS2)를 감산기(194)에 제공할 수 있다.
변환 회로(310)는 램프 신호 생성기(250)로부터 제공받은 램프 신호(VR) 및 바이어스 전압 생성기(400)로부터 제공받은 바이어스 전압(VBP)에 응답하여 제1 디지털 신호(DGS1)를 생성할 수 있다. 여기서 제1 디지털 신호(DGS1)는 노이즈 성분을 포함할 수 있다. 즉, 도 1 내지 도 16을 이용하여 설명한 디지털 신호(DGS)가 노이즈 성분을 거의 포함하지 않는 것과 달리, 제1 디지털 신호(DGS1)는 노이즈 성분을 포함할 수 있다. 하지만 본 발명의 기술적 사상에 따른 실시예는 이에 제한되지 않는다.
감산기(194)는 제1 및 제2 디지털 신호(DGS1, DGS2)를 수신하고, 제1 디지털 신호(DGS1)로부터 제2 디지털 신호(DGS2)를 감산하여 디지털 신호(DGS')를 생성할 수 있다.
도 20을 참조하면, 노이즈 보상기(10c)는 제1 내지 제7 보상기(20 내지 26)를 포함할 수 있다. 노이즈 보상기(10c)는 아날로그 신호 처리 전압(VA), 제1 디지털 신호 처리 전압(VD1) 및 제2 디지털 신호 처리 전압(VD2)에 기초하여 노이즈 신호(NS)를 생성할 수 있다. 도 1 내지 도 16을 이용하여 설명한 노이즈 보상기(10)와 달리, 노이즈 보상기(10c)는 바이어스 전압(VBP)의 노이즈 성분을 변화시키는 것이 아닌, 자체적으로 노이즈 신호(NS)를 생성할 수 있다.
노이즈 보상기(10c)는 변환 회로(310')를 포함할 수 있다. 변환 회로(310')는 변환 블록(300)에 포함되는 변환 회로(310)와 동일한 구조일 수 있다. 변환 회로(310')는 노이즈 신호(NS) 및 램프 신호(VR)를 제공받고, 노이즈 신호(NS) 및 램프 신호(VR)에 기초하여 제2 디지털 신호(DGS2)를 생성할 수 있다. 제2 디지털 신호(DGS2)는 감산기(194)에 전달될 수 있다.
다시 도 19를 참조하면, 감산기(194)는 디지털 신호(DGS1)로부터 제2 디지털 신호(DGS2)를 감산하여 디지털 신호(DGS')를 생성할 수 있다. 도 1 내지 도 16을 이용하여 설명한 이미지 센서(2)에서의 노이즈 제거는 아날로그 도메인에서 이루어지는 반면에, 감산기(194)에서의 노이즈 제거는 디지털 도메인에서 이루어질 수 있다. 이를 통해, 이미지 센서(2c)로부터 출력되는 디지털 신호(DGS') 및 이미지 데이터(IDATA)는 보다 개선될 수 있다.
도 21은 몇몇 실시예에 따른 이미지 센싱 시스템의 블록도이다. 설명의 편의를 위해, 도 1 내지 도 16을 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 21을 참조하면, 이미지 센싱 시스템(1b)은 이미지 센서(2) 및 어플리케이션 프로세서(3)를 포함할 수 있다. 이미지 신호 프로세서(4)는 어플리케이션 프로세서(3)에 포함될 수 있다. 어플리케이션 프로세서(3)는 이미지 센서(2)로부터 이미지 데이터(IDATA)를 제공받을 수 있다.
노이즈 보상기(10)는 이미지 센서(2)에 포함될 수 있다. 여기서 노이즈 보상기(10)는 어플리케이션 프로세서(3) 또는 이미지 신호 프로세서(4)에서 이용하는 제2 디지털 신호 처리 전압(VD2)을 이용하여 노이즈를 개선시킬 수 있다. 즉, 노이즈 보상기(10)는 이미지 센서(2)뿐만이 아니라 어플리케이션 프로세서(3)와 같은 외부 기기에서 이용되는 전압을 이용할 수도 있다.
도 22는 몇몇 실시예에 따른 이미지 센싱 시스템의 블록도이다. 설명의 편의를 위해, 도 1 내지 도 16을 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 22를 참조하면, 이미지 센싱 시스템(1c)은 이미지 센서(2) 및 어플리케이션 프로세서(3)를 포함할 수 있다. 이미지 신호 프로세서(4)는 이미지 센서(2)에 포함될 수 있다. 어플리케이션 프로세서(3)는 이미지 센서(2)로부터 이미지 데이터(IDATA)를 제공받을 수 있다.
도 21의 이미지 센싱 시스템(1b)에서 이미지 신호 프로세서(4)가 어플리케이션 프로세서(3)에 포함되는 것과 달리, 이미지 신호 프로세서(4)는 이미지 센서(2)에 포함될 수 있다. 노이즈 보상기(10)는 이미지 센서(2)에서 이용되는 아날로그 신호 처리 전압(VA), 제1 디지털 신호 처리 전압(VD1) 및 제2 디지털 신호 처리 전압(VD2)을 이용하여 노이즈를 개선시킬 수 있다.
이하, 도 23 및 도 24를 참조하여 다른 몇몇 실시예에 따른 전자 장치(1000)를 설명한다.
도 23은 몇몇 실시예에 따른 멀티 카메라 모듈을 포함하는 전자 장치를 설명하기 위한 블록도이다. 도 24는 도 23의 카메라 모듈의 상세 블록도이다. 설명의 편의를 위해, 도 1 내지 도 22를 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 23을 참조하면, 전자 장치(1000)는 카메라 모듈 그룹(1100), 어플리케이션 프로세서(1200), PMIC(1300), 외부 메모리(1400) 및 디스플레이(1500)를 포함할 수 있다.
카메라 모듈 그룹(1100)은 복수의 카메라 모듈(1100a, 1100b, 1100c)을 포함할 수 있다. 비록 도면에는 3개의 카메라 모듈(1100a, 1100b, 1100c)이 배치된 실시예가 도시되어 있으나, 실시예들이 이에 제한되는 것은 아니다. 몇몇 실시예에서, 카메라 모듈 그룹(1100)은 2개의 카메라 모듈만을 포함하도록 변형되어 실시될 수 있다. 또한, 몇몇 실시예에서, 카메라 모듈 그룹(1100)은 n개(n은 4 이상의 자연수)의 카메라 모듈을 포함하도록 변형되어 실시될 수도 있다.
여기서 3개의 카메라 모듈(1100a, 1100b, 1100c) 중 하나는 도 1 내지 도 22를 이용하여 설명한 이미지 센서(2)를 포함하는 카메라 모듈일 수 있다. 또는, 3개의 카메라 모듈(1100a, 1100b, 1100c) 중 하나는 도 1 내지 도 22를 이용하여 설명한 이미지 센서(2) 및 이미지 신호 프로세서(4)를 포함하는 카메라 모듈일 수도 있다.
이하, 도 24을 참조하여, 카메라 모듈(1100b)의 상세 구성에 대해 보다 구체적으로 설명할 것이나, 이하의 설명은 실시예에 따라 다른 카메라 모듈들(1100a, 1100c)에 대해서도 동일하게 적용될 수 있다.
도 24를 참조하면, 카메라 모듈(1100b)은 프리즘(1105), 광학 경로 폴딩 요소(Optical Path Folding Element, 이하, ˝OPFE˝)(1110), 액츄에이터(1130), 이미지 센싱 장치(1140) 및 저장부(1150)를 포함할 수 있다.
프리즘(1105)은 광 반사 물질의 반사면(1107)을 포함하여 외부로부터 입사되는 광(L)의 경로를 변형시킬 수 있다.
몇몇 실시예에서, 프리즘(1105)은 제1 방향(X)으로 입사되는 광(L)의 경로를 제1 방향(X)에 수직인 제2 방향(Y)으로 변경시킬 수 있다. 또한, 프리즘(1105)은 광 반사 물질의 반사면(1107)을 중심축(1106)을 중심으로 A방향으로 회전시키거나, 중심축(1106)을 B방향으로 회전시켜 제1 방향(X)으로 입사되는 광(L)의 경로를 수직인 제2 방향(Y)으로 변경시킬 수 있다. 이때, OPFE(1110)도 제1 방향(X)및 제2 방향(Y)과 수직인 제3 방향(Z)로 이동할 수 있다.
몇몇 실시예에서, 도시된 것과 같이, 프리즘(1105)의 A방향 최대 회전 각도는 플러스(+) A방향으로는 15도(degree)이하이고, 마이너스(-) A방향으로는 15도보다 클 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
몇몇 실시예에서, 프리즘(1105)은 플러스(+) 또는 마이너스(-) B방향으로 20도 내외, 또는 10도에서 20도, 또는 15도에서 20도 사이로 움직일 수 있고, 여기서, 움직이는 각도는 플러스(+) 또는 마이너스(-) B방향으로 동일한 각도로 움직이거나, 1도 내외의 범위로 거의 유사한 각도까지 움직일 수 있다.
몇몇 실시예에서, 프리즘(1105)은 광 반사 물질의 반사면(1106)을 중심축(1106)의 연장 방향과 평행한 제3 방향(예를 들어, Z방향)으로 이동할 수 있다.
OPFE(1110)는 예를 들어 m(여기서, m은 자연수)개의 그룹으로 이루어진 광학 렌즈를 포함할 수 있다. m개의 렌즈는 제2 방향(Y)으로 이동하여 카메라 모듈(1100b)의 광학 줌 배율(optical zoom ratio)을 변경할 수 있다. 예를 들어, 카메라 모듈(1100b)의 기본 광학 줌 배율을 Z라고할 때, OPFE(1110)에 포함된 m개의 광학 렌즈를 이동시킬 경우, 카메라 모듈(1100b)의 광학 줌 배율은 3Z 또는 5Z 이상의 광학 줌 배율로 변경될 수 있다.
액츄에이터(1130)는 OPFE(1110) 또는 광학 렌즈(이하, 광학 렌즈로 지칭)를 특정 위치로 이동시킬 수 있다. 예를 들어 액츄에이터(1130)는 정확한 센싱을 위해 이미지 센서(1142)가 광학 렌즈의 초점 거리(focal length)에 위치하도록 광학 렌즈의 위치를 조정할 수 있다.
이미지 센싱 장치(1140)는 이미지 센서(1142), 제어 로직(1144) 및 메모리(1146)를 포함할 수 있다. 이미지 센서(1142)는 광학 렌즈를 통해 제공되는 광(L)을 이용하여 센싱 대상의 이미지를 센싱할 수 있다. 몇몇 실시예에서, 이미지 센서(1142)는 앞서 설명한 이미지 센서(2)를 포함할 수 있다.
제어 로직(1144)은 카메라 모듈(1100b)의 전반적인 동작을 제어할 수 있다. 예를 들어, 제어 로직(1144)은 제어 신호 라인(CSLb)을 통해 제공된 제어 신호에 따라 카메라 모듈(1100b)의 동작을 제어할 수 있다.
메모리(1146)는 캘리브레이션 데이터(1147)와 같은 카메라 모듈(1100b)의 동작에 필요한 정보를 저장할 수 있다. 캘리브레이션 데이터(1147)는 카메라 모듈(1100b)이 외부로부터 제공된 광(L)을 이용하여 이미지 데이터를 생성하는데 필요한 정보를 포함할 수 있다. 캘리브레이션 데이터(1147)는 예를 들어, 앞서 설명한 회전도(degree of rotation)에 관한 정보, 초점 거리(focal length)에 관한 정보, 광학 축(optical axis)에 관한 정보 등을 포함할 수 있다. 카메라 모듈(1100b)이 광학 렌즈의 위치에 따라 초점 거리가 변하는 멀티 스테이트(multi state) 카메라 형태로 구현될 경우, 캘리브레이션 데이터(1147)는 광학 렌즈의 각 위치별(또는 스테이트별) 초점 거리 값과 오토 포커싱(auto focusing)과 관련된 정보를 포함할 수 있다.
저장부(1150)는 이미지 센서(1142)를 통해 센싱된 이미지 데이터를 저장할 수 있다. 저장부(1150)는 이미지 센싱 장치(1140)의 외부에 배치될 수 있으며, 이미지 센싱 장치(1140)를 구성하는 센서 칩과 스택된(stacked) 형태로 구현될 수 있다. 몇몇 실시예에서, 저장부(1150)는 EEPROM(Electrically Erasable Programmable Read-Only Memory)으로 구현될 수 있으나 실시예들이 이에 제한되는 것은 아니다.
도 23과 도 24를 함께 참조하면, 몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각은 액추에이터(1130)를 포함할 수 있다. 이에 따라, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각은 그 내부에 포함된 액추에이터(1130)의 동작에 따른 서로 동일하거나 서로 다른 캘리브레이션 데이터(1147)를 포함할 수 있다.
몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 하나의 카메라 모듈(예를 들어, 1100b)은 앞서 설명한 프리즘(1105)과 OPFE(1110)를 포함하는 폴디드 렌즈(folded lens) 형태의 카메라 모듈이고, 나머지 카메라 모듈들(예를 들어, 1100a, 1100c)은 프리즘(1105)과 OPFE(1110)가 포함되지 않은 버티칼(vertical) 형태의 카메라 모듈일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 하나의 카메라 모듈(예를 들어, 1100c)은 예를 들어, IR(Infrared Ray)을 이용하여 깊이(depth) 정보를 추출하는 버티컬 형태의 깊이 카메라(depth camera)일 수 있다. 이 경우, 어플리케이션 프로세서(1200)는 이러한 깊이 카메라로부터 제공받은 이미지 데이터와 다른 카메라 모듈(예를 들어, 1100a 또는 1100b)로부터 제공받은 이미지 데이터를 병합(merge)하여 3차원 깊이 이미지(3D depth image)를 생성할 수 있다.
몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 적어도 두 개의 카메라 모듈(예를 들어, 1100a, 1100c)은 서로 다른 관측 시야(Field of View, 시야각)를 가질 수 있다. 이 경우, 예를 들어, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 적어도 두 개의 카메라 모듈(예를 들어, 1100a, 1100c)의 광학 렌즈가 서로 다를 수 있으나, 이에 제한되는 것은 아니다.
또한, 몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각의 시야각은 서로 다를 수 있다. 이 경우, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 포함된 광학 렌즈 역시 서로 다를 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각은 서로 물리적으로 분리되어 배치될 수 있다. 즉, 하나의 이미지 센서(1142)의 센싱 영역을 복수의 카메라 모듈(1100a, 1100b, 1100c)이 분할하여 사용하는 것이 아니라, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각의 내부에 독립적인 이미지 센서(1142)가 배치될 수 있다.
다시 도 23을 참조하면, 어플리케이션 프로세서(1200)는 이미지 처리 장치(1210), 메모리 컨트롤러(1220), 내부 메모리(1230)를 포함할 수 있다. 어플리케이션 프로세서(1200)는 복수의 카메라 모듈(1100a, 1100b, 1100c)과 분리되어 구현될 수 있다. 예를 들어, 어플리케이션 프로세서(1200)와 복수의 카메라 모듈(1100a, 1100b, 1100c)은 별도의 반도체 칩으로 서로 분리되어 구현될 수 있다.
이미지 처리 장치(1210)는 복수의 서브 이미지 프로세서(1212a, 1212b, 1212c), 이미지 생성기(1214) 및 카메라 모듈 컨트롤러(1216)를 포함할 수 있다.
이미지 처리 장치(1210)는 복수의 카메라 모듈(1100a, 1100b, 1100c)의 개수에 대응하는 개수의 복수의 서브 이미지 프로세서(1212a, 1212b, 1212c)를 포함할 수 있다.
각각의 카메라 모듈(1100a, 1100b, 1100c)로부터 생성된 이미지 데이터는 서로 분리된 이미지 신호 라인(ISLa, ISLb, ISLc)를 통해 대응되는 서브 이미지 프로세서(1212a, 1212b, 1212c)에 제공될 수 있다. 예를 들어, 카메라 모듈(1100a)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLa)을 통해 서브 이미지 프로세서(1212a)에 제공되고, 카메라 모듈(1100b)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLb)을 통해 서브 이미지 프로세서(1212b)에 제공되고, 카메라 모듈(1100c)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLc)을 통해 서브 이미지 프로세서(1212c)에 제공될 수 있다. 이러한 이미지 데이터 전송은 예를 들어, MIPI(Mobile Industry Processor Interface)에 기반한 카메라 직렬 인터페이스(CSI; Camera Serial Interface)를 이용하여 수행될 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
한편, 몇몇 실시예에서, 하나의 서브 이미지 프로세서가 복수의 카메라 모듈에 대응되도록 배치될 수도 있다. 예를 들어, 서브 이미지 프로세서(1212a)와 서브 이미지 프로세서(1212c)가 도시된 것처럼 서로 분리되어 구현되는 것이 아니라 하나의 서브 이미지 프로세서로 통합되어 구현되고, 카메라 모듈(1100a)과 카메라 모듈(1100c)로부터 제공된 이미지 데이터는 선택 소자(예를 들어, 멀티플렉서) 등을 통해 선택된 후, 통합된 서브 이미지 프로세서에 제공될 수 있다.
각각의 서브 이미지 프로세서(1212a, 1212b 및 1212c)에 제공된 이미지 데이터는 이미지 생성기(1214)에 제공될 수 있다. 이미지 생성기(1214)는 이미지 생성 정보(Generating Information) 또는 모드 신호(Mode Signal)에 따라 각각의 서브 이미지 프로세서(1212a, 1212b 및 1212c)로부터 제공된 이미지 데이터를 이용하여 출력 이미지를 생성할 수 있다.
구체적으로, 이미지 생성기(1214)는 이미지 생성 정보 또는 모드 신호에 따라, 서로 다른 시야각을 갖는 카메라 모듈들(1100a, 1100b 및 1100c)로부터 생성된 이미지 데이터 중 적어도 일부를 병합(merge)하여 출력 이미지를 생성할 수 있다. 또한, 이미지 생성기(1214)는 이미지 생성 정보 또는 모드 신호에 따라, 서로 다른 시야각을 갖는 카메라 모듈들(1100a, 1100b 및 1100c)로부터 생성된 이미지 데이터 중 어느 하나를 선택하여 출력 이미지를 생성할 수 있다.
몇몇 실시예에서, 이미지 생성 정보는 줌 신호(zoom signal or zoom factor)를 포함할 수 있다. 또한, 몇몇 실시예에서, 모드 신호는 예를 들어, 유저(user)로부터 선택된 모드에 기초한 신호일 수 있다.
이미지 생성 정보가 줌 신호(줌 팩터)이고, 각각의 카메라 모듈(1100a, 1100b 및 1100c)이 서로 다른 관측 시야(시야각)를 갖는 경우, 이미지 생성기(1214)는 줌 신호의 종류에 따라 서로 다른 동작을 수행할 수 있다. 예를 들어, 줌 신호가 제1 신호일 경우, 카메라 모듈(1100a)로부터 출력된 이미지 데이터와 카메라 모듈(1100c)로부터 출력된 이미지 데이터를 병합한 후, 병합된 이미지 신호와 병합에 사용하지 않은 카메라 모듈(1100b)로부터 출력된 이미지 데이터를 이용하여, 출력 이미지를 생성할 수 있다. 만약, 줌 신호가 제1 신호와 다른 제2 신호일 경우, 이미지 생성기(1214)는 이러한 이미지 데이터 병합을 수행하지 않고, 각각의 카메라 모듈(1100a, 1100b 및 1100c)로부터 출력된 이미지 데이터 중 어느 하나를 선택하여 출력 이미지를 생성할 수 있다. 하지만 실시예들이 이에 제한되는 것은 아니며, 필요에 따라 이미지 데이터를 처리하는 방법은 얼마든지 변형되어 실시될 수 있다.
몇몇 실시예에서, 이미지 생성기(1214)는 복수의 서브 이미지 프로세서(1212a, 1212b 및 1212c) 중 적어도 하나로부터 노출 시간이 상이한 복수의 이미지 데이터를 수신하고, 복수의 이미지 데이터에 대하여 HDR(high dynamic range) 처리를 수행함으로서, 다이나믹 레인지가 증가된 병합된 이미지 데이터를 생성할 수 있다.
카메라 모듈 컨트롤러(1216)는 각각의 카메라 모듈(1100a, 1100b 및 1100c)에 제어 신호를 제공할 수 있다. 카메라 모듈 컨트롤러(1216)로부터 생성된 제어 신호는 서로 분리된 제어 신호 라인(CSLa, CSLb 및 CSLc)를 통해 대응되는 카메라 모듈(1100a, 1100b 및 1100c)에 제공될 수 있다.
복수의 카메라 모듈(1100a, 1100b 및 1100c) 중 어느 하나는 줌 신호를 포함하는 이미지 생성 정보 또는 모드 신호에 따라 마스터(master) 카메라(예를 들어, 1100a)로 지정되고, 나머지 카메라 모듈들(예를 들어, 1100b 및 1100c)은 슬레이브(slave) 카메라로 지정될 수 있다. 이러한 정보는 제어 신호에 포함되어, 서로 분리된 제어 신호 라인(CSLa, CSLb 및 CSLc)를 통해 대응되는 카메라 모듈(1100a, 1100b 및 1100c)에 제공될 수 있다.
줌 팩터 또는 동작 모드 신호에 따라 마스터 및 슬레이브로서 동작하는 카메라 모듈이 변경될 수 있다. 예를 들어, 카메라 모듈(1100a)의 시야각이 카메라 모듈(1100c)의 시야각보다 넓고, 줌 팩터가 낮은 줌 배율을 나타낼 경우, 카메라 모듈(1100c)이 마스터로서 동작하고, 카메라 모듈(1100a)이 슬레이브로서 동작할 수 있다. 반대로, 줌 팩터가 높은 줌 배율을 나타낼 경우, 카메라 모듈(1100a)이 마스터로서 동작하고, 카메라 모듈(1100c)이 슬레이브로서 동작할 수 있다.
몇몇 실시예에서, 카메라 모듈 컨트롤러(1216)로부터 각각의 카메라 모듈(1100a, 1100b 및 1100c)에 제공되는 제어 신호는 싱크 인에이블 신호(sync enable) 신호를 포함할 수 있다. 예를 들어, 카메라 모듈(1100b)이 마스터 카메라이고, 카메라 모듈들(1100a, 1100c)이 슬레이브 카메라인 경우, 카메라 모듈 컨트롤러(1216)는 카메라 모듈(1100b)에 싱크 인에이블 신호를 전송할 수 있다. 이러한 싱크 인에이블 신호를 제공받은 카메라 모듈(1100b)은 제공받은 싱크 인에이블 신호를 기초로 싱크 신호(sync signal)를 생성하고, 생성된 싱크 신호를 싱크 신호 라인(SSL)을 통해 카메라 모듈들(1100a 및 1100c)에 제공할 수 있다. 카메라 모듈(1100b)과 카메라 모듈들(1100a 및 1100c)은 이러한 싱크 신호에 동기화되어 이미지 데이터를 어플리케이션 프로세서(1200)에 전송할 수 있다.
몇몇 실시예에서, 카메라 모듈 컨트롤러(1216)로부터 복수의 카메라 모듈(1100a, 1100b 및 1100c)에 제공되는 제어 신호는 모드 신호에 따른 모드 정보를 포함할 수 있다. 이러한 모드 정보에 기초하여 복수의 카메라 모듈(1100a, 1100b 및 1100c)은 센싱 속도와 관련하여 제1 동작 모드 및 제2 동작 모드로 동작할 수 있다.
복수의 카메라 모듈(1100a, 1100b 및 1100c)은 제1 동작 모드에서, 제1 속도로 이미지 신호를 생성(예를 들어, 제1 프레임 레이트의 이미지 신호를 생성)하여 이를 제1 속도보다 높은 제2 속도로 인코딩(예를 들어, 제1 프레임 레이트보다 높은 제2 프레임 레이트의 이미지 신호를 인코딩)하고, 인코딩된 이미지 신호를 어플리케이션 프로세서(1200)에 전송할 수 있다. 이때, 제2 속도는 제1 속도의 30배 이하일 수 있다.
어플리케이션 프로세서(1200)는 수신된 이미지 신호, 다시 말해서 인코딩된 이미지 신호를 내부에 구비되는 메모리(1230) 또는 어플리케이션 프로세서(1200) 외부의 스토리지(1400)에 저장하고, 이후, 메모리(1230) 또는 스토리지(1400)로부터 인코딩된 이미지 신호를 독출하여 디코딩하고, 디코딩된 이미지 신호에 기초하여 생성되는 이미지 데이터를 디스플레이할 수 있다. 예컨대 이미지 처리 장치(1210)의 복수의 서브 프로세서(1212a, 1212b, 1212c) 중 대응하는 서브 프로세서가 디코딩을 수행할 수 있으며, 또한 디코딩된 이미지 신호에 대하여 이미지 처리를 수행할 수 있다. 예를 들어 디스플레이(1500)에 디코딩된 이미지 신호에 기초하여 생성되는 이미지 데이터가 디스플레이될 수 있다.
복수의 카메라 모듈(1100a, 1100b 및 1100c)은 제2 동작 모드에서, 제1 속도보다 낮은 제3 속도로 이미지 신호를 생성(예를 들어, 제1 프레임 레이트보다 낮은 제3 프레임 레이트의 이미지 신호를 생성)하고, 이미지 신호를 어플리케이션 프로세서(1200)에 전송할 수 있다. 어플리케이션 프로세서(1200)에 제공되는 이미지 신호는 인코딩되지 않은 신호일 수 있다. 어플리케이션 프로세서(1200)는 수신되는 이미지 신호에 대하여 이미지 처리를 수행하거나 또는 이미지 신호를 메모리(1230) 또는 스토리지(1400)에 저장할 수 있다.
PMIC(1300)는 복수의 카메라 모듈(1100a, 1100b 및 1100c) 각각에 전력, 예컨대 전원 전압을 공급할 수 있다. 예를 들어, PMIC(1300)는 어플리케이션 프로세서(1200)의 제어 하에, 파워 신호 라인(PSLa)을 통해 카메라 모듈(1100a)에 제1 전력을 공급하고, 파워 신호 라인(PSLb)을 통해 카메라 모듈(1100b)에 제2 전력을 공급하고, 파워 신호 라인(PSLc)을 통해 카메라 모듈(1100c)에 제3 전력을 공급할 수 있다.
PMIC(1300)는 어플리케이션 프로세서(1200)로부터의 전력 제어 신호(PCON)에 응답하여, 복수의 카메라 모듈(1100a, 1100b 및 1100c) 각각에 대응하는 전력을 생성하고, 또한 전력의 레벨을 조정할 수 있다. 전력 제어 신호(PCON)는 복수의 카메라 모듈(1100a, 1100b 및 1100c)의 동작 모드 별 전력 조정 신호를 포함할 수 있다. 예를 들어, 동작 모드는 저전력 모드(low power mode)를 포함할 수 있으며, 이때, 전력 제어 신호(PCON)는 저전력 모드로 동작하는 카메라 모듈 및 설정되는 전력 레벨에 대한 정보를 포함할 수 있다. 복수의 카메라 모듈(1100a, 1100b 및 1100c) 각각에 제공되는 전력들의 레벨은 서로 동일하거나 또는 서로 상이할 수 있다. 또한, 전력의 레벨은 동적으로 변경될 수 있다. 몇몇 실시예에서 PMIC(1300)는 아날로그 신호 처리 전압(VA), 제1 디지털 신호 처리 전압(VD1) 및 제2 디지털 신호 처리 전압(VD2)을 제공할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 이미지 센싱 시스템 2: 이미지 센서
3: 어플리케이션 프로세서 4: 이미지 신호 프로세서
VA: 아날로그 신호 처리 전압 VD1: 제1 디지털 신호 처리 전압
VD2: 제2 디지털 신호 처리 전압 10: 노이즈 보상기
100: 픽셀 어레이 250: 램프 신호 생성기
300: 변환 블록 400: 바이어스 전압 생성기

Claims (10)

  1. 디지털 신호 처리 전압을 이용하여 디지털 신호를 생성하는 디지털 신호 처리 장치;
    아날로그 신호 처리 전압을 이용하여 픽셀 신호를 생성하는 픽셀;
    상기 아날로그 신호 처리 전압을 이용하여 램프 신호를 생성하는 램프 신호 생성기;
    상기 아날로그 신호 처리 전압을 이용하여 바이어스 전압을 생성하는 바이어스 전압 생성기;
    상기 바이어스 전압을 제공받고, 상기 디지털 신호 처리 전압 및 상기 아날로그 신호 처리 전압에 기초하여 생성한 노이즈 성분을 상기 바이어스 전압에 부가하는 노이즈 보상기; 및
    상기 픽셀로부터 상기 픽셀 신호를 제공받고, 상기 노이즈 보상기로부터 상기 노이즈 성분이 부가된 상기 바이어스 전압을 제공받고, 상기 램프 신호 생성기로부터 상기 램프 신호를 제공받고, 상기 제공받은 바이어스 전압 및 램프 신호에 기초하여 기준 전압을 생성하고, 상기 기준 전압에 기초하여 상기 픽셀 신호에 대하여 아날로그-디지털 변환을 수행함으로써 상기 픽셀 신호에 대응하는 이미지 신호를 생성하는 변환 회로를 포함하는 이미지 센서.
  2. 제 1항에 있어서,
    상기 아날로그 신호 처리 전압의 크기는 상기 디지털 신호 처리 전압의 크기보다 큰 이미지 센서.
  3. 제 1항에 있어서,
    상기 아날로그 신호 처리 전압은 제1 서브 아날로그 신호 처리 전압, 제2 서브 아날로그 신호 처리 전압 및 제3 서브 아날로그 신호 처리 전압을 포함하고,
    상기 픽셀은 상기 제1 서브 아날로그 신호 처리 전압을 이용하고, 상기 램프 신호 생성기는 제2 서브 아날로그 신호 처리 전압을 이용하고, 상기 바이어스 전압 생성기는 상기 제3 서브 아날로그 신호 처리 전압을 이용하는 이미지 센서.
  4. 제 1항에 있어서,
    상기 변환 회로는 상기 디지털 신호 처리 전압을 이용하여 상기 아날로그-디지털 변환을 수행하는 이미지 센서.
  5. 제 1항에 있어서,
    상기 디지털 신호 처리 장치는 상기 디지털 신호 처리 전압을 이용하여 상기 생성된 이미지 신호를 외부에 전달하는 메모리 인터페이스 장치를 포함하는 이미지 센서.
  6. 제 1항에 있어서,
    상기 디지털 신호 처리 전압 및 상기 아날로그 신호 처리 전압을 생성하는 전압 생성기를 더 포함하고,
    상기 전압 생성기는 상기 아날로그 신호 처리 전압을 상기 픽셀, 상기 램프 신호 생성기 및 상기 바이어스 전압 생성기에 제공하고, 상기 디지털 신호 처리 전압을 상기 변환 회로에 제공하는 이미지 센서.
  7. 제 1항에 있어서,
    상기 픽셀은 상기 이미지 센서의 상판에 위치하고,
    상기 램프 신호 생성기, 상기 바이어스 전압 생성기, 상기 변환 회로 및 상기 디지털 신호 처리 장치는 상기 이미지 센서의 하판에 위치하고,
    상기 노이즈 보상기는 상기 하판으로부터 상기 아날로그 신호 처리 전압 및 상기 디지털 신호 처리 전압을 제공받는 이미지 센서.
  8. 디지털 신호 처리 전압을 이용하여 디지털 신호를 생성하는 디지털 신호 처리 장치;
    아날로그 신호 처리 전압을 이용하여 픽셀 신호를 생성하는 픽셀;
    상기 아날로그 신호 처리 전압을 이용하여 램프 신호를 생성하는 램프 신호 생성기;
    상기 아날로그 신호 처리 전압을 이용하여 바이어스 전압을 생성하는 바이어스 전압 생성기;
    상기 픽셀 신호, 상기 램프 신호 및 상기 바이어스 전압을 제공받고, 상기 제공받은 바이어스 전압 및 램프 신호에 기초하여 기준 전압을 생성하고, 상기 기준 전압에 기초하여 상기 픽셀 신호에 대하여 아날로그-디지털 변환을 수행함으로써 상기 픽셀 신호에 대응하는 제1 디지털 신호를 생성하는 변환 회로;
    상기 디지털 신호 처리 전압 및 상기 아날로그 신호 처리 전압을 이용하여 노이즈 신호를 생성하고, 상기 램프 신호에 기초하여 상기 노이즈 신호에 대하여 아날로그-디지털 변환을 수행함으로써 상기 노이즈 신호에 대응하는 제2 디지털 신호를 생성하는 노이즈 보상기; 및
    상기 제1 디지털 신호로부터 상기 제2 디지털 신호를 감산한 제3 디지털 신호를 생성하는 감산기를 포함하는 이미지 센서.
  9. 픽셀에 입사되는 빛을 센싱하여 이미지 신호를 출력하는 이미지 센서; 및
    상기 이미지 센서와 연결되고 상기 이미지 신호를 제공받는 이미지 신호 프로세서를 포함하고,
    상기 이미지 신호 프로세서는 제1 디지털 신호 처리 전압을 이용하여 상기 이미지 신호를 처리하고,
    상기 이미지 센서는,
    제2 디지털 신호 처리 전압을 이용하여 디지털 신호를 생성하는 디지털 신호 처리 장치;
    아날로그 신호 처리 전압을 이용하여 픽셀 신호를 생성하는 픽셀;
    상기 아날로그 신호 처리 전압을 이용하여 램프 신호를 생성하는 램프 신호 생성기;
    상기 아날로그 신호 처리 전압을 이용하여 바이어스 전압을 생성하는 바이어스 전압 생성기;
    상기 바이어스 전압을 제공받고, 상기 제1 및 제2 디지털 신호 처리 전압 및 상기 아날로그 신호 처리 전압을 이용하여 생성한 노이즈 성분을 상기 바이어스 전압에 부가하는 노이즈 보상기; 및
    상기 픽셀로부터 상기 픽셀 신호를 제공받고, 상기 노이즈 보상기로부터 상기 노이즈 성분이 부가된 상기 바이어스 전압을 제공받고, 상기 램프 신호 생성기로부터 상기 램프 신호를 제공받고, 상기 제공받은 바이어스 전압 및 램프 신호에 기초하여 기준 전압을 생성하고, 상기 기준 전압에 기초하여 상기 픽셀 신호에 대하여 아날로그-디지털 변환을 수행함으로써 상기 픽셀 신호에 대응하는 상기 이미지 신호를 생성하는 변환 회로를 포함하는 이미지 센싱 시스템.
  10. 제 9항에 있어서,
    상기 이미지 신호 프로세서는 상기 처리된 이미지 신호를 제공받는 어플리케이션 프로세서에 포함되고,
    상기 어플리케이션 프로세서는 상기 제1 디지털 신호 처리 전압을 이용하여 상기 처리된 이미지 신호를 처리하는 이미지 센싱 시스템.
KR1020200161970A 2020-11-27 2020-11-27 이미지 센서 및 이미지 센서를 포함하는 이미지 센싱 시스템 KR20220073977A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200161970A KR20220073977A (ko) 2020-11-27 2020-11-27 이미지 센서 및 이미지 센서를 포함하는 이미지 센싱 시스템
US17/393,803 US11706536B2 (en) 2020-11-27 2021-08-04 Image sensor including noise compensator and image sensing system including the same
CN202111411695.9A CN114567735A (zh) 2020-11-27 2021-11-25 图像传感器和包括该图像传感器的图像感测系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200161970A KR20220073977A (ko) 2020-11-27 2020-11-27 이미지 센서 및 이미지 센서를 포함하는 이미지 센싱 시스템

Publications (1)

Publication Number Publication Date
KR20220073977A true KR20220073977A (ko) 2022-06-03

Family

ID=81711483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200161970A KR20220073977A (ko) 2020-11-27 2020-11-27 이미지 센서 및 이미지 센서를 포함하는 이미지 센싱 시스템

Country Status (3)

Country Link
US (1) US11706536B2 (ko)
KR (1) KR20220073977A (ko)
CN (1) CN114567735A (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005130322A (ja) * 2003-10-27 2005-05-19 Matsushita Electric Ind Co Ltd イメージセンサーノイズ除去装置
JP5426220B2 (ja) * 2009-04-13 2014-02-26 株式会社東芝 電源ノイズ除去回路
KR102105409B1 (ko) 2013-12-09 2020-05-29 삼성전자주식회사 이종의 아날로그-디지털 컨버터를 포함하는 이미지 센서
CN105981370B (zh) 2014-02-07 2019-07-19 拉姆伯斯公司 馈通补偿图像传感器
KR102221061B1 (ko) * 2014-03-17 2021-02-26 에스케이하이닉스 주식회사 노이즈 제거 기능을 가지는 램프 신호 발생 장치
TW201639353A (zh) 2015-04-20 2016-11-01 原相科技股份有限公司 具有功率雜訊過濾功能的影像感測電路及其控制方法
CN107925731B (zh) * 2015-08-20 2020-07-17 索尼半导体解决方案公司 固态成像装置、固态成像装置的驱动方法和电子设备
US10334193B2 (en) * 2016-02-11 2019-06-25 Samsung Electronics Co., Ltd. Read-out circuits of image sensors and image sensors including the same
KR20180122608A (ko) * 2016-03-17 2018-11-13 소니 주식회사 촬상 소자 및 전자 기기
KR20180047710A (ko) * 2016-11-01 2018-05-10 에스케이하이닉스 주식회사 노이즈 제거 기능을 가지는 픽셀 바이어싱 장치 및 그에 따른 씨모스 이미지 센서
KR102324713B1 (ko) 2017-06-08 2021-11-10 삼성전자주식회사 이미지 센서의 램프 신호 생성기 및 이미지 센서

Also Published As

Publication number Publication date
US11706536B2 (en) 2023-07-18
CN114567735A (zh) 2022-05-31
US20220174230A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
US9099367B2 (en) Image sensor and image processing device including the same
US11445141B2 (en) CDS circuit, operating method thereof, and image sensor including CDS circuit
US20190379852A1 (en) Imaging device and camera
US20220191420A1 (en) Image sensor
US11750942B2 (en) Image sensor, an imaging device and a method of operating the same
CN115225836A (zh) 包括dram电容器的图像传感器及其操作方法
US20220285413A1 (en) Image sensor
CN115604593A (zh) 电子电路和包括其的图像传感器和电子装置的操作方法
WO2020164880A1 (en) Image sensor system, electronic device and method for operating an image sensor
US11363231B2 (en) Image sensor
KR20220073977A (ko) 이미지 센서 및 이미지 센서를 포함하는 이미지 센싱 시스템
US11032476B2 (en) Image sensor and electronic device comprising the same
US20230154945A1 (en) Image sensor
US20220408038A1 (en) Image sensing device
KR20220112362A (ko) 이미지 센서
US11924572B2 (en) Image sensor, image device having the same, and operating method thereof
US20230199345A1 (en) Image sensing device, method for sensing image, and electronic device
US20230011827A1 (en) Image sensor using transfer gate signal having three voltage levels, and method of operating the same
KR20220148697A (ko) 출력 신호 피드백을 이용하는 아날로그 디지털 변환 회로 및 그것의 동작 방법
KR20230073069A (ko) 증폭기, 이를 포함하는 아날로그-디지털 변환기, 이미지 센싱 장치 및 이미지 센싱 장치의 신호 처리 방법
KR20230008496A (ko) 이미지 센서 및 이미지 센서의 동작 방법
KR20230067440A (ko) 이미지 센서 및 이미지 처리 시스템
KR20220085156A (ko) 디지털 픽셀 센서 및 아날로그 디지털 변환기