JP7370767B2 - Ａｄ変換回路、光電変換装置、光電変換システム、移動体 - Google Patents

Description

本発明は、ＡＤ変換回路、光電変換装置、光電変換システム、移動体に関する。

時間の経過に伴って電位が変化する参照信号（ランプ信号）を用いて、アナログ信号をデジタル信号に変換するＡＤ変換回路が知られている。

特許文献１には、参照信号を初期電位からオフセットさせた電位（オフセット電位）が比較器に入力された状態で、当該比較器をリセットすることが記載されている。これにより、ＡＤ変換時に比較器の出力する信号が変化する動作点が設定される。そして、参照信号を再び初期電位に設定し、初期電位から時間の経過に伴った電位変化（ランプ信号の生成）を行うことで、ＡＤ変換を行っている。

特開２０１３－１５０１２１号公報

所定電位から比較器がリセットされる電位までの参照信号の電圧範囲は、ＡＤ変換において比較器が出力する信号が変化しない領域であるため、ＡＤ変換期間あるいは比較器のリセットに要する期間を短縮する余地がある。

本発明は、上記の課題を鑑みて為されたものであり、一の態様は、アナログ信号とランプ信号との比較を行い、前記比較の結果を示す比較結果信号を出力する比較器を有し、前記比較結果信号を用いて前記アナログ信号をデジタル信号にＡＤ変換するＡＤ変換回路であって、前記比較において、前記ランプ信号は、時間の経過に伴って、第１電位から第３電位に渡って電位が変化し、前記比較の前に、前記ランプ信号は単位時間あたり第１変化率で変化した後、単位時間あたり前記第１変化率よりも小さい第２変化率で変化することによって、前記第１電位と前記第３電位の間の第２電位に、前記第１電位から変化し、前記第２電位が前記比較器に入力された状態で前記比較器のリセットが行われることを特徴とするＡＤ変換回路である。

また、別の一の態様は、アナログ信号とランプ信号との比較を行い、前記比較の結果を示す比較結果信号を出力する比較器を有し、前記比較結果信号を用いて前記アナログ信号をデジタル信号にＡＤ変換するＡＤ変換回路であって、前記比較において、前記ランプ信号は、時間の経過に伴って、第１電位から第３電位に渡って電位が変化し、前記比較の前に、前記第１電位と前記第３電位の間の電圧である第２電位が前記比較器に入力された状態で前記比較器のリセットが行われ、前記比較で前記ランプ信号は、前記第１電位から前記第３電位までの電位変化において、単位時間あたり第１変化率で変化した後、単位時間あたり前記第１変化率よりも小さい第２変化率で変化することを特徴とするＡＤ変換回路である。

ＡＤ変換期間あるいは比較器のリセットに要する期間をより短縮することができる。

光電変換装置の一例の撮像装置の構成を示す図 ＡＤ変換回路に関わる構成を示す図 ランプ信号生成回路の構成を示す図 ＡＤ変換回路の動作を示す図 ＡＤ変換回路の構成を示す図 ＡＤ変換回路を制御する制御回路の構成を示す図 同期回路の構成を示す図 同期回路の動作を示す図 ランプ信号生成回路の構成を示す図 ランプ信号生成回路の構成を示す図 ＡＤ変換回路の動作を示す図 ランプ信号生成回路の動作を示す図 光電変換システムの構成を示す図 移動体の構成、動作を示す図

以下、図面を参照しながら各実施形態を説明する。

以下に述べる各実施形態では、光電変換装置の一例として、撮像装置を中心に説明する。ただし、各実施形態は、撮像装置に限られるものではなく、光電変換装置の他の例にも適用可能である、例えば、測距装置（焦点検出やＴＯＦ（Ｔｉｍｅ Ｏｆ Ｆｌｉｇｈｔ）を用いた距離測定等の装置）、測光装置（入射光量の測定等の装置）などがある。

（第１実施形態）
図１は、本実施形態の撮像装置の構成を示した図である。

撮像装置は、画素アレイ部１００を有する。画素アレイ部１００には、複数行および複数列に渡って単位画素１０１が配されている。複数の単位画素１０１のそれぞれには、後述するように、入射光を受けて信号電荷を生成する光電変換部が配されている。画素アレイ部１００には、単位画素１０１の各列に対応するように配された、複数の信号線が設けられている。垂直走査回路１１０は、単位画素１０１を行ごとに選択する。垂直走査回路１１０によって選択された行に位置する単位画素１０１は、信号電荷に基づく画素信号を、対応する信号線に出力する。

撮像装置は、読出し回路１０２を有する。読出し回路１０２は、単位画素１０１からの信号の読出しに要する信号線への電流供給を行う。また、読出し回路１０２は、単位画素１０１から信号線を介して出力される画素信号に対して、信号線への電流供給と、信号処理を行う。読出し回路１０２が行う信号処理は、信号の増幅、信号のノイズ低減（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）、サンプルホールド等がある。

撮像装置は、第１バイアス供給回路１０３を有する。第１バイアス供給回路１０３は、読出し回路１０２に電圧、電流の供給を行う。

撮像装置は、比較回路１０４、第２バイアス供給回路１０５、メモリ１０６、水平走査回路１０７、ランプ信号生成回路１０８、カウンタ１０９を有する。第２バイアス供給回路１０５は、比較回路１０４に電圧、電流を供給する。ランプ信号生成回路１０８は、時間の経過に伴って電位が変化する信号であるランプ信号を生成し、当該ランプ信号を比較回路１０４に出力する。比較回路１０４は、読出し回路１０２から出力される画素信号と、ランプ信号とを比較した結果を示す比較結果信号をメモリ１０６に出力する。読出し回路１０２は、比較回路１０４にアナログ信号である画素信号を出力するアナログ信号出力部である。

カウンタ１０９は、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路１１３から出力されるパルス信号を用いて、時間の経過を示すカウント信号を生成し、当該カウント信号をメモリ１０６に出力する。

メモリ１０６は、比較回路１０４から出力される比較結果信号の信号レベルの変化に基づいて、カウンタ１０９から出力されるカウント信号を保持する。これにより、メモリ１０６には、画素信号に対応するデジタル信号として、画素信号の値に対応する信号値のカウント信号が保持される。

水平走査回路１０７は、メモリ１０６を列ごとに走査し、単位画素１０１の各列に対応して配された列メモリからデジタル信号をＤＦＥ（Ｄｉｇｉｔａｌ Ｆｒｏｎｔ Ｅｎｄ）１１４に読み出す。ＤＦＥ１１４は、読み出されたデジタル信号に対し、増幅、ノイズ低減、加算、補正等の種々のデジタル信号処理を行う。ＤＦＥ１１４は処理したデジタル信号を、信号出力回路１１２に出力する。信号出力回路１１２は、撮像装置の外部にデジタル信号を出力する。

撮像装置は、タイミングジェネレータ（ＴＧ）１１１を有する。ＴＧ１１１は、垂直走査回路１１０、第１バイアス供給回路１０３、第２バイアス供給回路１０５、ランプ信号生成回路１０８、ＰＬＬ回路１１３に対し、動作を制御する制御信号を出力する。

図２は、ＡＤ変換回路２００を含む構成を示している。ＡＤ変換回路２００は、図１に示した比較回路１０３、メモリ１０６、ランプ信号生成回路１０８を含む。図２は、ＡＤ変換回路２００に加えて、ＴＧ１１１、ＰＬＬ回路１１３を示している。

ＴＧ１１１からランプ信号供給回路１０８に、制御信号Ｐ＿ＲＡＭＰ＿ＥＮ１、Ｐ＿ＲＡＭＰ＿ＥＮ２、Ｐ＿ＲＡＭＰ＿ＲＥＳの各制御信号が供給される。ランプ信号供給回路１０８からは、参照信号ＲＡＭＰ＿Ｏが比較回路１０４に供給される。比較回路１０４は、比較器２０１、容量素子２０２、２０３、スイッチ２０４、２０５を有する。容量素子２０２（第１容量素子）の一方の入力ノードである反転入力端子（第１入力端子）には、対応する列の読出し回路から画素信号が入力される。また、比較器２０１の他方の入力ノードである非反転入力端子（第２入力端子）には、容量素子２０３（第２容量素子）を介して、参照信号ＲＡＭＰ＿Ｏが入力される。

比較器２０１は、画素信号と、参照信号ＲＡＭＰ＿Ｏとを比較し、比較した結果を示す比較結果信号を、対応する列メモリ１０６－１に出力する。

スイッチ２０４、２０５は、ＴＧ１１１から入力される信号Ｐ＿ＣＯＭＰ＿ＦＢによって制御される。スイッチ２０４、２０５がオンすることによって、容量素子２０２、２０３の電荷がリセットされ、比較器２０１のリセットが為される。

なお、図２では、比較器２０１の非反転入力端子、反転入力端子を明示していないが、画素信号が入力される端子を非反転入力端子と反転入力端子の一方の端子とする。そして、ランプ信号が入力される端子を、非反転入力端子と反転入力端子の他方の端子とすればよい。

ＴＧ１１１とＰＬＬ回路１１３には、基準クロックであるクロック信号ＣＬＫが入力される。ＴＧ１１１はＰＬＬ回路１１３に制御信号Ｐ＿ＣＮＴ＿ＥＮを供給する。ＰＬＬ回路１１３はカウンタ１０９を動作させるカウンタクロックであるパルス信号を、カウンタ１０９に供給する。カウンタ１０９は、カウンタクロックであるパルス信号を計数することによってカウント信号を生成する。カウンタ１０９は、各列の列メモリ１０６－１～１０６－ｎに、カウント信号を供給する。

図３は、ランプ信号生成回路１０８の詳細を示した回路図である。

第１電流源３０１、第２電流源３０２のそれぞれは供給する電流量が可変の可変電流源である。ＴＧ１１１から供給される制御信号Ｐ＿ＲＡＭＰ＿ＥＮ１、Ｐ＿ＲＡＭＰ＿ＥＮ２によってスイッチ３０３、３０４のオン、オフが制御される。スイッチ３０３、３０４の一方、あるいは両方がオンすることによって、容量素子３０６は充電される。容量素子３０６が電流によって充電されることによって、参照信号ＲＡＭＰ＿Ｏが生成される。また、ＴＧ１１１から供給される制御信号Ｐ＿ＲＡＭＰ＿ＲＥＳによって、スイッチ３０５のオン、オフが制御される。スイッチ３０５がオンすることによって、容量素子３０６の電荷が接地電極ＧＮＤに排出される。これにより、容量素子３０６の電荷がリセットされ、参照信号ＲＡＭＰ＿Ｏがリセットされる。

図４は、図３に示したランプ信号生成回路１０８の動作を示したタイミング図である。

読出し回路１０２は、時刻ｔ１から時刻ｔ１２の期間に、単位画素１０１のリセットレベルの信号を比較回路１０４に出力する。そして、読出し回路１０２は、時刻ｔ１２から時刻ｔ１８の期間に、単位画素１０１の光電変換信号を出力する。

ここで、単位画素１０１が出力するリセットレベルの信号と、光電変換信号を説明する。典型的には、単位画素１０１は光電変換部であるフォトダイオードと、転送トランジスタと、浮遊拡散部（フローティングディフージョン）と、増幅トランジスタと、選択トランジスタと、リセットトランジスタを備える。転送トランジスタは、ソース、ドレインの一方の主ノードが光電変換部であり、他方の主ノードが浮遊拡散部に接続される。浮遊拡散部は、増幅トランジスタのゲートに接続される。増幅トランジスタのドレインには電源電圧が与えられ、ソースは選択トランジスタのソース、ドレインの一方の主ノードに接続される。選択トランジスタのソース、ドレインの他方の主ノードは、単位画素１０１の列に対応して設けられた信号線に接続される。リセットトランジスタのソース、ドレインの一方の主ノードには電源電圧が与えられ、他方の主ノードは浮遊拡散部に接続される。転送トランジスタ、リセットトランジスタ、選択トランジスタのそれぞれのゲートは、垂直走査回路１１０によって制御される。

リセットトランジスタがオンすることによって浮遊拡散部が電源電圧に基づく電位にリセットされる。そして、リセットトランジスタがオフすることによって、浮遊拡散部のリセットは解除される。単位画素１０１が出力するリセットレベルの信号は、このリセットが解除された浮遊拡散部の電位に対応して増幅トランジスタが出力する信号である。このリセットレベルの信号は、単位画素１０１のノイズ成分を含む信号である。

その後、転送トランジスタがオンすることによって、フォトダイオードが入射光を光電変換することによって生成した信号電荷が、浮遊拡散部に転送される。ここでは、信号電荷が電子であるものとする。増幅トランジスタは、信号電荷が転送された浮遊拡散部の電位に対応する信号を、光電変換信号として出力する。単位画素１０１が出力する画素信号は、リセットレベルの信号と、光電変換信号である。

なお、本実施形態では、読出し回路１０２が画素信号を反転増幅する機能を有するものとして説明する。つまり、光電変換信号は、フォトダイオードに入射する光量が増加するにつれて、電位は小さくなる。一方、読出し回路１０２が出力する信号は、光電変換信号を反転増幅した信号であるので、光量の増加に伴って、電位は大きくなる。単位画素１０１が出力するリセットレベルの信号をＮ信号、光電変換信号をＳ信号とする。また、読出し回路１０２が出力する、Ｎ信号を反転増幅した信号を増幅Ｎ信号、Ｓ信号を反転増幅した信号を増幅Ｓ信号とする。

時刻ｔ１に、信号Ｐ＿ＲＡＭＰ＿ＲＥＳがＨｉｇｈレベル（以下、Ｈｉ）となる。これにより、スイッチ３０５がオンする。これにより、参照信号ＲＡＭＰ＿Ｏの電位が接地電位ＧＮＤにリセットされる。

時刻ｔ２に、信号Ｐ＿ＲＡＭＰ＿ＥＮ２、信号Ｐ＿ＲＡＭＰ＿ＥＮ１がＨｉとなる。これにより、スイッチ３０３、３０４がオンする。よって、第１電流源３０１と第２電流源３０２が容量素子３０６に電流を供給する。ただし、スイッチ３０５がオンであるため、容量素子３０６の充電は行われず、参照信号ＲＡＭＰ＿Ｏは接地電位ＧＮＤのままである。

時刻ｔ３に、信号Ｐ＿ＲＡＭＰ＿ＲＥＳがＬｏｗレベル（以下、Ｌｏ）となり、スイッチ３０５がオフする。これにより、第１電流源３０１、第２電流源３０２から供給される電流による、容量素子３０６の充電が開始される。

また、信号Ｐ＿ＣＯＭＰ＿ＦＢがＨｉとなる。これにより、比較回路１０４のスイッチ２０４、２０５がオンし、比較器２０１がリセットされる。

時刻ｔ４に、信号Ｐ＿ＲＡＭＰ＿ＥＮ２がＬｏとなる。これにより、スイッチ３０４がオフする。そして、時刻ｔ５に、信号Ｐ＿ＲＡＭＰ＿ＥＮ１がＬｏとなる。これにより、スイッチ３０３がオフする。すなわち、時刻ｔ３から時刻ｔ４の期間は第１電流源３０１と第２電流源３０２の両方からの電流によって容量素子３０６が充電される。そして、時刻ｔ４から時刻ｔ５の期間は第１電流源３０１からの電流によって容量素子３０６が充電される。

ここで、第１電流源３０１と第２電流源３０２の２つで容量素子３０６を充電している時の参照信号ＲＡＭＰ＿Ｏの傾きをｄ１２とする。そして、第１電流源３０１で容量素子３０６を充電している時の参照信号ＲＡＭＰ＿Ｏの傾きをｄ１とすると、
ｄ１２＞ｄ１ ・・・（式１）
となる。

時刻ｔ３から時刻ｔ４までの期間は、容量素子３０６を急峻に充電する一方、時刻ｔ４から時刻ｔ５までの期間は容量素子３０６を緩やかに充電する。これにより、参照信号ＲＡＭＰ＿Ｏの電位は、時刻ｔ３から時刻ｔ４までの期間は時間の経過に伴って第１変化率で変化する。そして、参照信号ＲＡＭＰ＿Ｏは、時刻ｔ４から時刻ｔ５までの期間は時間の経過に伴って第１変化率よりも小さい第２変化率で変化する、と言える。なお、本実施形態では、時刻ｔ１～ｔ３の期間の参照信号ＲＡＭＰ＿Ｏの電位（接地電位ＧＮＤ）が初期電位（第１電位）である。

時刻ｔ６に、信号Ｐ＿ＣＯＭＰ＿ＦＢがＬｏとなる。この時刻ｔ６における参照信号ＲＡＭＰ＿Ｏ（Ｖｏｆｆｓｅｔ）と読出し回路の出力が、それぞれ容量素子２０３と容量素子２０２にクランプされる。これにより、比較器２０１のリセットが完了する。この比較器２０１のリセットに用いられる参照信号ＲＡＭＰ＿Ｏの電位Ｖｏｆｆｓｅｔが第３電位である。

その後、参照信号ＲＡＭＰ＿Ｏは第１電位である接地電位ＧＮＤにリセットされる。

読出し回路１０２が出力する信号は、Ｓ信号の入力によって正方向に動くこととなる。このため、参照信号ＲＡＭＰ＿Ｏが電位Ｖｏｆｆｓｅｔ以上の振幅にならないと比較器２０１が出力する比較結果信号の信号レベルは変化しない。よって比較器２０１のリセットが完了した時に、容量素子２０３にクランプされた参照信号ＲＡＭＰ＿Ｏ（Ｖｏｆｆｓｅｔ）は第１電位の接地電位ＧＮＤに対して、比較結果信号が変化するまでのオフセットを付していることとなる。よって、この比較器２０１に付されたオフセットを、比較器オフセットと表記する。また、この比較器オフセットを付している時刻ｔ３から時刻ｔ６をオフセット付与期間と表記する。参照信号ＲＡＭＰ＿Ｏの時間の経過に伴った電位の変化が、変化の開始当初は線形性が低い場合がある。このような参照信号ＲＡＭＰ＿Ｏの線形性の低い領域を用いたＡＤ変換は精度が低下する。よって、オフセットを付けることによって、参照信号ＲＡＭＰ＿Ｏの線形性の良好な領域を利用することができる効果もある。

そして、時刻ｔ３から時刻ｔ４までの期間の参照信号ＲＡＭＰ＿Ｏの変化率を大きくすることにより、より高速に第３電位に到達させることができる。これにより、比較器２０１に高速にオフセットを付与することができる。

時刻ｔ７に、信号Ｐ＿ＲＡＭＰ＿ＲＥＳがＨｉとなる。これにより、スイッチ３０５がオンし、容量素子３０６の電荷を接地電極ＧＮＤに排出する。これにより、参照信号ＲＡＭＰ＿Ｏが接地電位ＧＮＤ（第１電位）リセットされる。

時刻ｔ８に、信号Ｐ＿ＲＡＭＰ＿ＥＮ２、Ｐ＿ＲＡＭＰ＿ＥＮ１がＨｉとなる。これにより、第１電流源３０１と第２電流源３０２が容量素子３０６に電流を供給する。ただし、スイッチ３０５がオンであるため、容量素子３０６の充電は行われず、参照信号ＲＡＭＰ＿Ｏは接地電位ＧＮＤのままである。

時刻ｔ９に、信号Ｐ＿ＲＡＭＰ＿ＲＥＳがＬｏｗレベル（以下、Ｌｏ）となり、スイッチ３０５がオフする。これにより、第１電流源３０１、第２電流源３０２から供給される電流による、容量素子３０６の充電が開始される。これにより、参照信号ＲＡＭＰ＿Ｏは時間の経過に伴って電位が変化する。つまり、ランプ信号が生成される。

時刻ｔ１０に、信号Ｐ＿ＲＡＭＰ＿ＥＮ２がＬｏとなる。これにより、スイッチ３０４がオフする。そして、時刻ｔ１１に、信号Ｐ＿ＲＡＭＰ＿ＥＮ１がＬｏとなる。これにより、スイッチ３０３がオフする。すなわち、時刻ｔ９から時刻ｔ１０の期間は第１電流源３０１と第２電流源３０２の両方からの電流によって容量素子３０６が充電される。そして、時刻ｔ１０から時刻ｔ１１の期間は第１電流源３０１からの電流によって容量素子３０６が充電される。

つまり時刻ｔ９から時刻ｔ１０までは参照信号ＲＡＭＰ＿Ｏは第１変化率のｄ１２で変化する。そして、時刻ｔ１０から時刻ｔ１１までは参照信号ＲＡＭＰ＿Ｏは第２変化率のｄ１で変化する。

時刻ｔ９から時刻ｔ１１は読出し回路１０２が増幅Ｎ信号を出力している。この増幅Ｎ信号をＡＤ変換する期間である時刻ｔ９から時刻ｔ１１の期間をＮＡＤ期間と表記する。

ＮＡＤ期間のＡＤ変換ゲインは、時刻ｔ１０での参照信号ＲＡＭＰ＿ＯがＶ１であり、
Ｖ１＜Ｖｏｆｆｓｅｔ ・・・（式２）
であるため、傾きｄ１で決まる。

時刻ｔ１２から時刻ｔ１４に信号Ｐ＿ＲＡＭＰ＿ＲＥＳがＨｉとなり、再び参照信号ＲＡＭＰ＿Ｏが接地電位ＧＮＤ（第１電位）にリセットされる。

時刻ｔ１３に信号Ｐ＿ＲＡＭＰ＿ＥＮ２、Ｐ＿ＲＡＭＰ＿ＥＮ１がＨｉとなる。これにより、第１電流源３０１と第２電流源３０２が容量素子３０６に電流を供給する。ただし、スイッチ３０５がオンであるため、容量素子３０６の充電は行われず、参照信号ＲＡＭＰ＿Ｏは接地電位ＧＮＤのままである。

時刻ｔ１４に、信号Ｐ＿ＲＡＭＰ＿ＲＥＳがＬｏｗレベル（以下、Ｌｏ）となり、スイッチ３０５がオフする。これにより、第１電流源３０１、第２電流源３０２から供給される電流による、容量素子３０６の充電が開始される。つまり、ランプ信号が生成される。

時刻ｔ１５に、信号Ｐ＿ＲＡＭＰ＿ＥＮ２がＬｏとなる。これにより、スイッチ３０４がオフする。そして、時刻ｔ１６に、信号Ｐ＿ＲＡＭＰ＿ＥＮ１がＬｏとなる。これにより、スイッチ３０３がオフする。すなわち、時刻ｔ１４から時刻ｔ１５の期間は第１電流源３０１と第２電流源３０２の両方からの電流によって容量素子３０６が充電される。そして、時刻ｔ１５から時刻ｔ１６の期間は第１電流源３０１からの電流によって容量素子３０６が充電される。

つまり時刻ｔ１４から時刻ｔ１５までは参照信号ＲＡＭＰ＿Ｏは第１変化率のｄ１２で変化する。そして、時刻ｔ１５から時刻ｔ１６までは参照信号ＲＡＭＰ＿Ｏは第２変化率のｄ１で変化する。

この時刻ｔ１４から時刻ｔ１６は、増幅Ｓ信号をＡＤ変換する期間である。この期間をＳＡＤ期間と表記する。

ＳＡＤ期間のＡＤ変換ゲインもＮＡＤ期間と同じく、時刻ｔ１５での参照信号ＲＡＭＰ＿ＯがＶ１であり、前述した式２の条件になるため傾きｄ１で決まる。

時刻ｔ１７から時刻ｔ１８に信号Ｐ＿ＲＡＭＰ＿ＲＥＳがＨｉとなる。これにより、参照信号ＲＡＭＰ＿Ｏは接地電位ＧＮＤにリセットされる。

本実施形態の様にオフセット付与期間、ＮＡＤ期間、ＳＡＤ期間で、参照信号ＲＡＭＰ＿Ｏを、第１電位から第２電位に変化させる際は第１変化率とする。そして、第２電位から第３電位（時刻ｔ５、時刻ｔ１１、時刻ｔ１６のいずれかにおける電位）に変化させる際は、第１変化率よりも小さい第２変化率とする。これにより、第１電位から第３電位まで第２変化率で参照信号ＲＡＭＰ＿Ｏを変化させるよりも、オフセット付与期間（比較器のリセットに要する期間）、ＡＤ変換期間を短縮することができる。

なお、本実施形態ではオフセット付与期間についても、ＮＡＤ期間、ＳＡＤ期間と同様に２つの傾きで参照信号ＲＡＭＰ＿Ｏを変化させている。オフセット付与期間は例えばｄ１２の１種類の傾きで参照信号ＲＡＭＰ＿Ｏを変化させるようにしても良い。ＮＡＤ期間、ＳＡＤ期間の少なくとも一方で、第１変化率、第２変化率の両方を用いたランプ信号の電位変化を行うようにしてもよい。しかし、本実施形態のように、オフセット付与期間における参照信号ＲＡＭＰ＿Ｏの電位の変化のさせ方を、ＮＡＤ期間、ＳＡＤ期間と同じとすることによって、上述したように、水平方向のシェーディングを低減させることができる効果が得られる。

また、ＡＤ変換ゲインが低い場合など、つまり参照信号ＲＡＭＰ＿Ｏを大きな傾きで変化させる場合など、本実施形態の様にＮＡＤ期間，ＳＡＤ期間について複数の傾きで参照信号ＲＡＭＰ＿Ｏを制御しなくても良い。

既に説明した様に、本実施形態を行う事でＡＤ変換ゲインを変えてもコンパレータオフセット期間、ＮＡＤ期間、ＳＡＤ期間の増加を抑制できるため、高速なＡＤ変換を実現できる。これにより、フレームレートを低下させずに良好な画像を取得する事が可能となる。

なお、本実施形態では、電流によって容量素子３０６を充電することによって、ランプ信号を生成していたが、容量素子３０６を放電させることでランプ信号を生成するようにしても良い。

（第２実施形態）
本実施形態について、第１実施形態と異なる点を中心に説明する。

ＮＡＤ期間のデジタル信号とＳＡＤ期間のデジタル信号に含まれるオフセット成分、ノイズ成分が、それぞれ行毎にばらついた場合、デジタル信号を用いて生成される画像に横縞状のノイズが発生する可能性がある。

本実施形態では、容量素子３０６の充電開始タイミング、参照信号ＲＡＭＰ＿Ｏの傾き変更タイミング、カウンタ動作開始タイミングを同期させる構成とする。これにより、前述した画像に生じる横縞状のノイズを抑制することができる。

図５に本実施形態のＡＤ変換回路５００の構成を示す。

ＡＤ変換回路５００は、各列の比較回路１０４、カウンタを制御する制御回路５０１を有する。制御回路５０１は、後述するが、図１に示したＴＧ１１１を含む。

図６は、制御回路５０１の構成を示した図である。

基準クロック信号である信号ＣＬＫがＴＧ１１１と同期回路６０１に入力される。ＴＧ１１１は同期回路６０１に信号Ｐ＿ＲＡＭＰ＿ＥＮ２、Ｐ＿ＲＡＭＰ＿ＲＥＳ、Ｐ＿ＣＮＴ＿ＥＮのそれぞれを出力する。また、ＴＧ１１１は信号Ｐ＿ＲＡＭＰ＿ＥＮ１を、ランプ信号生成回路１０８に出力する。同期回路６０１は信号Ｐ＿ＲＡＭＰ＿ＥＮ２＿Ｏ、Ｐ＿ＲＡＭＰ＿ＲＥＳ＿Ｏのそれぞれをランプ信号生成回路１０８に出力する。また、同期回路６０１は、カウンタクロックをカウンタ１０９に出力する。

同期回路６０１は、ＰＬＬ回路と、ランプ信号生成回路１０８を制御する信号を生成するランプ制御信号回路を有する。同期回路６０１の構成を示した図を図７として示す。

図７を用いて、同期回路６０１の構成を説明する。

同期回路６０１は、ＰＬＬ回路７０１を有する。基準クロック信号である信号ＣＬＫが撮像装置の外部から位相比較器７０５に入力される。位相比較器７０５の出力は、チャージポンプ、ループフィルタを有するフィルタ回路７０４に入力される。そしてフィルタ回路７０４の出力がＶＣＯ（Ｖｏｌｔａｇｅ－Ｃｏｎｔｒｏｌｌｅｄ－Ｏｓｃｉｌｌａｔｏｒ）７０３に入力される。ＶＣＯ７０３の出力である信号ＰＬＬＣＬＫはＡＮＤ回路７１０に入力される。

信号ＰＬＬＣＬＫは、分周器７０６へ入力される。分周器７０６は、信号ＰＬＬＣＬＫを１／Ｎ倍に分周する。よって、分周器７０６の出力ＤＩＶＣＬＫは、
ＤＩＶＣＬＫ＝ＰＬＬＣＬＫ／Ｎ ・・・（式３）
となる。ＰＬＬ回路７０１がロックしている時は
ＣＬＫ＝ＤＩＶＣＬＫ＝ＰＬＬＣＬＫ／Ｎ ・・・（式４）
となる。

カウンタクロックのカウンタ１０９への出力を許可する信号である信号Ｐ＿ＣＮＴ＿ＥＮについて説明する。なお、信号Ｐ＿ＣＮＴ＿ＥＮは図４には記載していないが、ＮＡＤ、ＳＡＤ期間のそれぞれにおいて、参照信号ＲＡＭＰ＿Ｏの電位変化が開始してから終了するまでの期間に渡ってＨｉとなる信号である。

ＦＦ７０７は、信号Ｐ＿ＣＮＴ＿ＥＮの信号変化タイミングを、信号ＣＬＫの信号変化タイミングに同期させる。ＦＦ７０８が、ＦＦ７０７の出力の信号Ｐ＿ＣＮＴ＿ＥＮ＿１の信号変化タイミングを、信号ＤＩＶＣＬＫの信号変化タイミングに同期させる。ＦＦ７０９は、Ｆ７０８の出力の信号Ｐ＿ＣＮＴ＿ＥＮ＿２の信号変化タイミングを、信号ＰＬＬＣＬＫの信号変化タイミングに同期させる。ＦＦ７０９の出力の信号Ｐ＿ＣＮＴ＿ＥＮ＿３は、ＡＮＤ回路７１０の一方の入力端子に入力され、他方の入力端子には信号ＰＬＬＣＬＫが入力される。信号Ｐ＿ＣＮＴ＿ＥＮ＿３がＨｉの期間に信号ＰＬＬＣＬＫがカウンタクロックとして、カウンタ１０９に供給される。

次に、ランプ制御信号回路７０２について説明する。

信号Ｐ＿ＲＡＭＰ＿ＥＮ２はＦＦ７１４に入力される。ＦＦ７１４は、入力される信号Ｐ＿ＲＡＭＰ＿ＥＮ２の信号変化タイミングを、信号ＣＬＫの信号変化タイミングに同期させることによって、信号Ｐ＿ＲＡＭＰ＿ＥＮ２＿１を出力する。

ＦＦ７１５は、入力される信号Ｐ＿ＲＡＭＰ＿ＥＮ２＿１の信号変化タイミングを、信号ＰＬＬＣＬＫの信号変化タイミングに同期させることによって、信号Ｐ＿ＲＡＭＰ＿ＥＮ２＿２を出力する。

ＦＦ７１６は、入力される信号Ｐ＿ＲＡＭＰ＿ＥＮ２＿２の信号変化タイミングを信号ＰＬＬＣＬＫの信号変化タイミングに同期させることによって、信号Ｐ＿ＲＡＭＰ＿ＥＮ２＿Ｏを出力する。この信号Ｐ＿ＲＡＭＰ＿ＥＮ２＿Ｏはランプ信号生成回路１０８へ入力される。

ＦＦ７１１は、入力される信号Ｐ＿ＲＡＭＰ＿ＲＥＳの信号変化タイミングを信号ＣＬＫの信号変化タイミングに同期させることによって、信号Ｐ＿ＲＡＭＰ＿ＲＥＳ＿１を出力する。

ＦＦ７１２は、入力される信号Ｐ＿ＲＡＭＰ＿ＲＥＳ＿１の信号変化タイミングを、信号ＤＩＶＣＬＫで同期を取った信号Ｐ＿ＲＡＭＰ＿ＲＥＳ＿２を出力する。

ＦＦ７１３は、信号Ｐ＿ＲＡＭＰ＿ＲＥＳ＿２の信号変化タイミングを、信号ＰＬＬＣＬＫで同期を取った信号Ｐ＿ＲＡＭＰ＿ＲＥＳ＿Ｏを出力する。信号Ｐ＿ＲＡＭＰ＿ＲＥＳ＿Ｏはランプ信号供給回路１０８に入力される。

上述した制御信号の生成について、図８を用いて説明する。なお、本実施形態では図８に示す動作以外は実施形態１で説明した動作と同じとすることができる。

図８には信号Ｐ＿ＲＡＭＰ＿ＥＮ２、ＣＬＫ、ＤＩＶＣＬＫ、ＰＬＬＣＬＫとの同期の取り方のみを示している。他の信号Ｐ＿ＲＡＭＰ＿ＲＥＳ、Ｐ＿ＣＮＴ＿ＥＮは、信号Ｐ＿ＲＡＭＰ＿ＥＮ２と同じ同期の取り方によって生成することができる。

図８を説明するにあたり、まずＦＦ７１４、７１５、７１６の動作を説明しておく。

ＦＦ７１４はＦＦのクロック端子の入力がＨｉにある期間にＤ端子に入力される入力データを取り込む。そして、クロック端子の入力がＬｏに変化したタイミングでＱ端子から信号を出力する動作を行う。一方、ＦＦ７１５とＦＦ７１６はクロック端子がＬｏにある期間にＤ端子に入力される入力データを取り込む。そして、クロック端子の入力がＨｉに変化したタイミングでＱ端子から信号を出力する。

ＦＦ７１４は、時刻ｔ１に信号ＣＬＫの立下りに同期して、時刻ｔ１の前の信号ＣＬＫがＨｉの時の信号Ｐ＿ＲＡＭＰ＿ＥＮ２を信号Ｐ＿ＲＡＭＰ＿ＥＮ２＿１として出力する。この時、信号Ｐ＿ＲＡＭＰ＿ＥＮ２＿１はＬｏからＨｉに変化する。

時刻ｔ４にＣＬＫの立下りに同期して、時刻ｔ４の前のＣＬＫがＨｉの時のＰ＿ＲＡＭＰ＿ＥＮ２をＰ＿ＲＡＭＰ＿ＥＮ２＿１として出力する。この時、Ｐ＿ＲＡＭＰ＿ＥＮ２＿１はＨｉからＬｏになる。このようにして、ＦＦ７１４によってＣＬＫに同期したＰ＿ＲＡＭＰ＿ＥＮ２＿１が作られる。

ＦＦ７１５は、時刻ｔ２に信号ＤＩＶＣＬＫの立ち上がりに同期して、時刻ｔ２の前のＤＩＶＣＬＫがＬｏの時の信号Ｐ＿ＲＡＭＰ＿ＥＮ２＿１を信号Ｐ＿ＲＡＭＰ＿ＥＮ２＿２として出力する。この時、信号Ｐ＿ＲＡＭＰ＿ＥＮ２＿２はＬｏからＨｉになる。時刻ｔ５に信号ＤＩＶＣＬＫの立ち上がりに同期して、時刻ｔ５の前の信号ＤＩＶＣＬＫがＬｏの期間の信号Ｐ＿ＲＡＭＰ＿ＥＮ２＿１を、信号Ｐ＿ＲＡＭＰ＿ＥＮ２＿２として出力する。この時、信号Ｐ＿ＲＡＭＰ＿ＥＮ２＿２はＨｉからＬｏになる。このようにして、ＦＦ７１５によって信号ＤＩＶＣＬＫに同期した信号Ｐ＿ＲＡＭＰ＿ＥＮ２＿２が作られる。

ＦＦ７１６は、時刻ｔ３に信号ＰＬＬＣＬＫの立ち上がりに同期して、時刻ｔ３の前の信号ＰＬＬＣＬＫがＬｏの時の信号Ｐ＿ＲＡＭＰ＿ＥＮ２＿２を、信号Ｐ＿ＲＡＭＰ＿ＥＮ２＿Ｏとして出力する。

この時、信号Ｐ＿ＲＡＭＰ＿ＥＮ２＿ＯはＬｏからＨｉになる。時刻ｔ６に信号ＰＬＬＣＬＫの立ち上がりに同期して、時刻ｔ６の前の信号ＰＬＬＣＬＫがＬｏの期間の信号Ｐ＿ＲＡＭＰ＿ＥＮ２＿２を信号Ｐ＿ＲＡＭＰ＿ＥＮ２＿Ｏとして出力する。この時、信号Ｐ＿ＲＡＭＰ＿ＥＮ２＿ＯはＨｉからＬｏになる。このようにして、ＦＦ７１６によって信号ＰＬＬＣＬＫに同期した信号Ｐ＿ＲＡＭＰ＿ＥＮ＿Ｏが作られる。

本実施形態では、フリップフロップ回路（ＦＦ）７０９、７１３、７１６のそれぞれのクロック端子に共通の信号ＰＬＬ＿ＣＬＫを入力させている。これにより、信号Ｐ＿ＣＮＴ＿ＥＮ３、信号Ｐ＿ＲＡＭＰ＿ＲＥＳ＿Ｏ、信号ＰＲＡＭＰ＿ＥＮ２＿Ｏが、共通の信号ＰＬＬＣＬＫによって同期される。信号Ｐ＿ＣＮＴ＿ＥＮ３は、カウンタクロックのカウンタ１０９への出力を許可する信号である。また、信号Ｐ＿ＲＡＭＰ＿ＲＥＳ＿Ｏは、参照信号ＲＡＭＰ＿Ｏの電位変化の開始タイミングを制御する信号である。信号ＰＲＡＭＰ＿ＥＮ２＿Ｏは参照信号ＲＡＭＰ＿Ｏの単位時間あたりの電位の変化率を変化させる信号である。

本実施形態では、信号Ｐ＿ＣＮＴ＿ＥＮ３、信号Ｐ＿ＲＡＭＰ＿ＲＥＳ＿Ｏ、信号ＰＲＡＭＰ＿ＥＮ２＿Ｏが同期される。これにより、参照信号ＲＡＭＰ＿Ｏの電位変化を開始するタイミングと、参照信号ＲＡＭＰ＿Ｏの電位の変化率が変化するタイミングのそれぞれに対し、カウンタ１０９が出力するカウント信号が同期される。これにより、参照信号ＲＡＭＰ＿Ｏの電位変化を開始するタイミングとカウント信号のズレ、あるいは参照信号ＲＡＭＰ＿Ｏの電位の変化率が変化するタイミングとカウント信号のズレによるＡＤ変換の精度低下を抑制することができる。これにより、画像に生じる横縞状のノイズを低減することができる。

なお、本実施形態では、信号Ｐ＿ＣＮＴ＿ＥＮ３、信号Ｐ＿ＲＡＭＰ＿ＲＥＳ＿Ｏ、信号ＰＲＡＭＰ＿ＥＮ２＿Ｏのそれぞれが信号ＣＬＫ、信号ＤＩＶＣＬＫ、信号ＰＬＬＣＬで３回、同期化されているが、この形態に限られるものではない。信号Ｐ＿ＣＮＴ＿ＥＮ３、信号Ｐ＿ＲＡＭＰ＿ＲＥＳ＿Ｏ、信号ＰＲＡＭＰ＿ＥＮ２＿Ｏが共通の信号によって同期化されていればよく、同期化される回数は１回以上であればよい。

（第３実施形態）
本実施形態について、第１実施形態と異なる点を中心に説明する。

図９は、本実施形態のランプ信号生成回路９０８の構成を示した図である。本実施形態の撮像装置の構成は、図１の構成に対し、ランプ信号生成回路１０８を、図９のランプ信号生成回路９０８に置き換えた構成である。

本実施形態のランプ信号生成回路９０８は、電圧源９０１、スイッチ９０２を備えている点で、第１実施形態のランプ信号生成回路１０８と異なる。スイッチ９０２は、ＴＧ１１１からの信号Ｐ＿ＯＦＦＳＥＴによってオン、オフが制御される。スイッチ９０２がオンすることによって、電圧源９０１から、電位Ｖｏｆｆｓｅｔが参照信号ＲＡＭＰ＿Ｏの電位として出力される。

本実施形態のランプ信号生成回路９０８は、電圧源９０１が電位Ｖｏｆｆｓｅｔを出力する。第１実施形態では、図４に示した動作において、時刻ｔ３～ｔ４の期間、電流源による電流で容量素子３０６を充電することにより、参照信号ＲＡＭＰ＿Ｏを電位Ｖｏｆｆｓｅｔに変化させていた。本実施形態では、電位Ｖｏｆｆｓｅｔを出力する電圧源９０１をランプ生成回路９０８が備える。これにより、参照信号ＲＡＭＰ＿Ｏを電位Ｖｏｆｆｓｅｔに変化させる期間を短縮することができる。

なお、ＮＡＤ期間、ＳＡＤ期間のそれぞれの動作は、第１実施形態と同じとすることができる。

（第４実施形態）
本実施形態について、第１実施形態と異なる点を中心に説明する。

第１実施形態では、ランプ信号生成回路は、電流源による電流によって容量素子を充電することによってランプ信号を生成していた。本実施形態は、ランプ信号生成回路として、デジタルアナログ変換回路（ＤＡＣ）を用いた形態である。

図１０は、本実施形態のランプ信号生成回路１１１１の構成を示した図である。なお、本実施形態の撮像装置は、図１のランプ信号生成回路１０８を、ランプ信号生成回路１１１１に置き換えた構成である。

本実施形態のランプ信号生成回路１１１１は、ＡＮＤ回路１２０１、カウンタ１２０２、スイッチ１２０３、電流源１２０４、スイッチ１２０５、抵抗素子１２１３、電流源群１２１４を有する。

電流源群１２１４は、電流源１２０６、１２０８、１２１０、１２１２と、スイッチ１２０５、１２０７、１２０９、１２１１を有する。カウンタ１２０２は、信号Ｐ１～Ｐｎを対応するスイッチ１２０５、１２０７、１２０９、１２１１に出力する。なお、図１０では、電流源群１２１４には４つの電流源、４つのスイッチが示されているが、実際にはさらに多くの電流源、スイッチを備える。この電流源、スイッチの個数は、ＡＤ変換で生成するデジタル信号のビット数に１を足した数となる。１２ビットのＡＤ変換を行うのであれば、ｎは１３となり、カウンタ１２０２が制御する電流源、スイッチは１３ずつとなる。

電流源１２０６、１２０８、１２１０、１２１２が供給する電流量の関係は、２のｎ乗に対応するように設定されている。つまり、電流源１２０６、１２０８、１２１０、１２１２のそれぞれが供給する電流量は順に、Ｉｂ、２・Ｉｂ、４・Ｉｂ、２^ｎ・Ｉｂとなっている。

カウンタ１２０２のカウント値と制御信号と抵抗１２１３に流れる電流の関係を図１２に、表として示す。図１２の表のようにカウンタ１２０２が出力するカウント値が１上がる毎に信号Ｐ１はＨｉとＬｏを繰り返す。また、信号Ｐ２はカウント値が２上がる毎にＨｉとＬｏを繰り返す。信号Ｐ３はカウント値が４上がる毎にＨｉとＬｏを繰り返す。表には信号Ｐ３までを記載している。信号Ｐ１から信号Ｐｎは２進数の下位ビットから上位ビットに対応している。そして、信号Ｐ１～Ｐｎの各々に対応した電流源の電流値も、基準となるＩｂの２のｎ乗の関係となっている。

図１２に示したように、カウンタ１２０２のカウントが１増える毎に、抵抗素子１２１３に流れる電流値はＩｂずつ増えることとなる。

ＡＮＤ回路１２０１は、入力される信号ＰＬＬＣＬＫ、信号Ｐ＿ＲＡＭＰ＿Ｅ２の論理積をカウンタ１２０２に出力する。

スイッチ１２０３には、ＴＧ１１１から信号Ｐ＿ＲＡＭＰ＿ＥＮ１が入力される。また、スイッチ１２１５にはＴＧ１１１から信号Ｐ＿ＲＡＭＰ＿ＲＥＳが入力される。

図１１は、図１０のランプ信号生成回路１１１１を備える撮像装置の動作を示した図である。

時刻ｔ１から時刻ｔ２の期間、信号Ｐ＿ＲＡＭＰ＿ＲＥＳがＨｉとなる。これにより、カウンタ１２０２がリセットされる。また、スイッチ１２１５がオンし、参照信号ＲＡＭＰ＿Ｏは接地電位ＧＮＤとなる。

時刻ｔ２から時刻ｔ５の期間、信号Ｐ＿ＣＯＭＰ＿ＦＢがＨｉとなる。この期間は第１実施形態で説明したオフセット付与期間にあたる。

時刻ｔ３から時刻ｔ４の期間、信号Ｐ＿ＲＡＭＰ＿ＥＮ２がＨｉとなる。この期間に信号ＰＬＬＣＬＫがカウンタ１２０２に供給される。カウンタ１２０２は、信号Ｐ１～Ｐｎを対応するスイッチ１２０５、１２０７、１２０９、１２１１に供給する。

時刻ｔ３から時刻ｔ６の期間、信号Ｐ＿ＲＡＭＰ＿ＥＮ１がＨｉとなる。スイッチ１２０３がオンし、電流源１２０４が抵抗素子１２１３に電流値Ｉａを供給する。

抵抗素子１２１３の抵抗値をＲ１とすると、時刻ｔ３における参照信号ＲＡＭＰ＿Ｏは
ＲＡＭＰ＿Ｏ＝Ｒ１×Ｉａ＝Ｖ１ ・・・（式５）
となる。

時刻ｔ３以降、時刻ｔ４までの期間は、カウンタ１２０２のカウント値によって
ＲＡＭＰ＿Ｏ＝Ｒ１×Ｉａ＋Ｒ１×（Ｐｎ×２^ｎ＋Ｐ（ｎ－１）×２^{（ｎ－１）}＋・・・＋Ｐ３×２^２＋Ｐ２×２^１＋Ｐ１×２^０）×Ｉｂ ・・・（式６）
となる。

（式６）の信号Ｐｎ～Ｐ１は、信号Ｐｎ～Ｐ１のそれぞれがＨｉの時に１、Ｌｏの時に０とする。

時刻ｔ４で信号Ｐ＿ＲＡＭＰ＿ＥＮ２がＬｏになる、これにより、カウンタ１２０２への信号ＰＬＬＣＬＫの供給が停止し、カウンタ１２０２のカウント動作が停止する。そのため、電流源群１２１４のトータルの電流はその時点の電流値で固定される。この時の参照信号ＲＡＭＰ＿Ｏが電位Ｖｏｆｆｓｅｔである。

時刻ｔ４から時刻ｔ６までの期間は抵抗素子１２１３に流れる電流値が変化しないので、参照信号ＲＡＭＰ＿Ｏは電位Ｖｏｆｆｓｅｔのままとなる。

（式５）、（式６）に記載したように、Ｒ１×Ｉａは参照信号ＲＡＭＰ＿Ｏの傾きには寄与してせず、オフセットとして働く。そのため、電流Ｉａを可変とする場合には、任意のオフセットを参照信号ＲＡＭＰ＿Ｏに付与することが可能となる。

時刻ｔ６から時刻ｔ７までの期間、信号Ｐ＿ＲＡＭＰ＿ＲＥＳがＨｉとなる。これにより、カウンタ１２０２のカウント値がリセットされる。また、スイッチ１２１５がオンすることによって、参照信号ＲＡＭＰ＿Ｏが接地電位ＧＮＤにリセットされる。

時刻ｔ８から時刻ｔ１０までの期間、信号Ｐ＿ＲＡＭＰ＿ＥＮ１がＨｉとなる。また、時刻ｔ８から時刻ｔ９までの期間、信号Ｐ＿ＲＡＭＰ＿ＥＮ２がＨｉとなる。

時刻ｔ８の参照信号ＲＡＭＰ＿Ｏは（式５）と同じになる。時刻ｔ８から、その後の時刻ｔ９まで、参照信号ＲＡＭＰ＿Ｏは（式６）に則って、カウンタ１２０２のカウント値によって上昇していく。

本実施形態では、時刻ｔ８から時刻ｔ９までの期間が第１実施形態で説明したＮＡＤ期間に対応している。

時刻ｔ９に、信号Ｐ＿ＲＡＭＰ＿ＥＮ２がＬｏになる。これにより、カウンタ１２０２のカウント動作が停止する。電流源群１２１４のトータル電流はその時点の電流値に固定される。時刻ｔ９から時刻ｔ１０の期間は抵抗素子１２１３に流れる電流値が変わらないので時刻ｔ９の時点の参照信号ＲＡＭＰ＿Ｏが時刻ｔ１０まで保たれる。

時刻ｔ１０から時刻ｔ１１までの期間、信号Ｐ＿ＲＡＭＰ＿ＲＥＳがＨｉとなる。これにより、カウンタ１２０２のカウント値がリセットされる。また、スイッチ１２１５がオンすることで参照信号ＲＡＭＰ＿Ｏが接地電位ＧＮＤにリセットされる。

時刻ｔ１２から時刻ｔ１４までの期間、信号Ｐ＿ＲＡＭＰ＿ＥＮ１がＨｉとなる。また、時刻ｔ１２から時刻ｔ１３までの期間、Ｐ＿ＲＡＭＰ＿ＥＮ２がＨｉになる。

時刻ｔ１２の参照信号ＲＡＭＰ＿Ｏは（式５）と同じである。時刻ｔ１２以降、その後の時刻ｔ１３まで、参照信号ＲＡＭＰ＿Ｏは（式６）に則って、カウンタ１２０２のカウント値によって上昇していく。

本実施形態では、時刻ｔ１２から時刻ｔ１３までの期間が、第１実施形態で説明したＳＡＤ期間に対応している。

時刻ｔ１３に信号Ｐ＿ＲＡＭＰ＿ＥＮ２がＬｏになる。これにより、カウンタ１２０２のカウント動作が停止する。よって、電流源群１２１４のトータルの電流はその時点で固定される。時刻ｔ１３から時刻ｔ１４までの期間、抵抗素子１２１３に流れる電流値が変わらないので時刻ｔ１３の時点の参照信号ＲＡＭＰ＿Ｏが時刻ｔ１４まで保たれる。

時刻ｔ１４から時刻ｔ１５までの期間、信号Ｐ＿ＲＡＭＰ＿ＲＥＳがＨｉとなる。カウンタ１２０２がリセットされる。また、スイッチ１２１５がオンすることで参照信号ＲＡＭＰ＿Ｏが接地電位ＧＮＤにリセットされる。

上述したように、オフセット付与期間、ＮＡＤ期間、ＳＡＤ期間に参照信号ＲＡＭＰ＿Ｏに任意のオフセットを付与する。これにより、必要なオフセットを短時間で付与する事ができる。

よって、ＡＤ変換ゲインを上げるために、ＮＡＤ期間とＳＡＤ期間の参照信号ＲＡＭＰ＿Ｏの傾きを緩やかにしても、ＡＤ変換期間の増加を抑制しながら参照信号ＲＡＭＰ＿Ｏに所望のオフセットを付与した状態からＡＤ変換を開始することができる。よって、高いＡＤ変換ゲイン時においても、フレームレートの低下を抑制する事が出来る。

なお、本実施形態においても、第２実施形態と同様の方法で信号Ｐ＿ＲＡＭＰ＿ＥＮ２、Ｐ＿ＣＮＴ＿ＥＮを同一の信号を用いて同期させるようにしても良い。

また、オフセット付与期間、ＮＡＤ期間、ＳＡＤ期間のＩａは、それぞれの期間で互いに異なる値にしても良い。

例えば、オフセット付与期間のＩａをＩａｏ、その他の期間（ＮＡＤ期間、ＳＡＤ機関の少なくとも一方）のＩａをＩａａｄとした場合、
Ｉａｏ＞Ｉａａｄ ・・・（式７）
とする。これにより、図１１の時刻ｔ３から時刻ｔ４期間の信号Ｐ＿ＲＡＭＰ＿ＥＮ２をＬｏに固定しても、
Ｖｏｆｆｓｅｔ＞時刻ｔ８のＶ１ ・・・（式８）
が成り立つ。よって、オフセット付与期間の信号Ｐ＿ＲＡＭＰ＿ＥＮ２をＨｉにして、電流源群１２１４を用いてオフセットを付与する必要がないため、オフセット付与期間を短縮し、フレームレートの低下を抑制することができる。

（第５実施形態）
本実施形態による光電変換システムについて、図１３を用いて説明する。図１３は、本実施形態による光電変換システムの概略構成を示すブロック図である。

上記第１～第４実施形態で述べた撮像装置は、種々の光電変換システムに適用可能である。適用可能な光電変換システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、光電変換システムに含まれる。図１３には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

図１３に例示した光電変換システムは、撮像装置１００４、被写体の光学像を撮像装置１００４に結像させるレンズ１００２、レンズ１００２を通過する光量を可変にするための絞り１００３、レンズ１００２の保護のためのバリア１００１を有する。レンズ１００２及び絞り１００３は、撮像装置１００４に光を集光する光学系である。撮像装置１００４は、上記のいずれかの実施形態の光電変換装置（撮像装置）であって、レンズ１００２により結像された光学像を電気信号に変換する。

光電変換システムは、また、撮像装置１００４より出力される出力信号の処理を行うことで画像を生成する画像生成部である信号処理部１００７を有する。信号処理部１００７は、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部１００７は、撮像装置１００４が設けられた半導体基板に形成されていてもよいし、撮像装置１００４とは別の半導体基板に形成されていてもよい。また、撮像装置１００４と信号処理部１００７とが同一の半導体基板に形成されていてもよい。

光電変換システムは、更に、画像データを一時的に記憶するためのメモリ部１０１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１０１３を有する。更に光電変換システムは、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体１０１２、記録媒体１０１２に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１０１１を有する。なお、記録媒体１０１２は、光電変換システムに内蔵されていてもよく、着脱可能であってもよい。

更に光電変換システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１００９、撮像装置１００４と信号処理部１００７に各種タイミング信号を出力するタイミング発生部１００８を有する。ここで、タイミング信号などは外部から入力されてもよく、光電変換システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された出力信号を処理する信号処理部１００７とを有すればよい。

撮像装置１００４は、撮像信号を信号処理部１００７に出力する。信号処理部１００７は、撮像装置１００４から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部１００７は、撮像信号を用いて、画像を生成する。

このように、本実施形態によれば、上記のいずれかの実施形態の光電変換装置（撮像装置）を適用した光電変換システムを実現することができる。

（第６実施形態）
本実施形態の光電変換システム及び移動体について、図１４を用いて説明する。図１４は、本実施形態の光電変換システム及び移動体の構成を示す図である。

図１４（ａ）は、車載カメラに関する光電変換システムの一例を示したものである。光電変換システム３００は、撮像装置３１０を有する。撮像装置３１０は、上記のいずれかの実施形態に記載の光電変換装置（撮像装置）である。光電変換システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、光電変換システム３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、光電変換システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

光電変換システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光電変換システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、光電変換システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を光電変換システム３００で撮像する。図１４（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の光電変換システムを示した。車両情報取得装置３２０が、光電変換システム３００ないしは撮像装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、光電変換システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。

例えば、いずれかの実施例の一部の構成を他の実施例に追加した例や、他の実施例の一部の構成と置換した例も、本発明の実施例である。

また、上記第５実施形態、第６実施形態に示した光電変換システムは、光電変換装置を適用しうる光電変換システム例を示したものであって、本発明の光電変換装置を適用可能な光電変換システムは図１３及び図１４に示した構成に限定されるものではない。

なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１００ 画素アレイ部
１０１ 単位画素
１０２ 読出し回路
１０４ 比較回路
１０６ 列メモリ
１０８ ランプ信号生成回路
１０９ カウンタ
１１０ 垂直走査回路
１１１ タイミングジェネレータ（ＴＧ）
１１３ ＰＬＬ回路
２０１ 比較器

Claims (20)

1. アナログ信号とランプ信号との比較を行い、前記比較の結果を示す比較結果信号を出力する比較器を有し、前記比較結果信号を用いて前記アナログ信号をデジタル信号にＡＤ変換するＡＤ変換回路であって、
   前記比較において、前記ランプ信号は、時間の経過に伴って、第１電位から第３電位に渡って電位が変化し、
   前記比較の前に、前記ランプ信号は単位時間あたり第１変化率で変化した後、単位時間あたり前記第１変化率よりも小さい第２変化率で変化することによって、前記第１電位と前記第３電位の間の第２電位に、前記第１電位から変化し、前記第２電位が前記比較器に入力された状態で前記比較器のリセットが行われることを特徴とするＡＤ変換回路。
2. 前記比較において、前記ランプ信号は、前記第２電位まで、前記第１電位から前記第１変化率で変化し、前記第２電位から前記第２変化率で変化することを特徴とする請求項１に記載のＡＤ変換回路。
3. 前記比較器のリセットにおいて、前記ランプ信号は、前記第２電位まで、前記第１電位から前記第１変化率で変化し、前記第３電位まで、前記第２電位から前記第１変化率で変化することを特徴とする請求項１または２に記載のＡＤ変換回路。
4. 前記第１変化率から前記第２変化率に変化する前記ランプ信号の電位が、前記比較と、前記比較器のリセットで同じであることを特徴とする請求項１～３のいずれか１項に記載のＡＤ変換回路。
5. アナログ信号とランプ信号との比較を行い、前記比較の結果を示す比較結果信号を出力する比較器を有し、前記比較結果信号を用いて前記アナログ信号をデジタル信号にＡＤ変換するＡＤ変換回路であって、
   前記比較において、前記ランプ信号は、時間の経過に伴って、第１電位から第３電位に渡って電位が変化し、
   前記比較の前に、前記第１電位と前記第３電位の間の電圧である第２電位が前記比較器に入力された状態で前記比較器のリセットが行われ、
   前記比較で前記ランプ信号は、前記第１電位から前記第３電位までの電位変化において、単位時間あたり第１変化率で変化した後、単位時間あたり前記第１変化率よりも小さい第２変化率で変化することを特徴とするＡＤ変換回路。
6. 前記比較において、前記ランプ信号は、前記第１電位から前記第２電位まで、前記第１変化率で変化し、前記第２電位から前記第３電位まで、前記第２変化率で変化することを特徴とする請求項５に記載のＡＤ変換回路。
7. 前記比較器のリセットにおいて、前記ランプ信号は、前記第１電位から前記第１変化率で変化した後、前記第２変化率で前記第３電位に変化することを特徴とする請求項５または６に記載のＡＤ変換回路。
8. 前記比較器のリセットにおいて、前記ランプ信号は、前記第１電位から前記第２電位まで、前記第１変化率で変化し、前記第２電位から前記第３電位まで、前記第２変化率で変化することを特徴とする請求項５～７のいずれか１項に記載のＡＤ変換回路。
9. 前記第１変化率から前記第２変化率に変化する前記ランプ信号の電位が、前記比較と、前記比較器のリセットで同じであることを特徴とする請求項７または８に記載のＡＤ変換回路。
10. 前記ＡＤ変換回路は、複数の前記ＡＤ変換を行い、
    前記複数のＡＤ変換のそれぞれの前記比較の、前記ランプ信号の前記第１電位から前記第３電位までの電位変化において、前記第１変化率で変化した後、前記第２変化率で変化することを特徴とする請求項１～９のいずれか１項に記載のＡＤ変換回路。
11. 前記複数のＡＤ変換は、互いに異なる値の前記アナログ信号をデジタル信号に変換することを特徴とする請求項１０に記載のＡＤ変換回路。
12. 前記第１電位から電位変化を開始してから、前記第１変化率から前記第２変化率に変化するまでの期間の長さが、前記複数のＡＤ変換で同じであることを特徴とする請求項１０または１１に記載のＡＤ変換回路。
13. 前記第１変化率から前記第２変化率に変化する前記ランプ信号の電位が、前記複数のＡＤ変換で同じであることを特徴とする請求項１０～１２のいずれか１項に記載のＡＤ変換回路。
14. 前記ランプ信号を生成するランプ信号生成回路と、
    パルス信号を計数することによってカウント信号を生成するカウンタと、
    同期回路とを有し、
    前記同期回路は、制御信号を前記ランプ信号生成回路に出力し、前記パルス信号を前記カウンタに出力することを特徴とする請求項１～１３のいずれか１項に記載のＡＤ変換回路。
15. 前記制御信号が、前記ランプ信号の電位の変化率を前記第１変化率から前記第２変化率に変更する信号であることを特徴とする請求項１４に記載のＡＤ変換回路。
16. 前記同期回路は、前記制御信号を生成するための回路であり第１クロック端子を備える第１フリップフロップ回路と、前記パルス信号を生成するための回路であり第２クロック端子を備える第２フリップフロップ回路とを有し、
    前記第１クロック端子と前記第２クロック端子に共通の信号が入力されることを特徴とする請求項１４または１５に記載のＡＤ変換回路。
17. 前記ランプ信号は、容量素子を電流によって充電あるいは放電させることによって電位が変化し、
    前記電流の値を変化させることによって、前記第１変化率と前記第２変化率を変更することを特徴とする請求項１～１６のいずれか１項に記載のＡＤ変換回路。
18. 第１容量素子と、第２容量素子をさらに有し、
    前記比較器は、第１入力端子と、第２入力端子を有し、
    前記第１入力端子に、前記第１容量素子を介して前記アナログ信号が入力され、
    前記第２入力端子に、前記第２容量素子を介して前記ランプ信号が入力され、
    前記比較器のリセットが、前記第１容量素子と前記第２容量素子の電荷をリセットする動作であることを特徴とする請求項１～１７のいずれか１項に記載のＡＤ変換回路。
19. 請求項１～１８のいずれか１項に記載のＡＤ変換回路と、
    入射する光に基づく電荷を生成し、前記電荷に基づく信号を前記アナログ信号として出力するアナログ信号出力部と、を有することを特徴とする光電変換装置。
20. 請求項１９に記載の光電変換装置と、
    前記光電変換装置が出力する前記デジタル信号を用いて画像を生成する画像生成部とを有することを特徴とする光電変換システム。

Images