CN101939917A - A/d转换电路及固体摄像装置 - Google Patents

A/d转换电路及固体摄像装置 Download PDF

Info

Publication number
CN101939917A
CN101939917A CN200980104454.0A CN200980104454A CN101939917A CN 101939917 A CN101939917 A CN 101939917A CN 200980104454 A CN200980104454 A CN 200980104454A CN 101939917 A CN101939917 A CN 101939917A
Authority
CN
China
Prior art keywords
circuit
voltage
conversion process
input
capacity cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200980104454.0A
Other languages
English (en)
Other versions
CN101939917B (zh
Inventor
星野幸三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SmartSens Technology Shanghai Co Ltd
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101939917A publication Critical patent/CN101939917A/zh
Application granted granted Critical
Publication of CN101939917B publication Critical patent/CN101939917B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/144—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in a single stage, i.e. recirculation type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

提供一种能够高效地实现防止特性不均引起的转换精度下降和防止电路规模增大的双方的分区方式的A/D转换电路及固体摄像装置。其具备：串联连接的电容元件(C1～C3)；电压比较电路CMP，对电容元件(C1)的输出值与阈值电压值(Vth)进行比较；第一输入电路，对电容元件(C1)和(C2)之间的节点，输入被转换模拟电压信号(Vpix)；第二输入电路，在求取高位的值的第一转换处理的执行期间，对电容元件(C2)和(C3)之间的节点，输入电压值单调变化的第一参照电压；第三输入电路，在第一转换处理结束后求取未转换位的值的第二转换处理的执行期间，对电容元件(C3)的输入端，输入电压值单调变化的第二参照电压；控制电路(12)，在第一转换处理的电压比较电路CMP的输出变化时，生成用于将第一参照电压保持于第三电容元件的控制信号(Vctl)。

Description

A/D转换电路及固体摄像装置
技术领域
本发明涉及将模拟信号转换为数字信号的A/D转换电路，特别涉及在矩阵状地配设多个将光信号转换为电信号的固体摄像元件而成的固体摄像装置中，与固体摄像元件搭载于同一芯片上的列并联型A/D转换电路。
背景技术
在具备将多个CMOS成像传感器(imaging sensor)、CCD传感器、近红外线成像传感器、远红外线成像传感器等的、通过光电转换等将光信号转换为电信号的固体摄像元件(单位像素)配设成矩阵状而成的固体摄像元件组的固体摄像装置中，有在同一芯片上搭载有模拟电路、数字电路等的装置。
作为与固体摄像元件组搭载于同一芯片上的电路，例如有如下列并联型A/D转换电路：在固体摄像元件组的每一列都设置A/D转换部，以1行为单位进行像素的读出处理。由于列并联型A/D转换电路能够以1行为单位进行读出，所以与不是列并联型的现有的A/D转换器相比，可以使读出速度高速化，或者能够以低的工作频率来维持与不是列并联型的现有的A/D转换电路同程度的读出速度，能够降低电力消耗。
作为通常的列并联型A/D转换电路，例如有如下列并联型A/D转换电路：其具备：在将从固体摄像元件输出的模拟电压信号转换为数字数据的转换处理时，生成电压值单调增加的基准电压(斜坡电压)的斜坡电压生成电路；以及将对应于斜坡电压(ramp voltage)的电压变化进行计数的数字值输出的计数器电路，与计数器电路的计数工作同步地，将模拟电压信号与基准电压信号进行比较，将比较结果反转时的计数器值作为像素数据而存储(例如，参照专利文献1)。
基于图10对具备专利文献1记载的列并联型A/D转换电路的固体摄像装置的构成进行简单说明。在此，图10表示具备专利文献1记载的列并联型A/D转换电路的固体摄像装置的局部的概要构成例。再有，在图10所示的列并联型A/D转换电路中，设想分辨率(用位数规定)为10位的情况。
更具体而言，如图10所示，专利文献1记载的固体摄像装置1000具备：固体摄像元件组IPD，其是矩阵状配设多个将光信号转换为模拟电压信号Vpix的固体摄像元件PIXij(I＝1～m，j＝1～n)而成；垂直译码器VD，其在读出处理时选择读出对象行；斜坡电压生成电路1020，其在将模拟电压信号Vpix转换为数字数据的转换处理时，对应于后述的计数器电路1040的计数器值，生成电压值阶段地增加的斜坡电压Vr；计数器电路1040，其从斜坡电压Vr的电压值开始增加时开始进行计数工作；水平译码器HD，其在读出处理时选择读出对象列；转换电路组1100，其在固体摄像元件组IPD的每一列个别地设有转换电路1101，该转换电路1101将模拟电压信号Vpix与斜坡电压Vr的大小进行比较，将表示比较结果的信号Vcp′输出；以及数字存储器1050，其在固体摄像元件组IPD的每一列都个别地设有存储电路1051。再有，列并联型A/D转换电路ADC由斜坡电压生成电路1020、计数器电路1040、转换电路组1100、及数字存储器1050构成。
转换电路1101构成为具备：电容元件1105，其在输入端经由开关电路1102输入模拟电信号Vpix；电容元件1104，其输出端连接于对开关电路1102和电容元件1105进行连接的中间节点，在输入端经由开关电路1103输入斜坡电压Vr；电压比较电路1106，其在输入端子连接有电容元件1105的输出端，由将输入端子的电压值与规定的阈值电压值进行比较的倒相器电路(inverter circuit)构成；开关电路1107，其将电压比较电路1106的输入端子与输出端子短路。
下面，基于图11及图12对固体摄像装置1000的列并联型A/D转换电路ADC的工作进行说明。
在此，图11表示构成图10所示的固体摄像装置1000的列并联型A/D转换电路ADC的转换电路1101的输入输出电压信号的波形及各开关电路SW1′～SW3′的工作状态。另外，图12表示转换处理执行时的斜坡电压Vr及模拟电压信号Vpix、计数器电路1040的各自的值的关系。另外，图12对如下情况进行了表示：列并联型A/D转换电路ADC的分辨率为4位，计数器电路1040构成为，在期间Trc进行24＝16次的计数递增(count up)工作，斜坡电压Vr的电压值随着计数递增工作而以单位增加量阶段地增加。另外，在图12中，SW1′表示开关电路1102的状态，SW2′表示开关电路1103的状态，SW3′表示开关电路1107的状态。
当在时间t0开始进行摄像处理时，首先，在时间t1，开始进行初始化处理。在初始化处理中，进行固体摄像元件PIXij的复位电平的电压Vrst的采样。
具体而言，在时间t1，如图11所示，从固体摄像元件PIXij输出的被转换模拟电压信号Vpix的电压值为复位电平的电压Vrst，斜坡电压Vr的电压值为初始电平的电压Vr0。当在时间t1开始进行初始化处理时，列并联型A/D转换电路ADC的转换电路1101将开关电路1102及开关电路1107设为导通状态，将开关电路1103设为断开状态。由此，向电容元件1105(C1′)的输入端输入固体摄像元件PIXij的复位电平的电压Vrst，电压比较电路1106的输入端子和输出端子被短路，对电容元件1105(C1′)的输出端输入电压比较电路1106的反转电平Vth。由此，电压比较电路1106的反转电平的特性不均得以消除(自动调零技术)。其后，在时间t2时，当将开关电路1107设为断开状态时，固体摄像元件PIXij的复位电平的电压Vrst和电压比较电路1106的反转电平Vth的差分电压保持于电容元件1105(C1′)，初始化处理结束。
在时间t3，开始进行图像导入处理中的固体摄像元件PIXij的信号电平Vsig的采样处理。
具体而言，在时间t3，从固体摄像元件PIXij输出电压值为电压Vsig的被转换模拟电压信号Vpix，输入到电容元件1105(C1′)的输入端。进而，在时间t3，将开关电路1103(SW2′)设为导通状态，将初始电平Vr0的斜坡电压Vr输入到电容元件1104(C2′)的输入端。在时间t4，结束固体摄像元件PIXij的信号电平Vsig的采样处理。在时间t4，当将开关电路1102(SW1′)设为断开状态时，被转换模拟电压信号Vpix的信号电平Vsig和斜坡电压Vr的初始电平Vr0的差分电压被保持于电容元件1104(C2′)。
在时间t5，开始进行将差分电压Va转换为数字数据的转换处理，使斜坡电压Vr与时钟信号CLK同步地阶段地增加，并且对应于斜坡电压Vr的增加，使计数器电路1040的计数器值每增加1地增加。
更详细而言，如图12所示，差分电压Va的电压值为与计数器值“1000”对应的斜坡电压Vr的电压值、和与计数器值“1001”对应的斜坡电压Vr的电压值之间的值。计数器电路1040从“0000”起依次每增加1地进行递增计数，在时间t6，在计数器值从“1000”成为“1001”时，从电压比较电路1106输出的信号Vcp′的值从H电平变化(反转)为L电平。当信号Vcp′的值进行反转时，存储电路1051将计数器电路1040的计数器值、在图12中为“1001”存储。其后，在时间t7时，结束转换处理。
下面，数式1及数式2是在上述专利文献1记载的列并联型A/D转换电路ADC中，针对电压比较电路1106的输入电压Vin，使用比较电路1106的反转电平Vth、固体摄像元件PIXij的初始电平Vrst、摄像工作时的固体摄像元件PIXij的信号电平Vsig、斜坡电压Vr的初始电平Vr0进行表示。
[数式1]
Vin＝Vr+(Vsig-Vr0)+(Vth-Vrst)
[数式2]
Vin-Vth
＝Vr-{Vr0+(Vrst-Vsig)}
因此，通过数式1、数式2及图11，在电压比较电路1106的输出变化时、即Vin-Vth＝0时的斜坡电压Vr用下面的数式3表示。
[数式3]
Vr＝Vr0+(Vrst-Vsig)＝Vr0+Va
(其中，Vin-Vth＝0)
另外，在上述专利文献1记载的列并联型A/D转换电路ADC的情况下，在将被转换模拟电压信号Vpix转换为数字数据D[(z-1):0](z为数字数据的位数)的转换处理中，由于为2z步骤(step)、即通常一个步骤需要一个时钟，因此需要2z个时钟的量的时间。具体而言，在数字数据的位数z＝10的情况下，需要210＝1024个时钟的量的时间。
可是，近年来，例如，在搭载有列并联型A/D转换电路的固体摄像装置中，要求高析像度化及分辨率的高精度化，提出了用于缩短列并联型A/D转换电路的处理时间的各种各样的技术。
作为用于缩短列并联型A/D转换电路的处理时间的技术，例如，具有将数字数据分割为高位和低位，用第一转换处理和第二转换处理的两阶段的转换处理，转换为数字数据的分区(subranging)方式，所述第一转换处理用与高位的位数对应的高位转换用分辨率，将被转换模拟电压信号转换为数字数据；所述第二转换处理用与低位的位数对应的低位转换用分辨率，将相当于第一转换处理的转换结果的电压值和被转换模拟电压信号的电压值的差分电压值转换为数字数据。
下面，利用图8及图9对现有通常的分区方式的A/D转换电路的工作的概念进行说明。在此，图8表示通常的分区方式的A/D转换电路的被转换模拟电压信号Vpix、和用第一转换处理求取的对应于高位的电压值、和差分电压值Vdif、和对应于数字数据的电压值的关系。图9表示第一转换处理中使用的第一斜坡电压Vrc和第二转换处理中使用的第二斜坡电压Vrf的结构。另外，在图8及图9中，为方便说明，将数字数据设定为4位结构，对执行求取高2位的第一转换处理和求取低2位的第二转换处理的情况进行表示。另外，图8所示的电压Ver为A/D转换处理时的量化误差。
如图8及图9所示，在第一转换处理中，为了求取高2位，使用每第一变化量ΔV1单调增加的斜坡电压Vrc，该第一变化量ΔV1是用与2位的分辨率对应的分割数式4将被转换模拟电压信号Vpix的电压幅度Vfs分割而成的。在图8及图9中，被转换模拟电压信号Vpix为计数器电路的数字值“01”和“10”之间，在计数器电路(图10中，相当于计数器电路1040)的数字值切换为“10”时，电压比较电路(图10中，相当于电压比较电路1106)的输出值进行反转。此时的计数器值“10”为高位的值，此时的差分电压值Vdif作为第二转换处理的处理对象被保持。
如图8及图9所示，在第二转换处理中，为了求取低2位，使用每第二变化量ΔV2单调减少的斜坡电压Vrf，该第二变化量ΔV2是用与2位的分辨率相应的分割数式4将第一变化量ΔV1分割而成的。在图8及图9中，差分电压值Vdif为计数器电路的数字值“10”和“01”之间，在计数器电路的数字值切换为“01”时，电压比较电路的输出值进行反转。此时的计数器值“01”为低位的值，由此，求取数字数据D[(z-1):0]＝“1001”。
如图13所示，作为分区方式的列并联型A/D转换电路，例如，有具备转换电路2000的差分检测电路内置型的列并联型A/D转换电路(例如，参照专利文献2)，所述转换电路2000具有：采样保持电路(以下，适宜简称为“S/H电路”)2001，其保持被转换模拟电压信号Vpix；比较器2002，其对被转换模拟电压信号Vpix和斜坡电压Vr(＝高位转换用斜坡电压Vrc)进行比较；差分检测电路2004，其将被转换模拟电压信号Vpix和斜坡电压Vrc的差分电压值输出；S/H电路2005，其保持从差分检测电路2004输出的电压值；逻辑电路2003，其具备在比较器2002的输出变化时，控制S/H电路2005，使其保持差分电压值的功能；衰减电路2006，其生成将斜坡电压Vrc的电压幅度调节为1/K的斜坡电压Vrf；比较器2007，其对斜坡电压Vrf和保持于S/H电路2005的电压进行比较；以及逻辑电路2008，其基于比较器2007的输出信号，生成信号Vcp_l′，该信号Vcp_l′规定对相当于高位的值的计数器电路的值进行保持的定时。
另外，在上述专利文献2记载的列并联型A/D转换电路的情况下，例如，当设数字数据的位数为10、设高位的位数为5、设低位的位数为5时，第一转换处理需要25＝32时钟的量的时间，第二转换处理需要25＝32时钟的量的时间，因此共需要32+32＝64时钟的量的时间。因此，如上所述，用一阶段的转换处理将被转换模拟电压信号转换为数字数据的专利文献1记载的列并联型A/D转换电路，需要1024时钟的量的时间，与此相对，在采用分区方式的专利文献2记载的列并联型A/D转换电路中，在转换处理中仅需要64时钟的量的时间，能够大幅度地缩短处理时间。
作为另一分区方式的列并联型A/D转换电路，如图14所示，有电容比使用型的列并联型A/D转换电路(例如，参照专利文献3)，所述电容比使用型的列并联型A/D转换电路构成为具备：S/H电路3001，其保持被转换模拟电压信号Vpix；比较电路3005，其对被转换模拟电压信号Vpix与参照电压进行比较；开关电路3002，其在执行求取转换后的数字数据的高位的第一转换处理时，将斜坡电压Vrc输入到比较电路3005；电容元件3003，其在第一转换处理后执行求取未转换位的第二转换处理时，将斜坡电压Vrf作为参照电压输入到比较电路3005；电容元件3004及电容元件3003，其在第一转换处理的比较电路3005的输出变化时，用于保持参照电压的电压值；以及逻辑电路3006，其在第一转换处理的比较电路3005的输出变化时，生成用于将斜坡电压Vrc保持于电容元件3004的控制信号。
上述专利文献3记载的列并联型A/D转换电路在第一转换处理时，经由S/H电路3001将被转换模拟电压信号Vpix输入到比较电路3005，将开关电路3002设为导通状态并输入斜坡电压Vrc。另外，斜坡电压Vrc的结构与图8及图9所示的斜坡电压Vrc相同。当斜坡电压Vrc阶段地单调增加且比较电路3005的输出进行反转时，通过来自逻辑电路3006的控制信号，开关电路3002成为断开状态，斜坡电压Vrc被保持于电容元件3004。此时，虽未图示，但计数器电路的数字值作为数字数据的高位的值存储于存储电路。在第二转换处理中，将阶段地单调减少的斜坡电压Vrf输入。当比较电路3005的输出进行反转时，虽未图示，但计数器电路的数字值作为数字数据的低位的值存储于存储电路。另外，斜坡电压Vrf的结构与图8及图9所示的斜坡电压Vrf相同。
如图14所示，上述专利文献3记载的列并联型A/D转换电路由于由一个S/H电路、2个电容元件、及开关电路构成，因此能够缩小电路规模。
作为再另一分区方式的列并联型A/D转换电路，如图15所示，有积分电路内置型的列并联型A/D转换电路(例如，参照专利文献4)，所述积分电路内置型的列并联型A/D转换电路构成为具备：输入电路4010，其受理被转换模拟电压信号Vpix及参照电压VDE1、VDE2的输入；积分电路4020，其在第一转换处理时对从输入电路4010输出的参照电压VDE1积分，在第二转换处理时对从积分电路4010输出的参照电压VDE2积分；比较电路4030，其对积分电路4020的输出电压与参照电压Vref进行比较；逻辑电路4040，其在第一转换处理的比较电路4030的输出变化时，生成用于保持积分电路4020的电压电平的控制信号。另外，图16表示上述专利文献4记载的积分电路内置型的列并联型A/D转换电路的变形例，工作原理与图15所示的积分电路内置型的列并联型A/D转换电路相同。
上述专利文献4记载的列并联型A/D转换电路构成为：不像专利文献2及专利文献3那样使用单调增加的斜坡电压Vrc及单调减少的斜坡电压Vrf，而是通过积分电路4020对参照电压VDE1(相当于专利文献2及专利文献3的第一变化量ΔV1)及参照电压VDE2(相当于专利文献2及专利文献3的第二变化量ΔV2)进行积分，由此生成用于与被转换模拟电压信号Vpix进行比较的对应于各高位的电压及对应于各低位的电压。
上述专利文献4记载的列并联型A/D转换电路在执行第一转换处理之前，将开关电路4012设为导通状态，将开关电路4014设为断开状态，向积分电路4020导入被转换模拟电压信号Vpix。在第一转换处理中，通过将开关电路4012设为断开状态，在将开关电路4013与参照电压VDE1侧连接之后，将开关电路4014设为导通状态，从而将参照电压VDE1积分(相当于斜度比较大的第一斜坡电压Vrc)。当比较电路4030的输出值进行反转时，将此时的计数器电路(未图示)的数字值作为高位的值而存储，通过从逻辑电路4040输出的控制信号，开关电路4014成为断开状态。由此，将差分电压值Vdif保持于积分电路4020。在第二转换处理中，通过在将开关电路4013与参照电压VDE12侧连接之后，将开关电路4014设为导通状态，由此将参照电压VDE2积分(相当于斜度比第一斜坡电压Vrc平缓的第二斜坡电压Vrf)。当比较电路4030的输出值进行反转时，将此时的计数器电路(未图示)的数字值作为低位的值而存储，第二转换处理结束。
如上所述，在采用专利文献2至专利文献4记载的分区方式的列并联型A/D转换电路中，由于用两阶段的转换处理将被转换模拟电压信号转换为数字数据，因此能够大幅度降低转换处理的步骤数，能够实现转换处理的高速化。
专利文献1：(日本)特开2000-286706号公报
专利文献2：(日本)特开平11-168383号公报
专利文献3：(日本)特开2002-232291号公报
专利文献4：(日本)特开2005-348325号公报
发明内容
发明要解决的问题
但是，在专利文献2记载的列并联型A/D转换电路中，由于使用2个电路面积比较大的比较电路，因此转换电路的电路规模增大。另外，在专利文献4记载的列并联型A/D转换电路中，由于使用电路面积比较大的积分电路，因此转换电路的电路规模增大。特别是，在搭载于固体摄像装置的列并联型A/D转换电路的情况下，因近年来的固体摄像装置的高析像度化导致像素数(固体摄像元件数)非常大，随之，构筑于固体摄像装置的转换电路数非常多，存在电路规模相当增大等的问题。另外，近年来，构成固体摄像装置的固体摄像元件的单元面积逐渐缩小，像素间距越来越小，针对A/D转换电路，为了配合小的像素间距而配置，也正在要求减小电路规模。
与此相对，在专利文献3记载的列并联型A/D转换电路中，由于使用1个电路面积比较小的S/H电路和2个电容元件而构成，因此可以抑制转换电路的电路规模增大。但是，在专利文献3记载的列并联型A/D转换电路中，在2个电容元件的特性(电容比)不均的情况下，存在如下问题：在不经由电容元件就输入到比较器3005的第一斜坡电压Vrc、和经由电容元件输入到比较器3005的第二斜坡电压Vrf之间产生不均的可能性极高。在列并联型A/D转换电路搭载于固体摄像装置的情况下，第一斜坡电压Vrc和第二斜坡电压Vrf之间的不均成为噪声，有可能降低图像质量。具体而言，在由固体摄像元件拍摄的图像上，成为竖线上的列间不均。另外，从防止图像质量降低的观点出发，当为抑制电容比的不均而增大2个电容元件的电容时，存在电路规模增大之类的问题。
另外，在专利文献2记载的列并联型A/D转换电路中，在差分检测电路、衰减电路等的特性不均的情况下，存在如下问题：有时在求取高位的第一转换处理中使用的第一斜坡电压Vrc、和求取低位的第二转换处理中使用的第二斜坡电压Vrf之间产生不均。在列并联型A/D转换电路搭载于固体摄像装置的情况下，第一斜坡电压Vrc和第二斜坡电压Vrf之间的不均成为噪声，有可能降低图像质量。具体而言，在由固体摄像元件拍摄的图像上，成为竖线上的列间不均。
另外，在图15所示的专利文献4记载的列并联型A/D转换电路中，由于采用被转换模拟电压信号Vpix经由S/H电路4011及开关电路4012直接输入到积分电路4020的输出节点的结构，因此受构成积分电路4020的电阻元件4021、放大电路4022及电容元件4023的不均的影响，存在可能会降低图像质量降低的问题。另外，在图16所示的专利文献4记载的列并联型A/D转换电路中，由于采用被转换模拟电压信号Vpix经由S/H电路5011及开关电路5013输入到积分电路5020的输入节点的结构，因此能够有效地消除构成积分电路5020的电阻元件5021、放大电路5022及电容元件5023的不均。但是，在图16的情况下，在积分电路5020中，需要新增对被转换模拟电压信号Vpix积分的时间，因此存在不能充分实现高速化之类的问题。
近年来，在固体摄像装置中，正在要求提高A/D转换电路的转换处理速度，并且防止特性不均引起的图像质量降低(防止转换精度降低)、及降低电路规模。但是，如上所述，专利文献2～4记载的列并联型A/D转换电路，都难以实现防止转换精度降低和降低电路规模双方。
本发明是鉴于上述问题而完成的，其目的在于，提供一种分区方式的A/D转换电路，其能够更高效地实现防止特性不均引起的转换精度降低、及防止电路规模增大的双方。另外，提供一种具备分区方式的A/D转换电路的固体摄像装置，所述分区方式的A/D转换电路能够更高效地实现防止特性不均引起的转换精度降低、及防止电路规模增大的双方。
用于解决课题的方案
为了实现上述目的，本发明的A/D转换电路的第一特征在于，具备：第一电容元件；第二电容元件，输出端连接于所述第一电容元件的输入端；第三电容元件，输出端连接于所述第二电容元件的输入端；电压比较电路，在输入端子连接有所述第一电容元件的输出端，对所述输入端子的电压值和规定的阈值电压值进行比较；第一输入电路，对所述第一电容元件和所述第二电容元件之间的第一中间节点，输入从外部输入的被转换模拟电压信号；第二输入电路，对所述第二电容元件和所述第三电容元件之间的第二中间节点，输入用于第一转换处理的第一参照电压，所述第一转换处理求取将所述被转换模拟电压信号转换了的数字数据内、包含最高位的连续的一部分位的值；第三输入电路，对所述第三电容元件的输入端，输入用于第二转换处理的第二参照电压，所述第二转换处理在所述第一转换处理结束之后，求取所述数字数据的未转换位的值；控制电路，在所述第一转换处理的所述电压比较电路的输出变化时，生成用于将所述第一参照电压的电压值保持于所述第三电容元件的控制信号；第一斜坡电压生成电路，至少在所述第一转换处理的执行期间，生成电压值阶段地单调变化的第一斜坡电压，作为所述第一参照电压而输出；第二斜坡电压生成电路，至少在所述第二转换处理的执行期间，生成电压值阶段地或连续性地单调变化的第二斜坡电压，作为所述第二参照电压而输出；计数器电路，将对应于所述第一斜坡电压的电压变化及所述第二斜坡电压的电压变化进行计数的数字值输出；以及存储电路，在所述电压比较电路的输出变化时将所述数字值存储。
另外，本发明的A/D转换电路的第二特征在于，构成为所述第一输入电路具备用于设定所述被转换模拟电压信号可否向所述第一中间节点输入的第一开关电路，在所述第一转换处理的所述计数器电路的计数开始前的规定期间，将所述第一开关电路设为导通状态，所述第二输入电路具备用于设定所述第一参照电压可否向所述第二中间节点输入的第二开关电路，在所述第一转换处理时，将所述第二开关电路设为导通状态，所述第三输入电路具备用于设定所述第二参照电压可否向所述第三电容元件输入的第三开关电路，基于所述控制信号，在从所述电压比较电路的输出变化时至所述第二转换处理开始时为止的期间，将所述第三开关电路设为断开状态。
另外，本发明的A/D转换电路的第三特征在于，构成为所述第一输入电路具备用于设定所述被转换模拟电压信号可否向所述第一中间节点输入的第一开关电路，在所述第一转换处理的所述计数器电路的计数开始前的规定期间，将所述第一开关电路设为导通状态，所述第二输入电路具备：第四开关电路，为了控制所述第二电容元件和所述第三电容元件之间的电连接，将所述第二中间节点分割为所述第二电容元件侧的第一分割节点和所述第三电容元件侧的第二分割节点；第二开关电路，用于设定所述第一参照电压可否向所述第一分割节点输入；以及第五开关电路，用于将所述第一参照电压或相当于所述第一参照电压的电压设为第三参照电压，设定所述第三参照电压可否向所述第二分割节点输入，所述第二输入电路构成为，在所述第一转换处理时，将所述第二开关电路设为导通状态，进而，在所述第一转换处理时，将所述第四开关电路设为断开状态，基于所述控制信号，在从所述第一转换处理的所述计数器电路的计数开始时至所述电压比较电路的输出变化时为止的期间，将所述第五开关电路控制为导通状态，将所述电压比较电路的输出变化时的所述第一参照电压值的电压值保持于所述第三电容元件，所述第三输入电路构成为，将所述第二参照电压直接输入到所述第三电容元件的输入端子。
另外，本发明的A/D转换电路的第四特征在于，所述第二斜坡电压生成电路在所述第二转换处理时，生成所述第二斜坡电压，所述第二斜坡电压具有与所述第一转换处理时的所述第一斜坡电压的电压变化方向相反的电压变化方向。
另外，本发明的A/D转换电路的第五特征在于，所述电压比较电路具备：倒相器电路；以及用于将所述倒相器电路的输入端子和输出端子短路的第六开关电路，在所述第一输入电路向所述第一中间节点输入所述被转换模拟电压信号之前，通过所述第六开关电路，在规定的初始化期间，将所述倒相器电路短路而初始化。
另外，本发明的A/D转换电路的第六特征在于，所述控制电路在所述第一转换处理中，在从输入到所述第三电容元件的所述第一斜坡电压的电压变化时、至对应于所述第一斜坡电压的电压变化而变化的所述第三电容元件的输入端及输出端的电压值稳定为止的期间，以由所述控制信号控制的所述开关电路的状态不切换的方式，控制所述控制信号的输出定时。
另外，本发明的A/D转换电路的第七特征在于，所述第一斜坡电压构成为每第一变化量地阶段地单调变化，所述第一变化量是用对应于所述数字数据的位数而预设定的第一分辨率相应的分辨数，将所述被转换拟模电压信号的电压幅度分割而成的，所述第二斜坡电压构成为每第二变化量地阶段地单调变化，所述第二变化量是用以对应的位数的值和对应于所述第一分辨率的位数的值的和成为所述数字数据的位数的值的方式规定的第二分辨率相应的分辨数，将所述第一变化量分割而成的。
另外，本发明的A/D转换电路的第八特征在于，所述第一斜坡电压构成为每第一变化量地阶段地单调变化，所述第一变化量是用对应于转换所述被置换模拟电压信号后的所述数字数据的位数而预设定的第一分辨率相应的分辨数，将所述被转换模拟电压信号的电压幅度分割而成的，所述第二斜坡电压构成为连续地单调变化。
另外，本发明的A/D转换电路的第九特征在于，所述第二斜坡电压生成电路构成为，在除了所述第二转换处理的执行期间以外还包含所述第二转换处理之前的一定期间及所述第二转换处理之后的一定期间中任一方或双方的期间中，生成所述第二斜坡电压而输出。
用于实现上述目的本发明的固体摄像装置的特征在于，在同一芯片上具备：固体摄像元件组，矩阵状地配设多个将光信号转换为电信号的固体摄像元件而成；按所述固体摄像元件组的每一列个别地对应地设置的、多个构成上述第1～第9的特征的A/D转换电路的所述第一电容元件、所述第二电容元件、所述第三电容元件、所述电压比较电路、所述第一输入电路、所述第二输入电路、所述第三输入电路、所述控制电路、及所述存储电路；以及
对所述固体摄像元件组共同地设置的、构成上述第1～第9的特征的A/D转换电路的所述第一斜坡电压生成电路、所述第二斜坡电压生成电路、及计数器电路。
发明的效果
根据上述特征的A/D转换电路，因为通过由电路面积比较小的三个电容元件和倒相器电路等电路面积比较小的逻辑电路构成的电压比较电路，能够实现分区方式的A/D转换电路，所以能够抑制电路面积增大。另外，上述特征的A/D转换器利用消除电压比较电路的反转电平的特性不均的自动调零技术，且将第一电容元件、第二电容元件及第三电容元件用于差分电压的保持，因此第一电容元件、第二电容元件及第三电容元件的电容值的绝对值的不均不会直接影响A/D转换结果。因而能够有效地抑制电路上的不均引起的转换精度降低。因为能够有效地防止本发明的转换精度降低，所以在本发明应用于固体摄像装置的情况下，能够更有效地防止摄像图像产生图像质量上的噪声。因为能够有效地防止本发明的转换精度降低，所以在本发明应用于固体摄像装置的情况下，能够更有效地防止摄像图像产生图像质量上的噪声。即，根据上述特征的A/D转换电路，能够有效地实现防止转换精度的降低、及防止电路规模增大的双方。
另外，根据上述第四特征的A/D转换电路，因为生成具有与第一斜坡电压的电压变化方向相反的电压变化方向的第二斜坡电压，所以第二转换处理可以直接使用第一转换处理后的第三电容元件，能够用比较简单的电路结构来实现本发明的A/D转换电路。
根据上述第五特征的A/D转换电路，因为用电路面积比较小的倒相器电路和开关电路构成电压比较电路，所以能够用简单的结构实现电压比较电路，还能够抑制电路规模增大。
根据上述第六特征的A/D转换电路，因为构成为，在第一转换处理中，在从第一斜坡电压的电压变化时至第三电容元件的输入端及输出端的电压稳定为止的期间，不切换由控制信号控制的开关电路的状态，所以在第一转换处理中，能够使第三电容元件的输入端或输出端的电压充分建立(settling)，可以在第三电容元件中在第一斜坡电压的电压值稳定的状态下保持电压。由此，能够有效地降低电路引起的不均。另外，在上述第六特征的A/D转换电路应用于固体摄像装置的情况下，能够有效地防止噪声引起的图像质量降低。
根据上述第八特征的A/D转换电路，第二斜坡电压构成为连续地单调变化，在电压比较电路的输出变化时，在将第一斜坡电压保持于第三电容元件的第一处理的情况下，使用一定期间稳定并成为同一电压值的第一斜坡电压，在不进行第二斜坡电压的保持的第二转换处理的情况下，使用单调增加性优异的第二斜坡电压。由此，在第二转换处理中，可以提高计数器电路的频率，能够比较容易地使位析像度高精度化。
根据上述第九特征的A/D转换电路，因为第二斜坡电压生成电路构成为，在第二转换处理的执行期间以外，在包含第二转换处理之前的一定期间及第二转换处理之后的一定期间的任一方或双方的期间，生成第二斜坡电压，所以，例如在第二转换处理中使用的被转换模拟电压信号的差分电压、和第一转换处理中的电压比较电路的输出变化时的第一斜坡电压的差非常小的情况下，或者在差分电压的值与第一变化量的值大致相等的情况下，在差分电压中产生偏置电压，在第二处理中，可以更有效地避免电压比较电路不能检测差分电压等问题。
根据上述特征的固体摄像装置，因为使用上述第一～第十特征的A/D转换电路而构成，所以能够在使用能够较高速地实现帧速率的分区方式的A/D转换电路的同时，抑制A/D转换电路的电路面积增大，并且，能够有效地防止晶体管、电容元件的特性不均引起的噪声的产生，能够有效地防止噪声的产生引起的转换精度降低。进而，根据上述特征的固体摄像装置，因为能够有效地防止A/D转换电路中的噪声的产生，所以能够更有效地防止例如在摄像图像中产生竖线状的噪声等摄像图像的图像质量降低。
附图说明
图1是表示本发明的固体摄像装置的第一实施方式的概要结构例的概要部分方框图；
图2是表示本发明的A/D转换电路的第一实施方式的概要结构例的概要电路图；
图3是表示本发明的A/D转换电路的第一实施方式的各端子的波形的概要波形图；
图4是表示本发明的固体摄像装置的第一实施方式的概要结构例的概要部分方框图；
图5是表示本发明的A/D转换电路的第二实施方式的概要结构例的概要电路图；
图6是表示本发明的A/D转换电路的第二实施方式的各端子的波形的概要波形图；
图7是表示本发明的A/D转换电路的另一实施方式的第二斜坡电压的概要电压波形例的概要波形图；
图8是表示通常的分区方式的列并联型A/D转换电路的各电压的关系的说明图；
图9是表示通常的分区方式的列并联型A/D转换电路使用的斜坡电压的概要结构例的波形图；
图10是表示现有技术的固体摄像装置的概要结构例的概要部分电路图；
图11是表示现有技术的列并联型A/D转换电路的信号波形及内部状态的波形图；
图12是表示现有技术的列并联型A/D转换电路使用的斜坡电压的概要结构例的波形图；
图13是表示现有技术的差分检测电路内置型的分区方式的列并联型A/D转换电路的部分概要结构例的概要部分电路图；
图14是表示现有技术的电容比使用型的分区方式的列并联型A/D转换电路的部分概要结构例的概要部分电路图；
图15是表示现有技术的积分电路内置型的分区方式的列并联型A/D转换电路的部分概要结构例的概要部分电路图；
图16是表示现有技术的积分电路内置型的分区方式的列并联型A/D转换电路的部分概要结构例的概要部分电路图；
符号说明
1    本发明的固体摄像装置
1A   本发明的固体摄像装置
1B   本发明的固体摄像装置
10   A/D转换单元
12    控制电路
20    斜坡电压生成电路
21    第一斜坡电压生成电路
22    第二斜坡电压生成电路
23    第一斜坡电压生成电路
30    控制信号生成电路
40    计数器电路
50    存储电路
51    高位用存储区域
52    低位用存储区域
60    A/D转换单元
62    控制电路
100   本发明的A/D转换电路
200   本发明的A/D转换电路
121D  双稳态多谐振荡器电路
122   “与非”电路
123   倒相器电路
621D  双稳态多谐振荡器电路
622   “与非”电路
IPD   固体摄像元件组
PIX   固体摄像元件
HD    水平译码器
VD    垂直译码器
C1    第一电容元件
C2    第二电容元件
C3    第三电容元件
N1    第一中间节点
N2    第二中间节点
N3    第三中间节点
ND1   第一分割节点
ND2   第二分割节点
CMP   电压比较电路
SW1    第一开关电路
SW2    第二开关电路
SW3    第三开关电路
SW4    第四开关电路
SW5    第五开关电路
SW6    第六开关电路
具体实施方式
下面，基于附图对本发明的A/D转换电路及固体摄像装置(以下，适宜简称为“本发明电路”、“本发明装置”)的实施方式进行说明。
<第一实施方式>
基于图1～图3对本发明电路及本发明装置的第一实施方式进行说明。
首先，基于图1及图2对本发明电路及本发明装置的结构进行说明。在此，图1表示搭载有本发明电路100A的本发明装置1A的概要结构例，图2表示本实施方式的本发明电路100A的概要结构例。
另外，本发明电路100A为执行第一转换处理和第二转换处理的两阶段转换处理的分区方式的A/D转换电路，上述第一转换处理求取将被转换模拟电压信号Vpix转换后的数字数据内的、包含最高位的连续的一部分位的值；上述第二转换处理在第一转换处理结束后求取数字数据的未转换位的值。另外，在本实施方式中，为了简单起见，设想将被转换模拟电压信号Vpix转换后的数字数据为4位(＝24)的结构的情况，在第一转换处理中，转换高2位，在第二转换处理中，转换低2位。高位和低位的分割方法为任意方法，从缩短转换处理时间的观点出发，优选设定为高位的位数和低位的位数的差为最小的方法。
如图1所示，本发明装置1A构成为在同一芯片上具备：固体摄像元件组IPD，矩阵状配设多个将光信号转换为模拟电压信号Vpix的固体摄像元件PIXij(I＝1～m，j＝1～n)而成；多个A/D转换单元10，按固体摄像元件组IPD的每一列而个别地对应设置；存储电路50，按固体摄像元件组IPD的每一列而个别地对应设置；第一斜坡电压生成电路21，对固体摄像元件组IPD共同地设置，生成在第一转换处理中使用的第一斜坡电压Vrc；第二斜坡电压生成电路22，生成在第二转换处理中使用的第二斜坡电压Vrf；控制信号生成电路30，生成在A/D转换单元10中使用的各种时钟信号、控制信号；计数器电路40，输出对应于第一斜坡电压Vrc的电压变化及第二斜坡电压Vrf的电压变化进行计数的数字值；垂直译码器VD，在读出处理时选择读出对象行；水平译码器HD，在读出处理时选择读出对象列。
具体而言，如图1及图2所示，本发明电路100A由A/D转换单元10、存储电路50、第一斜坡电压生成电路21、第二斜坡电压生成电路22、控制信号生成电路30、及计数器电路40构成。
如图2所示，A/D转换单元10构成为具备：第一电容元件C1；第二电容元件C2，其输出端连接于第一电容元件C1的输入端；第三电容元件C3，其输出端连接于第二电容元件C2的输入端；电压比较电路CMP，其在输入端子连接有第一电容元件C1的输出端，对输入端子的电压值和规定的阈值电压值Vth进行比较；第一输入电路，其对第一电容元件C1和第二电容元件C2之间的第一中间节点N1输入从外部输入的被转换模拟电压信号Vpix；第二输入电路，其对第二电容元件C2和第三电容元件C3之间的第二中间节点N2输入用于第一转换处理的第一参照电压；第三输入电路，其对第三电容元件C3的输入端输入用于第二转换处理的第二参照电压；以及控制电路12，其在第一转换处理的电压比较电路CMP的输出变化时，生成用于将第一参照电压的电压值保持于第三电容元件C3的控制信号Vctl。
更详细而言，第一输入电路构成为具备：用于设定被转换模拟电压信号Vpix可否向第一中间节点N1输入的开关电路SW1，在第一转换处理的计数器电路40的计数开始前的规定期间，将开关电路SW1设为导通状态。
第二输入电路构成为具备：用于设定第一参照电压可否向第二中间节点N2输入的开关电路SW2，在第一转换处理时，将开关电路SW2设为导通状态。
第三输入电路构成为具备：用于设定第二参照电压可否向第三电容元件C3输入的开关电路SW3，通过第三中间节点N3，连接有第三电容元件C3的输入端和开关电路SW3。第三输入电路构成为，基于控制信号Vctl，在从电压比较电路CMP的输出变化时至第二转换处理开始时为止之间，将开关电路SW3设为断开状态。
电压比较电路CMP具备：倒相器电路、和用于将倒相器电路的输入端子和输出端子短路的开关电路SW6，在利用第一输入电路的被转换模拟电压信号Vpix向第一中间节点N1输入之前，利用开关电路SW6，在规定的初始化期间，将倒相器电路短路而初始化。
如图2所示，控制电路12构成为具备：“与非”电路122，其运算从“与非”电路123输入的电压比较电路CMP的输出信号Vcp的反相信号、和表示是第一转换处理执行期间的外部输入信号C_PH的“与非”；以及D双稳态多谐振荡器电路(DFF电路)121，其用从外部输入的时钟信号SCLK的上升沿将来自“与非”电路122的输出信号锁定输出。另外，在本实施方式中，相对于用于在后述的第一斜坡电压生成电路21中生成第一斜坡电压Vrc的时钟信号CLK，时钟信号SCLK频率相同，但考虑电容元件C3的输入端及输出端的电压的建立(settling)时间，设定为位移到3/4周期后的相位。由此，在第一转换处理中，能够在第一斜坡电压Vrc稳定的期间切换开关电路SW3。
第一斜坡电压生成电路21与时钟信号CLK同步，至少在第一转换处理的执行期间，生成电压值阶段地单调变化的第一斜坡电压Vrc，作为第一参照电压而输出。更详细而言，第一斜坡电压Vrc构成为每第一变化量ΔV1地阶段地进行单调变化，上述第一变化量ΔV1是用对应于数字数据的位数而事先设定的第一分辨率R1相应的分辨数将被转换模拟电压信号Vpix的电压幅度分割而得到的。
更具体而言，在本实施方式中，由于用第一转换处理转换高2位，因此将第一分辨率R1设定为2位。在这种情况下，第一分辨率R1相应的分辨数为2R1＝22＝4，将被转换模拟电压信号Vpix的电压幅度分割成4份的电压值为第一变化量ΔV1(即，第一变化量ΔV1×4等于被转换模拟电压信号Vpix的电压幅度)。
另外，在本实施方式中，如后述的图3所示，设想被转换模拟电压信号Vpix的图像输入时的电压值比被转换模拟电压信号Vpix的复位电平低的情况，因此设想第一斜坡电压Vrc阶段地单调增加的情况并进行说明，但也可以构成为，利用被转换模拟电压信号Vpix、其他电路的结构等，进行阶段地单调减少。
第二斜坡电压生成电路22与时钟信号CLK同步，至少在第二转换处理的执行期间，生成电压值阶段地单调变化的第二斜坡电压Vrf，作为第二参照电压而输出。更详细而言，第二斜坡电压Vrf构成为每第二变化量ΔV2地阶段地进行单调变化，上述第二变化量ΔV2是用对应于第二分辨率R2的分辨数将第一变化量ΔV1分割而得到的，该第二分辨率R2以对应的位数的值R2与对应于第一分辨率R1的位数的值的和成为数字数据的位数的值的方式被规定。
更具体而言，第二分辨率R2被设定为数字数据的位数＝第一分辨率的位数R1+第二分辨率的位数R2。在本实施方式中，如上所述，因为数字数据的位数设定为4，第一分辨率R1设定为2位，所以第二分辨率R2成为2位。因此，第二分辨率R2相应的分辨数成为2R2＝22＝4，第二变化量ΔV2＝第一变化量ΔV1的1/4。
另外，在本实施方式中，第二转换处理中的第二斜坡电压Vrf的电压变化方向构成为与第一转换处理中的第一斜坡电压Vrc的电压变化方向相反。即，在本实施方式中，如后述的图3所示，第二斜坡电压Vrf构成为在第二转换处理时阶段地单调减少。另外，在构成为第一斜坡电压Vrc单调减少的情况下或根据电路结构，构成为单调增加也可。
控制信号生成电路30生成在A/D转换单元10中使用的各种时钟信号、控制信号，具体而言，生成图3所示的时钟信号CLK、时钟信号SCLK、表示是第一转换处理的执行期间的信号C_PH。另外，控制信号生成电路30生成用于控制开关电路SW6、SW3、SW2的导通状态及断开状态的切换的控制信号。
存储电路50构成为在固体摄像元件组IPD的每一列都具备高位用存储区域51和低位用存储区域52，在第一转换处理时的A/D转换单元10的输出变化时，将从计数器电路40输出的数字值存储于高位用存储区域51；在第二转换处理时的A/D转换单元10的输出变化时，将从计数器电路40输出的数字值存储于低位用存储区域52。
更详细而言，在本实施方式中，在电压比较电路CMP的输出电平从H电平过渡到L电平时，将从计数器电路40输出的数字值Cu存储于高位用存储区域51；在电压比较电路CMP的输出电平从L电平过渡到H电平时，将从计数器电路40输出的数字值Cl存储于低位用存储区域52。如果这样构成，则在将数字值存储于存储电路50的高位用存储区域51及低位用存储区域52时，不需要复杂的控制电路12，可以简化电路结构。
接着，基于图3对本发明电路100A及本发明装置1A的工作进行说明。在此，图3表示本实施方式的本发明电路100A的各信号波形及内部状态。
当在时间t0开始进行摄像处理时，本发明装置1A首先在时间t1开始对构成本发明电路100A的各电路进行初始化的初始化处理。在初始化处理中，进行固体摄像元件PIXij的复位电平的电压Vrst的采样。
具体而言，在时间t1，如图3所示，从固体摄像元件PIXij输出的被转换模拟电压信号Vpix的电压值为复位电平Vrst；第一斜坡电压Vrc的电压值为初始电平Vrc0；第二斜坡电压Vrf的电压值为初始电平Vrf0。另外，开关电路SW1、SW2、SW6为断开状态，开关电路SW3为导通状态。
在时间t1，开始进行初始化处理时，通过将开关电路SW6设为导通状态而将电压比较电路CMP的输入端子和输出端子短路，从而向电容元件C 1的输出端，输入电压比较电路CMP的反转电平Vth的电压。另外，在时间t1，将开关电路SW1设为导通状态，由此向电容元件C1的输入端(第一中间节点N1)，输入从由垂直译码器VD选择的读出对象行的固体摄像元件PIX输出的复位电平Vrst的电压信号。
另外，如图3所示，此时的第三中间节点N3的电压电平因开关电路SW3为导通状态而成为与经由开关电路SW3输入的第二斜坡电压Vrf相同的电压电平、即初始电平Vrf0。
接下来，在时间t2，将开关电路SW6设为断开状态，并解除电压比较电路CMP的短路，由此复位电平Vrst和电压比较电路CMP的反转电平Vth的差分电压被保持于电容元件C1，初始化处理结束。其后，通过固体摄像元件PIX的摄像工作，摄像对象的光量相应的像素电平Vsig(在本实施方式的固体摄像元件PIX中，电压Vsig＜Vrst)的被转换模拟电压信号Vpix从固体摄像元件PIX输出。在此，被转换模拟电压信号Vpix的像素电平Vsig和复位电平Vrst的差分电压Va((Vsig-Vrst)的绝对值)为第一转换处理的处理对象。
在时间t3，开始进行图像导入处理的固体摄像元件PIXij的信号电平Vsig的采样处理。
具体而言，在时间t3，将开关电路SW1维持为导通状态，将开关电路SW2设为导通状态。由此，向电容元件C2的输入端(第二中间节点N2)，输入初始电平Vrc0的第一斜坡电压Vrc；向电容元件C2的输出端(第一中间节点N1)，输入像素电平Vsig的被转换模拟电压信号Vpix。
在时间t4，将开关电路SW1设为断开状态，由此时间t4的第一斜坡电压Vrc的电压值(初始电平Vrc0)和被转换模拟电压信号Vpix的电压值(像素电平Vsig)的差分电压被保持于电容元件C2，固体摄像元件PIXij的信号电平Vsig的采样处理结束。
在时间t5，当表示第一转换处理的执行期间的外部输入信号C_PH变为H电平时，开始进行采样保持处理，上述采样保持处理保持求取高位的值的第一转换处理和在第二转换处理中使用的电压。在第一转换处理中，第一斜坡电压生成电路21与本发明装置1A的时钟信号CLK同步，生成每第一变化量ΔV1地阶段地单调增加的第一斜坡电压Vrc。计数器电路40与时钟信号CLK同步，对应于斜坡电压的增加，计算从0开始每1地加上值，将运算结果的数字值Cu[(x-1):0](x为高位的位数，本实施方式中为2)输出。另外，第一斜坡电压Vrc的电压电平Vrck(k＝Cu)为将第一变化量ΔV1×计数器值Cu与初始电平Vrc0加在一起的值(Vrc0+ΔV1×Cu)。
另外，此时，如图2所示，第二中间节点N2为第一斜坡电压Vrc的初始电平Vrc0。另外，在时间t5，开关电路SW2为导通状态，因此在时间t5以后，直接向第二中间节点N2输入第一斜坡电压Vrc，如图3所示，每当第一斜坡电压Vrc上升时，第二中间节点N2的电压电平也上升。另外，如图2所示，第二中间节点N2的电压波形因开关电路SW2的导通电阻而相对于第一斜坡电压Vrc的电压波形成为较钝的波形，因此考虑第二中间节点N2的电压的建立时间，对开关电路SW2的导通电阻进行设计。
另外，如图2所示，第三中间节点N3为经由第三电容元件C3及开关电路SW2输入第一斜坡电压Vrc的结构，如图3所示，通过第三电容元件C3的电容性耦合，每当第一斜坡电压Vrc上升时，电压电平就瞬时上升。其后，对应于开关电路SW3的导通电阻和第三电容元件C3的RC时间常数，第三中间节点N3的电压电平恢复到原来的电压电平Vrf0。另外，第三电容元件C3的电容基于热噪声即kT/C噪声(k：玻耳兹曼常数、T：绝对温度、C：电容值)造成的随机不均、和本发明电路100A所请求的分辨率(图像质量精度)、被转换模拟电压信号Vpix的电压幅度(满标度、第一变化量ΔV1×4)进行设定。另外，开关电路SW3的导通电阻考虑第三电容元件C3的电容、和第三中间节点N3的电压电平从瞬时上升到恢复到原来的电压电平Vrf0的建立时间进行设计。
在时间t6，当第一斜坡电压Vrc的电压电平Vrck(k＝Cu)比将差分电压Va与第一斜坡电压Vrc的初始电压电平Vrc0加在一起的值大时，即，当电容元件C1的输出端的电压电平比电压比较电路CMP的反转电平Vth高时，电压比较电路CMP的输出信号Vcp的输出电平从H电平反转为L电平。此时的计数器值Cu为高位的转换结果，存储于高位用存储区域51。另外，在图3中，对一个A/D转换单元10进行了表示，但电压比较电路CMP的输出信号Vcp的电平进行反转的时间按每一固体摄像元件PIX都不同。
在此，在本发明电路100A中，数式4及数式5针对第一转换处理的电压比较电路CMP的输入电压Vin，使用电压比较电路CMP的阈值电压值Vth、固体摄像元件PIXij的初始电平Vrst、摄像工作时的固体摄像元件PIXij的像素电平Vsig、第一斜坡电压Vrc的初始电平Vrc0进行表示。
[数式4]
Vin＝Vrc+(Vsig-Vrc0)+(Vth-Vrst)
[数式5]
Vin-Vth＝Vrc-{Vrc0+(Vrst-Vsig)}
因此，由数式4及数式5及图3可知，在第一转换处理中，电压比较电路CMP的输出变化时的第一斜坡电压Vrc用下面的数式6表示。另外，数式6所示的第一斜坡电压Vrc不仅表示正常期间的电压电平，而且还包含上升时的瞬时的电压电平。
[数式6]
Vrc＝Vrc0+(Vrst-Vsig)＝Vrc0+Va
(其中，Vin-Vth＝0)
当电压比较电路CMP的输出信号Vcp的输出电平进行反转时，在控制电路12中，在从控制信号生成电路30输出的时钟信号SCLK的上升沿(时间t7)，将用于使开关电路SW3成为断开状态的控制信号Vctl输出。更详细而言，在电压比较电路CMP的输出信号Vcp的输出电平进行反转之前，由于电压比较电路CMP的输出信号Vcp为H电平，且外部输入信号C_PH为H电平，因此“与非”电路122的输出信号为H电平。当电压比较电路CMP的输出信号Vcp的输出电平进行反转时，电压比较电路CMP的输出信号Vcp的成为L电平，因此“与非”电路122的输出信号为L电平。由此，在时间t7，在时钟信号SCLK的上升沿，从DFF电路121输出将开关电路SW3从导通状态设为断开状态的控制信号Vctl。另外，时钟信号SCLK以在第一斜坡电压Vrc的电压变化时不切换开关电路SW3的方式，相位设定为与第一斜坡电压生成电路21的时钟信号CLK不同的相位，在此，考虑电容元件C3的输入端和输出端的电压的建立时间，设定为位移到3/4周期后的相位。由此，可以在第一斜坡电压Vrc稳定的期间，切换开关电路SW3。
在此，在时间t6，如图3所示，第二斜坡电压Vrf的初始电平Vrf0输入到电容元件C3的输入端，第一斜坡电压Vrc的电压电平Vrck输入到电容元件C3的输出端。在时间t7，开关电路SW3为断开状态，由此，第一斜坡电压Vrc的电压电平Vrck和第二斜坡电压Vrf的初始电平Vrf0的差分电压Vrck-Vrf0被保持于电容元件C3。
在时间t8，当表示第一转换处理执行期间的外部输入信号C_PH变为L电平时，将设定第一斜坡电压Vrc可否输入的开关电路SW2设为断开状态，从而结束第一转换处理。另外，在时间t8，通过外部输入信号C_PH变成L电平，在控制电路12中，“与非”电路122的输出电平从L电平过渡到H电平，在下一时钟信号SCLK的上升沿(时间t9)，从DFF电路121输出将开关电路SW3从断开状态设为导通状态的控制信号Vctl。
在时间t9，当与时钟信号SCLK的上升同步地，开关电路SW3变为接通状态时，开始进行第二转换处理。在第二转换处理中，第二斜坡电压生成电路22与本发明装置1A的时钟信号CLK同步地生成每第二变化量ΔV2地阶段地单调减少的第二斜坡电压Vrf。计数器电路40与时钟信号CLK同步地，从低位的最大值起每1地减去值，将运算结果的数字值Cl[(y-1):0](y为低位的位数，本实施方式中为2)输出。在此，在本实施方式中，低位设定为2位，取0～3的值，因此低位的最大值为3。另外，第二斜坡电压Vrf的电压电平Vrfh(h＝Cl)为从初始电平Vrf0减去第二变化量ΔV2×计数器值Cl的值Vrf0-ΔV2×Cl。
另外，在时间t9，在开关电路SW3切换到导通状态时，如图2所示，第三中间节点N3为经由开关电路SW3输入第二斜坡电压Vrf的结构，因此，此时的第三中间节点N3的电压电平为第二斜坡电压Vrf的初始电平Vrf0。在时间t9以后，在开关电路SW3为导通状态期间，第三中间节点N3的电压电平与第二斜坡电压Vrf的电压电平相同。
另外，在时间t9，在开关电路SW3切换到导通状态时，如图3所示，第二中间节点N2的电压电平在与第三中间节点(Vrf0)之间保持有电压差，因此稳定于电压电平Vrck。当第二转换处理开始，经由开关电路SW3输入阶段地单调减少的第二斜坡电压Vrf时，第二中间节点N2的电压电平与第二斜坡电压Vrf同样，每第二变化量ΔV2地单调减少。
当变为时间t10时，输入到电压比较电路CMP的信号的电压电平变得比阈值电压Vth小，电压比较电路CMP的输出从L电平过渡到H电平。此时的计数器值Cl[(y-1):0](y为低位的位数，本实施方式中为2)成为低位的转换结果，存储于低位用存储区域52。另外，与第一转换处理时同样，在第二转换处理中，电压比较电路CMP的输出信号Vcp进行反转的时间按每一固体摄像元件PIX都不同。
在此，在本发明电路100A中，数式7及数式8针对第二转换处理的电压比较电路CMP的输入电压Vin，使用电压比较电路CMP的阈值电压值Vth、固体摄像元件PIXij的初始电平Vrst、摄像工作时的固体摄像元件PIXij的像素电平Vsig、第二斜坡电压Vrf的初始电平Vrf0、第一斜坡电压Vrc的初始电平Vrc0进行表示。另外，电压电平Vrck为第一转换处理的电压比较电路CMP的输出变化后的第一斜坡电压Vrc的稳定期间的电压电平。
[数式7]
Vin
＝Vrf+(Vrck-Vrf0)+(Vsig-Vrc0)+(Vth-Vrst)
[数式8]
Vin-Vth
＝Vrf-{Vrf0+(Vrst-Vsig)-(Vrck-Vrc0)}
＝Vrf-{Vrf0-ΔV}
(ΔV＝(Vrst-Vsig)-(Vrck-Vrc0)＝Va-ΔVrc)
因此，由数式7及数式8及图3可知，第二转换处理的电压比较电路CMP的输出变化时、即Vin-Vth＝0时的第二斜坡电压Vrf用下面的数式9表示。另外，电压电平Vrf不仅表示第二斜坡电压Vrf的正常期间的电压电平，而且还包含上升时的瞬时的电压电平。
[数式9]
Vrf＝Vrf0-ΔV
(其中，Vin-Vth)
<第二实施方式>
基于图4～图6对本发明电路及本发明装置的第二实施方式进行说明。另外，在本实施方式中，对A/D转换单元及第一斜坡电压生成电路的结构与上述第一实施方式不同的情况进行说明。
首先，基于图4及图5对本发明电路及本发明装置的结构进行说明。在此，图4表示本实施方式的搭载有本发明电路100B的本发明装置1B的概要构成例，图5表示本实施方式的本发明电路100B的概要构成例。
如图4所示，与第一实施方式同样，本发明装置1B构成为在同一芯片上具备：固体摄像元件组IPD，其矩阵状地配设多个固体摄像元件PIXij(I＝1～m，j＝1～n)而成；多个A/D转换单元60，其个别地对应于固体摄像元件组IPD的每一列而设置；存储电路50；第一斜坡电压生成电路23，其对固体摄像元件组IPD共同地设置；第二斜坡电压生成电路22；控制信号生成电路30；计数器电路40；垂直译码器VD；水平译码器HD。另外，固体摄像元件组IPD、存储电路50、第二斜坡电压生成电路22、控制信号生成电路30、计数器电路40、垂直译码器VD及水平译码器HD的结构与上述第一实施方式相同。
本实施方式的本发明电路100B为执行求取高位的值的第一转换处理和求取低位的值的第二转换处理的两阶段转换处理的分区方式的A/D转换电路，与上述第一实施方式同样，如图4及图5所示，由A/D转换单元60、存储电路50、第一斜坡电压生成电路23、第二斜坡电压生成电路22、控制信号生成电路30、及计数器电路40构成。
如图5所示，本实施方式的A/D转换单元60构成为具备：第一电容元件C1；第二电容元件C2，其输出端连接于第一电容元件C1的输入端；第三电容元件C3，其输出端连接于第二电容元件C2的输入端；电压比较电路CMP，其在输入端子连接有第一电容元件C1的输出端，将输入端子的电压值和规定的阈值电压值Vth进行比较；第一输入电路，其对第一电容元件C1和第二电容元件C2之间的第一中间节点N1输入从外部输入的被转换模拟电压信号Vpix；第二输入电路，其对第二电容元件C2和第三电容元件C3之间的第二中间节点N2输入用于第一转换处理的第一参照电压；第三输入电路，其对第三电容元件C3的输入端输入用于第二转换处理的第二参照电压；控制电路62，其在第一转换处理的电压比较电路CMP的输出变化时，生成用于将第一参照电压的电压值保持于第三电容元件C3的控制信号Vctl。另外，本实施方式的第一电容元件C1、第二电容元件C2、第三电容元件C3、电压比较电路CMP及第一输入电路的结构与上述第一实施方式相同。
本实施方式的第二输入电路构成为具备：开关电路SW4，其为了控制第二电容元件C2和第三电容元件C3之间的电连接，将第二中间节点N2分割为第二电容元件C2侧的第一分割节点ND1和第三电容元件C3侧的第二分割节点ND2；开关电路SW2，其用于设定第一参照电压可否向第一分割节点ND1输入；开关电路SW5，其用于以第一参照电压或相当于第一参照电压的电压为第三参照电压，设定第三参照电压可否向第二分割节点ND2输入。
另外，本实施方式的第二输入电路构成为，在第一转换处理时，将开关电路SW2设为导通状态，另外，在第一转换处理时，将开关电路SW4设为断开状态，基于控制信号Vctl，在从第一转换处理的计数器电路40的计数开始时到电压比较电路CMP的输出变化时之间，将开关电路SW5控制为导通状态，将电压比较电路CMP的输出变化时的第一参照电压值的电压值保持于第三电容元件C3。
另外，在上述第一实施方式中，在将成为求取低位的第二转换处理的转换对象的电压值保持于第三电容元件C3时，第三电容元件C3成为与执行第一转换处理的电路电连接的状态，与此相对，在本实施方式中，第二输入电路具备开关电路SW4和开关电路SW5，在将成为求取低位的第二转换处理的转换对象的电压值保持于第三电容元件C3时，第三电容元件C3成为与执行第一转换处理的电路分离的结构。因此，在本实施方式中，在第一转换处理中，由于第三电容元件C3与其他电路分离，因此在将开关电路SW5设为断开状态时产生的毛刺噪声(glitch Noise)不会传到其他电路，能够有效地防止本发明装置1B的摄像图像的图像质量降低。
在本实施方式中，第三输入电路构成为，将第二参照电压直接输入到第三电容元件C3的输入端子。
如图5所示，本实施方式的控制电路62构成为具备：“与非”电路622，其运算电压比较电路CMP的输出信号Vcp、和表示是第一转换处理执行期间的外部输入信号C_PH的“与非”；D双稳态多谐振荡器电路(DFF电路)621，其在从外部输入的时钟信号SCLK的上升沿，将来自“与非”电路622的输出信号锁定输出。另外，与上述第一实施方式同样，在后述的第一斜坡电压生成电路23中，时钟信号SCLK相对于用于生成第三参照电压Vrc′的时钟信号CLK，频率相同，但考虑电容元件C3的输入端及输出端的电压的建立时间，设定为位移到3/4周期后的相位。由此，在第一转换处理中，在第三参照电压Vrc′稳定的期间，可以切换开关电路SW5。
在本实施方式中，第一斜坡电压生成电路23与时钟信号CLK同步地，将第一斜坡电压Vrc、和与第一斜坡电压Vrc相同的电压作为第三参照电压Vrc′而输出。
接着，基于图6对本发明电路100B及本发明装置1B的工作进行说明。在此，图6表示本实施方式的本发明电路100B的各信号波形及内部状态。
在本实施方式中，在初始状态下，被转换模拟电压信号Vpix的电压值为复位电平Vrst；第一斜坡电压Vrc的电压值为初始电平Vrc0；第二斜坡电压Vrf的电压值为初始电平Vrf0。另外，开关电路SW1、SW2、SW4、SW5、SW6为断开状态。
另外，被转换模拟电压信号Vpix、时钟信号CLK、时钟信号SCLK、信号C_PH、第一斜坡电压Vrc、第一斜坡电压Vrf的信号波形的结构与上述第一实施方式相同。另外，开关电路SW1、开关电路SW2、开关电路SW6的工作与上述第一实施方式相同。因此，直到第一转换处理的执行开始时间t5为止的本发明电路100B的工作都与上述第一实施方式相同。在时间t5，为如下状态：读出对象的固体摄像元件PIX的复位电平Vrst和电压比较电路CMP的反转电平Vth的差分电压被保持于电容元件C1，第一斜坡电压Vrc的初始电压Vrc0和被转换模拟电压信号Vpix的像素电平Vsig的差分电压保持于电容元件C2。
在时间t5，当表示第一转换处理的执行期间的外部输入信号C_PH变为H电平时，开始进行采样保持处理，上述采样保持处理保持求取高位的值的第一转换处理和第二转换处理中使用的电压。在本实施方式中，与上述第一实施方式同样，在第一转换处理中，第一斜坡电压生成电路23与时钟信号CLK同步地，生成每第一变化量ΔV1地阶段地单调增加的第一斜坡电压Vrc。另外，与上述第一实施方式同样，计数器电路40与时钟信号CLK同步地，对应于斜坡电压的增加，计算从0开始每1地加上值，将运算结果的数字值Cu[(x-1):0](x为高位的位数，本实施方式中为2)输出。
如图6所示，在时间t5，当外部输入信号C_PH变为H电平时，在控制电路62中，输入到“与非”电路622的电压比较电路CMP的输出信号Vcp和外部输入信号C_PH都变为H电平，“与非”电路622的输出电平从H电平过渡到L电平。由此，在下一时钟信号SCLK上升时(时间t11)，切换从控制电路62的DFF电路621输出的控制信号Vctl的输出电平，开关电路SW5成为导通状态。
在此，在本实施方式的第一转换处理中，构成为通过开关电路SW5为导通状态，且开关电路SW4为断开状态，从而在第二电容元件C2和第三电容元件C3成为电分离的状态下，第一参照电压Vrc输入到第二电容元件C2；第三参照电压Vrc′输入到第三电容元件C3的输出端，第二参照电压Vrf输入到第三电容元件C3的输入端。由此，能够防止第一转换处理的工作、和保持第二转换处理中使用的电压的采样保持处理的工作相互影响。
另外，在时间t11，如图6所示，通过开关电路SW5切换到导通状态，第二分割节点ND2成为第三参照电压Vrc′的初始电平Vrc0′。另外，第二分割节点ND2的电压电平每当第三参照电压Vrc′上升时就上升。另外，如图6所示，通过开关电路SW5的导通电阻和电容元件C3的电容值，第二分割节点ND2的电压波形相对于第一斜坡电压Vrc的电压波形成为较钝的波形，因此考虑第二分割节点ND2的电压的建立时间，对开关电路SW5的导通电阻和电容元件C3的电容值进行设计。
另外，在时间t5，第一分割节点ND1由于经由开关电路SW2输入有第一斜坡电压Vrc，因此成为第一斜坡电压Vrc的初始电平Vrc0。另外，在第一转换处理中，开关电路SW2维持为导通状态，因此每当第一斜坡电压Vrc上升，第一分割节点ND1的电压电平也上升。另外，如图6所示，第一分割节点ND1的电压波形因开关电路SW2的导通电阻而相对于第一斜坡电压Vrc的电压波形成为较钝的波形，因此考虑第一分割节点ND1的电压的建立时间，对开关电路SW2的导通电阻进行设计。在第一转换处理中，通过开关电路SW4，第一分割节点ND1(第二电容元件C2的输入端)和第二分割节点ND2(第三电容元件C3的输出端)电分离，因此能够降低第一分割节点ND1及第二分割节点ND2相互带来的影响。
在时间t6，当第一斜坡电压Vrc的电压电平Vrck、即电容元件C1的输出端的电压电平比电压比较电路CMP的反转电平Vth高时，电压比较电路CMP的输出信号Vcp的输出电平从H电平反转为L电平。此时的计数器值Cu变为高位的转换结果，存储于高位用存储区域51。另外，在图6中，对一个A/D转换单元60进行了表示，但电压比较电路CMP的输出信号Vcp的电平进行反转的时间按每一固体摄像元件PIX都不同。
当电压比较电路CMP的输出信号Vcp的输出电平反转为L电平时，在控制电路62中，“与非”电路622的输出电平变为H电平，在下一时钟信号SCLK的上升沿(时间t7)，从DFF电路621输出用于将开关电路SW5设为断开状态的控制信号Vctl。在此，在时间t6，如图6所示，对电容元件C3的输入端输入有第二斜坡电压Vrf的初始电平Vrf0，对电容元件C3的输出端输入有第三参照电压Vrc′的电压电平Vrck。通过开关电路SW5变为断开状态，第三参照电压Vrc′的电压电平Vrck和第二斜坡电压Vrf的初始电平Vrf0的差分电压Vrck-Vrf0保持于电容元件C3。
在时间t8，当表示第一转换处理执行期间的外部输入信号C_PH变为L电平时，将设定第一斜坡电压Vrc可否输入的开关电路SW2设为断开状态，从而结束第一转换处理。
接下来，在时间t12时，为了进行第二转换处理，将开关电路SW4设为导通状态，其后，开始进行第二转换处理。在第二转换处理中，第二斜坡电压生成电路222与时钟信号CLK同步地，生成每第二变化量ΔV2地阶段地单调减少的第二斜坡电压Vrf。计数器电路40与时钟信号CLK同步地，从低位的最大值起(在此，为3)每1地减去值，将运算结果的数字值Cl[(y-1):0](y为低位的位数，本实施方式中为2)输出。另外，第二斜坡电压Vrf的电压电平Vrfh(h＝Cl)为初始电平Vrf0减去第二变化量ΔV2×计数器值Cu的值Vrf0-ΔV2×Cl。
另外，在时间t12，在开关电路SW4切换到导通状态时，第二中间节点N2的第一分割节点ND1和第二分割节点ND2短路且电连接，因此，如图6所示，在时间t12以后，第一分割节点ND1和第二分割节点ND2的电压电平变为相同。在第二转换处理中，由于开关电路SW2成为断开状态，且开关电路SW4成为导通状态，因此第一分割节点ND1及第二分割节点ND2每当输入到第三电容元件C3的第二斜坡电压Vrf下降时，第一分割节点ND1及第二分割节点ND2的电压电平也下降。
当变为时间t10时，输入到电压比较电路CMP的信号的电压电平变得比阈值电压值Vth小，电压比较电路CMP的输出从L电平过渡到H电平。此时的计数器值Cl[(y-1):0](y为低位的位数，本实施方式中为2)为低位的转换结果，存储于低位用存储区域52。另外，与第一转换处理的情况同样，在第二转换处理中，电压比较电路CMP的输出信号Vcp的电平进行反转的时间按每一固体摄像元件PIX都不同。
但是，在本实施方式中，在A/D转换单元60中，优选第一转换处理中使用的第一斜坡电压Vrc、和用于生成第二转换处理中使用的电压的第三参照电压Vrc′为相同的电压电平。但是，在假设相对于第一斜坡电压Vrc在第三参照电压Vrc′产生偏置电压Ve(＝Vrc0′-Vrc0)的情况下，也由于第三参照电压Vrc′对全部A/D转换单元60共同地输入，所以在第一转换处理及第二转换处理中，在转换结果上有时产生误差，但由于对全部A/D转换单元60上共同地产生误差，因此成为呈现于画面整体的偏离成分，因此在视觉上不会识别为噪声。
下面，数式10及数式11在本发明电路100B中，对考虑了偏置电压Ve时的第二转换处理的电压比较电路CMP的输入电压Vin进行表示。另外，电压电平Vrck′为第一转换处理的电压比较电路CMP的输出变化后的第三参照电压Vrc′的稳定期间的电压电平。另外，电压电平Vrc0′为第三参照电压Vrc′的初始电压电平。
[数式10]
Vin
＝Vrf+(Vrck’-Vrf0)+(Vsig-Vrc0)+(Vth-Vrst)
[数式11]
Vin-Vth
＝Vrf-{Vrf0+(Vrst-Vsig)-(Vrck’-Vrc0)}
＝Vrf-{Vrf0-((Vrck-Vrc0)-(Vrst-Vsig))-(Vrc0’-Vrc0)}
因此，由数式11及图6可知，在本发明电路100B的第二转换处理中，产生了偏置电压Ve时的电压比较电路CMP的输出变化时的第二斜坡电压Vrf用下面的数式12表示。另外，ΔV＝(Vrck-Vrc0)-(Vrst-Vsig)＝ΔVrc-Va，偏置电压Ve＝Vrc0′-Vrc0。
[数式12]
Vrf
＝Vrf0-{(Vrck-Vrc0)-(Vrst-Vsig)}-(Vrc0’-Vrc0)
＝Vrf0-ΔV-Ve
另外，在本实施方式中，第一斜坡电压生成电路23构成为，将作为第一参照电压的第一斜坡电压Vrc、和作为第三参照电压的第一斜坡电压Vrc输出，但不局限于此，例如，也可以构成为，作为第一参照电压及第三参照电压，在使用相同的第一斜坡电压Vrc的情况下，使用与上述第一实施方式相同的构成的第一斜坡电压生成电路23，在A/D转换单元60内，将第一参照电压Vrc分路而输入到开关电路SW2及开关电路SW5。另外，通过将第一斜坡电压生成电路23构成为将作为第一参照电压的第一斜坡电压Vrc、和作为第三参照电压的第一斜坡电压Vrc分别输出到电分离的节点，能够防止第一斜坡电压Vrc和第三参照电压Vrc′的噪声相互干扰。
<第三实施方式>
基于图7(b)对本发明电路及本发明装置的第三实施方式进行说明。另外，在本实施方式中，对第二斜坡电压Vrf的结构与上述第一实施方式及第二实施方式不同的情况进行说明。在此，图7(b)表示本实施方式的第二斜坡电压Vrf的结构；图7(a)作为本实施方式的第二斜坡电压Vrf的比较对象，表示上述第一实施方式及第二实施方式的第二斜坡电压Vrf。
首先，基于附图对本发明电路100A及本发明装置1的结构进行简单说明。如图1所示，与第一实施方式同样，本发明装置1构成为在同一芯片上具备：固体摄像元件组IPD、按固体摄像元件组IPD的每一列而个别地对应设置的多个A/D转换单元10、存储电路50、对固体摄像元件组IPD共同地设置的第一斜坡电压生成电路21、第二斜坡电压生成电路22、控制信号生成电路30、计数器电路40、垂直译码器VD、水平译码器HD等。另外，在本实施方式中，除了第二斜坡电压生成电路22以外的本发明装置1的各结构、具体而言是固体摄像元件组IPD、A/D转换单元10、存储电路50、第一斜坡电压生成电路21、控制信号生成电路30、计数器电路40、垂直译码器VD及水平译码器HD的结构与上述第一实施方式相同。另外，在本实施方式中，设想除了第二斜坡电压生成电路22以外的本发明装置1的各结构与第一实施方式相同的情况并进行说明，但也可以采用与第二实施方式相同的构成。
与上述第一及第二实施方式同样，本实施方式的本发明电路100A为执行求取高位的值的第一转换处理和求取低位的值的第二转换处理的两阶段转换处理的分区方式的A/D转换电路，与上述第一实施方式同样，如图4及图5所示，本实施方式的本发明电路100A由A/D转换单元10、存储电路50、第一斜坡电压生成电路21、第二斜坡电压生成电路22、控制信号生成电路30、及计数器电路40构成。
在本实施方式的第二斜坡电压生成电路22中，在第二斜坡电压Vrf的电压值连续阶段地单调变化期间，在图7(b)中，时间t21～时间t24期间的第二变化量ΔV2的合计(＝ΔV2×8)设定为比第一变化量ΔV1(＝ΔV2×4)大，在除第二转换处理的执行期间(图7(b)的时间t22～时间t23之间的期间)以外还包含第二转换处理之前的一定期间(图7(b)的时间t21～时间t22期间)及第二转换处理之后的一定期间(图7(b)的时间t23～时间t24期间)的期间，生成且输出第二斜坡电压Vrf。
更具体而言，如图7(b)所示，本实施方式的第二斜坡电压生成电路22生成第二斜坡电压Vrf，该第二斜坡电压Vrf从比初始电平Vrf0高2个第二变化量ΔV2的量的电压电平，到从自初始电平Vrf0下降了第一变化量ΔV1的电压电平后再降低2个第二变化量ΔV2的量的电压电平为止，每第二变化量ΔV2地单调减少。另外，在本实施方式中，第二斜坡电压Vrf的连续阶段地单调变化的期间(时间t21～时间t24)的电压幅度设为ΔV2×2+ΔV1+ΔV2×2＝ΔV2×8，但可以任意设定。
通过如此构成第二斜坡电压Vrf，在第二转换处理中，在被转换模拟电压信号Vpix的复位电平Vrst和像素电平Vsig的差分电压Va、和第一转换处理的电压比较电路CMP的输出变化时所保持的电压电平Vrck的差分电压ΔV的值非常小的情况、或为负电压(Va＞Vrck)的情况下，或者在差分电压ΔV比第二斜坡电压的第二转换处理的执行期间(时间t22～时间t23)的变化量(全标度)大的情况下，通常，即使在可以得到第二转换处理的检测结果的时间t22～时间t23期间、电压比较电路CMP的输入电平未达到阈值电压值Vth而输出电平不反转的情况下，在时间t21～时间t24期间，电压比较电路CMP的输入电平也能够达到阈值电压值Vth，因此能够更有效地防止转换精度降低。
<第四实施方式>
基于图7(c)对本发明电路及本发明装置的第四实施方式进行说明。另外，在本实施方式中，对第二斜坡电压Vrf的结构与上述第一至第三实施方式不同的情况进行说明。在此，图7(c)表示本实施方式的第二斜坡电压Vrf的结构；图7(a)作为本实施方式的第二斜坡电压Vrf的比较对象，表示上述第一实施方式及第二实施方式的第二斜坡电压Vrf。
首先，基于附图对本发明电路100A及本发明装置1的结构进行简单说明。如图1所示，与第一实施方式同样，本发明装置1构成为在同一芯片上具备：固体摄像元件组IPD、按固体摄像元件组IPD的每一列而个别地对应设置的多个A/D转换单元10、存储电路50、对固体摄像元件组IPD共同地设置的第一斜坡电压生成电路21、第二斜坡电压生成电路22、控制信号生成电路30、计数器电路40、垂直译码器VD、水平译码器HD等。另外，在本实施方式中，除了第二斜坡电压生成电路22以外的本发明装置1的各结构、具体而言固体摄像元件组IPD、A/D转换单元10、存储电路50、第一斜坡电压生成电路21、控制信号生成电路30、计数器电路40、垂直译码器VD及水平译码器HD的结构与上述第一实施方式相同。另外，在本实施方式中，设想除了第二斜坡电压生成电路22以外的本发明装置1的各结构与第一实施方式相同的情况并进行说明，但也可以采用与第二实施方式相同的结构。
与上述第一及第二实施方式同样，本实施方式的本发明电路100A为执行求取高位的值的第一转换处理和求取低位的值的第二转换处理的两阶段转换处理的分区方式的A/D转换电路，与上述第一实施方式同样，如图4及图5所示，本实施方式的本发明电路100A由A/D转换单元10、存储电路50、第一斜坡电压生成电路21、第二斜坡电压生成电路22、控制信号生成电路30、及计数器电路40构成。
本实施方式的第二斜坡电压生成电路22构成为生成连续单调变化的第二斜坡电压Vrf。另外，在本实施方式中，在除第二转换处理的执行期间(图7(c)的时间t22～时间t23期间)以外还包含第二转换处理之前的一定期间(图7(c)的时间t21～时间t22期间)及第二转换处理之后的一定期间(图7(c)的时间t23～时间t24期间)的期间，生成且输出第二斜坡电压Vrf。
更具体而言，如图7(c)所示，本实施方式的第二斜坡电压生成电路22生成第二斜坡电压Vrf，该第二斜坡电压Vrf从比初始电平Vrf0高2个第二变化量ΔV2的量的电压电平，到从自初始电平Vrf0下降了第一变化量ΔV1的电压电平之后再降低2个第二变化量ΔV2的量的电压电平为止，连续地单调变化。另外，在本实施方式中，如图7(c)所示，在第二转换处理之前的一定期间及第二转换处理之后的一定期间，分别生成ΔV2×2的第二斜坡电压，但第二斜坡电压的变化量可以任意设定。同样，在本实施方式中，第二斜坡电压Vrf的连续单调变化的期间(时间t21～时间t24)的电压幅度设为ΔV2×2+ΔV1+ΔV2×2＝ΔV2×8，但可以任意设定。
通过将第二斜坡电压Vrf构成为连续地单调变化，能够更良好地保证第二斜坡电压Vrf的线性。通过第二斜坡电压Vrf的线性优异，在第二转换处理中，在需要将分辨率设定为非常高的情况下，能够良好地维持转换精度。另外，关于第一斜坡电压Vrc，不仅在求取高位的值的第一转换处理，而且在保持第二转换处理中使用的电压的采样保持处理双方都使用，因此优选阶段地单调变化的结构。
<其他实施方式>
<1>在上述第一～第四实施方式中，对在第一转换处理和第二转换处理中使用相同频率的时钟信号CLK及时钟信号SCLK的情况进行了说明，但也可以构成为，在第二转换处理中，使用比第一转换处理中使用的时钟信号更高速的时钟信号。
另外，如上所述，第一斜坡电压(第三参照电压)构成为在求取高位的值的第一转换处理、和在保持第二转换处理中使用的电压的采样保持处理中都使用，考虑在采样保持处理中使用的电容元件C3的输入端及输出端的电压的建立时间等，决定生成第一斜坡电压的时钟信号的频率。与此相对，第二斜坡电压在求取低位的值的第二转换处理中使用，不像第一斜坡电压那样在采样保持处理中利用。因此，关于生成第二斜坡电压的时钟信号，不需要考虑采样保持处理的电容元件C3的输入端及输出端的电压的建立时间等，与第一斜坡电压相比，可以设定为较快的频率。如果将生成第二斜坡电压的时钟信号的频率设定为比生成第一斜坡电压的时钟信号的频率快，则能够缩短第二转换处理的执行期间，由此，可以在本发明电路及本发明装置的A/D转换处理整体上缩短处理时间。
<2>在上述第一～第四实施方式中，将存储电路50构成为，在电压比较电路CMP的输出电平从H电平过渡到L电平时，将从计数器电路40输出的数字值Cu存储于高位用存储区域51；在电压比较电路CMP的输出电平从L电平过渡到H电平时，将从计数器电路40输出的数字值Cl存储于低位用存储区域52。但不局限于此。
也可以构成为，在电压比较电路CMP的输出电平从L电平过渡到H电平时，将从计数器电路40输出的数字值Cu存储于高位用存储区域51；在电压比较电路CMP的输出电平从H电平过渡到L电平时，将从计数器电路40输出的数字值Cl存储于低位用存储区域52。
另外，存储电路50也可以构成为，例如，设置具备可存储1行的量的数字数据的存储区域的1个存储电路，将该存储电路的存储区域分割，分别分配给每一列的高位用存储区域51及低位用存储区域52而使用。另外，也可以构成为，将多个存储电路的存储区域组合，构成每一列的高位用存储区域51，同样，也可以构成为，将多个存储电路的存储区域组合，分配给每一列的低位用存储区域52而使用。

Claims (10)

1.一种A/D转换电路，其特征在于，具备：
第一电容元件；
第二电容元件，输出端连接于所述第一电容元件的输入端；
第三电容元件，输出端连接于所述第二电容元件的输入端；
电压比较电路，在输入端子连接有所述第一电容元件的输出端，对所述输入端子的电压值和规定的阈值电压值进行比较；
第一输入电路，对所述第一电容元件和所述第二电容元件之间的第一中间节点，输入从外部输入的被转换模拟电压信号；
第二输入电路，对所述第二电容元件和所述第三电容元件之间的第二中间节点，输入用于第一转换处理的第一参照电压，所述第一转换处理求取将所述被转换模拟电压信号转换了的数字数据内、包含最高位的连续的一部分位的值；
第三输入电路，对所述第三电容元件的输入端，输入用于第二转换处理的第二参照电压，所述第二转换处理在所述第一转换处理结束之后，求取所述数字数据的未转换位的值；
控制电路，在所述第一转换处理的所述电压比较电路的输出变化时，生成用于将所述第一参照电压的电压值保持于所述第三电容元件的控制信号；
第一斜坡电压生成电路，至少在所述第一转换处理的执行期间，生成电压值阶段地单调变化的第一斜坡电压，作为所述第一参照电压而输出；
第二斜坡电压生成电路，至少在所述第二转换处理的执行期间，生成电压值阶段地或连续性地单调变化的第二斜坡电压，作为所述第二参照电压而输出；
计数器电路，将对应于所述第一斜坡电压的电压变化及所述第二斜坡电压的电压变化进行计数的数字值输出；以及
存储电路，在所述电压比较电路的输出变化时将所述数字值存储。
2.如权利要求1所述的A/D转换电路，其特征在于，
所述第一输入电路具备用于设定所述被转换模拟电压信号可否向所述第一中间节点输入的第一开关电路，在所述第一转换处理的所述计数器电路的计数开始前的规定期间，将所述第一开关电路设为导通状态，
所述第二输入电路具备用于设定所述第一参照电压可否向所述第二中间节点输入的第二开关电路，在所述第一转换处理时，将所述第二开关电路设为导通状态，
所述第三输入电路具备用于设定所述第二参照电压可否向所述第三电容元件输入的第三开关电路，基于所述控制信号，在从所述电压比较电路的输出变化时至所述第二转换处理开始时为止期间，将所述第三开关电路设为断开状态。
3.如权利要求1所述的A/D转换电路，其特征在于，
所述第一输入电路具备用于设定所述被转换模拟电压信号可否向所述第一中间节点输入的第一开关电路，在所述第一转换处理的所述计数器电路的计数开始前的规定期间，将所述第一开关电路设为导通状态，
所述第二输入电路具备：第四开关电路，为了控制所述第二电容元件和所述第三电容元件之间的电连接，将所述第二中间节点分割为所述第二电容元件侧的第一分割节点和所述第三电容元件侧的第二分割节点；第二开关电路，用于设定所述第一参照电压可否向所述第一分割节点输入；以及第五开关电路，用于将所述第一参照电压或相当于所述第一参照电压的电压设为第三参照电压，设定所述第三参照电压可否向所述第二分割节点输入，
所述第二输入电路构成为，在所述第一转换处理时，将所述第二开关电路设为导通状态，进而，在所述第一转换处理时，将所述第四开关电路设为断开状态，基于所述控制信号，在从所述第一转换处理的所述计数器电路的计数开始时至所述电压比较电路的输出变化时为止的期间，将所述第五开关电路控制为导通状态，将所述电压比较电路的输出变化时的所述第一参照电压值的电压值保持于所述第三电容元件，
所述第三输入电路构成为，将所述第二参照电压直接输入到所述第三电容元件的输入端子。
4.如权利要求1所述的A/D转换电路，其特征在于，所述第二斜坡电压生成电路在所述第二转换处理时，生成所述第二斜坡电压，所述第二斜坡电压具有与所述第一转换处理时的所述第一斜坡电压的电压变化方向相反的电压变化方向。
5.如权利要求1所述的A/D转换电路，其特征在于，所述电压比较电路具备：倒相器电路；以及用于将所述倒相器电路的输入端子和输出端子短路的第六开关电路，在所述第一输入电路向所述第一中间节点输入所述被转换模拟电压信号之前，通过所述第六开关电路，在规定的初始化期间，将所述倒相器电路短路而初始化。
6.如权利要求1所述的A/D转换电路，其特征在于，所述控制电路在所述第一转换处理中，在从输入到所述第三电容元件的所述第一斜坡电压的电压变化时、至对应于所述第一斜坡电压的电压变化而变化的所述第三电容元件的输入端及输出端的电压值稳定为止的期间，以由所述控制信号控制的所述开关电路的状态不切换的方式，控制所述控制信号的输出定时。
7.如权利要求1所述的A/D转换电路，其特征在于，
所述第一斜坡电压构成为每第一变化量地阶段地单调变化，所述第一变化量是用对应于所述数字数据的位数而预设定的第一分辨率相应的分辨数，将所述被转换模拟电压信号的电压幅度分割而成的，
所述第二斜坡电压构成为每第二变化量地阶段地单调变化，所述第二变化量是用以对应的位数的值和对应于所述第一分辨率的位数的值的和成为所述数字数据的位数的值的方式规定的第二分辨率相应的分辨数，将所述第一变化量分割而成的。
8.如权利要求1所述的A/D转换电路，其特征在于，
所述第一斜坡电压构成为每第一变化量地阶段地单调变化，所述第一变化量是用对应于所述数字数据的位数而预设定的第一分辨率相应的分辨数，将所述被转换模拟电压信号的电压幅度分割而成的，
所述第二斜坡电压构成为连续地单调变化。
9.如权利要求1所述的A/D转换电路，其特征在于，所述第二斜坡电压生成电路构成为，在除了所述第二转换处理的执行期间以外还包含所述第二转换处理之前的一定期间及所述第二转换处理之后的一定期间中任一方或双方的期间中，生成所述第二斜坡电压而输出。
10.一种固体摄像装置，其特征在于，在同一芯片上具备：
固体摄像元件组，矩阵状地配设多个将光信号转换为电信号的固体摄像元件而成；
按所述固体摄像元件组的每一列而个别地对应地设置的、多个构成权利要求1～9中任一项所述的A/D转换电路的所述第一电容元件、所述第二电容元件、所述第三电容元件、所述电压比较电路、所述第一输入电路、所述第二输入电路、所述第三输入电路、所述控制电路、以及所述存储电路；以及
对所述固体摄像元件组共同地设置的、构成权利要求1～9中任一项所述的A/D转换电路的所述第一斜坡电压生成电路、所述第二斜坡电压生成电路、及计数器电路。
CN200980104454.0A 2008-02-07 2009-01-30 A/d转换电路及固体摄像装置 Active CN101939917B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-027689 2008-02-07
JP2008027689A JP4774064B2 (ja) 2008-02-07 2008-02-07 Ａ／ｄ変換回路及び固体撮像装置
PCT/JP2009/051534 WO2009099003A1 (ja) 2008-02-07 2009-01-30 Ａ／ｄ変換回路及び固体撮像装置

Publications (2)

Publication Number Publication Date
CN101939917A true CN101939917A (zh) 2011-01-05
CN101939917B CN101939917B (zh) 2013-07-31

Family

ID=40952078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980104454.0A Active CN101939917B (zh) 2008-02-07 2009-01-30 A/d转换电路及固体摄像装置

Country Status (5)

Country Link
US (1) US8354630B2 (zh)
JP (1) JP4774064B2 (zh)
KR (1) KR101161277B1 (zh)
CN (1) CN101939917B (zh)
WO (1) WO2009099003A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104040897A (zh) * 2012-01-23 2014-09-10 国立大学法人东北大学 模拟数字转换器和固体摄像装置
CN106416229A (zh) * 2013-12-06 2017-02-15 株式会社尼康 拍摄元件以及拍摄装置
CN108702156A (zh) * 2016-03-25 2018-10-23 富士胶片株式会社 模拟/数字转换装置及其控制方法
CN109150185A (zh) * 2017-06-19 2019-01-04 比亚迪股份有限公司 模数转换电路和列并行模数转换器
CN109151293A (zh) * 2018-11-02 2019-01-04 上海晔芯电子科技有限公司 具有增益补偿的hdr图像传感器、读出电路及方法
CN110351499A (zh) * 2018-04-06 2019-10-18 爱思开海力士有限公司 图像感测装置
US11800257B2 (en) 2018-08-07 2023-10-24 Sony Semiconductor Solutions Corporation Solid-state imaging element, imaging device, and method for controlling solid-state imaging element

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148831B2 (en) * 2003-10-27 2006-12-12 Micron Technology, Inc. Variable quantization ADC for image sensors
JP5332041B2 (ja) * 2009-03-13 2013-11-06 ルネサスエレクトロニクス株式会社 固体撮像装置
JP2010268080A (ja) * 2009-05-12 2010-11-25 Canon Inc 固体撮像装置
WO2011030391A1 (ja) * 2009-09-11 2011-03-17 パナソニック株式会社 アナログ・デジタル変換器、イメージセンサシステム、カメラ装置
JP2011114785A (ja) * 2009-11-30 2011-06-09 Renesas Electronics Corp 固体撮像装置
WO2012044311A1 (en) 2010-09-30 2012-04-05 Analogic Corporation Non-linear data acquisition
JP5808162B2 (ja) 2011-06-23 2015-11-10 キヤノン株式会社 撮像素子、撮像装置及び撮像素子の駆動方法
JP5734121B2 (ja) * 2011-07-15 2015-06-10 ルネサスエレクトロニクス株式会社 固体撮像装置
US8624769B2 (en) * 2011-08-11 2014-01-07 California Institute Of Technology Mixed linear/square-root encoded single slope ramp provides a fast, low noise analog to digital converter with very high linearity for focal plane arrays
JP5915105B2 (ja) * 2011-11-14 2016-05-11 株式会社ソシオネクスト データ転送システム、受信回路、及び受信方法
TWI530183B (zh) * 2011-12-08 2016-04-11 Sony Corp An imaging element, a control method, and an imaging device
JP2013179479A (ja) * 2012-02-28 2013-09-09 Nikon Corp 固体撮像装置及びこれを用いた電子カメラ
JP6151530B2 (ja) * 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
US8830361B2 (en) 2012-04-12 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of reducing column fixed pattern noise
JP6097574B2 (ja) * 2013-01-25 2017-03-15 キヤノン株式会社 撮像装置、その駆動方法、及び撮像システム
JP6188451B2 (ja) * 2013-06-27 2017-08-30 オリンパス株式会社 アナログデジタル変換器および固体撮像装置
KR102135684B1 (ko) 2013-07-24 2020-07-20 삼성전자주식회사 카운터 회로, 이를 포함하는 아날로그-디지털 컨버터, 이미지 센서 및 이를 이용하는 상관 이중 샘플링 방법
TWI631854B (zh) * 2013-08-05 2018-08-01 日商新力股份有限公司 Conversion device, imaging device, electronic device, conversion method
JP2015037206A (ja) * 2013-08-12 2015-02-23 キヤノン株式会社 撮像装置
JP2015100042A (ja) * 2013-11-19 2015-05-28 株式会社東芝 ノイズ除去装置、および撮像装置
JP6362328B2 (ja) * 2013-12-26 2018-07-25 キヤノン株式会社 固体撮像装置及びその駆動方法
JP6545541B2 (ja) * 2014-06-25 2019-07-17 株式会社半導体エネルギー研究所 撮像装置、監視装置、及び電子機器
US9247162B2 (en) * 2014-06-27 2016-01-26 Omnivision Technologies, Inc. System and method for digital correlated double sampling in an image sensor
KR102170619B1 (ko) 2014-07-03 2020-10-28 삼성전자주식회사 이미지 센서와 이를 포함하는 장치
JP2016144151A (ja) * 2015-02-04 2016-08-08 キヤノン株式会社 固体撮像装置の駆動方法、固体撮像装置およびカメラ
KR102332942B1 (ko) * 2015-11-27 2021-12-01 에스케이하이닉스 주식회사 전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서
US9722824B2 (en) * 2015-12-30 2017-08-01 Texas Instruments Incorporated Embedded clock in communication system
KR102446723B1 (ko) * 2016-01-29 2022-09-27 에스케이하이닉스 주식회사 이미지 센싱 장치 및 그의 구동 방법
KR102503213B1 (ko) 2016-04-05 2023-02-23 삼성전자 주식회사 세틀링 타임을 감소시키는 cds 회로, 이를 포함하는 이미지 센서
US9774811B1 (en) * 2016-09-27 2017-09-26 Omnivision Technologies, Inc. Ramp signal generator for double ramp analog to digital converter
JP6871815B2 (ja) * 2017-06-30 2021-05-12 キヤノン株式会社 撮像装置及びその駆動方法
KR102651380B1 (ko) * 2018-03-08 2024-03-27 에스케이하이닉스 주식회사 이미지 센싱 장치 및 그 이미지 센싱 장치의 구동 방법
KR20200098802A (ko) 2019-02-12 2020-08-21 삼성전자주식회사 디지털 픽셀을 포함하는 이미지 센서
JP7370767B2 (ja) * 2019-08-28 2023-10-30 キヤノン株式会社 Ａｄ変換回路、光電変換装置、光電変換システム、移動体
US11240458B2 (en) * 2020-06-12 2022-02-01 Omnivision Technologies, Inc. Image sensor with capacitor randomization for column gain
CN117147955B (zh) * 2023-10-31 2024-01-05 北京励芯泰思特测试技术有限公司 一种电压测量电路及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5696527A (en) * 1979-12-29 1981-08-04 Advantest Corp Analog-digital converter
US5194865A (en) * 1991-12-06 1993-03-16 Interbold Analog-to-digital converter circuit having automatic range control
JP3141832B2 (ja) * 1997-12-03 2001-03-07 日本電気株式会社 Ａ／ｄ変換器及びこれを用いたａ／ｄ変換装置
JP3357858B2 (ja) 1999-03-30 2002-12-16 株式会社東芝 アナログデジタル変換器
JP3507800B2 (ja) * 2001-02-02 2004-03-15 有限会社リニアセル・デザイン アナログ−デジタル変換器及びこれを用いたイメージセンサ
JP4928069B2 (ja) 2004-06-07 2012-05-09 キヤノン株式会社 撮像装置及び撮像システム
KR100716736B1 (ko) * 2005-05-18 2007-05-14 삼성전자주식회사 서브 샘플링 모드에서 고 프레임 레이트를 지원하는 칼럼아날로그-디지털 변환 장치 및 그 방법

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104040897B (zh) * 2012-01-23 2017-02-22 国立大学法人东北大学 模拟数字转换器和固体摄像装置
CN104040897A (zh) * 2012-01-23 2014-09-10 国立大学法人东北大学 模拟数字转换器和固体摄像装置
CN106416229B (zh) * 2013-12-06 2019-09-10 株式会社尼康 拍摄元件以及拍摄装置
CN106416229A (zh) * 2013-12-06 2017-02-15 株式会社尼康 拍摄元件以及拍摄装置
CN110365921B (zh) * 2013-12-06 2023-12-12 株式会社尼康 电子设备
CN110365921A (zh) * 2013-12-06 2019-10-22 株式会社尼康 电子设备
CN108702156A (zh) * 2016-03-25 2018-10-23 富士胶片株式会社 模拟/数字转换装置及其控制方法
CN109150185A (zh) * 2017-06-19 2019-01-04 比亚迪股份有限公司 模数转换电路和列并行模数转换器
CN110351499A (zh) * 2018-04-06 2019-10-18 爱思开海力士有限公司 图像感测装置
CN110351499B (zh) * 2018-04-06 2021-10-26 爱思开海力士有限公司 图像感测装置
US11800257B2 (en) 2018-08-07 2023-10-24 Sony Semiconductor Solutions Corporation Solid-state imaging element, imaging device, and method for controlling solid-state imaging element
CN109151293A (zh) * 2018-11-02 2019-01-04 上海晔芯电子科技有限公司 具有增益补偿的hdr图像传感器、读出电路及方法
CN109151293B (zh) * 2018-11-02 2020-10-27 思特威(上海)电子科技有限公司 具有增益补偿的hdr图像传感器、读出电路及方法

Also Published As

Publication number Publication date
KR20100093568A (ko) 2010-08-25
US8354630B2 (en) 2013-01-15
JP4774064B2 (ja) 2011-09-14
JP2009188815A (ja) 2009-08-20
CN101939917B (zh) 2013-07-31
US20110001039A1 (en) 2011-01-06
KR101161277B1 (ko) 2012-07-02
WO2009099003A1 (ja) 2009-08-13

Similar Documents

Publication Publication Date Title
CN101939917B (zh) A/d转换电路及固体摄像装置
CN103297724B (zh) 成像装置、成像系统和成像装置驱动方法
EP2104235B1 (en) Analog-to-digital converter, analog-to-digital converting method, solid-state image pickup device.
US8520110B2 (en) Solid-state imaging device, driving control method, and imaging apparatus
TWI535291B (zh) 信號處理裝置及信號處理方法
JP3904111B2 (ja) 固体撮像装置及びその信号処理方法
JP4524652B2 (ja) Ａｄ変換装置並びに半導体装置
US7741988B2 (en) Analog-digital converter, solid-state image capturing apparatus, and electronic information device
CN101079969B (zh) 固态成像装置及其驱动方法和相机
CN101860690B (zh) 固体摄像器件、摄像装置、电子装置、ad转换器和ad转换方法
CN102291144B (zh) A/d转换器、使用多个a/d转换器的固态图像传感器和a/d转换器的驱动方法
JP5219962B2 (ja) 固体撮像素子、その駆動方法、及び撮像システム
JP3507800B2 (ja) アナログ−デジタル変換器及びこれを用いたイメージセンサ
US9578268B2 (en) Ramp signal calibration apparatus and method and image sensor including the ramp signal calibration apparatus
JP2012019411A (ja) 固体撮像装置
US20110025895A1 (en) A/d converter unit for image sensor
CN102905088A (zh) 固态成像装置
JP2007059991A (ja) Ｄａ変換装置、ａｄ変換装置、半導体装置
KR20060047769A (ko) Ａｄ 변환 방법 및 물리량 분포 검지용 반도체 장치
CN104137421A (zh) A／d转换电路及固体成像装置
US8072527B2 (en) Solid state image sensing device
KR20150017956A (ko) 2-스텝 구조 및 차동 멀티 램핑 업/다운 신호를 적용하여 싱글 슬로프 기법으로 구현한 이미지 센서, 이의 동작 방법, 및 상기 이미지 센서를 포함하는 장치들
KR20070004838A (ko) 광검출 장치
EP2834969B1 (en) Pixel processing circuitry
CN103873784A (zh) 图像拾取装置、图像拾取系统及用于驱动该装置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221121

Address after: Unit F, 10th Floor, Information Technology Center, 21 Hongtu Road, Kwun Tong District, Hong Kong, China

Patentee after: Zhigan Microelectronics Technology (Hong Kong) Co.,Ltd.

Address before: Osaka, Japan

Patentee before: Sharp Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230223

Address after: Room 612, 6th floor, No. 111 Building, Xiangke Road, China (Shanghai) Free Trade Pilot Area, Pudong New Area, Shanghai, 201203

Patentee after: Starway (Shanghai) Electronic Technology Co.,Ltd.

Address before: Unit F, 10th Floor, Information Technology Center, 21 Hongtu Road, Kwun Tong District, Hong Kong, China

Patentee before: Zhigan Microelectronics Technology (Hong Kong) Co.,Ltd.