CN104137421A - A／d转换电路及固体成像装置 - Google Patents

Abstract

在ADC(12)中，使用ADC(12)内的多个电容器(C1～C8)中的一部分电容器(C1～C4)来预先保持经由固体成像装置的垂直信号线而分别输入的多个像素信号(Sig1、Sig2、Sig3)。通过保持在电容器(C1～C4)中的各个像素信号，生成节点(Vcm)的电位。然后，通过使电容器(C1～C8)的对电极的电压变化，使节点(Vcm)的电位变化，通过比较节点(Vcm)的电位与规定电位(暗电位(Vdark))，生成像素信号的数字值。

Description

A/D转换电路及固体成像装置

技术领域

本发明涉及固体成像装置。

本申请基于2012年3月1日提出申请的、日本特愿2012-045858号、以及日本特愿2012-045859号主张优先权，并在此引用其内容。

背景技术

近年来，视频摄像机和电子摄像机被广泛普及。在这些摄像机中使用了CCD型或CMOS型拍摄装置(固体成像装置)。CMOS型拍摄装置是如下装置：向设置在像素部中的MOS晶体管的控制电极导入积蓄在受光像素中的信号电荷，并从主电极输出被放大的信号。

在CMOS传感器(CMOS型固体成像装置)中扩大像素信号的动态范围的情况下，有时使用将成为中心的像素和其周边的多点像素合成来扩大动态范围的方法。例如，如图18的图像加权的例子所示那样，将同色的像素R1、像素R2、和像素R3加权后相加。即，将从像素R1经由垂直信号线VL输出的信号Sig1、从像素R2经由垂直信号线VL输出的信号Sig2、和从像素R3经由垂直信号线VL输出的信号Sig3各自的信号电平加权相加(以一定的比例相加)，改进针对噪声的信号的动态范围。

例如，在将像素R1的输出信号Sig1的信号电平作为Sig1、将像素R2的输出信号Sig2的信号电平作为Sig2、将像素R3的输出信号Sig3的信号电平作为Sig3的情况下，加权相加为“加权相加值＝Sig1+2×Sig2+Sig3”等。

另外，在进行这样的加权相加的情况下，使用如下方法：通过固体成像装置1A内(芯片内)的ADC(A/D转换电路)或者设置在固体成像装置1A外部的A/D转换电路将从像素R1、R2、R3分别输出的输出信号Sig1、Sig2、Sig3转换为数字数据(数字值)，使用该转换为数字值的像素信号进行加权相加。

这是由于，从垂直信号线VL输出的信号Sig1、Sig2、Sig3不是同时从垂直信号线VL输出而是按时间序列依次输出，因此，将信号Sig1、Sig2、Sig3暂时转换为数字数据并存储在存储器等后，使用存储在该存储器等的数字值进行加权相加。

另外，存在相关的固体成像装置(参照专利文献1)。该专利文献1记载的固体成像装置的目的在于，提供一种包含能够配置在有限空间中的ADC的固定成像装置。在该固体成像装置中，经由垂直读出线而输出的像素的信号被作为电位保持于节点，多个电容器与保持了像素的信号的节点电容耦合。然后，通过控制晶体管来依次切换多个电容器的对电极的电压，使节点的电位阶梯状(即，台阶状或者斜坡状)地下降。比较器比较节点的电位和像素的暗状态下的电位，在节点的电位较低时决定数字值的高位的位。接下来开始数字值的低位的位的转换。

此外，存在相关的拍摄装置(参照专利文献2)。该专利文献2记载的拍摄装置的目的在于，在拍摄装置中，在不动态地改变固体成像元件的积蓄期间的情况下，尽可能地谋求与人眼的特性相符合的线性度的实现和动态范围的扩大。在该专利文献2记载的拍摄装置中，传感器芯片在比按标准规定的现有的1帧期间短的曝光期间，N通道并列地输出在1帧期间内从像素部多次读出的拍摄信号。帧存储器将该拍摄信号积蓄多帧的量。帧相加电路将从帧存储器读出的多帧的信号相加，生成标准的1帧量的信号。由此，能够使动态范围最大为N的平方倍。

现有技术文献

专利文献

专利文献1：日本特开2010-239604号公报

专利文献2：日本特开2009-239398号公报

发明内容

发明要解决的课题

如上述那样，作为在CMOS型固体成像装置中扩大像素信号的动态范围的方法，使用如下方法：通过设置在拍摄装置内或者外部的A/D转换电路对从像素输出的像素信号进行A/D(模/数)转换处理后，使用该转换为数字值的像素信号进行加权相加。

图19是表示将上述的像素信号转换为数字值的A/D转换电路的例子的图，是表示通常的A/D转换电路的构成的图。在图19所示的A/D转换电路中，PGA(放大器)11以及ADC(A/D转换电路)12C的构成是与上述专利文献1记载的固体成像装置相同的构成。图19所示的电路将积分型ADC12C连接于PGA11的后级而构成，PGA11和ADC12C在固体成像装置中按各列的垂直信号线VL而设置。

在ADC12C中，起初读入暗信号Vdark，并将其保持在与比较器CP1的输入端子(-)连接的电容器C10中，接下来，从PGA11读入像素信号，将该像素信号的电压电平保持在节点Vcm中。然后，通过使电容器C的对电极的电位变化，使节点Vcm的电压变化，通过比较器CP1比较该节点Vcm的电压和积蓄在电容器C10中的电压(暗电位Vdark)，由此进行A/D转换。另外，在A/D转换时，以通过粗(coarse)转换决定像素信号的数字值的高位的位(例如，高位3位)、通过精(fine)转换决定像素信息的低位的位(例如，低位12位)的方式，快速进行像素信号的A/D转换处理(详细情况参照专利文献1)。

然后，在对图18所述的同色的像素R1、R2、R3的输出信号Sig1、Sig2、Sig3进行加权相加的情况下，使用如下方法：将各个信号Sig1、Sig2、Sig3通过PGA放大，将该放大的像素信号通过ADC12C转换为数字数据(数字值)，并暂时存储在存储器中，使用该存储在存储器中的数字值来进行加权相加。

然而，在利用该转换为数字值的像素数据进行加权相加的方法中，会原样包含将像素信号通过PGA放大时产生的误差、和将图像信号A/D转换时产生的转换误差地进行相加。例如，将像素信号通过PGA放大时产生的噪声和/或响应延迟导致的误差、在ADC12C内产生的噪声(例如，由切换开关产生的噪声等)导致的转换误差和/或量化误差会在加权相加时被原样相加。因此，希望提供一种方法，该方法能够不包含将像素信号通过PGA放大时产生的误差、将像素信号转换为数字值(数字数据)时产生的转换误差和/或量化误差地、进行像素信号的加权相加。

本发明的方案的目的在于，提供一种A/D转换电路、以及具有A/D转换电路的固体成像装置，在进行经由固体成像装置的垂直信号线输出的多个像素信号的加权相加的情况下，能够不包含进行A/D转换时产生的转换误差(由噪声成分产生的转换误差和量化误差)地进行加权相加。

此外，本发明的方案的目的在于，提供一种固体成像装置，在加权相加从固体成像装置的垂直信号线输出的多个像素信号的情况下，能够不包含将像素信号通过放大器放大时产生的误差(噪声和响应延迟导致的误差)、对像素信号进行A/D转换时产生的误差(由噪声产生的转换误差和量化误差)地、进行加权相加。

用于解决课题的手段

本发明的方案的A/D转换电路的特征在于，具有：

多个电容元件，其电容耦合在经由固体成像装置的垂直信号线而输入像素信号的节点上；像素信号保持单元，其使用所述多个电容元件中的一部分电容元件预先保持分别经由所述垂直信号线输入的多个像素信号；节点电位生成单元，其将保持在所述一部分电容元件中的各个像素信号合成而生成所述节点的电位；以及控制单元，其通过使所述多个电容元件的对电极的电压变化，使所述节点的电位变化，通过比较所述节点的电位与规定电位而生成所述像素信号的数字值。

本发明的方案的固体成像装置的特征在于，具有：垂直信号线，其按列输出矩阵状地配置的多个受光像素中的选择行的像素信号；信号合成部，其按规定数暂时保持从所述垂直信号线输出的像素信号，并且，从所保持的多个像素信号合成一个像素信号并输出；以及放大器，其放大从所述信号合成部输出的合成得到的像素信号。

发明效果

在本发明的方案的A/D转换电路中，使用A/D转换电路内的多个电容器中的一部分电容器预先保持经由固体成像装置的垂直信号线而输入的多个像素信号，并根据保持在该一部分电容器中的像素信号生成节点的电位。然后，通过使电容器的对电极的电压变化，使节点的电位变化，通过比较节点的电位与规定电位而生成像素信号的数字值。因此，在本发明的方案的A/D转换电路中，在进行经由固体成像装置的垂直信号线输入的多个像素信号的加权相加的情况下，能够不包含在进行A/D转换时产生的转换误差(由噪声成分产生的转换误差和量化误差)地、进行加权相加。

在本发明的方案的固体成像装置中，在固体成像装置的垂直信号线与放大从该垂直信号线输出的像素信号的放大器之间设有信号合成部，该信号合成部暂时保持从上述垂直信号线依次输出的多个像素信号，并且从该保持的多个像素信号合成一个像素信号。

因此，在加权相加从固体成像装置的垂直信号线输出的多个像素信号的情况下，能够不包含将像素信号通过放大器放大时产生的误差(噪声和响应延迟导致的误差)、对像素信号进行A/D转换时产生的误差(由噪声产生的转换误差和量化误差)地、进行加权相加。

附图说明

图1是表示固体成像装置的图。

图2是表示像素电路的构成图。

图3是表示本发明的第一实施方式的A/D转换电路(ADC)的构成图。

图4是用于说明无加权相加动作的情况下的动作的时序图。

图5是用于说明有加权相加动作的情况下的动作的时序图。

图6是表示本发明的第二实施方式的A/D转换电路的构成图。

图7是用于说明图6所示的ADC的动作(有加权相加动作)的时序图。

图8是用于说明图6所示的ADC的动作(无加权相加动作)的时序图。

图9是表示本发明的第三实施方式的A/D转换电路的构成图。

图10是用于说明图9所示的ADC的动作的时序图。

图11是表示本发明的第四实施方式的固体成像装置的构成图。

图12是表示加权相加电路的构成图。

图13是用于说明加权相加电路的动作(有加权相加)的时序图。

图14是用于说明加权相加电路的动作(无加权相加)的时序图。

图15A是表示本发明的第五实施方式的固体成像装置的构成的一个例子的图。

图15B是表示本发明的第五实施方式的固体成像装置的构成的其他例子的图。

图16A是表示第五实施方式的变形例的图。

图16B是表示第五实施方式的其他变形例的图。

图17是表示本发明的第六实施方式的固体成像装置的构成图。

图18是表示图像的加权例的图。

图19是表示通常的A/D转换电路的构成图。

具体实施方式

以下，参照附图说明本发明的实施方式。

[第一实施方式]

图1是表示CMOS型固体成像装置的电路图。如图1所示，固体成像装置1具有由二维状地配置的多个像素PX构成的像素部2、垂直扫描电路3、水平扫描电路4、与像素PX的各列对应地设置并被供给对应列的像素PX的像素信号的垂直信号线VL、与各垂直信号线VL连接的PGA(Programmable-Gain Amplifiers：可编程增益放大器)、和对从该PGA输出的信号进行A/D(模/数)转换的ADC(A/D转换电路)。另外，像素PX的数量，在图1所示的例子中为6×4(6行4列)，但其数量并不限于此。此外，在图1中，用附图标记Gr表示的像素PX是检测Gr(绿)的像素，用附图标记R表示的像素PX是检测R(红)的像素，用附图标记B表示的像素PX是检测B(蓝)的像素。这样，在像素部2中交替地排列有检测Gr(绿)的像素、检测R(红)的像素、和检测B(蓝)的像素。另外，像素PX的构成(电路构成)是图2所示的构成(详细后述)。

(关于像素电路的说明)

接下来，简单地说明构成CMOS型固体成像装置内的像素部的像素PX。图2是表示像素电路的构成图，是表示一个像素PX、垂直信号线VL、以及恒流源TD的电路图。

图2所示的像素电路具有作为光电转换部的光电二极管PD、接收电荷并将电荷转换为电压的作为电荷电压转换部的浮置扩散FD、将浮置扩散FD的电位复位的复位晶体管RST、将与浮置扩散FD的电位相应的信号向垂直信号线VL供给的选择晶体管SEL、从光电二极管PD向浮置扩散FD传输电荷的作为电荷传输部的传输晶体管TX、和输出与浮置扩散FD的电位相应的信号的作为放大部的放大晶体管SF。

在图2中，VDD是电源电位。另外，像素PX的晶体管SF、TX、RST、SEL全部都是nMOS晶体管。传输晶体管TX的栅极按每行共用地连接，其被从垂直扫描电路3供给控制传输晶体管TX的控制信号φTX。复位晶体管RST的栅极按每行共用地连接，其被从垂直扫描电路3(参照图1)供给控制复位晶体管RST的控制信号φRST。选择晶体管SEL的栅极按每行共用地连接，其被从垂直扫描电路3供给控制选择晶体管SEL的控制信号φSEL。

各像素PX的光电二极管PD根据入射光的光量(被摄体光)生成信号电荷。各像素PX的传输晶体管TX在控制信号φTX的高电平期间导通，向浮置扩散FD传输光电二极管PD的电荷。复位晶体管RST在控制信号φRST的高电平期间(电源电位VDD的期间)导通，将浮置扩散FD复位。

在放大晶体管SF中，其漏极与电源电位VDD连接，其栅极与浮置扩散FD连接，其源极与选择晶体管SEL的漏极连接。选择晶体管SEL的源极与垂直信号线VL连接。恒流源TD在与垂直信号线VL对应的像素PX的选择晶体管SEL导通时，向垂直信号线VL流入电流。

各像素PX的放大晶体管SF根据浮置扩散FD的电压值，经由选择晶体管SEL向垂直信号线VL输出电压。选择晶体管SEL在控制信号φSEL的高电平期间导通，将放大晶体管SF的源极与垂直信号线VL连接。

(第一实施方式的A/D转换电路的概要说明)

接下来，关于第一实施方式的A/D转换电路(ADC12)的概要进行说明。图3是表示本发明的实施方式的A/D转换电路的构成图。图3所示的电路在PGA11的后级连接有积分型的ADC12。PGA11和ADC12在图1所示的固体成像装置1中按各列的垂直信号线VL而设置。

PGA11以及ADC12的动作通过控制部21而被控制。控制部21控制PGA11以及ADC12内的各开关的接通/断开(连接/断开)(即，导通状态与非导通状态的切换)，此外，供给在ADC12内使用的各信号(VRT、VRB、VRAMP等)。此外，控制部21具有对在ADC12内进行的粗转换的处理动作进行控制的粗转换控制部22、和对精转换的处理动作进行控制的精转换控制部23。

此外，控制部21具有进行粗转换和精转换处理时使用的计数器24、和保持A/D转换结果的数字数据的寄存器等。另外，计数器24具有在将像素信号以14位的分辨率转换为数字值时，用于对在粗转换中使用的高位3位的值进行计数的3位计数器24A、和用于对在精转换中使用的低位12位的值进行计数的12位计数器24B(关于粗转换以及精转换后述)。

图3所示的ADC12与图19所示的通常的ADC12C相比，构成上的不同点是对电容器C1～C4新追加了开关S9、S10、S11、S12、S13。作为构成上的进一步不同点，在节点Vcm上追加了开关S13，能够选择性地连接节点Vcm和节点Vcm′。其他构成与图19所示的ADC12C大体相同。因此，对两者中对应的构成标注相同的附图标记。另外，在图3所示的ADC12中，在使开关S9、S10、S11、S12、S13全部始终接通(连接)的状态下，图3所示的ADC12能够执行与图19所示的通常的ADC12C相同的功能。

上述开关S9是用于将像素信号Sig1保持在电容器C1中的开关。开关S10以及S11是用于将像素信号Sig2保持在电容器C2及C3中的开关。开关S12是用于将像素信号Sig3保持在电容器C4中的开关。例如，当在像素信号Sig1被输入到节点Vcm的状态下将开关S9接通时(但开关S10、S11、S12、S13是断开(off)状态)，通过开关S9，由像素信号Sig1向电容器C1中充入电荷，像素信号Sig1被保持在电容器C1中。

然后，分别由信号Sig1、Sig2、Sig3将电容器C1、C2、C3、C4依次充电后，同时接通开关S9～S12(但是断开开关S13)，使节点Vcm上产生电位，由此，进行信号Sig1、Sig2、Sig3的加权相加。此时的加权比例通过电容器C1、电容器C2+C3、电容器C4的静电电容比来决定。

在此，将电容器C1、C2、C3、C4的静电电容作为C1、C2、C3、C4，将信号Sig1、Sig2、Sig3的电压电平作为Sig1、Sig2、Sig3。这样，在该例中，相对于信号Sig1，保持在电容器C1中的电荷Q1为，

Q1＝C1×Sig1。

相对于信号Sig2，保持在电容器C2以及C3中的电荷Q2由于电容器C2以及C3并联连接，因此为

Q2＝(C2+C3)×Sig2。

相对于信号Sig3，保持在电容器C4中的电荷Q3为，

Q3＝C4×Sig2。

因此，保持在电容器C1、C2、C3、C4中的电荷的合计Qtotal为，

Qtotal＝C1×Sig1+(C2+C3)×Sig2+C4×Sig3。

此外，电容器C1、C2、C3、C4的合计电容Ctotal由于电容器C1、C2、C3、C4并联连接，因此为

Ctotal＝C1+(C2+C3)+C4。

因此，若将同时接通开关S9、S10、S11、以及S12、并断开开关S13的情况下的节点Vcm的电位用Vcm表示，则

Vcm＝Qtotal/(C1+C2+C3+C4)。

在此，若C1＝C2＝C3＝C4＝C，则

Qtotal＝C×Sig1+2×C×Sig2+C×Sig3。

因此，由于Vcm＝Qtotal/Ctotal，所以

Vcm＝{C×Sig1+2×C×Sig2+C×Sig3}/(4×C)。

因此，Vcm＝{Sig1+2×Sig2+Sig3}/4。这样，能够对信号Sig1、Sig2、Sig3进行“1：2：1”的加权相加。

如上述说明那样，在图3所示的ADC12中，将从PGA11输出的像素信号维持模拟信号的状态进行加权相加而使节点Vcm产生电位，并对在该节点Vcm上产生的电位进行A/D转换。因此，在对从PGA11输出的像素信号进行加权相加时，能够不产生ADC12中的转换误差(例如，基于噪声影响的误差和/或量化误差)地、通过模拟进行加权相加。

此外，在图3中，由于利用设置在ADC12内的粗转换用的电容器C1～C4进行加权相加，所以能够不增加布局面积地、通过模拟进行加权相加。

另外，在上述的例子中，示出了通过分别对3个像素信号Sig1、Sig2、Sig3分配一个电容器C1、2个电容器C2、C3、一个电容器C4，而将加权相加的比例设为“1：2：1”的例子，但本发明并不限定于此。例如，加权相加的比例能够设定为“1：3：1”、“1：5：1”或“2：3：3”等所希望的比例(但是，根据用于粗转换而准备的电容器C1～C8的个数而存在限制)。进而，也能够通过将加权比例设为“1：1：1”，进行3个像素信号Sig1、Sig2、Sig3的平均化。

此外，加权相加的像素信号的数量不限定于3个。也能够对5个像素信号或7个像素信号(基本上是奇数个信号)进行加权相加(但是，根据用于粗转换而准备的电容器C1～C8的个数而存在限制)。

(具有加权相加功能的ADC12的构成的说明)

接下来，对图3所示的ADC12的构成进行详细说明。ADC12是具有加权相加功能的积分型A/D转换电路。ADC12经由PGA11读入从固体成像元件的垂直信号线VL输出的像素信号，并对该像素信号进行A/D转换。

PGA11包含差动放大器(AM1)、开关PGA＿AZ、电容器C11、和可变电容器C12。在差动放大器AM1的正(+)输入中连接参考电压VREF，在负(-)输入中经由电容器C11连接像素信号输入。差动放大器AM1的输出与负反馈用的可变电容器C12以及开关PGA＿AZ连接，并且与ADC12内的开关SPL连接。此外，通过可变电容器C12能够变更PGA11的增益。PGA11的增益根据胶片的ISO感光度(例如，ISO100、200等)而切换。另外，从PGA11输出的信号的最大值为例如+1V。数值是一个例子，本发明不限定于此。

ADC12具有开关SPL、TSW。此外，ADC12包含电容器C1～C8、开关S1a、S1b～S8a、S8b、S9～S13、SX、和比较器CP1。另外，关于开关SPL、TSW、开关S1a、S1b～S8a、S8b、S9～S13、SX，用触点式开关符号表示，实际上，例如能够由MOS晶体管和/或半导体开关构成。

在比较器CP1的正(+)输入中，经由开关SPL以及开关S13而连接从PGA11输出的被放大后的像素信号。此外，在比较器CP1的负(-)输入中，经由开关ADC＿AZ而连接比较器CP1的输出，并且连接保持像素的暗状态的信息(暗电位Vdark)的电容器C10。

电容器C1～C8是静电电容相等的电容器。电容器C1～C8与节点Vcm或者节点Vcm′电容耦合。并且，在后述的粗转换中，依次切换与这些电容器连接的开关S1a、S1b～S8a、S8b(例如，断开开关S1a，接通开关S1b)。其结果是，将电容器C1～C8的对电极的电压在信号VRT与VRB之间切换，判断节点Vcm的电位属于8个范围的哪一个。另外，信号VRT是例如+2V的信号，信号VRT是例如+1V的信号(另外，有时用相同的附图标记VRT表示信号VRT的电压，用相同的附图标记VRB表示信号VRB的电压)。而且，通过信号VRT和VRB如后述那样生成振幅为1V的信号(VRT－VRB)(与PGA11的输出电压1V对应)。另外，所述的电位Vdark实际为0V。

然后，如图3所示，电容器C1的一端经由开关S9与节点Vcm(有时用相同的附图标记Vcm表示节点Vcm的电位)连接。此外，电容器C1的另一端经由开关S1a与信号线VRT(信号VRT的信号线)连接，并且，也经由开关S1b与信号线VRB(信号VRB的信号线)连接。

此外，电容器C2的一端经由开关S10与节点Vcm连接。电容器C2的另一端经由开关S2a与信号线VRT连接，并且，也经由开关S2b与信号线VRB连接。

此外，电容器C3的一端经由开关S11与节点Vcm连接。电容器C3的另一端经由开关S3a与信号线VRT连接，并且，也经由开关S3b与信号线VRB连接。另外，开关S11和开关S10是双方同时接通或者同时断开的开关。

此外，电容器C4的一端经由开关S12与节点Vcm连接。电容器C4的另一端经由开关S4a与信号线VRT连接，并且，也经由开关S4b与信号线VRB连接。

此外，电容器C5的一端与节点Vcm′连接。电容器C5的另一端经由开关S5a与信号线VRT连接，并且也经由开关S5b与信号线VRB连接。

此外，电容器C6的一端与节点Vcm′连接。电容器C6的另一端经由开关S6a与信号线VRT连接，并且，也经由开关S6b与信号线VRB连接。

此外，电容器C7的一端与节点Vcm′连接。电容器C7的另一端经由开关S7a与信号线VRT连接，并且，也经由开关S7b与信号线VRB连接。

此外，电容器C8的一端与节点Vcm′连接。电容器C8的另一端经由开关S8a与信号线VRT连接，并且，也经由开关S8b与信号线VRB连接。进而，电容器C8的另一端还经由开关SX与信号线VRAMP连接。

而且，节点Vcm和节点Vcm′通过开关S13连接，经由开关S13，节点Vcm与节点Vcm′选择性地成为连接状态或者断开(切断)状态。

而且，图3所示的ADC12通过将开关S9～S13维持始终接通的状态，作为通常的A/D转换电路(图19所示的无加权相加的ADC13C)而动作，通过控制开关S9～S13的接通/断开，作为具有加权相加功能的A/D转换电路而动作。

(无加权相加的情况下的ADC12的动作说明)

接下来，对在图3所示的ADC12中，通过将开关S9～S13维持始终接通的状态，使ADC12作为通常的A/D转换电路(无加权相加的A/D转换电路)而动作的情况的例子进行说明。

图4是用于说明不进行加权相加的情况下的ADC12的动作的时序图。另外，图4所示的处理是与通常的积分型A/D转换处理(专利文献1记载的固体成像装置中进行的A/D转换处理)相同的处理。以下，参照图4所示的时序图，关于该处理的流程简单地进行说明(详细情况参照专利文献1记载的拍摄装置)。

ADC12中的A/D转换动作通过粗转换以及精转换这2个阶段的A/D转换动作而进行。此外，在A/D转换处理的动作中，开关S9～S13维持接通的状态。此外，与电容器C1～C8连接的开关S1～S8，最开始，开关S1a～S8a是接通状态，开关S1b～S8b是断开状态。

在根据来自控制部21的控制指令而开始ADC12中的A/D转换处理时，在时刻T1开始暗取入，PGA自动归零信号的开关PGA＿AZ、自动归零信号的开关ADC＿AZ、以及采样信号的开关SPL接通。由此，比较器CP1在电容器C10的正极电位中将像素的暗状态信息作为电位(暗电位Vdark)保持。然后，当从时刻T1开始的暗取入结束后，开关PGA＿AZ、开关ADC＿AZ、以及开关SPL断开。

然后，在时刻T2开始信号取入(像素信号的读入)，当开关SPL再次接通时，从PGA11输出的像素信号在节点Vcm中作为电位Vcm保持。当该暗取入结束后，开关SPL断开。

然后，通过控制部21内的粗转换控制部22，从时刻T3开始粗转换。在时刻T3，与电容器C8连接的开关S8a断开，同样与电容器C8连接的开关S8b接通。因此，与节点Vcm′(由于开关S13接通，所以更准确地说是节点Vcm以及节点Vcm′)电容耦合的电容器C8的对电极的电压从VRT(2.0V)变化至VRB(1.0V)。此时，节点Vcm的电位仅下降“(VRT-VRB)/8”。此外，粗转换用的3位计数器24A的值为“001”。

此外，在时刻T4，与电容器C1连接的开关S1a断开，同样与电容器C1连接的开关S1b接通。由此，与节点Vcm电容耦合的电容器C1的对电极从VRT(2.0V)变化至VRB(1.0V)。此时，节点Vcm的电位进一步仅下降“(VRT-VRB)/8”。此外，3位计数器24A的值为“010”。

在时刻T5～T9进行相同的动作，当在时刻T10节点Vcm的电位进一步仅下降“(VRT-VRB)/8”时，节点Vcm的电位比电位Vdark(大致为0V)低。此时，根据3位计数器24A的计数值(在该例中是“111”)，决定像素信号的A/D转换后的数字值的高位3位。

在上述粗转换结束后，在时刻T11以后，通过精转换控制部23，开始精转换，开始低位12位的判断。因此，在时刻T11，使开关SX为接通状态，并且，将作为电容器C8的对电极电位的信号VRAMP提高至与VRT相当的电平。此外，将节点Vcm的电位提高至与粗转换结束时刻的前一个定时相当的电平。即，仅提高“(VRT-VRB)/8”(详细情况参照专利文献1)。

时刻T11以后，通过使信号VRAMP斜坡状地变化(降低)，而使节点Vcm的电位斜坡状地下降。然后，通过时钟信号(未图示)对节点Vcm的电位比暗电位Vdark(大致为0V)的电位低的点以前的时间进行计数。此外，时钟信号的计数通过12位计数器24B进行。根据12位计数器24B的计数值，决定像素信号的低位12位的数字值。

这样，在ADC12中，由于在粗转换中决定像素信息的高位的位(高位3位)，在精转换中决定像素信息的低位的位(低位12位)，因此，能够快速地进行像素信号的A/D转换处理。

(进行加权相加的情况下的ADC12的动作说明)

接下来，参照图5的时序图，对图3所示的ADC12作为有加权相加的A/D转换电路而动作的情况的例子进行说明。

图5所示的流程图与图4所示的时序图相比，不同点在于新追加了分别从时刻T2a开始的信号Sig1的取入、从时刻T2b开始的信号Sig2的取入、从时刻T2c开始的信号Sig3的取入、从时刻T2d开始的信号Sig1、Sig2、Sig3的加权相加的处理期间。此外，不同点还在于，将在图4的时刻T2开始的信号取入变更为在图5的时刻T2e开始的加权信号取入。其他与图4所示的时序图相同。

如图5的时序图所示，在时刻T1开始的暗取入结束，到时刻T2a时开关S9接通，经由PGA11输入的信号Sig1被取入至电容器C1(电容器C1被充电)。此外，到时刻T2b时开关S10以及S11接通，通过PGA11输入的信号Sig2被取入至电容器C2以及C3(电容器C2、C3被充电)。此外，到时刻T2c时开关S12接通，通过PGA11输入的信号Sig3被取入至电容器C4(电容器C4被充电)。由此，成为加权相加对象的信号Sig1、Sig2、Sig3向ADC12内的取入结束。

然后，当到时刻T2d时，同时接通4个开关S9、S10、S11、S12，将积蓄在电容器C1、C2、C3、C4中的电荷向节点Vcm释放。其结果是，在节点Vcm上生成将信号Sig1、Sig2、Sig3加权相加得到的电压信号。另外，对信号Sig1、Sig2、Sig3的加权比根据保持各个信号的电容器的个数而设为“1：2：1”。

当在上述时刻T2d，在节点Vcm上生成将信号Sig1、Sig2、Sig3加权相加得到的电压信号后，进而，在时刻T2e中，使开关S13接通，连接节点Vcm和节点Vcm′，在节点Vcm′上取入加权相加得到的信号。

时刻T2e以后的波形Vcm示出了节点Vcm′(与电容器C5至C8连接的节点Vcm′)的电压波形。其中，从时刻T2e至时刻T2f，为了说明通过使开关S13接通而在电容器C1～C8之间再次分配电容器C1、C2、C3的充电电荷，而示意性地示出了开关S13接通之前的电容器C1、C2、C3的充电电位(电压电平L1)。

即，在从时刻T2e至时刻T2f之间，使开关S13接通而连接节点Vcm和节点Vcm′时，节点Vcm的电位(电压电平L1)由于在电容器C1～C8之间再次分配电容器C1、C2、C3的充电电荷而在时刻T2f降低至电压电平L2。

然后，在时刻T3开始粗转换，在时刻T11开始精转换。关于该粗转换以及精转换，与图4所示的时序图基本相同。

但是，在图5所示的时序图中，在使用开关S5、S6、S7、S8这4个开关进行粗转换动作的方面与图4所示的时序图不同。即，在图4所示的时序图中，通过使用开关S1～S8这8个开关以8个阶梯进行粗转换动作，来决定A/D转换值的高位的位。另一方面，在图5所示的时序图中，通过使用开关S5～S8这4个开关以4个阶梯进行粗转换动作，来决定A/D转换值的高位的位。这是由于在时刻T3以后的粗转换动作时，使开关S13断开，电容器C1、C2、C3、C4从节点Vcm′隔离开，无法在粗转换用中使用与电容器C1～C4分别连接的开关S1～S4。另外，也可以时刻T2d以后，通过维持接通开关S9～S13的状态，使用开关S1～S8这8个开关以8个阶梯进行粗转换动作。

像这样，在本实施方式的A/D转换电路(ADC12)中，通过在进行A/D转换之前的模拟信号的阶段进行垂直方向的像素信号的加权相加，能够不受在进行A/D转换时产生的噪声成分和量化误差的影响地、进行像素信号的加权相加。

[第二实施方式]

在上述第一实施方式的ADC12中，以通过粗转换处理决定像素信号的数字值的高位的位、通过精转换处理决定像素信号的数字值的低位的位的方式，谋求A/D转换的快速化。然而，相应地电路构成变得复杂。在本发明的A/D转换电路中，进行粗转换处理并不是必须的，也能够构成为不进行粗转换处理，而仅进行精转换处理。由此，能够简化A/D转换电路的电路构成。作为本发明的第二实施方式，关于在A/D转换电路中仅进行精转换的情况的例子进行说明。

图6是表示本发明的第二实施方式的A/D转换电路的构成图。图6所示的A/D转换电路(ADC12A)与图3所示的A/D转换电路(ADC12)相比，不同点在于删除了图3所示的ADC12中的与粗转换处理有关的构成。即，图6的ADC12没有图3所示的ADC12中的电容器C5～C7、开关S1a、S1b～S8a、S8b以及SX。其他构成与图3所示的ADC12相同。因此，对两者中相同的构成标注相同的附图标记，并省略重复说明。

图7是用于说明图6所示的ADC12A的动作的时序图。图7所示的时序图与图5所示的有加权相加的时序图相比，从在时刻T1开始的暗取入至在时刻T2e开始的加权信号向节点Vcm′的取入动作是相同的，从时刻T3开始精转换处理这一点不同(在图5的时序图中，从时刻T3开始粗转换处理)。

像这样，能够在使用电容器C1、C2、C3、C4进行了信号Sig1、Sig2、Sig3的加权相加之后，省略粗转换处理，立即开始精转换。因此，在位数(分辨率)低的A/D转换电路中，能够进行基于模拟信号的加权相加，并且能够简化电路构成。

另外，图8是表示在图7所示的ADC12A中不进行加权相加的情况下的动作的时序图。在ADC12A中不进行加权相加的情况下，维持从开关S9至S13全部接通的状态，当从时刻T1开始的暗取入和从时刻T2开始的信号取入完成后，从时刻T3开始精转换处理。

[第三实施方式]

在上述第一以及第二实施方式中，使与节点Vcm连接的电容器C1～C8全部为静电电容相同的电容器，根据像素信号Sig1、Sig2、Sig3的加权，分配保持各个信号的电容器的个数。例如，在图3所示的例子中，对像素信号Sig1分配一个电容器C1，对像素信号Sig2分配2个电容器C2、C3，对像素信号Sig3分配一个电容器C4。与此相对，在本发明的第三实施方式中，分别对像素信号Sig1、Sig2、Sig3分配一个电容器，通过变更各个电容器的静电电容来进行加权。

图9是表示本发明的第三实施方式的A/D转换电路的构成图。图9所示的ADC12B与图3所示的ADC12相比，不同点在于，仅使保持信号Sig2的电容器为一个电容器C2(在图3的ADC12中，以2个电容器C2、C3保持信号Sig2)。作为其他不同点，在图9的ADC12B中，根据分别对信号Sig1、Sig2、Sig3的加权的大小，使电容器C1、C2、C3各自的静电电容的大小变化(即，分别设定各自的静电电容的大小，或者使各自的静电电容的大小不同)。例如，能够使电容器C1、C2、C3的静电电容的比率为“1：2：1”等。其他构成与图3所示的ADC12相同。因此，对两者中相同的构成标注相同的附图标记。

在图9所示的例子中，根据对信号Sig1、Sig2、Sig3的加权，使电容器C1、C2、C3各自的静电电容的大小变化。因此，电容器C1、C2、C3的静电电容与电容器C4～C8的静电电容不同。即，在电容器C1～C8中，存在静电电容不同的电容器(在图3所示的ADC12中，电容器C1～C8的静电电容全部相同)。

因此，电容器C1、C2、C3仅在进行信号Sig1、Sig2、Sig3的加权相加的情况下使用。进行加权相加后开关S9、S10、S11维持断开状态，在ADC12B中进行的粗转换中不使用电容器C1、C2、C3。即，在ADC12B中，使用5个电容器C4、C5、C6、C7、C8进行粗转换处理。

图10是用于说明图9所示的ADC12B的动作的时序图，是表示有加权相加的情况下的动作的时序图。图10所示的时序图与图5所示的第一实施方式的ADC12中的时序图相比，从时刻T1开始的暗取入至从时刻T2a开始的信号Sig1的取入是相同的。然后，到图10所示的时刻T2b时，开关S10接通，通过PGA11输入的信号Sig2被取入至电容器C2(电容器C2被充电)。此外，当到时刻T2c时开关S11接通，通过PGA11输入的信号Sig3被取入至电容器C3(电容器C3被充电)。因此，成为加权相加对象的信号Sig1、Sig2、Sig3向ADC12B的取入结束。

然后，当到时刻T2d时，同时接通3个开关S9、S10、S11，将积蓄在电容器C1、C2、C3中的电荷向节点Vcm释放。当在上述时刻T2d，在节点Vcm中生成将信号Sig1、Sig2、Sig3加权相加得到的电压信号时，进而在时刻T2e，使开关S13接通，连接节点Vcm和节点Vcm′，将加权相加得到的信号取入至节点Vcm′上。因此，在节点Vcm′中生成将信号Sig1、Sig2、Sig3加权相加得到的电压信号。

然后，在时刻T3开始粗转换。在图10所示的时序图中，使用开关S4、S5、S6、S7、S8这5个开关进行粗转换动作，来决定A/D转换值的高位的位，这一点与图5所示的时序图不同。即，在图5所示的时序图中，通过使用开关S5～S8这4个开关而以4个阶梯进行粗转换动作，来决定A/D转换值的高位的位。另一方面，在图10所示的时序图中，通过使用开关S4～S8这5个开关而以5个阶梯进行粗转换动作，来决定A/D转换值的高位的位。这是由于在时刻T3以后的粗转换动作时，开关S13断开，电容器C1、C2、C3从节点Vcm′隔离开，在粗转换动作中无法使用与电容器C1、C2、C3连接的开关S1、S2、S3，使用剩余的开关S4～S8进行粗转换。当该粗转换结束后，在时刻T9开始精转换处理。该精转换处理能够与图4以及图5所示的情况相同。

这样，在第三实施方式中，能够通过使电容器C1、C2、C3的电容变化，来详细设定对信号Sig1、Sig2、Sig3的加权。

在此，关于以上本发明与上述实施方式中的对应关系进行补充说明。本发明的方案中的固体成像装置对应于图1所示的固体成像装置1，本发明的方案中的A/D转换电路对应于图3所示的ADC12等。此外，本发明的方案中的像素信号对应于在图1所示的像素PX中生成、且经由垂直信号线VL而输入到ADC(A/D转换电路)的像素信号(例如信号Sig1、Sig2、Sig3)。此外，本发明的方案中的节点对应于节点Vcm(有包含节点Vcm和节点Vcm′双方的情况)。此外，本发明的方案中的规定电位对应于暗状态的像素信号的电位(Vdark)，更具体地说，对应于被保持在与比较器CP1连接的电容器C10中的电压(暗电位Vdark)。

此外，本发明的方案中的控制单元对应于控制部21。本发明的方案中的粗转换单元对应于粗转换控制部22。本发明的方案中的精转换单元对应于精转换控制部23。此外，本发明的方案中的第一组电容器对应于电容器C1～C4。本发明的方案中的第二组电容器对应于电容器C5～C8。本发明的方案中的第一组开关对应于开关S9～S12。本发明的方案中的第二组开关对应于开关S13。

(1)在上述实施方式中，ADC12具有：多个电容器C1～C8，其与经由固体成像装置的垂直信号线VL而输入像素信号Sig1、Sig2、Sig3的节点Vcm电容耦合；像素信号保持单元(电容器C1～C4和开关S9～S11)，其使用多个电容器C1～C8中的一部分电容器C1～C4而预先保持分别经由垂直信号线VL输入的多个像素信号Sig1、Sig2、Sig3；节点电位生成单元(电容器C1～C4和开关S9～S11)，其合成分别保持在一部分电容器C1～C4中的像素信号，生成节点Vcm的电位；和控制单元(控制部21)，其通过使多个电容器C1～C8的对电极的电压变化，使节点Vcm的电位变化，通过比较节点Vcm的电位和规定电位(暗电位Vdark)而生成像素信号的数字值。

在这样构成的ADC12中，使用ADC12内的多个电容器C1～C8中的一部分电容器C1～C4预先保持分别经由固体成像装置的垂直信号线VL输入的多个像素信号Sig1、Sig2、Sig3。然后，合成分别保持在电容器C1～C4中的像素信号Sig1、Sig2、Sig3，生成节点Vcm的电位。然后，通过使电容器C1～C8的对电极的电压变化，使节点Vcm的电位变化，通过比较节点Vcm的电位和规定电位(暗电位Vdark)，生成像素信号的数字值。

因此，在本实施方式的ADC12中，通过在模拟信号的阶段进行垂直方向的像素信号Sig1、Sig2、Sig3的加权相加，能够不包含由在A/D转换时重叠的噪声成分所产生的误差和量化误差地、进行加权相加。此外，由于利用ADC12内的电容器C1～C4进行加权相加，所以不会使固体成像装置(芯片)的布局面积增大。

(2)此外，在上述实施方式中，在多个电容器C1～C8分别具有相同的静电电容，ADC12进行像素信号Sig1、Sig2、Sig3的加权相加情况下，控制部21在将各个像素信号保持于电容器C1～C4时，根据各个像素信号的加权，从多个电容器C1～C8中分配1个或者多个电容器，向该分配的电容器进行充电而由此保持像素信号，在进行加权相加的像素信号的全部输入完成后，通过将保持在电容器C1～C4中的充电电荷相加来对像素信号Sig1、Sig2、Sig3进行加权相加，通过该加权相加得到的像素信号在节点Vcm中生成电位。

因此，能够利用ADC12中的电容器C1～C4，在模拟信号的阶段容易地对像素信号Sig1、Sig2、Sig3加权后相加。此外，由于利用ADC12内的电容器C1～C4进行加权相加，所以不会增大布局面积。

(3)此外，在上述实施方式中，控制部21具有：粗转换控制部22，其通过依次切换多个电容器C1～C8的对电极的电压，使节点Vcm的电位阶梯状地变化，比较节点Vcm的电位和规定电位(暗电位Vdark)，决定数字值的规定位数的高位的位；和精转换控制部23，其在粗转换结束后，通过使电容器C1～C8内的规定电容器C8的对电极的电压VRAMP斜坡状地变化，使节点Vcm的电位在斜坡上变化，比较节点Vcm的电位和规定电位(暗电位Vdark)，决定数字值的低位的位。

由此，能够不包含由A/D转换时重叠的噪声成分产生的误差和量化误差地、进行加权相加。而且，能够加快将加权相加得到的像素信号转换为数字值时的A/D转换速度。

(4)此外，在上述实施方式中，控制部21具有精转换控制部23，其通过使电容器C1～C8内的规定电容器C8的对电极的电压VRAMP斜坡状地变化，使节点Vcm的电位在斜坡上变化，比较节点Vcm的电位和规定电位(Vdark)，生成数字值。

因此，也能够构成为不进行粗转换处理，而仅进行精转换处理。其结果是，能够简化A/D转换电路的电路构成。

(5)此外，在上述实施方式中，多个电容器C1～C8的个数为n个(n＝8)，预先保持像素信号的第一组电容器C1～C4的个数为m个(m＝4)，具有：m个第一组开关S9～S12，其选择性地连接第一组的四个电容器C1～C4的每一个与节点Vcm之间；一个第二组开关S13，其一并选择性地连接多个电容器C1～C8中的除第一组电容器以外的(n-m)个(四个)第二组电容器C5～C8与节点Vcm之间。控制部21根据进行加权相加的像素信号的数量和各个像素信号的加权，对所输入的各个像素信号，从第一组开关S9～S12中预先分配1个或多个开关，在对经由垂直信号线VL依次输入的像素信号进行加权后相加时，起初断开第一组开关S9～S12和第二组开关S13，在每次输入像素信号时，将第一组开关S9～S12中的分配给像素信号的开关接通，对与该开关连接的电容器进行充电而由此保持像素信号，然后，断开该开关，在要进行加权相加的像素信号Sig1、Sig2、Sig3的全部输入完成后，一并接通第一组开关S9～S12，将保持在与第一组开关S9～S12连接的电容器C1～C4中的充电电荷相加而由此将像素信号加权相加，并且，通过该加权相加得到的像素信号使节点Vcm生成电位。

因此，能够在模拟信号阶段加权相加像素信号Sig1、Sig2、Sig3，并且能够利用ADC12内的电容器C1～C4进行加权相加。

(6)此外，在上述实施方式中，控制部21通过将第一组开关S9～S12和第二组开关S13控制为始终接通，对输入的像素信号进行无加权相加的A/D转换。

由此，能够选择并执行有加权相加的A/D转换和无加权相加的A/D转换。

(7)此外，在上述实施方式中，固体成像装置1是具有上述ADC12的固体成像装置1，具有拍摄单元(像素部2)，其呈矩阵状地配置有包含将光信号转换为电信号的光电转换元件的多个像素PX，一边按行依次扫描各像素PX一边经由按列布线的多条垂直信号线VL将选择行的各像素PX的信号输出。ADC12与多条垂直信号线VL分别对应地设置，将从垂直信号线VL输出的像素信号(例如，信号Sig1、Sig2、Sig3)从模拟信号转换为数字值。

因此，在本发明的方案的固体成像装置1中，在对从垂直信号线VL输出的像素信号(例如，信号Sig1、Sig2、Sig3)加权相加后作为数字值(数字数据)输出时，能够在模拟信号的阶段进行该像素信号的加权相加。因此，能够输出不包含由A/D转换像素信号时重叠的噪声成分等所产生的误差地、进行加权相加后的数字数据。此外，由于利用ADC12内的电容器C1～C4进行加权相加，所以不会增大布局面积。

[第四实施方式]

接下来，参照附图说明本发明的第四实施方式。在以下的说明中，对与上述实施方式相同的构成要素标注相同的附图标记，省略或简化其说明。

另外，在以下的说明中，有时将像素R1(参照图18)内的光电二极管PD称为“光电二极管PD1”，将像素R1内的传输晶体管TX称为“传输晶体管TX1”，将像素R1内的浮置扩散FD称为“浮置扩散FD1”，将像素R1内的放大晶体管SF称为“放大晶体管SF1”。关于像素R2以及像素R3也是相同的。

(固体成像装置的构成的说明)

接下来，关于固体成像装置的构成进行说明。图11是表示本发明的第四实施方式的固体成像装置的构成图。图11所示的固体成像装置201与图1所示的固体成像装置1相比，不同点在于，分别在垂直信号线VL上新追加了加权相加电路10。在一个例子中，A/D转换电路(ADC212，参照图12)能够具有与图19所示的A/D转换电路相同的构成。相应地，A/D转换电路(ADC212)能够具有与上述实施方式中的A/D转换电路相同的构成。其他构成例如能够与图1所示的固体成像装置1相同。

如图11所示，加权相加电路210是与垂直信号线VL的信号输出侧的节点Na连接的电路，保持从垂直信号线VL依次输出的规定的多个像素信号(例如，图18所示的像素R1、R2、R3的输出信号)，并且，对所保持的像素信号进行加权相加，向节点Na上输出加权相加得到的像素信号。从加权相加电路210向节点Na上输出的加权相加得到的像素信号通过作为可变增益放大器的PGA11(参照图12)而被放大，通过PGA11而被放大后的像素信号通过ADC212(参照图12)而被转换为数字值(数字数据)。

图12是表示上述加权相加电路210的构成图。

图12所示的加权相加电路210分别将从垂直信号线VL依次输出的多个像素信号(在图12所示的例子中为3个像素信号Sig1、Sig2、Sig3)经由开关SW1、SW2、SW3保持在电容器C1、C2、C3中，并对保持在电容器C1、C2、C3中的像素信号Sig1、Sig2、Sig3进行加权相加。即，通过将保持在电容器C1、C2、C3中的电荷相加(更准确地说是在电容器C1、C2、C3上再次分配电荷)，在节点Na上生成电压信号(加权相加得到的像素信号)。加权相加得到的像素信号经由开关SW4向PGA11输出。

如上述那样加权相加电路210具有电容器C1、C2、C3和开关SW1、SW2、SW3。电容器C1的一端经由开关SW1与节点Na连接，电容器C1的另一端与电路地线G连接。开关SW1是用于在电容器C1中保持从垂直信号线VL输出的像素信号Sig1的开关。例如，在像素信号Sig1被输出到垂直信号线VL(节点Na)的定时(信号Sig1的输出期间)，接通开关SW1(开关SW2、SW3、SW4为断开状态)。其结果是，通过开关SW1向电容器C1充入电荷，像素信号Sig1被保持在电容器C1中。

此外，电容器C2的一端经由开关SW2与节点Na连接，电容器C2的另一端与电路地线G连接。开关SW2是用于将像素信号Sig2保持在电容器C2中的开关。例如，在像素信号Sig2被输出到垂直信号线VL(节点Na)的定时(信号Sig2的输出期间)，在接通开关SW2后(开关SW1、SW3、SW4为断开状态)，通过开关SW2向电容器C2充入电荷，像素信号Sig2被保持在电容器C2中。

此外，电容器C3的一端经由开关SW3与节点Na连接，电容器C3的另一端与电路地线G连接。开关SW3是用于将像素信号Sig3保持在电容器C3中的开关。例如，在像素信号Sig3被输出到垂直信号线VL(节点Na)的定时(信号Sig3的输出期间)，在接通开关SW3后(开关SW1、SW2、SW4为断开状态)，通过开关SW3向电容器C3充入电荷，像素信号Sig3被保持在电容器C3中。

另外，在图12所示的电路中，开关SW1、SW2、SW3、SW4用触点符号表示，但实际上是MOS晶体管和/或半导体开关等。此外，关于PGA11内的开关PGA＿AZ等也是相同的。

此外，加权相加电路210的动作通过加权相加控制部221而被控制。加权相加控制部221控制加权相加电路210内的各开关SW1、SW2、SW3的接通/断开，并且，控制插入在节点Na与PGA11的输入端子(-)之间的开关SW4的接通/断开(连接/断开)(即，导通状态与非导通状态的切换)。在加权相加控制部221内设置有像素信号保持部222和像素信号合成部223。

像素信号保持部222与像素信号Sig1、Sig2、Sig3被输出到垂直信号线VL上的各个定时配合，通过控制开关SW1、SW2、SW3的接通/断开，将像素信号Sig1、Sig2、Sig3分别保持在与该像素信号对应的电容器C1、C2、C3中。

此外，像素信号合成部223在将像素信号Sig1、Sig2、Sig3分别保持在对应的电容器C1、C2、C3中后，通过一并接通开关SW1、SW2、SW3，将充入到电容器C1、C2、C3中的电荷相加(更准确地说是将电荷在电容器C1、C2、C3上再次分配)，在节点Na上生成加权相加得到的像素信号(电压信号)。此外，像素信号合成部223在节点Na上生成了加权相加得到的像素信号后，将开关SW4接通，将加权相加得到的像素信号向PGA11输出。

(加权相加电路210的动作的说明)

如上述那样，在加权相加电路210中，利用信号Sig1对电容器C1进行充电，利用信号Sig2对电容器C2进行充电，利用信号Sig3对电容器C3进行充电后，同时接通开关SW1、SW2、SW3(开关SW4断开)，利用充入到电容器C1、C2、C3中的电荷，在节点Na上产生电位，由此进行信号Sig1、Sig2、Sig3的加权相加。在这种情况下，通过电容器C1、电容器C2、电容器C3的静电电容比来决定对信号Sig1、Sig2、Sig3的加权比例。

在这种情况下，通过信号Sig1保持在电容器C1中的电荷Q1为，

Q1＝C1×Sig1。

通过信号Sig2保持在电容器C2中的电荷Q2为，

Q2＝C2×Sig2。

通过信号Sig3保持在电容器C3中的电荷Q3为，

Q3＝C3×Sig3。

因此，保持在电容器C1、C2、C3中的电荷的合计Qtotal为，

Qtotal＝C1×Sig1+C2×Sig2+C3×Sig3。

此外，电容器C1、C2、C3的合计电容Ctotal为，

Ctotal＝C1+C2+C3。

因此，当以VNa表示使开关SW1、SW2、SW3同时接通(开关SW4断开)的情况下的节点Na的电位时，

VNa＝Qtotal/(C1+C2+C3)。

在此，若C1：C2：C3＝a：b：c，则

Qtotal＝C1×Sig1+(b/a)×C1×Sig2+(c/a)×C1×Sig3。

因此，由于VNa＝Qtotal/Ctotal，所以

VNa＝{C1×Sig1+(b/a)×C1×Sig2+(c/a)×C1×Sig3}/(C1+C2+C3)。

进而，如上述说明那样，由于C1：C2：C3＝a：b：c，所以

VNa＝{C1×Sig1+(b/a)×C1×Sig2+(c/a)×C1×Sig3}/(C1+(b/a)C1+(c/a)C1)

＝{Sig1+(b/a)×Sig2+(c/a)×Sig3}/(1+(b/a)+(c/a))。

然后，例如，若C1：C2：C3＝a：b：c＝1：2：1，则

VNa＝(Sig1+(2/1)×Sig2+(1/1)×Sig3)/(1+(2/1)+(1/1))

＝(Sig1+2×Sig2+Sig3)/4。

即，能够对信号Sig1、Sig2、Sig3进行“1：2：1”的加权相加。

像这样，在图12所示的加权相加电路10中，将从垂直信号线VL输出的像素信号Sig1、Sig2、Sig3在模拟信号的状态下加权相加后使节点Na产生电位(电压信号)，通过PGA11放大在节点Na上产生的电位，向ADC212输出。因此，在对从垂直信号线VL输出的像素信号进行加权相加时，能够不受在PGA11中产生的噪声和ADC212中的转换误差(例如，由开关的切换噪声的影响而产生的误差和量化误差)的影响地、通过模拟信号进行加权相加。

另外，在上述的例子中，示出了相对于要进行加权的3个像素信号Sig1、Sig2、Sig3而对中心的像素信号Sig2赋予最高加权的例子(通常对中心像素信号Sig2赋予最高加权)，但并不特别限定于此，也可以对像素信号Sig1或Sig3赋予最高加权。

此外，进行加权相加的像素信号的数量不限定于3个，也能够对5个像素信号或7个像素信号(基本上是奇数个像素信号)进行加权相加。另外，虽然基本上对奇数个像素信号进行加权相加，但也能够对偶数个像素信号进行加权相加。

此外，也能够通过将电容器C1、C2、C3的静电电容之比设为“C1：C2：C3＝1：1：1”，进行像素信号Sig1、Sig2、Sig3的平均化。进而，也能够通过将开关SW1、SW2、SW3维持始终断开的状态，使固体成像装置201作为无加权相加的通常电路(参照后述的图14)而动作。

(关于加权相加电路210的动作定时进行说明)

图13是用于说明加权相加电路210的动作的时序图。在图13所示的时序图中，图13的(A)示出了红色像素R1(参照图18)内的选择晶体管SEL1、复位晶体管RST1、和传输晶体管TX1的导通/截止状态(在H状态导通)。此外，图13的(B)示出了红色像素R2(参照图18)内的选择晶体管SEL2、复位晶体管RST2、和传输晶体管TX2的导通/截止状态(在H状态导通)，图13的(C)示出了红色像素R3(参照图18)内的选择晶体管SEL3、复位晶体管RST3、和传输晶体管TX3的导通/截止状态(在H状态导通)。

此外，图13的(D)示出了加权相加电路210内的各开关SW1、SW2、SW3的接通/断开状态(在H状态接通)和开关SW4的接通/断开状态(在H状态接通)。此外，图13的(E)示出了PGA11内的开关PGA＿AZ的接通/断开状态(在H状态接通)和PGA11的输出信号PGA＿out。

以下，参照图13，关于加权相加电路210中的动作流程进行说明。

首先，起初，在时刻T1以前，图13的(A)～(C)所示的晶体管(SEL、RST、TX)全部断开，此外，图13的(D)所示的开关SW1、SW2、SW3、SW4也全部断开。此外，如图13的(E)所示，PGA11内的开关PGA＿AZ也断开。另外，在时刻T1以前的状态中，由于开关SW4断开，所以从PGA11不输出信号PGA＿out。

然后，从时刻T1开始对像素信号Sig1、Sig2、Sig3的加权相加处理。此外，在加权相加处理的开始时，使开关SW4断开，并且，使PGA11内的开关PGA＿AZ接通(使放大增益为“0”)，使PGA11中的信号放大动作停止。

然后，当到时刻T2时，开始像素R1的像素信号Sig1向电容器C1的保持动作(向电容器C1的充电动作)。在这种情况下，如图13的(A)所示，在时刻T1，像素R1内的选择晶体管SEL1导通，复位晶体管RST1截止，该状态持续至时刻T4。此外，如图13的(D)所示，在时刻T1，通过像素信号保持部222而使与加权相加电路210内的电容器C1连接的开关SW1接通，该状态持续至时刻T4。

然后，如图13的(A)所示，在时刻T1与时刻T4之间的时刻T3，像素R1内的传输晶体管TX1以期间t的时间段导通。由此，通过光电二极管PD1检测出的电荷经由传输晶体管TX1传输到浮置扩散FD1而生成电压信号，将该电压信号通过放大晶体管SF1放大而得到的信号经由选择晶体管SEL1向垂直信号线VL输出。然后，通过从该垂直信号线VL输出的信号(像素信号Sig1)经由开关SW1对电容器C1进行充电。

然后，到时刻T4，如图13的(A)所示，通过使像素R1中的选择晶体管SEL1断开，使复位晶体管RST1导通，停止像素信号Sig1向垂直信号线VL的输出。在像素信号保持部222中，在时刻T4使开关SW1断开，由此，像素信号Sig1的由电容器C1进行的保持完成。

接着，当到时刻T5后，开始像素R2的像素信号Sig2向电容器C2的保持动作(电容器C2的充电动作)。在这种情况下，如图13的(B)所示，在时刻T5，使像素R2内的选择晶体管SEL2导通，使复位晶体管RST2截止，该状态持续至时刻T7。此外，如图13的(D)所示，在时刻T5，通过像素信号保持部222使与加权相加电路210内的电容器C2连接的开关SW2接通，该状态持续到时刻T7。

然后，如图13的(B)所示，在时刻T5与时刻T7之间的时刻T6，像素R2内的传输晶体管TX2以期间t的时间段导通。由此，通过像素R2内的光电二极管PD2检测到的电荷经由传输晶体管TX2传输到浮置扩散FD2而生成电压信号，将该电压信号通过放大晶体管SF2放大而得到的信号经由选择晶体管SEL2向垂直信号线VL输出。然后，通过从垂直信号线VL输出的信号(像素信号Sig2)经由开关SW2对电容器C2进行充电。

然后，到时刻T7，如图13的(B)所示，在像素R2中，选择晶体管SEL2断开，复位晶体管RST2导通，由此像素信号Sig2向垂直信号线VL的输出停止。在像素信号保持部222中，在时刻T7使开关SW2断开，由此，像素信号Sig2的由电容器C2进行的保持完成。

接着，当到时刻T8时，开始像素R3的像素信号Sig3向电容器C3的保持动作(电容器C3的充电动作)。在这种情况下，如图13的(C)所示，在时刻T8，使像素R3内的选择晶体管SEL3导通，使复位晶体管RST3截止，该状态持续至时刻T10。此外，如图13的(D)所示，在时刻T8，通过像素信号保持部222使与加权相加电路210内的电容器C3连接的开关SW3接通，该状态持续至时刻T10。

然后，如图13的(C)所示，在时刻T8与时刻T10之间的时刻T9，像素R3内的传输晶体管TX3以期间t的时间段导通。由此，通过像素R3内的光电二极管PD3检测到的电荷经由传输晶体管TX3传输到浮置扩散FD3而生成电压信号，将该电压信号通过放大晶体管SF3放大而得到的信号经由选择晶体管SEL3向垂直信号线VL输出。然后，通过从垂直信号线VL输出的信号(像素信号Sig3)经由开关SW3对电容器C3进行充电。

然后，到时刻T10，如图13的(C)所示，在像素R3中，使选择晶体管SEL3截止，使复位晶体管RST3导通，由此停止像素信号Sig3向垂直信号线VL的输出。在像素信号保持部222中，在时刻T10使开关SW3断开，由此，像素信号Sig3的由电容器C3进行的保持完成。

然后，在时刻T10，对像素信号Sig1、Sig2、Sig3分别完成了向电容器C1、C2、C3的保持后，在时刻T11，如图13的(E)所示，断开PGA11内的开关PGA＿AZ，由此在时刻T11以后使PGA11中的像素信号的放大动作开始。

然后，到时刻T12，开始加权相加。即，如图13的(D)所示，在时刻T12，通过像素信号合成部223同时接通开关SW1、SW2、SW3，使该状态持续至时刻T13。由此，将充入到电容器C1、C2、C3的电荷相加，通过该电荷在节点Na上生成加权相加得到的电压信号(像素信号)。

然后，在时刻T14，如图13的(D)所示，通过像素信号合成部223使开关SW4接通，使开关SW4的接通状态持续至时刻T15。由此，节点Na生成的电压信号(加权相加得到的像素信号)向PGA11输出。

因此，如图13的(D)所示，时刻T14以后，从PGA11输出信号PGA＿out(将加权相加后的像素信号放大而得到的信号)。向ADC212输入从PGA11输出的信号PGA＿out(参照图19)，在ADC212内的节点Vcm上保持该信号电平，并且，进行保持在节点Vcm上的信号的A/D转换。

此外，图14是用于说明无加权相加的情况下的动作的时序图。如上述那样，也能够使加权相加电路210作为无加权相加的电路而动作。在使加权相加电路210作为无加权相加的电路而动作的情况下，如图14所示，像素信号保持部222使分别与电容器C1、C2、C3连接的开关SW1、SW2、SW3始终断开。

然后，在时刻T1，使PGA11内的开关PGA＿AZ断开，在时刻T1以后，开始PGA11中的像素信号的放大动作。然后，像素信号保持部222在时刻T2～时刻T3的期间，接通开关SW4，向PGA11输入从垂直信号线VL输出的像素信号(未图示)，从PGA11输出将像素信号放大后的信号PGA＿out。

像这样，也能够使加权相加电路210作为无加权相加的电路而动作。

[第五实施方式]

在上述第四实施方式的加权相加电路210中，为了进行信号Sig1、Sig2、Sig3的加权相加，将电容器C1、C2、C3各自的静电电容设定为根据加权比例而不同的值。与此相对，作为本发明的第五实施方式，关于使用静电电容相同的电容器进行加权相加的例子进行说明。

图15A以及图15B是表示本发明的第五实施方式的加权相加电路210A的构成图。图15A所示的加权相加电路210A与图12所示的加权相加电路210相比，不同点在于，使电容器C1、C2、C2′、C3的静电电容全部为相同的值，2个电容器C2和C2′并联并与开关SW2连接。其他构成与图12所示的加权相加电路210相同。因此，对对应的构成标注相同的附图标记，并省略重复的说明。

这样，通过将静电电容相同的2个电容器C2、C2′并联连接，能够使用静电电容相同的电容器C1、C2、C2′、C3来使对像素信号Sig1、Sig2、Sig3的加权比例为“1：2：1”。

此外，由于在固体成像装置(芯片)上不形成静电电容不同的电容元件，只要形成静电电容相同的电容元件即可，因此也能够使固体成像装置的制造工序变得简单。

在图15A所示的例子中，示出了2个电容器C2、C2′并联并与一个开关SW2连接的例子。例如，也可以如图15B所示那样，使2个电容器C2、C2′分别独立，并使用2个开关SW2、SW2′分别与节点Na连接。然后，在进行加权相加的情况下，同时接通/断开2个开关SW2、SW2′。

像这样，也能够使用静电电容相同的电容器C1、C2、C2′、C3来使对像素信号Sig1、Sig2、Sig3的加权比例为“1：2：1”。

由于形成为这样的构成，所以例如能够通过将开关SW2控制成始终断开来进行像素信号Sig1、Sig2、Sig3的平均化。此外，如图16A所示，也能够构成为将与电容器C2′连接的开关SW2′的一端连接到电容器C2与开关SW1的连接点上。

此外，能够任意设定分别与开关SW1、SW2、SW3连接的电容器的个数。例如，通过在开关SW1上连接一个电容器，在开关SW2上连接2个电容器，在开关SW3上连接三个电容器，能够使对像素信号Sig1、Sig2、Sig3的加权比例为“1：2：3”。

此外，在各开关SW1、SW2、SW3上连接多个电容器的情况下，可以按每个电容器设置开关。例如，如图16B所示，在开关SW2上连接2个电容器C2、C2′的情况下，可以对电容器C2′设置开关SW2′，此外，在开关SW3上连接3个电容器C3、C3′、C3″的情况下，可以对电容器C3′、C3″分别设置开关SW3′、SW3″。在图16B所示的例子中，能够通过控制分别对各电容器C2′、C3′、C3″设置的开关SW2′、SW3′、SW3″的接通/断开，适当地变更加权比例。

此外，开关SW1、SW2、SW3的数量不限定于3个，例如，也可以是5个或7个(基本上是奇数个)，通过设定与各个开关连接的电容器的个数，能够以所希望的比例进行加权相加。即，在加权相加电路210A中，通过对任意个数的电容器分别设置开关，能够对任意数量的像素信号设定任意加权。

[第六实施方式]

在上述第四实施方式的加权相加电路210、以及第五实施方式的加权相加电路210A中，示出了在垂直信号线VL与PGA11的信号连接点即节点Na上连接加权相加电路的例子，但并不限定于此，也能够将加权相加电路配置在PGA11的输出侧。

图17是表示本发明的第六实施方式的加权相加电路210B的构成图。图17所示的加权相加电路210B与图12所示的加权相加电路210是相同的构成，仅加权相加电路210B与PGA11的输出侧的节点Nb连接这一点不同。

即，在图12所示的加权相加电路210中，对从垂直信号线VL输出的信号进行加权相加，但在图17所示的加权相加电路210B中，对PGA11的输出信号PGA＿out进行加权相加。另外，图17所示的加权相加电路210B的动作与图12所示的加权相加电路210相同，省略重复说明。

以上，关于本发明的实施方式进行了说明，在此关于本发明与上述实施方式中的对应关系进行补充说明。

在上述实施方式中，本发明的方案中的固体成像装置对应于固体成像装置201，本发明的方案中的受光像素对应于图1以及图2所示的像素PX。此外，本发明的方案中的合成部对应于加权相加电路210，本发明的方案中的放大器对应于PGA11。此外，本发明的方案中的电容元件对应于电容器C1、C2、C3，本发明的方案中的第一开关对应于开关SW1、SW2、SW3，本发明的方案中的第二开关对应于开关SW4。

此外，本发明的方案中的像素信号保持单元对应于像素信号保持部222、通过像素信号保持部222控制的开关SW1、SW2、SW3、以及电容器C1、C2、C3(总称为“像素信号保持部222”)。

此外，本发明的方案中的像素信号合成单元对应于像素信号合成部223、通过像素信号合成部223控制的开关SW1、SW2、SW3、以及电容器C1、C2、C3(总称为“像素信号合成部223”)。

(1)然后，在上述实施方式中，固体成像装置201具有：垂直信号线VL，其将矩阵状地配置的多个受光像素PX中的选择行的像素信号按列输出；加权相加电路210，其按规定数暂时保持从垂直信号线VL输出的像素信号，并且，从所保持的多个像素信号Sig1、Sig2、Sig3合成一个像素信号并输出；和PGA11，其将从加权相加电路210输出的合成得到的像素信号放大。

在这样构成的固体成像装置201中，在固体成像装置201的垂直信号线VL与放大像素信号的PGA11之间配置加权相加电路210。加权相加电路210暂时保持从垂直信号线VL依次输出的多个像素信号Sig1、Sig2、Sig3，并且，从所保持的多个像素信号Sig1、Sig2、Sig3合成一个像素信号，将所合成的像素信号向PGA11输出。

因此，在将从固体成像装置201的垂直信号线VL输出的多个像素信号Sig1、Sig2、Sig3加权相加的情况下，能够不包含将像素信号通过PGA11放大时产生的误差(噪声和响应延迟导致的误差)、A/D转换像素信号时产生的误差(由噪声产生的转换误差和量化误差)地、进行加权相加。

(2)此外，在上述实施方式中，加权相加电路210是与规定数的像素信号Sig1、Sig2、Sig3分别对应地设置的电容元件，具有：多个电容器C1、C2、C3，其用于分别保持像素信号Sig1、Sig2、Sig3；像素信号保持部222，其通过分别将规定数的像素信号Sig1、Sig2、Sig3保持在电容器C1、C2、C3中，保持矩阵状地配置的受光像素PX中的规定数的被选择行的像素信号；和像素信号合成部223，其将分别保持在多个电容器C1、C2、C3中的像素信号Sig1、Sig2、Sig3合成为一个像素信号。

在这样构成的固体成像装置201中，具有加权相加电路210，在加权相加电路210中，像素信号Sig1、Sig2、Sig3分别从垂直信号线VL输出时，通过像素信号保持部222控制开关SW1、SW2、SW3的接通/断开，将像素信号Sig1、Sig2、Sig3分别保持在与该像素信号对应的电容器C1、C2、C3中。然后，像素信号Sig1、Sig2、Sig3分别被保持在电容器C1、C2、C3中后，通过像素信号合成部223一并接通开关SW1、SW2、SW3，由此将分别保持在多个电容器C1、C2、C3中的像素信号Sig1、Sig2、Sig3合成为一个像素信号。

由此，在将从固体成像装置201的垂直信号线VL输出的多个像素信号Sig1、Sig2、Sig3加权相加的情况下，通过使用了电容器C1、C2、C3的简单方法，就能够将像素信号Sig1、Sig2、Sig3在垂直信号线VL的输出点(节点Na)上通过模拟信号而加权相加。因此，能够不包含将像素信号通过PGA11放大时产生的误差、A/D转换像素信号时产生的误差地、进行加权相加。

(3)此外，在上述实施方式中，加权相加电路210具有多个电容器C1、C2、C3，该多个电容器C1、C2、C3与规定数的像素信号Sig1、Sig2、Sig3分别对应地设置，且其静电电容根据像素信号Sig1、Sig2、Sig3各自的加权比例而设定，像素信号保持部222通过对与像素信号Sig1、Sig2、Sig3对应的电容器C1、C2、C3进行充电来保持该各个像素信号，像素信号合成部223在通过与像素信号Sig1、Sig2、Sig3对应的电容器C1、C2、C3将该各个像素信号全部保持后，将保持在多个电容器C1、C2、C3中的电荷在多个电容器C1、C2、C3上再次分配，由此进行多个像素信号Sig1、Sig2、Sig3的加权相加。

由此，能够通过将电容器C1、C2、C3各自的静电电容设定为所希望的值，将对像素信号Sig1、Sig2、Sig3的加权比例设定为所希望的值。

(4)此外，在上述实施方式中，加权相加电路210具有静电电容为相同值的多个电容器C1、C2、C2′、C3，像素信号保持部222根据像素信号Sig1、Sig2、Sig3的加权比例，从多个电容器C1、C2、C2′、C3内对各个像素信号分配1个或多个电容器，通过对分配给各个像素信号Sig1、Sig2、Sig3的电容器进行充电来保持该各个像素信号，像素信号合成部223在通过分配给各个像素信号Sig1、Sig2、Sig3的电容器将该各个像素信号全部保持后，将充电到多个电容器C1、C2、C2′、C3中的电荷在多个电容器C1、C2、C2′、C3上再次分配，由此进行多个像素信号Sig1、Sig2、Sig3的加权相加。

在这样构成的固体成像装置201中，如图15A以及图15B所示，使多个电容器C1、C2、C2′、C3的静电电容为相同值，根据像素信号Sig1、Sig2、Sig3的加权比例，从上述多个电容器C1、C2、C2′、C3内对各个像素信号Sig1、Sig2、Sig3分配1个或多个电容器。然后，通过各个像素信号Sig1、Sig2、Sig对分配给该像素信号的1个或多个电容器进行充电，由此保持该像素信号。然后，在各个像素信号Sig1、Sig2、Sig3的由电容器进行的保持全部完成后，通过将保持在电容器C1、C2、C2′、C3中的电荷在电容器C1、C2、C2′、C3上相加，来对像素信号Sig1、Sig2、Sig3进行加权相加。

由此，能够使用静电电容相同的电容器C1、C2、C2′、C3，进行像素信号Sig1、Sig2、Sig3的加权相加。

(5)此外，在上述实施方式中，上述规定数的像素信号是同色的像素信号为3个以上的奇数个(例如，3个或5个)像素信号。

因此，能够对同色的3个像素信号或者5个像素信号等奇数个像素信号，在垂直信号线VL的输出点(节点Na)上进行基于模拟信号的加权相加。

(6)此外，在上述实施方式中，对上述规定数的像素信号Sig1、Sig2、Sig3的加权比例设定成：对依次保持在上述电容器C1、C2、C3中的多个像素信号内的正中间的像素信号的加权最大。

因此，通过强调成为中心的像素信号Sig2的像素信息，并且，对周边的像素信号Sig1、Sig2进行加权相加，能够改善针对噪声的动态范围。

(7)此外，在上述实施方式中，加权相加电路210具有选择地连接垂直信号线VL的信号输出侧的节点Na与各多个电容器C1、C2、C3的开关SW1、SW2、SW3，像素信号保持部222在保持像素信号Sig1、Sig2、Sig3时，通过开关SW1、SW2、SW3将与该像素信号对应的电容器和节点Na连接起来，通过该像素信号使与该像素信号对应的电容器C1、C2、C3充电，像素信号合成部223在合成像素信号Sig1、Sig2、Sig3时，将分别连接多个电容器C1、C2、C3与节点Na的开关SW1、SW2、SW3一并接通，由此生成通过充电到多个电容器C1、C2、C3的电荷在节点Na上加权相加得到的像素信号。

在这样构成的固体成像装置201中，在向垂直信号线VL输出像素信号Sig1时，接通开关SW1，通过像素信号Sig1对电容器C1进行充电，由此将像素信号Sig1保持在电容器C1中。此外，在向垂直信号线VL输出像素信号Sig2时，接通开关SW2，通过像素信号Sig2对电容器C2进行充电，由此将像素信号Sig2保持在电容器C2中。此外，在向垂直信号线VL输出像素信号Sig3时，接通开关SW3，通过像素信号Sig3对电容器C3进行充电，由此将像素信号Sig3保持在电容器C3中。然后，在像素信号Sig1、Sig2、Sig3保持在电容器C1、C2、C3中后，将连接电容器C1、C2、C3与节点Na的开关SW1、SW2、SW3一并接通，由此通过充电到电容器C1、C2、C3的电荷在节点Na上生成加权相加得到的像素信号。

由此，通过接通/断开控制开关SW1、SW2、SW3，能够将从垂直信号线VL输出的像素信号Sig1、Sig2、Sig3保持在与该像素信号对应的电容器C1、C2、C3中。此外，通过接通/断开控制开关SW1、SW2、SW3，能够将充电到电容器C1、C2、C3中的电荷相加，在节点Na上生成加权相加得到的像素信号。

(8)此外，在上述实施方式中，加权相加电路210具有选择性地连接节点Na和PGA11的SW4，像素信号保持部222在从垂直信号线VL分别输出规定数的像素信号Sig1、Sig2、Sig3时，将与该像素信号对应的开关SW1、SW2、SW3接通，通过该像素信号对与该像素信号对应的电容器C1、C2、C3进行充电，像素信号合成部223在基于上述规定数的像素信号Sig1、Sig2、Sig3分别向电容器C1、C2、C3的充电全部完成后，将分别连接多个电容器C1、C2、C3与节点Na的开关SW1、SW2、SW3一并接通，通过充电到多个电容器C1、C2、C3的电荷在节点Na上生成加权相加得到的像素信号，并且，在节点Na上生成加权相加得到的像素信号后，通过将连接节点Na与PGA11的开关SW4接通，向PGA11输出加权相加得到的像素信号。

在这样构成的固体成像装置201中，在从垂直信号线VL分别输出多个像素信号Sig1、Sig2、Sig3时，将与该像素信号对应的开关接通，通过该像素信号对与该像素信号对应的电容器进行充电。然后，在基于多个像素信号Sig1、Sig2、Sig3向电容器C1、C2、C3的充电全部完成后，使开关SW1、SW2、SW3一并接通，将充电到电容器C1、C2、C3中的电荷相加(更准确地说是在电容器C1、C2、C3上再次分配电荷)而在节点Na上生成加权相加得到的像素信号。然后，在节点Na上生成加权相加得到的像素信号后，通过将连接节点Na与PGA11的开关SW4接通，向PGA11输出加权相加得到的像素信号。

由此，能够在将从固体成像装置201的垂直信号线VL输出的多个像素信号Sig1、Sig2、Sig3在垂直信号线VL的输出点(节点Na)上加权相加后，将加权相加得到的像素信号向PGA11输出。因此，在加权相加电路210中进行加权相加处理时，不再受来自PGA11的影响。此外，能够避免在加权相加处理中从PGA11输出不必要的信号。

以上，关于本发明的实施方式进行了说明，但本发明的固体成像装置不仅仅限于上述图示例，当然能够在不脱离本发明的要旨的范围内施加各种变更。上述各实施方式的特征能够适当地组合。此外，也有不使用一部分构成要素的情况。

附图标记说明

1、201：固体成像装置；2：像素部；3：垂直扫描电路；4：水平扫描电路；11：PGA；12、212：ADC(A/D转换电路)；21：控制部；22：粗转换控制部；23：精转换控制部；24：计数器；C1～C8：电容器；C10、C11、C12：电容器；CP1：比较器；PX、R1、R2、R3：像素；S1a、S4b～S8a、S8b、SX：开关；S9、S10、S11、S12、S13：开关；Sig1、Sig2、Sig3：像素信号；Vcm、Na：节点；210、210A、210B：加权相加电路；220：加权相加控制部；221：像素信号保持部；222：像素信号合成部

Claims (15)

1.一种A/D转换电路，其特征在于，具有：

多个电容元件，其电容耦合在经由固体成像装置的垂直信号线而输入像素信号的节点上；

像素信号保持单元，其使用所述多个电容元件中的一部分电容元件来预先保持分别经由所述垂直信号线输入的多个像素信号；

节点电位生成单元，其将所述一部分电容元件所保持的各个像素信号合成，而生成所述节点的电位；以及

控制单元，其通过使所述多个电容元件的对电极的电压变化而使所述节点的电位变化，通过对所述节点的电位和规定电位进行比较而生成所述像素信号的数字值。

2.根据权利要求1所述的A/D转换电路，其特征在于，

在所述多个电容元件分别具有相同的静电电容、且进行所述像素信号的加权相加的情况下，

所述控制单元在将进行加权相加的各个像素信号保持于所述电容元件时，根据各个像素信号的加权而从所述多个电容元件中分配1个或多个电容元件，并对所分配的电容元件进行充电，由此保持所述像素信号，

所述控制单元在进行所述加权相加的像素信号的全部输入完成后，通过将保持在所述电容元件中的充电电荷相加而对所述像素信号进行加权相加，根据加权相加得到的像素信号在所述节点上生成电位。

3.根据权利要求2所述的A/D转换电路，其特征在于，

所述控制单元具有：

粗转换单元，其通过依次切换所述多个电容元件的对电极的电压而使所述节点的电位阶梯状地变化，对所述节点的电位和规定电位进行比较而决定所述数字值的规定位数的高位的位；以及

精转换单元，其在所述粗转换结束后，通过使所述电容元件内的规定电容元件的对电极的电压斜坡状地变化而使所述节点的电位在斜坡上变化，对所述节点的电位和规定电位进行比较而决定所述数字值的低位的位。

4.根据权利要求2所述的A/D转换电路，其特征在于，

所述控制单元具有精转换单元，所述精转换单元通过使所述电容元件内的规定电容元件的对电极的电压斜坡状地变化而使所述节点的电位在斜坡上变化，对所述节点的电位和规定电位进行比较而生成所述数字值。

5.根据权利要求2至4中任一项所述的A/D转换电路，其特征在于，

所述多个电容元件的个数是n个，预先保持所述像素信号的第一组电容元件的个数是m个，其中，n＞m≥2，

所述A/D转换电路具有：

m个第一组开关，其将所述第一组的m个电容元件的每一个与所述节点之间选择性地连接；

1个第二组开关，其将所述多个电容元件中的除所述第一组电容元件以外的(n－m)个第二组电容元件与所述节点之间一并选择地连接，

所述控制单元根据进行所述加权相加的像素信号的数量和各个像素信号的加权，而从所述第一组开关中对要输入的各个像素信号预先分配1个或多个开关，

所述控制单元在对经由所述垂直信号线依次输入的像素信号进行加权后相加时，首先断开所述第一组开关和所述第二组开关，

所述控制单元在每次输入所述像素信号时，将所述第一组开关中的分配给所述像素信号的开关接通，在通过对与所述开关连接的电容元件进行充电而保持了所述像素信号后，断开所述开关，

所述控制单元在进行所述加权相加的像素信号的全部输入完成后，一并接通所述第一组开关，通过将保持在与所述第一组开关连接的电容元件中的充电电荷相加，来对像素信号进行加权相加，并且通过加权相加得到的像素信号而在所述节点上生成电位。

6.根据权利要求5所述的A/D转换电路，其特征在于，

所述控制单元通过将所述第一组开关和所述第二组开关控制为始终接通，对所输入的像素信号进行无加权相加的A/D转换。

7.一种固体成像装置，具有权利要求1至6中任一项所述的A/D转换电路，其特征在于，

具有拍摄单元，其呈矩阵状地配置有包含将光信号转换为电信号的光电转换元件的多个像素，且一边按行依次扫描各像素，一边经由按列布线的多条垂直信号线将选择行的各像素的信号输出，

所述A/D转换电路与所述多条垂直信号线分别对应地设置，将从所述垂直信号线输出的像素信号从模拟信号转换为数字值。

8.一种固体成像装置，其特征在于，具有：

垂直信号线，其按列输出矩阵状地配置的多个受光像素中的选择行的像素信号；

信号合成部，其将从所述垂直信号线输出的像素信号按规定数暂时保持，并且从所保持的多个像素信号合成一个像素信号并输出；以及

放大器，其放大从所述信号合成部输出的合成得到的像素信号。

9.根据权利要求8所述的固体成像装置，其特征在于，

所述信号合成部具有：

多个电容元件，其与所述规定数的像素信号分别对应地设置，用于分别保持所述像素信号；

像素信号保持单元，其通过在所述电容元件中分别保持所述规定数的像素信号，保持所述矩阵状地配置的受光像素中的规定数的选择行的像素信号；以及

像素信号合成单元，其将分别保持在所述多个电容元件中的像素信号合成为一个像素信号。

10.根据权利要求9所述的固体成像装置，其特征在于，

所述信号合成部具有多个电容元件，该多个电容元件分别与所述规定数的像素信号对应地设置，且其静电电容根据所述像素信号各自的加权比例而设定，

所述像素信号保持单元通过对与所述像素信号对应的电容元件进行充电来保持各个所述像素信号，

所述像素信号合成单元在通过与所述像素信号对应的电容元件将各个所述像素信号全部保持后，将充电在所述多个电容元件中的电荷在所述多个电容元件上再次分配，由此进行所述多个像素信号的加权相加。

11.根据权利要求9所述的固体成像装置，其特征在于，

所述信号合成部具有静电电容为相同值的多个电容元件，

所述像素信号保持单元根据所述像素信号的加权比例，从所述多个电容元件内对各个像素信号分配1个或多个电容元件，通过对分配给所述像素信号的电容元件进行充电来保持各个像素信号，

所述像素信号合成单元在通过分配给所述像素信号的电容元件将所述各个像素信号全部保持后，将充电在所述多个电容元件中的电荷在所述多个电容元件上再次分配，由此进行所述多个像素信号的加权相加。

12.根据权利要求8至11中任一项所述的固体成像装置，其特征在于，

所述规定数的像素信号是同色的像素信号为3个以上的奇数个像素信号。

13.根据权利要求12所述的固体成像装置，其特征在于，

对所述规定数的像素信号的加权比例被设定为，对依次保持在所述电容元件中的多个像素信号内的正中间的像素信号的加权最大。

14.根据权利要求9至13中任一项所述的固体成像装置，其特征在于，

所述信号合成部具有多个第一开关，该多个第一开关选择性地连接所述垂直信号线的信号输出侧的节点与所述多个电容元件的每一个电容元件，

所述像素信号保持单元在保持所述像素信号时，通过所述第一开关连接与所述像素信号对应的电容元件和所述节点，通过所述像素信号对与所述像素信号对应的电容元件进行充电，

所述像素信号合成单元在合成所述像素信号时，一并接通分别连接所述多个电容元件与所述节点的所述第一开关，由此通过充电在所述多个电容元件中的电荷而在所述节点上生成加权相加得到的像素信号。

15.根据权利要求14所述的固体成像装置，其特征在于，

所述信号合成部具有第二开关，该第二开关选择性地连接所述节点与所述放大器，

所述像素信号保持单元在从所述垂直信号线分别输出所述规定数的像素信号时，接通与所述像素信号对应的所述第一开关，通过所述像素信号对与所述像素信号对应的所述电容元件进行充电，

所述像素信号合成单元在基于各个所述规定数的像素信号向所述电容元件的充电全部完成后，一并接通连接所述多个电容元件与所述节点的各个所述第一开关，通过充电在所述多个电容元件中的电荷而在所述节点上生成加权相加得到的像素信号，并且，当在所述节点上生成了所述加权相加得到的像素信号后，通过接通连接所述节点与所述放大器的所述第二开关，将所述加权相加得到的像素信号向所述放大器输出。