CN109150185A - 模数转换电路和列并行模数转换器 - Google Patents
模数转换电路和列并行模数转换器 Download PDFInfo
- Publication number
- CN109150185A CN109150185A CN201710464646.9A CN201710464646A CN109150185A CN 109150185 A CN109150185 A CN 109150185A CN 201710464646 A CN201710464646 A CN 201710464646A CN 109150185 A CN109150185 A CN 109150185A
- Authority
- CN
- China
- Prior art keywords
- signal
- comparator
- analog
- reference signal
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
Abstract
本公开涉及一种模数转换电路和列并行模数转换器，该模数转换电路包括比较器，比较器包括第一输入端、第二输入端和输出端，分别与该比较器的第一输入端连接的第一斜坡信号发生器和第二斜坡信号发生器，以及与该比较器的输出端连接的处理器，第一斜坡信号发生器包括多个信号触点，不同信号触点对应不同的斜坡基准信号，第二斜坡信号发生器用于生成斜坡信号。
Description
技术领域
本公开涉及集成电路技术领域，具体地，涉及一种模数转换电路和列并行模数转换器。
背景技术
模拟信号是指在时间上和数值上都是连续变换的信号，在物理学中，电流、电压、电阻、功率、温度以及压力等都为模拟信号，由于数字信号保密性和抗干扰能力较强，因此，在信号传输的过程中，可以通过ADC(中文全称：模数转换器；英文全称：Analog to DigitalConverter)将模拟信号转换为数字信号，目前，ADC在军事、太空以及医疗等尖端领域广泛应用。
在相关技术中，可以采用单斜率ADC将模拟信号转换成对应的数字信号，其中，通过单斜率ADC中的比较器比较恒定电平的模拟信号和单斜率斜坡信号，该比较器在该单斜率斜坡信号大于或者等于恒定电平的模拟信号时输出翻转，与该比较器连接的计数器在该单斜率斜坡信号上升时开始计数，在该比较器输出翻转时停止计数，从而锁存器可以获取到该计数器的最终读数，并锁存最终读数，最终读数即为该模拟信号对应的数字信号，这样，实现了将该恒定电平的模拟信号转换成对应的数字信号，但是若该模拟信号较大，则ADC所耗费的时间较长。
发明内容
为了解决相关技术中存在的问题，本公开提供一种模数转换电路和列并行模数转换器。
为了实现上述目的，根据本公开实施例的第一方面，提供一种模数转换电路，包括：比较器，所述比较器包括第一输入端、第二输入端和输出端；分别与所述比较器的第一输入端连接的第一斜坡信号发生器和第二斜坡信号发生器，以及与所述比较器的输出端连接的处理器，所述第一斜坡信号发生器包括多个信号触点，不同信号触点对应不同的斜坡基准信号，所述第二斜坡信号发生器用于生成斜坡信号；
所述比较器通过第二输入端接收模拟信号，通过所述第一输入端接收所述第一斜坡信号发生器生成的斜坡基准信号，并将所述模拟信号与所述斜坡基准信号进行比较得到第一比较结果，所述处理器根据所述第一比较结果从所述多个信号触点中确定目标触点；
所述比较器通过所述第一输入端接收所述目标触点在所述斜坡基准信号中对应的目标斜坡基准信号和所述斜坡信号之间的和值，并将所述模拟信号与所述和值进行比较得到第二比较结果，所述处理器根据所述第二比较结果和所述目标斜坡基准信号得到所述模拟信号对应的数字信号。
可选地，还包括：转换开关，所述转换开关设置在所述比较器的第一输入端与所述多个信号触点之间；所述处理器用于控制所述转换开关依次导通所述多个信号触点所在的支路，以使得所述多个信号触点对应的斜坡基准信号按照从小到大的顺序依次输入至所述比较器的第一输入端，所述比较器用于将所述模拟信号与所述斜坡基准信号依次进行比较得到第一比较结果，所述处理器根据所述第一比较结果从所述斜坡基准信号中确定目标斜坡基准信号，所述目标斜坡基准信号对应的信号触点为目标触点。
可选地，所述处理器在根据所述第一比较结果确定所述模拟信号位于两个相邻斜坡基准信号之间时，确定所述两个相邻斜坡基准信号之中的较小的斜坡基准信号为所述目标斜坡基准信号。
可选地，还包括：与所述比较器的第二输入端连接的输入接口，所述模拟信号通过所述输入接口输入至所述比较器的第二输入端。
可选地，还包括：第一开关，所述第一开关设置在所述比较器的第二输入端与所述输入接口之间，所述处理器导通所述第一开关，以使得所述模拟信号通过所述输入接口输入至所述比较器的第二输入端；
第二开关，所述第二开关设置在所述比较器的第一输入端与所述第二斜坡信号发生器之间，所述处理器导通所述第二开关，以使得所述第二斜坡信号发生器生成的斜坡信号输入至所述比较器的第一输入端。
可选地，还包括：第一电容，所述第一电容设置在所述比较器的第二输入端和所述第一开关之间的支路；第二电容，所述第二电容设置在所述比较器的第一输入端和所述转换开关之间的支路；第三电容，所述第三电容设置在所述第二电容和所述第二开关之间的支路。
可选地，所述处理器通过所述转换开关导通所述目标触点所在的支路，且控制所述第一开关继续闭合，以使得所述目标斜坡基准信号保持在所述第二电容和所述第三电容上，所述模拟信号保持在所述第一电容上；所述处理器断开所述第一开关和所述转换开关，且导通所述第二开关，以使得所述斜坡信号和所述目标斜坡基准信号之间的和值输入至所述比较器的第一输入端。
可选地，所述处理器在根据所述第二比较结果确定所述模拟信号小于或者等于所述和值时，根据所述斜坡信号和所述目标斜坡基准信号得到所述模拟信号对应的数字信号。
可选地，还包括：第一复位开关，所述第一复位开关设置在所述第一电容和所述比较器的输出端之间；第二复位开关，所述第二复位开关设置在所述第二电容与所述比较器的输出端之间，其中，在所述第一复位开关与所述第二复位开关都闭合时，所述比较器进行复位，以使得所述第一输入端和所述第二输入端的电压相同。
根据本公开实施例的第二方面，提供一种列并行模数转换器，包括上述第一方面所述的模数转换电路。
本公开就此提出了一种模数转换电路和列并行模数转换器，该模数转换电路包括：比较器，该比较器包括第一输入端、第二输入端和输出端，分别与该比较器的第一输入端连接的第一斜坡信号发生器和第二斜坡信号发生器，以及与该比较器的输出端连接的处理器，该第一斜坡信号发生器包括多个信号触点，不同信号触点对应不同的斜坡基准信号，该第二斜坡信号发生器用于生成斜坡信号；该比较器通过第二输入端接收模拟信号，通过该第一输入端接收该第一斜坡信号发生器生成的斜坡基准信号，并将该模拟信号与该斜坡基准信号进行比较得到第一比较结果，该处理器根据该第一比较结果从该多个信号触点中确定目标触点，该比较器通过该第一输入端接收该目标触点在该斜坡基准信号中对应的目标斜坡基准信号和该斜坡信号之间的和值，并将该模拟信号和该和值进行比较得到第二比较结果，该处理器根据该第二比较结果和该目标斜坡基准信号得到该模拟信号对应的数字信号，从而缩短了模数转换的时间。
本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是一示例性实施例示出的第一种模数转换电路的结构示意图；
图2是一示例性实施例示出的一种模数转换电路中输入信号的示意图；
图3是一示例性实施例示出的第二种模数转换电路的结构示意图；
图4是一示例性实施例示出的第三种模数转换电路的结构示意图；
图5是一示例性实施例示出的第四种模数转换电路的结构示意图；
图6是一示例性实施例示出的第五种模数转换电路的结构示意图；
图7是一示例性实施例示出的第六种模数转换电路的结构示意图；
图8是一示例性实施例示出的第七种模数转换电路的结构示意图。
具体实施方式
以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本公开，并不用于限制本公开。
本公开可以应用于模数转换的场景，在该场景下，逻辑控制单元在将N位锁存器清零后，控制N位锁存器设置在中间刻度，即最高有效位为“1”电平且除该最高有效位以外的其他位都为“0”电平，从而DAC(中文全称：数模转换器；英文全称：Digital to AnalogConverter)的输出信号为1/2VREF，VREF是提供给ADC的基准电压，这样，ADC中的比较器可以对模拟信号和1/2VREF进行比较，若模拟信号比1/2VREF大，则比较器输出“1”电平，且N位锁存器的最高有效位保持为“1”电平；若模拟信号比1/2VREF小，则比较器输出“0”电平，且N位锁存器的最高有效位设置为“0”电平，逻辑控制单元移至次高有效位，并继续设置该次高有效位为“1”电平且比该次高有效位低的位为“0”电平，从而DAC输出新的输出信号，比较器对模拟信号和新的输出信号进行比较得到次高位对应的电平，重复上述步骤，直到获取到N位锁存器的最低有效位对应的电平，此时，该锁存器的状态即为该模拟信号对应的数字信号。
但是，在通过ADC将模拟信号转换成数字信号的过程中，若模拟信号越大，则ADC所耗费的时间越长。
为解决上述存在的问题，本公开提出了一种模数转换电路和列并行模数转换器，该电路包括：比较器，该比较器包括第一输入端、第二输入端和输出端，与该比较器的第一输入端连接的第一斜坡信号发生器和用于生成斜坡信号的第二斜坡信号发生器，以及与该比较器的输出端连接的处理器，其中，第一斜坡信号发生器包括多个信号触点，不同信号触点对应不同的斜坡基准信号，该比较器的第二输入端接收模拟信号，通过该第一输入端接收该第一斜坡信号发生器生成的斜坡基准信号，并将该模拟信号与该斜坡基准信号进行比较得到第一比较结果，该处理器根据该第一比较结果从多个信号触点中确定目标触点，该比较器通过该第一输入端接收该目标触点在该斜坡基准信号中对应的目标斜坡基准信号和该斜坡信号之间的和值，并将该模拟信号与该和值进行比较得到第二比较结果，该处理器根据该第二比较结果和该目标斜坡基准信号得到该模拟信号对应的数字信号，从而缩短了模数转换的时间。
下面通过具体实施例对本公开进行详细说明。
图1是本公开实施例提供的一种模数转换电路，如图1所示，包括：比较器(1)，该比较器(1)包括第一输入端(101)、第二输入端(102)和输出端(103)，分别与该比较器(1)的第一输入端(101)连接的第一斜坡信号发生器(2)和第二斜坡信号发生器(3)，以及与该比较器(1)的输出端(103)连接的处理器(4)，该第一斜坡信号发生器(2)包括多个信号触点(201)，不同信号触点(201)对应不同的斜坡基准信号，该第二斜坡信号发生器(3)用于生成斜坡信号；该比较器(1)通过第二输入端(102)接收模拟信号，通过该第一输入端(101)接收该第一斜坡信号发生器(2)生成的斜坡基准信号，并将该模拟信号与该斜坡基准信号进行比较得到第一比较结果，该处理器(4)根据该第一比较结果从该多个信号触点(201)中确定目标触点，该比较器(1)通过该第一输入端(101)接收该目标触点在该斜坡基准信号中对应的目标斜坡基准信号和该斜坡信号之间的和值，并将该模拟信号与该和值进行比较得到第二比较结果，该处理器(4)根据该第二比较结果和该目标斜坡基准信号得到该模拟信号对应的数字信号。
其中，该模拟信号可以是恒定电平信号，该多个信号触点对应的斜坡基准信号可以是台阶型信号，如图2所示，虚线表示该模拟信号，实线表示该多个信号触点对应的斜坡基准信号。
在本实施例中，该第一斜坡信号发生器(2)和该第二斜坡信号发生器(3)可以为同一斜坡信号发生器。
如图3所示，该处理器(4)可以包括计数器(401)和锁存器(402)，其中，可以通过逻辑控制单元控制N位锁存器以得到该多个信号触点对应的斜坡基准信号，若逻辑控制单元控制N位锁存器设置在0刻度，即该N位都为“0”电平，从而DAC的输出信号为0；若逻辑控制单元控制N位锁存器设置在1/4刻度，即次高位为“1”电平，除该次高位的其他位都为“0”电平，从而数模转换器DAC的输出信号为1/4VREF，其中，VREF为提供给ADC的基准信号；若逻辑控制单元控制N位锁存器设置在1/2刻度，即最高位为“1”电平，除该最高位的其他位都为“0”电平，从而数模转换器DAC的输出信号为1/2VREF；若逻辑控制单元控制N位锁存器设置在3/4刻度，即最高位和次高位为“1”电平，比该次高位低的其他位都为“0”电平，从而数模转换器DAC的输出信号为3/4VREF，基于此，该多个信号触点对应的斜坡基准信号与该高两位之间存在对应关系，示例地，若该多个信号触点对应的斜坡基准信号包括上述所述的0、1/4VREF、1/2VREF和3/4VREF，则可以建立第一个斜坡基准信号0与高两位“00”之间的对应关系，第二个斜坡基准信号1/4VREF与高两位“01”之间的对应关系，第三个斜坡基准信号1/2VREF与高两位“10”之间的对应关系，第四个斜坡基准信号3/4VREF与高两位“11”之间的对应关系，这样，可以通过控制N为锁存器以使得该第一斜坡信号发生器(2)输出该多个信号触点(201)对应的斜坡基准信号，上述生成斜坡基准信号的方法只是举例说明，本公开对此不作限定。
图4是本公开实施例示出的一种模数转换电路，如图4所示，还包括：转换开关(5)，该转换开关(5)设置在该比较器(1)的第一输入端(101)与该多个信号触点(201)之间；该处理器(4)用于控制该转换开关(5)依次导通该多个信号触点(201)所在的支路，以使得该多个信号触点(201)对应的斜坡基准信号按照从小到大的顺序依次输入至该比较器(1)的第一输入端，该比较器(1)用于将该模拟信号与该斜坡基准信号依次进行比较得到第一比较结果，该处理器(4)根据该第一比较结果从该斜坡基准信号中确定目标斜坡基准信号，该目标斜坡基准信号对应的信号触点(201)为目标触点，需要说明的是，该目标斜坡基准信号对应的高两位即为该模拟信号对应的数字信号的高两位。
其中，该处理器(4)在根据该第一比较结果确定该模拟信号位于两个相邻斜坡基准信号之间时，确定该相邻两个斜坡基准信号之中的较小的斜坡基准信号为该目标斜坡基准信号，示例地，若按照从小到大顺序进行排序得到该斜坡基准信号包括V1、V2…V n，则将该模拟信息与该n个斜坡基准信号依次比较，当该模拟信号大于第i个斜坡基准信号且小于第i+1个斜坡基准信号时，可以确定该目标斜坡基准信号为第i个斜坡基准信号。
如图2所示，按照从小到大顺序进行排序得到该斜坡基准信号包括0、1/4VREF、1/2VREF以及3/4VREF，通过比较器(1)比较该模拟信号Vin与0，由于该模拟信号Vin大于0，继续通过比较器(1)比较该模拟信号Vin与1/4VREF，由于该模拟信号Vin大于1/4VREF，继续通过比较器(1)比较该模拟信号Vin与1/2VREF，由于该模拟信号Vin大于1/2VREF，继续通过比较器(1)比较该模拟信号Vin与3/4VREF，由于该模拟信号Vin大于1/2VREF且小于3/4VREF，因此，可以确定该目标斜坡基准信号为1/2VREF，且根据上述所述的该高两位与该斜坡基准信号之间的对应关系确定该目标斜坡基准信号为1/2VREF所对应的高两位为“10”，即该模拟信号的高两位为“10”，上述示例只是举例说明，本公开对此不作限定。
图5是本公开实施例示出的一种模数转换电路，如图5所示，还包括：与该比较器(1)的第二输入端(102)连接的输入接口(6)，该模拟信号通过该输入接口(6)输入至该比较器(1)的第二输入端(102)。
图6是图5所示实施例示出的一种模数转换电路，如图6所示，还包括：第一开关(7)，该第一开关(7)设置在该比较器(1)的第二输入端(102)与该输入接口(6)之间，该处理器(4)导通该第一开关(7)，以使得该模拟信号通过该输入接口(6)输入至该比较器(1)的第二输入端(102)；第二开关(8)，该第二开关(8)设置在该比较器(1)的第一输入端(101)与该第二斜坡信号发生器(3)之间，该处理器(4)导通该第二开关(8)，以使得该第二斜坡信号发生器(3)生成的斜坡信号输入至该比较器(1)的第一输入端(101)。
图7是图6所示实施例示出的一种模数转换电路，如图7所示，还包括：第一电容(9)，该第一电容(9)设置在该比较器(1)的第二输入端(102)和该第一开关(7)之间的支路；第二电容(10)，该第二电容(10)设置在该比较器(1)的第一输入端(101)和该转换开关(5)之间的支路；第三电容(11)，该第三电容(11)设置在该第二电容(10)和该第二开关(8)之间的支路。
其中，该处理器(4)中的锁存器(402)在确定目标触点后继续切换转换开关(5)以使得该第一斜坡信号发生器(2)输出的斜坡基准信号继续上升，并在上升至基准信号后返回至0，使得比较器(1)再次翻转，此时，该锁存器(402)可以控制第一斜坡信号发生器(2)输出目标触点对应的目标斜坡基准信号，并通过转换开关(5)导通该目标触点所在的支路，且控制该第一开关(7)继续闭合，以使得该目标斜坡基准信号保持在该第二电容(10)和该第三电容(11)上，该模拟信号保持在该第一电容(9)上，然后，该处理器(4)断开该第一开关(7)和该转换开关(5)，且导通该第二开关(8)，以使得该斜坡信号和该目标斜坡基准信号之间的和值输入至该比较器(1)的第一输入端(101)，该比较器(1)将该模拟信号与该和值进行比较得到第二比较结果，该处理器(4)在根据该第二比较结果确定该模拟信号小于或者等于该和值时，根据该斜坡信号和该目标斜坡基准信号得到该模拟信号对应的数字信号，示例地，若该斜坡信号为连续信号，则当该模拟信号等于该和值时，该斜坡信号的当前值即为该模拟信号对应的数字信号中除该高两位外的其他位；若该斜坡信号为间断信号，则当该和值首次大于该模拟信号时，该斜坡信号的当前值即为该模拟信号对应的数字信号中除该高两位外的其他位。
另外，由于该处理器(4)包括计数器(401)和锁存器(402)，基于此，在第一时间段时，该多个信号触点(201)对应的斜坡基准信号按从小到大的顺序依次输入至该比较器(1)的第一输入端(101)，该模拟信号输入至该比较器(1)的第二输入端(102)，该计数器用于在该多个信号触点对应的斜坡基准信号上升时开始计数，在该斜坡基准信号大于或者等于该模拟信号时终止计数，从而获取到第一计数结果，该锁存器(402)锁存该计数器(401)的第一计数结果(即该第一计数结果为该模拟信号对应的数字信号的高两位)，并根据该高两位确定目标触点，控制该转换开关(5)导通该目标触点所在的支路，这样，在第二时间段时，可以将该目标触点对应的目标斜坡基准信号和该斜坡信号的和值输入至该比较器(1)的第一输入端(101)，并将该模拟信号继续输入至比较器(1)的第二输入端(102)，从而计数器(401)在该斜坡信号上升时开始计数，在该和值大于或者等于该模拟信号时终止计数，从而获取到第二计数结果(该第二计数结果为除该高两位外的其他位)，该锁存器(402)锁存该计数器的第二计数结果，这样，锁存器(402)根据该高两位和除该高两位外的其他位获取到该模拟信号对应的数字信号。
需要说明的是，若该比较器(1)的第一输入端(101)与第二输入端(102)在初始状态下电压大小不同，则可能导致无法准确对比较器(1)的第一输入端(101)输入的模拟信号和比较器(1)的第二输入端(102)输入的多个信号触点对应的斜坡基准信号进行比较，为了解决上述问题，如图8所示，该模数转换电路还包括：
第一复位开关(12)，该第一复位开关(12)设置在该第一电容(9)和该比较器(1)的输出端(103)之间；第二复位开关(13)，该第二复位开关(13)设置在该第二电容(10)与该比较器(1)的输出端(103)之间，其中，在该第一复位开关(12)与该第二复位开关(13)都闭合时，该比较器(1)进行复位，以使得该第一输入端(101)和该第二输入端(102)的电压相同。
这样，可以在该第一开关(7)、该第二开关(8)与该转换开关(5)都断开，且该第一复位开关(12)和该第二复位开关(13)都闭合时，该比较器(1)的第一输入端(101)电压和该比较器(1)的第二输入端(102)电压分别与该比较器(1)的输出端(103)电压相同。
下面基于上述模数转换电路确定模拟信号对应的数字信号的过程进行详细说明：
S11，该处理器(4)控制该第一复位开关(12)和该第二复位开关(13)都闭合，以实现比较器(1)复位；
S12，该处理器(4)通过转换开关(5)依次导通第一斜坡信号发生器(2)的多个信号触点(201)所在的支路，以使得多个信号触点(201)对应的斜坡基准信号按照从小到大的顺序依次输入至比较器(1)的第一输入端，并控制该第一开关(7)闭合，此时，该比较器(1)的第二输入端(102)通过输入接口(6)接收模拟信号，这样，该比较器(1)对该模拟信号和该多个信号触点对应的斜坡基准信号进行比较得到第一比较结果，该处理器(4)根据该第一比较结果确定目标斜坡基准信号，且该目标斜坡基准信号对应的信号触点(201)为目标触点，其中，该目标斜坡基准信号对应的高两位即为该模拟信号的高两位；
S13，该处理器(4)在确定目标触点后继续切换转换开关(5)以使得该第一斜坡信号发生器(2)输出的斜坡基准信号继续上升，并在上升至基准信号后返回至0；
S14，该处理器(4)通过转换开关(5)导通目标触点所在的支路，并将该目标触点对应的目标斜坡基准信号保持在第二电容(10)和第三电容(11)上，同理，继续控制该第一开关(7)闭合，以使得该模拟信号保持在该第一电容(9)上；
S15，该处理器(4)控制该转换开关(5)和该第一开关(7)都断开，且导通该第二开关(8)，此时，该比较器(1)的第一输入端(101)输入的是该目标斜坡基准信号和该斜坡信号的和值，该比较器(1)的第二输入端(102)输入的是该模拟信号，从而该比较器(1)对该和值和该模拟信号进行比较得到第二比较结果，该处理器(4)根据该第二比较结果确定该模拟信号对应的数字信号中除该高两位以外的其他位；
S16，根据该高两位和除该高两位以外的其他位得到该模拟信号对应的数字信号。
采用上述模数转换电路，该比较器将该模拟信号与该斜坡基准信号进行比较得到第一比较结果，该处理器根据该第一比较结果从该多个信号触点中确定目标触点，该比较器通过该第一输入端接收该目标触点在该斜坡基准信号中对应的目标斜坡基准信号和该斜坡信号之间的和值，并将该模拟信号和该和值进行比较得到第二比较结果，该处理器根据该第二比较结果和该目标斜坡基准信号得到该模拟信号对应的数字信号，从而缩短了模数转换的时间。
本公开还提供一种列并行模数转换器，包括上述所述的模数转换电路，其中，该模数转换器中模数转换电路的数量为至少一个。
以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。
此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。
Claims (10)
1.一种模数转换电路，其特征在于，包括：
比较器(1)，所述比较器包括第一输入端(101)、第二输入端(102)和输出端(103)；分别与所述比较器(1)的第一输入端(101)连接的第一斜坡信号发生器(2)和第二斜坡信号发生器(3)，以及与所述比较器(1)的输出端(103)连接的处理器(4)，所述第一斜坡信号发生器(2)包括多个信号触点(201)，不同信号触点(201)对应不同的斜坡基准信号，所述第二斜坡信号发生器(3)用于生成斜坡信号；
所述比较器(1)通过所述第二输入端(102)接收模拟信号，通过所述第一输入端(101)接收所述第一斜坡信号发生器(2)生成的斜坡基准信号，并将所述模拟信号与所述斜坡基准信号进行比较得到第一比较结果，所述处理器(4)根据所述第一比较结果从所述多个信号触点(201)中确定目标触点；
所述比较器(1)通过所述第一输入端(101)接收所述目标触点在所述斜坡基准信号中对应的目标斜坡基准信号和所述斜坡信号之间的和值，并将所述模拟信号与所述和值进行比较得到第二比较结果，所述处理器(4)根据所述第二比较结果和所述目标斜坡基准信号得到所述模拟信号对应的数字信号。
2.根据权利要求1所述的模数转换电路，其特征在于，还包括：转换开关(5)，所述转换开关(5)设置在所述比较器(1)的第一输入端(101)与所述多个信号触点(201)之间；
所述处理器(4)用于控制所述转换开关(5)依次导通所述多个信号触点(201)所在的支路，以使得所述多个信号触点(201)对应的斜坡基准信号按照从小到大的顺序依次输入至所述比较器(1)的第一输入端(101)，所述比较器(1)用于将所述模拟信号与所述斜坡基准信号依次进行比较得到第一比较结果，所述处理器(4)根据所述第一比较结果从所述斜坡基准信号中确定目标斜坡基准信号，所述目标斜坡基准信号对应的信号触点(201)为目标触点。
3.根据权利要求2所述的模数转换电路，其特征在于，所述处理器(4)在根据所述第一比较结果确定所述模拟信号位于两个相邻斜坡基准信号之间时，确定所述两个相邻斜坡基准信号之中的较小的斜坡基准信号为所述目标斜坡基准信号。
4.根据权利要求2所述的模数转换电路，其特征在于，还包括：与所述比较器(1)的第二输入端(102)连接的输入接口(6)，所述模拟信号通过所述输入接口(6)输入至所述比较器(1)的第二输入端(102)。
5.根据权利要求4所述的模数转换电路，其特征在于，还包括：第一开关(7)，所述第一开关(7)设置在所述比较器(1)的第二输入端(102)与所述输入接口(6)之间，所述处理器(4)导通所述第一开关(7)，以使得所述模拟信号通过所述输入接口(6)输入至所述比较器(1)的第二输入端(102)；
第二开关(8)，所述第二开关(8)设置在所述比较器(1)的第一输入端(101)与所述第二斜坡信号发生器(3)之间，所述处理器(4)导通所述第二开关(8)，以使得所述第二斜坡信号发生器(3)生成的斜坡信号输入至所述比较器(1)的第一输入端(101)。
6.根据权利要求5所述的模数转换电路，其特征在于，还包括：第一电容(9)，所述第一电容(9)设置在所述比较器(1)的第二输入端(102)和所述第一开关(7)之间的支路；第二电容(10)，所述第二电容(10)设置在所述比较器(1)的第一输入端(101)和所述转换开关(5)之间的支路；第三电容(11)，所述第三电容(11)设置在所述第二电容(10)和所述第二开关(8)之间的支路。
7.根据权利要求6所述的模数转换电路，其特征在于，所述处理器(4)通过所述转换开关(5)导通所述目标触点所在的支路，且控制所述第一开关(7)继续闭合，以使得所述目标斜坡基准信号保持在所述第二电容(10)和所述第三电容(11)上，所述模拟信号保持在所述第一电容(9)上；所述处理器(4)断开所述第一开关(7)和所述转换开关(5)，且导通所述第二开关(8)，以使得所述斜坡信号和所述目标斜坡基准信号之间的和值输入至所述比较器(1)的第一输入端(101)。
8.根据权利要求7所述的模数转换电路，其特征在于，所述处理器(4)在根据所述第二比较结果确定所述模拟信号小于或者等于所述和值时，根据所述斜坡信号和所述目标斜坡基准信号得到所述模拟信号对应的数字信号。
9.根据权利要求7所述的模数转换电路，其特征在于，还包括：第一复位开关(12)，所述第一复位开关(12)设置在所述第一电容(9)和所述比较器(1)的输出端(103)之间；第二复位开关(13)，所述第二复位开关(13)设置在所述第二电容(10)与所述比较器(1)的输出端(103)之间，其中，在所述第一复位开关(12)与所述第二复位开关(13)都闭合时，所述比较器(1)进行复位，以使得所述第一输入端(101)和所述第二输入端(102)的电压相同。
10.一种列并行模数转换器，其特征在于，包括上述权利要求1至9任一项所述的模数转换电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710464646.9A CN109150185A (zh) | 2017-06-19 | 2017-06-19 | 模数转换电路和列并行模数转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710464646.9A CN109150185A (zh) | 2017-06-19 | 2017-06-19 | 模数转换电路和列并行模数转换器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109150185A true CN109150185A (zh) | 2019-01-04 |
Family
ID=64804549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710464646.9A Pending CN109150185A (zh) | 2017-06-19 | 2017-06-19 | 模数转换电路和列并行模数转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109150185A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI726822B (zh) * | 2019-10-08 | 2021-05-01 | 創未來科技股份有限公司 | 訊號轉換裝置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232291A (ja) * | 2001-02-02 | 2002-08-16 | Riniaseru Design:Kk | アナログ−デジタル変換器及びこれを用いたイメージセンサ |
| CN101939917A (zh) * | 2008-02-07 | 2011-01-05 | 夏普株式会社 | A/d转换电路及固体摄像装置 |
| CN103686004A (zh) * | 2013-12-11 | 2014-03-26 | 格科微电子（上海）有限公司 | 列并行模数转换器、像素感光值输出方法及cmos图像传感器 |
| CN103986470A (zh) * | 2014-05-20 | 2014-08-13 | 天津大学 | 低功耗列级多参考电压单斜模数转换方法及转换器 |
| CN106100639A (zh) * | 2016-06-08 | 2016-11-09 | 中国科学院微电子研究所 | 一种具有误差自动校正的单斜式模数转换器 |
| CN106656185A (zh) * | 2016-12-31 | 2017-05-10 | 唯捷创芯(天津)电子技术股份有限公司 | 具有数字双采样功能的单斜式模数转换器、芯片及终端 |
-
2017
- 2017-06-19 CN CN201710464646.9A patent/CN109150185A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232291A (ja) * | 2001-02-02 | 2002-08-16 | Riniaseru Design:Kk | アナログ−デジタル変換器及びこれを用いたイメージセンサ |
| CN101939917A (zh) * | 2008-02-07 | 2011-01-05 | 夏普株式会社 | A/d转换电路及固体摄像装置 |
| CN103686004A (zh) * | 2013-12-11 | 2014-03-26 | 格科微电子（上海）有限公司 | 列并行模数转换器、像素感光值输出方法及cmos图像传感器 |
| CN103986470A (zh) * | 2014-05-20 | 2014-08-13 | 天津大学 | 低功耗列级多参考电压单斜模数转换方法及转换器 |
| CN106100639A (zh) * | 2016-06-08 | 2016-11-09 | 中国科学院微电子研究所 | 一种具有误差自动校正的单斜式模数转换器 |
| CN106656185A (zh) * | 2016-12-31 | 2017-05-10 | 唯捷创芯(天津)电子技术股份有限公司 | 具有数字双采样功能的单斜式模数转换器、芯片及终端 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI726822B (zh) * | 2019-10-08 | 2021-05-01 | 創未來科技股份有限公司 | 訊號轉換裝置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105723621B (zh) | 混合模拟-数字转换器和混合模拟-数字转换方法 | |
| CN104242939B (zh) | 一种中等分辨率高速可配置的异步逐次逼近型模数转换器 | |
| CN102386923B (zh) | 异步逐次逼近模数转换器及转换方法 | |
| CN103595412B (zh) | 低功耗小面积的电容阵列及其复位方法和逻辑控制方法 | |
| CN106992781A (zh) | 二进制电荷重分配型逐次逼近模数转换器的预测量化方法 | |
| US10778242B2 (en) | Analog-to-digital converter device | |
| CN105391451A (zh) | 一种逐次逼近型模数转换器及其模数转换时开关切换方法 | |
| CN104253613B (zh) | 一种sar adc的低压超低功耗高精度比较器 | |
| US7796079B2 (en) | Charge redistribution successive approximation analog-to-digital converter and related operating method | |
| CN107493104A (zh) | 连续逼近暂存器模拟数字转换器及其模拟至数字信号转换方法 | |
| CN105049051B (zh) | 一种逐次逼近型模数转换电路及具该电路的电子设备 | |
| US8860599B1 (en) | Analog-to-digital conversion apparatus and method capable of achieving fast settling | |
| CN108306644B (zh) | 基于10位超低功耗逐次逼近型模数转换器前端电路 | |
| CN111313900A (zh) | 一种两步式双斜率模数转换器及其模数转换方法 | |
| CN107425852A (zh) | 基于二进制权重电荷再分配的逐次逼近型模数转换器 | |
| CN105933007B (zh) | 一种逐次逼近型模数转换器及其开关时序 | |
| CN109644003A (zh) | 具有重叠参考电压范围的逐次逼近寄存器（sar）模数转换器（adc） | |
| CN104410419A (zh) | 带有数字可编程选通窗的模数转换器 | |
| CN110012677A (zh) | 电容式逐次逼近模数转换器 | |
| CN109474278A (zh) | 基于电荷再分配的超低功耗逐次逼近型模数转换器 | |
| CN106059589A (zh) | 一种n位低功耗逐次逼近型模数转换器 | |
| CN104868916B (zh) | 模数转换器及其控制方法 | |
| Yuan et al. | A 281-nW 43.3 fJ/conversion-step 8-ENOB 25-kS/s asynchronous SAR ADC in 65nm CMOS for biomedical applications | |
| CN104333352B (zh) | 斜坡信号发生电路和图像传感器 | |
| CN109150185A (zh) | 模数转换电路和列并行模数转换器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210204 Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant after: BYD Semiconductor Co.,Ltd. Address before: 518118 BYD Road, Pingshan New District, Shenzhen, Guangdong 3009 Applicant before: BYD Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190104 |
|
| RJ01 | Rejection of invention patent application after publication |