CN103873784A - 图像拾取装置、图像拾取系统及用于驱动该装置的方法 - Google Patents

Abstract

提供一种图像拾取装置、图像拾取系统及用于驱动该装置的方法，所述方法执行在由逐次逼近AD转换电路执行的操作中所使用的基准电势的校正以及由像素输出的像素信号转换成的数字信号的校正。

Description

图像拾取装置、图像拾取系统及用于驱动该装置的方法

技术领域

实施例的一个公开方面涉及一种用于驱动具有将模拟信号转换为数字信号的模数（AD）转换单元的图像拾取装置的方法、所述图像拾取装置以及图像拾取系统。

背景技术

具有将模拟信号转换为数字信号的AD转换单元的图像拾取装置是已知的。作为示例性AD转换单元，如日本专利公开No.2011-114785中所描述的那样，具有执行两级AD转换的AD转换单元的图像拾取装置是已知的。在日本专利公开No.2011-114785中所描述的图像拾取装置中，AD转换单元被操作为逐次逼近AD转换电路，以指定子范围。然后，AD转换单元操作为使用斜坡信号的斜坡AD转换电路，以对所指定的子范围中的信号执行AD转换。日本专利公开No.2011-114785描述了这样一种技术：为了减少相邻的子区域之间的输入输出特性方面的不连续性的出现，AD转换单元用作逐次逼近AD转换电路，以将测试信号转换为第一数字信号。测试信号的值被调整，以使得第一数字信号的值变为等于预定值。然后，AD转换单元用作斜坡AD转换电路，以将值已经受调整的测试信号转换为第二数字信号。用于驱动生成斜坡信号的电路的时钟频率受调整，以使得第二数字信号的值变为等于预定值。相应地，每单位时间的斜坡信号的电势的改变宽度受调整。即，日本专利公开No.2011-114785描述了模拟信号的AD转换中所使用的信号的校正。

日本专利公开No.2011-250039描述了一种具有运作为确定高阶比特的闪速AD转换电路和确定低阶比特的斜坡AD转换电路的AD转换单元的图像拾取装置。在日本专利公开No.2011-250039中所描述的技术中，输入到闪速AD转换电路的电势范围划分为四个部分。对于通过划分所获得的四个部分中的每一个，计算用于消除通过斜坡AD转换电路获得的数据与待获得的理想数据之间的差的校正系数。校正系数用于校正通过AD转换电路输出的数字信号。即，日本专利公开No.2011-250039描述了通过AD转换生成的数字信号的校正。

发明内容

在实施例第一方面中，提供一种用于驱动图像拾取装置的方法，该图像拾取装置包括：像素，被配置为输出像素信号，以及AD转换单元，被配置为将像素信号转换为数字信号。所述AD转换单元包括比较器，该比较器被配置为对基准信号与基于像素信号的信号进行比较并且输出比较结果信号。所述方法包括：通过将AD转换单元操作为逐次逼近AD转换电路和斜坡AD转换电路之一来确定基于像素信号的数字信号的高阶比特的信号值；在确定高阶比特的信号值之后，通过将AD转换单元操作为逐次逼近AD转换电路和斜坡AD转换电路中的另一个来确定基于像素信号的数字信号的低阶比特的信号值。当AD转换单元操作为斜坡AD转换电路时，AD转换单元基于由被提供有作为基准信号的第一斜坡信号以及比较信号并且对第一斜坡信号与所述比较信号进行比较的比较器所输出的比较结果信号来生成第一数字信号；AD转换单元基于由被提供有作为基准信号的第二斜坡信号以及所述比较信号并且对第二斜坡信号与所述比较信号进行比较的比较器所输出的比较结果信号来生成第二数字信号，所述第二斜坡信号具有与所述第一斜坡信号的斜坡开始电势不同的斜坡开始电势；所述图像拾取装置基于第一数字信号和第二数字信号来生成校正值；执行基于校正值来校正基准电势的第一校正操作，所述基准电势在AD转换单元操作为逐次逼近AD转换电路时被使用；以及执行基于校正值来校正基于像素信号的数字信号的第二校正操作。

在实施例第二方面中，提供一种图像拾取装置，其包括：像素，被配置为输出像素信号；AD转换单元，被配置为将所述像素信号转换为数字信号，以及控制电路。AD转换单元包括比较器，比较器被配置为对基准信号与基于像素信号的信号进行比较并且输出比较结果信号。控制电路通过将AD转换单元操作为逐次逼近AD转换电路和斜坡AD转换电路之一来确定基于像素信号的数字信号的高阶比特的信号值，然后通过将AD转换单元操作为逐次逼近AD转换电路与斜坡AD转换电路中的另一个来确定基于像素信号的数字信号的低阶比特的信号值。当控制电路使得AD转换单元操作为斜坡AD转换电路时，AD转换单元基于由被提供有作为基准信号的第一斜坡信号以及比较信号并且对第一斜坡信号与所述比较信号进行比较的比较器输出的比较结果信号来生成第一数字信号，以及AD转换单元基于由被提供有作为基准信号的第二斜坡信号以及所述比较信号并且对第二斜坡信号与所述比较信号进行比较的比较器输出的比较结果信号来生成第二数字信号，第二斜坡信号具有与第一斜坡信号的斜坡开始电势不同的斜坡开始电势。所述图像拾取装置还包括被提供有第一数字信号和第二数字信号的信号处理电路。信号处理电路包括：被配置为基于第一数字信号和第二数字信号来生成校正值的电路，以及被配置为执行基于所述校正值来校正当AD转换单元操作为逐次逼近AD转换电路时使用的基准电势的第一校正操作以及基于所述校正值来校正由像素信号所转换成的数字信号的第二校正操作的电路。

在实施例第三方面中，提供一种包括图像拾取装置和输出信号处理器的图像拾取系统。所述图像拾取装置包括：像素，被配置为输出像素信号，AD转换单元，被配置为将像素信号转换为数字信号，以及控制电路。AD转换单元包括比较器，所述比较器被配置为对基准信号与基于像素信号的信号进行比较并且输出比较结果信号。所述控制电路通过将AD转换单元操作为逐次逼近AD转换电路和斜坡AD转换电路之一来确定基于像素信号的数字信号的高阶比特的信号值，以及然后通过将AD转换单元操作为逐次逼近AD转换电路与斜坡AD转换电路中的另一个来确定基于像素信号的数字信号的低阶比特的信号值。当控制电路使得AD转换单元操作为斜坡AD转换电路时，AD转换单元基于由被提供有作为基准信号的第一斜坡信号以及比较信号并且对第一斜坡信号与所述比较信号进行比较的比较器输出的比较结果信号来生成第一数字信号，以及AD转换单元基于由被提供有作为基准信号的第二斜坡信号以及所述比较信号并且对第二斜坡信号与所述比较信号进行比较的比较器输出的比较结果信号来生成第二数字信号，所述第二斜坡信号具有与第一斜坡信号的斜坡开始电势不同的斜坡开始电势。所述输出信号处理器被提供有第一数字信号和第二数字信号。所述输出信号处理器包括：被配置为基于第一数字信号和第二数字信号来生成校正值的电路，以及被配置为执行基于校正值来校正当AD转换单元操作为逐次逼近AD转换电路时所使用的基准电势的第一校正操作以及基于校正值来校正由像素信号所转换成的数字信号的第二校正操作的电路。

从参照附图的示例性实施例的以下描述，本发明的其它特征将变得清楚。

附图说明

图1是示出图像拾取装置的示例性配置的示图。

图2A是示出模数（AD）转换单元的示例性配置的示图。

图2B是示出AD转换单元的示例性操作的示图。

图2C是示出AD转换单元的示例性操作的示图。

图3是示出AD转换单元的示例性校正操作的示图。

图4A是示出信号处理电路的示例性配置的示图。

图4B是示出示例性校正操作的示图。

图4C是示出示例性校正操作的示图。

图4D是示出示例性校正操作的示图。

图4E是示出示例性校正操作的示图。

图4F是示出放大器单元的示例性配置的示图。

图5A是示出AD转换单元的示例性配置的示图。

图5B是示出AD转换单元的示例性操作的示图。

图5C是示出AD转换单元的示例性操作的示图。

图6A是示出AD转换单元的示例性配置的示图。

图6B是示出AD转换单元的示例性操作的示图。

图6C是示出AD转换单元的示例性操作的示图。

图7A是示出AD转换单元的另一示例性操作的示图。

图7B是示出图像拾取系统的示例性配置的示图。

具体实施方式

在日本专利公开No.2011-114785和2011-250039中所描述的图像拾取装置中，并未考虑如何期望地执行对在逐次逼近AD转换电路的操作中所使用的基准电势的校正以及通过模数（AD）转换所生成的数字信号的校正。以下将描述的一种图像拾取装置、一种图像拾取系统以及一种用于驱动所述图像拾取装置的方法中的每一个将允许对在逐次逼近AD转换电路的操作中所使用的基准电势的期望校正以及通过AD转换所生成的数字信号的期望校正。

实施例的一个公开特征可以描述为通常描述为定时图的处理。定时图可以示出若干实体（如信号、事件等）的定时关系。虽然定时图可以将操作描述为顺序处理，但可以并行或同时执行一些操作。此外，除非另外声明，操作的顺序或定时时刻可以重新布置。此外，定时或时间距离可以并不以确切比例被标定或描述定时关系。

第一实施例

以下将参照附图描述根据第一实施例的图像拾取装置。

图1是示出根据第一实施例的图像拾取装置的示例性配置的示意图。在根据第一实施例的图像拾取装置中，分别输出像素信号的像素100按矩阵布置。垂直扫描电路101逐行扫描像素100，通过入射光的光电转换所生成的像素信号被输出到放大器单元105。垂直扫描电路101基于从定时生成器400所提供的信号而逐行扫描像素100。提供给放大器单元105中的对应一个放大器单元的像素信号中的每一个基于放大器单元105的增益而被放大，并且经由开关114中的对应一个开关输出到AD转换单元260中的对应一个AD转换单元中所包括的比较输入单元210。AD转换单元260中的每一个包括比较输入单元210、比较器220、控制电路230、计数器240和存储器250。放大器单元105所输出的信号被称为放大后的像素信号。各列中的对应一列中的比较输入单元210被提供有来自基准电势提供电路310的基准电势VRF以及来自斜坡信号提供电路320的斜坡信号VRMP。比较器220基于通过对基于基准电势VRF的信号与放大后的像素信号进行比较所获得的结果而输出比较结果信号CMP。AD转换单元260基于比较结果信号CMP而生成与N比特中的高阶m比特对应的数字信号Dhi。此外，比较器220通过对斜坡信号VRMP与基于放大后的像素信号的信号进行比较而输出比较结果信号CMP。AD转换单元260基于比较结果信号CMP而生成与N比特中的低阶n比特对应的数字信号Dlo。关系N=m+n对于N、m和n成立。

控制电路230基于来自定时生成器400和比较器220的信号而操作比较输入单元210、计数器240和存储器250。计数器240被提供有来自定时生成器400的时钟信号CLK。响应于斜坡信号提供电路320开始改变取决于时间的斜坡信号VRMP的电势，控制电路230使得计数器240开始对时钟信号CLK进行计数。控制电路230使得存储器250存储数字信号Dhi和数字信号Dlo。

水平扫描电路500基于来自定时生成器400的信号而将各列中存储器250中所存储的数字信号Dhi和数字信号Dlo传送到信号处理电路410。信号处理电路410基于数字信号Dhi和数字信号Dlo输出图像拾取信号OutSig。定时生成器400被提供有时钟信号CLK和垂直同步信号VD。定时生成器400基于垂直同步信号VD而使得垂直扫描电路101逐行扫描像素100。

根据第一实施例的图像拾取装置还包括测试信号提供电路300。测试信号提供电路300将测试信号V_CAL输出到对于各列所提供的开关114。当定时生成器400将控制信号Ctr设置为低电平（下文中称为L电平）时，开关114中的每一个将放大器单元105电连接到比较输入单元210，而当定时生成器400将控制信号Ctr设置为高电平（下文中称为H电平）时，开关114将测试信号提供电路300电连接到比较输入单元210。

图2A示出比较输入单元210和比较器220的示例性配置。

从开关114输出的模拟信号A_IN经由容性元件C0提供给比较器220的非反相输入节点。当开关211导通时，容性元件C0的第一节点重置为地电势。为了使得描述可理解，进行节点重置为地电势的描述。在实际电路中，节点重置为通过考虑比较器的输入范围所获得的电势。容性元件C1、C2、C3、C4、C5、C6和C7中的第一节点并行地电连接到比较器220的反相输入节点。此外，容性元件C1、C3、C4、C5、C6和C7中的第二节点分别经由开关s_lo、s0、s1、s2、s3和s4并且经由开关212电连接到比较器220的反相输入节点。提供给比较器220的反相输入节点的信号被称为信号C_INP。符号INP代表输入。

开关s_lo、s0、s1、s2、s3和s4被提供有基准电势VRF。容性元件C2的第二节点被提供有斜坡信号VRMP。在容性元件C3的电容被设置为1C的情况下，容性元件C4、C5、C6和C7的电容分别被设置为2C、4C、8C和16C。容性元件C1和C2的电容分别被设置为C/2和2C。在图2A中，在括号中指示容性元件的电容。当重置信号res设置为H电平时，开关211和212导通。当提供给各个开关的控制信号设置为H电平时，开关s_lo、s0、s1、s2、s3和s4将基准电势VRF提供给各个容性元件。当提供给各个开关的控制信号设置为L电平时，开关s_lo、s0、s1、s2、s3和s4将地电势提供给各个容性元件。在提供给开关s_lo、s0、s1、s2、s3和s4中的每一个的控制信号设置为L电平的情况下，当开关212导通时，容性元件C1、C3、C4、C5、C6和C7中的对应一个容性元件中的电荷被重置。在第一实施例中，比较输入单元210是信号提供电路。从比较输入单元210输出到比较器220的信号是基准信号。

将参照图2B和图2C描述图2A所示的比较输入单元210和比较器220的操作。图2B和图2C示出其中基于从像素100中的对应一个像素输出的像素信号的放大后的像素信号被转换为数字信号的操作。在该操作期间，提供给开关114的控制信号Ctr设置为L电平，放大器单元105与比较输入单元210之间的电路径导通。

图2B示出分别提供给开关s_lo、s0、s1、s2、s3和s4的控制信号

的电势以及斜坡信号VRMP的电势。图2C示出从开关114输出的模拟信号A_IN的电势以及信号C_INP的电势。

图2B所示的时间t1至t11分别与图2C所示的时间t1至t11对应。

在时间t1之前，重置信号res被设置为H电平，以使得容性元件C0和C2的第一节点被重置。此外，容性元件C1以及C3至C7中的电荷被重置。在重置信号res被设置为L电平之后，放大后的像素信号经由容性元件C0而提供给比较器220的非反相输入节点。在图2B和图2C的操作中，放大后的像素信号是从开关114提供给比较器220的非反相输入节点的模拟信号A_IN。

在时间t1，控制信号

被设置为H电平。其它控制信号

被设置为L电平。斜坡信号VRMP在斜坡开始电势rmp_st处。将控制信号设置为H电平使得信号C_INP的电势被设置为VRF/2。在图2A所示的电路图的情况下，信号C_INP的电势增加到通过将VRF乘以16/33.5（其为容性元件C7的电容（即16C）与容性元件C1至C7的总电容（即33.5C）的比率）所获得的值。在实际电路中，考虑寄生电容来设置容性元件C1至C7的电容，以使得二进制比率成立。在第一实施例中，在二进制比率对于比较输入单元210中的容性元件成立的假设下，信号C_INP的电势指示VRF/2。由于信号C_INP的电势高于模拟信号A_IN的电势，所以比较器220将具有信号值“0”的比较结果信号CMP输出到控制电路230。

控制电路230在时间t2将控制信号

设置为L电平，在时间t3将控制信号设置为H电平。因此，信号C_INP的电势变为VRF/4的电势。由于信号C_INP的电势高于模拟信号A_IN的电势，所以比较器220将具有“0”的信号值的比较结果信号CMP输出到控制电路230。

控制电路230在时间t4将控制信号

设置为L电平，在时间t5将控制信号

设置为H电平。因此，信号C_INP的电势变为VRF/8。由于模拟信号A_IN的电势高于信号C_INP的电势，所以比较器220将具有“1”的信号值的比较结果信号输出到控制电路230。

控制电路230将控制信号

保持在H电平，同时控制电路230在时间t6将控制信号设置为H电平。因此，信号C_INP的电势变为比在时间t5的电势高VRF/16。由于模拟信号A_IN的电势高于信号C_INP的电势，所以比较器220将具有“1”的信号值的比较结果信号CMP输出到控制电路230。

控制电路230将控制信号

保持在H电平，同时控制电路230在时间t7将控制信号

设置为H电平。因此，信号C_INP的电势变为比在时间t6的电势高VRF/32。信号C_INP的电势的改变范围（即VRF/32）是被生成以获得高阶比特当中的最低有效比特的信号值的电势差。由于信号C_INP的电势高于模拟信号A_IN的电势，所以比较器220将具有“0”的信号值比较结果信号CMP输出到控制电路230。因此，作为模拟信号A_IN的AD转换结果的数字信号的高阶5比特的信号值是“00110”。这种获得高阶5比特的信号值的操作是高阶比特获取操作。

在时间t8控制电路230将控制信号

设置为L电平。因此，信号C_INP的电势变为在时间t7的电势。控制电路230在时间t9将控制信号

设置为L电平。因此，信号C_INP的电势变为比在时间t8的电势低VRF/64的电势。

在时间t10，斜坡信号提供电路320开始取决于时间而改变斜坡信号VRMP的电势。响应于开始改变斜坡信号VRMP的电势的操作，计数器240开始对时钟信号CLK进行计数。

在时间t11，信号C_INP的电势与模拟信号A_IN的电势之间的量值关系变为相反。即，从比较器220输出的比较结果信号CMP的信号值从“1”改变为“0”。此时，计数器240保存通过时钟信号CLK的计数所生成的计数信号CNT。计数信号CNT是8比特数字信号。这种获得低阶8比特的信号值的操作是低阶比特获取操作。高阶比特获取操作和低阶比特获取操作允许把模拟信号A_IN进行AD转换成为高阶5比特和低阶8比特（即总共13比特）。

将参照图3描述根据第一实施例的校正值获取操作。

定时生成器400将提供给开关114的控制信号Ctr设置为H电平，以使得将测试信号提供电路300电连接到比较输入单元210。在校正操作期间，提供给开关s1、s2、s3和s4中的每一个的控制信号（未示出）被设置为L电平。

在时间t20时以及之前，控制信号Ctr设置为H电平，测试信号V_CAL提供给比较输入单元210。控制信号

和重置信号res被设置为H电平，容性元件C0、C1和C3的第一输入节点被设置为地电势。

在时间t20，重置信号res被设置为L电平。因此，容性元件C0保存基于在时间t20所提供的测试信号V_CAL的电荷。控制信号

被设置为L电平。因此，信号C_INP的电势变为比在时间t20之前的电势低VRF/64。具有在时间t20所获得的电势并且被提供给比较器220的非反相输入节点的信号是比较信号。在时间t20被提供有基准电势VRF的容性元件的电容构成第一电容。第一电容是被提供有基准电势VRF并且从容性元件中选择的容性元件的总电容。可以使用被提供有基准电势VRF的一个或更多个容性元件。在第一实施例中，第一电容由电容C3构成。

在时间t21，开始取决于时间改变斜坡信号VRMP的电势。响应于开始改变斜坡信号VRMP的电势的操作，计数器240开始对时钟信号CLK进行计数。图3示出计数器240所计数的时钟信号作为CNT。

在时间t22，比较器220输出的比较结果信号CMP的信号值从“1”改变为“0”。此时，计数器240保存通过时钟信号CLK的计数所生成的计数信号CNT。该计数信号CNT被称为计数数据1。计数数据1是基于第一斜坡信号的第一数字信号。

在时间t23，完成取决于时间的斜坡信号VRMP的电势的改变，信号C_INP的电势回到在时间t21所获得的电势。

在时间t24，控制信号

被设置为L电平。因此，信号C_INP的电势从在时间t23所获得的电势减少VRF/32。信号C_INP的电势的改变范围（即VRF/32）是被生成以获得高阶比特当中的最低有效比特的信号值的电势差。在时间t24被提供有基准电势VRF的容性元件的电容构成第二电容。第二电容是被提供有基准电势VRF并且从容性元件中选择的容性元件的总电容。在第一实施例中，第二电容等于零。

在时间t25，开始取决于时间改变斜坡信号VRMP的电势。响应于开始改变斜坡信号VRMP的电势的操作，计数器240开始对时钟信号CLK进行计数。

在时间t26，比较器220输出的比较结果信号CMP的信号值从“1”改变为“0”。此时，计数器240保存通过时钟信号CLK的计数所生成的计数信号CNT。该计数信号CNT被称为计数数据2。计数数据2是基于第二斜坡信号的第二数字信号。

在时间t27，完成取决于时间的斜坡信号VRMP的电势的改变，信号C_INP的电势回到在时间t25所获得的电势。

在图3所示的操作中，计数数据2与计数数据1之间的差是通过将用于高阶子区域中的一个步长的电势差AD转换为8比特所获得的值。即，如果AD转换单元260的AD转换特性是理想的，则通过从所生成的计数数据2中减去计数数据1所获得的值等于十进制表示的256。因此，通过从实际获得的计数数据2减去计数数据1来获得校正值α。通过图3所示的操作，计数数据2和计数数据1从存储器250输出到信号处理电路410。

图4A示出信号处理电路410的示例性配置。信号处理电路410包括校正值获取电路411、校正值寄存器412和校正操作电路413。校正值获取电路411被提供有来自存储器250的计数数据1和计数数据2。校正值获取电路411通过从计数数据2减去计数数据1来获得校正值α，并且将校正值α输出到校正值寄存器412。校正值寄存器412保存校正值α，并且将用于调整基准电势VRF的电势的VRF控制信号VRF_Con输出到基准电势提供电路310，以使得校正值α变为接近256。基准电势提供电路310基于VRF控制信号VRF_Con而改变基准电势VRF的电势。然后，再次执行参照图3所描述的校正值获取操作。基于电势已经改变的基准电势VRF而提供给比较器220的非反相输入节点的信号是第二比较信号。再次获得的计数数据1和计数数据2分别是第三数字信号和第四数字信号。校正值获取电路411根据再次获得的计数数据1和计数数据2再次获得校正值α。第二次获得的校正值α是第二校正值。取决于第二次获得的校正值α，如果需要进一步改变基准电势VRF的电势，则校正值寄存器412将VRF控制信号VRF_Con输出到基准电势提供电路310。如果并不需要改变基准电势VRF的电势，则校正值寄存器412将第二次获得的校正值α输出到校正操作电路413。

校正操作电路413通过使用从校正值寄存器412输出的校正值α来校正基于像素信号所生成的数字信号Dhi和Dlo中的至少一个。校正操作电路413输出所校正的数字信号作为图像拾取信号OutSig。

将进一步参照图4B和图4C描述校正操作电路413执行的数字信号的示例性校正。

图4B示出用于基于校正值α而校正数字信号Dlo的校正操作电路413的配置。校正操作电路413将256除以校正值α。然后，校正操作电路413将除法结果乘以数字信号Dlo。因此，校正了数字信号Dlo。校正操作电路413输出通过将数字信号Dhi与所校正的数字信号Dlo相加所获得的信号作为图像拾取信号OutSig。如果AD转换单元260所执行的AD转换是理想的，则α=256，并且除法结果等于1。相应地，校正操作电路413输出通过把通过将数字信号Dhi乘以256所获得的信号与数字信号Dlo相加所获得的信号。

图4C示出在模拟信号的信号值与通过对模拟信号的AD转换所获得的数字信号的信号值之间的相关关系。通过使用实线来示出在校正之前的相关关系，通过使用虚线来示出理想相关关系。如果AD转换单元260的输入输出特性是理想的，则模拟信号的信号值的增加使得数字信号的信号值线性增加。实线指示的用于低阶n比特的AD转换的增益低于虚线指示的增益。即，由于α<256，所以除法结果大于1。在该配置中，除法结果乘以数字信号Dlo，如图4B所示。因此，可以使得由模拟信号的信号值的增大所产生的数字信号的信号值的增大与在校正之前相比更接近线性。

将参照图4D和图4E描述用于校正的校正操作电路413的另一配置。

图4D示出用于基于校正值α而校正数字信号Dhi的校正操作电路413的配置。校正操作电路413从校正值α减去256。然后，校正操作电路413将减法结果乘以数字信号Dhi。校正操作电路413将乘法结果与通过将数字信号Dhi乘以256所获得的信号值相加。校正操作电路413进一步将加法结果与数字信号Dlo相加，并且输出结果作为图像拾取信号OutSig。

图4E示出模拟信号的信号值与通过对模拟信号的AD转换所获得的数字信号的信号值之间的相关关系。通过使用实线来示出在校正之前的相关关系，通过使用虚线来示出理想相关关系。通过AD转换获得高阶5比特，通过8比特的AD转换获得低阶比特。因此，在高阶5比特的信号值中，用于最低有效比特（LSB）的1的值再划分为256级。垂直轴表示十进制的数字信号值。在以虚线指示的理想状态的情况下，对于为A2的模拟信号值获得为256的数字信号值。与之对照，在以实线所指示的在校正之前的状态下，对于为A1的模拟信号值获得为256的数字信号值。即，在以虚线所指示的状态的情况下，用于高阶5比特的AD转换结果对于每个为A2的模拟信号值而增加1，而在以实线所指示的状态的情况下，用于高阶5比特的AD转换结果对于每个为A1的模拟信号值而增加1。与高阶5比特的AD转换中的一个比特相对应的模拟信号的范围是从0到A1的范围，其比在特性理想的情况下所产生的从0到A2的范围更窄。因此，通过执行图3所示的校正值获取操作所获得的校正值α小于256。相应地，通过从α减去256所获得的值是负数。与高阶比特对应的数字信号Dhi乘以通过从α减去256所获得的减法结果。假设对于模拟信号A1通过k执行校正。每次模拟信号的量值增加A1，就将通过高阶5比特的AD转换所获得的数字信号校正k。即，通过这样的方式来校正数字信号：值对于A1减少k，对于2A1减少2k（即两倍值），以及对于3A1减少3k（即三倍值）。因此，使用图4D中的校正操作来校正数字信号Dhi允许使得由模拟信号的信号值的增加所产生的数字信号的信号值的增加与在校正之前相比更接近线性。

如上所述，在第一实施例中，在第一校正操作中校正基准电势VRF，在第二校正操作中校正数字信号。通常，实现输出高精度基准电势VRF的数模（DA）转换器倾向于导致电路的复杂度和尺寸的增加。随着校正系数增大，对于输入的对应模拟信号值并不输出数字信号值的错误编码可能出现在数字信号的校正中。例如，1.1的数字增益的情况将与1.5的数字增益的情况进行比较。在1.1的数字增益的情况下，当在校正之前的数字信号的信号值是十进制表示的“6”、“7”、“8”、“9”、“10”和“11”时，在校正之后输出的数字信号的信号值将是“6”、“7”、“8”、“9”、“11”和“12”。在此情况下，错误编码在所校正的数字信号中对于“10”的一个值出现。与之对照，在1.5的数字增益的情况下，当在校正之前的数字信号的信号值与在1.1的数字增益的情况下相同时，在校正之后输出的数字信号的信号值将是“9”、“10”、“12”、“13”、“15”和“16”。在此情况下，错误编码在所校正的数字信号中对于“11”和“14”的两个值出现。因此，随着校正系数增加，错误编码可能出现。随着校正系数增加，还通过使用增益来处理量化误差，导致误差可能增加。因此，在数字信号的校正中，校正系数的增加可能导致错误编码，或可能增加量化误差，从而导致AD转换精度的降低。因此，期望以平衡方式来组合基准电势VRF的校正与数字信号的校正。在改进因校正基准电势VRF所导致的AD转换的线性度中，可以获得比通过校正数字信号所获得的校正系数更大的校正系数，但校正精度低。因此，在第一实施例中，首先执行粗略调整，其中，基于校正值α来校正基准电势VRF。然后执行精细调整，其中，基于校正值α来校正数字信号。因此，与不校正数字信号而仅校正基准电势VRF的情况相比，可以减少基准电势提供电路310的电路复杂度，并且可以抑制电路尺寸的增加。此外，可以改进AD转换的线性度。

在第一实施例中，在第一校正操作中校正基准电势VRF的电势。与此不同，如在日本专利公开No.2011-114785中所描述的图像拾取装置中那样，使用这样的方法：校正斜坡信号VRMP中每单位时间的电势改变。在校正斜坡信号VRMP中的每单位时间的电势改变的情况下，斜坡信号VRMP的线性度的减小可能导致AD转换的线性度的减小。抑制斜坡信号VRMP的线性度的减小容易导致斜坡信号提供电路320的电路复杂度和电路尺寸的增加。与之对照，可以使得基准电势VRF的电势是恒定的。因此，基准电势VRF的校正与斜坡信号VRMP的校正相比被更容易地执行，并且具有因校正所导致的线性度的减少很难出现的效果。

在日本专利公开No.2011-114785中所描述的图像拾取装置中，用于驱动生成斜坡信号的电路的时钟频率被调整，从而产生使得电路复杂的问题。在根据第一实施例的图像拾取装置中，不改变时钟频率。取而代之，校正数字信号Dhi和Dlo中的至少一个以及校正基准电势VRF的电势允许改进AD转换的线性度。即，根据第一实施例的图像拾取装置具有在抑制电路复杂度的同时改进AD转换的线性度的效果。

在日本专利公开No.2011-250039中所描述的图像拾取装置中，输入到闪速AD转换电路的电势宽度被划分为四个部分。对于通过划分所获得的四个部分中的每一个计算校正系数。使用所述校正系数，校正AD转换单元输出的数字信号。与之对照，根据第一实施例，在不获得多个校正值α的情况下，可以减少高阶比特与低阶比特之间的AD转换精度误差。例如，在从AD转换单元260输出的数字信号的最小值到最大值的范围内在第二校正操作中仅使用一个校正值α。如果数字信号具有13比特，则AD转换单元260输出的数字信号的最小值是二进制的“0000000000000”。相似地，如果数字信号具有13比特，则最大值是“1111111111111”。在第一实施例中，校正值α的数量可以减少得小于日本专利公开No.2011-250039中所描述的图像拾取装置所用的校正值。因此，可以跳过日本专利公开No.2011-250039中所描述的图像拾取装置中所需的操作。在该操作中，确定四个部分当中的哪个部分与待转换为数字信号的模拟信号对应。然后，选择校正系数以执行校正。此外，在第一实施例中，存储校正系数的存储器的量小于日本专利公开No.2011-250039中所描述的图像拾取装置的量。

为了抑制图像拾取装置的AD转换的线性度的减小，期望增加在高阶子区域中对于一个步长的AD转换精度。因此，在第一实施例中，描述这样的配置：其中通过使用在高阶子区域中的一个步长来获得校正值α。可以采用另一配置：其中通过使用在高阶子区域中的多于一个的步长来获得校正值α。例如，可以对于在高阶子区域中的两个步长使用容性元件C4来对电势差执行使用斜坡信号VRMP的AD转换，以便获得校正值α。可以在校正值寄存器412中保存AD转换单元260的校正值α。然而，在具有以AD转换单元260与像素列对应的方式而提供的AD转换单元260的图像拾取装置中，在很多情况下，AD转换单元260的数量典型地高达几千个。当在校正值寄存器412中保存几千个AD转换单元260的校正值α时，校正值寄存器412的尺寸可能增大。例如，可以获得AD转换单元260的校正值α的平均值，并且校正值寄存器412可以保存校正值α的平均值。校正操作电路413可以使用校正值α的平均值来校正数字信号。校正值α的平均值可以是图像拾取装置中所包括的AD转换单元260的所有校正值α的平均值。或者，可以对于通过将图像拾取装置中所包括的AD转换单元260划分为多个块所获得的每个块来获得校正值α的平均值。

测试信号V_CAL的信号值可以适当改变。通常，随着像素信号的信号电平较低，非线性误差更容易影响信号。为了抑制从图像拾取装置输出的信号的信号精度的减小，当像素信号的信号电平很低时，AD转换单元需要高AD转换精度。因此，测试信号提供电路300期望地将具有基于像素信号的信号电平的最小值的电势的测试信号V_CAL提供给AD转换单元260中的每一个。根据第一实施例的基于像素信号的信号电平的最小值的电势是通过以放大器单元105放大从像素输出的噪声信号并且输出放大后的信号的方式所获得的信号的电势。

在第一实施例中，当放大器单元105被重置时输出的电势可以是测试信号V_CAL的电势。图4F示出根据第一实施例的放大器单元105的示例性配置。

经由放大器单元输入电容C10将像素信号提供给放大器106。放大器106的输出节点和输入节点经由反馈电容Cb电连接到彼此。放大器单元105包括开关107，用于重置反馈电容Cb的这两个节点中的电荷。当放大器单元105被重置时输出的电势是当开关107导通时输出的电势。

像素信号的信号电平的最小值可以是基于从像素输出的噪声信号的信号值。基于噪声信号的信号值可以是噪声信号原样的信号值，或可以是通过校正噪声信号的信号值所获得的信号值。像素信号的信号电平的最小值的另一示例可以是基于例如从受屏蔽的光学黑色像素输出的像素信号的信号值，或可以是基于从具有不含有光电转换单元的像素配置的基准像素输出的恒定像素信号的信号值。

在第一实施例中，执行AD转换以获得高阶5比特和低阶8比特。比特的数量可以适当地取决于设计而改变。

在第一实施例中，描述这样的配置：其中基于第一数字信号与第二数字信号之间的差而生成校正值。然而，本公开不限于此。例如，可以采用这样的配置：使用第一数字信号对于第二数字信号的比率来获得校正值。即，可以采用任何配置，只要使用第一数字信号和第二数字信号来生成校正值即可。

第二实施例

通过关注与第一实施例不同的点，将参照附图描述第二实施例。

图5A示出根据第二实施例的比较输入单元210的另一示例性配置。在图5A中，以与图2A中所使用的相同附图标记来指定具有与图2A相同功能的组件。在第二实施例中，并非容性元件C3至C7，而是容性元件C3-1、C3-2和C3-3的第一输入节点电连接到比较器220的反相输入节点。容性元件C3-1、C3-2和C3-3均具有相同电容1C。开关s5、s6和s7用于分别将基准电势VRF或地电势提供给容性元件C3-1、C3-2和C3-3的第二输入节点。开关s5、s6和s7分别从定时生成器400被提供有控制信号

将参照图5B和图5C描述图5A所示的比较输入单元210和比较器220的操作。

在时间t30时以及之前，如在第一实施例中那样，重置信号res被设置为H电平，以使得容性元件C0、C1、C2、C3-1、C3-2和C3-3中的电荷被重置。然后，重置信号res被设置为L电平，控制信号

被设置为H电平。在重置信号res被设置为L电平之后，放大后的像素信号从放大器单元105经由容性元件C0被提供给比较器220。控制信号

被设置为L电平。

在时间t30，控制电路230将控制信号

设置为H电平。因此，信号C_INP的电势从在时间t30时以及之前的电势增大VRF/4。由于模拟信号A_IN的电势高于信号C_INP的电势，所以比较器220将具有为“1”的信号值的比较结果信号CMP输出到控制电路230。

控制电路230接收具有为“1”的信号值的比较结果信号CMP，并且在时间t31将控制信号设置为H电平。因此，信号C_INP的电势从在时间t30所获得的电势增大VRF/4。此时，由于模拟信号A_IN的电势仍然高于信号C_INP的电势，所以比较器220将具有为“1”的信号值的比较结果信号CMP输出到控制电路230。

控制电路230接收具有为“1”的信号值的比较结果信号CMP，并且在时间t32将控制信号设置为H电平。因此，信号C_INP的电势从在时间t31所获得的电势增大VRF/4。由于信号C_INP的电势高于模拟信号A_IN的电势，所以比较器220将具有为“0”的信号值的比较结果信号CMP输出到控制电路230。

控制电路230接收具有为“0”的信号值的比较结果信号CMP，并且在时间t33将控制信号设置为L电平。因此，信号C_INP的电势变为在时间t31的电势。

控制电路230在时间t34将控制信号

设置为L电平。因此，信号C_INP的电势从在时间t33所获得的电势减小VRF/8。

在时间t35，斜坡信号提供电路320取决于时间而开始改变斜坡信号VRMP的电势。在时间t35之后斜坡信号提供电路320、比较器220和计数器240的操作可以与第一实施例相似。与第一实施例相似，计数信号具有8比特。因此，在第二实施例中，可以执行总共为11比特（即高阶3比特和低阶8比特）的AD转换。如果如在第一实施例中那样执行使用高阶5比特变为总共13比特的AD转换，则可以并行对于比较器220的反相输入节点提供具有1C的电容的更多容性元件。

在根据第二实施例的比较输入单元210和比较器220的配置中，可以通过执行第一实施例中所描述的校正操作来期望地实现数字信号Dlo和Dhi中的至少一个的校正以及基准电势VRF的校正。即，在第二实施例中，可以获得校正值α，并且可以基于图3和图4A至图4E所描述的操作来校正基准电势VRF以及数字信号Dhi和Dlo中的至少一个。

第三实施例

在第一实施例和第二实施例中，AD转换单元260操作为逐次逼近AD转换单元，并且确定数字信号的高阶比特的信号值。与之对照，AD转换单元260操作为斜坡AD转换单元，并且确定数字信号的低阶比特的信号值。在第三实施例中，通过将AD转换单元260操作为斜坡AD转换单元来确定数字信号的高阶比特的信号值。与之对照，通过将AD转换单元260操作为逐次逼近AD转换单元来确定数字信号的低阶比特的信号值。

将参照图6A描述AD转换单元260的示例性电路配置。以下将通过关注与第一实施例不同的点来描述AD转换单元260。AD转换单元260通过斜坡比较来使得包括模拟信号A_IN的值的范围变窄，然后通过逐次逼近来确定数字信号Sout的值。

除了图2A所示的组件之外，比较输入单元210还包括容性元件cph和开关swh。开关swh连接在容性元件cp5与斜坡信号VRMP之间。容性元件cph的一个电极连接在开关swh与容性元件cp5之间，另一电极被提供有地电势GND。容性元件cph的电容是64C。容性元件cp0至cp5中的每一个具有图6A所述的电容。即，容性元件cph的电容是具有二进制加权电容的容性元件cp0至cp4中的最大电容的四倍。容性元件cp0至cp4中的每一个连接图6A所述的开关sw0至sw4中的对应一个开关。

将参照图6B和图6C中的定时图来描述AD转换单元260所执行的示例性AD转换操作。直到斜坡比较时段开始，斜坡信号VRMP的值等于地电势GND。在斜坡比较时段中，电压取决于时间从电压V0改变为地电势GND。在图6B中的示例中，斜坡信号VRMP线性减小。斜坡信号VRMP的值每时钟减小V0/24。这使得AD转换单元260能够在斜坡比较时段中以4比特分辨率来对模拟信号A_IN与信号C_INP进行比较。结果，包括模拟信号A_IN的值的范围变窄为具有V0/24的宽度的范围。在图6B中，

指示从控制电路230提供给开关swh的控制信号的值。当所提供的控制信号在H电平时，开关swh导通。当控制信号在L电平时，开关swh不导通。

将描述AD转换单元260所执行的AD转换操作。在准备时段期间，控制电路230将提供给开关sw0至sw4的控制信号设置为L电平，并且将提供给开关swh的控制信号和重置信号res设置为H电平。因此，比较器220的非反相输入节点和反相输入节点被重置为地电势GND，信号C_INP的值等于地电势GND。此后，控制电路230将提供给开关sw5和sw6的控制信号设置为L电平。在后续操作中，比较器220的非反相输入节点继续被提供有模拟信号A_IN。在开始斜坡比较时段之时，控制电路230将提供给开关swh的控制信号保持在H电平。

当斜坡比较时段开始时，斜坡信号VRMP的电势向上增大到V0，然后开始减小。在开始减小斜坡信号VRMP之时，控制电路230使得计数器240开始计数。在斜坡信号VRMP从电势V0改变为地电势GND的同时，信号C_INP的值也从基准电压Vref每时钟（每单位时间）减小Vref/16（即箭头701所指示的范围）。在从比较器220提供的比较结果信号CMP的信号值改变的时间点，控制电路230将提供给开关swh的控制信号切换到L电平。这使得能够在容性元件cph中对在此时间点的信号C_INP的值进行采样。计数器240所获得的计数值与用于高阶比特的数字信号Dhi对应。控制电路230可以使得包括模拟信号A_IN的值的范围变窄为箭头702所指示的范围。在后续逐次逼近中，控制电路230通过使用容性元件cp0至cp4来执行二进制搜索，并且确定用于低阶比特的数字信号Dlo的信号值。

如图7A所示，根据第三实施例，对于AD转换单元260，还提供生成第一数字信号的第一数字信号生成时段以及生成第二数字信号的第二数字信号生成时段。可以基于所生成的第一数字信号与所生成的第二数字信号之间的差而获得校正值α。这允许执行第一校正操作和第二校正操作。

在第三实施例中，可以获得与第一实施例相似的效果。

第四实施例

图7B示出包括根据第一实施例、第二实施例或第三实施例的图像拾取装置的图像拾取系统。

在图7B中，图像拾取系统包括：挡板151，用于保护透镜；透镜152，其使得物体的光学图像形成在图像拾取装置154上；孔径153，用于改变已经穿过透镜152的光量。图像拾取系统还包括输出信号处理器155，其处理从图像拾取装置154输出的信号。从图像拾取装置154输出的信号是用于生成被拍照的物体的图像的图像拾取信号。输出信号处理器155通过根据需要使得从图像拾取装置154输出的图像拾取信号经受各种校正以及压缩来生成图像。透镜152和孔径153构成用于将光聚焦在图像拾取装置154上的光学系统。

图7B所示的图像拾取系统还包括：缓冲存储器156，用于临时存储图像数据；外部接口157，用于与外部计算机等进行通信。图像拾取系统还包括：可拆卸记录介质159（如半导体存储器），用于记录并且读出图像拾取数据；记录介质控制接口158，用于向/从记录介质159中记录/读出数据。图像拾取系统还包括整体控制/计算单元1510，其执行各种类型的计算并且控制整个数字静态相机。

图7B所示的图像拾取系统中所包括的图像拾取装置154可以具有第一实施例、第二实施例或第三实施例中所描述的配置。因此，在图7B所示的图像拾取系统中所包括的图像拾取装置154中，可以实现第一实施例、第二实施例和第三实施例中所描述的效果。

输出信号处理器155可以具有第一实施例、第二实施例和第三实施例中所描述的信号处理电路410。该配置也实现第一实施例、第二实施例和第三实施例中所描述的效果。

实施例的一个公开方面使得能够期望地校正逐次逼近AD转换电路的操作中所使用的基准电势并且期望地校正通过AD转换所生成的数字信号。因此，可以改进操作为逐次逼近AD转换电路和斜坡AD转换电路的AD转换单元的线性度。

虽然已经参照示例性实施例描述了本公开，但应理解，本公开不限于公开的示例性实施例。所附权利要求的范围将要被赋予最宽泛的解释，以使得包括所有这些修改以及等同结构和功能。

Claims (16)

1.一种用于驱动图像拾取装置的方法，该图像拾取装置包括：

像素，被配置为输出像素信号，以及

AD转换单元，被配置为将像素信号转换为数字信号，所述AD转换单元包括比较器，该比较器被配置为对基准信号与基于像素信号的信号进行比较并且输出比较结果信号，

所述方法包括：

通过将AD转换单元操作为逐次逼近AD转换电路和斜坡AD转换电路之一来确定基于像素信号的数字信号的高阶比特的信号值；

在确定所述高阶比特的信号值之后，通过将AD转换单元操作为逐次逼近AD转换电路和斜坡AD转换电路中的另一个来确定基于像素信号的数字信号的低阶比特的信号值，

其中，当AD转换单元操作为斜坡AD转换电路时，

AD转换单元基于由被提供有作为基准信号的第一斜坡信号以及比较信号并且对第一斜坡信号与所述比较信号进行比较的比较器所输出的比较结果信号来生成第一数字信号，

AD转换单元基于由被提供有作为基准信号的第二斜坡信号以及所述比较信号并且对第二斜坡信号与所述比较信号进行比较的比较器所输出的比较结果信号来生成第二数字信号，所述第二斜坡信号具有与所述第一斜坡信号的斜坡开始电势不同的斜坡开始电势，

所述图像拾取装置基于第一数字信号和第二数字信号来生成校正值，

执行基于所述校正值来校正基准电势的第一校正操作，所述基准电势在AD转换单元操作为逐次逼近AD转换电路时被使用，以及

执行基于所述校正值来校正基于像素信号的数字信号的第二校正操作。

2.如权利要求1所述的用于驱动图像拾取装置的方法，

所述图像拾取装置还包括：

包括所述AD转换单元的多个AD转换单元以及包括所述像素的多个像素，

其中，所述多个像素形成多个像素列，所述多个AD转换单元中的每一个被提供用于所述多个像素列中的对应一个像素列，以及

其中，从多个校正值获得平均值，所述多个校正值中的每一个是通过所述多个AD转换单元中的对应一个AD转换单元生成的校正值，并且基于所述平均值来执行所述第一校正操作和所述第二校正操作。

3.如权利要求1所述的用于驱动图像拾取装置的方法，

其中，所述比较信号是基于基准电势的信号，

其中，在基于经校正的基准电势的第二比较信号以及第一斜坡信号的基础上生成第三数字信号，

其中，基于第二比较信号和第二斜坡信号来生成第四数字信号，

其中，基于第三数字信号和第四数字信号来生成第二校正值，以及

其中，在第二校正操作中使用的校正值是第二校正值。

4.如权利要求1所述的用于驱动图像拾取装置的方法，

其中，通过使用单个校正值在从由AD转换单元生成的数字信号的最小值到最大值的范围中执行第二校正操作。

5.如权利要求1所述的用于驱动图像拾取装置的方法，

其中，AD转换单元操作为逐次逼近AD转换电路，并且确定基于像素信号的数字信号的高阶比特的信号值，所述高阶比特具有多个比特，

其中，AD转换单元操作为斜坡AD转换电路，并且确定基于像素信号的数字信号的低阶比特的信号值，

其中，第一斜坡信号的斜坡开始电势与第二斜坡信号的斜坡开始电势之间的电势差是与高阶比特当中最低有效比特的信号值的范围相对应的电势差。

6.如权利要求1所述的用于驱动图像拾取装置的方法，

其中，在当AD转换单元操作为斜坡AD转换电路时执行的操作中，不校正提供给比较器的斜坡信号。

7.如权利要求1所述的用于驱动图像拾取装置的方法，

其中，比较器包括第一节点和第二节点，

其中，比较器对在第一节点处的电势与在第二节点处的电势进行比较，以及

其中，所述图像拾取装置向比较器的第一节点提供像素信号或测试信号，并且顺次向比较器的第二节点提供第一斜坡信号和第二斜坡信号。

8.如权利要求7所述的用于驱动图像拾取装置的方法，

其中，测试信号的信号值基于由所述像素输出的噪声信号的信号值。

9.如权利要求7所述的用于驱动图像拾取装置的方法，

其中，所述图像拾取装置还包括光学黑色像素，以及

其中，所述测试信号的信号值基于由光学黑色像素输出的信号的信号值。

10.如权利要求7所述的用于驱动图像拾取装置的方法，

其中，所述图像拾取装置还包括基准像素，以及

其中，所述测试信号的信号值基于由基准像素输出的信号的信号值。

11.如权利要求7所述的用于驱动图像拾取装置的方法，

其中，所述图像拾取装置还包括具有被提供有所述像素信号的输入节点的放大器单元，以及该放大器单元通过将所述像素信号乘以增益而向比较器输出信号，以及

其中，所述测试信号的信号值基于由所述放大器单元在被重置的输入节点处的电势的基础上输出的信号的信号值。

12.如权利要求1所述的用于驱动图像拾取装置的方法，

其中，所述AD转换单元还包括具有多个电容的信号提供电路，

其中，所述信号提供电路基于基准电势以及所述多个电容当中的第一电容来向比较器提供第一斜坡信号，以及

其中，所述信号提供电路基于基准电势以及电容值与第一电容的电容值不同的第二电容来向比较器提供第二斜坡信号。

13.如权利要求1所述的用于驱动图像拾取装置的方法，

其中，基于第一数字信号与第二数字信号之间的差来生成校正值。

14.一种图像拾取装置，包括：

像素，被配置为输出像素信号；

AD转换单元，被配置为将所述像素信号转换为数字信号，所述AD转换单元包括比较器，比较器被配置为对基准信号与基于像素信号的信号进行比较并且输出比较结果信号；以及

控制电路，

其中，所述控制电路

通过将AD转换单元操作为逐次逼近AD转换电路和斜坡AD转换电路之一来确定基于像素信号的数字信号的高阶比特的信号值，

然后通过将AD转换单元操作为逐次逼近AD转换电路与斜坡AD转换电路中的另一个来确定基于像素信号的数字信号的低阶比特的信号值，

其中，当所述控制电路使得AD转换单元操作为斜坡AD转换电路时，

AD转换单元基于由被提供有作为基准信号的第一斜坡信号以及比较信号并且对第一斜坡信号与所述比较信号进行比较的比较器输出的比较结果信号来生成第一数字信号，以及

AD转换单元基于由被提供有作为基准信号的第二斜坡信号以及所述比较信号并且对第二斜坡信号与所述比较信号进行比较的比较器输出的比较结果信号来生成第二数字信号，第二斜坡信号具有与第一斜坡信号的斜坡开始电势不同的斜坡开始电势，

其中，所述图像拾取装置还包括被提供有第一数字信号和第二数字信号的信号处理电路，以及

其中，所述信号处理电路包括：

被配置为基于第一数字信号和第二数字信号来生成校正值的电路，以及

被配置为执行基于所述校正值来校正当AD转换单元操作为逐次逼近AD转换电路时使用的基准电势的第一校正操作以及基于所述校正值来校正由像素信号所转换成的数字信号的第二校正操作的电路。

15.一种图像拾取系统，包括：

如权利要求14所述的图像拾取装置；以及

输出信号处理器，被配置为处理从所述图像拾取装置输出的信号。

16.一种图像拾取系统，包括：

图像拾取装置，以及

输出信号处理器，

该图像拾取装置包括：

像素，被配置为输出像素信号，

AD转换单元，被配置为将像素信号转换为数字信号，所述AD转换单元包括比较器，所述比较器被配置为对基准信号与基于像素信号的信号进行比较并且输出比较结果信号，以及

控制电路；

其中，所述控制电路

通过将AD转换单元操作为逐次逼近AD转换电路和斜坡AD转换电路之一来确定基于像素信号的数字信号的高阶比特的信号值，以及

然后通过将AD转换单元操作为逐次逼近AD转换电路与斜坡AD转换电路中的另一个来确定基于像素信号的数字信号的低阶比特的信号值，

其中，当控制电路使得AD转换单元操作为斜坡AD转换电路时，

AD转换单元基于由被提供有作为基准信号的第一斜坡信号以及比较信号并且对第一斜坡信号与所述比较信号进行比较的比较器输出的比较结果信号来生成第一数字信号，以及

AD转换单元基于由被提供有作为基准信号的第二斜坡信号以及所述比较信号并且对第二斜坡信号与所述比较信号进行比较的比较器输出的比较结果信号来生成第二数字信号，所述第二斜坡信号具有与第一斜坡信号的斜坡开始电势不同的斜坡开始电势，

其中，所述输出信号处理器被提供有第一数字信号和第二数字信号，以及

其中，所述输出信号处理器包括：

被配置为基于第一数字信号和第二数字信号来生成校正值的电路，以及

被配置为执行基于所述校正值来校正当AD转换单元操作为逐次逼近AD转换电路时所使用的基准电势的第一校正操作以及基于所述校正值来校正由像素信号所转换成的数字信号的第二校正操作的电路。

Images