CN106997247B - 管线式模拟数字转换器与使用其的模拟前端读取电路 - Google Patents

管线式模拟数字转换器与使用其的模拟前端读取电路 Download PDF

Info

Publication number
CN106997247B
CN106997247B CN201610405001.3A CN201610405001A CN106997247B CN 106997247 B CN106997247 B CN 106997247B CN 201610405001 A CN201610405001 A CN 201610405001A CN 106997247 B CN106997247 B CN 106997247B
Authority
CN
China
Prior art keywords
analog
terminal
sampling capacitor
digital
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610405001.3A
Other languages
English (en)
Other versions
CN106997247A (zh
Inventor
张楷智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pixart Imaging Inc
Original Assignee
Pixart Imaging Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixart Imaging Inc filed Critical Pixart Imaging Inc
Publication of CN106997247A publication Critical patent/CN106997247A/zh
Application granted granted Critical
Publication of CN106997247B publication Critical patent/CN106997247B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
    • G06F3/03541—Mouse/trackball convertible devices, in which the same ball is used to track the 2D relative movement
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明实施例提供一种管线式模拟数字转换器与使用其的模拟前端读取电路。该模拟数字转换器，根据一模拟输入信号源，其第一级管线式单元产生第一数字输出信号与残值信号。第一级管线式单元包括快闪式模拟数字转换器，此快闪式模拟数字转换器包括运算放大器，回馈电容器、第一取样电容器与第二取样电容器。第一取样电容器与第二取样电容器的第一端连接于运算放大器的反向输入端。运算放大器的非反向输入端接地。于取样模式下，回馈电容器、第一取样电容器与第二取样电容器的第二端连接于模拟输入信号源。于电荷传递模式下，回馈电容器的第二端连接于输出端，第一取样电容器的第二端连接于快闪式模拟数字转换器，且第二取样电容器的第二端接地。

Description

管线式模拟数字转换器与使用其的模拟前端读取电路
技术领域
本发明涉及一种模拟前端电路，并且，还涉及一种具可变输入增益的管线式模拟数字转换器与使用其的模拟前端读取电路。
背景技术
光学鼠标通常需具有光源与光传感器，例如，光源可为激光光源，光传感器可为光电二极管组成的像素阵列，以检测光学鼠标相对于一表面的移动。前端读取电路用以将像素阵列产生的模拟信号转换为数字信号。请参照图1，图1为根据现有技术所绘示的传统模拟前端读取电路的方块图。传统模拟前端读取电路包括像素阵列1、转移放大器2与模拟数字转换器3。一源极随耦器可设置于像素阵列1与转移放大器2之间，但图1中省略未绘示。像素阵列1可为行数与列数相等的正方形像素阵列，如：15行15列共255(15x15)的像素的正方形像素阵列。当接收到外界光源由一成像面4反射回来的反射光，像素阵列1中的每个像素(视为光传感器)便会将光信号转换为电压信号并储存于储存电容器中。每个像素所储存的电压信号会被依序地通过转移放大器2与模拟数字转换器3(为了符合高速数据转换的需求，通常为管线式模拟数字转换器)被读取，例如，由第一行中的第一列至最后一列读取，并从第一行至最后一行读取。每个取像均包含像素阵列中完整的电压信号读取。转移放大器2用以于电压信号传送至模拟数字转换器之前，通过一增益范围(通常为1～3)来放大储存于像素的电压信号。由于像素阵列中所有的像素共享一个转移放大器2以及一个模拟数字转换器3，转移放大器2与模拟数字转换器3的采样率可由下式表示。
于此式中，fS为转移放大器2与模拟数字转换器3的采样率，P为像素阵列1的行数与列数，且fR为取像速率。
举例来说，于高效能的光学游戏用鼠标的应用中，若P＝38、fR＝12000(frame/s)、tEXP＝30(μs)且tGB＝10(μs)，则转移放大器2与模拟数字转换器3便需要以超过30(MS/s)的采样率来运作，如此一来转移放大器2与模拟数字转换器3两者均会消耗很大的功率。以同样的像素阵列1来说，若转移放大器2与模拟数字转换器3便需要以50(MS/s)的采样率来运作，则像素阵列1、转移放大器2与模拟数字转换器3的工作电流即分别须为605(μA)、1(mA)与1.3(mA)。
发明内容
本发明实施例公开一种具可变输入增益的管线式模拟数字转换器与使用其的模拟前端读取电路，此种具可变输入增益的管线式模拟数字转换器与使用其的模拟前端读取电路结合了电荷传输放大器与传统模拟前端电路的模拟数字转换功能。
这种具可变输入增益的管线式模拟数字转换器包括N个彼此串联连接的管线式单元和比特对齐与组合电路，其中N为大于1的整数。第一级管线式单元根据模拟输入信号源产生第一数字输出信号与第一数字输出信号的残值信号。第N级管线式单元由第(N-1)级管线式单元取得残值信号，并输出第N数字输出信号与第N数字输出信号的残值信号。比特对齐与组合电路连接于第一级至第N级管线式单元，取得第一级至第N数字输出信号，以产生M位数字输出信号，其中M大于N的整数。第一级管线式单元包括快闪式模拟数字转换器与倍增式数字模拟转换器。快闪式模拟数字转换器根据模拟输入信号源产生快闪式模拟数字输出信号。倍增式数字模拟转换器包括运算放大器、回馈电容器、第一取样电容器与第二取样电容器。回馈电容器的第一端、第一取样电容器的第一端与第二取样电容器的第一端连接于运算放大器的反向输入端，与操作放大器的非反向输入端接地。倍增式数字模拟转换器工作于取样模式与电荷传递模式。于取样模式下，回馈电容器的第二端、第一取样电容器的第二端与第二取样电容器的第二端连接于模拟输入信号源，与操作放大器的输出端连接于运算放大器的反向输入端。于电荷传递模式下，回馈电容器的第二端连接于运算放大器的输出端，第一取样电容器的第二端连接于参考电压源，且参考电压源的电压相关于快闪式模拟数字输出信号。此外，第二取样电容器的第二端接地。其中，第一数字输出信号的残值信号为倍增式数字模拟转换器由运算放大器的输出端所输出的输出信号。
于本发明一实施例的具可变输入增益的管线式模拟数字转换器中，倍增式数字模拟转换器的输出信号表示为下式：
其中CF为回馈电容器的电容值，CS1为第一取样电容器的电容值，CS2为第二取样电容器的电容值，Vi为模拟输入信号源，且VDAC_ref为相关于快闪式模拟数字输出信号的参考电压源的电压值。
于本发明一实施例的具可变输入增益的管线式模拟数字转换器中，倍增式数字模拟转换器为切换式电容电路。
于本发明一实施例的具可变输入增益的管线式模拟数字转换器中，快闪式模拟数字转换器工作于重置模式与比较模式，快闪式模拟数字转换器包括再生放大器以及第三取样电容器。再生放大器具有反向输入端、非反向输入端与输出端，反向输入端接地。第三取样电容器的第一端连接于再生放大器的非反向输入端。于重置模式下，第三取样电容器的第二端连接于参考电压源，且第三取样电容器的第一端接地。于比较模式下，第三取样电容器的第二端连接于模拟输入信号源。
于本发明一实施例的具可变输入增益的管线式模拟数字转换器中，快闪式模拟数字转换器的输出信号表示为下式：
其中Vi为模拟输入信号源的电压值，VADC_ref/k为参考电压源的电压值，且k为模拟输入信号源Vi的可变输入增益。
于本发明一实施例的具可变输入增益的管线式模拟数字转换器中，参考电压源由电阻串提供。
于本发明一实施例的具可变输入增益的管线式模拟数字转换器中，像素阵列将由光学鼠标传送来的光信号转换作为模拟输入信号源。
于本发明一实施例的具可变输入增益的管线式模拟数字转换器中，具可变输入增益的管线式模拟数字转换器还包括取样保持电路，连接于第一级管线式单元与一像素阵列之间。
本发明实施例亦公开一种模拟前端读取电路，包括像素阵列与连接此像素阵列的具可变输入增益的管线式模拟数字转换器。具可变输入增益的管线式模拟数字转换器包括N个管线式单元与比特对齐与组合电路。N个管线式单元彼此串联连接，且N为大于1的整数。第一级管线式单元根据模拟输入信号源产生第一数字输出信号与第一数字输出信号的残值信号。第N级管线式单元由第(N-1)级管线式单元取得残值信号并输出第N数字输出信号与第N数字输出信号的残值信号。比特对齐与组合电路连接于第一至第N级管线式单元，取得第一至第N数字输出信号，以产生M位数字输出信号，且M大于N。第一级管线式单元包括与比特对齐与组合电路。快闪式模拟数字转换器根据模拟输入信号源产生快闪式模拟数字输出信号。倍增式数字模拟转换器包括运算放大器、回馈电容器、第一取样电容器与第二取样电容器。回馈电容器的第一端、第一取样电容器的第一端与第二取样电容器的第一端连接于运算放大器的反向输入端，与操作放大器的非反向输入端接地。倍增式数字模拟转换器工作于取样模式与电荷传递模式。于取样模式下，回馈电容器的第二端、第一取样电容器的第二端与第二取样电容器的第二端连接于模拟输入信号源，与操作放大器的输出端连接于运算放大器的反向输入端。于电荷传递模式下，回馈电容器的第二端连接于运算放大器的输出端，第一取样电容器的第二端连接于参考电压源，参考电压源的电压相关于快闪式模拟数字输出信号，且第二取样电容器的第二端接地。第一数字输出信号的残值信号为倍增式数字模拟转换器由运算放大器的输出端所输出的输出信号。
于本发明一实施例的模拟前端读取电路中，模拟前端读取电路还包括缓冲器。缓冲器连接于像素阵列与管线式模拟数字转换器之间。
于本发明一实施例的模拟前端读取电路中，倍增式数字模拟转换器的输出信号表示为下式：
其中CF为回馈电容器的电容值，CS1为第一取样电容器的电容值，CS2为第二取样电容器的电容值，Vi为模拟输入信号源，且VDAC_ref为相关于快闪式模拟数字输出信号的参考电压源的电压值。
于本发明一实施例的模拟前端读取电路中，倍增式数字模拟转换器为切换式电容电路。
于本发明一实施例的模拟前端读取电路中，快闪式模拟数字转换器工作于重置模式与比较模式。快闪式模拟数字转换器包括再生放大器与第三取样电容器。再生放大器具有反向输入端、非反向输入端与输出端，且反向输入端接地。第三取样电容器的第一端连接于再生放大器的非反向输入端。于重置模式下，第三取样电容器的第二端连接于参考电压源，且第三取样电容器的第一端接地。于比较模式下，第三取样电容器的第二端连接于模拟输入信号源。
于本发明一实施例的模拟前端读取电路中，快闪式模拟数字转换器的输出信号表示为下式：
其中Vi为模拟输入信号源的电压值，VADC_ref/k为参考电压源的电压值，且k为模拟输入信号源Vi的可变输入增益。
于本发明一实施例的模拟前端读取电路中，参考电压源由电阻串提供。
于本发明一实施例的模拟前端读取电路中，像素阵列将由光学鼠标传送来的光信号转换作为模拟输入信号源。
于本发明一实施例的模拟前端读取电路中，管线式模拟数字转换器还包括取样保持电路，连接于第一级管线式级单与像素阵列之间。
须说明地是，为便于理解，前述的运算放大器视为单端输出电路来描述。也须说明地是，于实际运用上，考虑到对于不同噪声源的敏感度，鲜少以全差动电路作为单端输出电路。
综上所述，通过第一级管线式单元的新设计可以使得管线式模拟数字转换器具有可变输入增益，且使用具可变输入增益的管线式模拟数字转换器的模拟前端读取电路可较佳地取代传统的模拟前端读取电路。原因在于，相较于传统的模拟前端读取电路，此种使用具可变输入增益的管线式模拟数字转换器的模拟前端读取电路的架构可减少硅材与功率的耗费。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是此等说明与说明书附图仅用来说明本发明，而非对本发明的权利范围作任何的限制。
附图说明
图1为根据现有技术所绘示的传统模拟前端读取电路的方块图。
图2为根据本发明一例示性实施例所绘示的模拟前端读取电路的方块图。
图3为根据本发明一例示性实施例所绘示的具可变输入增益的管线式模拟数字转换器的方块图。
图4为图3所绘示的管线式模拟数字转换器中N个管线式单元中的第一级管线式单元的方块图。
图5为根据现有技术所绘示的传统模拟前端读取电路的方块图。
图6A为根据本发明一例示性实施例所绘示的工作于重置模式下的快闪式模拟数字转换器中的比较器的电路图。
图6B为根据本发明一例示性实施例所绘示的工作于比较模式下的快闪式模拟数字转换器中的比较器的电路图。
图7A为根据本发明一例示性实施例所绘示的工作于取样模式下的倍增式数字模拟转换器的电路图。
图7B为根据本发明一例示性实施例所绘示的工作于电荷传递模式下的倍增式数字模拟转换器的电路图。
图8A为根据现有技术所绘示的工作于取样模式下的传统转移放大器的电路图。
图8B为根据现有技术所绘示的工作于电荷传递模式下的传统转移放大器的电路图。
图9A为根据现有技术所绘示的工作于取样模式下的传统倍增式数字模拟转换器的电路图。
图9B为根据现有技术所绘示的工作于电荷传递模式下的传统倍增式数字模拟转换器的电路图。
具体实施方式
请参照图2，图2为根据本发明一例示性实施例所绘示的模拟前端读取电路的方块图。如图2所示，模拟前端读取电路包括像素阵列1、缓冲器5与具可变输入增益的管线式模拟数字转换器6。缓冲器5连接于像素阵列1与管线式模拟数字转换器6之间，以减少管线式模拟数字转换器6的工作电流。于以下叙述中将再对缓冲器5进行说明，简言之，缓冲器5用以降低图2所示的模拟前端读取电路的整体工作电流或耗能。像素阵列1用以产生模拟输入信号源Vin。管线式模拟数字转换器6通过缓冲器5连接于像素阵列1。然而，对于模拟前端读取电路来说，缓冲器5为可选择的电路组件。
请参照图3，图3为根据本发明一例示性实施例所绘示的具可变输入增益的管线式模拟数字转换器的方块图。管线式模拟数字转换器6包括取样保持电路63、N个串联连接的管线式单元61…6N-1、6N以及比特对齐与组合电路62，其中N为大于1的整数。
取样保持电路63连接于第一级管线式单元61与像素阵列1之间。像素阵列1将由光学鼠标传送来的光信号作转换以作为模拟输入信号源Vin。模拟输入信号源Vin提供的模拟输入信号先传送至取样保持电路63，如：取样保持放大器(Sample and Hold Amplifier；SHA)。N个管线式单元中的第一级管线式单元61根据模拟输入信号源Vin提供的模拟输入信号产生第一数字输出信号D1与第一数字输出信号D1的残值信号Vres1。详细地说，第一级管线式单元61包括粗调模拟数字转换器与数字模拟转换器(将于图4中细述)，用以产生最终的数字输出信号Dout的最高有效位(Most Significant Bit；MSB)电压D1与放大的残值信号电压Vres1，以依序于第二级管线式单元至第N级管线式单元6N作信号转换。也就是说，第N级管线式单元6N由第(N-1)级管线式单元6N-1取得残值信号并输出第N数字输出信号与第N数字输出信号的残值信号。举例来说，第(N-1)级管线式单元6N-1由第(N-2)级管线式单元6N-2取得残值信号并输出第N-1数字输出信号与第N-1数字输出信号的残值信号。
比特对齐与组合电路62连接于每一个管线式单元61…6N-1、6N以取得第一数字输出信号至第N数字输出信号，藉此产生M位的数字输出信号Dout，其中M为大于N的整数。第一数字输出信号至第N数字输出信号可为n位的数字输出信号。实际上，管线式模拟数字转换器中个别的管线式单元所输出的数字输出信号可能不均为n位的数字输出信号。管线式模拟数字转换器中个别的管线式单元输出的数字输出信号可为位数大于1的数字输出信号，使得最终比特对齐与组合电路62输出的数字输出信号能具有M位的分辨率，其中为M大于N的整数。比特对齐与组合电路62精确地对齐个别的管线式单元所输出的数字输出信号D1、D2…DN，并于一段延迟时间后产生多位的数字输出信号Dout，其中数字输出信号Dout对应于经取样的模拟输入信号源Vin，且此段延迟时间的长短取决于管线式单元的数量。
管线式模拟数字转换器6的架构虽类似于传统管线式模拟数字转换器3的架构，但差异在于管线式模拟数字转换器6的第一级管线式单元61与传统管线式模拟数字转换器3的第一级管线式单元具有不同的电路设计，但本发明于此并不限定管线式模拟数字转换器6的架构，但本发明技术领域中技术人员目前均多偏好采用前述传统管线式模拟数字转换器的电路设计。除此的外，若将图1所绘示的传统模拟前端读取电路中传统管线式模拟数字转换器3以本实施例的管线式模拟数字转换器6取代，图1所示的模拟前端读取电路便不再需要设置转移放大器2。换言的，本实施例的管线式模拟数字转换器6能提供图1中转移放大器2与管线式模拟数字转换器3的功能。关于管线式模拟数字转换器6的第一级管线式单元61的细节将于以下叙述中说明。
图4为图3所绘示的管线式模拟数字转换器中N个管线式单元中的第一级管线式单元的方块图。第一级管线式单元61包括快闪式模拟数字转换器(Flash ADC)611与倍增式数字模拟转换器(MDAC)612。快闪式模拟数字转换器611根据模拟输入信号源Vin产生快闪式模拟数字输出信号D1。请参照图5，图5为根据现有技术所绘示的传统模拟前端读取电路的方块图。如图5所示，B位的快闪式模拟数字转换器通过(2B-1)个比较器来比较模拟输入信号源Vin与一组参考电压，以产生B位的数字输出信号，其中快闪式模拟数字转换器的所有管线式单元与编码逻辑电路之间的作动应可由所述发明所属技术领域中技术人员所理解，于此便不赘述。接着请同时参照图6A与图6B，图6A为根据本发明一例示性实施例所绘示的工作于重置模式下的快闪式模拟数字转换器中的比较器的电路图，图6B为根据本发明一例示性实施例所绘示的工作于比较模式下的快闪式模拟数字转换器中的比较器的电路图。于图5中，每个比较器皆为单端输出的比较器。图6A所示的快闪式模拟数字转换器则包括再生放大器611a与取样电容器611b。再生放大器611a具有反向输入端、非反向输入端与输出端，其中再生放大器611a的反向输入端接地。取样电容器611b具有第一端与第二端，其中取样电容器611b的第一端连接于再生放大器611a的非反向输入端。于本实施例中，快闪式模拟数字转换器可工作于重置模式与比较模式。请再次参照图6A，于重置模式中，取样电容器611b的第二端连接于一参考电压VDAC_ref，且取样电容器611b的第一端接地。当再生放大器611a停止工作时，取样电容器611b的第一端被预先充电至参考电压VDAC_ref。请参照图6B，再生放大器611a工作于比较模式，于比较模式中，取样电容器611b的第二端连接于模拟输入信号源Vin，且取样电容器611b的第一端连接回再生放大器611a的非反向输入端。如此一来，再生放大器611a便可输出比较结果。图6A所示的快闪式模拟数字转换器的输出信号可以下式表示。
于此式中，Vi为模拟输入信号源Vin，VADC_ref/k为参考电压，且参数k为模拟输入信号源Vin的可变输入增益。于以下的叙述中，亦将相应地以参数k来描述传统转移放大器(Transfer Amplifier；TA)2的增益。参考电压可由电阻串产生，且通过将电阻切分成小段即可将VDAC_ref调降，如此一来亦可使硅材面积最小化。
请参照图7A与图7B，图7A为根据本发明一例示性实施例所绘示的工作于取样模式下的倍增式数字模拟转换器的电路图，图7B为根据本发明一例示性实施例所绘示的工作于电荷传递模式下的倍增式数字模拟转换器的电路图。于本实施例中，倍增式数字模拟转换器612可以切换式电容电路来实现，且倍增式数字模拟转换器612可如图7A所示工作于取样模式下，也可如图7B所示工作于电荷传递模式下。倍增式数字模拟转换器612包括运算放大器612a、回馈电容器CF、第一取样电容器CS1与第二取样电容器CS2。回馈电容器CF的第一端、第一取样电容器CS1的第一端与第二取样电容器CS2的第一端连接于运算放大器612a的反向输入端。运算放大器612a的非反向输入端接地。于图7A所示的取样模式中，回馈电容器CF的第二端、第一取样电容器CS1的第二端与第二取样电容器CS2的第二端连接于模拟输入信号源Vin。同时，运算放大器612a的输出端与反向输入端相连接。于图7A所示的电荷传递模式中，回馈电容器CF的第二端连接于运算放大器612a的输出端。同时，第一取样电容器CS1的第二端连接于相应于快闪式模拟数字输出信号的参考电压VADC_ref(此参考电压用以最小化倍增式数字模拟转换器612的残值信号)，且第二取样电容器CS2的第二端接地。第一级管线式单元61的残值信号Vres 1为由倍增式数字模拟转换器612的运算放大器612a所输出的数字输出信号。
由于倍增式数字模拟转换器612结合了传统转移放大器与传统倍增式数字模拟转换器的功能，于说明本实施例中倍增式数字模拟转换器612的数字输出信号前，以下叙述将先针对传统转移放大器与传统倍增式数字模拟转换器作说明。请同时参照图8A与图8B，图8A为根据现有技术所绘示的工作于取样模式下的传统转移放大器的电路图，图8B为根据现有技术所绘示的工作于电荷传递模式下的传统转移放大器的电路图。转移放大器可工作于两种模式，即取样模式与电荷传递模式。于取样模式中，当回馈电容器CF完全放电时，取样电容器CS将输入信号作取样。接着于电荷传递模式中，储存于取样电容器CS中的电荷全数地被转移至回馈电容器CF，此时输出信号可表示为(CS/CF)Vi。也就是说，取样电容器CS的电容值与回馈电容器CF的电容值的比值决定了转移放大器的增益的范围，此范围通常为2～4(即，取样电容器CS的电容值大于回馈电容器CF的电容值)。
请参照图9A与图9B，图9A为根据现有技术所绘示的工作于取样模式下的传统倍增式数字模拟转换器的电路图，图9B为根据现有技术所绘示的工作于电荷传递模式下的传统倍增式数字模拟转换器的电路图。类似于图8A与图8B所示的传统转移放大器，图9A与图9B所示的传统倍增式数字模拟转换器亦工作于两种模式，即取样模式与电荷传递模式。于取样模式中，并联的电容器CA与CB将输入信号Vi作取样。于电荷传递模式中，电容器CA使得运算放大器翻转并以电容器CA作为回馈电容器，而电容器CB连接于可变式参考电压Vref，其中可变式参考电压Vref的电压值取决于快闪式模拟数字输出信号。
于是，传统倍增式数字模拟转换器的快闪式模拟数字输出信号可以下式表示。
由此式中可以理解，传统倍增式数字模拟转换器的快闪式模拟数字输出信号(即，残值信号)为模拟输入信号源Vin与(1+CB/CA)的乘积减去可变式参考电压Vref与电容器CB和CA其电容值的比值的乘积的差值。举例来说，若电容器CB和CA的电容值的比例为3：1，则残值信号即为四倍的模拟输入信号源Vin减去三倍的可变式参考电压Vref的差值。
为了比较传统转移放大器与本实施例的倍增式数字模拟转换器612，请同时参照图7A、7B与图8A、8B，且为了比较传统倍增式数字模拟转换器与本实施例的倍增式数字模拟转换器，请同时参照图7A、7B与图9A、9B。
本实施例的倍增式数字模拟转换器612中的回馈电容器CF与传统转移放大器中的回馈电容器CF具有类似的作动，且本实施例的倍增式数字模拟转换器612中的第二取样电容器CS2与传统的转移放大器中的取样电容器CS亦具有类似的作动。另一方面，本实施例的倍增式数字模拟转换器612的回馈电容器CF与传统倍增式数字模拟转换器的电容器CA具有类似的作动，且本实施例的倍增式数字模拟转换器612的第一取样电容器CS1与传统倍增式数字模拟转换器的电容器CB具有类似的作动。也就是说，相较于传统转移放大器与传统倍增式数字模拟转换器的组合，本实施例的倍增式数字模拟转换器612本身即可提供传统的转移放大器的功能，故本实施例的倍增式数字模拟转换器612可节省一个运算放大器的设置成本。
图7A、7B所示的倍增式数字模拟转换器612的输出信号可以下式表示。
于此式中，CF为回馈电容器的电容值，CS1为第一取样电容器的电容值，CS2为第二取样电容器的电容值，Vi为模拟输入信号源的电压值，VDAC_ref为相应的参考电压的电压值，其中此参考电压相关于倍增式数字模拟转换器612的输出信号。通过使此式中Vi与(CF+CS1+CS2)/CF的乘积与前述传统倍增式数字模拟转换器中(CA+CB)/CA的值和前述传统转移放大器2的增益参数k的乘积相符合，本实施例的倍增式数字模拟转换器612便可达到传统转移放大器2可转换经放大的像素信号的效果。正如前述，于本实施例中，管线式模拟数字转换器6的第一级管线式单元61已将传统转移放大器2的增益(即，参数k)纳入其运作的考虑中，图2中本实施例的模拟前端读取电路便能取代图1中传统模拟前端读取电路。
此外，相较于图1所示的传统模拟前端读取电路，由于管线式模拟数字转换器6的第一级管线式单元61负载电容较大(即，具有高介电常数；High-K)，图2所示的本实施例的模拟前端读取电路能够减少整体电路的工作电流。于图2所示模拟前端读取电路中，连接于像素阵列1与管线式模拟数字转换器6之间的缓冲器5的功率消耗少于图1所示的传统的模拟前端读取电路中转移放大器2的功率消耗。换句话说，通过以缓冲器5取代转移放大器2，本实施例的模拟前端读取电路即能降低功率消耗。举例来说，于游戏计算机用的鼠标的应用中，若一个8位的管线式模拟数字转换器以50MS/s的采样率运作，便可降低25％～34％的功率消耗(其中，增益参数k的范围是2～4)，且回馈电容器CF的电容值等于图8A、8B中传统转移放大器中的回馈电容器CF的电容值或为其的一半。此外，由于不须设置传统转移放大器，本实施例的模拟前端读取电路的所需使用的硅材面积便可减少，相较于图1中传统模拟前端读取电路，本实施例的模拟前端读取电路可减少超过10％的硅材面积。
于未来高规格的游戏计算机用的鼠标设计里，将需要更高的采样率，于是如何降低模拟前端读取电路的硅材面积与功率耗费更趋重要，使得本实施例所提供的模拟前端读取电路更具有优势。
〔实施例的可能技术效果〕
综上所述，通过第一级管线式单元的新设计可以使得管线式模拟数字转换器具有可变输入增益，且使用具可变输入增益的管线式模拟数字转换器的模拟前端读取电路可较佳地取代传统的模拟前端读取电路。原因在于，相较于传统的模拟前端读取电路，此种使用具可变输入增益的管线式模拟数字转换器的模拟前端读取电路的架构可减少硅材与功率的耗费。
以上所述仅为本发明的实施例，其并非用以局限本发明的专利范围。

Claims (17)

1.一种具可变输入增益的管线式模拟数字转换器，其特征在于，包括：
N个管线式单元，彼此串联连接，其中N为一大于1的整数，一第一级管线式单元根据一模拟输入信号源产生一第一数字输出信号与所述第一数字输出信号的一残值信号，一第N级管线式单元由一第(N-1)级管线式单元取得所述残值信号并输出一第N数字输出信号与所述第N数字输出信号的一残值信号；以及
一比特对齐与组合电路，连接于所述第一至所述第N级管线式单元，取得所述第一至所述第N数字输出信号，以产生一M位数字输出信号，其中M大于N；
其中所述第一级管线式单元包括：
一快闪式模拟数字转换器，根据所述模拟输入信号源产生一快闪式模拟数字输出信号；以及
一倍增式数字模拟转换器，包括一运算放大器、一回馈电容器、一第一取样电容器与一第二取样电容器，其中所述回馈电容器的一第一端、所述第一取样电容器的一第一端与所述第二取样电容器的一第一端连接于所述运算放大器的一反向输入端，且所述运算放大器的一非反向输入端接地；
其中所述倍增式数字模拟转换器工作于一取样模式与一电荷传递模式；
其中于所述取样模式下，所述回馈电容器的一第二端、所述第一取样电容器的一第二端与所述第二取样电容器的一第二端连接于所述模拟输入信号源，且所述运算放大器的一输出端连接于所述运算放大器的所述反向输入端；
其中于电荷传递模式下，所述回馈电容器的所述第二端连接于所述运算放大器的所述输出端，所述第一取样电容器的所述第二端连接于一参考电压源，所述参考电压源的电压相关于所述快闪式模拟数字输出信号，且所述第二取样电容器的所述第二端接地；
其中所述第一数字输出信号的所述残值信号为所述倍增式数字模拟转换器由所述运算放大器的所述输出端所输出的一输出信号。
2.如权利要求1所述的具可变输入增益的管线式模拟数字转换器，其特征在于，所述倍增式数字模拟转换器的所述输出信号表示为下式：
其中CF为所述回馈电容器的电容值，CS1为所述第一取样电容器的电容值，CS2为所述第二取样电容器的电容值，Vi为所述模拟输入信号源，且VDAC_ref为相关于所述快闪式模拟数字输出信号的所述参考电压源的电压值。
3.如权利要求1所述的具可变输入增益的管线式模拟数字转换器，其特征在于，所述倍增式数字模拟转换器为一切换式电容电路。
4.如权利要求1所述的具可变输入增益的管线式模拟数字转换器，其特征在于，所述快闪式模拟数字转换器工作于一重置模式与一比较模式，所述快闪式模拟数字转换器包括：
一再生放大器，具有一反向输入端、一非反向输入端与一输出端，所述反向输入端接地；以及
一第三取样电容器，所述第三取样电容器的一第一端连接于所述再生放大器的所述非反向输入端；
其中于所述重置模式下，所述第三取样电容器的一第二端连接于一参考电压源，且所述第三取样电容器的所述第一端接地；
其中于所述比较模式下，所述第三取样电容器的所述第二端连接于所述模拟输入信号源。
5.如权利要求3所述的具可变输入增益的管线式模拟数字转换器，其特征在于，所述快闪式模拟数字转换器的所述输出信号表示为下式：
其中Vi为所述模拟输入信号源的电压值，VADC_ref/k为所述参考电压源的电压值，且k为所述模拟输入信号源Vi的一可变输入增益。
6.如权利要求5所述的具可变输入增益的管线式模拟数字转换器，其特征在于，所述参考电压源由一电阻串提供。
7.如权利要求1所述的具可变输入增益的管线式模拟数字转换器，其特征在于，一像素阵列将由一光学鼠标传送来的一光信号转换作为所述模拟输入信号源。
8.如权利要求1所述的具可变输入增益的管线式模拟数字转换器，其特征在于，一像素阵列将由一光学鼠标传送来的一光信号转换作为所述模拟输入信号源。
9.一种模拟前端读取电路，其特征在于，包括：
一像素阵列，产生一模拟输入信号源；以及
一具可变输入增益的管线式模拟数字转换器，连接于所述像素阵列，包括：
N个管线式单元，彼此串联连接，其中N为一大于1的整数，一第一级管线式单元根据所述模拟输入信号源产生一第一数字输出信号与所述第一数字输出信号的一残值信号，一第N级管线式单元由一第(N-1)级管线式单元取得所述残值信号并输出一第N数字输出信号与所述第N数字输出信号的一残值信号；以及
一比特对齐与组合电路，连接于所述第一至所述第N级管线式单元，取得所述第一至所述第N数字输出信号，以产生一M位数字输出信号，其中M大于N；
其中所述第一级管线式单元包括：
一快闪式模拟数字转换器，根据所述模拟输入信号源产生一快闪式模拟数字输出信号；以及
一倍增式数字模拟转换器，包括一运算放大器、一回馈电容器、一第一取样电容器与一第二取样电容器，其中所述回馈电容器的一第一端、所述第一取样电容器的一第一端与所述第二取样电容器的一第一端连接于所述运算放大器的一反向输入端，且所述运算放大器的一非反向输入端接地；
其中所述倍增式数字模拟转换器工作于一取样模式与一电荷传递模式；
其中于所述取样模式下，所述回馈电容器的一第二端、所述第一取样电容器的一第二端与所述第二取样电容器的一第二端连接于所述模拟输入信号源，且所述运算放大器的一输出端连接于所述运算放大器的所述反向输入端；
其中于电荷传递模式下，所述回馈电容器的所述第二端连接于所述运算放大器的所述输出端，所述第一取样电容器的所述第二端连接于一参考电压源，所述参考电压源的电压相关于所述快闪式模拟数字输出信号，且所述第二取样电容器的所述第二端接地；
其中所述第一数字输出信号的所述残值信号为所述倍增式数字模拟转换器由所述运算放大器的所述输出端所输出的一输出信号。
10.如权利要求9所述的模拟前端读取电路，其特征在于，所述模拟前端读取电路还包括一缓冲器；该缓冲器连接于所述像素阵列与所述管线式模拟数字转换器之间。
11.如权利要求9所述的模拟前端读取电路，其特征在于，所述倍增式数字模拟转换器的所述输出信号表示为下式：
其中CF为所述回馈电容器的电容值，CS1为所述第一取样电容器的电容值，CS2为所述第二取样电容器的电容值，Vi为所述模拟输入信号源，且VDAC_ref为相关于所述快闪式模拟数字输出信号的所述参考电压源的电压值。
12.如权利要求9所述的模拟前端读取电路，其特征在于，所述倍增式数字模拟转换器为一切换式电容电路。
13.如权利要求9所述的模拟前端读取电路，其特征在于，所述快闪式模拟数字转换器工作于一重置模式与一比较模式，所述快闪式模拟数字转换器包括：
一再生放大器，具有一反向输入端、一非反向输入端与一输出端，所述反向输入端接地；以及
一第三取样电容器，所述第三取样电容器的一第一端连接于所述再生放大器的所述非反向输入端；
其中于所述重置模式下，所述第三取样电容器的一第二端连接于一参考电压源，且所述第三取样电容器的所述第一端接地；
其中于所述比较模式下，所述第三取样电容器的所述第二端连接于所述模拟输入信号源。
14.如权利要求12所述的模拟前端读取电路，其特征在于，所述快闪式模拟数字转换器的所述输出信号表示为下式：
其中Vi为所述模拟输入信号源的电压值，VADC_ref/k为所述参考电压源的电压值，且k为所述模拟输入信号源Vi的一可变输入增益。
15.如权利要求12所述的模拟前端读取电路，其特征在于，所述参考电压源由一电阻串提供。
16.如权利要求15所述的模拟前端读取电路，其特征在于，所述像素阵列将由一光学鼠标传送来的一光信号转换作为所述模拟输入信号源。
17.如权利要求15所述的模拟前端读取电路，其特征在于，所述管线式模拟数字转换器还包括一取样保持电路，连接于所述第一级管线式级单元与所述像素阵列之间。
CN201610405001.3A 2016-01-25 2016-06-08 管线式模拟数字转换器与使用其的模拟前端读取电路 Active CN106997247B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/005,392 US9609259B1 (en) 2016-01-25 2016-01-25 Pipelined analog-to-digital converter incorporating variable input gain and pixel read out analog front end having the same
US15/005,392 2016-01-25

Publications (2)

Publication Number Publication Date
CN106997247A CN106997247A (zh) 2017-08-01
CN106997247B true CN106997247B (zh) 2019-12-13

Family

ID=58360170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610405001.3A Active CN106997247B (zh) 2016-01-25 2016-06-08 管线式模拟数字转换器与使用其的模拟前端读取电路

Country Status (3)

Country Link
US (1) US9609259B1 (zh)
CN (1) CN106997247B (zh)
TW (1) TW201728089A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4207593A1 (en) * 2017-11-06 2023-07-05 Imec VZW Multiplying digital-to-analog conversion circuit
US10367520B1 (en) 2018-06-26 2019-07-30 International Business Machines Corporation Charge-scaling subtractor circuit
US10348320B1 (en) 2018-06-26 2019-07-09 International Business Machines Corporation Charge-scaling adder circuit
FR3084545B1 (fr) * 2018-07-27 2021-05-14 Soc Fr De Detecteurs Infrarouges Sofradir Dispositif d’echantillonnage avec gestion de la consommation electrique
US10732931B2 (en) 2018-11-28 2020-08-04 International Business Machines Corporation Negative operand compatible charge-scaling subtractor circuit
CN110096811B (zh) * 2019-05-05 2022-12-02 武汉科技大学 一种浮地型分数阶忆感器的等效电路
TWI718667B (zh) * 2019-09-12 2021-02-11 大陸商北京集創北方科技股份有限公司 光學指紋採集方法及利用其之光學指紋感測裝置和手持裝置
US11405006B1 (en) * 2021-04-08 2022-08-02 Pixart Imaging Inc. Amplifying circuit and optical navigation device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1340922A (zh) * 2000-08-31 2002-03-20 凌阳科技股份有限公司 电荷积分循环运算式模拟对数字转换器及其转换方法
CN1871774A (zh) * 2003-10-23 2006-11-29 皇家飞利浦电子股份有限公司 双残余流水线型ad转换器
CN101309084A (zh) * 2007-05-16 2008-11-19 夏普株式会社 模拟-数字转换器、固态图像捕获装置以及电子信息设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970005828B1 (ko) * 1993-12-31 1997-04-21 김정덕 파이프 라인 구조의 다단 아날로그/디지탈 변환기
US8742961B2 (en) * 2012-01-24 2014-06-03 Synopsys, Inc. Gain and dither capacitor calibration in pipeline analog-to-digital converter stages
CN103532554B (zh) * 2013-10-23 2016-04-27 中国电子科技集团公司第二十四研究所 电容阵列及其版图设计方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1340922A (zh) * 2000-08-31 2002-03-20 凌阳科技股份有限公司 电荷积分循环运算式模拟对数字转换器及其转换方法
CN1871774A (zh) * 2003-10-23 2006-11-29 皇家飞利浦电子股份有限公司 双残余流水线型ad转换器
CN101309084A (zh) * 2007-05-16 2008-11-19 夏普株式会社 模拟-数字转换器、固态图像捕获装置以及电子信息设备

Also Published As

Publication number Publication date
US9609259B1 (en) 2017-03-28
TW201728089A (zh) 2017-08-01
CN106997247A (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
CN106997247B (zh) 管线式模拟数字转换器与使用其的模拟前端读取电路
US8704694B2 (en) A/D converter
US7515086B2 (en) Pipelined analog-to-digital converter and method of analog-to-digital conversion
US9059730B2 (en) Pipelined successive approximation analog-to-digital converter
US20070290915A1 (en) Pipeline A/D converter conterting analog signal to digital signal
JP2010104002A (ja) Ｘ線画素検出器の読出し回路及び集積回路
US20130127646A1 (en) Multiplying digital-to-analog converter (dac)
CN104426549B (zh) 具有子adc校准的多步式adc
TW201943211A (zh) 類比數位轉換器與方法
US10804920B2 (en) A/D converter
WO2011104761A1 (ja) パイプライン型ａ／ｄコンバータおよびａ／ｄ変換方法
JP2018152839A (ja) Ａ／ｄ変換器およびこれを用いたセンサ装置
EP1398880A2 (en) Analog-digital conversion circuit
US6504500B1 (en) A/D converter and A/D converting method
US11196949B2 (en) Subrange ADC for image sensor
KR101902119B1 (ko) 스위치드-커패시터 d/a 변환기를 사용한 축차 비교형 a/d 변환기
JP2002314420A (ja) Ａ／ｄ変換器および半導体集積回路
US10574255B2 (en) Multiplying digital-to-analog conversion circuit
KR20140000365A (ko) 아날로그 입력신호 범위 확장을 통한 데이터 변환이 가능한 파이프라인 아날로그-디지털 변환기
Rao et al. Optimizing the Stage Resolution of a 10-Bit, 50 Ms/Sec Pipelined A/D Converter & Its Impact on Speed, Power, Area, and Linearity
US20190089366A1 (en) Analog-to-digital converter with noise elimination
CN112398472A (zh) 一种用于图像传感器的误差量化10位单斜adc
US11855654B2 (en) Multichannel successive approximation analog-to-digital converter
Amaravati et al. A time interleaved DAC sharing SAR Pipeline ADC for ultra-low power camera front ends
TWI826142B (zh) 差分分級式類比數位轉換器及其操作方法與影像感測系統

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20191111

Address after: Taiwan, Hsinchu, China Science and Technology Industrial Park, Hsinchu County Road, building five, No. five

Applicant after: Yuanxiang Science & Technology Co., Ltd.

Address before: Balubai, Penang, Malaysia

Applicant before: Primitive Phase Technology (Penang) Co., Ltd.

GR01 Patent grant
GR01 Patent grant