TW201728089A - 具可變輸入增益之管線式類比數位轉換器與使用其之類比前端讀取電路 - Google Patents
具可變輸入增益之管線式類比數位轉換器與使用其之類比前端讀取電路 Download PDFInfo
- Publication number
- TW201728089A TW201728089A TW105116861A TW105116861A TW201728089A TW 201728089 A TW201728089 A TW 201728089A TW 105116861 A TW105116861 A TW 105116861A TW 105116861 A TW105116861 A TW 105116861A TW 201728089 A TW201728089 A TW 201728089A
- Authority
- TW
- Taiwan
- Prior art keywords
- analog
- digital
- sampling capacitor
- converter
- capacitor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
- G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
- G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
- G06F3/03541—Mouse/trackball convertible devices, in which the same ball is used to track the 2D relative movement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
- H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本發明實施例提供一種具可變輸入增益之管線式類比數位轉換器,根據一類比輸入訊號源,其第一級管線式單元產生第一數位輸出訊號與殘值訊號。第一級管線式單元包括快閃式類比數位轉換器,此快閃式類比數位轉換器包括運算放大器,回饋電容器、第一取樣電容器與第二取樣電容器。第一取樣電容器與第二取樣電容器之第一端連接於運算放大器之反向輸入端。運算放大器之非反向輸入端接地。於取樣模式下,回饋電容器、第一取樣電容器與第二取樣電容器之第二端連接於類比輸入訊號源。於電荷傳遞模式下,回饋電容器之第二端連接於輸出端,第一取樣電容器之第二端連接於快閃式類比數位轉換器,且第二取樣電容器之第二端接地。
Description
本發明乃是關於一種類比前端電路,特別是指一種具可變輸入增益之管線式類比數位轉換器與使用其之類比前端讀取電路。
光學滑鼠通常需具有光源與光感測器,例如,光源可為雷射光源,光感測器可為光電二極體組成之像素陣列,以偵測光學滑鼠相對於一表面的移動。前端讀取電路係用以將像素陣列產生之類比訊號轉換為數位訊號。請參照圖1,圖1為根據先前技術所繪示之傳統類比前端讀取電路之方塊圖。傳統類比前端讀取電路包括像素陣列1、轉移放大器2與類比數位轉換器3。一源極隨耦器可設置於像素陣列1與轉移放大器2之間,但圖1中省略未繪示。像素陣列1可為行數與列數相等的正方形像素陣列,如:15行15列共255(15x15)的像素的正方形像素陣列。當接收到外界光源由一成像面4反射回來的反射光,像素陣列1中的每個像素(視為光感測器)便會將光訊號轉換為電壓訊號並儲存於儲存電容器中。每個像素所儲存的電壓訊號會被依序地透過轉移放大器2與類比數位轉換器(為了符合高速資料轉換的需求,通常為管線式類比數位轉換器)被讀取,例如,由第一行中的第一列至最後一列讀取,並從第一航至最後一行讀取。每個取像均包含像素陣列中完整的電壓訊號讀取。轉移放大器2係用以於電壓訊號傳送至類比數位轉換器之前,藉由一增益範圍(通常為1~3)來放大儲存於像素的電壓訊號。
由於像素陣列中所有的像素係共用一個轉移放大器2以及一個類比數位轉換器3,轉移放大器2與類比數位轉換器3的取樣速率可由下式表示。
於此式中,fS為轉移放大器2與類比數位轉換器3的取樣速率,P為像素陣列1之行數與列數,且fR為取像速率。
舉例來說,於高效能之光學遊戲用滑鼠之應用中,若P=38、fR=12000(frame/s)、tEXP=30(μs)且tGB=10(μs),則轉移放大器2與類比數位轉換器3便需要以超過30(MS/s)的取樣速率來運作,如此一來轉移放大器2與類比數位轉換器3兩者均會消耗很大的功率。以同樣的像素陣列1來說,若轉移放大器2與類比數位轉換器3便需要以50(MS/s)的取樣速率來運作,則像素陣列1、轉移放大器2與類比數位轉換器3之工作電流即分別須為605(μA)、1(mA)與1.3(mA)。
本發明實施例提供一種具可變輸入增益之管線式類比數位轉換器與使用其之類比前端讀取電路,此種具可變輸入增益之管線式類比數位轉換器與使用其之類比前端讀取電路係結合了電荷傳輸放大器與傳統類比前端電路之類比數位轉換功能。
前述本發明實施例所提供之具可變輸入增益之管線式類比數位轉換器包括N個彼此串聯連接的管線式單元和位元對齊與組合電路,其中N為大於1之整數。第一級管線式單元根據類比輸入訊號源產生第一數位輸出訊號與第一數位輸出訊號之殘值訊號。第N級管線式單元由第(N-1)級管線式單元取得殘值訊號,並輸出第N數位輸出訊號與第N數位輸出訊號之殘值訊號。位元對齊與組合電路連接於第一級至第N級管線式單元,取得第一級至第N數位輸出
訊號,以產生M位元數位輸出訊號,其中M大於N之整數。第一級管線式單元包括快閃式類比數位轉換器與倍增式數位類比轉換器。快閃式類比數位轉換器根據類比輸入訊號源產生快閃式類比數位輸出訊號。倍增式數位類比轉換器包括運算放大器、回饋電容器、第一取樣電容器與第二取樣電容器。回饋電容器之第一端、第一取樣電容器之第一端與第二取樣電容器之第一端連接於運算放大器之反向輸入端,且運算放大器之非反向輸入端接地。倍增式數位類比轉換器工作於取樣模式與電荷傳遞模式。於取樣模式下,回饋電容器之第二端、第一取樣電容器之第二端與第二取樣電容器之第二端連接於類比輸入訊號源,且運算放大器之輸出端連接於運算放大器之反向輸入端。於電荷傳遞模式下,回饋電容器之第二端連接於運算放大器之輸出端,第一取樣電容器之第二端連接於參考電壓源,且參考電壓源之電壓相關於快閃式類比數位輸出訊號。此外,第二取樣電容器之第二端接地。其中,第一數位輸出訊號之殘值訊號為倍增式數位類比轉換器由運算放大器之輸出端所輸出之輸出訊號。
須說明地是,為便於理解,前述之運算放大器係視為單端輸出電路來描述。也須說明地是,於實際運用上,考量到對於不同雜訊源之敏感度,鮮少以全差動電路作為單端輸出電路。
本發明實施例亦提供一種類比前端讀取電路,其包括像素陣列與具可變輸入增益之管線式類比數位轉換器。像素陣列產生類比輸入訊號源。具可變輸入增益之管線式類比數位轉換器連接於像素陣列。本發明實施例之類比前端讀取電路中的具可變輸入增益之管線式類比數位轉換器的元件架構與工作原理係如前述實施例之具可變輸入增益之管線式類比數位轉換器,於此便不贅述。
綜上所述,藉由第一級管線式單元的新設計可以使得管線式類比數位轉換器具有可變輸入增益,且使用具可變輸入增益之管線式類比數位轉換器之類比前端讀取電路可較佳地取代傳統之類
比前端讀取電路。原因在於,相較於傳統的類比前端讀取電路,此種使用具可變輸入增益之管線式類比數位轉換器之類比前端讀取電路的架構可減少矽材與功率的耗費。
為使能更進一步瞭解本發明之特徵及技術內容,請參閱以下有關本發明之詳細說明與附圖,但是此等說明與所附圖式僅係用來說明本發明,而非對本發明的權利範圍作任何的限制。
1‧‧‧像素陣列
2‧‧‧轉移放大器
3‧‧‧ADC:類比數位轉換器
4‧‧‧成像面
5‧‧‧緩衝器
6‧‧‧管線式類比數位轉換器
61‧‧‧第一級管線式單元
62‧‧‧位元對齊與組合電路
63‧‧‧取樣保持電路
6N-1‧‧‧第(N-1)級管線式單元
6N‧‧‧第N級管線式單元
611‧‧‧快閃式類比數位轉換器
611a‧‧‧再生放大器
611b‧‧‧取樣電容器
612‧‧‧倍增式數位類比轉換器
612a‧‧‧運算放大器
Vin‧‧‧類比輸入訊號源
D1、Dout‧‧‧數位輸出訊號
Vres1‧‧‧殘值訊號
DAC‧‧‧數位類比轉換器
Vref‧‧‧可變式參考電壓
VDAC_ref‧‧‧參考電壓
圖1為根據先前技術所繪示之傳統類比前端讀取電路之方塊圖。
圖2為根據本發明一例示性實施例所繪示之類比前端讀取電路之方塊圖。
圖3為根據本發明一例示性實施例所繪示之具可變輸入增益之管線式類比數位轉換器之方塊圖。
圖4為圖3所繪示之管線式類比數位轉換器中N個管線式單元中的第一級管線式單元之方塊圖。
圖5為根據先前技術所繪示之傳統類比前端讀取電路之方塊圖。
圖6A為根據本發明一例示性實施例所繪示之工作於重置模式下之快閃式類比數位轉換器中的比較器之電路圖。
圖6B為根據本發明一例示性實施例所繪示之工作於比較模式下之快閃式類比數位轉換器中的比較器之電路圖。
圖7A為根據本發明一例示性實施例所繪示之工作於取樣模式下之倍增式數位類比轉換器之電路圖。
圖7B為根據本發明一例示性實施例所繪示之工作於電荷傳遞模式下之倍增式數位類比轉換器之電路圖。
圖8A為根據先前技術所繪示之工作於取樣模式下之傳統轉移放大器的電路圖。
圖8B為根據先前技術所繪示之工作於電荷傳遞模式下之傳統轉移放大器的電路圖。
圖9A為根據先前技術所繪示之工作於取樣模式下之傳統倍增式數位類比轉換器的電路圖。
圖9B為根據先前技術所繪示之工作於電荷傳遞模式下之傳統倍增式數位類比轉換器的電路圖。
在下文將參看隨附圖式更充分地描述各種例示性實施例,在隨附圖式中展示一些例示性實施例。然而,本發明概念可能以許多不同形式來體現,且不應解釋為限於本文中所闡述之例示性實施例。確切而言,提供此等例示性實施例使得本發明將為詳盡且完整,且將向熟習此項技術者充分傳達本發明概念的範疇。在諸圖式中,類似數字始終指示類似元件。
請參照圖2,圖2為根據本發明一例示性實施例所繪示之類比前端讀取電路之方塊圖。如圖2所示,類比前端讀取電路包括像素陣列1、緩衝器5與具可變輸入增益之管線式類比數位轉換器6。緩衝器5連接於像素陣列1與管線式類比數位轉換器6之間,以減少管線式類比數位轉換器6的工作電流。於以下敘述中將再對緩衝器5進行說明,簡言之,緩衝器5係用以降低圖2所示之類比前端讀取電路之整體工作電流或耗能。像素陣列1用以產生類比輸入訊號源Vin。管線式類比數位轉換器6透過緩衝器5連接於像素陣列1。然而,對於類比前端讀取電路來說,緩衝器5係為可選擇之電路元件。
請參照圖3,圖3為根據本發明一例示性實施例所繪示之具可變輸入增益之管線式類比數位轉換器之方塊圖。管線式類比數位轉換器6包括取樣保持電路63、N個串聯連接的管線式單元61…6N-1、6N以及位元對齊與組合電路62,其中N為大於1之整數。
取樣保持電路63連接於第一級管線式單元61與像素陣列1之間。像素陣列1將由光學滑鼠傳送來的光訊號作轉換以作為類比輸
入訊號源Vin。類比輸入訊號源Vin提供之類比輸入訊號先傳送至取樣保持電路63,如:取樣保持放大器(Sample and Hold Amplifier;SHA)。N個管線式單元中的第一級管線式單元61根據類比輸入訊號源Vin提供之類比輸入訊號產生第一數位輸出訊號D1與第一數位輸出訊號D1之殘值訊號Vres1。詳細地說,第一級管線式單元61包括粗調類比數位轉換器與數位類比轉換器(將於圖4中細述),用以產生最終的數位輸出訊號Dout之最高有效位元(Most Significant Bit;MSB)電壓D1與放大之殘值訊號電壓Vres1,以依序於第二級管線式單元至第N級管線式單元6N作訊號轉換。也就是說,第N級管線式單元6N由第(N-1)級管線式單元6N-1取得殘值訊號並輸出第N數位輸出訊號與第N數位輸出訊號之殘值訊號。舉例來說,第(N-1)級管線式單元6N-1由第(N-2)級管線式單元6N-2取得殘值訊號並輸出第N-1數位輸出訊號與第N-1數位輸出訊號之殘值訊號。
位元對齊與組合電路62連接於每一個管線式單元61…6N-1、6N以取得第一數位輸出訊號至第N數位輸出訊號,藉此產生M位元之數位輸出訊號Dout,其中M為大於N之整數。第一數位輸出訊號至第N數位輸出訊號可為n位元之數位輸出訊號。實際上,管線式類比數位轉換器中個別的管線式單元所輸出的數位輸出訊號可能不均為n位元之數位輸出訊號。管線式類比數位轉換器中個別的管線式單元輸出之數位輸出訊號可為位元數大於1之數位輸出訊號,使得最終位元對齊與組合電路62輸出之數位輸出訊號能具有M位元的解析度,其中為M大於N之整數。位元對齊與組合電路62精確地對齊個別的管線式單元所輸出之數位輸出訊號D1、D2…DN,並於一段延遲時間後產生多位元之數位輸出訊號Dout,其中數位輸出訊號Dout對應於經取樣之類比輸入訊號源Vin,且此段延遲時間的長短取決於管線式單元的數量。
管線式類比數位轉換器6之架構雖類似於傳統管線式類比數位轉換器3之架構,但差異在於管線式類比數位轉換器6之第一級
管線式單元61與傳統管線式類比數位轉換器3之第一級管線式單元具有不同的電路設計,但本發明於此並不限定管線式類比數位轉換器6之架構,但本發明技術領域中具有通常知識者目前均多偏好採用前述傳統管線式類比數位轉換器之電路設計。除此之外,若將圖1所繪示之傳統類比前端讀取電路中傳統管線式類比數位轉換器3以本實施例之管線式類比數位轉換器6取代,圖1所示之類比前端讀取電路便不再需要設置轉移放大器2。換言之,本實施例之管線式類比數位轉換器6能提供圖1中轉移放大器2與管線式類比數位轉換器3的功能。關於管線式類比數位轉換器6之第一級管線式單元61的細節將於以下敘述中說明。
圖4為圖3所繪示之管線式類比數位轉換器中N個管線式單元中的第一級管線式單元之方塊圖。第一級管線式單元61包括快閃式類比數位轉換器(Flash ADC)611與倍增式數位類比轉換器(MDAC)612。快閃式類比數位轉換器611根據類比輸入訊號源Vin產生快閃式類比數位輸出訊號D1。請參照圖5,圖5為根據先前技術所繪示之傳統類比前端讀取電路之方塊圖。如圖5所示,B位元之快閃式類比數位轉換器藉由(2B-1)個比較器來比較類比輸入訊號源Vin與一組參考電壓,以產生B位元之數位輸出訊號,其中快閃式類比數位轉換器之所有管線式單元與編碼邏輯電路之間的作動應可由該發明所屬技術領域中具有通常知識者所理解,於此便不贅述。接著請同時參照圖6A與圖6B,圖6A為根據本發明一例示性實施例所繪示之工作於重置模式下之快閃式類比數位轉換器中的比較器之電路圖,圖6B為根據本發明一例示性實施例所繪示之工作於比較模式下之快閃式類比數位轉換器中的比較器之電路圖。於圖5中,每個比較器皆為單端輸出之比較器。圖6A所示之快閃式類比數位轉換器則包括再生放大器611a與取樣電容器611b。再生放大器611a具有反向輸入端、非反向輸入端與輸出端,其中再生放大器611a之反向輸入端接地。取樣電容器611b具有第一端
與第二端,其中取樣電容器611b之第一端連接於再生放大器611a之非反向輸入端。於本實施例中,快閃式類比數位轉換器可工作於重置模式與比較模式。請再次參照圖6A,於重置模式中,取樣電容器611b之第二端連接於一參考電壓VDAC_ref,且取樣電容器611b之第一端接地。當再生放大器611a停止工作時,取樣電容器611b之第一端被預先充電至參考電壓VDAC_ref。請參照圖6B,再生放大器611a工作於比較模式,於比較模式中,取樣電容器611b之第二端連接於類比輸入訊號源Vin,且取樣電容器611b之第一端連接回再生放大器611a之非反向輸入端。如此一來,再生放大器611a便可輸出比較結果。圖6A所示之快閃式類比數位轉換器的輸出訊號可以下式表示。
於此式中,Vi為類比輸入訊號源Vin,VADC_ref/k為參考電壓,且參數k為類比輸入訊號源Vin之可變輸入增益。於以下的敘述中,亦將相應地以參數k來描述傳統轉移放大器(Transfer Amplifier;TA)2的增益。參考電壓可由電阻串產生,且藉由將電阻切分成小段即可將VDAC_ref調降,如此一來亦可使矽材面積最小化。
請參照圖7A與圖7B,圖7A為根據本發明一例示性實施例所繪示之工作於取樣模式下之倍增式數位類比轉換器之電路圖,圖7B為根據本發明一例示性實施例所繪示之工作於電荷傳遞模式下之倍增式數位類比轉換器之電路圖。於本實施例中,倍增式數位類比轉換器612可以切換式電容電路來實現,且倍增式數位類比轉換器612可如圖7A所示工作於取樣模式下,也可如圖7B所示工作於電荷傳遞模式下。倍增式數位類比轉換器612包括運算放大器612a、回饋電容器CF、第一取樣電容器CS1與第二取樣電容器CS2。回饋電容器CF之第一端、第一取樣電容器CS1之第一端與第二取樣電容器
CS2之第一端連接於運算放大器612a之反向輸入端。運算放大器612a之非反向輸入端接地。於圖7A所示之取樣模式中,回饋電容器CF之第二端、第一取樣電容器CS1之第二端與第二取樣電容器CS2之第二端連接於類比輸入訊號源Vin。同時,運算放大器612a之輸出端與反向輸入端相連接。於圖7A所示之電荷傳遞模式中,回饋電容器CF之第二端連接於運算放大器612a之輸出端。同時,第一取樣電容器CS1之第二端連接於相應於快閃式類比數位輸出訊號的參考電壓VADC_ref(此參考電壓係用以最小化倍增式數位類比轉換器612之殘值訊號),且第二取樣電容器CS2之第二端接地。第一級管線式單元61之殘值訊號Vres 1為由倍增式數位類比轉換器612之運算放大器612a所輸出的數位輸出訊號。
由於倍增式數位類比轉換器612結合了傳統轉移放大器與傳統倍增式數位類比轉換器的功能,於說明本實施例中倍增式數位類比轉換器612之數位輸出訊號前,以下敘述將先針對傳統轉移放大器與傳統倍增式數位類比轉換器作說明。請同時參照圖8A與圖8B,圖8A為根據先前技術所繪示之工作於取樣模式下之傳統轉移放大器的電路圖,圖8B為根據先前技術所繪示之工作於電荷傳遞模式下之傳統轉移放大器的電路圖。轉移放大器可工作於兩種模式,即取樣模式與電荷傳遞模式。於取樣模式中,當回饋電容器CF完全放電時,取樣電容器CS將輸入訊號作取樣。接著於電荷傳遞模式中,儲存於取樣電容器CS中的電荷全數地被轉移至回饋電容器CF,此時輸出訊號可表示為(CS/CF)Vi。也就是說,取樣電容器CS之電容值與回饋電容器CF之電容值的比值決定了轉移放大器之增益的範圍,此範圍通常為2~4(即,取樣電容器CS之電容值大於回饋電容器CF之電容值)。
請參照圖9A與圖9B,圖9A為根據先前技術所繪示之工作於取樣模式下之傳統倍增式數位類比轉換器的電路圖,圖9B為根據先前技術所繪示之工作於電荷傳遞模式下之傳統倍增式數位類比轉
換器的電路圖。類似於圖8A與圖8B所示之傳統轉移放大器,圖9A與圖9B所示之傳統倍增式數位類比轉換器亦工作於兩種模式,即取樣模式與電荷傳遞模式。於取樣模式中,並聯之電容器CA與CB將輸入訊號Vi作取樣。於電荷傳遞模式中,電容器CA使得運算放大器翻轉並以電容器CA作為回饋電容器,而電容器CB連接於可變式參考電壓Vref,其中可變式參考電壓Vref的電壓值取決於快閃式類比數位輸出訊號。
於是,傳統倍增式數位類比轉換器的快閃式類比數位輸出訊號可以下式表示。
由此式中可以理解,傳統倍增式數位類比轉換器的快閃式類比數位輸出訊號(即,殘值訊號)為類比輸入訊號源Vin與(1+CB/CA)之乘積減去可變式參考電壓Vref與電容器CB和CA其電容值之比值的乘積之差值。舉例來說,若電容器CB和CA之電容值之比例為3:1,則殘值訊號即為四倍的類比輸入訊號源Vin減去三倍的可變式參考電壓Vref之差值。
為了比較傳統轉移放大器與本實施例之倍增式數位類比轉換器612,請同時參照圖7A、7B與圖8A、8B,且為了比較傳統倍增式數位類比轉換器與本實施例之倍增式數位類比轉換器,請同時參照圖7A、7B與圖9A、9B。
本實施例之倍增式數位類比轉換器612中的回饋電容器CF與傳統轉移放大器中的回饋電容器CF具有類似的作動,且本實施例之倍增式數位類比轉換器612中的第二取樣電容器CS2與傳統之轉移放大器中的取樣電容器CS亦具有類似的作動。另一方面,本實施例之倍增式數位類比轉換器612的回饋電容器CF與傳統倍增式數位類比轉換器的電容器CA具有類似的作動,且本實施例之倍增
式數位類比轉換器612的第一取樣電容器CS1與傳統倍增式數位類比轉換器的電容器CB具有類似的作動。也就是說,相較於傳統轉移放大器與傳統倍增式數位類比轉換器的組合,本實施例之倍增式數位類比轉換器612本身即可提供傳統之轉移放大器的功能,故本實施例之倍增式數位類比轉換器612可節省一個運算放大器的設置成本。
圖7A、7B所示之倍增式數位類比轉換器612的輸出訊號可以下式表示。
於此式中,CF為回饋電容器之電容值,CS1為第一取樣電容器之電容值,CS2為第二取樣電容器之電容值,Vi為類比輸入訊號源的電壓值,VDAC_ref為相應之參考電壓的電壓值,其中此參考電壓係相關於倍增式數位類比轉換器612的輸出訊號。藉由使此式中Vi與(CF+CS1+CS2)/CF的乘積與前述傳統倍增式數位類比轉換器中(CA+CB)/CA的值和前述傳統轉移放大器2的增益參數k的乘積相符合,本實施例之倍增式數位類比轉換器612便可達到傳統轉移放大器2可轉換經放大之像素訊號的效果。正如前述,於本實施例中,管線式類比數位轉換器6之第一級管線式單元61已將傳統轉移放大器2的增益(即,參數k)納入其運作的考量中,圖2中本實施例之類比前端讀取電路便能取代圖1中傳統類比前端讀取電路。
此外,相較於圖1所示之傳統類比前端讀取電路,由於管線式類比數位轉換器6之第一級管線式單元61負載電容較大(即,具有高介電常數;High-K),圖2所示之本實施例的類比前端讀取電路能夠減少整體電路之工作電流。於圖2所示類比前端讀取電路中,連接於像素陣列1與管線式類比數位轉換器6之間之緩衝器5的功率消耗係少於圖1所示之傳統的類比前端讀取電路中轉移放大器2的功率消耗。換句話說,藉由以緩衝器5取代轉移放大器2,本實
施例的類比前端讀取電路即能降低功率消耗。舉例來說,於遊戲電腦用之滑鼠的應用中,若一個8位元之管線式類比數位轉換器以50MS/s的取樣速率運作,便可降低25%~34%的功率消耗(其中,增益參數k的範圍是2~4),且回饋電容器CF之電容值等於圖8A、8B中傳統轉移放大器中的回饋電容器CF之電容值或為其之一半。此外,由於不須設置傳統轉移放大器,本實施例之類比前端讀取電路之所需使用的矽材面積便可減少,相較於圖1中傳統類比前端讀取電路,本實施例之類比前端讀取電路可減少超過10%之矽材面積。
於未來高規格之遊戲電腦用之滑鼠設計裡,將需要更高的取樣速率,於是如何降低類比前端讀取電路之矽材面積與功率耗費更趨重要,使得本實施例所提供之類比前端讀取電路更具有優勢。
〔實施例的可能功效〕
綜上所述,藉由第一級管線式單元的新設計可以使得管線式類比數位轉換器具有可變輸入增益,且使用具可變輸入增益之管線式類比數位轉換器之類比前端讀取電路可較佳地取代傳統之類比前端讀取電路。原因在於,相較於傳統的類比前端讀取電路,此種使用具可變輸入增益之管線式類比數位轉換器之類比前端讀取電路的架構可減少矽材與功率的耗費。
以上所述僅為本發明之實施例,其並非用以侷限本發明之專利範圍。
1‧‧‧像素陣列
4‧‧‧成像面
5‧‧‧緩衝器
6‧‧‧管線式類比數位轉換器
Claims (17)
- 一種具可變輸入增益之管線式類比數位轉換器,包括:N個管線式單元,彼此串聯連接,其中N為一大於1之整數,一第一級管線式單元根據一類比輸入訊號源產生一第一數位輸出訊號與該第一數位輸出訊號之一殘值訊號,一第N級管線式單元由一第(N-1)級管線式單元取得該殘值訊號並輸出一第N數位輸出訊號與該第N數位輸出訊號之一殘值訊號;以及一位元對齊與組合電路,連接於該第一至該第N級管線式單元,取得該第一至該第N數位輸出訊號,以產生一M位元數位輸出訊號,其中M大於N;其中該第一級管線式單元包括:一快閃式類比數位轉換器,根據該類比輸入訊號源產生一快閃式類比數位輸出訊號;以及一倍增式數位類比轉換器,包括一運算放大器、一回饋電容器、一第一取樣電容器與一第二取樣電容器,其中該回饋電容器之一第一端、該第一取樣電容器之一第一端與該第二取樣電容器之一第一端連接於該運算放大器之一反向輸入端,且該運算放大器之一非反向輸入端接地;其中該倍增式數位類比轉換器工作於一取樣模式與一電荷傳遞模式;其中於該取樣模式下,該回饋電容器之一第二端、該第一取樣電容器之一第二端與該第二取樣電容器之一第二端連接於該類比輸入訊號源,且該運算放大器之一輸出端連接於該運算放大器之該反向輸入端;其中於電荷傳遞模式下,該回饋電容器之該第二端連接於該運算放大器之該輸出端,該第一取樣電容器之該第二端連接於一參考電壓源,該參考電壓源之電壓相關於該 快閃式類比數位輸出訊號,且該第二取樣電容器之該第二端接地;其中該第一數位輸出訊號之該殘值訊號為該倍增式數位類比轉換器由該運算放大器之該輸出端所輸出之一輸出訊號。
- 如請求項1所述之具可變輸入增益之管線式類比數位轉換器,其中該倍增式數位類比轉換器之該輸出訊號係表示為下式:
- 如請求項1所述之具可變輸入增益之管線式類比數位轉換器,其中該倍增式數位類比轉換器為一切換式電容電路。
- 如請求項1所述之具可變輸入增益之管線式類比數位轉換器,其中該快閃式類比數位轉換器工作於一重置模式與一比較模式,該快閃式類比數位轉換器包括:一再生放大器,具有一反向輸入端、一非反向輸入端與一輸出端,該反向輸入端接地;以及一第三取樣電容器,該第三取樣電容器之一第一端連接於該再生放大器之該非反向輸入端;其中於該重置模式下,該第三取樣電容器之一第二端連接於一參考電壓源,且該第三取樣電容器之該第一端接地;其中於該比較模式下,該第三取樣電容器之該第二端連接於該類比輸入訊號源。
- 如請求項3所述之具可變輸入增益之管線式類比數位轉換器, 其中該快閃式類比數位轉換器之該輸出訊號係表示為下式:
- 如請求項5所述之具可變輸入增益之管線式類比數位轉換器,其中該參考電壓源係由一電阻串提供。
- 如請求項1所述之具可變輸入增益之管線式類比數位轉換器,其中該像素陣列將由一光學滑鼠傳送來之一光訊號轉換作為該類比輸入訊號源。
- 如請求項1所述之具可變輸入增益之管線式類比數位轉換器,更包括一取樣保持電路,連接於該第一級管線式單元與一像素陣列之間。
- 一種類比前端讀取電路,包括:一像素陣列,產生一類比輸入訊號源;以及一具可變輸入增益之管線式類比數位轉換器,連接於該像素陣列,包括:N個管線式單元,彼此串聯連接,其中N為一大於1之整數,一第一級管線式單元根據該類比輸入訊號源產生一第一數位輸出訊號與該第一數位輸出訊號之一殘值訊號,一第N級管線式單元由一第(N-1)級管線式單元取得該殘值訊號並輸出一第N數位輸出訊號與該第N數位輸出訊號之一殘值訊號;以及一位元對齊與組合電路,連接於該第一至該第N級管線式單元,取得該第一至該第N數位輸出訊號,以產生一M位元數位輸出訊號,其中M大於N; 其中該第一級管線式單元包括:一快閃式類比數位轉換器,根據該類比輸入訊號源產生一快閃式類比數位輸出訊號;以及一倍增式數位類比轉換器,包括一運算放大器、一回饋電容器、一第一取樣電容器與一第二取樣電容器,其中該回饋電容器之一第一端、該第一取樣電容器之一第一端與該第二取樣電容器之一第一端連接於該運算放大器之一反向輸入端,且該運算放大器之一非反向輸入端接地;其中該倍增式數位類比轉換器工作於一取樣模式與一電荷傳遞模式;其中於該取樣模式下,該回饋電容器之一第二端、該第一取樣電容器之一第二端與該第二取樣電容器之一第二端連接於該類比輸入訊號源,且該運算放大器之一輸出端連接於該運算放大器之該反向輸入端;其中於電荷傳遞模式下,該回饋電容器之該第二端連接於該運算放大器之該輸出端,該第一取樣電容器之該第二端連接於一參考電壓源,該參考電壓源之電壓相關於該快閃式類比數位輸出訊號,且該第二取樣電容器之該第二端接地;其中該第一數位輸出訊號之該殘值訊號為該倍增式數位類比轉換器由該運算放大器之該輸出端所輸出之一輸出訊號。
- 如請求項9所述之類比前端讀取電路,更包括:一緩衝器,連接於該像素陣列與該管線式類比數位轉換器之間。
- 如請求項9所述之類比前端讀取電路,其中該倍增式數位類比轉換器之該輸出訊號係表示為下式:
- 如請求項9所述之類比前端讀取電路,其中該倍增式數位類比轉換器為一切換式電容電路。
- 如請求項9所述之類比前端讀取電路,其中該快閃式類比數位轉換器工作於一重置模式與一比較模式,該快閃式類比數位轉換器包括:一再生放大器,具有一反向輸入端、一非反向輸入端雨衣輸出端,該反向輸入端接地;以及一第三取樣電容器,該第三取樣電容器之一第一端連接於該再生放大器之該非反向輸入端;其中於該重置模式下,該第三取樣電容器之一第二端連接於一參考電壓源,且該第三取樣電容器之該第一端接地;其中於該比較模式下,該第三取樣電容器之該第二端連接於該類比輸入訊號源。
- 如請求項13所述之類比前端讀取電路,其中該快閃式類比數位轉換器之該輸出訊號係表示為下式:
- 如請求項14所述之類比前端讀取電路,其中該參考電壓源係由一電阻串提供。
- 如請求項9所述之類比前端讀取電路,其中該像素陣列將由一光學滑鼠傳送來之一光訊號轉換作為該類比輸入訊號源。
- 如請求項9所述之類比前端讀取電路,其中該管線式類比數位轉換器更包括一取樣保持電路,連接於該第一級管線式級單與一像素陣列之間。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/005,392 US9609259B1 (en) | 2016-01-25 | 2016-01-25 | Pipelined analog-to-digital converter incorporating variable input gain and pixel read out analog front end having the same |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201728089A true TW201728089A (zh) | 2017-08-01 |
Family
ID=58360170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105116861A TW201728089A (zh) | 2016-01-25 | 2016-05-30 | 具可變輸入增益之管線式類比數位轉換器與使用其之類比前端讀取電路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9609259B1 (zh) |
CN (1) | CN106997247B (zh) |
TW (1) | TW201728089A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI718667B (zh) * | 2019-09-12 | 2021-02-11 | 大陸商北京集創北方科技股份有限公司 | 光學指紋採集方法及利用其之光學指紋感測裝置和手持裝置 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3480949A1 (en) * | 2017-11-06 | 2019-05-08 | IMEC vzw | Multiplying digital-to-analog conversion circuit |
US10367520B1 (en) | 2018-06-26 | 2019-07-30 | International Business Machines Corporation | Charge-scaling subtractor circuit |
US10348320B1 (en) | 2018-06-26 | 2019-07-09 | International Business Machines Corporation | Charge-scaling adder circuit |
FR3084545B1 (fr) * | 2018-07-27 | 2021-05-14 | Soc Fr De Detecteurs Infrarouges Sofradir | Dispositif d’echantillonnage avec gestion de la consommation electrique |
US10732931B2 (en) | 2018-11-28 | 2020-08-04 | International Business Machines Corporation | Negative operand compatible charge-scaling subtractor circuit |
CN110096811B (zh) * | 2019-05-05 | 2022-12-02 | 武汉科技大学 | 一种浮地型分数阶忆感器的等效电路 |
US11405006B1 (en) * | 2021-04-08 | 2022-08-02 | Pixart Imaging Inc. | Amplifying circuit and optical navigation device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970005828B1 (ko) * | 1993-12-31 | 1997-04-21 | 김정덕 | 파이프 라인 구조의 다단 아날로그/디지탈 변환기 |
CN1185794C (zh) * | 2000-08-31 | 2005-01-19 | 凌阳科技股份有限公司 | 电荷积分循环运算式模拟对数字转换器及其转换方法 |
ATE527756T1 (de) * | 2003-10-23 | 2011-10-15 | Nxp Bv | Doppel-rest-pipeline-ad-umsetzer |
JP4717099B2 (ja) * | 2007-05-16 | 2011-07-06 | シャープ株式会社 | アナログ−ディジタル変換器、固体撮像装置および電子情報機器 |
US8742961B2 (en) * | 2012-01-24 | 2014-06-03 | Synopsys, Inc. | Gain and dither capacitor calibration in pipeline analog-to-digital converter stages |
CN103532554B (zh) * | 2013-10-23 | 2016-04-27 | 中国电子科技集团公司第二十四研究所 | 电容阵列及其版图设计方法 |
-
2016
- 2016-01-25 US US15/005,392 patent/US9609259B1/en active Active
- 2016-05-30 TW TW105116861A patent/TW201728089A/zh unknown
- 2016-06-08 CN CN201610405001.3A patent/CN106997247B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI718667B (zh) * | 2019-09-12 | 2021-02-11 | 大陸商北京集創北方科技股份有限公司 | 光學指紋採集方法及利用其之光學指紋感測裝置和手持裝置 |
Also Published As
Publication number | Publication date |
---|---|
CN106997247B (zh) | 2019-12-13 |
US9609259B1 (en) | 2017-03-28 |
CN106997247A (zh) | 2017-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201728089A (zh) | 具可變輸入增益之管線式類比數位轉換器與使用其之類比前端讀取電路 | |
US8704694B2 (en) | A/D converter | |
JP4837501B2 (ja) | Ad変換回路および光検出装置 | |
JP4897047B2 (ja) | 非同期電流モード循環比較を使用するアナログ/ディジタル変換 | |
TW201943211A (zh) | 類比數位轉換器與方法 | |
TWI524677B (zh) | 用於類比至數位轉換之系統及方法 | |
US10804920B2 (en) | A/D converter | |
WO2011104761A1 (ja) | パイプライン型a/dコンバータおよびa/d変換方法 | |
KR20120081426A (ko) | 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서 | |
JP2018152839A (ja) | A/d変換器およびこれを用いたセンサ装置 | |
JPWO2011021260A1 (ja) | パイプライン型ad変換器およびその出力補正方法 | |
US20140252207A1 (en) | Analog-to-digital converter and solid-state imaging device | |
KR101902119B1 (ko) | 스위치드-커패시터 d/a 변환기를 사용한 축차 비교형 a/d 변환기 | |
KR102074948B1 (ko) | 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서 | |
TW201304534A (zh) | 半導體裝置及其驅動方法 | |
WO2019092805A1 (ja) | 増幅回路及びそれを備えるアナログデジタル変換システム | |
JP2009253320A (ja) | パイプライン型a/d変換器 | |
CN112398472B (zh) | 一种用于图像传感器的误差量化10位单斜adc | |
JP6270202B2 (ja) | パイプライン型a/dコンバータ | |
TWI454066B (zh) | 用於管線式類比至數位轉換器之乘積數位至類比轉換器 | |
JP4925192B2 (ja) | パイプライン型a/d変換器およびそれを内蔵した半導体集積回路 | |
US20190363727A1 (en) | Analog-to-digital converter and electronic device comprising the same | |
Amaravati et al. | A time interleaved DAC sharing SAR Pipeline ADC for ultra-low power camera front ends | |
US20220321140A1 (en) | Multichannel successive approximation analog-to-digital converter | |
US10566985B2 (en) | Method for analog-to-digital conversion of analog input signals |