CN1185794C - 电荷积分循环运算式模拟对数字转换器及其转换方法 - Google Patents
电荷积分循环运算式模拟对数字转换器及其转换方法 Download PDFInfo
- Publication number
- CN1185794C CN1185794C CN 00123709 CN00123709A CN1185794C CN 1185794 C CN1185794 C CN 1185794C CN 00123709 CN00123709 CN 00123709 CN 00123709 A CN00123709 A CN 00123709A CN 1185794 C CN1185794 C CN 1185794C
- Authority
- CN
- China
- Prior art keywords
- voltage
- electric capacity
- reference voltage
- output
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种电荷积分循环运算式模拟对数字转换器及其转换方法,其是以一运算放大器来实现循环运算式模拟对数字的转换,使在第一运算周期时,以第三及第四电容的电容比为增益,算出一输出电压并产生一输出比特,输出电压并保持在第一、二电容;另在第二运算周期时,以第一、二电容的电容比为增益,算出一输出电压并产生一输出比特,输出电压保持在第三及第四电容;第一、二运算周期是交替执行以获致转换后的数字资料。
Description
技术领域
本发明是有关模拟对数字转换器的技术领域,尤指一种电荷积分循环运算式模拟对数字转换器及其转换方法。
背景技术
目前的模拟对数字(A/D)转换器的应用极其广泛,其中之一是使用于影像感测器,以将感测器所感知的模拟影像信号予以转换为数字资料,以便供数字信号处理器进行必要的处理,而一般此种用于影像感测器的A/D转换器主要是以循环(Cyclic)运算方式求取模拟信号的数字值,因此,需以一运算放大器将信号进行取样及保持,并以另一运算放大器进行循环转换运算,而由于需采用两组运算放大器,因此,其积体电路的布局的面积较大,而不利于A/D转换器的小型化。
在已知的专利文献中,美国5,929,800号专利案“Chargeintegration successive approximation analog-to-digital converter for focalplane applications using a single amplifier”是揭露以电荷积分放大器在电荷平衡的架构中实现连续趋近式的A/D转换器,其提供有关联性重复取样(CDS)的功能,但不具有可程序增益放大(PGA)的功能。
美国5,880,691号专利案“Capacitively coupled successiveapproximation ultra low power analog-to-digital converter”是提供一种连续趋近式A/D转换器,其采用电容性耦合乘算数字对模拟转换器来产生连续的电压,以供与欲数字化的输入电压相比,其亦提供有CDS的功能,但不具有PGA的功能。
美国5,920,274号专利案“Image sensor employing non-uniformA/D conversion”是揭露一种具有耦合至比特线的A/D转换器的影像感测器,其A/D转换电路是以单斜率(Single Slope)或非线性连续趋近式A/D转换器所实现,可提供较高的解析度,但是转换速度较慢,此外,其亦具有CDS的功能,但不具PGA的功能。
美国5,886,659号专利案“On-focal-plane analog-to-digitalconversion for current-mode imaging devices”是揭露有一种以一阶∑-Δ调变器构成电流式A/D转换器,藉由将复数个一阶∑-Δ调变器串接而提升其精确度及解析度,其具有CDS的功能,但不具PGA的功能。
美国5,801,657号专利案“Controller to maintain a certain set ofenvironmental parameters in an environment”是揭露一种以同时执行比特串模拟至数字转换的方法,其以每通道一个一比特比较器及一个N比特数字至模拟转换器来达成N比特的精确度,并以非均匀量化来实现伽玛更正,但其不提供CDS及PGA的功能。
因此,前述习知的A/D转换器大部分均未同时具有PGA及CDS的功能,且所需的电路布局面积大,故而仍有予以改进的必要。
发明人爰因于此,本于积极发明的精神,亟思一种可以解决上述问题的“电荷积分循环运算式模拟对数字转换器及其转换方法”,几经研究实验终至完成此项新颖进步的发明。
发明内容
本发明的目的是在提供一种电荷积分循环运算式模拟对数字转换器及其转换方法,其可有效缩减电路布局的面积,并具有极佳的运算速度及较低的耗电量,且同时提供PGA及CDS的功能,亦可轻易附加转换器以提供伽玛更正的功能。
依据本发明的一特色,本发明一种电荷积分循环运算式模拟对数字转换器,其特征在于,是以取样感测电压及重置电压并参考上限参考电压、下限参考电压及中间参考电压而进行模拟至数字的转换,该转换器主要包括一运算放大器、一比较器、一闭锁器、一移位暂存器及第一至第四电容,其中:
在一关联性重复取样周期时,取样感测电压并充电至第一电容,再取样重置电压及将第一电容的电荷移转至第二电容,以便由运算放大器以第一、二电容的比为增益并依据重置电压、感测电压及上限参考电压而求取一输出电压VO,电压VO=电压VX,进一步将该输出电压馈入该比较器与该闭锁器进行处理以产生一输出比特,该输出电压是保持于第三、四电容;
在一第一运算周期,第三电容的电荷充电至第四电容并移转为输出电压VO,以便由该运算放大器以第三、四电容的比为增益并依据先前的输出电压VO、中间参考电压、上限参考电压及下限参考电压而求取一电压VX并进一步将该输出电压馈入该比较器与该闭锁器进行处理以产生一输出比特,该输出电压是保持在第一、二电容,该运算周期所求取的电压VX不同于关联性重复取样周期所求取的电压VX;
在一第二运算周期,第一电容的电荷充电至第二电容,并移转为输出电压VO,以便由该运算放大器以第一、二电容的比为增益并依据先前的输出电压VO、中间参考电压、上限参考电压及下限参考电压而求取一电压VX并进一步将该输出电压馈入该比较器与该闭锁器进行处理以产生一输出比特,该输出电压并保持在第三、四电容,该运算周期所求取的电压VX不同于关联性重复取样周期和第一运算周期所求取的电压VX;而该第一运算周期及第二运算周期是交替执行,由此构成转换后的数字资料的比特是持续输入该位移暂存器,直至产生最小的比特为止。
其中该第一电容可依规划并联一个以上的电容。
其中在关联性重复取样周相时,所运算出的输出电压VO=电压VX=-(C1/C2)×(VR-VS)+VRT,当中,C1为第一电容值,C2为第二电容值,VR为重置电压,VS为感测电压,VRT为上限参考电压。
其中在第一运算周期时,如VX>VCMB所运算出的输出电压VO=电压VX=(C3/C4)×VO+VO-VRT或如VX>VCMB输出电压VO=电压VX=(C3/C4)×VO+VO-VRB,当中,C3为第三电容值,C4为第四电容值,VRB为下限参考电压,VCMB为中间参考电压。
其中在第二运算周期时,如VX>VCMB所运算出的输出电压VO=电压VX=(C1/C2)×VO+VO-VRT或如VX>VCMB输出电压VO=电压VX=(C1/C2)×VO+VO-VRB。
其中中间参考电压为上限参考电压及下限参考电压的中间值。
其中该第一至第四电容的值均相等。
其中于该移位暂存器的输出并附加一编码转换器,据以经由查表转换而进行伽玛更正的处理。
依据本发明另一特色,本发明一种电荷积分循环运算式模拟对数字转换方法,是将输入电压转换为数字资料,其特征在于,该方法主要包括下述的步骤:
(A)在一个关联性重复取样周期时,取样感测电压并充电至第一电容,再取样重置电压及将第一电容的电荷移转至第二电容,由运算放大器以第一、第二电容之比为增益并依据重置电压、感测电压及一上限参考电压而求取一输出电压VO,其中VO=VX,VO并且保持在第三、四电容,比较输出电压VX与一中间参考电压VCMB,以当VX>VCMB时,执行步骤(B),而当VX<VCMB时,执行步骤(C);
(B)在一第一运算周期,第三电容的电荷充电至第四电容并移转为输出电压VO,由一运算放大器以第三、第四电容之比为增益并依据先前的电压VO、中间参考电压、上限参考电压及一下限参考电压而求取一电压VX并产生一输出比特b,在该步骤中的VX不同于步骤(A)中的电压VX,令VX=2×VX-VRT且输出比特b=1,再执行步骤(A),当中,VRT为上限参考电压;以及
(C)在一第二运算周期,第一电容的电荷充电至第二电容,并移转为输出电压VO,由该运算放大器以第一、第二电容之比为增益并依据先前的输出电压VO、中间参考电压、上限参考电压及下限参考电压而求取一(输出)电压VX并产生一输出比特b,在该步骤中的VX不同于步骤(A)、(B)中的电压VX,令VX=2×VX-VRB且输出比特b=0,再执行步骤(A),当中,VRB为下限参考电压。
其中VCMB为VRT及VRB的中间值。
其中转换后的数字资料并经由一编码转换器的处理,以藉由查表转换而进行伽玛更正。
由于本发明设计新颖,能提供产业上利用,且确有增进功效,故依法申请发明专利。
附图说明
为使贵审查委员能进一步了解本发明的结构、特征及其目的,兹附以图式及较佳具体实施例的详细说明如后,其中:
图1是本发明的电荷积分循环运算式模拟对数字转换器的电路图。
图2是本发明的电荷积分循环运算式模拟对数字转换器的工作时序图。
图3是本发明的电荷积分循环运算式模拟对数字转换器的演算流程图。
具体实施方式
有关本发明的电荷积分循环运算式模拟对数字转换器的一较佳实施例,请先参照图1所示的电路,其主要是由一运算放大器11、一个一比特比较器12、一闩锁器13、一移位暂存器14及复数个电容与开关晶体管等所构成,以将输入电压VX转换为数字资料而由该移位暂存器14输出,而其所能够转换的电压范围是由恒定参考电压VRT及VRB所定义,其中,VRT为上限参考电压,VRB为下限参考电压,而中间参考电压VCMB则为VRT,及VRB的中间值。
并请参照图2所示前述电路的工作时序图,其显示该电路启动时是首先进行一CDS周相,其中,控制晶体管的开关接点N2产生一高电位而使所控制的开关晶体管导通,因此,电路可自影像感测器读取代表感测信号的感测电压VS,该电压VS并充电至电容C1,而此同时,开关接点N6、N9、N10及N11亦产生高电位而使控制的开关晶体管呈导通并接地,以将运算放大器11及比较器12予以初始化,而使电容C5的电压充电成为运算放大器11的偏移电压Vos1,电容C6的电压则充电成为比较器12的偏移电压Vos2,以便在后续运算时可补偿该等偏移电压。
而如所取样的感测电压VS需要放大,则可在开关接点G1产生一高电位,使得电容C1与电容CG1并联,因而增大电压VS充电的电容值,而达成放大感测电压VS的目的,且该电容C1并可再视需要而并联其他的电容CG2、CG3...,以便进一步放大感测电压VS,据此,可达成PGA的功效。
经取样获得感测电压VS后,开关接点N3及N8产生高电位,而开关接点N6则为低电位,以分别将所控制的开关晶体管予以导通及断路,而可读取代表重置信号的重置电压VR,并将电容C1(及所可能并联的电容CG1、CG2...)的电荷移转至电容C2,以便获致影像信号的差值,其中,若电容C1并联有电容CGI及CG2,则电荷的移转具有一相当于电容比的放大增益(C1+CGI×G1+CG2×G2)/C2,因而可由该运算放大器11计算((C1+CG1×G1+CG2×G2)/C2)*(VR-VS),且开关接点N12为高电位而使所控制的开关晶体管导通,故电压VRT馈至运算放大器11,可算出输出电压VO=VX=-((C1+CG1×G1+CG2×G2)/C2)×(VR-VS)+VRT,又开关接点N4为高电位而使所控制的开关晶体管导通,故输出电压VO是被取样而储存于电容C3及C4。
此时所求出的电压VX如大于VCMB,则比较器12的输出为低电位,闩锁器13的Q脚输出为低电位,QB脚输出则为高电位,NOR闸的输出GE0及LT0分别为高电位及低电位,其中,输出LT0的值是供输入该移位暂存器14而做为转换后的数字资料的最大比特(MSB),亦即图中所示的第DN-1比特,输GE0则用以导通开关晶体管以使电压VRT馈入电路,以便供后续的运算使用。
而若所求出的电压VX是小于VCMB,则比较器12的输出为高电位,闩锁器13的Q脚输出为高电位,QB脚输出则为低电位,NOR闸的输出GE0及LT0分别为低电位及高电位,同样地,输LT0的值是供输入该移位暂存器14而做为转换后的数字资料的最大比特(MSB),且输出GT0亦用以导通开关晶体管以使电压VRB馈入电路,以便供后绩的运算使用。
前述电路由于是利用感测电压VS及重置电压VR两种电压来进行转换,故可达成CDS的功效。
于前述CDS周相后,电路进入第一运算周期,其首先在开关接点N9、N10及N11产生高电位而使所控制的开关晶体管导通,据以重置该运算放大器11及比较器12等电路元件,然后,在开关接点N1、N5及N6产生高电位而使所控制的开关晶体管导通,故电容C3的电荷是充电至电容C4,并移转为输出电压VO,又在开关接点N12亦产生一高电位而导通相应的开关晶体管,如此,可求取电压VX=(C3/C4)×VO+VO-VRT(如VX>VCMB)或电压VX=(C3/C4)×VO+VO-VRB(如VX>VCMB),于本较佳实施例中,C1/C2=C3/C4且C1=C2=C3=C4,因此电压VX=2VO-VRT(如VX>VCMB)或电压VX=2VO-VRB(如VX>VCMB),又由于开关接点N1为高电位,因此,输出电压VO是被取样而储存于电容C1及C2,而如前述第DN-1比特的产生方式,该电压VX经该比较器12及闩锁器13的处理后,即可产生第DN-2比特而输入该移位暂存器14。
于前述第一运算周期后,电路进入第二运算周期,其首先仍在开关接点N9、N10及N11产生高电位而使所控制的开关晶体管导通,据以重置该运算放大器11及比较器12等电路元件,然后,在开关接点N4、N7及N8产生高电位而使所控制的开关晶体管导通,故电容C1的电荷是充电至电容C2,并移转为输出电压VO,又在开关接点N12亦产生一高电位而导通相应的开关晶体管,如此,可求取电压VX=(C1/C2)×VO+VO-VRT=2VO-VRT(如VX>VCMB)或电压VX=(C1/C2)×VO+VO-VRB=2VO-VRB(如VX>VCMB),又由于开关接点N4为高电位,因此,输出电压VO是被取样而储存于电容C3及C4,且如前述第DN-1比特的产生方式,该电压VX经该比较器12及闩锁器13的处理后,即可产生第DN-3比特而输入该移位暂存器14。
经循环重复执行该第一运算周期及第二运算周期,构成转换后的数字资料的比特便持续输入该移位暂存器14,直至产生最小比特(LSB)为止,据此,即可于该移位暂存器14获得代表输入的模拟影像信号的数字值,并可再该移位暂存器14的输出附加编码转换器以经由查表转换而进行伽玛更正的处理。
前述电路所具据以进行模拟至数字转换的过程可由图3所示的演算流程予以表示,其首先是比较输入电压VX与中间参考电压VCMB(步骤S3-1),当VX>VCMB时,令VX=2×VX-VRT且输出比特b=1(步骤S3-2),再执行步骤S3-1,而当VX<VCMB时,令VX=2×VX-VRB且输出比特b=0(步骤S3-3),再执行步骤S3-1,依此演算流程重复进行直至产生LSB为止,即相当于前述电路的运算周期的循环执行,而可产生构成转换的数字资料的所有比特。
前述电路及转换方法在进行CDS周相时,重置电压VR是恒大于感测电压VS,此将导致转换输出反比于输入影像信号的亮度,因此,输出的数字资料码需经补数的运算以获得正确极性的资料,亦即,较亮的因素具有较大的二进位资料码,较暗的图素则具有较小的二进位资料码。所以,输出LTO的值是供输入该移位暂存器14而做为转换后的数字资料,反之,如要取其补数值,只要取输出GEO的值即可。
由以上的说明可知,本发明的电荷积分循环运算式模拟对数字转换器的运算处理是藉由一电荷积分运算放大器11及两组功能互为交换的电容C1、C2及C3、C4所实现,以便在第一运算周期时以电容C3及C4产生运算所需的增益值,而电容C1及C2是保持取样的输出电压VO,以供下一运算周期的使用,而在第二运算周期时两组电容的功能互换,亦即,以电容C1及C2产生运算所需的增益值,而电容C3及C4是保持取样的输出电压VO,以供下一运算周期的使用,因此,无须取样及保持放大器的设置,而得以仅使用一运算放大器来实现模拟至数字转换的功能,故可有效缩减电路布局的面积,并具有极佳的运算速度及较低的耗电量,且同时提供PGA及CDS的功能,亦可轻易附加转换器以提供伽玛更正的功能。
综上所陈,本发明无论就目的、手段及功效,在在均显示其迥异于习知技术的特征,为模拟至数字转换器制作上的一大突破,应符合专利申请的要件,恳请贵审查委员明察,早日赐准专利,以便嘉惠社会,实感德便。
Claims (11)
1.一种电荷积分循环运算式模拟对数字转换器,其特征在于,是以取样感测电压及重置电压并参考上限参考电压、下限参考电压及中间参考电压而进行模拟至数字的转换,该转换器主要包括一运算放大器、一比较器、一闭锁器、一移位暂存器及第一至第四电容,其中:
在一关联性重复取样周期时,取样感测电压并充电至第一电容,再取样重置电压及将第一电容的电荷移转至第二电容,以便由运算放大器以第一、二电容的比为增益并依据重置电压、感测电压及上限参考电压而求取一输出电压VO,电压VO=电压VX,进一步将该输出电压馈入该比较器与该闭锁器进行处理以产生一输出比特,该输出电压是保持于第三、四电容;
在一第一运算周期,第三电容的电荷充电至第四电容并移转为输出电压VO,以便由该运算放大器以第三、四电容的比为增益并依据先前的输出电压VO、中间参考电压、上限参考电压及下限参考电压而求取一电压VX并进一步将该输出电压馈入该比较器与该闭锁器进行处理以产生一输出比特,该输出电压是保持在第一、二电容,该运算周期所求取的电压VX不同于关联性重复取样周期所求取的电压VX;
在一第二运算周期,第一电容的电荷充电至第二电容,并移转为输出电压VO,以便由该运算放大器以第一、二电容的比为增益并依据先前的输出电压VO、中间参考电压、上限参考电压及下限参考电压而求取一电压VX并进一步将该输出电压馈入该比较器与该闭锁器进行处理以产生一输出比特,该输出电压并保持在第三、四电容,该运算周期所求取的电压VX不同于关联性重复取样周期和第一运算周期所求取的电压VX;而该第一运算周期及第二运算周期是交替执行,由此构成转换后的数字资料的比特是持续输入该位移暂存器,直至产生最小的比特为止。
2.根据权利要求1所述的电荷积分循环运算式模拟对数字转换器,其特征在于,其中该第一电容可依规划并联一个以上的电容。
3.根据权利要求1所述的电荷积分循环运算式模拟对数字转换器,其特征在于,其中在关联性重复取样周相时,所运算出的输出电压VO=电压VX=-(C1/C2)×(VR-VS)+VRT,当中,C1为第一电容值,C2为第二电容值,VR为重置电压,VS为感测电压,VRT为上限参考电压。
4.根据权利要求3所述的电荷积分循环运算式模拟对数字转换器,其特征在于,其中在第一运算周期时,如VX>VCMB所运算出的输出电压VO=电压VX=(C3/C4)×VO+VO-VRT或如VX>VCMB输出电压VO=电压VX=(C3/C4)×VO+VO-VRB,当中,C3为第三电容值,C4为第四电容值,VRB为下限参考电压,VCMB为中间参考电压。
5.根据权利要求4所述的电荷积分循环运算式模拟对数字转换器,其特征在于,其中在第二运算周期时,如VX>VCMB所运算出的输出电压VO=电压VX=(C1/C2)×VO+VO-VRT或如VX>VCMB输出电压VO=电压VX=(C1/C2)×VO+VO-VRB。
6.根据权利要求1所述的电荷积分循环运算式模拟对数字转换器,其特征在于,其中中间参考电压为上限参考电压及下限参考电压的中间值。
7.根据权利要求1所述的电荷积分循环运算式模拟对数字转换器,其特征在于,其中该第一至第四电容的值均相等。
8.根据权利要求1所述的电荷积分循环运算式模拟对数字转换器,其特征在于,其中于该移位暂存器的输出并附加一编码转换器,据以经由查表转换而进行伽玛更正的处理。
9.一种电荷积分循环运算式模拟对数字转换方法,是将输入电压转换为数字资料,其特征在于,该方法主要包括下述的步骤:
(A)在一个关联性重复取样周期时,取样感测电压并充电至第一电容,再取样重置电压及将第一电容的电荷移转至第二电容,由运算放大器以第一、第二电容之比为增益并依据重置电压、感测电压及一上限参考电压而求取一输出电压VO,其中VO=VX,VO并且保持在第三、四电容,比较输出电压VX与一中间参考电压VCMB,以当VX>VCMB时,执行步骤(B),而当VX<VCMB时,执行步骤(C);
(B)在一第一运算周期,第三电容的电荷充电至第四电容并移转为输出电压VO,由一运算放大器以第三、第四电容之比为增益并依据先前的电压VO、中间参考电压、上限参考电压及一下限参考电压而求取一电压VX并产生一输出比特b,在该步骤中的VX不同于步骤(A)中的电压VX,令VX=2×VX-VRT且输出比特b=1,再执行步骤(A),当中,VRT为上限参考电压;以及
(C)在一第二运算周期,第一电容的电荷充电至第二电容,并移转为输出电压VO,由该运算放大器以第一、第二电容之比为增益并依据先前的输出电压VO、中间参考电压、上限参考电压及下限参考电压而求取一(输出)电压VX并产生一输出比特b,在该步骤中的VX不同于步骤(A)、(B)中的电压VX,令VX=2×VX-VRB且输出比特b=0,再执行步骤(A),当中,VRB为下限参考电压。
10.根据权利要求9所述的电荷积分循环运算式模拟对数字转换方法,其特征在于,其中VCMB为VRT及VRB的中间值。
11.根据权利要求10所述的电荷积分循环运算式模拟对数字转换方法,其特征在于,其中转换后的数字资料并经由一编码转换器的处理,以藉由查表转换而进行伽玛更正。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 00123709 CN1185794C (zh) | 2000-08-31 | 2000-08-31 | 电荷积分循环运算式模拟对数字转换器及其转换方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 00123709 CN1185794C (zh) | 2000-08-31 | 2000-08-31 | 电荷积分循环运算式模拟对数字转换器及其转换方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1340922A CN1340922A (zh) | 2002-03-20 |
CN1185794C true CN1185794C (zh) | 2005-01-19 |
Family
ID=4590070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 00123709 Expired - Fee Related CN1185794C (zh) | 2000-08-31 | 2000-08-31 | 电荷积分循环运算式模拟对数字转换器及其转换方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1185794C (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008502264A (ja) * | 2004-06-10 | 2008-01-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アナログ信号をマルチビットデジタル出力信号に周期的に変換する方法及びその方法を実施するための変換器 |
CN100586024C (zh) * | 2007-04-05 | 2010-01-27 | 中国科学院微电子研究所 | 双采样乘法数字模拟转换电路及其应用 |
CN101068111B (zh) * | 2007-04-24 | 2011-07-13 | 北京中星微电子有限公司 | 一种模拟/数字转换电路及方法 |
US7852254B1 (en) * | 2009-06-23 | 2010-12-14 | Mstar Semiconductor, Inc. | 1-bit cell circuit used in a pipelined analog to digital converter |
US9609259B1 (en) * | 2016-01-25 | 2017-03-28 | Pixart Imaging (Penang) Sdn. Bhd. | Pipelined analog-to-digital converter incorporating variable input gain and pixel read out analog front end having the same |
-
2000
- 2000-08-31 CN CN 00123709 patent/CN1185794C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1340922A (zh) | 2002-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10075662B2 (en) | Solid-state image pickup device with plurality of converters | |
KR101689053B1 (ko) | A/d 변환기 | |
US20180269893A1 (en) | Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter | |
US20070183006A1 (en) | Analog-to-digital conversion in CMOS image sensor | |
WO2016017898A1 (ko) | 분리 형태의 듀얼 캐패시터 어레이를 가지는 연속 근사 레지스터 아날로그 디지털 변환기 | |
KR20090073137A (ko) | Ad 변환기, ad 변환방법, ad 변환 프로그램 및 제어장치 | |
KR20150122284A (ko) | Sar 및 ss 아날로그-디지털 변환 장치 및 그 방법과 그에 따른 씨모스 이미지 센서 | |
US11563440B2 (en) | Analog-to-digital converter and analog-to-digital conversion method thereof | |
US9013345B2 (en) | Successive approximation AD converter and successive approximation AD conversion method | |
CN1185794C (zh) | 电荷积分循环运算式模拟对数字转换器及其转换方法 | |
CN1066591C (zh) | 半导体电路和半导体器件 | |
Wang et al. | A 10-bit SAR ADC using novel LSB-first successive approximation for reduced bitcycles | |
CN217770053U (zh) | 两步式单斜坡模数转换器、读出电路及图像系统 | |
EP0725356A2 (en) | Semiconductor device, semiconductor circuit using the device, and correlation calculation device, signal converter, and signal processing system using the circuit | |
CN115802185A (zh) | 两步锯齿状单斜adc | |
WO2018235997A1 (ko) | 스위치드-커패시터 d/a 변환기를 사용한 축차 비교형 a/d 변환기 | |
JP2001053612A (ja) | 逐次比較型adコンバータ及びそれを組み込んだマイクロコンピュータ | |
KR101823435B1 (ko) | 기준전압의 순차감소를 이용한 연속근사방식 아날로그 디지털 변환기 및 변환방법 | |
CN1794588A (zh) | 循环流水线式模拟数字转换器 | |
JP2812169B2 (ja) | A/d変換装置 | |
JP4255486B2 (ja) | 容量結合を利用したcmosのad変換回路 | |
CN118138909A (zh) | 一种感算一体多通道图像传感器及特征提取方法 | |
JP6318952B2 (ja) | アナログデジタル変換回路およびアナログデジタル変換方法 | |
KR100741964B1 (ko) | 디지탈 아날로그 컨버터의 감마보정장치 및 방법 | |
JP3821819B2 (ja) | 容量結合を利用したad変換回路及びda変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050119 Termination date: 20140831 |
|
EXPY | Termination of patent right or utility model |