CN210157249U - 图像传感器和数据转换器 - Google Patents

图像传感器和数据转换器 Download PDF

Info

Publication number
CN210157249U
CN210157249U CN201920426522.6U CN201920426522U CN210157249U CN 210157249 U CN210157249 U CN 210157249U CN 201920426522 U CN201920426522 U CN 201920426522U CN 210157249 U CN210157249 U CN 210157249U
Authority
CN
China
Prior art keywords
comparator
analog
digital
converter
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201920426522.6U
Other languages
English (en)
Inventor
M·H·因诺森特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to CN202020141270.5U priority Critical patent/CN211152057U/zh
Application granted granted Critical
Publication of CN210157249U publication Critical patent/CN210157249U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
    • H03M1/442—Sequential comparisons in series-connected stages with change in value of analogue signal using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H03M1/0692—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using a diminished radix representation, e.g. radix 1.95
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Abstract

本实用新型提供了一种图像传感器和数据转换器，所述图像传感器可包含被布置成行和列的成像像素阵列。每列成像像素可耦接到列线，所述列线用于从所述像素读出成像信号。所述列线可耦接到模数转换器以便将来自所述像素的模拟成像信号转换为数字信号。所述模数转换器可被实现为电荷共享逐次逼近寄存器(SAR)模数转换器(ADC)。所述SAR ADC可包括耦接到反馈数模转换器(DAC)的比较器。所述比较器可具有非零比较器偏移。所述反馈DAC可包括电容器，使用子基数‑2尺寸设计方案来缩放所述电容器，以帮助改善对所述比较器偏移的耐受性，同时使得分辨率能够高达10位或更多。

Description

图像传感器和数据转换器
技术领域
本实用新型整体涉及图像传感器和数据转换器，具体地涉及模数转换器，并且更具体地讲，涉及大规模并行模数转换器。大规模并行模数转换器可包括在图像传感器内。
背景技术
现代电子设备(诸如移动电话、相机和计算机)通常使用数字图像传感器。图像传感器(有时称为成像器)可由二维图像感测像素阵列形成。图像感测像素的阵列通常被布置成像素行和列。每个像素包括光敏层，该光敏层接收入射光子(光)并将光子转变为电荷。列感测电路通常耦接到每个像素列以便从图像像素读出图像信号。
常规图像传感器通常包括模数转换电路以将从图像像素生成的模拟信号转换为数字信号。在一种配置中，图像传感器设置有电荷共享逐次逼近寄存器 (SAR)模数转换器(ADC)。“电荷共享”SAR ADC具有反馈数模转换器(DAC)，该DAC被配置为基于比较器的输出并联地逐次添加预充电电容器。这与更传统的“电荷重新分配”SAR ADC不同，其中反馈DAC的所有电容最初在转换开始时连接，并且基于比较器的输出将各个电容器切换到不同的基准电压电平。
如上所述，电荷共享ADC中反馈DAC的电容每个周期都会改变。逐次添加电容器将改变对应的输入电荷。由于不理想性，比较器将表现出一些非零比较器偏移，这将影响每个操作周期中的等效输入电压。换句话讲，电荷共享SAR ADC对比较器偏移非常敏感，这可能将电荷共享SAR架构的使用限制为小于 10位。
本文的实施方案就是在这种背景下出现的。
实用新型内容
根据本实用新型的一个实施方式，提供一种图像传感器，该图像传感器包括：多个图像传感器像素；输出线，该输出线耦接到多个图像传感器像素；和数据转换器，该数据转换器被配置为从输出线接收信号。该数据转换器包括：比较器，该比较器具有比较器偏移；和数模转换器(DAC)，该DAC被配置为输出由比较器接收的信号，其中，DAC包括使用子基数-2缩放方案来确定尺寸的电容器，并且其中，子基数-2缩放方案提供冗余余量以改善对比较器偏移的耐受性。
根据本实用新型的另一个实施方式，提供一种图像传感器，该图像传感器包括：多个成像像素；列线，该列线耦接到多个成像像素；和电荷共享逐次逼近寄存器(SAR)模数转换器(ADC)，该电荷共享逐次逼近寄存器(SAR)模数转换器(ADC)的分辨率为至少9位。
根据本实用新型的又一个实施方式，提供一种数据转换器，该数据转换器包括：比较器，该比较器被配置为接收输入信号，其中该比较器表现出比较器偏移；数模转换器(DAC)，该DAC被配置为生成模拟信号，其中该比较器进一步被配置为将输入信号与所述模拟信号进行比较；和控制逻辑，该控制逻辑被配置为从比较器接收信号并且将信号输出到DAC，其中DAC包括并联电容器，该并联电容器的尺寸以提供冗余来补偿比较器偏移的方式被确定。
附图说明
图1为根据一个实施方案的示例性电子设备的图示。
图2为根据一个实施方案的图像传感器中的示例性图像像素阵列的图示。
图3为根据一个实施方案的可包括在图像传感器中的示例性模数转换器 (ADC)的示意图。
图4为根据本实用新型的一个实施方案的示出示例性逐次逼近寄存器(SAR) 模数转换器(ADC)的操作的曲线图。
图5为根据一个实施方案的具有差分输入端口的示例性SAR ADC的电路图。
图6为具有基数-2电容器缩放方案的常规SAR ADC的转移曲线的图示。
图7为根据一个实施方案的具有子基数-2电容器缩放方案的SAR ADC的示例性转移曲线的图示。
图8A为根据一个实施方案的具有缩放电容器和电荷共享电容器的示例性电容器阵列的电路图。
图8B为根据一个实施方案的示出示于图8A中的电容器阵列的操作的时序图。
图9为根据一个实施方案的用于操作结合至少图5、图7、图8A和图8B 所示类型的SAR ADC的示例性步骤的流程图。
具体实施方式
本实用新型的实施方案涉及图像传感器，并且更具体地讲，涉及图像传感器内的模数转换。本领域技术人员应该认识到，本实用新型的示例性实施方案可在缺少一些或所有这些具体细节的情况下实施。在其他情况下，为了避免不必要地模糊本实用新型的实施方案，未详细描述众所周知的操作。
图1是根据本实用新型的一个实施方案的示例性电子设备的图示。如图1 所示，成像系统10可以是便携式成像系统，诸如相机、机动车成像系统、移动电话、摄像机、视频监控系统或任何其他所需的捕获数字图像数据的成像设备。系统10可包括相机模块12，该相机模块12用于将入射光转换成数字图像数据。相机模块12可包括透镜阵列14和一个或多个对应的图像传感器16。一个或多个透镜14和一个或多个图像传感器16可安装在同一封装内，并且可向处理电路18提供图像数据。图像传感器16可包括一个或多个图像传感器，并且透镜阵列14可包括一个或多个对应透镜。
处理电路18可包含一个或多个集成电路(例如，图像处理电路、微处理器、存储设备如随机存取存储器和非易失性存储器，等等)，而且可采用与相机模块 12分开和/或构成相机模块12的一部分的部件实施(例如，这些部件为电路，这种电路构成包含图像传感器阵列16的集成电路的一部分，或者构成模块12 内与图像传感器阵列16相关的集成电路的一部分)。如果需要，可使用处理电路18进一步处理并且存储被相机模块12捕获和处理的图像数据。如果需要，已处理图像数据可使用耦接至处理电路18的有线和/或无线通信路径提供给外部装备(如，计算机或其他设备)。
一个或多个图像传感器16中的每个像素可通过为每个图像像素提供滤色器来接收给定颜色的光。用于图像传感器中的图像传感器像素的滤色器可以是例如红色滤色器、蓝色滤色器和绿色滤色器。还可以使用其他滤色器，诸如白色滤色器、双带IR截止滤色器(例如，允许透过可见光和LED灯发出的某个范围的红外光的滤色器)等等。
图2是图像传感器中的示例性图像像素阵列的图示。如图2所示，图像传感器(例如，图1的图像传感器16)可包括具有多个像素201(本文有时称为图像像素201或图像传感器像素201)的像素阵列202以及耦接到图像像素阵列202的行控制电路204。行控制电路204可通过对应的行控制线203向像素 201提供像素控制信号(例如，行选择信号、像素复位信号、电荷转移信号等) 以控制使用阵列202中的图像传感器像素对图像的捕获和读出。
图像传感器16可包括列控制和读出电路212以及控制和处理电路208，该控制和处理电路耦接到行控制电路204和列电路212。列控制电路212可经由多个列线211耦接到阵列202。例如，阵列202中的每列像素201可耦接到相应列线211。对应的模数转换器(ADC)214和列放大器216可插置在每个列线 211上以便放大由阵列202捕获的模拟信号并且将所捕获的模拟信号转换为对应的数字像素数据。列控制和读出电路212可耦接到外部硬件，诸如处理电路。列控制和读出电路212可基于从控制和处理电路208接收到的信号来执行列读出。列控制和读出电路212可包括列ADC电路214和列放大器216。
放大器216可被配置为从像素阵列202接收模拟信号(例如，模拟复位或图像电平信号)并且放大模拟信号。模拟信号可包括来自单列像素或来自多列像素的数据，具体取决于应用。ADC 214可从放大器216接收放大的模拟信号，并且对模拟信号执行模数转换操作以生成数字数据。数字数据可传输到列控制和读出电路212以便处理和读出。
图3是可包括在图像传感器中的示例性模数转换器(ADC)(例如，图2中的ADC 214)的示意图。如结合图2所讨论，ADC 214可从像素阵列202接收模拟信号。ADC 214可接收输入信号Vin。输入信号Vin可为来自像素阵列202 中的一个或多个像素201的模拟信号(例如，通过列线211接收)。ADC 214 可用于将输入模拟信号Vin转换为数字像素数据。
根据一个实施方案，ADC 214可以是逐次逼近寄存器(SAR)ADC。逐次逼近寄存器ADC使用二进制搜索算法，该二进制搜索算法使用数模转换器(DAC) 302、比较器304和逐次逼近寄存器(SAR)控制逻辑306实现。DAC 302可输出模拟信号VDAC，使用比较器304将该模拟信号与像素信号Vin进行比较。由DAC 302输出的电压(VDAC)可以改变，从而允许与Vin的逐次比较。每次比较可进一步缩小Vin的可能值的范围，其中比较的次数决定转换的分辨率。DAC302可接收基准电压作为输入(Vref)。来自DAC 302的输出电压可为Vref的已知函数。作为一个示例，VDAC可等于基准电压的一半、基准电压的四分之一、基准电压的四分之三等。DAC302可从SAR控制逻辑306接收信号，这些信号确定DAC 302的输出。
比较器304可在第一(正)输入处接收电压Vin，并且在第二(负)输入处接收电压VDAC。比较器可将电压Vin的幅值与电压VDAC的幅值进行比较。比较器304的输出可为向SAR控制逻辑306提供的信号。该信号的值可指示哪个信号具有较高电压(例如，如果Vin大于VDAC，则比较器输出可在逻辑高电平“1”处生效，而如果VDAC大于Vin，则比较器输出可被驱动到逻辑低电平“0”)。
图3中的SAR控制逻辑306有时可称为处理电路。处理电路306可跟踪比较器304的比较结果并且相应地调节DAC 302的输出。处理电路306可最终输出模数转换的结果Dout(即，Vin的数字表示)。DAC 302可为任何所需类型的数模转换器。作为一个示例，DAC 302可以是电荷共享数模转换器。当DAC 302 被实现为电荷共享DAC时，ADC 214可被称为电荷共享SAR ADC。
图4为示出示例性逐次逼近寄存器模数转换器的操作的时序图。示出了 DAC 302的输出电压(VDAC波形400)在VDAC收敛于Vin的值时随时间推移而改变。在t0时，可由SAR控制逻辑306将DAC 302的输出设定为Vref/2。在t0与t1之间，由比较器304将VDAC(其等于Vref/2)与Vin进行比较。在图4的示例中，Vin(具有由虚线402指示的电压电平)小于Vref/2。因此，可在逻辑低电平“0”处提供比较器输出，从而指示VDAC>Vin。SAR控制逻辑306可将最高有效位(MSB)设定为0，作为该比较的结果。
然后SAR控制逻辑306继续分析下一位。在t1与t2之间，将VDAC设定为 Vref/4(0与Vref/2之间的中间点)。在图4的示例中，Vin大于Vref/4。因此，可在逻辑高电平“1”处提供比较器输出，从而指示Vin>VDAC。SAR控制逻辑306 可将下一位设定为1，作为该比较的结果。然后SAR控制逻辑306继续分析下一位。在t2与t3之间，将VDAC设定为3Vref/8(Vref/2与Vref/4之间的中间点)。在图4的示例中，Vin小于3Vref/8。因此，可在逻辑低电平“0”处提供比较器输出，从而指示VDAC>Vin。SAR控制逻辑306可将下一位设定为0，作为该比较的结果。最后，在t3与t4之间分析最低有效位(LSB)。在t3与t4之间，将VDAC设定为5Vref/16(3Vref/8与Vref/4之间的中间点)。在图4的示例中，Vin大于 5Vref/16。因此，可在逻辑高电平“1”处提供比较器输出，从而指示Vin>VDAC。 SAR控制逻辑306可将最低有效位设定为1，作为该比较的结果。
图4示出了可如何使用逐次逼近来收敛于输入电压Vin的值。在图4的示例中，仅示出了四位的分辨率。然而，应当理解，可通过增加比较的次数来获得任何所需量的分辨率。执行的比较越多，Vin值的可能范围就变得越小。例如，在图4中，Vin被确定为大于5Vref/16且小于3Vref/8。附加比较可更进一步缩小该范围。
另外，应当注意，Vin被确定为Vref的函数。换句话讲，向DAC 302提供已知的电压基准。然后DAC 302产生输出电压VDAC。VDAC＝D×Vref，其中D是倍增系数(即，1/2、1/4、3/8、3/4等)。SAR控制逻辑306用于确定VDAC＝Vin时“D”的值。此后，SAR控制逻辑306计算Vin＝D×Vref以确定Vin的值。
图5为具有差分输入端口的示例性电荷共享SAR ADC 214的电路图。如图 5所示，电荷共享SAR ADC 215可具有第一(正)输入端口INp；第二(负) 输入端口INn；第一采样开关502p，该第一采样开关用于选择性地通过来自输入端口INp的信号；第二采样开关502n，该第二采样开关用于选择性地通过来自输入端口INn的信号；第一采样电容器CSP，该第一采样电容器用于经由采样开关502p对从输入端口INp提供的电压VQP进行采样；第二采样电容器CSN，该第二采样电容器用于经由采样开关502n对从输入端口INn提供的电压VQN进行采样；比较器302，该比较器接收来自电容器CSP和CSN的采样信号；SAR 控制逻辑306，该SAR控制逻辑接收来自比较器输出的结果；以及DAC 302，该DAC还耦接到比较器304的输入。可在差分输入端口INp和INn两端提供输入电压Vin。在图5中示为被接地端子分离的采样电容器CSP和CSN仅为示例性的。如果需要，采样电容器不需要以分离配置实现。采样电容器CSP和CSN可使用电容器复位开关504来选择性地复位。SAR控制逻辑306能够以采样率Fs 接收时钟信号CLK，可以输出控制信号以便接通和关断采样开关502p/502n和电容器复位开关504，并且可以输出最终输出信号Dout。
仍然参见图5，DAC 302可包括多个电容器，这些电容器可选择性地并联耦接到比较器输入端口，如虚线框510所指示。对于N位电荷共享SAR ADC， DAC 302可包括N个电容器。作为一个示例，10位电荷共享SAR ADC将包括 DAC 302内的十个电容器C9,C8,C7,…,C0。因此，一般来讲，N位电荷共享SAR ADC可包括DAC 302内的N个电容器CN-1,CN-2,CN-3,…,C1,C0。通过使用SAR 控制逻辑306选择接通开关509，可将DAC 302内的N个电容器510全部预充电到已知基准电压电平Vref。DAC 302内的N个电容器中的每个能够以第一极性(例如，通过使用SAR控制逻辑306来使控制信号cp生效以接通开关506) 或者以第二极性(例如，通过使用SAR控制逻辑306来使控制信号cn生效以接通开关508)选择性地耦接到比较器304的输入端口中。
在常规电荷共享SAR ADC中，DAC电容器是二进制缩放的(即，DAC电容器将具有基数-2尺寸设计方案)。换句话讲，N位电荷共享SAR ADC将包括电容值为C,2C,4C,8C,16C,…,2N-1C的N个DAC电容器。图6为具有基数-2 电容器缩放方案的常规电荷共享SAR ADC的转移曲线的图示，其中对于任何第N个电容器，其电容CN-1等于所有较小电容器的电容CN-2,CN-3,CN-4,…,C0加上附加C0的总和。如图6所示，ADC将基于单个决策点600计算MSB。如果DAC比较高于决策点600，则MSB将等于1。相反，如果DAC比较低于决策点600，则MSB将等于0。
然而，这种比较的准确性高度依赖于与ADC比较器固有地相关联的比较器偏移。如上结合图3和图4所述，SAR ADC将在每个时钟周期引入附加电容器来改变VDAC，该VDAC作为输入馈送到比较器。因此，比较器的输入参考偏移将随时间推移而改变(例如，可在每次逐次比较时有效地放大比较器偏移电压)。解决该问题的现有方法主要集中在比较器偏移校准技术上。然而，即使应用比较器偏移校准，基数-2电荷共享SAR ADC也将被比较器偏移限制为最大8 位分辨率。
根据一个实施方案，电荷共享SAR ADC 214可设置有DAC电容器，该DAC 电容器使用子基数-2尺寸设计/缩放方案来实现，其中对于任何第N个电容器，其电容CN-1小于所有较小电容器的电容CN-2,CN-3,CN-4,…,C0的总和。图7为具有子基数-2电容器缩放方案的SARADC的示例性转移曲线的图示。作为示例，代替为2的缩放因子，缩放因子可为1.9、1.8、1.7、1.5-1.9999，1与2之间的任何数值，或小于2的任何合适的数值。如果需要，缩放因子无需是恒定的，并且可在每个DAC电容器处优化。在另一个合适的布置中，DAC电容器中的一些可使用小于2的因子来缩放，而其他DAC电容器中的一些可使用为2的因子来缩放(例如，较大DAC电容器可以是子基数-2，而较小DAC电容器可以是基数-2)。如图7所示，这在转移曲线中提供冗余，其中在决策点周围存在小的区域或余量700，其中决策的误差可恢复，因为仍然需要连接的剩余电容器可覆盖延伸超过开关点的范围。
子基数-2电容器缩放方案传统上已应用于其他类型的ADC，以改善对时间噪声的抗扰度(即，对由散粒噪声、热噪声和采样噪声引起的随机变化的抗扰度)，这可导致比较器在相同条件下做出不同的决策。即使当比较器由于时间噪声而采取错误决策时，子基数-2电容器缩放方案的冗余也确保正确的ADC输出。然而，由比较器偏移引起的问题不是通常使用子基数-2电容器尺寸设计方案来解决的随机时间噪声的类型。因此，出于克服由比较器偏移引起的限制的目的，设计子基数-2电荷共享SAR ADC并不明显。
此外，在诸如电荷重新分配SAR ADC之类的典型SAR ADC中，可通过相关双采样(CDS)在输出处消除比较器偏移。相关双采样方案涉及首先对复位信号进行采样，然后对图像信号进行采样，以及然后从图像信号中减去复位信号。该减法操作将有效地抵消任何不期望的比较器偏移。然而，CDS不能与电荷共享SAR ADC一起用于抵消比较器偏移，因为比较器的输入处的有效电容会在每个时钟周期改变。这进一步加剧了电荷共享SAR ADC的比较器偏移引起的限制。
然而，作为本实施方案提供的子基数-2电荷共享SAR ADC表现出意想不到的改善，即具有增加的耐受性和降低的对比较器偏移的敏感度。换句话讲， DAC电容器的子基数-2缩放可提供附加余量，当电压域中的比较器偏移代表转换的每个周期中可预测但不同的信号(电荷)域时，需要该附加余量。1.9的基数可能够提供约10-50mV的比较器偏移或其他合适范围的余量(作为一个示例)。只要比较器偏移电压引起的等效电荷的变化在冗余范围内，转换的输出就将是正确的。虽然允许的比较器偏移仍有上限，但足够小的比较器偏移将不会影响ADC 214的有效位数(ENOB)。以这种方式配置，具有子基数-2电容器缩放的电荷共享SAR ADC 214能够克服比较器偏移限制并且实现10位或更高的分辨率。
如上所述，可使用子基数-2加权方案来缩放DAC 302内的电容器。在一个合适的布置中，DAC 302中的电容器的第一部分可以是缩放电容器，而DAC 302 中的电容器的第二部分可以是电荷共享电容器(参见例如图8A)。如图8A所示，电容器802可包括缩放电容器，而电容器804可包括电荷共享电容器。假设子基数-2缩放因子为1.9，缩放电容器802可包括具有示例性电容C、1.90*C、3.61*C(即，1.92C)、6.86*C(即，1.93C)和13.0*C(即，1.94C)的电容器。另一方面，电荷共享电容器804可包括具有示例性电容C、1.11*C(即，(1/0.9) C)、1.23*C(即，(1/0.9)2C)和1.37*C(即，(1/0.9)3C)的电容器。如该示例中可见，用于电荷共享电容器804的缩放因子与1.9子基数-2缩放因子互补(即， 1/(1.9-1)＝1.11)。作为另一个示例，如果使用1.8的子基数因子，则用于电荷共享电容器804的对应缩放因子可以是1.25(即，1/(1.8-1)＝1.25)。
图8B为示出示于图8A中的电容器阵列的操作的时序图。如图8B所示，通过使预充电控制信号生效，可在时间t1-t2期间对所有电容器进行预充电。在时间t3，第一共享控制信号Share1被脉冲为高，以将两个最小的电荷共享电容器与电容C和1.11C耦接在一起。在时间t4，第二共享控制信号Share2被脉冲为高，以将接下来的两个电荷共享电容器与电容1.11C和1.23C耦接在一起。在时间t5，第三共享控制信号Share3被脉冲为高，以将两个最大的电荷共享电容器1.23C和1.37C耦接在一起。以这种方式操作，由具有1.11C的电荷共享电容器提供的参考电荷将比由具有C的电荷共享电容器提供的参考电荷小1.9 倍，并且由具有1.23C的电荷共享电容器提供的电荷将比由具有1.11C的电荷共享电容器提供的电荷小1.9倍。以这种方式使用使用1.11的缩放因子(或与子基数-2缩放因子互补的其他合适的缩放因子)可帮助显著减小电容器阵列302 的尺寸。
图9为用于操作结合至少图5、图7、图8A和图8B所示类型的子基数-2 电荷共享SARADC 214的示例性步骤的流程图。在步骤900处，可在ADC 214 上执行原始比较器偏移校准，以帮助增加对比较器偏移的抗扰度(例如，将比较器偏移减小到由子基数-2缩放方案提供的可容忍冗余余量内)。一般来讲，可应用任何类型的比较器偏移校准方法。
在步骤902处，可在ADC 214上执行电容器权重的在线数字校准，以克服由于生产变化引起的实际电容值的微小变化。例如，由于工艺变化，理想电容为1.9C的电容器实际上可能表现出1.91C的电容。在此类情况下，数字校准将测量并确定DAC电容器的实际权重，因此随后的代码计算将是准确的(例如，数字校准将确定电容器表现出1.91C而不是目标1.9C电容)。例如，电容器权重的校准可通过在两次转换之间用小的模拟偏移转换相同的输入信号两次来完成，并且计算权重以使得该固定的小模拟偏移导致同样固定的小数字偏移。迭代地重复该过程，直到以足够的准确性计算所有权重。
在步骤904处，校准的电荷共享ADC可用于使用子基数-2电容器缩放方案来执行高分辨率数据转换(例如，分辨率大于8位、大于9位、大于10位等)，以提供对小的比较器偏移(例如，比较器偏移为50mV或更低、70mV或更低、 100mV或更低等)的改善的耐受性，而不会直接影响ADC的ENOB。
尽管以特定顺序描述了操作方法，但应当理解，可以在所描述的操作之间执行其他操作，可以调整所描述的操作以使得它们在略微不同的时间发生，或者所描述的操作可以分布在允许以与处理相关联的各种间隔进行处理操作的系统中，只要以期望的方式执行覆盖操作的处理即可。
在各种实施方案中，提供了图像传感器，该图像传感器包括多个图像传感器像素；输出线，该输出线耦接到多个图像传感器像素，以及数据转换器，该数据转换器被配置为从输出线接收信号。数据转换器可包括比较器，该比较器具有比较器偏移；以及数模转换器(DAC)，该DAC被配置为输出由比较器接收的信号。具体地讲，DAC可具有使用子基数-2缩放方案来确定尺寸的电容器，其中子基数-2缩放方案提供冗余余量以改善对比较器偏移的耐受性。
数据转换器可以是分辨率大于8位的电荷共享逐次逼近寄存器(SAR)模数转换器(ADC)。DAC中的电容器可包括使用第一子基数-2缩放因子来确定尺寸的第一组电容器以及使用小于第一子基数-2缩放因子的第二缩放因子(即，使用与第一子基数-2缩放因子互补的第二缩放因子)来确定尺寸的第二组电容器。此外，可使用比较器偏移校准方案和DAC中电容器的权重的数字校准来校准 SAR ADC。
根据一个实施方案，图像传感器可包括多个图像传感器像素；输出线，该输出线耦接到多个图像传感器像素，以及数据转换器，该数据转换器被配置为从输出线接收信号。数据转换器可包括比较器，该比较器具有比较器偏移；以及数模转换器(DAC)，该DAC被配置为输出由比较器接收的信号。DAC可包括使用子基数-2缩放方案来确定尺寸的电容器，并且子基数-2缩放方案可提供冗余余量以改善对比较器偏移的耐受性。
根据另一个实施方案，数据转换器可包括逐次逼近寄存器(SAR)模数转换器(ADC)。
根据另一个实施方案，数据转换器可包括电荷共享SAR ADC。
根据另一个实施方案，将DAC中的电容器全部预充电到已知基准电压电平。
根据另一个实施方案，电荷共享SAR ADC具有超过8位的分辨率。
根据另一个实施方案，电荷共享SAR ADC具有至少10位的分辨率。
根据另一个实施方案，子基数-2缩放方案具有在1.5至1.9999范围内的缩放因子。
根据另一个实施方案，DAC中的电容器可包括使用第一子基数-2缩放因子来确定尺寸的第一组电容器以及使用不同于第一子基数-2缩放因子的第二缩放因子来确定尺寸的第二组电容器。
根据另一个实施方案，第二缩放因子与第一子基数-2缩放因子互补。
根据另一个实施方案，校准比较器以减小比较器偏移。
根据另一个实施方案，DAC中的电容器具有对应的数字权重，并且其中 DAC中的电容器的数字权重被校准。
根据一个实施方案，图像传感器可包括多个成像像素，耦接到多个成像像素的列线以及分辨率为至少9位的电荷共享逐次逼近寄存器(SAR)模数转换器 (ADC)。
根据另一个实施方案，电荷共享SAR ADC使用子基数-2电容器缩放方案来实现。
根据另一个实施方案，SAR ADC可包括具有比较器偏移的比较器，并且子基数-2电容器缩放方案提供余量以减轻比较器偏移，而不影响SAR ADC的分辨率。
根据另一个实施方案，子基数-2电容器缩放方案使用小于2的第一缩放因子以及与第一缩放因子互补的第二缩放因子。
根据另一个实施方案，校准比较器以减小比较器偏移。
根据一个实施方案，数据转换器可包括比较器，该比较器被配置为接收输入信号，其中比较器表现出比较器偏移；数模转换器(DAC)，该DAC被配置为生成模拟信号，其中比较器进一步被配置为将输入信号与模拟信号进行比较；以及控制逻辑，该控制逻辑被配置为从比较器接收信号并且将信号输出到 DAC，其中DAC包括并联电容器，该并联电容器的尺寸以提供冗余来补偿比较器偏移的方式被确定。
根据另一个实施方案，数据转换器是电荷共享逐次逼近寄存器(SAR)模数转换器(ADC)。
根据另一个实施方案，SAR ADC具有至少10位的分辨率。
根据另一个实施方案，校准比较器以减小比较器偏移。
根据另一个实施方案，并联电容器具有经数字校准的权重。
根据另一个实施方案，使用小于2的第一因子来缩放并联电容器中的至少一些。
根据另一个实施方案，使用小于2的第一因子来缩放并联电容器的第一子组，并且使用在1.5至2范围内的第二因子来缩放并联电容器的第二子组。
前述内容仅是对本实用新型原理的例示性说明，并且本领域技术人员可以进行多种修改。上述实施方案可单独实施或以任意组合方式实施。

Claims (10)

1.一种图像传感器，其特征在于，所述图像传感器包括：
多个图像传感器像素；
输出线，所述输出线耦接到所述多个图像传感器像素；和
数据转换器，所述数据转换器被配置为从所述输出线接收信号，其中所述数据转换器包括：
比较器，所述比较器具有比较器偏移；和
数模转换器，所述数模转换器被配置为输出由所述比较器接收的信号，其中所述数模转换器包括使用子基数-2缩放方案来确定尺寸的电容器，并且其中所述子基数-2缩放方案提供冗余余量以改善对所述比较器偏移的耐受性。
2.根据权利要求1所述的图像传感器，其中，所述数据转换器包括逐次逼近寄存器模数转换器。
3.根据权利要求2所述的图像传感器，其中，所述数据转换器包括电荷共享逐次逼近寄存器模数转换器。
4.根据权利要求3所述的图像传感器，其中，将所述数模转换器中的所述电容器全部预充电到已知基准电压电平。
5.根据权利要求3所述的图像传感器，其中，所述电荷共享逐次逼近寄存器模数转换器的分辨率为至少10位。
6.根据权利要求3所述的图像传感器，其中，所述子基数-2缩放方案的缩放因子在1.5至1.9999范围内。
7.根据权利要求3所述的图像传感器，其中，所述数模转换器中的所述电容器包括使用第一子基数-2缩放因子来确定尺寸的第一组电容器以及使用不同于所述第一子基数-2缩放因子的第二缩放因子来确定尺寸的第二组电容器，并且其中所述第二缩放因子与所述第一子基数-2缩放因子互补。
8.一种图像传感器，其特征在于，所述图像传感器包括：
多个成像像素；
列线，所述列线耦接到所述多个成像像素；和
电荷共享逐次逼近寄存器模数转换器，所述电荷共享逐次逼近寄存器模数转换器的分辨率为至少9位。
9.一种数据转换器，其特征在于，所述数据转换器包括：
比较器，所述比较器被配置为接收输入信号，其中所述比较器表现出比较器偏移；
数模转换器，所述数模转换器被配置为生成模拟信号，其中所述比较器进一步被配置为将输入信号与所述模拟信号进行比较；和
控制逻辑，所述控制逻辑被配置为从所述比较器接收信号并且将信号输出到所述数模转换器，其中所述数模转换器包括并联电容器，所述并联电容器的尺寸以提供冗余来补偿所述比较器偏移的方式被确定。
10.根据权利要求9所述的数据转换器，其中，所述数据转换器是电荷共享逐次逼近寄存器模数转换器，其中所述逐次逼近寄存器模数转换器的分辨率为至少10位，其中校准所述比较器以减小所述比较器偏移，并且其中所述并联电容器具有经数字校准的权重。
CN201920426522.6U 2018-09-21 2019-03-29 图像传感器和数据转换器 Active CN210157249U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202020141270.5U CN211152057U (zh) 2018-09-21 2019-03-29 数据转换器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/137,876 US10291251B1 (en) 2018-09-21 2018-09-21 Imaging systems with sub-radix-2 charge sharing successive approximation register (SAR) analog-to-digital converters
US16/137,876 2018-09-21

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202020141270.5U Division CN211152057U (zh) 2018-09-21 2019-03-29 数据转换器

Publications (1)

Publication Number Publication Date
CN210157249U true CN210157249U (zh) 2020-03-17

Family

ID=66439463

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201920426522.6U Active CN210157249U (zh) 2018-09-21 2019-03-29 图像传感器和数据转换器
CN202020141270.5U Active CN211152057U (zh) 2018-09-21 2019-03-29 数据转换器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202020141270.5U Active CN211152057U (zh) 2018-09-21 2019-03-29 数据转换器

Country Status (3)

Country Link
US (2) US10291251B1 (zh)
CN (2) CN210157249U (zh)
DE (1) DE202019104209U1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114584727A (zh) * 2022-01-14 2022-06-03 西安理工大学 电容dac多列共用sar/ss列并行adc及应用
CN114666519A (zh) * 2020-12-23 2022-06-24 半导体元件工业有限责任公司 图像传感器及其操作方法以及数据转换器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7039236B2 (ja) * 2017-09-29 2022-03-22 キヤノン株式会社 逐次比較型ａｄ変換器、撮像装置、撮像システム、移動体
JP2021150841A (ja) * 2020-03-19 2021-09-27 旭化成エレクトロニクス株式会社 逐次比較ａｄ変換器
US10979065B1 (en) * 2020-04-01 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Signal processing circuit, in-memory computing device and control method thereof
WO2022102035A1 (ja) * 2020-11-12 2022-05-19 サンケン電気株式会社 アナログデジタル変換回路
CN114710161B (zh) * 2022-06-06 2022-08-16 成都市易冲半导体有限公司 一种adc通道结果计算的面积优化方法和电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9014679D0 (en) * 1990-07-02 1990-08-22 Sarnoff David Res Center Sequential successive approximation a/d converter
US6646583B1 (en) * 2000-10-25 2003-11-11 Micron Technology, Inc. High speed digital to analog converter using multiple staggered successive approximation cells
EP1947769A1 (en) 2007-01-18 2008-07-23 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Charge domain successive approximation A/D converter
US9450596B2 (en) 2011-05-09 2016-09-20 Semiconductor Components Industries, Llc Ramp and successive approximation register analog to digital conversion methods, systems and apparatus
US8395538B2 (en) * 2011-06-20 2013-03-12 Texas Instruments Incorporated High speed resistor-DAC for SAR DAC
TWI434517B (zh) * 2011-11-04 2014-04-11 Ind Tech Res Inst 數位類比轉換器的元素的權重的估算方法、裝置及應用其之逐次逼近暫存器類比數位轉換器
US8933385B2 (en) * 2012-07-06 2015-01-13 Omnivision Technologies, Inc. Hybrid analog-to-digital converter having multiple ADC modes
KR102105612B1 (ko) * 2013-11-22 2020-05-29 에스케이하이닉스 주식회사 Ｓａｒ 아날로그-디지털 변환 장치 및 그 방법과 그에 따른 씨모스 이미지 센서
US9461664B2 (en) 2013-11-26 2016-10-04 Semiconductor Components Industries, Llc Imaging pixels with improved analog-to-digital circuitry
US9864054B2 (en) * 2014-03-10 2018-01-09 Mitsubishi Electric Research Laboratories, Inc. System and method for 3D SAR imaging using compressive sensing with multi-platform, multi-baseline and multi-PRF data
KR102519562B1 (ko) * 2016-09-01 2023-04-11 에스케이하이닉스 주식회사 Ｓａｒ 아날로그-디지털 변환 장치 및 시스템과 그에 따른 씨모스 이미지 센서 및 그 동작 방법
US10298871B2 (en) 2017-08-07 2019-05-21 Semiconductor Components Industries, Llc Imaging systems with analog-to-digital converters

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114666519A (zh) * 2020-12-23 2022-06-24 半导体元件工业有限责任公司 图像传感器及其操作方法以及数据转换器
CN114584727A (zh) * 2022-01-14 2022-06-03 西安理工大学 电容dac多列共用sar/ss列并行adc及应用
CN114584727B (zh) * 2022-01-14 2023-07-25 西安理工大学 电容dac多列共用sar/ss列并行adc及应用

Also Published As

Publication number Publication date
CN211152057U (zh) 2020-07-31
US10432211B1 (en) 2019-10-01
DE202019104209U1 (de) 2019-08-14
US10291251B1 (en) 2019-05-14

Similar Documents

Publication Publication Date Title
CN210157249U (zh) 图像传感器和数据转换器
US8933385B2 (en) Hybrid analog-to-digital converter having multiple ADC modes
US9525836B2 (en) AD conversion apparatus, solid-state imaging apparatus, and imaging system
KR101533664B1 (ko) 아날로그/디지털 변환기 및 고체 촬상 장치
US9548755B2 (en) Analog-to-digital converter with redundancy for image sensor readout
US10998914B2 (en) Multi-stage conversion analog-to-digital converter
US20130120180A1 (en) A/d converter
US8797455B2 (en) Analog-to-digital converter, image sensor including the same, and apparatus including image sensor
TWI524677B (zh) 用於類比至數位轉換之系統及方法
CN107613230A (zh) 高分辨率大动态范围数字化读出装置及其读出方法
US9461664B2 (en) Imaging pixels with improved analog-to-digital circuitry
EP3496275B1 (en) Multi-stage conversion analog-to-digital converter
JPH0951476A (ja) 固体撮像装置
US10687005B2 (en) Analog-to-digital converters for phase-detection autofocus image sensors
US11196949B2 (en) Subrange ADC for image sensor
CN110720212B (zh) 用于像素阵列的信号处理电路和方法以及图像传感器
US10298871B2 (en) Imaging systems with analog-to-digital converters
US20090046181A1 (en) Method and apparatus providing improved successive approximation analog-to-digital conversion for imagers
WO2010044444A1 (ja) 巡回型ａ／ｄ変換器、イメージセンサデバイス、及びアナログ信号からディジタル信号を生成する方法
KR101666078B1 (ko) 이미지 유사성을 이용한 이미지 센싱 장치 및 방법
US11445137B2 (en) Systems and methods for reference settling
US11950007B2 (en) Solid-state imaging device and electronic apparatus
US11233522B2 (en) High-speed successive approximation analog-to-digital converter with improved mismatch tolerance
KR101984618B1 (ko) 아날로그 디지털 컨버터, 이를 구비하는 이미지 센서, 및 이미지 센서를 구비하는 장치
TW202239192A (zh) 電流操控斜坡補償方案及數位電路實施

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant