CN219555082U - 模数转换器及读出电路 - Google Patents
模数转换器及读出电路 Download PDFInfo
- Publication number
- CN219555082U CN219555082U CN202320861151.0U CN202320861151U CN219555082U CN 219555082 U CN219555082 U CN 219555082U CN 202320861151 U CN202320861151 U CN 202320861151U CN 219555082 U CN219555082 U CN 219555082U
- Authority
- CN
- China
- Prior art keywords
- signal
- analog
- comparison
- switch
- comparison result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本实用新型提供一种模数转换器及读出电路,模数转换器包括至少一列模数转换单元,该模数转换单元包括:像素控制模块用于在预比较和量化比较阶段控制像素信号输出;斜坡控制模块用于在量化比较阶段控制初级斜坡信号输出;参考/调节模块用于在预比较阶段控制参考信号输出,在量化比较阶段,根据预比较结果控制参考信号是否输出来调节初级斜坡信号以得到终极斜坡信号;比较模块接收像素信号、参考信号和终极斜坡信号,用于在预比较阶段,比较像素信号和参考信号生成预比较结果,在量化比较阶段,比较像素信号和终极斜坡信号生成量化比较结果;计数模块接收预比较结果和量化比较结果,用于根据预比较结果进行最高位的量化计数,及根据量化比较结果进行剩余位的量化计数。
Description
技术领域
本实用新型涉及集成电路设计技术领域,特别是涉及一种模数转换器及读出电路。
背景技术
CMOS图像传感器具有低电压、低功耗、低成本以及高集成度等优势,在机器视觉、消费电子、高清监控和医学成像等领域具有重要应用价值。模数转换器(Analog-to-Digital Converter,ADC)是CMOS图像传感器读出电路的重要组成部分,承担着将像素输出的模拟信号转换为数字信号的功能。
CMOS图像传感器中一般会采用列级ADC,常见的有单斜坡ADC(SS SDC)、逐次逼近型ADC(SAR ADC)和循环式ADC(Cyclic ADC),其中SS ADC的电路简单,每列只需要一个比较器和一个计数器,并且所有列共用斜坡信号,列一致性比较好;因此,SS ADC是CMOS图像传感器中应用最广泛的列级ADC。
传统的SS ADC的电路结构及其工作原理如图1和图2所示(图中仅示出一列),斜坡发生器产生一个斜坡信号Vramp并通过电容采样到每一列比较器的正输入端,比较器的负输入端采样各列的像素信号Vpix;斜坡信号会遍历整个量化电压范围,并与像素信号进行比较,同时计数器开始计数,当Vramp小于Vpix时,比较器的输出发生翻转,计数器停止计数,此时计数结果就是像素信号量化后的数字码值。
根据以上描述可知,对于一个分辨率为n位的SS ADC,完成一次量化需要2n个时钟周期,量化速度较慢,功耗较大。因此,在高帧率、低功耗的CMOS图像传感器中,传统的SSADC并不适用。针对这一缺点,可以对传统的SS ADC进行改进,主要技术方案有:
1、两步单斜坡ADC:把量化过程分为粗量化和细量化,并将粗量化时的斜坡电压存储在电容上,用于进一步的细量化;但每一列需要增加电容,增大了斜坡信号的负载,同时MOS开关的电荷注入会引入较大误差。
2、两步多斜坡ADC:首先进行粗量化,确定信号范围,同时在整个量化范围内均匀产生m个细斜坡,每个细斜坡的量化范围为1/m,根据粗量化结果选择其中一个细斜坡进行量化,可以缩短量化时间。但是,细斜坡的数量较多时,会大大增加芯片版图的面积和功耗;而细斜坡数量较少时,对量化速度的提升又比较有限。
实用新型内容
鉴于以上所述现有技术的缺点,本实用新型的目的在于提供一种模数转换器及读出电路,用于解决现有模数转换器方案存在的诸多问题。
为实现上述目的及其他相关目的,本实用新型提供一种模数转换器,所述模数转换器包括:
至少一列模数转换单元,所述模数转换单元包括:像素控制模块、斜坡控制模块、参考/调节模块、比较模块及计数模块;其中,
所述像素控制模块用于在预比较阶段和量化比较阶段控制像素信号输出;
所述斜坡控制模块用于在量化比较阶段控制初级斜坡信号输出;
所述参考/调节模块用于在预比较阶段控制参考信号输出,在量化比较阶段,根据预比较结果控制所述参考信号是否输出来调节所述初级斜坡信号以得到终极斜坡信号;
所述比较模块接收所述像素信号、所述参考信号和所述终极斜坡信号,用于在预比较阶段,比较所述像素信号和所述参考信号生成所述预比较结果,在量化比较阶段,比较所述像素信号和所述终极斜坡信号生成量化比较结果;
所述计数模块接收所述预比较结果和所述量化比较结果,用于根据所述预比较结果进行最高位的量化计数,及根据所述量化比较结果进行剩余位的量化计数。
可选地,所述像素控制模块包括:第一电容及第一开关;所述第一电容的第一端接收所述像素信号,第二端连接所述第一开关的第一端;所述第一开关的控制端连接第一控制信号,第二端输出所述像素信号。
可选地,所述斜坡控制模块包括:第二电容及第二开关;所述第二电容的第一端连接所述初级斜坡信号,第二端连接所述第二开关的第一端;所述第二开关的控制端连接第二控制信号,第二端输出所述初级斜坡信号。
可选地,所述斜坡控制模块还包括:斜坡发生器,用于生成所述初级斜坡信号;其中,在所述模数转换单元的数量大于1个时,多个所述模数转换单元中的所述斜坡控制模块共用同一所述斜坡发生器。
可选地,所述参考/调节模块包括:第三电容、第三开关、D触发器及逻辑或门;所述第三电容的第一端连接所述参考信号,第二端连接所述第三开关的第一端;所述第三开关的控制端连接第三控制信号,第二端输出所述参考信号;所述D触发器的复位端连接触发器复位信号,时钟端连接计数使能信号,数据端接收所述预比较结果,输出端连接所述逻辑或门的第一输入端;所述逻辑或门的第二输入端连接预比较使能信号,输出端生成所述第三控制信号。
可选地,所述参考/调节模块还包括:参考生成器,用于生成所述参考信号;其中,在所述模数转换单元的数量大于1个时,多个所述模数转换单元中的所述参考/调节模块共用同一所述参考生成器。
可选地,所述比较模块包括:比较器、第四开关及第五开关;所述比较器的第一输入端接收所述像素信号,第二输入端接收所述参考信号和所述终极斜坡信号,比较输出端生成所述预比较结果和所述量化比较结果;所述第四开关的控制端连接第四控制信号,第一端连接所述比较器的第一输入端,第二端连接所述比较器的第一输出端;所述第五开关的控制端连接第五控制信号,第一端连接所述比较器的第二输入端,第二端连接所述比较器的第二输出端。
本实用新型还提供一种读出电路,所述读出电路包括:如上任意一项所述的模数转换器。
如上所述,本实用新型的一种模数转换器及读出电路,通过在正常量化之前增加预比较过程先来确定像素信号的范围,然后在正常量化时使用对应范围的斜坡信号进行量化,使得正常量化时间缩短一半,功耗也减小一半。相比于传统SS ADC方案,本实用新型可以提高量化速度、提高帧率,同时大大降低功耗;相比于两步多斜坡ADC方案,本实用新型只需要一个斜坡发生器,减小了芯片版图面积和功耗。
附图说明
图1显示为传统SS ADC的电路结构示意图。
图2显示为传统SS ADC的工作原理示意图。
图3显示为本实用新型模数转换器的电路结构示意图。
图4显示为本实用新型终极斜坡信号的两种波形图。
图5显示为本实用新型模数转换器中相关信号的工作时序图。
元件标号说明
10 模数转换器
100 模数转换单元
110 像素控制模块
120 斜坡控制模块
121 斜坡发生器
130 参考/调节模块
131 D触发器
132 逻辑或门
133 参考生成器
140 比较模块
141 比较器
150 计数模块
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图3至图5。需要说明的是,本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想,虽图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的形态、数量及比例可为一种随意的改变,且其组件布局形态也可能更为复杂。
如图3所示,本实施例提供一种模数转换器10,该模数转换器10包括:至少一列模数转换单元100;其中,该模数转换单元100包括:像素控制模块110、斜坡控制模块120、参考/调节模块130、比较模块140及计数模块150。其中,
像素控制模块110用于在预比较阶段和量化比较阶段控制像素信号Vpix输出。
作为示例,像素控制模块110包括:第一电容C1及第一开关S1;第一电容C1的第一端接收像素信号Vpix,第二端连接第一开关S1的第一端;第一开关S1的控制端连接第一控制信号pix_on,第二端输出像素信号Vpix。本示例中,第一开关S1受控于第一控制信号pix_on,在预比较阶段和量化比较阶段闭合,如此,控制像素信号Vpix在预比较阶段和量化比较阶段输出。
实际应用中,像素信号Vpix由像素阵列提供;通常情况下,像素阵列包括若干个按行和列排布呈阵列的像素单元,其中,各列像素单元对应相同或不同的列线,以分别实现像素信号Vpix的串行输出或并行输出。
在各列像素单元对应相同的列线以实现像素信号Vpix的串行输出时,本实施例的模数转换器10可以仅包括一个模数转换单元100,而该模数转换单元100通过同一列线与各像素单元列连接;
在各列像素单元对应不同的列线以实现像素信号Vpix的并行输出时,本实施例的模数转换器10则包括相应数量的模数转换单元100,各模数转换单元100通过相应列线与各像素单元列一一对应。
需要说明的是,像素单元可以是现有任意一种像素电路,其具体电路结构对本实施例没有实质影响。
斜坡控制模块120用于在量化比较阶段控制初级斜坡信号Vramp1输出。
作为示例,斜坡控制模块120包括:第二电容C2及第二开关S2;第二电容C2的第一端连接初级斜坡信号Vramp1,第二端连接第二开关S2的第一端;第二开关S2的控制端连接第二控制信号ramp_on,第二端输出初级斜坡信号Vramp1。本示例中,第二开关S2受控于第二控制信号ramp_on,在量化比较阶段闭合,如此,控制初级斜坡信号Vramp1在量化比较阶段输出。
进一步的,该斜坡控制模块120还包括:斜坡发生器121,用于生成初级斜坡信号Vramp1。更进一步的,在本实施例模数转换器10包括多个(即大于等于2个)模数转换单元100时,多个模数转换单元100中的斜坡控制模块120共用同一斜坡发生器121,如此,可以减小芯片版图面积和功耗。
具体的,斜坡发生器121采用电流舵式结构实现,包括:M个电流源、M个控制开关及负载电阻;M个电流源的输入端连接电源电压,M个电流源的输出端对应连接M个控制开关的第一端,M个控制开关的控制端连接一组斜坡控制信号,M个控制开关的第二端通过负载电阻接地并生成初级斜坡信号Vramp1;其中,M为大于1的整数。实际应用中,M个电流源的电流可以相同,也可以不同,甚至可以部分相同,应根据具体需求设定;可选地,M个电流源的电流相同。
本示例中,M个控制开关受控于一组斜坡控制信号,通过控制M个控制开关的闭合数量,来控制流向负载电阻的电流大小,以此控制输出电压值的大小;如,若M个控制开关全部闭合,流向负载电阻的电流最大,此时输出电压值达到最大,若M个控制开关全部打开,流向负载电阻的电流最小,此时输出电压值达到最小。
以初级斜坡信号Vramp1为下降式斜坡且量化电压区间是Vref-VL为例,假设8个控制开关闭合时的输出电压值是Vref,2个控制开关闭合时的输出电压值是VL,则,通过控制开关闭合数量由8个等差递减至2个,即可得到特定斜率且量化电压区间是Vref-VL的下降式初级斜坡信号。
参考/调节模块130用于在预比较阶段控制参考信号Vref输出,在量化比较阶段,根据预比较结果控制参考信号是否输出来调节初级斜坡信号以得到终极斜坡信号Vramp。
作为示例,参考/调节模块130包括:第三电容C3、第三开关S3、D触发器131及逻辑或门132;第三电容C3的第一端连接参考信号Vref,第二端连接第三开关S3的第一端;第三开关S3的控制端连接第三控制信号ref_on,第二端输出参考信号Vref;D触发器131的复位端连接触发器复位信号dff_rst,时钟端连接计数使能信号count_en,数据端接收预比较结果,输出端连接逻辑或门132的第一输入端;逻辑或门132的第二输入端连接预比较使能信号pre_cmp_en,输出端生成第三控制信号ref_on。其中,D触发器131为上升沿触发器件,用于在预比较阶段存储预比较结果,并在量化比较阶段,由计数使能信号count_en触发对存储的预比较结果进行输出。
进一步的,该参考/调节模块130还包括:参考生成器133,用于生成参考信号Vref。更进一步的,在本实施例模数转换器10包括多个(即大于等于2个)模数转换单元100时,多个模数转换单元100中的参考/调节模块130共用同一参考生成器133,如此,可以减小芯片版图面积和功耗。
本示例中,第三开关S3受控于第三控制信号ref_on,而第三控制信号ref_on则是由预比较使能信号pre_cmp_en和D触发器131的输出信号pre_cmp_o进行逻辑或运算得到;因此,
在预比较阶段,预比较使能信号pre_cmp_en有效,则第三控制信号ref_on有效,第三开关S3闭合,如此,控制参考信号Vref在预比较阶段输出;
在量化比较阶段,预比较使能信号pre_cmp_en无效,第三控制信号ref_on由D触发器131的输出信号pre_cmp_o决定,而D触发器131的输出信号pre_cmp_o则是由预比较结果决定,如此,实现在量化比较阶段根据预比较结果控制参考信号Vref是否输出来调节初级斜坡信号Vramp1以得到终极斜坡信号Vramp;
如,若预比较结果为“0”,D触发器131的输出信号pre_cmp_o为“0”,则第三控制信号ref_on为“0”,第三开关S3打开,此时,参考信号Vref不输出,终极斜坡信号Vramp等于初级斜坡信号Vramp1,即Vramp=Vramp1;若预比较结果为“1”,D触发器131的输出信号pre_cmp_o为“1”,则第三控制信号ref_on为“1”,第三开关S3闭合,此时,参考信号Vref输出,终极斜坡信号Vramp等于初级斜坡信号Vramp1与参考信号Vref之和,即Vramp=Vramp2=Vramp1+Vref。
假设实现同样量化电压范围和分辨率的传统SS ADC中斜坡信号的量化电压区间是VH-VL,则本实施例中,参考信号的电压值Vref=(VH-VL)/2,而初级斜坡信号的量化电压区间是Vref-VL,为传统SS ADC的一半,且其斜率与传统SS ADC斜坡信号的斜率相同,如图4所示。
比较模块140接收像素信号Vpix、参考信号Vref和终极斜坡信号Vramp,用于在预比较阶段,比较像素信号Vpix和参考信号Vref生成预比较结果,在量化比较阶段,比较像素信号Vpix和终极斜坡信号Vramp生成量化比较结果。
作为示例,比较模块140包括:比较器141、第四开关S4及第五开关S5;比较器141的第一输入端接收像素信号Vpix,第二输入端接收参考信号Vref和终极斜坡信号Vramp,比较输出端生成预比较结果和量化比较结果;第四开关S4的控制端连接第四控制信号,第一端连接比较器141的第一输入端,第二端连接比较器141的第一输出端;第五开关S5的控制端连接第五控制信号,第一端连接比较器141的第二输入端,第二端连接比较器141的第二输出端。其中,第四控制信号和第五控制信号可以是相同信号,也可以是不同信号;为了便于控制,第四控制信号和第五控制信号是相同信号,即比较器复位信号cmp_rst。
本示例中,比较器141的第一输入端为正相输入端,第二输入端为反相输入端,第一输出端为反相输出端,第二输出端为正相输出端,比较输出端为正相输出端。当然,也可以是,比较器141的第一输入端为反相输入端,第二输入端为正相输入端,第一输出端为正相输出端,第二输出端为反相输出端,比较输出端为正相输出端,这对本实施例没有实质影响;
只是需要将参考/调节模块130中D触发器131的输出进行反相(如,增加反相器),以保证第三开关S3在像素信号Vpix大于参考信号Vref时闭合、在像素信号Vpix小于参考信号Vref时打开即可,另外,还需要更改计数模块105中最高位的量化计数规则,以保证在像素信号Vpix大于参考信号Vref时将最高位置0、在像素信号Vpix小于参考信号Vref时将最高位置1即可。
通过第四开关S4和第五开关S5的设计,可以实现比较器141的自动清零,也即,复位操作;如,在比较器141进行比较操作之前,第四开关S4和第五开关S5受控于复位信号cmp_rst闭合,将正相输入端与反相输出端短接,反相输入端与正相输出端短接,如此,可以对比较器141进行自动清零,完成复位操作。
在预比较阶段,比较器141对像素信号Vpix和参考信号Vref进行比较;若像素信号Vpix大于参考信号Vref,则比较器141输出的预比较结果为“1”,若像素信号Vpix小于参考信号Vref,则比较器141输出的预比较结果为“0”。
在量化比较阶段,比较器141对像素信号Vpix和终极斜坡信号Vramp进行比较;若像素信号Vpix大于终极斜坡信号Vramp,则比较器141输出的量化比较结果为“1”,若像素信号Vpix小于终极斜坡信号Vramp,则比较器141输出的量化比较结果为“0”。
计数模块150接收预比较结果和量化比较结果,用于根据预比较结果进行最高位的量化计数,及根据量化比较结果进行剩余位的量化计数。
作为示例,计数模块150采用计数器实现,其中,计数器的使能端连接计数使能信号count_en,复位端连接计数器复位信号count_rst,时钟端连接计数时钟信号count_clk,输入端连接预比较结果和量化比较结果,输出端输出像素信号量化后的数字码值。
以计数器的分辨率是N位为例,其输出的数字码值也是N位;其中,N位数字码值中的最高位根据预比较结果进行量化计数,如,若预比较结果为“0”,则将N位数字码值中的最高位置1,若预比较结果为“1”,则将N位数字码值中的最高位置0;N位数字码值中的剩余位(即除最高位之外的其余位),则根据量化比较结果进行量化计数,计数过程中,以比较器141的输出发生翻转为计数停止的标志信号。
相应的,本实施例还提供一种模数转换方法,该模数转换方法包括:预比较阶段和量化比较阶段。其中,该模数转换方法可以采用上述记载的模数转换器实现,当然,也可以采用其他模数转换结构实现,这对本实施例方法的执行没有实质影响。
预比较阶段:比较像素信号Vpix和参考信号Vref生成预比较结果。
以上述记载的模数转换器为执行主体执行预比较阶段时:预比较使能信号pre_cmp_en使能,第三控制信号ref_on有效,使第三开关S3闭合,同时,第一控制信号pix_on有效,使第一开关S1闭合,分别将参考信号Vref和像素信号Vpix通过对应电容耦合至比较器141的两个输入端进行比较并生成预比较结果;
若像素信号Vpix大于参考信号Vref,预比较结果为“1”;若像素信号Vpix小于参考信号Vref,预比较结果为“0”;此时,计数使能信号count_en为低电平,计数器不工作,同时,D触发器131锁存预比较结果。
实际应用中,该模数转换方法还包括复位阶段,在预比较阶段之前执行,用以对比较器141和D触发器131进行复位操作。如,比较器复位信号cmp_rst使能,对比较器141进行复位操作;触发器复位信号dff_rst使能,对D触发器131进行复位操作,将D触发器131的输出信号pre_cmp_o复位至“0”。
量化比较阶段:根据预比较结果控制参考信号Vref是否叠加在初级斜坡信号Vramp1上来得到终极斜坡信号Vramp,比较像素信号Vpix和终极斜坡信号Vramp生成量化比较结果;以及,根据预比较结果进行最高位的量化计数,根据量化比较结果进行剩余位的量化计数。
以上述记载的模数转换器为执行主体执行量化比较阶段时:
首先,预比较使能信号pre_cmp_en变为“0”,第三控制信号ref_on变为“0”,使第三开关S3打开,同时,第一控制信号pix_on变为“0”,使第一开关S1打开;比较器复位信号cmp_rst使能,对比较器141进行复位操作;
之后,计数使能信号count_en从“0”跳变为“1”,D触发器131将锁存的预比较结果输出,此时,由于预比较使能信号pre_cmp_en为“0”,因此,第三控制信号ref_on由pre_cmp_o的值决定;
再之后,第一控制信号pix_on变为“1”,使第一开关S1闭合,同时,第二控制信号ramp_on变为“1”,使第二开关S2闭合,分别将像素信号Vpix和初级斜坡信号Vramp1通过对应电容耦合到比较器141的两个输入端;
此时,若pre_cmp_o为“0”,则第三控制信号ref_on为“0”,不将参考信号Vref叠加在初级斜坡信号Vramp1上,比较器141的反相输入端接入的终极斜坡信号就是初级斜坡信号,即Vramp=Vramp1,如图4中的Vramp1;若pre_cmp_o为“1”,则第三控制信号ref_on为“1”,将参考信号Vref叠加在初级斜坡信号Vramp1上,比较器141的反相输入端接入的终极斜坡信号就是初级斜坡信号与参考信号之和,即Vramp=Vramp2=Vramp1+Vref,如图4中的Vramp2;
最后,比较器141对像素信号Vpix和终极斜坡信号Vramp进行量化比较,量化过程与传统SS ADC一致,如此,得到量化比较结果;计数器再根据预比较结果进行最高位的量化计数(如,预比较结果为“1”,则将最高位量化计数为“0”;预比较结果为“0”,则将最高位量化计数为“1”),以及,根据量化比较结果进行剩余位的量化计数。
下面,请结合图3,参阅图5,对本实施例的模数转换器及其模数转换方法进行说明;其中,图5示出一个量化周期所对应的时序。
t0~t1时间段为复位阶段,cmp_rst使能对比较器进行复位,dff_rst使能对D触发器进行复位,将pre_cmp_o复位至“0”。
t2~t3时间段为预比较(pre_cmp)阶段,pre_cmp_en使能,使得ref_on为“1”,同时pix_on为“1”,分别将Vref和Vpix通过对应电容耦合到比较器的两个输入端进行比较并生成预比较结果;以Vref小于Vpix为例,在t2时刻,比较器的输出cmp_out为“1”。
在t3时刻,pre_cmp结束,pre_cmp_en变为“0”,使得ref_on变为“0”,同时将pix_on变为“0”。
在t4~t5时间段,cmp_rst使能,再次对比较器进行复位。
在t6时刻,count_en从“0”跳变到“1”,D触发器将锁存的预比较结果输出,即pre_cmp_o变为“1”,pre_cmp_o和pre_cmp_en做逻辑或运算,因此ref_on在t6时刻变为“1”,将Vref通过第三电容耦合到比较器的反相输入端,如此,使得比较器反相输入端的电压整体抬升了Vref;
同时,ramp_on和pix_on变为“1”,分别将Vramp1和Vpix通过对应电容耦合到比较器的两个输入端;因此,比较器反相输入端接入的信号为初级斜坡信号整体抬升了Vref之后的终极斜坡信号,即图4中的Vramp2,并将计数器最高位的数字码值置0。
t6~t8时间段进行正常量化,过程与传统SS ADC一致,在t7时刻,Vpix=Vramp2,比较器的输出cmp_out翻转,计数器停止计数,如此,完成剩余位的量化计数;这样,只需要(N-1)位的量化时间和功耗,即可实现N位分辨率的SS ADC。
相应的,本实施例还提供一种读出电路,该读出电路包括上述记载的模数转换器10,用于将像素阵列输出模拟信号转换为数字信号并进行读出。当然,读出电路还可以包括其他功能器件,本实施例对此不做限制。
综上所述,本实用新型的一种模数转换器及读出电路,通过在正常量化之前增加预比较过程先来确定像素信号的范围,然后在正常量化时使用对应范围的斜坡信号进行量化,使得正常量化时间缩短一半,功耗也减小一半。相比于传统SS ADC方案,本实用新型可以提高量化速度、提高帧率,同时大大降低功耗;相比于两步多斜坡ADC方案,本实用新型只需要一个斜坡发生器,减小了芯片版图面积和功耗。所以,本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本实用新型的权利要求所涵盖。
Claims (8)
1.一种模数转换器,其特征在于,所述模数转换器包括:
至少一列模数转换单元,所述模数转换单元包括:像素控制模块、斜坡控制模块、参考/调节模块、比较模块及计数模块;其中,
所述像素控制模块用于在预比较阶段和量化比较阶段控制像素信号输出;
所述斜坡控制模块用于在量化比较阶段控制初级斜坡信号输出;
所述参考/调节模块用于在预比较阶段控制参考信号输出,在量化比较阶段,根据预比较结果控制所述参考信号是否输出来调节所述初级斜坡信号以得到终极斜坡信号;
所述比较模块接收所述像素信号、所述参考信号和所述终极斜坡信号,用于在预比较阶段,比较所述像素信号和所述参考信号生成所述预比较结果,在量化比较阶段,比较所述像素信号和所述终极斜坡信号生成量化比较结果;
所述计数模块接收所述预比较结果和所述量化比较结果,用于根据所述预比较结果进行最高位的量化计数,及根据所述量化比较结果进行剩余位的量化计数。
2.根据权利要求1所述的模数转换器,其特征在于,所述像素控制模块包括:第一电容及第一开关;所述第一电容的第一端接收所述像素信号,第二端连接所述第一开关的第一端;
所述第一开关的控制端连接第一控制信号,第二端输出所述像素信号。
3.根据权利要求1所述的模数转换器,其特征在于,所述斜坡控制模块包括:第二电容及第二开关;所述第二电容的第一端连接所述初级斜坡信号,第二端连接所述第二开关的第一端;所述第二开关的控制端连接第二控制信号,第二端输出所述初级斜坡信号。
4.根据权利要求3所述的模数转换器,其特征在于,所述斜坡控制模块还包括:斜坡发生器,用于生成所述初级斜坡信号;其中,在所述模数转换单元的数量大于1个时,多个所述模数转换单元中的所述斜坡控制模块共用同一所述斜坡发生器。
5.根据权利要求1所述的模数转换器,其特征在于,所述参考/调节模块包括:第三电容、第三开关、D触发器及逻辑或门;所述第三电容的第一端连接所述参考信号,第二端连接所述第三开关的第一端;所述第三开关的控制端连接第三控制信号,第二端输出所述参考信号;所述D触发器的复位端连接触发器复位信号,时钟端连接计数使能信号,数据端接收所述预比较结果,输出端连接所述逻辑或门的第一输入端;所述逻辑或门的第二输入端连接预比较使能信号,输出端生成所述第三控制信号。
6.根据权利要求5所述的模数转换器,其特征在于,所述参考/调节模块还包括:参考生成器,用于生成所述参考信号;其中,在所述模数转换单元的数量大于1个时,多个所述模数转换单元中的所述参考/调节模块共用同一所述参考生成器。
7.根据权利要求1所述的模数转换器,其特征在于,所述比较模块包括:比较器、第四开关及第五开关;所述比较器的第一输入端接收所述像素信号,第二输入端接收所述参考信号和所述终极斜坡信号,比较输出端生成所述预比较结果和所述量化比较结果;所述第四开关的控制端连接第四控制信号,第一端连接所述比较器的第一输入端,第二端连接所述比较器的第一输出端;所述第五开关的控制端连接第五控制信号,第一端连接所述比较器的第二输入端,第二端连接所述比较器的第二输出端。
8.一种读出电路,其特征在于,所述读出电路包括:如权利要求1-7任意一项所述的模数转换器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320861151.0U CN219555082U (zh) | 2023-04-17 | 2023-04-17 | 模数转换器及读出电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320861151.0U CN219555082U (zh) | 2023-04-17 | 2023-04-17 | 模数转换器及读出电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219555082U true CN219555082U (zh) | 2023-08-18 |
Family
ID=87730432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320861151.0U Active CN219555082U (zh) | 2023-04-17 | 2023-04-17 | 模数转换器及读出电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219555082U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117319823A (zh) * | 2023-11-28 | 2023-12-29 | 锐睛微电子(珠海)有限公司 | 锁存式adc、模数转换方法、图像传感器、存储介质 |
-
2023
- 2023-04-17 CN CN202320861151.0U patent/CN219555082U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117319823A (zh) * | 2023-11-28 | 2023-12-29 | 锐睛微电子(珠海)有限公司 | 锁存式adc、模数转换方法、图像传感器、存储介质 |
CN117319823B (zh) * | 2023-11-28 | 2024-03-12 | 锐睛微电子(珠海)有限公司 | 锁存式adc、模数转换方法、图像传感器、存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9479190B2 (en) | Successive approximation register-based analog-to-digital converter with increased time frame for digital-to-analog capacitor settling | |
CN104040897B (zh) | 模拟数字转换器和固体摄像装置 | |
US8390502B2 (en) | Charge redistribution digital-to-analog converter | |
CN102611854B (zh) | Cmos图像传感器中列级adc的实现装置 | |
CN103152049A (zh) | 一种逐次逼近寄存器型模数转换器 | |
CN219555082U (zh) | 模数转换器及读出电路 | |
CN114727039A (zh) | 一种用于cmos图像传感器的列级模数转换器及其模数转换方法 | |
CN112446183A (zh) | 一种两步单斜坡模数转换器 | |
US10715167B2 (en) | Control circuit and control method of successive approximation register analog-to-digital converter | |
CN105245229B (zh) | 用于单斜adc的高线性度电压-时间转换方法及转换器 | |
US10979065B1 (en) | Signal processing circuit, in-memory computing device and control method thereof | |
TWI521885B (zh) | 類比數位之轉換方法及其相關類比數位轉換器 | |
CN217770053U (zh) | 两步式单斜坡模数转换器、读出电路及图像系统 | |
CN116318161B (zh) | 用于图像传感器的多步式单斜模数转换电路及控制方法 | |
CN217307783U (zh) | 模数转换器、读出电路及图像传感器 | |
CN115802185A (zh) | 两步锯齿状单斜adc | |
CN116567446A (zh) | 单斜坡模数转换器、读出电路、图像传感器及量化方法 | |
CN116939385A (zh) | 模数转换器、读出电路、图像传感器及模数转换方法 | |
CN112398472B (zh) | 一种用于图像传感器的误差量化10位单斜adc | |
Xu et al. | A high-speed 13-bit two-step single-slope ADC for large array CMOS image sensors | |
CN112242845A (zh) | 用于基准稳定的系统和方法 | |
Xu et al. | A 13-Bit High Speed Two-Step Single Slope ADC Design Method for Hundreds of Mpxiel CMOS Image Sensors | |
WO2020124470A1 (zh) | 模数转换电路、图像传感器和模数转换方法 | |
CN217770052U (zh) | 两步式单斜坡模数转换器、读出电路及图像系统 | |
CN216873299U (zh) | 单斜坡模数转换器、读出电路及图像传感器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |