TW202141934A - 數位斜率式類比數位轉換器裝置與訊號轉換方法 - Google Patents

數位斜率式類比數位轉換器裝置與訊號轉換方法 Download PDF

Info

Publication number
TW202141934A
TW202141934A TW109112861A TW109112861A TW202141934A TW 202141934 A TW202141934 A TW 202141934A TW 109112861 A TW109112861 A TW 109112861A TW 109112861 A TW109112861 A TW 109112861A TW 202141934 A TW202141934 A TW 202141934A
Authority
TW
Taiwan
Prior art keywords
signal
digital
signals
switching
generate
Prior art date
Application number
TW109112861A
Other languages
English (en)
Other versions
TWI736223B (zh
Inventor
黃詩雄
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW109112861A priority Critical patent/TWI736223B/zh
Priority to US17/150,303 priority patent/US11159171B1/en
Application granted granted Critical
Publication of TWI736223B publication Critical patent/TWI736223B/zh
Publication of TW202141934A publication Critical patent/TW202141934A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/54—Input signal sampled and held with linear return to datum
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/04—Analogue/digital conversion; Digital/analogue conversion using stochastic techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

數位斜率式類比數位轉換器裝置包含電容陣列電路、切換電路系統、複數個比較器電路、複數個編碼器電路系統以及控制邏輯電路。電容陣列電路根據輸入訊號與複數個切換訊號產生第一訊號。切換電路系統根據致能訊號與複數個生效訊號中的第一生效訊號產生該些切換訊號。每一比較器電路比較該第一訊號與預定電壓以產生該些生效訊號中之一對應者。每一編碼器電路系統根據該些生效訊號中之一對應者接收該些切換訊號，以產生複數組第一數位碼中之一對應者。控制邏輯電路根據該些組第一數位碼執行統計運算，以產生第二數位碼。

Description

數位斜率式類比數位轉換器裝置與訊號轉換方法
本案是關於類比數位轉換器，尤其是關於使用多組比較器的數位斜率式類比數位轉換器與訊號轉換方法。
類比數位轉換器已廣泛地應用於各種電子裝置，以產生數位訊號來進行後續的訊號處理。在實際應用上，通常需要在類比數位轉換器的效能（解析度、低雜訊、頻寬等等）與功率消耗之間進行取捨。然而，現有的類比轉換器電路架構已不足以符合當前對於高效能與低功率之嚴格要求。
於一些實施例中，數位斜率式類比數位轉換器裝置包含電容陣列電路、切換電路系統、複數個比較器電路、複數個編碼器電路系統以及控制邏輯電路。電容陣列電路用以根據輸入訊號與複數個切換訊號產生第一訊號。切換電路系統用以根據致能訊號與複數個生效訊號中的第一生效訊號產生該些切換訊號。每一比較器電路用以比較該第一訊號與預定電壓以產生該些生效訊號中之一對應者。每一編碼器電路系統用以根據該些生效訊號中之一對應者接收該些切換訊號，以產生複數組第一數位碼中之一對應者。控制邏輯電路用以根據該些組第一數位碼執行統計運算，以產生第二數位碼。
於一些實施例中，訊號轉換方法包含下列操作：根據輸入訊號與複數個切換訊號產生第一訊號；根據複數個生效訊號中的第一生效訊號與致能訊號產生該些切換訊號；藉由複數個比較器電路產生該些生效訊號，其中該些比較器電路中每一者用以比較該第一訊號與預定電壓以產生該些生效訊號中之一對應者；藉由複數個編碼器電路系統根據該些生效訊號產生複數組第一數位碼；以及根據該些組第一數位碼執行統計運算，以產生第二數位碼。
有關本案的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義，在本案的內容中包含任一於此討論的詞彙之使用例子僅為示例，不應限制到本案之範圍與意涵。同樣地，本案亦不僅以於此說明書所示出的各種實施例為限。
關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。如本文所用，用語『電路系統（circuitry）』可為由至少一電路（circuit）所形成的單一系統，且用語『電路』可為由至少一個電晶體與/或至少一個主被動元件按一定方式連接以處理訊號的裝置。
如本文所用，用語『與/或』包含了列出的關聯項目中的一個或多個的任何組合。在本文中，使用第一、第二與第三等等之詞彙，是用於描述並辨別各個元件。因此，在本文中的第一元件也可被稱為第二元件，而不脫離本案的本意。為易於理解，於各圖式中的類似元件將被指定為相同標號。
圖1為根據本案一些實施例繪製的一種數位斜率式類比數位轉換器（analog to digital converter, ADC）裝置100的示意圖。於一些實施例中，數位斜率式ADC裝置100可將輸入訊號SIN轉換為對應的數位碼D4。
數位斜率式ADC裝置100包含電容陣列電路110、切換電路系統120、多個比較器電路130-1、130-2與130-3、多個編碼器電路系統140-1、140-2與140-3以及控制邏輯電路150。電容陣列電路110根據輸入訊號SIN以及多個切換訊號S1 ～Sm 產生訊號SS。於一些實施例中，電容陣列電路110是基於數位電路（例如為後述的多個延遲單元DU1 ～DUm-1 以及多個反相器電路I1 ～I2 ）之控制逐漸調整（例如為增加或降低）訊號SS的位準（即調整訊號SS的斜率）。
切換電路系統120根據致能訊號EN與多個生效訊號SV1～SV3中的第一生效訊號產生多個切換訊號S1 ～Sm 。例如，訊號SC為根據多個生效訊號SV1～SV3中的第一生效訊號產生的，其中第一生效訊號可用以控制數位斜率式ADC裝置100結束進行類比數位轉換。切換電路系統120可響應於致能訊號EN與訊號SC產生多個切換訊號S1 ～Sm 。於一些實施例中，第一生效訊號可為多個生效訊號SV1～SV3中於類比數位轉換階段中最晚轉態（即位準出現變化）的一訊號。於一些實施例中，第一生效訊號為致能訊號EN由第一邏輯值（例如為邏輯值0）切換至第二邏輯值（例如為邏輯值1）後最晚轉態的一訊號。關於此處之說明將於後參照圖4進行說明。
多個比較器電路130-1、130-2以及130-3中每一者用以比較訊號SS與預定電壓VREF1（例如可為，但不限於，交流地電壓）以產生多個生效訊號SV1～SV3中之一對應者。以比較器電路130-1為例，比較器電路130-1之一輸入端耦接至電容陣列電路110以接收訊號SS，且比較器電路130-1之另一輸入端接收預定電壓VREF1。如此，比較器電路130-1可比較訊號SS與預定電壓VREF1以偵測此兩訊號電壓大小。當比較器電路130-1的兩個輸入端之極性（或比較器電路130-1的輸出端之極性）改變時，代表訊號SS出現零交越（zero crossing）點，比較器電路130-1可據此輸出生效訊號SV1。依此類推，應可理解比較器電路130-2比較訊號SS與預定電壓VREF1以輸出生效訊號SV2，且比較器電路130-3比較訊號SS與預定電壓VREF1以輸出生效訊號SV3。於一些實施例中，多個比較器電路130-1、130-2以及130-3是在未校正直流偏移（offset）電壓下分別產生多個生效訊號SV1～SV3。
多個編碼器電路系統140-1、140-2以及140-3中每一者用以根據多個生效訊號SV1～SV3中之一對應者產生多組數位碼D11 ～D1m 、D21 ～D2m 與D31 ～D3m 中之一對應者。以編碼器電路系統140-1為例，編碼器電路系統140-1接收生效訊號SV1，並根據生效訊號SV1產生數位碼D11 ～D1m 。依此類推，編碼器電路系統140-2根據生效訊號SV2產生數位碼D21 ～D2m 。編碼器電路系統140-3根據生效訊號SV3產生數位碼D31 ～D3m 。
控制邏輯電路150耦接至多個編碼器電路系統140-1、140-2以及140-3，以接收多組數位碼D11 ～D1m 、D21 ～D2m 與D31 ～D3m 。控制邏輯電路150可根據多組數位碼D11 ～D1m 、D21 ～D2m 與D31 ～D3m 執行一統計運算，以產生數位碼D4。於一些實施例中，統計運算可為多數決（majority vote）、平均運算、權重運算等等。例如，控制邏輯電路150可平均多組數位碼D11 ～D1m 、D21 ～D2m 與D31 ～D3m 以產生數位碼D4。藉由考量多組數位碼D11 ～D1m 、D21 ～D2m 與D31 ～D3m ，可降低類比數位轉換階段中的雜訊（例如：量化雜訊、電路雜訊）影響，以產生更為精確的數位碼D4。
於一些相關技術中，ADC裝置使用單一轉換電路對同一取樣訊號重複執行多次類比數位轉換以產生多組數位碼。於此些技術中，由於需重複執行多次類比數位轉換，操作速度會明顯地下降而不足以適用於當前的應用需求。於又一些相關技術中，為了提升操作速度，ADC裝置使用多套轉換電路來對同一取樣訊號同時執行多個類比數位轉換以產生多組數位碼。然而，由於使用多套轉換電路，將造成電路面積以及功率消耗大幅增加。另外，於此些技術中，需要額外機制來校正多套轉換電路中的多個離散時間式比較器的直流偏移（offset）電壓，以產生具有適當線性度的多組數位碼。如此，此額外機制亦會造成電路面積與功率消耗增加。
相較於上述技術，於本案中，多個比較器電路130-1、130-2與130-3以及多個編碼器電路系統140-1、140-2以及140-3可共用電容陣列電路110以及切換電路系統120。如此，可在維持一定的操作速度下，讓電路面積與功率消耗的增加量較低。此外，由於數位斜率式ADC裝置100之類比數位轉換是利用連續時間式的多個比較器電路130-1、130-2與130-3來偵測零交越點，故可在未校正直流偏移電壓下產生具有適當線性度的多組數位碼。換言之，於一些實施例中，數位斜率式ADC裝置100可在未具有用於校正直流偏移電壓的額外機制下進行類比數位轉換。如此，可進一步節省更多的電路面積與功率消耗。
圖2為根據本案一些實施例繪製圖1中的電容陣列電路110、切換電路系統120以及編碼器電路系統140-1之示意圖。電容陣列電路110包含多個電容C1～Cm、多個反相器電路I1～Im以及開關SW1。開關SW1的第一端用以接收輸入訊號SIN，且開關SW1的第二端耦接至多個電容C1～Cm的第一端。開關SW1根據時脈訊號CLK導通，以傳輸輸入訊號SIN至多個電容C1～Cm。
多個電容C1～Cm的第二端分別接收多個控制訊號SD1 ～SDm 。多個反相器電路I1～Im中每一者根據多個切換訊號S1 ～Sm 中之一對應者產生多個控制訊號SD1 ～SDm 中之一對應者。以反相器電路I1為例，反相器電路I1根據切換訊號S1 輸出控制訊號SD1 至電容C1的第二端。依此類推，應可理解多個切換訊號S2 ～Sm 、多個控制訊號SD1 ～SDm 、多個反相器電路I2～Im以及多個電容C2～Cm之間的對應關係。
多個反相器電路I1～Im接收參考電壓VREF以及地電壓GND，以設定多個控制訊號SD1 ～SDm 的高位準與低位準，其中參考電壓VREF高於地電壓GND。例如，若切換訊號S1 具有邏輯值0（即具有低位準），反相器電路I1輸出具有邏輯值1（即具有參考電壓VREF之位準）的控制訊號SD1 。或者，若切換訊號S1 具有邏輯值1（即具有高位準），反相器電路I1輸出具有邏輯值0（即具有地電壓GND之位準）的控制訊號SD1 。在進行類比數位轉換前，致能訊號EN設定以具有邏輯值0，故多個控制訊號SD1 ～SDm 具有參考電壓VREF之位準。如此，多個電容C1～Cm的第一端之位準會被移位至一高位準，以確保訊號SS於初始時位於數位斜率式ADC裝置100的合適工作範圍。
切換電路系統120包含邏輯閘電路CQ以及多個延遲單元DU1 ～DUm-1 。邏輯閘電路CQ用以在致能訊號EN具有第一邏輯值（例如為邏輯值1）與訊號SC（或為第一生效訊號）具有第二邏輯值（例如為邏輯值0）時產生具有第一邏輯值的切換訊號S1 ，其中第一邏輯值不同於第二邏輯值。例如，邏輯閘電路CQ可為具有一非反相輸入端以及一反相輸入端的及（AND）閘。非反相輸入端接收致能訊號EN，且反相輸入端接收訊號SC（或為與第一生效訊號相關之訊號）。如此，當致能訊號EN具有邏輯值1且訊號SC具有邏輯值0時，邏輯閘電路CQ輸出具有邏輯值1的切換訊號S1 。
多個延遲單元DU1 ～DUm-1 串聯耦接，以延遲切換訊號S1 來依序產生剩餘的切換訊號S2 ～Sm 。延遲單元DU1 根據切換訊號S1 產生切換訊號S2 。依此類推，延遲單元DUm-1 根據切換訊號Sm-1 （未繪示）產生切換訊號Sm 。於一些實施例中，多個延遲單元DU1 ～DUm-1 每一者可由串接的多個邏輯閘電路（例如可為及閘、反相器等等）實施，以延遲所接收到的切換訊號一預定延遲時間以產生次一切換訊號。
編碼器電路系統140-1包含多個正反器電路DF1 ～DFm 與編碼器電路142。多個正反器電路DF1 ～DFm 用以根據生效訊號SV1分別接收多個切換訊號S1 ～Sm 以輸出多個訊號D[1]～D[m]。編碼器電路142編碼多個訊號D[1]～D[m]以產生一組數位碼D11 ～D1m 。於一些實施例中，多個訊號D[1]～D[m]為溫度計碼（thermometer code），且數位碼D11 ～D1m 可為二位元碼（binary code）。於一些實施例中，編碼器電路系統140-2與140-3之結構相同於編碼器電路系統140-1。例如，在編碼器電路系統140-2中，多個正反器電路DF1 ～DFm 是根據生效訊號SV2分別接收多個切換訊號S1 ～Sm ，以提供多個訊號給編碼器電路142來產生一組數位碼D21 ～D2m 。同樣地，在編碼器電路系統140-3中，多個正反器電路DF1 ～DFm 是根據生效訊號SV3分別接收多個切換訊號S1 ～Sm ，以提供多個訊號給編碼器電路142來產生一組數位碼D31 ～D3m 。
上述的電路設定方式以及各個電路元件/訊號/位元的數量用於示例，且本案並不以此為限。例如，於一些實施例中，編碼器電路系統140-1可包含更多正反器電路（未繪示）。這些正反器電路可根據生效訊號SV1而自多個延遲單元DU1 ～DUm-1 中接收與切換訊號有關的訊號，以產生更多位元至編碼器電路142。如此，編碼器電路142可根據更多的位元資訊產生更精確的一組數位碼D11 ～D1m 。
圖3為根據本案一些實施例繪製圖1的控制邏輯電路150之示意圖。於一些實施例中，控制邏輯電路150用以根據多個生效訊號SV1～SV3產生計數值CV，並在計數值CV相同於預設值n時輸出訊號SC。例如，控制邏輯電路150包含控制電路152以及計數器電路154。控制電路152用以對多組數位碼D11 ～D1m 、D21 ～D2m 以及D31 ～D3m 執行統計運算，以產生數位碼D4。於一些實施例中，控制電路152可由具有運算能力之至少一數位邏輯電路實施。計數器電路154用以接收多個生效訊號SV1、SV2以及SV3，並根據多個生效訊號SV1、SV2以及SV3進行計數以產生計數值CV，並在計數值CV相同於預設值n時輸出訊號SC。
於一些實施例中，預設值n可設定為多個比較器電路130-1、130-2與130-3之個數（於此例中，預設值n為3）。計數器電路154可為一上數計數器電路，並根據具有邏輯值1的生效訊號SV1、SV2或SV3觸發以增加計數值CV。當計數值CV小於預設值n時，計數器電路154輸出具有邏輯值0的訊號SC。響應於此訊號SC，切換電路系統120持續更新多個切換訊號S1 ～Sm ，以­ 持續進行類比數位轉換。當計數值CV相同於預設值n時，計數器電路154輸出具有邏輯值1的訊號SC。響應於此訊號SC，切換電路系統120重置多個切換訊號S1 ～Sm ，以­ 結束類比數位轉換並進入下次的取樣階段。
圖4為根據本案一些實施例繪製圖1中的部份波形之示意圖。在期間P1之前，致能訊號EN與訊號SC皆具有邏輯值0（即低位準）。於此條件下，多個切換訊號S1 ～Sm 皆為邏輯值0，故多個控制訊號SD1 ～SDm 皆具有參考電壓VREF的位準。如此一來，電容陣列電路110可被重置，以對輸入訊號SIN進行取樣。於期間P1，訊號SS會經由一額外電路（未示出）移位至一合適位準。於一些實施例中，前述的合適位準可為數位斜率式ADC裝置100的預設全刻度範圍（full scale range）內之位準）。
於期間P2，致能訊號EN具有邏輯值1（即高位準）且訊號SC具有邏輯值0。於此條件下，數位斜率式ADC裝置100開始執行類比數位轉換。響應此致能訊號EN，多個切換訊號S1 ～Sm 依序由邏輯值0切換至邏輯值1。以切換訊號S1 為例，當切換訊號S1 由邏輯值0切換至邏輯值1時，控制訊號SD1 切換為地電壓GND之位準。如此，訊號SS之位準會被電容C1拉低。藉由多個延遲單元DU1 ～DUm-1 的操作，切換訊號S2 ～Sm 會依序被切換至邏輯值1，故訊號SS之位準會依序被電容C2～Cm拉低。
比較器電路130-1於時間T0偵測到訊號SS之位準小於預定電壓VREF1（即出現零交越點），故輸出具有邏輯值1的訊號SV1。響應於此訊號SV1，圖3的計數值CV增加1。由於雜訊的影響，比較器電路130-2於時間T1（其早於時間T0）偵測到訊號SS之位準小於預定電壓VREF1，故輸出具有邏輯值1的訊號SV2。響應於此訊號SV2，圖3的計數值CV增加1。類似地，比較器電路130-3於時間T3（其晚於時間T0）偵測到訊號SS之位準小於預定電壓VREF1，故輸出具有邏輯值1的訊號SV3。響應於此訊號SV3，計數值CV再增加1。據此，於時間T3，計數值CV為3並相同於預設值n，故控制邏輯電路150輸出具有邏輯值1的訊號SC。響應於此訊號SC，多個編碼器電路系統140-1、140-2以及140-3分別產生多組數位碼D11 ～D1m 、D21 ～D2m 與D31 ～D3m 。如此，控制邏輯電路150可根據多組數位碼D11 ～D1m 、D21 ～D2m 與D31 ～D3m­ 產生數位碼D4。
於此例中，生效訊號SV3為前述的第一生效訊號。例如，在致能訊號EN由邏輯值0切換至邏輯值1後（即進入類比數位轉換階段後），生效訊號SV3為多個生效訊號SV1～SV3中最晚轉態的訊號。藉由使用生效訊號SV3來控制類比數位轉換的結束時間，可確保訊號SS之位準變化能夠讓多個比較器電路130-1、130-2以及130-3中每一者偵測到零交越點。如此，多組數位碼D11 ～D1m 、D21 ～D2m 與D31 ～D3m 足以反映多個比較器電路130-1、130-2以及130-3所受到雜訊之影響。藉由統計運算，控制邏輯電路150可平均（即降低）這些雜訊之影響以產生更為精確的數位碼D4。
於另一些實施例中，於圖4的例子中，生效訊號SV2亦可作為多個生效訊號SV1～SV3中之第一生效訊號。於此條件下，由於比較器電路130-3尚未偵測到零交越點，故對應的該組數位碼D31 ～D3m 可能不準確。因此，控制邏輯電路150可只平均多組數位碼D11 ～D1m 與D21 ～D2m 來產生數位碼D4。
上述之例子僅以3個編碼器電路系統（即預設值n等於3）以及3個比較器電路為例說明，但本案並不以此為限。於各個實施例中，編碼器電路系統之個數可大於或等於2，且比較器電路之個數可大於或等於2。
上述各實施例僅以單端式電路為例說明，但本案並不以此為限。應當理解，上述各實施例亦可由差動式電路實施（例如設置兩個電容陣列電路110來取樣差動輸入訊號以產生兩個訊號至比較器電路）。
圖5為根據本案一些實施例繪製的一種訊號轉換方法500的流程圖。於一些實施例中，訊號轉換方法500可由（但不限於）圖1的數位斜率式ADC裝置100執行。
於操作S510，根據輸入訊號與多個切換訊號產生第一訊號。於操作S520，根據多個生效訊號中的第一生效訊號與致能訊號產生該些切換訊號。於操作S530，藉由多個比較器電路產生該些生效訊號，其中該些比較器電路中每一者用以比較第一訊號與一預定電壓以產生該些生效訊號中之一對應者。於操作S540，藉由多個編碼器電路系統根據該些生效訊號產生多組第一數位碼。於操作S550，根據該些組第一數位碼執行統計運算，以產生第二數位碼。
上述訊號轉換方法500的多個操作之說明可參考前述多個實施例，故於此不再贅述。上述多個操作僅為示例，並非限定需依照此示例中的順序執行。在不違背本案的各實施例的操作方式與範圍下，在訊號轉換方法500下的各種操作當可適當地增加、替換、省略或以不同順序執行。或者，在訊號轉換方法500下的一或多個操作可以是同時或部分同時執行。
綜上所述，本案一些實施例中之數位斜率式ADC裝置與訊號轉換方法採用共享一電容陣列電路的多個比較器電路來進行類比數位轉換。如此一來，可以在提升ADC裝置的解析度並維持較低的電路面積與功率消耗。
雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100:數位斜率式類比數位轉換器（analog to digital converter, ADC）裝置 120:切換電路系統 130-1,130-2,130-3:比較器電路 140-1,140-2,140-3:編碼器電路系統 150:控制邏輯電路 D11 ~D1m ,D21 ~D2m ,D31 ~D3m ,D4:數位碼 EN:致能訊號 S1 ~Sm :切換訊號 SS,SC:訊號 SIN:輸入訊號 SV1,SV2,SV3:生效訊號 VREF1:預定電壓 C1~Cm:電容 CQ:邏輯閘電路 D[1]~D[m]:訊號 DU1 ~DUm-1 :延遲單元 DF1 ~DFm :正反器電路 GND:地電壓 I1~Im:反相器電路 SD1 ~SDm :控制訊號 SW1:開關 VREF:參考電壓 152:控制電路 154:計數器電路 CV:計數值 n:預設值 P1,P2:期間 T0,T1,T2:時間 500:訊號轉換方法 S510,S520,S530,S540,S550:操作
［圖1］為根據本案一些實施例繪製的一種數位斜率式類比數位轉換器裝置的示意圖； ［圖2］為根據本案一些實施例繪製圖1中的電容陣列電路、切換電路系統以及編碼器電路系統之示意圖； ［圖3］為根據本案一些實施例繪製圖1的控制邏輯電路之示意圖； ［圖4］為根據本案一些實施例繪製圖1中的部份波形之示意圖；以及 ［圖5］為根據本案一些實施例繪製一種訊號轉換方法的流程圖。
100:數位斜率式類比數位轉換器裝置
120:切換電路系統
130-1,130-2,130-3:比較器電路
140-1,140-2,140-3:編碼器電路系統
150:控制邏輯電路
D11 ~D1m ,D21 ~D2m ,D31 ~D3m ,D4:數位碼
EN:致能訊號
S1 ~Sm :切換訊號
SS,SC:訊號
SIN:輸入訊號
SV1,SV2,SV3:生效訊號
VREF1:預定電壓

Claims (10)

  1. 一種數位斜率式類比數位轉換器裝置，包含： 一電容陣列電路，用以根據一輸入訊號與複數個切換訊號產生一第一訊號； 一切換電路系統，用以根據一致能訊號與複數個生效訊號中的一第一生效訊號產生該些切換訊號； 複數個比較器電路，其中該些比較器電路中每一者用以比較該第一訊號與一預定電壓以產生該些生效訊號中之一對應者； 複數個編碼器電路系統，其中該些編碼器電路系統中每一者用以根據該些生效訊號中之一對應者接收該些切換訊號，以產生複數組第一數位碼中之一對應者；以及 一控制邏輯電路，用以根據該些組第一數位碼執行一統計運算，以產生一第二數位碼。
  2. 如請求項1之數位斜率式類比數位轉換器裝置，其中該些比較器電路在未校正一直流偏移電壓下產生該些生效訊號中之該對應者。
  3. 如請求項1之數位斜率式類比數位轉換器裝置，其中該第一生效訊號為該些生效訊號中在該致能訊號由一第一邏輯值切換至一第二邏輯值後最晚轉態的一訊號。
  4. 如請求項1之數位斜率式類比數位轉換器裝置，其中該切換電路系統用以根據該致能訊號與該第一生效訊號產生該些切換訊號之一第一切換訊號，並依序延遲該第一切換訊號以產生該些切換訊號中之剩餘切換訊號。
  5. 如請求項4之數位斜率式類比數位轉換器裝置，其中該切換電路系統包含： 一第一邏輯閘電路，用以在該致能訊號具有一第一邏輯值與該第一生效訊號具有一第二邏輯值時產生具有該第一邏輯值的該第一切換訊號，其中該第一邏輯值不同於該第二邏輯值；以及 複數個延遲單元，其中該些延遲單元串聯耦接以延遲該第一切換訊號，以依序產生該些剩餘切換訊號。
  6. 如請求項1之數位斜率式類比數位轉換器裝置，其中該電容陣列電路包含： 複數個反相器電路，其中該些反相器電路中每一者用以根據該些切換訊號中之一對應者產生複數個控制訊號中之一對應者；以及 複數個電容，其中該些電容的第一端用以接收該輸入訊號，且該些電容的第二端分別接收該些控制訊號。
  7. 如請求項1之數位斜率式類比數位轉換器裝置，其中該些編碼器電路系統中每一者包含： 複數個正反器電路，用以根據該些生效訊號中之一對應者分別接收該些切換訊號，以輸出複數個第二訊號；以及 一編碼器電路，用以編碼該些第二訊號以產生該些組第一數位碼中之一對應者。
  8. 如請求項1之數位斜率式類比數位轉換器裝置，其中該控制邏輯電路用以平均該些組第一數位碼以產生該第二數位碼。
  9. 如請求項1之數位斜率式類比數位轉換器裝置，其中該控制邏輯電路用以根據該些生效訊號進行計數以產生一計數值，並於該計數值相等於一預設值時輸出一第三訊號，且該切換電路系統更用以根據該第三訊號與該致能訊號產生該些切換訊號。
  10. 一種訊號轉換方法，包含： 根據一輸入訊號與複數個切換訊號產生一第一訊號； 根據複數個生效訊號中的一第一生效訊號與一致能訊號產生該些切換訊號； 藉由複數個比較器電路產生該些生效訊號，其中該些比較器電路中每一者用以比較該第一訊號與一預定電壓以產生該些生效訊號中之一對應者； 藉由複數個編碼器電路系統根據該些生效訊號產生複數組第一數位碼；以及 根據該些組第一數位碼執行一統計運算，以產生一第二數位碼。
TW109112861A 2020-04-16 2020-04-16 數位斜率式類比數位轉換器裝置與訊號轉換方法 TWI736223B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109112861A TWI736223B (zh) 2020-04-16 2020-04-16 數位斜率式類比數位轉換器裝置與訊號轉換方法
US17/150,303 US11159171B1 (en) 2020-04-16 2021-01-15 Digital slope analog to digital converter device and signal conversion method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109112861A TWI736223B (zh) 2020-04-16 2020-04-16 數位斜率式類比數位轉換器裝置與訊號轉換方法

Publications (2)

Publication Number Publication Date
TWI736223B TWI736223B (zh) 2021-08-11
TW202141934A true TW202141934A (zh) 2021-11-01

Family

ID=78082153

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109112861A TWI736223B (zh) 2020-04-16 2020-04-16 數位斜率式類比數位轉換器裝置與訊號轉換方法

Country Status (2)

Country Link
US (1) US11159171B1 (zh)
TW (1) TWI736223B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11711089B2 (en) * 2019-04-05 2023-07-25 Telefonaktiebolaget Lm Ericsson (Publ) SAR ADC with alternating low and high precision comparators and uneven allocation of redundancy
TWI792438B (zh) * 2021-07-22 2023-02-11 瑞昱半導體股份有限公司 訊號轉換裝置、動態元件匹配電路與動態元件匹配方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2388923B1 (en) * 2010-05-21 2013-12-04 Stichting IMEC Nederland Asynchronous digital slope analog-to-digital converter and method thereof
TWI524679B (zh) 2013-05-03 2016-03-01 瑞昱半導體股份有限公司 連續逼近式類比數位轉換器（ｓａｒ ａｄｃ）及其方法
WO2016029858A1 (en) * 2014-08-28 2016-03-03 Mediatek Inc. Hybrid analog-to-digital converter using digital slope analog-to-digital converter and related hybrid analog-to-digital conversion method thereof
US9673832B2 (en) 2015-05-15 2017-06-06 Mediatek Inc. Successive approximation analog-to-digital converter and accuracy improving method thereof
US9774339B2 (en) * 2015-09-28 2017-09-26 Board Of Regents, The University Of Texas System Statistical estimation-based noise reduction technique for low power successive approximation register analog-to-digital converters
TWI650949B (zh) * 2018-02-02 2019-02-11 瑞昱半導體股份有限公司 連續逼近式類比數位轉換器的校正電路與校正方法
JP7445928B2 (ja) * 2018-05-07 2024-03-08 ストロング フォース アイオーティ ポートフォリオ ２０１６，エルエルシー 産業用のモノのインターネットを利用した解析及びメンテナンスのための機械信号のデータ収集、学習、ストリーミングのための方法並びにシステム

Also Published As

Publication number Publication date
TWI736223B (zh) 2021-08-11
US20210328596A1 (en) 2021-10-21
US11159171B1 (en) 2021-10-26

Similar Documents

Publication Publication Date Title
CN103178847B (zh) 连续近似寄存式模拟数字转换器及其方法
CN109039332B (zh) 一种逐次逼近型模数转换器及其低功耗开关算法
US7576677B2 (en) Pipeline A/D converter converting analog signal to digital signal
Yousefi et al. An energy-efficient DAC switching method for SAR ADCs
TWI532328B (zh) 類比數位轉換裝置及其轉換方法
TWI643462B (zh) 連續漸近暫存器式類比至數位轉換器之位元錯誤率預測電路
TWI736223B (zh) 數位斜率式類比數位轉換器裝置與訊號轉換方法
CN104124971A (zh) 基于逐次逼近原理的两级流水线型模数转换器
CN113839673A (zh) 一种新型数字域自校准逐次逼近模数转换器
CN111034052B (zh) 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置
TWI792438B (zh) 訊號轉換裝置、動態元件匹配電路與動態元件匹配方法
CN110034762A (zh) 一种采样频率可调的模数转换器
CN116846391A (zh) 一种基于双校准的低失调低功耗动态比较器
TWI707547B (zh) 類比數位轉換器裝置與具雜訊整形的數位斜率式類比數位轉換器電路系統
TW201419766A (zh) 連續近似式類比至數位轉換器
Surkar et al. Analysis of Analog to Digital Converter for Biomedical Applications
CN112583406B (zh) 模拟数字转换器装置与模拟数字转换器电路系统
TWI726822B (zh) 訊號轉換裝置
CN112994699B (zh) 失调校准装置、逐次逼近型模数转换装置及失调校准方法
CN102281069B (zh) 模拟数字转换电路
CN113556127B (zh) 数字斜率式模拟数字转换器装置与信号转换方法
CN114710155A (zh) 用于sar型模数转换器的逻辑控制电路、sar型模数转换器
Jiang et al. A 16-channel 12-bit rail-to-rail successive approxmation register ADC for AFEs
CN112838866A (zh) 校准逻辑控制电路及方法、逐次逼近型模数转换器
CN104092465B (zh) 一种基于时域比较器的宽输入摆幅Flash ADC电路