CN113572476B - 模拟数字转换系统与时脉偏斜校准方法 - Google Patents

模拟数字转换系统与时脉偏斜校准方法 Download PDF

Info

Publication number
CN113572476B
CN113572476B CN202010352653.1A CN202010352653A CN113572476B CN 113572476 B CN113572476 B CN 113572476B CN 202010352653 A CN202010352653 A CN 202010352653A CN 113572476 B CN113572476 B CN 113572476B
Authority
CN
China
Prior art keywords
analog
digital conversion
digital
codes
generate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010352653.1A
Other languages
English (en)
Other versions
CN113572476A (zh
Inventor
万少华
汪鼎豪
陈昱竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd, Global Unichip Corp filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN202010352653.1A priority Critical patent/CN113572476B/zh
Publication of CN113572476A publication Critical patent/CN113572476A/zh
Application granted granted Critical
Publication of CN113572476B publication Critical patent/CN113572476B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种模拟数字转换系统、时脉偏斜校准方法与相关的计算机程序产品。模拟数字转换系统包含多级模拟数字转换单元与偏斜校准电路。多级模拟数字转换单元用于分别依据交错的多个时脉信号对测试信号进行取样以分别产生多级量化输出。多级模拟数字转换单元的运作使模拟数字转换系统具有取样频率。测试信号具有第一频率，且取样频率为第一频率的N倍，N为大于1的奇数。偏斜校准电路用于以每间隔N级的方式依序分析多级量化输出以产生多个数字码。偏斜校准电路还用于依据多个数字码与参考码之间的比较结果校准模拟数字转换系统的时脉偏斜。本发明无需额外作为校准基准的参考电路，且利用简单的逻辑运算即可校准时脉偏斜。

Description

模拟数字转换系统与时脉偏斜校准方法
技术领域
本揭示文件有关一种模拟数字转换系统，尤指一种无需利用额外电路提供校准基准的模拟数字转换系统、时脉偏斜校准方法与相关的计算机程序产品。
背景技术
随着各种通讯技术的发展与硬件规格的提升，对于信号的模拟数字转换的解析度与操作速度的要求也随之提升。受限于制程因素，传统的单通道模拟数字转换器的操作速度已到了发展瓶颈，因而使得操作速度正相关于通道数量的时间交错式模拟数字转换器(time-interleaved ADC)受到重视。然而，时间交错式模拟数字转换器的多个通道之间容易有因时脉信号的相位不一致而引起的时脉偏斜误差，这将对时间交错式模拟数字转换器的性能造成严重影响。
发明内容
本揭示文件提供一种时脉偏斜校准方法，其用于校准模拟数字转换系统。模拟数字转换系统包含分别依据交错的多个时脉信号运作的多级模拟数字转换单元。时脉偏斜校准方法包含以下流程：利用模拟数字转换系统以取样频率对测试信号进行取样，以使多级模拟数字转换单元分别产生多级量化输出，其中测试信号具有第一频率，取样频率为第一频率的N倍，且N为大于1的奇数；以每间隔N级的方式依序分析多级量化输出以产生多个数字码；以及依据多个数字码与参考码之间的比较结果校准模拟数字转换系统的时脉偏斜。
在某些实施例中，以每间隔N级的方式依序分析多级量化输出以产生多个数字码的流程包含：分析多级量化输出中由一第i级模拟数字转换单元产生的一者以产生多个数字码中的对应一者，其中i为正整数；当i+N小于或等于M时，接着分析多级量化输出中由一第i+N级模拟数字转换单元产生的一者以产生多个数字码中的对应另一者，其中M为多级模拟数字转换单元的总数；以及当i+N大于M时，接着分析多级量化输出中由一第i+N-M级模拟数字转换单元产生的一者以产生多个数字码中的对应又一者。
在某些实施例中，以每间隔N级的方式依序分析多级量化输出以产生多个数字码的流程还包含自一第j级模拟数字转换单元开始以每间隔N级的方式依序分析多级量化输出，且j为正整数。多个数字码中对应于一第j-1级模拟数字转换单元、第j级模拟数字转换单元与一第j+1级模拟数字转换单元的三者依序递增或递减。
在某些实施例中，多级量化输出中的每一者用于产生多个数字码中的一或多个数字码，校准模拟数字转换系统的时脉偏斜的流程包含：平均依据多级量化输出中的每一者产生的一或多个数字码，以获得分别对应于多级模拟数字转换单元的多个平均码；以及平均多个平均码以产生参考码。
在某些实施例中，校准模拟数字转换系统的时脉偏斜的流程还包含：将多个平均码的每一者与参考码进行比较，以产生分别对应于多级模拟数字转换单元的多个校准信号；以及依据多个校准信号对应地校准多级模拟数字转换单元。
在某些实施例中，时脉偏斜校准方法中的多个数字码实质上相同。
在某些实施例中，时脉偏斜校准方法还包含依据一来源时脉信号产生测试信号，且来源时脉信号的频率为第一频率的N倍。
本揭示文件提供一种模拟数字转换系统，其包含多级模拟数字转换单元与偏斜校准电路。多级模拟数字转换单元用于分别依据交错的多个时脉信号对测试信号进行取样以分别产生多级量化输出。多级模拟数字转换单元的运作使模拟数字转换系统具有取样频率。测试信号具有第一频率，且取样频率为第一频率的N倍，N为大于1的奇数。偏斜校准电路用于以每间隔N级的方式依序分析多级量化输出以产生多个数字码。偏斜校准电路还用于依据多个数字码与参考码之间的比较结果校准模拟数字转换系统的时脉偏斜。
在某些实施例中，偏斜校准电路包含一控制电路，控制电路用于以每间隔N级的方式分析多级量化输出以产生多个数字码。若控制电路分析多级量化输出中由一第i级模拟数字转换单元产生的一者以产生多个数字码中的对应一者，且若i+N小于或等于M，控制电路接着分析多级量化输出中由一第i+N级模拟数字转换单元产生的一者以产生多个数字码中的对应另一者。M为多级模拟数字转换单元的总数且i为正整数。若i+N大于M，控制电路接着分析多级量化输出中由一第i+N-M级模拟数字转换单元产生的一者以产生多个数字码中的对应又一者。
在某些实施例中，控制电路用于自一第j级模拟数字转换单元开始以每间隔N级的方式依序分析多级量化输出，且j为正整数。多个数字码中对应于一第j-1级模拟数字转换单元、第j级模拟数字转换单元与一第j+1级模拟数字转换单元的三者依序递增或递减。
在某些实施例中，多级量化输出中的每一者用于产生多个数字码中的一或多个数字码。控制电路还用于加总依据多级量化输出中的每一者产生的一或多个数字码，以获得分别对应于多级模拟数字转换单元的多个加总值。偏斜校准电路还包含多个第一除法电路、加法电路、第二除法电路与多个比较电路。多个第一除法电路用于分别平均多个加总值，以获得分别对应于多级模拟数字转换单元的多个平均码。加法电路用于加总多个平均码以获得一加总结果。第二除法电路用于平均加总结果以获得参考码。多个比较电路用于将多个平均码的每一者与参考码进行比较，以产生分别对应于多级模拟数字转换单元的多个校准信号。多个校准信号用于对应地校准多级模拟数字转换单元。
在某些实施例中，模拟数字转换系统中的多个数字码实质上相同。
在某些实施例中，模拟数字转换系统还包含信号产生电路。信号产生电路用于依据一来源时脉信号产生测试信号，且来源时脉信号的频率为第一频率的N倍。
本揭示文件提供一种计算机程序产品，其储存在模拟数字转换系统的记忆装置中，且允许模拟数字转换系统执行时脉偏斜校准运作。模拟数字转换系统包含分别依据交错的多个时脉信号运作的多级模拟数字转换单元。时脉偏斜校准运作包含以下流程：利用模拟数字转换系统以取样频率对测试信号进行取样以使多级模拟数字转换单元分别产生多级量化输出，其中测试信号具有第一频率，且取样频率为第一频率的N倍，N为大于1的奇数；以每间隔N级的方式依序分析多级量化输出以产生多个数字码；以及依据多个数字码与参考码之间的比较结果校准模拟数字转换系统的时脉偏斜。
在某些实施例中，当以每间隔N级的方式依序分析多级量化输出以产生多个数字码时，时脉偏斜校准运作包含：分析多级量化输出中由一第i级模拟数字转换单元产生的一者以产生多个数字码中的对应一者，且i为正整数；当i+N小于或等于M时，接着分析多级量化输出中由一第i+N级模拟数字转换单元产生的一者以产生多个数字码中的对应另一者，且M为多级模拟数字转换单元的总数；以及当i+N大于M时，接着分析多级量化输出中由一第i+N-M级模拟数字转换单元产生的一者以产生多个数字码中的对应又一者。
在某些实施例中，当以每间隔N级的方式依序分析多级量化输出以产生多个数字码时，时脉偏斜校准运作还包含自一第j级模拟数字转换单元开始以每间隔N级的方式依序分析多级量化输出，且j为正整数。多个数字码中对应于一第j-1级模拟数字转换单元、第j级模拟数字转换单元与一第j+1级模拟数字转换单元的三者依序递增或递减。
在某些实施例中，多级量化输出中的每一者用于产生多个数字码中的一或多个数字码。当校准模拟数字转换系统的时脉偏斜时，时脉偏斜校准运作包含：平均依据多级量化输出中的每一者产生的一或多个数字码，以获得分别对应于多级模拟数字转换单元的多个平均码；以及平均多个平均码以产生参考码。
在某些实施例中，当校准模拟数字转换系统的时脉偏斜时，时脉偏斜校准运作还包含：将多个平均码的每一者与参考码进行比较，以产生分别对应于多级模拟数字转换单元的多个校准信号；以及依据多个校准信号对应地校准多级模拟数字转换单元。
在某些实施例中，计算机程序产品中的多个数字码实质上相同。
在某些实施例中，时脉偏斜校准运作还包含依据一来源时脉信号产生测试信号，且来源时脉信号的频率为第一频率的N倍。
上述多个实施例的优点之一，是无需额外作为校准基准的参考电路。
上述多个实施例的另一优点，是利用简单的逻辑运算即可校准时脉偏斜。
附图说明
图1为依据本揭示文件一实施例的模拟数字转换系统简化后的功能方块图；
图2为依据本揭示文件一实施例绘示的图1的多个时脉信号的波形示意图；
图3为依据本揭示文件一实施例的偏斜校准电路简化后的功能方块图；
图4为依据本揭示文件一实施例绘示的偏斜校准电路对测试信号的分析过程示意图；
图5为依据本揭示文件一实施例绘示的偏斜校准电路对分析起点的选择过程示意图；
图6为依据本揭示文件一实施例的时脉偏斜校准方法的流程图。
【符号说明】
100:模拟数字转换系统
1101～1108:模拟数字转换单元
120:输出电路
130:信号产生电路
140:偏斜校准电路
CLK1～CLK8:时脉信号
CLKs:来源时脉信号
QT1～QT8:量化输出
Sin:测试信号
Sout:数字信号
P1,P2:时间点
TS:取样周期
fs:取样频率
To:第一周期
fo:第一频率
210:控制电路
220:第一除法电路
230:加法电路
240:第二除法电路
250:比较电路
SU1～SU8:加总值
Cav1～Cav8:平均码
Cref:参考码
AD1～AD8:校准信号
600:时脉偏斜校准方法
S602～S606:流程
具体实施方式
以下将配合相关附图来说明本揭示文件的实施例。在附图中，相同的标号表示相同或类似的元件或方法流程。
图1为依据本揭示文件一实施例的模拟数字转换系统100简化后的功能方块图。模拟数字转换系统100包含多级模拟数字转换单元1101～1108、输出电路120、信号产生电路130与偏斜校准电路140。多级模拟数字转换单元1101～1108分别依据交错的多个时脉信号CLK1～CLK8对测试信号Sin进行取样，以分别产生多级量化输出QT1～QT8。模拟数字转换单元1101～1108的运作使得模拟数字转换系统100具有取样频率fs。
在一些实施例中，如图2所示，时脉信号CLK1～CLK8彼此之间存在时间间隔，使得模拟数字转换单元1101～1108在不同的时间点执行取样与模拟数字转换，亦即模拟数字转换系统100可以是时间交错式(time-interleaved)模拟数字转换系统。例如，模拟数字转换单元1101和模拟数字转换单元1102会分别在时间点P1和时间点P2对测试信号Sin进行取样与模拟数字转换。时间点P1和时间点P2之间的差异为取样周期TS，且取样周期TS为取样频率fs的倒数(亦即TS＝1/fs)。实作上，测试信号Sin可以是弦波信号、三角波信号、方波信号、或是其他合适种类的周期性信号。
本案说明书与附图中的模拟数字转换单元1101～1108的数量仅是为了便于理解的示范性实施例，且本揭示文件不以此为限。在一些实施例中，模拟数字转换系统100可以包含M级模拟数字转换单元110，其中M为2的幂次方，且后述的各种时脉偏斜(time skew)校准运作以及时脉偏斜校准方法600亦适用于包含M级模拟数字转换单元110的模拟数字转换系统100。另外，本案说明书中元件编号与信号编号中未使用下标索引者，代表该元件编号或信号编号是指称所属元件群组或信号群组中不特定的任一元件或信号。
请再参考图1，输出电路120耦接于模拟数字转换单元1101～1108，且用于接收量化输出QT1～QT8。输出电路120会根据量化输出QT1～QT8执行资料组合操作，以产生具有取样频率fs的数字信号Sout。在一些实施例中，输出电路120可由多工器、现场可程序化逻辑门(FPGA)及/或数字信号处理器(DSP)来实现。
信号产生电路130用于依据来源时脉信号CLKs产生测试信号Sin与时脉信号CLK1～CLK8。测试信号Sin具有第一频率fo，且取样频率fs为第一频率fo的N倍，其中N为大于1的奇数。
在一些实施例中，来源时脉信号CLKs的频率是第一频率fo的N倍。在另一些实施例中，时脉信号CLK的频率可以是来源时脉信号CLKs的频率的M分之一，其中M为模拟数字转换系统100中模拟数字转换单元110的数量，例如时脉信号CLK1～CLK8每一者的频率可以是来源时脉信号CLKs的频率的八分之一。实作上，信号产生电路130可以包含滤波电路、锁相回路(phase lock loop)或延迟锁定回路(delay lock loop)中的一或多者。
偏斜校准电路140耦接于模拟数字转换单元1101～1108，且用于接收并分析量化输出QT1～QT8。偏斜校准电路140用于以每间隔N级的方式依序分析量化输出QT1～QT8以产生多个数字码。例如，在N为3的情况下，偏斜校准电路140可以先依据量化输出QT1的电压值产生一对应的数字码，接着依据量化输出QT4的电压值产生另一对应的数字码，再接着依据量化输出QT7的电压值产生另一对应的数字码，依此类推。偏斜校准电路140还用于将得到的多个数字码与一参考码Cref进行比较以产生一比较结果，并依据比较结果校准模拟数字转换系统100的时脉偏斜，详细的校准运作将于后续段落中说明。
在一些实施例中，量化输出QT1～QT8会先经过偏移(offset)误差校准及/或增益(gain)误差校准，接着才被提供至输出电路120与偏斜校准电路140。为简洁起见，相关的其他校准电路未绘示于图1中。
图3为依据本揭示文件一实施例的偏斜校准电路140简化后的功能方块图。图4为依据本揭示文件一实施例绘示的偏斜校准电路140对测试信号Sin的分析过程示意图。偏斜校准电路140包含控制电路210、多个第一除法电路220、加法电路230、第二除法电路240以及多个比较电路250。在一些实施例中，请同时参考图3与图4，测试信号Sin具有第一周期To，且第一周期To为第一频率fo的倒数(亦即，To＝1/fo)。由于取样频率fs为第一频率fo的N倍(例如3倍)，模拟数字转换系统100会于第一周期To中利用模拟数字转换单元1101～1108对测试信号Sin取样N次(例如3次)。为便于理解，后续段落将以N等于3为例说明偏斜校准电路140的运作，但本揭示文件不以此为限。
为校准时脉偏斜现象，控制电路210会以每间隔N级(例如3级)的方式依序分析量化输出QT1～QT8以产生多个数字码。例如，在N为3的情况下，控制电路210可以依序地分析量化输出QT1、QT4、QT7、QT2、QT5、QT8、QT3与QT6的电压值，然后再次分析量化输出QT1的电压值，以依据每笔电压值产生对应的一数字码。亦即，控制电路210在量化输出QT1和QT4的分析之间可以忽略量化输出QT2和QT3，而在量化输出QT4和QT7的分析之间可以忽略量化输出QT5和QT6，依此类推。控制电路210可以依据上述顺序多次且循环地对量化输出QT1～QT8进行分析。
由于取样频率fs为第一频率fo的N倍(例如，3倍)，通过以间隔N级(例如，3级)的方式分析量化输出QT1～QT8，控制电路210会连续地产生实质上相同的多个数字码。例如，如图4所示，控制电路210会依据量化输出QT1、QT4、QT7、QT2、QT5、QT8、QT3与QT6连续地产生相同的多个数字码01111111。如此一来，透过简单地检验控制电路210产生的多个理想上会实质相同的数字码中是否存在变异者，即可确认是否发生时脉偏斜现象，因而偏斜校准电路140中的其余电路可以采用简单的逻辑运算电路来实现，详细的检验过程将于后续段落中进一步说明。
在一些实施例中，由于量化输出QT1～QT8的总级数(亦即，模拟数字转换单元1101～1108的总级数)为2的幂次方，且N为奇数，即使控制电路210以间隔的方式进行分析，控制电路210也能分析到每一个量化输出QT1～QT8，而不会存在未被分析到的量化输出QT。例如，在量化输出QT1和QT4的分析之间被忽略的量化输出QT2和QT3，会分别于量化输出QT7和QT8的分析结束之后被分析。又例如，在量化输出QT4和QT7的分析之间被忽略的量化输出QT5和QT6，会分别于量化输出QT2和QT3的分析结束之后被分析，依此类推。如此一来，便不会存在未校准到的模拟数字转换单元110。
换言之，当控制电路210分析由第i级模拟数字转换单元110i产生的量化输出QTi以产生对应的数字码时，若i+N小于或等于模拟数字转换系统100中模拟数字转换单元110的总数M，则控制电路210会接着分析由第i+N级模拟数字转换单元110i+N产生的量化输出QTi+N，其中i和M为正整数。另一方面，当控制电路210分析由第i级模拟数字转换单元110i产生的量化输出QTi以产生对应的数字码时，若i+N大于M，则控制电路210会接着分析由第i+N-M级模拟数字转换单元110i+N-M产生的量化输出QTi+N-M。在一些实施例中，控制电路210可以依据上述规则循环地进行分析，直到控制电路210依据每个量化输出QT产生至少一个数字码。
控制电路210会进一步加总量化输出QT1～QT8每一者所对应的一或多个数字码，以产生分别对应于模拟数字转换单元1101～1108的多个加总值SU1～SU8。例如，在循环地多次(例如，4次)分析量化输出QT1～QT8的过程中，控制电路210依据量化输出QT1产生了数值皆为01111111的四个数字码，则控制电路210会将此四个数字码加总以得到数值为111111100的加总值SU1。又例如，在循环地多次(例如，4次)分析量化输出QT1～QT8的过程中，控制电路210依据量化输出QT4也产生了数值皆为01111111的四个数字码，则控制电路210会将此四个数字码加总以得到数值为111111100的加总值SU4，依此类推。
接着，控制电路210会将加总值SU1～SU8分别输出至多个第一除法电路220，以平均加总值SU1～SU8而分别得到多个平均码Cav1～Cav8。每个第一除法电路220的除数可以设置为控制电路210循环分析量化输出QT1～QT8的次数，例如前述的4次，但本揭示文件不以此为限。在一些实施例中，第一除法电路220的平均运作是用于消除背景的杂讯。
加法电路230用于加总平均码Cav1～Cav8，并将加总结果输出至第二除法电路240。第二除法电路240用于平均平均码Cav1～Cav8的加总结果，以产生参考码Cref。第二除法电路240的除数可以设置为等于模拟数字转换单元1101～1108的数量，但本揭示文件不以此为限。
多个比较电路250分别用于接收平均码Cav1～Cav8。每个比较电路250用于将平均码Cav1～Cav8中的对应一者与参考码Cref进行比较，以产生多个校准信号AD1～AD8，其中校准信号AD1～AD8分别用于校准模拟数字转换单元1101～1108。
若模拟数字转换单元1101～1108的其中一者未受到时脉偏斜影响，则其对应的平均码Cav会实质上相同于参考码Cref。
另一方面，若模拟数字转换单元1101～1108的其中一者受到时脉偏斜影响，则受影响的模拟数字转换单元110会因错误的取样时间而输出变异的量化输出QT，进而使其对应的平均码Cav与参考码Cref之间具有差异，且此差异会反映于对应的校准信号AD中。
例如，若平均码Cav1与参考码Cref相同，则对应的比较电路250可以将校准信号AD1设定为具有一特定的逻辑值(例如逻辑1)。又例如，若平均码Cav1与参考码Cref不同，则校准信号AD1会被设置为具有相反的另一逻辑值(例如逻辑0)。
请再参考图1，校准信号AD1～AD8会被提供至信号产生电路130。在一些实施例中，校准信号AD1～AD8可以用于调整信号产生电路130中锁相回路的震荡器的工作电压，例如将震荡器的工作电压调升或调降一固定值以校准震荡器的输出相位。在另一些实施例中，校准信号AD1～AD8可以用于调整信号产生电路130中延迟锁定回路的延迟线(delay line)的工作电压，例如将延迟线的工作电压调升或调降一固定值以校准延迟线的延迟量。如此一来，模拟数字转换系统100的时脉偏斜现象便会得到校准。
图5为依据本揭示文件一实施例绘示的偏斜校准电路140对分析起点的选择过程示意图。在一些实施例中，偏斜校准电路140在开始以每间隔N级的方式依序分析量化输出QT1～QT8之前，会先以无间隔(或N等于1)的方式分析量化输出QT1～QT8所对应的多个数字码的大小变化趋势。偏斜校准电路140会辨识出多个数字码中依序递增的多者，并以该多者中具有中间数值者所对应的量化输出QT(或模拟数字转换单元110)为起始点，开始以每间隔N级的方式依序分析量化输出QT1～QT8。
例如，偏斜校准电路140会辨识出量化输出QT8、QT1与QT2三者所分别对应的三个数字码00000111、01111111与11111100依序递增。因此，偏斜校准电路140会选择自量化输出QT1(亦即模拟数字转换单元1101)为起始点，开始以每间隔N级的方式依序分析量化输出QT1～QT8。
相似地，在另一些实施例中，偏斜校准电路140会辨识出多个数字码中依序递减的多者，并以该多者中具有中间数值者所对应的量化输出QT为起始点，开始以每间隔N级的方式依序分析量化输出QT1～QT8。
在测试信号Sin的波形为已知条件的情况下，通过上述的方式选择分析起始点，模拟数字转换系统100便能够依据平均码Cav与参考码Cref之间的差异得知其时脉偏斜的方向。例如，若时脉偏斜造成模拟数字转换单元1101较晚取样，则其对应的平均码Cav1会大于参考码Cref。又例如，若时脉偏斜造成模拟数字转换单元1101较早取样，则其对应的平均码Cav1会小于参考码Cref。
另外，数字码依序递减或递增的现象是由测试信号Sin的波形较陡峭的部分所引起，而选择波形较陡峭的部分进行分析能够使时脉偏斜现象易于观察。
在上述的多个实施例中，N可以是大于或等于3且小于或等于7的奇数。由于第一频率fo是来源时脉信号CLKs的频率的N分之一，当N的数值越小，第一频率fo会越高，使得测试信号Sin会具有较大的上升与下降斜率，进而使时脉偏斜现象易于观察。因此，降低N的数值有助于提升时脉偏斜的校准精度。另一方面，为了提供急遽变化的测试信号Sin，信号产生电路130需要较高的精度与可靠度。因此，提升N的数值有助于降低模拟数字转换系统100的复杂度与设计难度。
在上述的多个实施例中，偏斜校准电路140中的元件与功能方块可以用实际制作的电路来实现，也可以用储存于模拟数字转换系统100的记忆装置(未绘示)中的计算机程序产品来实现，或者以实际制作的电路与计算机程序产品的组合来实现。当模拟数字转换系统100中的一或多个处理器(未绘示)执行前述的计算机程序产品时，计算机程序产品允许模拟数字转换系统100执行前述多个实施例中的时脉偏斜校准运作。
在一些实施例中，当模拟数字转换系统100完成时脉偏斜校准时，模拟数字转换系统100可以将所有模拟数字转换单元110的接收端切换为接收其他欲进行模拟数字转换处理的输入信号，例如WiFi、蓝芽、4G、或是其他更先进通讯协定的信号。
图6为依据本揭示文件一实施例的时脉偏斜校准方法600的流程图。时脉偏斜校准方法600适用于上述多个实施的模拟数字转换系统100，且包含以下的流程S602～S606。于流程S602中，模拟数字转换系统100以取样频率fs对测试信号Sin进行取样。如图1和图2所示，模拟数字转换单元1101～1108会分别依据时脉信号CLK1～CLK8取样测试信号Sin，以分别产生多级量化输出QT1～QT8，其中取样频率fs为测试信号Sin的频率的N倍，且N为大于1的奇数。
于流程S604中，如图3和图4所示，偏斜校准电路140会以每间隔N级的方式依序分析量化输出QT1～QT8以产生多个数字码。由于模拟数字转换单元1101～1108的数量为2的幂次方且N为奇数，量化输出QT1～QT8的每一者都会被用于产生该多个数字码中的一或多者，而不会有未被分析的量化输出QT1～QT8。
于流程S606中，偏斜校准电路140会依据该多个数字码与一参考码Cref之间的比较结果校准模拟数字转换系统100的时脉偏斜。如图3所示，量化输出QT1～QT8每一者所对应的一或多个数字码会被加总和平均，以产生对应于模拟数字转换单元1101～1108的平均码Cav1～Cav8。偏斜校准电路140会进一步平均平均码Cav1～Cav8以产生参考码Cref。
由前述可知，模拟数字转换系统100无需额外作为校准基准的参考电路，并且模拟数字转换系统100透过简单的加总、平均与比较运算即可校准时脉偏斜误差。
因此，模拟数字转换系统100具有电路面积小、校准速度快与容易设计的优点。时脉偏斜校准方法600亦具有类似的优点，在此不再赘述。
在说明书及权利要求书中使用了某些词汇来指称特定的元件。然而，所属技术领域中具有通常知识者应可理解，同样的元件可能会用不同的名词来称呼。说明书及权利要求书并不以名称的差异做为区分元件的方式，而是以元件在功能上的差异来做为区分的基准。在说明书及权利要求书所提及的“包含”为开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”在此包含任何直接及间接的连接手段。因此，若文中描述第一元件耦接于第二元件，则代表第一元件可通过电性连接或无线传输、光学传输等信号连接方式而直接地连接于第二元件，或者通过其他元件或连接手段间接地电性或信号连接至该第二元件。
在此所使用的“及/或”的描述方式，包含所列举的其中之一或多个项目的任意组合。另外，除非说明书中特别指明，否则任何单数格的用语都同时包含复数格的涵义。
以上仅为本揭示文件的较佳实施例，凡依本揭示文件权利要求所做的均等变化与修饰，皆应属本揭示文件的涵盖范围。

Claims (20)

1.一种时脉偏斜校准方法，用于校准一模拟数字转换系统，该模拟数字转换系统包含分别依据交错的多个时脉信号运作的多级模拟数字转换单元，其特征在于，该时脉偏斜校准方法包含：
利用该模拟数字转换系统以一取样频率对一测试信号进行取样以使该多级模拟数字转换单元分别产生多级量化输出，其中该测试信号具有一第一频率，且该取样频率为该第一频率的N倍，N为大于1的奇数；
以每间隔N级的方式依序分析该多级量化输出以产生多个数字码；以及
依据该多个数字码与一参考码之间的一比较结果校准该模拟数字转换系统的时脉偏斜。
2.根据权利要求1所述的时脉偏斜校准方法，其特征在于，以每间隔N级的方式依序分析该多级量化输出以产生该多个数字码的流程包含：
分析该多级量化输出中由一第i级模拟数字转换单元产生的一者以产生该多个数字码中的对应一者，其中i为正整数；
当i+N小于或等于M时，接着分析该多级量化输出中由一第i+N级模拟数字转换单元产生的一者以产生该多个数字码中的对应另一者，其中M为该多级模拟数字转换单元的总数；以及
当i+N大于M时，接着分析该多级量化输出中由一第i+N-M级模拟数字转换单元产生的一者以产生该多个数字码中的对应又一者。
3.根据权利要求2所述的时脉偏斜校准方法，其特征在于，以每间隔N级的方式依序分析该多级量化输出以产生该多个数字码的流程还包含：
自一第j级模拟数字转换单元开始以每间隔N级的方式依序分析该多级量化输出，
其中j为正整数，且该多个数字码中对应于一第j-1级模拟数字转换单元、该第j级模拟数字转换单元与一第j+1级模拟数字转换单元的三者依序递增或递减。
4.根据权利要求1所述的时脉偏斜校准方法，其特征在于，该多级量化输出中的每一者用于产生该多个数字码中的一或多个数字码，校准该模拟数字转换系统的时脉偏斜的流程包含：
平均依据该多级量化输出中的每一者产生的该一或多个数字码，以获得分别对应于该多级模拟数字转换单元的多个平均码；以及
平均该多个平均码以产生该参考码。
5.根据权利要求4所述的时脉偏斜校准方法，其特征在于，校准该模拟数字转换系统的时脉偏斜的流程还包含：
将该多个平均码的每一者与该参考码进行比较，以产生分别对应于该多级模拟数字转换单元的多个校准信号；以及
依据该多个校准信号对应地校准该多级模拟数字转换单元。
6.根据权利要求1所述的时脉偏斜校准方法，其特征在于，该多个数字码实质上相同。
7.根据权利要求1所述的时脉偏斜校准方法，其特征在于，该时脉偏斜校准方法还包含：
依据一来源时脉信号产生该测试信号，其中该来源时脉信号的频率为该第一频率的N倍。
8.一种模拟数字转换系统，其特征在于，该模拟数字转换系统包含：
多级模拟数字转换单元，用于分别依据交错的多个时脉信号对一测试信号进行取样以分别产生多级量化输出，其中该多级模拟数字转换单元的运作使该模拟数字转换系统具有一取样频率，该测试信号具有一第一频率，且该取样频率为该第一频率的N倍，N为大于1的奇数；
一偏斜校准电路，用于以每间隔N级的方式依序分析该多级量化输出以产生多个数字码；
其中该偏斜校准电路还用于依据该多个数字码与一参考码之间的一比较结果校准该模拟数字转换系统的时脉偏斜。
9.根据权利要求8所述的模拟数字转换系统，其特征在于，该偏斜校准电路包含：
一控制电路，用于以每间隔N级的方式分析该多级量化输出以产生该多个数字码；
其中若该控制电路分析该多级量化输出中由一第i级模拟数字转换单元产生的一者以产生该多个数字码中的对应一者，且若i+N小于或等于M，该控制电路接着分析该多级量化输出中由一第i+N级模拟数字转换单元产生的一者以产生该多个数字码中的对应另一者，其中M为该多级模拟数字转换单元的总数且i为正整数，
而若i+N大于M，该控制电路接着分析该多级量化输出中由一第i+N-M级模拟数字转换单元产生的一者以产生该多个数字码中的对应又一者。
10.根据权利要求9所述的模拟数字转换系统，其特征在于，该控制电路用于自一第j级模拟数字转换单元开始以每间隔N级的方式依序分析该多级量化输出，且j为正整数，
其中该多个数字码中对应于一第j-1级模拟数字转换单元、该第j级模拟数字转换单元与一第j+1级模拟数字转换单元的三者依序递增或递减。
11.根据权利要求9所述的模拟数字转换系统，其特征在于，该多级量化输出中的每一者用于产生该多个数字码中的一或多个数字码，该控制电路还用于加总依据该多级量化输出中的每一者产生的该一或多个数字码，以获得分别对应于该多级模拟数字转换单元的多个加总值，且该偏斜校准电路还包含：
多个第一除法电路，用于分别平均该多个加总值，以获得分别对应于该多级模拟数字转换单元的多个平均码；
一加法电路，用于加总该多个平均码以获得一加总结果；
一第二除法电路，用于平均该加总结果以获得该参考码；以及
多个比较电路，用于将该多个平均码的每一者与该参考码进行比较，以产生分别对应于该多级模拟数字转换单元的多个校准信号，其中该多个校准信号用于对应地校准该多级模拟数字转换单元。
12.根据权利要求8所述的模拟数字转换系统，其特征在于，该多个数字码实质上相同。
13.根据权利要求8所述的模拟数字转换系统，其特征在于，该模拟数字转换系统还包含：
一信号产生电路，用于依据一来源时脉信号产生该测试信号，其中该来源时脉信号的频率为该第一频率的N倍。
14.一种模拟数字转换系统，包含一记忆装置与一或多个处理器，其特征在于，该记忆装置储存有一计算机程序，当该一或多个处理器执行该计算机程序时，该计算机程序允许该模拟数字转换系统执行一时脉偏斜校准运作，其中该模拟数字转换系统还包含分别依据交错的多个时脉信号运作的多级模拟数字转换单元，且该时脉偏斜校准运作包含：
利用该模拟数字转换系统以一取样频率对一测试信号进行取样以使该多级模拟数字转换单元分别产生多级量化输出，其中该测试信号具有一第一频率，且该取样频率为该第一频率的N倍，N为大于1的奇数；
以每间隔N级的方式依序分析该多级量化输出以产生多个数字码；以及
依据该多个数字码与一参考码之间的一比较结果校准该模拟数字转换系统的时脉偏斜。
15.根据权利要求14所述的模拟数字转换系统，其特征在于，当以每间隔N级的方式依序分析该多级量化输出以产生该多个数字码时，该时脉偏斜校准运作包含：
分析该多级量化输出中由一第i级模拟数字转换单元产生的一者以产生该多个数字码中的对应一者，其中i为正整数；
当i+N小于或等于M时，接着分析该多级量化输出中由一第i+N级模拟数字转换单元产生的一者以产生该多个数字码中的对应另一者，其中M为该多级模拟数字转换单元的总数；以及
当i+N大于M时，接着分析该多级量化输出中由一第i+N-M级模拟数字转换单元产生的一者以产生该多个数字码中的对应又一者。
16.根据权利要求15所述的模拟数字转换系统，其特征在于，当以每间隔N级的方式依序分析该多级量化输出以产生该多个数字码时，该时脉偏斜校准运作还包含：
自一第j级模拟数字转换单元开始以每间隔N级的方式依序分析该多级量化输出，
其中，j为正整数，且该多个数字码中对应于一第j-1级模拟数字转换单元、该第j级模拟数字转换单元与一第j+1级模拟数字转换单元的三者依序递增或递减。
17.根据权利要求14所述的模拟数字转换系统，其特征在于，该多级量化输出中的每一者用于产生该多个数字码中的一或多个数字码，当校准该模拟数字转换系统的时脉偏斜时，该时脉偏斜校准运作包含：
平均依据该多级量化输出中的每一者产生的该一或多个数字码，以获得分别对应于该多级模拟数字转换单元的多个平均码；以及
平均该多个平均码以产生该参考码。
18.根据权利要求17所述的模拟数字转换系统，其特征在于，当校准该模拟数字转换系统的时脉偏斜时，该时脉偏斜校准运作还包含：
将该多个平均码的每一者与该参考码进行比较，以产生分别对应于该多级模拟数字转换单元的多个校准信号；以及
依据该多个校准信号对应地校准该多级模拟数字转换单元。
19.根据权利要求14所述的模拟数字转换系统，其特征在于，该多个数字码实质上相同。
20.根据权利要求14所述的模拟数字转换系统，其特征在于，该时脉偏斜校准运作还包含：
依据一来源时脉信号产生该测试信号，其中该来源时脉信号的频率为该第一频率的N倍。
CN202010352653.1A 2020-04-29 2020-04-29 模拟数字转换系统与时脉偏斜校准方法 Active CN113572476B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010352653.1A CN113572476B (zh) 2020-04-29 2020-04-29 模拟数字转换系统与时脉偏斜校准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010352653.1A CN113572476B (zh) 2020-04-29 2020-04-29 模拟数字转换系统与时脉偏斜校准方法

Publications (2)

Publication Number Publication Date
CN113572476A CN113572476A (zh) 2021-10-29
CN113572476B true CN113572476B (zh) 2024-02-13

Family

ID=78158234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010352653.1A Active CN113572476B (zh) 2020-04-29 2020-04-29 模拟数字转换系统与时脉偏斜校准方法

Country Status (1)

Country Link
CN (1) CN113572476B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104079299A (zh) * 2013-03-26 2014-10-01 国际商业机器公司 用于高速adc的具有缓冲电路的采样器件
US9000962B1 (en) * 2014-01-28 2015-04-07 Cadence Design Systems, Inc. System and method for interleaved analog-to-digital conversion having scalable self-calibration of timing
CN106341131A (zh) * 2015-07-07 2017-01-18 美国亚德诺半导体公司 模数转换器的比较器偏移的后台估计
CN110061742A (zh) * 2018-01-19 2019-07-26 创意电子股份有限公司 模拟数字转换器校准系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104079299A (zh) * 2013-03-26 2014-10-01 国际商业机器公司 用于高速adc的具有缓冲电路的采样器件
US9000962B1 (en) * 2014-01-28 2015-04-07 Cadence Design Systems, Inc. System and method for interleaved analog-to-digital conversion having scalable self-calibration of timing
CN106341131A (zh) * 2015-07-07 2017-01-18 美国亚德诺半导体公司 模数转换器的比较器偏移的后台估计
CN110061742A (zh) * 2018-01-19 2019-07-26 创意电子股份有限公司 模拟数字转换器校准系统

Also Published As

Publication number Publication date
CN113572476A (zh) 2021-10-29

Similar Documents

Publication Publication Date Title
US8325076B2 (en) Time-to-digital converter
KR101243627B1 (ko) 위상 변이된 주기파형을 사용한 타임 측정
US6683550B2 (en) High precision, high-speed signal capture
US7724173B2 (en) Time-interleaved analog-to-digital-converter
KR100986416B1 (ko) 지연 로크 루프 회로, 타이밍 발생기, 반도체 시험 장치,반도체 집적 회로 및 지연량 교정 방법
JP2008271531A (ja) アナログ−デジタル変換
US11043956B1 (en) Analog to digital converting system, time-skew calibration method, and related computer program product
US8144756B2 (en) Jitter measuring system and method
CN110515292B (zh) 基于双向运行环形进位链的tdc电路及测量方法
WO2006047751A1 (en) Analog-to-digital converter
CN113253597A (zh) 时间数字转换装置和光学测距传感器
Tancock et al. The wave-union method on DSP blocks: improving FPGA-based TDC resolutions by 3x with a 1.5 x area increase
CN113572476B (zh) 模拟数字转换系统与时脉偏斜校准方法
US20210328596A1 (en) Digital slope analog to digital converter device and signal conversion method
US7701374B2 (en) Method and apparatus for automatic optimal sampling phase detection
EP3607660B1 (en) Binary stochastic time-to-digital converter and method
CN215769392U (zh) 一种时间数字转换装置和光学测距传感器
US9768799B1 (en) Analog to digital converter including differential VCO
Arredondo-Velázquez et al. Trimmed-TDL-Based TDC Architecture for Time-of-Flight Measurements Tested on a Cyclone V FPGA
Xia et al. A Review of Advancements and Trends in Time-to-Digital Converters Based on FPGA
US11742869B2 (en) Analog-to-digital converter to identify properties of transmitted signals
US20240204793A1 (en) Successive approximation register analog to digital converter and signal conversion method
KR102556056B1 (ko) 입력 신호 적응성 전압 제어 오실레이터 기반 비균일 샘플링 아날로그 디지털 컨버터
EP3790193A1 (en) Apparatuses and methods for generating time resolution for electronic devices
CN116794962A (zh) 一种大动态测量范围高分辨率多用途时间数字转换器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant