CN101939918A - 具有可变增益的模数转换器及其方法 - Google Patents

具有可变增益的模数转换器及其方法 Download PDF

Info

Publication number
CN101939918A
CN101939918A CN2009801042437A CN200980104243A CN101939918A CN 101939918 A CN101939918 A CN 101939918A CN 2009801042437 A CN2009801042437 A CN 2009801042437A CN 200980104243 A CN200980104243 A CN 200980104243A CN 101939918 A CN101939918 A CN 101939918A
Authority
CN
China
Prior art keywords
capacitor
terminal
coupled
amplifier
analog signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801042437A
Other languages
English (en)
Other versions
CN101939918B (zh
Inventor
任举祥
迈克·R·加勒德
罗伯特·S·琼斯三世
道格拉斯·A·加里蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101939918A publication Critical patent/CN101939918A/zh
Application granted granted Critical
Publication of CN101939918B publication Critical patent/CN101939918B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/186—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedforward mode, i.e. by determining the range to be selected directly from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
    • H03M1/403—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
    • H03M1/442—Sequential comparisons in series-connected stages with change in value of analogue signal using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

一种模数转换器(ADC)设备(100)包括用于接收模拟信号(Vin)的输入端子、模拟组件和控制逻辑(108)。模拟组件包括具有输入和输出的放大器以及耦合到放大器的输入和输出的电容器网络。电容器网络包括多个电容器。控制逻辑被配置为，在第一模式中，将电容器网络和放大器配置为放大配置以按预定增益对模拟信号进行放大以生成放大模拟信号。控制逻辑进一步被配置为，在第二模式中，将电容器网络和放大器配置为使用放大模拟信号来生成一系列一个或多个残余电压。

Description

具有可变增益的模数转换器及其方法
技术领域
本公开一般地涉及一种模数转换，并且更具体而言，涉及基于冗余符号数位(RSD)的模数转换。
背景技术
混合模拟和数字设备利用模数转换器(ADC)将模拟信号的电压转换为相应的数字值，以由设备的数字组件使用。基于冗余符号数位(RSD)的ADC常常在特定类型的系统中获得特别的益处，特别是在功率和空间非常珍贵的情况中。RSD ADC典型地通过一系列级将模拟信号转换为相应的数字值。在初始状态期间，输入模拟信号的电压与两个或更多个基准电压(例如VH和VL)比较，并且这些比较的结果导致了关于初始级的码比特。包括放大器和一组电容器的模拟电路用于确定残余电压，并且对于第二级，利用残余电压重复与基准电压比较的过程以生成关于第二级的码比特。从前一级的残余电压计算残余电压并且比较得到的残余电压以生成码值的这个过程可以针对许多个级重复，直至达到适当的分辨率。RSD算法随后被应用于来自每个级的码值以生成表示模拟信号的数字值。
在一些操作环境中，不同的模拟信号源可以利用相同的RSD ADC，但是可能在不同的电压电平下操作。为了说明，在汽车环境中，不同的传感器可能提供具有不同电压电平的传感器输出信号，用于转换为数字值，以由同一控制处理器处理。为了确保适当的转换，每个输入模拟信号典型地需要在转换之前被缩放到预定的电压电平。在常规的设备中，该缩放是在RSD ADC的输入之前通过增益电路实现的。该单独的增益电路使RSD ACD的设计和集成复杂化，并且增加其中实现RSD ADC的集成电路的尺寸和功耗。因此，一种用于缩放模拟信号以进行数字转换的改进的技术将是有利的。
附图说明
通过参照附图可以更好地理解本公开，并且使得其许多特征和优点对于本领域的技术人员是明显的。不同的附图中的相同的附图标记的使用指示了相似或相同的事项。
图1是图示根据本公开的至少一个实施例的利用集成可变增益级的示例性冗余符号数位(RSD)模数转换器(ADC)的示意图。
图2是图示根据本公开的至少一个实施例的图1的RSD ADC的示例性操作的流程图。
图3是图示根据本公开的至少一个实施例的利用多个电容器配置的图1的RSD ADC的示例性单端实现方案的示意图。
图4是图示根据本公开的至少一个实施例的用于对输入模拟信号进行采样的图3的单端RSD ADC的第一电容器配置的电路图。
图5是图示根据本公开的至少一个实施例的用于对图4的输入模拟信号进行放大并且用于对得到的放大模拟信号进行采样的图3的单端RSD ADC的第二电容器配置的电路图。
图6是图示根据本公开的至少一个实施例的用于对图5的放大模拟信号进行放大并且用于对得到的放大模拟信号进行采样的图3的单端RSD ADC的第三电容器配置的电路图。
图7是图示根据本公开的至少一个实施例的用于对图6的放大模拟信号进行放大并且用于对得到的放大模拟信号进行采样的图3的单端RSD ADC的第四电容器配置的电路图。
图8是图示根据本公开的至少一个实施例的图3的单端RSD ADC的电容器网络的示例性实现方案的电路图。
图9是图示根据本公开的至少一个实施例的利用多个电容器配置的图1的RSD ADC的示例性的基于差分信号传送的实现方案的示意图。
图10是图示根据本公开的至少一个实施例的用于对输入模拟信号进行采样的图9的基于差分信号传送的RSD ADC的第一电容器配置的电路图。
图11是图示根据本公开的至少一个实施例的用于对图10的输入模拟信号进行放大并且用于对得到的放大模拟信号进行采样的图9的基于差分信号传送的RSD ADC的第二电容器配置的电路图。
图12是图示根据本公开的至少一个实施例的用于对图11的放大模拟信号进行放大并且用于对得到的放大模拟信号进行采样的图9的基于差分信号传送的RSD ADC的第三电容器配置的电路图。
图13是图示根据本公开的至少一个实施例的用于对单端输入模拟信号进行采样的图9的基于差分信号传送的RSD ADC的第四电容器配置的电路图。
图14是图示根据本公开的至少一个实施例的用于在不放大的情况下将图13的所采样的单端输入模拟信号转换为差分信号的图9的基于差分信号传送的RSD ADC的第五电容器配置的电路图。
图15是图示根据本公开的至少一个实施例的用于通过放大将图13的所采样的单端输入模拟信号转换为差分信号的图9的基于差分信号传送的RSD ADC的第六电容器配置的电路图。
图16是图示根据本公开的至少一个实施例的利用可编程电容器的图1的RSD ADC的示例性单端实现方案的示意图。
图17是图示根据本公开的至少一个实施例的图16的单端RSDADC的示例性操作的流程图。
具体实施方式
根据本公开的一个方面，一种冗余符号数位(RSD)模数转换器(ADC)设备包括用于接收模拟信号的输入端子、模拟组件和控制逻辑。模拟组件包括具有输入和输出的放大器以及耦合到放大器的输入和输出的电容器网络。电容器网络包括多个电容器。控制逻辑被配置为，在第一模式中，将电容器网络和放大器配置为放大配置以按预定增益对模拟信号进行放大以生成放大模拟信号。控制逻辑进一步被配置为，在第二模式中，将电容器网络和放大器配置为RSD配置以使用放大模拟信号来生成一系列一个或多个残余电压。
根据本公开的另一方面，一种方法包括：在RSD ADC的输入端子处接收模拟信号以及将RSD ADC的电容器网络和放大器配置为按预定增益对模拟信号进行放大以生成放大模拟信号。该方法进一步包括：将电容器网络和放大器配置为基于放大模拟信号来生成一系列一个或多个残余电压。该方法另外包括：基于一系列一个或多个残余电压对于来自RSD ADC的输出提供数字值。
图1-17图示了用于使用冗余符号数位(RSD)模数转换器(ADC)将模拟信号转换为相应的数字值的示例性技术，该RSD ADC针对输入模拟信号使用集成可变增益级。RSD ADC的模拟组件的放大器和电容器网络均被用于对输入模拟信号进行放大并且计算用于RSD转换的残余电压。在一个实施例中，电容器可以被布置为电容器配置序列以便递归地将输入模拟信号放大到预定的电压电平，并且一旦被放大，则电容器可以被重新配置以生成从放大模拟信号开始的一系列一个或多个RSD残余电压。在另一实施例中，具有可调节电容的可编程电容器可以被配置为特定的电容以便提供用于将输入模拟信号放大到预定电压电平的预定增益。可编程电容器随后可以被重新配置为其他电容，用于执行从放大模拟信号开始的RSD残余电压计算。与具有分开的前端增益电路的常规的RSD ADC实现方案相比较，RSD ADC的电容器和放大器的用于输入模拟信号的可变增益以及使用放大模拟信号用于RSD残余电压的这个双重使用可以减小RSD ADC的尺寸、复杂度和功耗。
如这里使用的术语“电容器”指的是被配置为，或者可配置为提供特定电容的一个或多个电容元件。为了说明，电容器可以被实现为提供特定电容的单个电容元件，或者被实现为并联、串联或者并联串联组合连接的电容元件网络，以提供特定电容。电容器可以被实现为集成电容器(例如，在集成电路的一个或多个层处实现的一个或多个电容结构)或者分立电容器。此外，如这里更详细描述的，电容器可以包括具有可调节电容的可编程电容器，在美国专利No.5,625,361中描述了其示例，该专利的整体内容通过引用结合于此。
为易于说明，这里公开的技术是在示例性RSD实现方案的示例性背景下描述的，由此使用单个RSD级递归地通过采样和放大循环序列，使得在下一采样级期间在计算下一个残余电压时使用关于一个采样级的从RSD级输出的残余电压。在美国专利No.6,535,157中描述了循环单级RSD实现方案的示例，该专利的整体内容通过引用结合于此。在其他实施例中，所公开的技术可以适于在具有两个或更多个RSD级的序列的RSD实现方案中使用，其中由一个RSD级输出的残余电压被输入到下一RSD级。在美国专利No.5,664,313中描述了多级RSD实现方案的示例，该专利的整体内容通过引用结合于此。
图1图示根据本公开的至少一个实施例的示例性模数(A/D)转换系统100。A/D转换系统100包括RSD ADC 102，RSD ADC 102包括用于从电压选择器104接收具有电压VIN的模拟信号的输入端子以及用于提供表示电压VIN的数字值(“DATA”)的输出。RSD ADC 102包括模拟组件106、控制逻辑108和数字转换逻辑110。模拟组件106包括具有放大器112的增益电路和具有多个电容器的电容器网络114，所述多个电容器可以被布置为如这里描述的许多配置，所述增益电路和电容器网络114均用于放大输入模拟信号并且随后使用放大信号生成一系列残余电压。
在至少一个实施例中，A/D转换系统100是在如下环境中实现的，由此待转换的模拟信号具有不同的电压电平。为了说明，A/D转换系统100可以在汽车环境中实现，以便将来自多种汽车传感器的输出信号转换为它们相应的数字值。因此，电压选择器104接收作为输入的可以具有不同的电压电平的多个模拟信号(S1...Sn)并且选择模拟信号中的一个用于输入到RSD ADC 102。为了在模拟信号能够具有不同的电压电平时将模拟信号适当地转换为它们相应的值，RSD ADC 102将输入信号放大到公共电压电平并且随后将放大信号转换为相应的数字值。为了说明，如果存在三个不同的电压电平，例如，1伏、2伏和4伏，则1伏电平处的模拟信号可以按增益4放大，而2伏电平处的模拟信号可以按增益2放大，从而所有模拟信号均在4伏电平处处理。
对于输入信号的初始放大，控制逻辑108将放大器112和电容器网络114配置为一个或多个电容器配置的序列，以便实现所期望的输入信号放大。控制逻辑108随后将放大器112和电容器网络114配置为RSD配置的序列用于从放大输入信号开始的冗余符号数位计算。下文参照图3-8描述了使用多个电容器配置的模拟组件106的示例性单端实现方案，并且下文参照图9-12描述了基于差分信号的模拟组件106的实现方案。下文参照图9和13-15说明了配置用于通过或不通过同时放大来进行单端-差分转换的模拟组件106的示例性实现方案。下文参照图16和17描述了基于可编程电容器的模拟组件106的实现方案。
对于每个RSD计算级，数字转换逻辑110比较得到的电压(在最初时，放大模拟信号的电压，以及随后，残余电压)以生成关于每个RSD计算级的码值。数字转换逻辑110随后根据RSD算法对准、同步和加总来自RSD计算级的码比特值以生成输出数字值DATA。在前述美国专利No.5,664,313中描述了从码比特生成数字值的过程的示例。
图2图示了根据本公开的至少一个实施例的图1的RSD ADC 102进行的具有电压VIN的模拟信号的示例性转换的方法200。方法200包括放大模式(框202)及其之后的RSD转换模式(框204)。框202的过程由框206、208和210表示。
在框202中，在RSD ADC 102处接收输入模拟信号并且控制逻辑108确定输入模拟信号是否被配置为放大到更高的电压电平(例如，从4伏电平放大到16伏电平)。在框206中，如果需要放大，则控制逻辑108将电容器网络114配置为初始采样配置，以便对输入模拟信号的电压VIN进行采样。在框208中，控制逻辑108将电容器网络114配置为放大配置，以便使用从框206的采样过程得到的跨越电容器网络114的电容器的电压来对电压VIN进行放大。在一个实施例中，放大配置的增益受到诸如电容器的相对电容的各种特性的限制，并且因此电压VIN在最初应用框206和208的过程之后可能未被充分放大。因此，可以针对得到的放大电压重复一次或多次框206的过程，直至到达电压VIN的所期望的放大。为了说明，假设输入模拟信号具有4伏的电压电平，RSD ADC 102被配置为转换16伏电平处的电压，并且模拟组件106被配置为在每次迭代提供2X的增益。在该情况中，需要4X的增益，以将电压VIN从4伏电平放大到16伏电平，并且因此重复两次放大过程以实现4X增益。在首次通过框206和208的处理之后，电压VIN被放大到Vamp1＝2×VIN。在第二次通过框206和208的处理之后，放大电压Vamp1被放大到Vamp2＝2×Vamp1＝4×VIN。当在框210中已实现足够的增益时，则方法200继续到框204。
在框204中，控制逻辑108将电容器网络114配置为一系列RSD配置，并且使用诸如前述美国专利No.5,664,313和No.6,535,157中描述的RSD转换过程的RSD转换过程，放大电压经由模拟组件106和数字转换逻辑110被转换为数字值。得到的数字值随后可以由系统的数字组件进行适当的处理。
图3图示了根据本公开的至少一个实施例的RSD ADC的示例性单端实现方案。图示的RSD ADC 302(对应于图1的RSD ADC 102)包括模拟组件306、控制逻辑308和数字转换逻辑310。模拟组件306包括放大器312和电容器网络314，该电容器网络314包括开关电路320和多个电容器，诸如四个电容器321、322、323和324(被共同称为电容器321-324)。开关电路320包括多个开关(例如，晶体管或传输门(pass gate))、连接到放大器312的输入端子(例如，负(-)输入端子)的端子和连接到放大器312的输出端子的端子。开关电路320进一步包括用于接收输入模拟信号(VIN)、一个或多个基准电压(例如，VREF+和VREF-)以及多个开关控制信号SW1-SWn。如这里更详细描述的，开关控制信号被路由到开关，以便影响电容器321-324的各种配置。开关电路320进一步包括用于提供输出电压的输出，由此根据RSD ADC 302的操作的特定级，输出电压包括电压VIN、电压VIN的放大形式或残余电压(VR)中的任一个。
控制逻辑308包括用于接收一个或多个时钟信号(CLK)的输入和用于提供使能(EN)信号和开关控制信号SW1-SWn的输出。在至少一个实施例中，控制逻辑308配置开关控制信号SW1-SWn和EN信号，以便经由开关电路320来影响电容器321-324的各种配置以及基于一个或多个时钟信号的相位来使能或禁止数字转换逻辑310。
数字转换逻辑310包括比较器332和334以及RSD加法器336。比较器332包括用于接收来自开关电路320的输出电压的输入、用于接收第一基准电压(VH)的输入和用于提供基于输出电压与第一基准电压的比较的值的输出。比较器334包括用于接收开关电路320的输出电压的输入、用于接收第二基准电压(VL)的输入和用于提供基于输出电压与第二基准电压的比较的值的输出。RSD加法器336包括输入和多个输出，所述输入用于接收来自比较器332和334的值，所述多个输出用于基于在用于将输入模拟信号转换为数字值而执行的相应的RSD级期间应用于比较器332和334输出的值的序列的对准、同步和加总过程来提供输出数字值(“DATA”)的相应位。此外，在一个实施例中，控制逻辑308接收来自比较器332和334的值并且基于来自比较器332和334的值生成三个信号(h、l和m)，以便在RSD转换过程期间控制VREF+和VREF-的引入。比较器332和334以及RSD加法器336可以进一步包括用于接收来自控制逻辑308的EN信号的输入，由此当EN信号被置于禁止状态(例如，无效)时，使这些组件被禁止(例如，时钟门控或者从电源断开连接)。
在至少一个实施例中，控制逻辑308实现了具有由图3的状态示意图340表示的操作的硬件状态机。在空闲状态342下，控制逻辑308将EN信号配置为禁止状态，由此使RSD ADC 302的组件空闲。响应于接收到的将由RSD ADC 302转换的输入模拟信号，状态机进入配置/采样状态344。在配置/采样状态344下，控制逻辑308在初始地确定将输入模拟信号放大到由RSD ADC 302使用的转换电压电平所需要的增益，并且基于所确定的增益，确定将输入模拟信号放大到转换电压电平所需要的放大级的数目。为了说明，如果需要8X的增益以将输入模拟信号转换到转换电压电平并且每个放大级提供2X增益，则将需要三个放大级的序列用于所期望的放大。
当在从空闲状态342初始地进入配置/采样状态344时，控制逻辑308配置开关控制信号SW1-SWn，以便将电容器321-324配置为(下文描述的)由图4的级1图示的初始配置。状态机随后进入放大状态346，由此级1的放大器312和电容器配置用于对输入模拟信号进行放大以生成放大模拟信号。如果该应用量是足够的，则状态机进入RSD转换状态348，由此控制逻辑308配置开关控制信号SW1-SWn以便将电容器321-324布置为RSD级配置序列，并且将EN信号配置为使能状态以便使能数字转换逻辑310。模拟组件306和数字转换逻辑310随后基于从放大模拟信号确定的一系列残余电压进行操作，以将放大模拟信号的电压转换为相应的数字值。
在转换之前需要另外的放大的情况下，状态机重新进入配置/采样状态344。控制逻辑308配置开关控制信号SW1-SW5，以便将电容器321-324布置为由图5图示的配置。状态机随后进入放大状态346，由此图5的放大器312和电容器配置用于对放大模拟信号进行放大以生成第二放大模拟信号。如果该放大量是足够的，则状态机使用第二放大模拟信号进入RSD转换状态348。否则，如果需要另外的放大，则可以重复一次或多次在状态344和346下执行的配置和放大，以在进入RSD转换状态348之前实现所期望的放大电平。
图4-7图示根据本公开的至少一个实施例的可以用于实现输入信号的特定放大的电容器配置序列。为易于说明，在图3的RSD ADC 302的情况下描述电容器配置序列。图示配置是经由开关电路320的开关的配置实现的，但是出于清楚的目的从图4-7的图示配置中省略了开关。
图4图示了在时钟信号(CLK)的第一周期的第一相位处的电容器321(C1)和电容器322(C2)的初始采样配置400。电容器321的第一端子和电容器322的第一端子连接到输入模拟电压，以便接收电压VIN。电容器321的第二端子和电容器322的第二端子连接到电压基准VAG，其中VAG表示模拟地电压基准。如图4所示，初始采样配置400导致了跨越电容器321和322中每个的电压VIN。
图5图示在时钟信号的第一周期的第二相位处的电容器321(C1)、电容器322(C2)、电容器323(C3)和电容器324(C4)的放大配置500。电容器321的第一端子和第二端子分别连接到电压基准VAG和放大器312的负输入端子。电容器322的第一端子和第二端子分别连接到放大器312的输出端子和负输入端子。放大器312的正输入端子连接到电压基准VAG。电容器323的第一端子和电容器324的第一端子连接到放大器312的输出端子并且电容器323的第二端子和电容器324的第二端子连接到电压基准VAG。
对于放大配置500，在电容器321和322没有明显放电的情况下经由开关电路320从图4的初始采样配置400重新配置电容器321和322。在该配置中，将理解到放大器312的输出电压(VR1)是2*VIN。此外，在该配置中，放大器312的输出将电荷驱动到电容器323和324中，从而使电容器323和324的第一端子和它们的第二端子之间的电压差等于VR1或者2*VIN。在2X放大是足够的情况下，模拟组件306被布置为RSD转换配置，并且可以使用2X放大模拟信号(如跨越电容器323和324的端子的电压所表示的)来开始转换过程。
另外，在时钟信号的第二周期的第一相位处，可以经由图6的放大配置600来实现另外的放大。在放大配置600中，电容器323的第一端子和第二端子分别连接到电压基准VAG和放大器312的负输入端子。电容器324的第一端子和第二端子分别连接到放大器312的输出端子和负输入端子。放大器312的正输入端子连接到电压基准VAG。电容器321的第一端子和电容器322的第一端子连接到放大器312的输出端子，而电容器321的第二端子和电容器322的第二端子连接到电压基准VAG。因此，将意识到，在放大配置500与放大配置600之间，电容器321和电容器323有效地切换位置并且电容器322和电容器324有效地切换位置。
对于放大配置600，在电容器323和324没有明显放电的情况下，经由开关电路320从图5的放大配置500重新配置电容器323和324。在该配置中，将意识到放大器312的输出电压(VR2)是4*VIN(即，2*2*VIN)。此外，在该配置中，放大器312的输出将电荷驱动到电容器321和322中，从而使电容器321和322的第一端子与它们的第二端子之间的电压差等于VR2或者4*VIN。在4X放大是足够的情况下，控制逻辑308可以将模拟组件306配置为RSD级，并且可以使用放大器312的输出电压VR2(如跨越电容器321和322的端子而呈现的)来开始RSD转换过程。
另外，在时钟信号的第二周期的第二相位处，可以经由图7的放大配置700实现另外的放大。通过图5和图6的比较将意识到，放大配置700的电容器连接与放大配置500的电容器连接相同。然而，不同之处在于，对于放大配置700，在电容器321和322没有明显放电的情况下经由开关电路320从图6的放大配置600重新配置电容器321和322。因此，将意识到，在放大配置600和放大配置700之间，电容器321和电容器323切换位置并且电容器322和电容器324切换位置。在该配置中，将意识到放大器312的输出电压(VR3)是8*VIN(即，2*4*VIN)。此外，放大器312的输出将电荷驱动到电容器323和324中，从而使电容器323和324的第一端子与它们的第二端子之间的电压差等于VR3或者8*VIN。在8X放大是足够的情况下，控制逻辑308可以将模拟组件306配置为RSD级，并且可以使用放大器312的输出电压VR3(如跨越电容器321和322的端子而呈现的)来开始RSD转换过程。
在需要大于8X(并且是2的幂)的放大的情况下，可以执行在放大配置600与放大配置700之间交替的配置序列，直至实现所期望的放大。
如图4-7所示，电容器321-324被布置为两对：电容器321和322作为一对，以及电容器323和324作为另一对。对于每个放大轮回(pass)，第一对电容器被布置为放大配置而第二对被布置为采样配置。对于下一个放大轮回，第二对被重新布置为放大配置(它们存储的电荷没有明显放电)而第一对被重新布置为采样配置。对于随后的放大轮回，第一对再次被布置为放大配置(它们存储的电荷没有明显放电)而第二对被再次布置为采样配置，在放大迭代之间以此类推。因此，将意识到由此四个电容器321-324在放大级之间交换的放大迭代序列能够用于实现作为2的幂的多种增益中的任何增益，而无需较大的电容器网络或者复杂的放大电路，较大的电容器网络或者复杂的放大电路将需要相当大的空间以在集成电路中实现，并且不必要地消耗过多的功率。
图8图示根据本公开的至少一个实施例的图3的RSD ADC 302的示例性实现方案。开关电路320被实现为一组开关801-819，该组开关801-819可以被实现为晶体管、传输门等。
开关801包括用于接收输入模拟信号(VIN)的第一端子和第二端子，并且由开关控制信号SW5来控制。开关802包括连接到开关801的第二端子的第一端子和连接到放大器312的输出的第二端子，并且由开关控制信号SW4来控制。开关803包括连接到开关801的第二端子的第一端子和连接到比较器332和334的输入的第二端子，并且由开关控制信号SW3来控制。开关804包括连接到放大器312的输出的第一端子和连接到电容器322的第一端子的第二端子，并且由开关控制信号SW2来控制。开关805包括连接到开关801的第二端子的第一端子和连接到电容器322的第一端子的第二端子，并且由开关控制信号SW1来控制。开关806包括连接到开关801的第二端子的第一端子和连接到电容器321的第一端子的第二端子，并且由开关控制信号SW1来控制。开关807包括用于接收电压VREF+的第一端子和连接到电容器321的第一端子的第二端子，并且由开关信号h1来控制。开关808包括用于接收电压VREF-的第一端子和连接到电容器321的第一端子的第二端子，并且由开关控制信号l1来控制。开关809包括连接到电容器321的第一端子的第一端子和连接到电压基准VAG的第二端子，并且由开关控制信号m1来控制。开关810包括连接到电容器321的第二端子和电容器322的第二端子的第一端子以及连接到放大器312的负输入的第二端子，并且由开关控制信号SW2来控制。开关811包括连接到电容器321和322的第二端子的第一端子和连接到基准电压VAG的第二端子，并且由开关控制信号SW1来控制。开关812包括连接到放大器312的输出的第一端子和连接到电容器324的第一端子的第二端子，并且由开关控制信号SW2来控制。开关813包括连接到放大器312的输出的第一端子和连接到电容器323的第一端子的第二端子，并且由开关控制信号SW2来控制。开关814包括连接到电容器324的第一端子的第一端子和连接到放大器312的输出的第二端子，并且由开关控制信号SW1来控制。开关815包括用于接收电压VREF+的第一端子和连接到电容器323的第一端子的第二端子，并且由开关控制信号h2来控制。开关816包括用于接收电压VREF-的第一端子和连接到电容器323的第一端子的第二端子，并且由开关控制信号l2来控制。开关817包括连接到电容器323的第一端子的第一端子和连接到电压基准VAG的第二端子，并且由开关控制信号m2来控制。开关818包括连接到电容器323的第二端子和电容器324的第二端子的第一端子和连接到放大器312的负输入的第二端子，并且由开关信号SW1控制。开关819包括连接到电容器323和324的第二端子的第一端子和连接到电压基准VAG的第二端子，并且由开关信号SW2来控制。
在所示出的示例中，控制逻辑308包括用于接收时钟信号(CLK)的输入、耦合到比较器332的输出的输入、耦合到比较器334的输出的输入、以及用于基于时钟信号和由比较器332和334输出的值提供开关控制信号SW1-SW5、h1、h2、l1、l2、m1和m2的输出。
下面的表1图示由控制逻辑308设定的开关控制信号的各种状态，用于分别布置图4的初始采样配置以及图5、6和7的放大配置500、600和700。对于表1，假设值“0”和“1”分别将相应的开关设定为“开”(或者非导通)状态和“关”(或者导通)状态，并且“X”是“不关心”状态。
表1：关于用于转换前放大的开关控制信号的设定
Figure BPA00001190019700141
如表1所示，控制逻辑308可以基于CLK信号(图3)的时钟周期的相位实现不同的配置。此外，如表1所示，开关控制信号SW1和开关控制信号SW2可以被实现为互补信号。
下面的表2图示由控制逻辑308设定的开关控制信号的各种状态，用于布置用于转换放大输入信号的RSD配置。对于表2，假设经由采样配置400、放大500和放大配置600的序列实现的4X放大是所期望的增益，并且因此从放大配置600开始RSD配置。此外，对于表2仅图示最初的四个RSD周期，尽管将意识到，RSD周期的总数可以取决于特定的实现方案的分辨率。在表2中，值“0”和“1”分别将相应的开关设定为“开”(或者非导通)状态和“关”(或者导通)状态，“X”是“不关心”状态，并且关于开关控制信号h1、l1、m1、h2、l2和m2的“D”指示相应的信号的状态取决于与VH和VL比较的正被分析的残余电压的电压(即，根据比较器332和334的输出值使残余电压偏移(VR±VREF))。
表2：关于用于RSD转换的开关控制信号的设定
Figure BPA00001190019700151
图9图示根据本公开的至少一个实施例的RSD ADC的示例性的基于差分信号传送的实现方案。图示的RSD ADC 902(对应于图1的RSD ADC 102)包括模拟组件906、控制逻辑908和数字转换逻辑(未示出)。模拟组件906包括差分放大器912和电容器网络914，该电容器网络914包括开关电路920和多个电容器，诸如四个电容器921、922、923和924(被共同称为电容器921-924)。开关电路920包括多个开关、连接到差分放大器912的输入端子(例如，负(-)输入端子)的端子和连接到差分放大器912的正(+)输出端子的端子。开关电路920进一步包括用于接收差分输入模拟信号的一个分量(例如，VIN+)的输入、一个或多个基准电压(例如，VREF+和VREF-)以及多个开关控制信号SW1-SWn。开关控制信号SW1-SWn被路由到开关，以便影响电容器921-924的各种配置。开关电路920进一步包括用于向数字转换逻辑(未示出)提供差分输出信号的一个分量的输出，由此根据RSD ADC902的操作的特定级，第一分量包括分量VIN+、分量VIN+的放大形式或者差分残余电压(例如，VR+)的分量中的任一个。
模拟组件906进一步包括用于差分输入模拟信号的第二分量(例如，VIN-)的电容器网络915。电容器网络915包括开关电路919(对应于开关电路920)和多个电容器，诸如四个电容器925、926、927和928(被共同称为电容器925-928)。开关电路919包括多个开关、连接到差分放大器912的另一输入端子(例如，正(+)输入端子)的端子和连接到差分放大器912的负(-)输出端子的端子。开关电路919进一步包括用于接收差分输入模拟信号的另一分量(例如，VIN-)的输入、一个或多个基准电压(例如，VREF+和VREF-)以及多个开关控制信号SWn+1-SWm。开关控制信号被路由到开关电路919的开关，以便影响电容器925-928的各种配置。开关电路919进一步包括用于提供差分输出信号的第二分量的输出，由此根据RSD ADC 902的操作的特定级，第二分量包括分量VIN-、分量VIN-的放大形式或差分残余电压(例如，VR-)的分量。电容器网络914和915均可以通过与上文针对单端实现方案描述的图8的示例相似的方式实现。
控制逻辑908包括用于接收一个或多个时钟信号(CLK)的输入和用于提供使能(EN)信号和开关控制信号SW1-SWm的输出。在至少一个实施例中，控制逻辑908配置开关控制信号和EN信号，以便经由开关电路919和920来影响电容器921-928的各种配置以及基于一个或多个时钟信号的相位来使能或禁止数字转换逻辑。
在至少一个实施例中，图9的基于差分信号传送的实现方案可以用于单端输入模拟信号。在该情形中，单端输入模拟信号VIN被提供为第一分量VIN+并且电压基准VAG被提供为第二分量VIN-。因此，RSD ADC 902具有在放大和转换之前将单端输入模拟信号转换为差分信号的添加的特征。
在至少一个实施例中，控制逻辑908实现了具有与图3的状态图340的操作相似的操作的硬件状态机。如同图3的单端实现方案的控制逻辑308，基于差分信号的实现方案的控制逻辑908将电容器921-928布置为不同的配置，以便实现一个或多个放大轮回以递增地放大输入模拟信号(作为输入处的真实差分信号或者转换为差分信号的单端信号中的任一个)。
图10-12图示根据本公开的至少一个实施例的可以用于实现差分输入信号的特定放大的电容器配置序列。为易于说明，在图9的RSD ADC 902的情况下描述电容器配置序列。图示的配置是经由开关电路920和开关电路919的开关的配置实现的，但是出于清楚的目的从图10-12的图示配置中省略了开关。
图10图示在时钟信号的第一周期的第一相位处的电容器921、922、925和926(C1、C2、C5和C6)的初始采样配置1000。电容器921的第一端子和电容器922的第一端子连接到输入模拟电压的第一分量，以便接收电压VIN+。电容器921的第二端子和电容器922的第二端子连接到电压基准VAG。同样地，电容器925的第一端子和电容器926的第一端子连接到输入模拟电压的第二分量，以便接收电压VIN-，以及电容器925的第二端子和电容器926的第二端子连接到电压基准VAG。如图10所示，初始采样配置1000导致跨越电容器921和922中的每个的电压VIN+和跨越电容器925和926中的每个的电压VIN-。
图11图示在时钟信号的第一周期的第二相位处的电容器921-928的放大配置1100。电容器921的第一端子和第二端子分别连接到电压基准VAG和差分放大器912的负输入端子。电容器922的第一端子和第二端子分别连接到差分放大器912的正输出端子和负输入端子。电容器925的第一端子和第二端子分别连接到电压基准VAG和差分放大器912的正输入端子。电容器926的第一端子和第二端子分别连接到差分放大器912的负输出端子和正输入端子。电容器923的第一端子和电容器924的第一端子连接到差分放大器912的正输出端子，以及电容器923的第二端子和电容器924的第二端子连接到电压基准VAG。电容器927的第一端子和电容器928的第一端子连接到差分放大器912的负输出端子，以及电容器927的第二端子和电容器928的第二端子连接到电压基准VAG。
对于放大配置1100，在电容器921和922没有放电的情况下，经由开关电路920从图10的初始采样配置1000重新配置电容器921和922。同样地，在电容器925和926没有放电的情况下，经由开关电路919从图10的初始采样配置1000重新配置电容器925和926。在该配置中，将意识到差分放大器的输出电压(VR1+-VR1-)是2*(VIN+-VIN-)。
此外，放大配置1100中，差分放大器912的正输出端子将电荷驱动到电容器923和924中，从而使电容器923和924的第一端子与它们的第二端子之间的电压差等于VR1+或者2*VIN+。差分放大器912的负输出端子将电荷驱动到电容器927和928中，从而使电容器927和928的第一端子与它们的第二端子之间的电压差等于VR1-或者2*VIN-。在2X放大是足够的情况下，模拟组件906被布置为RSD转换配置，并且可以使用2X放大模拟信号(如跨越电容器323和324以及电容器327和328的端子的电压所表示的)来开始转换过程。
另外，在时钟信号的第二周期的第一相位处可以经由图12的放大配置1200实现另外的放大。在放大配置1200中，电容器923的第一端子和第二端子分别连接到电压基准VAG和差分放大器912的负输入端子。同样地，电容器927的第一端子和第二端子分别连接到电压基准VAG和差分放大器912的正输入端子。电容器924的第一端子和第二端子分别连接到差分放大器912的正输出端子和负输入端子。电容器928的第一端子和第二端子分别连接到差分放大器912的负输出端子和正输入端子。电容器921的第一端子和电容器922的第一端子连接到差分放大器912的正输出端子，以及电容器921的第二端子和电容器922的第二端子连接到电压基准VAG。电容器925的第一端子和电容器926的第一端子连接到差分放大器912的负输出端子，以及电容器925的第二端子和电容器926的第二端子连接到电压基准VAG。因此，将意识到，在放大配置1100与放大配置1200之间，电容器921和电容器923切换位置，电容器922和电容器924切换位置，电容器925和电容器927切换位置，并且电容器926和电容器928切换位置。
对于放大配置1200，在电容器923、924、927和928没有放电的情况下，经由开关电路919和开关电路920从图11的放大配置1100重新配置电容器923、924、927和928。在该配置中，将意识到差分放大器912的输出电压(VR+2-VR-2)是4*(VIN+-VIN-)(即，2*2*(VIN+-VIN-))。
此外，差分放大器912的正输出将电荷驱动到电容器921和922中，从而使电容器921和922的第一端子与它们的第二端子之间的电压差等于VR+2或者4*VIN+。差分放大器912的负输出将电荷驱动到电容器925和926中，从而使电容器925和926的第一端子与它们的第二端子之间的电压差等于VR-2或者4*VIN-。在4X放大是足够的情况下，可以使用4X放大模拟信号来开始转换过程。另外，在需要大于4X(并且是2的幂)的放大的情况下，可以执行在放大配置1100与放大配置1200之间交替的配置序列，直至实现所期望的放大。
图13-15图示根据这里描述的技术的用于将单端输入信号转换为差分信号用于数字转换的示例性的电容器配置序列。图13和14的组合图示在不放大的情况下将单端输入信号转换为差分信号的电容器配置序列。图13和15的组合图示在得到的差分信号中实现2X增益的同时将单端输入信号转换为差分信号的电容器配置序列。为易于说明，在图9的RSD ADC 902的背景下描述电容器配置序列。图示的配置是经由开关电路920和开关电路919的开关的配置实现的，但是出于清楚的目的从图13-15的图示配置中省略了开关。
图13图示在时钟信号的第一周期的第一相位处的电容器921和925的初始采样配置1300。电容器921的第一端子被连接成接收单端输入信号的模拟电压VIN，并且电容器925的第一端子连接到电压基准VAG。电容器921的第二端子和电容器925的第二端子连接到电压基准VAG。此外，电容器922和926按与电容器925相同的方式配置。因此，初始采样配置1300导致了跨越电容器921的电压VX(其中VX＝VIN-VAG)和跨越电容器922、925和926的约0V的电压。
图14图示在时钟信号的第一周期的第二相位处的电容器921-928的非放大单端信号-差分信号转换配置1400。电容器921的第一端子和第二端子分别连接到电压基准VAG和差分放大器912的负输入端子。电容器922的第一端子和第二端子分别连接到差分放大器912的正输出端子和负输入端子。电容器925的第一端子和第二端子分别连接到电压基准VAG和差分放大器912的正输入端子。电容器926的第一端子和第二端子分别连接到差分放大器912的负输出端子和正输入端子。电容器923的第一端子和电容器924的第一端子连接到差分放大器912的正输出端子，以及电容器923的第二端子和电容器924的第二端子连接到电压基准VAG。电容器927的第一端子和电容器928的第一端子连接到差分放大器912的负输出端子，以及电容器927的第二端子和电容器928的第二端子连接到电压基准VAG。
在该配置中，将意识到差分放大器912的输出电压是VX，由此将具有电压VIN的单端输入信号转换为具有信号分量之间的电压差VX的差分信号。得到的差分信号随后可以由电容器923、924、927和928进行采样并且如上文所述执行放大和数字转换处理。
图15图示在时钟信号的第一周期的第二相位处的电容器921-928的可替选的单端-差分转换配置1500，由此在进行单端-差分转换的同时，使得到的差分信号按2X的增益进行放大。图15的配置1500与图14的配置1400相同，不同之处在于电容器925的第一端子被替换地连接成接收单端输入信号的电压VIN(而不是如图14的配置1400中出现的一样，连接到电压基准VAG)。在该配置中，将意识到差分放大器912的输出电压是2*VX，由此将具有电压VIN的单端输入信号转换和放大为具有信号分量之间的电压差2*VX的差分信号。得到的差分信号随后可以由电容器923、924、927和928进行采样并且如上文所述经由采样电容器执行放大和数字转换处理。
图16图示根据本公开的至少一个实施例的RSD ADC的另一示例性实现方案。在上述实施例中，开关电路用于布置关于多个放大轮回的不同的电容器配置，以便迭代地将输入模拟信号放大到所期望的电压电平。图16中示出的RSD ADC 1602基本上与图8中示出的RSD ADC 302相似，不同之处在于使用可编程电容器1621和1622来替换电容器1621和1622，并且控制逻辑1608被配置为还提供电容调节信号CAP1和CAP2以分别调节可编程电容器1621和1622的电容。在一个实施例中，可编程电容器1621和1622被配置为可编程电容器网络，并且在前述美国专利No.5,625,361中描述了其示例。尽管图16示出了单端实现方案，但是基于可编程电容器的RSD ADC可以与图9图示相似地被实现为基于差分信号传送的实现方案。
图17图示根据本公开的至少一个实施例的图16的RSD ADC 1602的操作的示例性方法1700。在至少一个实施例中，方法1700可以至少部分地被实现为控制逻辑1608的状态机。
在框1702中，当配置为具有放大器312的放大器配置时，控制逻辑1608配置可编程电容器1621和1622的电容以提供输入模拟信号的所期望的放大。假设可编程电容器1621具有可编程电容C1并且可编程电容器1622具有可编程电容C2，该配置中的放大器312的输出电压(VR)等于：
VR = ( 1 + C 2 C 1 ) × V IN
并且因此放大器312和可编程电容器1621和1622的放大配置的增益是
Figure BPA00001190019700222
为了实现特定的增益，控制逻辑1608可以经由CAP1和CAP2信号调节电容C1和C2，以便实现与特定增益相对应的电容C2与电容C1的比。例如，为了实现2X增益，控制逻辑308可以在框1702中对可编程电容器1621和1622进行编程以具有基本上相似的电容(即，电容C2与电容C1的比是1∶1，导致了增益为2)。同样地，为了实现3X的增益，可编程电容器1622的电容C1可以被设定为可编程电容器1621的电容C2的二分之一(即，电容C2与电容C1的比是2∶1，导致了增益为3)。此外，为了实现4X的增益，可编程电容器1622的电容C1可以被设定为可编程电容器1621的电容C2的三分之一(即，电容C2与电容C1的比是3∶1，导致了增益为4)。通过在将电容C1维持在RSD转换级期间使用的电容的同时增加电容C2，通过在将电容C2维持在RSD转换级期间使用的电容的同时减小电容C1，或者通过在减小电容C1的同时增加电容C2，可以获得所期望的电容比。
在将可编程电容器1621和1622编程到所期望的电容之后，可编程电容器1621和1622被配置为与图4的初始采样配置400相对应的初始采样配置，并且在处于该配置的同时，将输入模拟信号应用于可编程电容器1621和1622，以便创建跨越它们的端子的电压差，该电压差等于输入模拟信号的电压VIN。
在使用可编程电容器1621和1622对输入模拟信号进行采样之后，在框1704中将可编程电容器1621和1622以及电容器1623和1624配置为与图5的放大器配置500相对应的放大器配置，以便对输入模拟信号进行放大以生成放大模拟信号。如上文讨论的，得到的放大信号的增益将约等于1+(C2/C1)。
在框1706中，开关801-809被接合，以便于将可编程电容器1621和1622以及电容器1623和1624重新配置为常规的RSD模拟级，用于将放大模拟信号转换为数字信号。该重新配置可以包括，例如，将可编程电容器1621和1622重新编程为具有基本上相等的电容，由此在转换过程期间将RSD模拟级配置为具有2X的标准增益。
如这里使用的术语“另一”被限定为至少第二个或更多。如这里使用的术语“包括”、“具有”或其任何变化形式被限定为包括。如这里参照光电技术使用的术语“耦合”被限定为连接，尽管其不一定是直接连接，也不一定是机械连接。
通过考虑说明书以及这里公开的内容的实践，其他实施例、使用和优点对于本领域的技术人员将是明显的。说明书和附图应仅被视为示例性的，并且因此本公开的范围应仅由所附权利要求及其等同物限定。

Claims (20)

1.一种模数转换器(ADC)设备，包括：
第一输入端子，所述第一输入端子用于接收第一模拟信号；
模拟组件，所述模拟组件耦合到所述第一输入端子并且包括：
放大器，所述放大器包括第一输入和第一输出；以及
第一电容器网络，所述第一电容器网络耦合到所述放大器的所述第一输入和所述第一输出，所述第一电容器网络包括多个电容器；
控制逻辑，所述控制逻辑被配置为：
在第一模式中，将所述第一电容器网络和所述放大器配置为放大配置，以按预定增益对所述第一模拟信号进行放大，从而生成第一放大模拟信号；以及
在第二模式中，将所述第一电容器网络和所述放大器配置为使用所述第一放大模拟信号来生成第一系列的一个或多个残余电压。
2.如权利要求1所述的ADC，进一步包括：
数字转换逻辑，所述数字转换逻辑耦合到所述模拟组件，所述数字转换逻辑被配置为基于所述第一系列的一个或多个残余电压来生成数字值。
3.如权利要求1所述的ADC，其中，所述第一电容器网络包括：
第一可编程电容器，所述第一可编程电容器包括第一端子和第二端子，所述第一端子可耦合到所述第一输入端子且可耦合到所述放大器的所述第一输出，所述第二端子可耦合到所述放大器的所述第一输入且可耦合到电压基准；以及
第二可编程电容器，所述第二可编程电容器包括第一端子和第二端子，所述第一端子可耦合到所述第一输入端子且可耦合到所述电压基准，所述第二端子可耦合到所述放大器的所述第一输入且可耦合到所述电压基准。
4.如权利要求3所述的ADC，其中，所述控制逻辑被配置为：
在所述第一模式中：
基于所述预定增益将所述第一可编程电容器配置为第一电容并且将所述第二可编程电容器配置为第二电容；
在第一相位处，配置所述电容器网络，以便将所述第一可编程电容器的所述第一端子和所述第二可编程电容器的所述第一端子耦合到所述第一输入端子以及将所述第一可编程电容器的所述第二端子和所述第二可编程电容器的所述第二端子耦合到所述电压基准；以及
在所述第一相位之后的第二相位处，配置所述电容器网络，以便将所述第一可编程电容器的所述第一端子耦合到所述放大器的所述第一输出并且将所述第一可编程电容器的所述第二端子耦合到所述放大器的所述第一输入以及将所述第二可编程电容器的所述第一端子耦合到所述电压基准并且将所述第二可编程电容器的所述第二端子耦合到所述放大器的所述第一输入。
5.如权利要求4所述的ADC，其中，所述控制逻辑被配置为：
在所述第二模式中，将所述第一可编程电容器配置为第三电容并且将所述第二可编程电容器配置为所述第三电容。
6.如权利要求1所述的ADC，其中，所述电容器网络包括：
第一电容器，所述第一电容器包括第一端子和第二端子，所述第一端子可耦合到所述第一输入端子且可耦合到电压基准，所述第二端子可耦合到所述放大器的所述第一输入且可耦合到所述电压基准；
第二电容器，所述第二电容器包括第一端子和第二端子，所述第一端子可耦合到所述第一输入端子且可耦合到所述放大器的所述第一输出，所述第二端子可耦合到所述放大器的所述第一输入且可耦合到所述电压基准；
第三电容器，所述第三电容器包括第一端子和第二端子，所述第一端子可耦合到所述放大器的所述第一输出且可耦合到所述电压基准，所述第二端子可耦合到所述放大器的所述第一输入且可耦合到所述电压基准；以及
第四电容器，所述第四电容器包括第一端子和第二端子，所述第一端子可耦合到所述放大器的所述第一输出且可耦合到所述电压基准，所述第二端子可耦合到所述放大器的所述第一输入且可耦合到所述电压基准。
7.如权利要求6所述的ADC，其中，所述控制逻辑被配置为：
在所述第一模式的第一相位处：
将所述第一电容器的所述第一端子和所述第二电容器的所述第一端子耦合到所述第一输入端子；以及
将所述第一电容器的所述第二端子和所述第二电容器的所述第二端子耦合到所述电压基准；
在所述第一相位之后的所述第一模式的第二相位处：
将所述第一电容器的所述第一端子耦合到所述电压基准；
将所述第二电容器的所述第一端子耦合到所述放大器的所述第一输出；以及
将所述第一电容器的所述第二端子和所述第二电容器的所述第二端子耦合到所述放大器的所述第一输入。
8.如权利要求7所述的ADC，其中，所述控制逻辑被配置为：
在所述第一模式的所述第二相位处：
将所述第三电容器的所述第一端子和所述第四电容器的所述第一端子耦合到所述放大器的所述第一输出；以及
将所述第三电容器的所述第二端子和所述第四电容器的所述第二端子耦合到所述电压基准；以及
在所述第二相位之后的所述第一模式的第三相位处：
将所述第三电容器的所述第一端子耦合到所述电压基准；
将所述第四电容器的所述第一端子耦合到所述放大器的所述第一输出；以及
将所述第三电容器的所述第二端子和所述第四电容器的所述第二端子耦合到所述放大器的所述第一输入。
9.如权利要求1所述的ADC，进一步包括：第二输入端子，所述第二输入端子用于接收第二模拟信号，以及其中：
所述放大器包括差分放大器，所述差分放大器包括第一输入、第二输入、第一输出以及第二输出；
所述模拟组件进一步包括：第二电容器网络，所述第二电容器网络耦合到所述放大器的所述第二输入和所述第二输出，所述第二电容器网络包括多个电容器；以及
所述控制逻辑被配置为：
在所述第一模式中，将所述第二电容器网络和所述放大器配置为放大配置，以按所述预定增益对所述第二模拟信号进行放大，从而生成第二放大模拟信号；以及
在所述第二模式中，将所述第二电容器网络和所述放大器配置为使用所述第二放大模拟信号来生成第二系列的一个或多个残余电压。
10.如权利要求9所述的ADC，其中，所述第一模拟信号包括差分信号的第一信号分量，以及所述第二模拟信号包括所述差分信号的第二信号分量。
11.如权利要求9所述的ADC，其中，所述第一模拟信号包括单端模拟信号，以及所述第二模拟信号包括电压基准。
12.一种方法，包括：
在模数转换器(ADC)的第一输入端子处接收第一模拟信号；
将所述ADC的第一电容器网络和放大器配置为按第一增益对所述第一模拟信号进行放大，以生成第一放大模拟信号；
将所述第一电容器网络和所述放大器配置为基于所述第一放大模拟信号生成第一系列的一个或多个残余电压；
基于所述第一系列的一个或多个残余电压，对于来自所述ADC的输出提供数字值。
13.如权利要求12所述的方法，进一步包括：
在所述ADC的所述第一输入端子处接收第二模拟信号；
将所述ADC的所述第一电容器网络和所述放大器配置为按第二增益对所述第二模拟信号进行放大，以生成第二放大模拟信号，所述第二增益不同于所述第一增益；
将所述第一电容器网络和所述放大器配置为基于所述第二放大模拟信号生成第二系列的一个或多个残余电压；
基于所述第二系列一个或多个残余电压，对于来自所述ADC的输出提供数字值。
14.如权利要求12所述的方法，其中，将所述第一电容器网络和所述放大器配置为对所述第一模拟信号进行放大的步骤包括：
基于所述第一增益，将所述第一电容器网络的第一可编程电容器配置为具有第一电容以及将所述第一电容器网络的第二可编程电容器配置为具有第二电容；
在第一相位处：
将所述第一可编程电容器的第一端子和所述第二可编程电容器的第一端子耦合到所述第一输入端子；以及
将所述第一可编程电容器的第二端子和所述第二可编程电容器的第二端子耦合到电压基准；以及
在所述第一相位之后的第二相位处：
将所述第一可编程电容器的所述第一端子和所述第二可编程电容器的所述第二端子耦合到所述放大器的输入；
将所述第一可编程电容器的所述第二端子耦合到所述电压基准；以及
将所述第二可编程电容器的所述第一端子耦合到所述放大器的输出。
15.如权利要求14所述的方法，其中，将所述第一电容器网络和所述放大器配置为基于所述第一放大模拟信号生成第一系列的一个或多个残余电压的步骤包括：
将所述第一可编程电容器和所述第二可编程电容器配置为每个具有第三电容。
16.如权利要求13所述的方法，其中，将所述第一电容器网络和所述放大器配置为对所述第一模拟信号进行放大的步骤包括：
在所述第一模式的第一相位处：
将所述第一电容器网络的第一电容器的第一端子和所述第一电容器网络的第二电容器的第一端子耦合到所述第一输入端子；以及
将所述第一电容器的第二端子和所述第二电容器的第二端子耦合到电压基准；
在所述第一相位之后的所述第一模式的第二相位处：
将所述第一电容器的所述第一端子耦合到所述电压基准；
将所述第二电容器的所述第一端子耦合到所述放大器的输出；以及
将所述第一电容器的所述第二端子和所述第二电容器的所述第二端子耦合到所述放大器的输入。
17.如权利要求16所述的方法，其中，将所述第一电容器网络和所述放大器配置为对所述第一模拟信号进行放大的步骤进一步包括：
在所述第一模式的所述第二相位处：
将所述第一电容器网络的第三电容器的第一端子和所述第一电容器网络的第四电容器的第一端子耦合到所述放大器的所述输出；以及
将所述第三电容器的第二端子和所述第四电容器的第二端子耦合到所述电压基准；以及
在所述第二相位之后的所述第一模式的第三相位处：
将所述第三电容器的所述第一端子耦合到所述电压基准；
将所述第四电容器的所述第一端子耦合到所述放大器的所述第一输出；以及
将所述第三电容器的所述第二端子和所述第四电容器的所述第二端子耦合到所述放大器的所述第一输入。
18.如权利要求13所述的方法，进一步包括：
在所述ADC的第二输入端子处接收第二模拟信号；
将所述ADC的第二电容器网络和所述放大器配置为按所述第一增益对所述第二模拟信号进行放大，以生成第二放大模拟信号；
将所述第二电容器网络和所述放大器配置为基于所述第二放大模拟信号生成第二系列的一个或多个残余电压；以及
其中，对于来自所述ADC的输出提供数字值的步骤包括：基于所述第一系列的一个或多个残余电压和所述第二系列的一个或多个残余电压对于输出提供数字值。
19.如权利要求18所述的方法，其中，所述第一模拟信号包括差分信号的第一信号分量，以及所述第二模拟信号包括所述差分信号的第二信号分量。
20.如权利要求18所述的方法，其中，所述第一模拟信号包括单端模拟信号，以及所述第二模拟信号包括电压基准。
CN2009801042437A 2008-02-05 2009-01-09 具有可变增益的模数转换器及其方法 Expired - Fee Related CN101939918B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/026,205 US7589658B2 (en) 2008-02-05 2008-02-05 Analog-to-digital converter with variable gain and method thereof
US12/026,205 2008-02-05
PCT/US2009/030517 WO2009099700A2 (en) 2008-02-05 2009-01-09 Analog-to-digital converter with variable gain and method thereof

Publications (2)

Publication Number Publication Date
CN101939918A true CN101939918A (zh) 2011-01-05
CN101939918B CN101939918B (zh) 2013-10-23

Family

ID=40931145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801042437A Expired - Fee Related CN101939918B (zh) 2008-02-05 2009-01-09 具有可变增益的模数转换器及其方法

Country Status (4)

Country Link
US (1) US7589658B2 (zh)
JP (1) JP5257955B2 (zh)
CN (1) CN101939918B (zh)
WO (1) WO2009099700A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109803101A (zh) * 2017-11-17 2019-05-24 爱思开海力士有限公司 低噪单斜比较装置、模数转换装置和包括其的cmos图像传感器

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8862253B2 (en) * 2007-04-30 2014-10-14 Sigmatel, Inc. Gain control module and applications thereof
US20100060494A1 (en) * 2008-09-09 2010-03-11 Atmel Corporation Analog to Digital Converter
US7911370B2 (en) * 2009-06-25 2011-03-22 Mediatek Inc. Pipeline analog-to-digital converter with programmable gain function
US8339302B2 (en) 2010-07-29 2012-12-25 Freescale Semiconductor, Inc. Analog-to-digital converter having a comparator for a multi-stage sampling circuit and method therefor
US8384579B2 (en) * 2011-07-19 2013-02-26 Freescale Semiconductor, Inc. Systems and methods for data conversion
US8531324B2 (en) 2011-07-19 2013-09-10 Freescale Semiconductor, Inc. Systems and methods for data conversion
US8525721B2 (en) * 2011-09-20 2013-09-03 Freescale Semiconductor, Inc. Low power cycle data converter
JP5436508B2 (ja) * 2011-09-22 2014-03-05 独立行政法人科学技術振興機構 アナログ‐デジタル変換器及びアナログ信号をデジタル信号に変換する方法
US8823566B2 (en) 2012-06-29 2014-09-02 Freescale Semiconductor, Inc Analog to digital conversion architecture and method with input and reference voltage scaling
US8860596B1 (en) * 2013-08-20 2014-10-14 Freescale Semiconductor, Inc. Redundant signed digit (RSD) analog to digital converter
JP6849903B2 (ja) * 2016-10-06 2021-03-31 株式会社ソシオネクスト 受信回路及び半導体集積回路
US10069507B1 (en) 2018-04-06 2018-09-04 Nxp Usa, Inc. Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage
US10651811B2 (en) 2018-05-18 2020-05-12 Nxp Usa, Inc. Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage with reduced capacitor mismatch sensitivity
US10979064B2 (en) 2018-10-31 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Analog to digital converter with inverter based amplifier
JP2022130998A (ja) * 2021-02-26 2022-09-07 セイコーエプソン株式会社 Ａ／ｄコンバーター、デジタル出力温度センサー、回路装置及び発振器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5644313A (en) * 1995-06-05 1997-07-01 Motorola, Inc. Redundant signed digit A-to-D conversion circuit and method thereof
US6489914B1 (en) * 2001-12-04 2002-12-03 Motorola, Inc. RSD analog to digital converter
CN1552125A (zh) * 2001-09-07 2004-12-01 ���ɶȰ뵼�幫˾ 低功率的循环a/d转换器

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4710724A (en) 1986-04-02 1987-12-01 Motorola, Inc. Differential CMOS comparator for switched capacitor applications
US5625361A (en) 1994-11-14 1997-04-29 Motorola, Inc. Programmable capacitor array and method of programming
US5574457A (en) 1995-06-12 1996-11-12 Motorola, Inc. Switched capacitor gain stage
US5680070A (en) 1996-02-05 1997-10-21 Motorola, Inc. Programmable analog array and method for configuring the same
US5710563A (en) 1997-01-09 1998-01-20 National Semiconductor Corporation Pipeline analog to digital converter architecture with reduced mismatch error
JPH11122197A (ja) * 1997-10-17 1999-04-30 Sony Corp アラーム通知装置
US6195032B1 (en) 1999-08-12 2001-02-27 Centillium Communications, Inc. Two-stage pipelined recycling analog-to-digital converter (ADC)
US6420991B1 (en) 1999-09-08 2002-07-16 Texas Instruments Incorporated Dynamic element matching for converting element mismatch into white noise for a pipelined analog to digital converter
US6362770B1 (en) 2000-09-12 2002-03-26 Motorola, Inc. Dual input switched capacitor gain stage
US6617992B2 (en) 2001-08-15 2003-09-09 National Semiconductor Corporation Capacitor mismatch independent gain stage for differential pipeline analog to digital converters
US6741194B1 (en) 2002-12-23 2004-05-25 Motorola, Inc. Methods and apparatus for detecting out-of-range signals in an analog-to-digital converter
US6927722B2 (en) 2003-05-20 2005-08-09 Freescale Semiconductor, Inc. Series capacitive component for switched-capacitor circuits consisting of series-connected capacitors
US6909393B2 (en) 2003-07-30 2005-06-21 Freescale Semiconductor, Inc. Space efficient low power cyclic A/D converter
JP3962788B2 (ja) * 2003-10-29 2007-08-22 国立大学法人静岡大学 Ａ／ｄ変換アレイ及びイメージセンサ
US7068202B2 (en) 2003-12-31 2006-06-27 Conexant Systems, Inc. Architecture for an algorithmic analog-to-digital converter
US6967611B2 (en) 2004-03-19 2005-11-22 Freescale Semiconductor, Inc. Optimized reference voltage generation using switched capacitor scaling for data converters
US7015852B1 (en) 2004-11-30 2006-03-21 Freescale Semiconductor, Inc. Cyclic analog-to-digital converter
US7009549B1 (en) 2004-12-30 2006-03-07 Texas Instruments Incorporated Switched-capacitor circuit with scaled reference voltage
US7102365B1 (en) 2005-04-01 2006-09-05 Freescale Semiconductor, Inc. Apparatus for current sensing
US7307572B2 (en) 2005-06-15 2007-12-11 Freescale Semiconductor, Inc. Programmable dual input switched-capacitor gain stage
US7064700B1 (en) 2005-06-15 2006-06-20 Freescale Semiconductor, Inc. Multi-channel analog to digital converter
US7289052B1 (en) 2006-04-25 2007-10-30 Freescale Semiconductor, Inc. System and method for analog-to-digital conversion
JP2008028820A (ja) * 2006-07-24 2008-02-07 Sharp Corp Ａ／ｄコンバータ
JP4811339B2 (ja) * 2006-09-21 2011-11-09 株式会社デンソー Ａ／ｄ変換器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5644313A (en) * 1995-06-05 1997-07-01 Motorola, Inc. Redundant signed digit A-to-D conversion circuit and method thereof
CN1552125A (zh) * 2001-09-07 2004-12-01 ���ɶȰ뵼�幫˾ 低功率的循环a/d转换器
US6489914B1 (en) * 2001-12-04 2002-12-03 Motorola, Inc. RSD analog to digital converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109803101A (zh) * 2017-11-17 2019-05-24 爱思开海力士有限公司 低噪单斜比较装置、模数转换装置和包括其的cmos图像传感器
CN109803101B (zh) * 2017-11-17 2021-08-10 爱思开海力士有限公司 低噪单斜比较装置、模数转换装置和包括其的cmos图像传感器

Also Published As

Publication number Publication date
US7589658B2 (en) 2009-09-15
WO2009099700A2 (en) 2009-08-13
JP5257955B2 (ja) 2013-08-07
WO2009099700A3 (en) 2009-10-01
JP2011511564A (ja) 2011-04-07
CN101939918B (zh) 2013-10-23
US20090195428A1 (en) 2009-08-06

Similar Documents

Publication Publication Date Title
CN101939918B (zh) 具有可变增益的模数转换器及其方法
US7307572B2 (en) Programmable dual input switched-capacitor gain stage
CN105871376B (zh) 开关电容器数模转换器中的电压采样和驱动器放大器闪烁噪声消除
KR101926605B1 (ko) 멀티 입력채널을 가지는 샘플 앤 홀드 회로 및 이를 이용한 아날로그 디지털 변환기
CN102195652B (zh) 采样保持放大器
CN102420612B (zh) 一种可抑制采样时间失配的时间交织模数转换器
US8947286B2 (en) Analog/digital converter
CN105141313B (zh) 一种采用低分辨率dac电容阵列的sar adc及其使用方法
CN106130557A (zh) 一种比较器失调电压自校正电路
US20100060500A1 (en) Analog/Digital Converter Assembly and Corresponding Method
CN100428631C (zh) 一种基于电容配对的降低模数转换器电容失配误差的方法
US8823566B2 (en) Analog to digital conversion architecture and method with input and reference voltage scaling
CN104168025B (zh) 一种电荷式流水线逐次逼近型模数转换器
US8264393B2 (en) Current reduction in a single stage cyclic analog to digital converter with variable resolution
US20080191919A1 (en) Single stage cyclic analog to digital converter with variable resolution
CN101051832B (zh) 具有误差平均功能的切换式电容电路与其方法
CN104124969A (zh) 流水线模数转换器
CN104716961A (zh) 逐步逼近式模拟数字转换器
CN103427841B (zh) 一种提高列并行单斜率adc转换速率的系统及方法
CN106301376B (zh) 一种比较器偏置电流可调的低功耗逐次逼近型模数转换器
US8963763B2 (en) Configuring an analog-digital converter
CN104753533B (zh) 一种分级共享式双通道流水线型模数转换器
CN106160745A (zh) 模拟数字转换装置及其初始化方法
CN106998206A (zh) 电荷再分配连续逼近式模拟数字转换器及其控制方法
CN110690901A (zh) 高速低功耗sar adc电容失配自校准方法和电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131023

Termination date: 20200109

CF01 Termination of patent right due to non-payment of annual fee