CN1552125A - 低功率的循环a/d转换器 - Google Patents

低功率的循环a/d转换器 Download PDF

Info

Publication number
CN1552125A
CN1552125A CNA02817383XA CN02817383A CN1552125A CN 1552125 A CN1552125 A CN 1552125A CN A02817383X A CNA02817383X A CN A02817383XA CN 02817383 A CN02817383 A CN 02817383A CN 1552125 A CN1552125 A CN 1552125A
Authority
CN
China
Prior art keywords
signal
switch
analog
input
rsd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA02817383XA
Other languages
English (en)
Other versions
CN100364233C (zh
Inventor
窦格拉斯·加里蒂
�����ˡ�L����˹
帕特里克·L·莱克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1552125A publication Critical patent/CN1552125A/zh
Application granted granted Critical
Publication of CN100364233C publication Critical patent/CN100364233C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
    • H03M1/403—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种低功率循环RSD ADC(20)，有单一RSD级(22)，该RSD级(22)接收模拟输入信号及剩余电压反馈信号之一，并把选出的那一个信号转换为数字输出信号。该RSD级(22)产生该剩余电压反馈信号。第一开关(32)连接在转换器输入端(30)与RSD级(22)的输入之间，用于把模拟输入加到RSD级(22)。第二开关(52)连接在RSD级(22)的输出与RSD级的输入之间。该RSD级(22)包括一对分别预先确定高和低的电压的比较器(34、36)。逻辑电路(38)根据这些输出，产生数字输出信号。

Description

低功率的循环A/D转换器
技术领域
本发明涉及冗余的带符号的数字(redundant signed digit，RSD)模数转换器，更准确地说，是涉及低功率单级RSD A/D转换器。
背景技术
集成电路技术的进展，已经能对各种应用，如无线通信和数字摄像机，开发复杂的“在一个芯片上的系统”IC。这些应用具体表现在便携式电子装置上，对这一类装置，低功率和小的电路面积是关键的设计因素。需要用低功率和低电压的电路来降低对电池的功率要求，低功率和低电压的电路，能实现要求更少或更小的电池的设计，而更少或更小的电池又缩小装置的大小、重量、和运行温度。
但是，这种装置接收的模拟信号，必须转换为数字信号。众所周知，有各种常规的、在小面积上达到低功率运行和高分辨率的循环(算法)A/D转换器。例如，在美国专利No.5,644,313中公开一种循环RSD，它有两级RSD级，后面是执行同步和校正功能的数字逻辑部分，该专利授予Motorola Inc.，即本发明的受让人，该专利收入本文，供参考。
现在参考图1，图上画出循环RSD A/D转换器10的方框图，例如公开在美国专利No.5,644,313中的一种。A/D转换器10包括有两级RSD级11和12的模拟部分，后面是有校准与同步功能块15和校正功能块16的数字部分14。模拟输入信号(电压)经开关18，输入第一RSD级11。接收输入信号之后，开关18断开。第一RSD级11把输入信号与高电压(VH)和低电压(VL)比较，并根据比较结果，产生第一数字输出信号，在本情况下是msb。第一RSD级11还产生第一剩余电压VR1。把msb输出至数字部分14，同时把剩余电压VR1输入第二RSD级12。第二RSD级12也执行高和低电压比较操作，产生第二数字输出信号(msb-1)和第二剩余电压VR2。把第二数字输出信号(msb-1)输出至数字部分14，移动开关18，把反馈路径接通，并把第二剩余电压VR2送至第一RSD级11。重复这一操作，RSD级11、12不断输出更多的输入信号的数字比特。这些数字比特在数字部分14中被校准、同步、和组合，给出标准格式的二进制输出码。
虽然该两级方案提供一种低功率、高分辨率、和高速的A/D转换器，但是需要一种有极小功率要求、同样速度、和缩小硅片面积的A/D转换器。
发明内容
为了提供一种低功率、高速、高分辨率、不占许多空间的A/D转换器，本发明给出一种循环A/D转换器，其中利用单一级重复地执行转换。低功耗是通过使用一种高效的增益/加法/减法功能块达到的，该功能块以前述两级循环ADC同样的速度，但以近似一半的电路，完成相同的功能。该单级有直接连接的反馈回路，向该单级的输入端提供剩余电压输出信号。
附图说明
前面的概述，以及下面本发明优选实施例的详细说明，当结合附图阅读时，将获得更好的理解。为了说明本发明，附图画出的实施例是经过优选给出的。但是，应当指出，本发明不受画出的准确排列和安排的限制。附图有：
图1是示意方框图，表明现有技术的两级RSD模数转换器；
图2画出按照本发明的单级RSDA/D转换器的示意方框图；
图3是图2单级RSD A/D转换器一个实施例的示意方框图；
图4是图3模拟部分示意的电路图；和
图5是图4画出的模拟部分的控制信号定时图。
具体实施方式
下面结合附图的详细说明，是作为本发明当前的优选实施例而说明的，并不代表本发明可以实施的仅有形式。应当指出，同样的或等效的功能，可以用不同的、本发明的精神和范围涵盖的实施例实现。附图中，自始至终用相同的数字表示相同的单元。
现在参考图2，图上按照本发明，画出一种循环A/D转换器20的方框图。A/D转换器20包括单一RSD级22和数字部分24。该单一RSD级22不用增加要求的增益/加法/减法电路的速度，即能保持现有技术两级结构的抽样速率及分辨率。只有比较器的速度增加了。前述要求两级的增益/加法/减法功能，通过利用一种不要求增加速度的有效的结构，可以用一级实现，从而显著节省了面积和功率。
模拟信号从输入端30，经第一开关32，送至RSD级22。RSD级22向数字部分提供数字输出信号。RSD级22也产生剩余电压信号VR，该剩余电压信号经第一开关32馈送回去。第一开关在第一周期闭合，在该周期中接收模拟输入信号，然后，在需要完成模拟信号到数字信号的转换的余下周期数中，开关断开。最好是，RSD级22的反馈回路直接从RSD级22的输出连接至第一开关32。正如本领域熟练人员所知，要求的周期数依赖于数字输出信号中的比特数。例如，下面还要更详细说明，对10比特的输出信号，需要10个比较器时钟周期，而只需要5个增益/加法/减法电路时钟周期(10个时钟相位)，正如原来的两级结构一样。
数字部分24，类似于图1所示A/D转换器10的数字部分14，有一校准与同步功能块26，和一校正功能块28。RSD级22的数字比特输出，送至数字部分24，在数字部分24，RSD级22的数字比特输出被校准、同步、和组合，给出标准格式的二进制输出码。本领域熟练人员熟知，执行校准和同步，有许多方式，例如在前述美国专利No.5,644,313的教导中已经指出，因此，本发明不希望受任何特定方式的限制。
现在参考图3，图上画出RSD级22实施例的示意方框图。RSD级22包括输入端30和第一开关32，模拟输入信号或电压加在输入端30，而第一开关32用于选择模拟输入信号作为RSD级22的输入。
RSD级22还包括第一比较器34和第二比较器36。第一比较器34有第一端和第二端，第一端与第一开关32连接，用于或者接收模拟输入信号，或者接收剩余电压反馈信号VR，第二端用于接收第一预定电压信号。最好是，把剩余电压反馈信号VR通过如图3所示的直接反馈信号路径(即无插入的电路，如没有抽样电路和保持电路插入)，送至第一比较器34。第一比较器34把施加在它两个输入端的信号进行比较，产生第一比较器输出信号。
第二比较器36也有第一端和第二端，第一端与第一开关32连接，用于或者接收模拟输入信号，或者接收剩余电压反馈信号VR，第二端用于接收第二预定电压信号。最好是，与第一比较器34类似，把剩余电压反馈信号VR通过直接反馈信号路径，以图3所示无插入的电路，送至第二比较器36。第二比较器36从模拟输入信号及剩余电压反馈信号VR中选择一个信号，把选出的信号与第二预定电压信号比较，产生第二比较器输出信号。
在当前的优选实施例中，第一预定电压信号，是加于第一比较器34正输入端的预定的高电压(VH)，而第二预定电压信号，是加于第二比较器36正输入端的预定的低电压(VL)。把从模拟输入信号及剩余电压反馈信号VR中选择一个信号，输入第一和第二比较器34、36的负输入端。VH和VL的值，是与处理技术有关的函数，因为它可以限制电源电压。但是，在当前的优选实施例中，VH约为1.5V，较可取的是1.475V，而VL约为1.2V，较可取的是1.225V。
把第一和第二比较器34、36的输出连接至逻辑电路38，该逻辑电路接收第一和第二比较器的输出信号，并产生代表模拟输入信号的一个两比特的数字输出信号D0、D1。该逻辑电路38按前面美国专利No.5,644,313说明的逻辑电路相同的方式工作。在第一周期，在数字部分24中，校准原始的数字输出比特D0、D1，并使之同步，然后，与随后各周期的数字输出比特组合，形成标准格式的二进制输出码，下面还要更详细说明。逻辑电路38还根据第一和第二比较器的输出信号，产生高的开关控制信号40、中的开关控制信号41、和低的开关控制信号42。
RSD级22还包括有一输入连接至第一开关32的增益功能块44。该增益功能块44接收从模拟输入信号及剩余电压反馈信号VR中选出的一个信号，并产生增益功能块的输出信号。在当前的优选实施例中，增益功能块44把输入它的电压乘以因子2。
求和电路或加法器46连接至增益功能块44的输出。该加法器46通过把增益功能块的输出信号与第一参考电压、第二参考电压、或零相加，产生剩余电压反馈信号VR。该第一和第二参考电压或零，是用逻辑电路38产生的高、中、和低的开关控制信号40、41、和42选择的。更准确地说，把预定的高的参考电压源(+Vref)，经第二开关48，连接至加法器46；把预定的零电压，经第三开关49，连接至加法器46；和把预定的低的参考电压源(-Vref)，经第四开关50，连接至加法器46。第二开关48由高的开关控制信号40控制，第三开关49由中的开关控制信号41控制，而第四开关50由低的开关控制信号42控制。如上面所讨论的，电压值一般是处理方法的函数。但是，在当前的优选实施例中，电压Vdd约为2.7V，+Vref约为(2.7V/2+0.5V)或约1.85V，而-Vref约为(2.7V/2-0.5V)或约0.85V。
设置反馈开关52，用于选择剩余电压反馈信号VR作为向增益功能块44和第一及第二比较器34、36的输入。该反馈开关52位于向第一及第二比较器34、36的输入、向增益功能块44的输入、与加法器46的输出之间的节点上。当反馈开关52闭合时，第一开关32则断开，使剩余电压反馈信号VR可以输入第一及第二比较器34、36和增益功能块44。当第一开关32闭合时，则反馈开关52断开，使模拟输入信号可以输入增益功能块44和第一及第二比较器34、36。如前面的讨论，在把模拟输入信号转换的第一周期中，第一开关32是闭合的，而在把模拟输入信号转换的随后的周期中，第一开关32是断开的。
在本发明的一个实施例中，逻辑电路38按照表1指定的条件工作。
表1
输入电压 D0 D1  开关48  开关50  开关49
Vin＞VH 1 0 断开 闭合 断开
VL＜Vin＜VH 0 1 断开 断开 闭合
Vin＜VL 0 0 闭合 断开 断开
下面将要更详细讨论，因为A/D转换器10只有单一RSD级22，所以第一及第二比较器34、36的运行速度，约为增益功能块44及加法器48的两倍。
图4按照本发明的一个优选实施例，画出实施一种RSD级60的更为详细的示意电路图。该RSD级60包括接收模拟输入信号的输入端30。第一开关32连接在输入端30与第一节点N1之间，用于有选择地把模拟输入信号加到第一节点N1上。反馈开关52连接在第一节点N1与第二节点N2之间，用于有选择地把剩余电压反馈信号VR加到第一节点N1上。如前面的讨论，当第一开关32闭合时，则反馈开关52断开，又当第一开关32断开时，反馈开关52则闭合。在A/D工作的第一周期中，第一开关32闭合，而在A/D工作的随后周期中，反馈开关52闭合。当反馈开关52闭合时，把剩余电压反馈信号加到第一节点N1上。
第一比较器34有连接至第一节点N1的正的输入端，和接收预定的高电压VH的负输入端。第一比较器34按第一开关32及反馈开关52确定的位置，从模拟输入信号及剩余电压反馈信号中选择一个信号，把选出的信号与预定的高电压VH比较，并产生第一比较器输出信号。第二比较器36有连接至第一节点N1的正的输入端，和接收预定的低电压VL的负输入端。第二比较器36把从模拟输入信号及剩余电压反馈信号中选出的一个信号，与预定的低电压VL比较，并产生第二比较器输出信号。
运算放大器62有耦合至第一节点N1的负输入端，用于接收从模拟输入信号及剩余电压反馈信号中选出的一个信号。运算放大器62的正输入端接地。运算放大器62的输出端连接至第二节点N2。运算放大器62产生剩余电压反馈信号VR，并把它加到第二节点N2。如前面的讨论，剩余电压反馈信号VR，最好从第二节点N2上的运算放大器62的输出，直接送至运算放大器62的输入，不经过插入的抽样电路和保持电路。
逻辑电路38与第一和第二比较器34、36连接，并接收第一和第二比较器输出信号。逻辑电路38根据第一和第二比较器输出信号，产生数字输出信号D0、D1(见表1)。逻辑电路38还产生多个控制信号h1、h2、l1、l2、m1、和m2，用这些信号来控制RSD级60的各开关。本领域熟练人员应当知道，控制信号h1、h2、l1、l2、m1、和m2与图3的高、中、和低的开关控制信号40、41、和42对应。
图3的增益功能块44和加法器电路46，用共享电路实施，共享电路包括运算放大器62和图4中的电容器及开关，下面将详细说明。
第一电容器C1经第三开关64与第二节点N2连接，又经第四开关66连接至运算放大器62的负输入端。第三和第四开关64、66受时钟信号p2控制。第二电容器C2经第四开关66与运算放大器62的负输入端连接，又经第五开关68连接至第一节点。第五开关68受时钟信号p1控制。
第六开关70连接在第一参考电压源(+Vref)和第三节点N3之间，第三节点N3位于第二电容器C2到第五开关68之间。第六开关受逻辑电路38产生的信号h1控制。第七开关72连接在第二参考电压源(-Vref)和第三节点N3之间。第七开关72受逻辑电路38产生的信号l1控制。第八开关74连接在零电压或地和第三节点N3之间。第八开关74受逻辑电路38产生的信号m1控制。
第三电容器C3经第九开关76与第二节点N2连接，又经第十开关78连接至运算放大器62的负输入端。第九开关76受时钟信号p2控制，而第十开关78受时钟信号p1控制。第四电容器C4经第十一开关80与第二节点N2连接，又经第十开关78连接至运算放大器62的负输入端。第十一开关80受时钟信号p2控制。第十二开关82连接在第二节点N2和第四节点N4之间，第四节点N4位于第三电容器C3到第九开关76之间。第十二开关82受时钟信号p1控制。第十三开关84连接在反馈开关52和第五节点N5之间，第五节点N5位于第一电容器C1与第三开关64之间。第十三开关84受时钟信号p1控制。
第十四开关86连接在第一参考电压源(+Vref)和第六节点N6之间，第六节点N6位于第十一开关80到第四电容器C4之间。第十四开关86受逻辑电路38产生的控制信号h2控制。第十五开关88连接在第二参考电压源(-Vref)和第六节点N6之间。第十五开关88受逻辑电路38产生的控制信号l2控制。第十六开关90连接在第六节点N6与地之间。第十六开关90受逻辑电路38产生的控制信号m2控制。
输入信号或剩余电压反馈，在时间p1中被抽样，送至电容器C1和C2，如图5所示。然后，在时间p2，处理先前在时间p1存储在电容器C1和C2被抽样的输入信号，形成输出或剩余信号，该剩余信号等于以2乘加上或减去参考电压(+Vref、-Vref)或零电压的输入信号。
图5是定时图，表明图4所示RSD级60的时钟信号c1、c2、p1、和p2。时钟信号c1和c2用于操控第一和第二比较器34、36，而时钟信号p1、p2则操控开关64、66、68、76、78、80、82、和84。该定时图表明，第一和第二比较器34、36的运行速度，约为运算放大器62的两倍。图4和5为简单计，只画出4个时钟信号，但无论如何，不应认为本发明排除使用附加的时钟相位。应当指出，虽然只画出4个时钟信号(c1、c2、p1、和p2)，但本领域熟练人员熟知，常常把这些信号的延迟副本，用于操控连接至运算放大器的倒相输入或其他关键位置的开关，以减少抽样和剩余的产生处理的误差。
本发明的单一RSD级A/D转换器，已经比现有技术的两级RSDA/D降低了功率要求并有更小的面积。功率和面积的减少，是通过有效使用包括在增益/加法功能块中的单个运算放大器而达到的。运算放大器62被用在时钟的两种相位上，所以没有时间被浪费掉，不像原来的两级结构。节省更多的面积或实际的地方，源自比较器的重复利用。在本发明中，只要求两个比较器。但是，因为只使用两个比较器，所以该两个比较器的计时速率约是RSD级中其余电路的两倍。就是说，比较器以原来两级ADC速率的两倍计时，而其他电路则以现有技术电路相同的速率计时。
现有技术的两级RSDA/D转换器，与本发明的单级RSDA/D转换器的比较，列在表2。
表2
结构 两级 单级
分辨率 10比特 10比特
抽样速率(5或10 MHz时钟) 2Ms/s 1Ms/s
电源电压 3.3v 3.0v
DNL/INL 0.4/0.53lsb 0.5/0.5lsb
功率 15mW 1.38mW
估算的芯片面积 0.93mm2 0.085mm2
从表2可见，单级RSDA/D比较器，在1Ms/s的抽样速率下，提供10比特的分辨率。功耗量从15mW显著降至1.38mW，同时芯片面积降低了10倍。这种改进还在不影响DNL和INL的情况下获得的。DNL(differential nonlinearity，差分非线性)和INL(integralnonlinearity，积分非线性)是用于衡量A/D转换器性能的精确参数。
本领域熟练人员自然了解，虽然为简单计，附图画出的是单端电路，但最好整个A/D转换器用完全差分电路实现，以便改进电源排斥和增加动态范围。显然，本发明提供一种高性能、单级循环RSDA/D转换器。这种单级结构能取得与现有技术的两级RSDA/D转换器相同或更优良的性能，又同时有低得多的功耗和更小的面积。显而易见，该A/D转换器能够用各种技术制作，例如CMOS和Bi CMOS。此外，该A/D转换器能在许多应用中使用，包括数字摄像机和无线通信装置。应当指出，本发明不限于公开的特定实施例，而覆盖本发明的精神和范围内的变化，本发明的精神和范围由下面的权利要求书规定。

Claims (20)

1.一种循环冗余带符号的数字(RSD)模数转换器，包括：
输入端，用于接收模拟输入信号；和
与该输入端连接的单一RSD级，用于接收从模拟输入信号及剩余电压反馈信号中选出的一个信号，并把选出的那一个信号转换为数字输出信号，其中，RSD级也产生该剩余电压反馈信号，并把该剩余电压反馈信号直接送回单一RSD级的输入。
2.按照权利要求1的模数转换器，还包括连接在该输入端与该RSD级之间的第一开关，用于把模拟输入信号输入RSD级。
3.按照权利要求2的模数转换器，其中的RSD级包括：
与第一开关连接的第一比较器，用于把从模拟输入信号及剩余电压反馈信号中选出的一个信号与预定的高电压比较，并给出第一比较器输出信号；
与第一开关连接的第二比较器，用于把从模拟输入信号及剩余电压反馈信号中选出的一个信号与预定的低电压比较，并给出第二比较器输出信号；和
与第一和第二比较器连接的逻辑电路，它接收第一和第二比较器输出信号，并根据该第一和第二比较器输出信号产生数字输出信号。
4.按照权利要求3的模数转换器，其中的逻辑电路还根据第一和第二比较器输出信号产生高、中、和低的开关控制信号，并且其中的RSD级还包括：
与第一开关连接的增益功能块，它接收从模拟输入信号及剩余电压反馈信号中选出的一个信号，并产生增益功能块输出信号；和
与增益功能块和第一及第二比较器连接的加法器，该加法器从增益功能块输出信号、增益功能块输出信号与第一参考电压之和、及增益功能块输出信号与第二参考电压之和三者之一，产生剩余电压反馈信号，其中，增益功能块输出信号与第一和第二参考电压或零电压之一的相加，是用该高、中、和低的开关控制信号确定的。
5.按照权利要求4的模数转换器，还包括反馈开关，连接在加法器和增益功能块及第一和第二比较器之间，其中，当反馈开关闭合时，第一开关则断开，使剩余电压反馈信号输入第一和第二比较器及增益功能块，又其中，当第一开关闭合时，反馈开关则断开，使模拟输入信号输入增益功能块及第一和第二比较器。
6.按照权利要求5的模数转换器，还包括：
第二开关，连接在第一参考电压源与加法器之间，用于有选择地把第一参考电压输入加法器；
第三开关，连接在基本上为零的电压与加法器之间，用于有选择地把零电压输入加法器；和
第四开关，连接在第二参考电压源与加法器之间，用于有选择地把第二参考电压输入加法器，其中，由逻辑电路产生的高、中、和低的开关控制信号，分别控制第二、第三、和第四开关。
7.按照权利要求6的模数转换器，其中，第一和第二比较器的运行速度，约为增益功能块及加法器的两倍。
8.一种循环RSD模数转换器，包括：
输入端，用于接收模拟输入信号；
与该输入端连接的单一RSD级，它接收模拟输入信号及剩余电压反馈信号之一，并把选出的那一个信号转换为数字输出信号，其中，RSD级也产生剩余电压反馈信号；
第一开关，连接在该输入端与RSD级之间，用于把模拟输入信号输入RSD级；和
第二开关，连接在RSD级的输出端与RSD级的输入端之间，其中，当第一开关闭合时，第二开关则断开，使模拟输入信号输入RSD级，又当第一开关断开时，第二开关则闭合，使剩余电压反馈信号输入RSD级，且其中，剩余电压反馈信号被直接馈送回单一RSD级的输入。
9.按照权利要求8的模数转换器，其中的RSD级包括：
与第一开关连接的第一比较器，用于把从模拟输入信号及剩余电压反馈信号中选出的一个信号与预定的高电压比较，并给出第一比较器输出信号；
与第一开关连接的第二比较器，用于把从模拟输入信号及剩余电压反馈信号中选出的一个信号与预定的低电压比较，并给出第二比较器输出信号；和
与第一和第二比较器连接的逻辑电路，它接收第一和第二比较器输出信号，并根据该第一和第二比较器输出信号产生数字输出信号。
10.按照权利要求9的模数转换器，其中的逻辑电路，还根据第一和第二比较器输出信号，产生高和低的开关控制信号，又，其中的RSD级还包括：
与第一开关连接的增益功能块，它接收从模拟输入信号及剩余电压反馈信号中选出的一个信号，并产生增益功能块输出信号；和
连接在增益功能块和第一及第二比较器之间的加法器，该加法器从增益功能块输出信号、增益功能块输出信号与第一参考电压之和、及增益功能块输出信号与第二参考电压之和三者中至少一个，产生剩余电压反馈信号，其中，增益功能块输出信号与第一和第二参考电压或零电压之一的相加，是用该高和低的开关控制信号确定的。
11.按照权利要求10的模数转换器，其中，第一和第二比较器的运行速度，约为增益功能块及加法器的两倍。
12.一种循环RSD模数转换器，包括：
输入端，用于接收模拟输入信号；
第一开关，连接在该输入端与第一节点之间，用于有选择地把模拟输入信号加到第一节点；
第二开关，连接在第一节点与第二节点之间，用于有选择地把剩余电压反馈信号加到第一节点；
与第一节点连接的第一比较器，用于把从模拟输入信号及剩余电压反馈信号中选出的一个信号与预定的高电压比较，并产生第一比较器输出信号；
与第一节点连接的第二比较器，用于把从模拟输入信号及剩余电压反馈信号中选出的一个信号，与预定的低电压比较，并产生第二比较器输出信号；
运算放大器，有输入端耦合至第一节点，用于接收从模拟输入信号及剩余电压反馈信号中选出的一个信号，还有输出端连接至第二节点，其中，该运算放大器产生剩余电压反馈信号，并把它加到第二节点；和
与第一和第二比较器连接的逻辑电路，它接收第一和第二比较器输出信号，并根据该第一和第二比较器输出信号，产生数字输出信号。
13.按照权利要求12的循环RSD模数转换器，其中，当第一开关闭合时，第二开关则断开，使模拟输入信号加到第一节点，又当第一开关断开时，第二开关则闭合，使剩余电压反馈信号加到第一节点。
14.按照权利要求12的循环RSD模数转换器，其中的逻辑电路，还根据第一和第二比较器输出信号，产生高、中、和低的开关控制信号。
15.按照权利要求14的循环RSD模数转换器，还包括：
第一电容器，经第三开关连接至第二节点，又经第四开关连接至运算放大器的输入端；
第二电容器，经第四开关连接至运算放大器的输入端，又经第五开关连接至第一节点；
第六开关，连接在第一参考电压源与第三节点之间，第三节点位于第二电容器到第五开关之间；
第七开关，连接在第二参考电压源与第三节点之间；和
第八开关，连接在第三参考电压源与第三节点之间。
16.按照权利要求15的循环RSD模数转换器，还包括：
第三电容器，经第九开关连接至第二节点，又经第十开关连接至运算放大器的输入端，其中，第四节点被限定在第九开关与第三电容器之间的一点；
第四电容器，经第十一开关连接至第二节点，又经第十开关连接至运算放大器的输入端；
第十二开关，连接在第二节点与第四节点之间；和
第十三开关，连接在第一节点与第五节点之间，该第五节点位于第三开关与第一电容器之间的一点。
17.按照权利要求16的循环RSD模数转换器，还包括：
第十四开关，连接在第一参考电压源与第六节点之间，第六节点位于第十一开关到第四电容器之间；和
第十五开关，连接在第二参考电压源与第五节点之间；和
第十六开关，连接在第三参考电压源与第五节点之间。
18.按照权利要求17的模数转换器，其中，第一和第二比较器的运行速度，约为运算放大器的两倍。
19.一种以单级RSD模数转换器，把模拟信号转换为数字信号的方法，本方法包括如下步骤：
在第一周期内，在输入端接收模拟信号；
用第一比较器，把从模拟信号及剩余电压信号中选出的一个信号与预定的高电压比较，以便产生第一比较信号；
用第二比较器，把从模拟信号及剩余电压信号中选出的一个信号与预定的低电压比较，以便产生第二比较信号；
根据第一和第二比较信号，产生数字信号的预定部分；
用运算放大器放大模拟输入信号，产生放大了的信号；和
根据第一和第二比较信号，把放大了的信号与预定的高参考电压、预定的低参考电压、和零电压三者之一相加，以便产生剩余电压信号，其中，第一和第二比较器的运行速度，约为运算放大器的两倍。
20.按照权利要求19的方法，其中，从模拟到数字的转换，是在预定的周期数内完成的，且预定周期数中的第一周期用于处理模拟信号，而预定周期数的随后各个周期用于处理剩余电压信号。
CNB02817383XA 2001-09-07 2002-08-15 低功率的循环a/d转换器和转换方法 Expired - Fee Related CN100364233C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/949,245 2001-09-07
US09/949,245 US6535157B1 (en) 2001-09-07 2001-09-07 Low power cyclic A/D converter

Publications (2)

Publication Number Publication Date
CN1552125A true CN1552125A (zh) 2004-12-01
CN100364233C CN100364233C (zh) 2008-01-23

Family

ID=25488799

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB02817383XA Expired - Fee Related CN100364233C (zh) 2001-09-07 2002-08-15 低功率的循环a/d转换器和转换方法

Country Status (9)

Country Link
US (1) US6535157B1 (zh)
EP (1) EP1430604B1 (zh)
JP (1) JP4121956B2 (zh)
KR (1) KR20040033031A (zh)
CN (1) CN100364233C (zh)
AU (1) AU2002326673A1 (zh)
DE (1) DE60216302T2 (zh)
TW (1) TWI276306B (zh)
WO (1) WO2003023968A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814920A (zh) * 2010-05-05 2010-08-25 余浩 采样保持与mdac分时共享电容和运放的模数转换器
CN101939918A (zh) * 2008-02-05 2011-01-05 飞思卡尔半导体公司 具有可变增益的模数转换器及其方法
CN102315850A (zh) * 2010-07-09 2012-01-11 飞思卡尔半导体公司 具有可变分辨率的单级循环模数转换器中的电流降低
CN104202049A (zh) * 2014-08-19 2014-12-10 合肥宁芯电子科技有限公司 循环型模数转换器

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0307721D0 (en) * 2003-04-03 2003-05-07 Texas Instruments Ltd Improvements in or relating to photodetection
JP4083139B2 (ja) * 2003-05-07 2008-04-30 三洋電機株式会社 アナログ−デジタル変換回路
US6909393B2 (en) * 2003-07-30 2005-06-21 Freescale Semiconductor, Inc. Space efficient low power cyclic A/D converter
JP3962788B2 (ja) * 2003-10-29 2007-08-22 国立大学法人静岡大学 Ａ／ｄ変換アレイ及びイメージセンサ
US7088275B2 (en) * 2003-12-31 2006-08-08 Conexant Systems, Inc. Variable clock rate analog-to-digital converter
US7068202B2 (en) * 2003-12-31 2006-06-27 Conexant Systems, Inc. Architecture for an algorithmic analog-to-digital converter
CN100512016C (zh) * 2004-02-10 2009-07-08 三洋电机株式会社 模数转换器
US6967611B2 (en) * 2004-03-19 2005-11-22 Freescale Semiconductor, Inc. Optimized reference voltage generation using switched capacitor scaling for data converters
KR101255862B1 (ko) * 2004-10-18 2013-04-17 리니어 테크놀러지 코포레이션 저감된 평균 입력 전류 및 저감된 평균 기준 전류를 갖는ａ/ｄ 컨버터
US7064700B1 (en) 2005-06-15 2006-06-20 Freescale Semiconductor, Inc. Multi-channel analog to digital converter
US7307572B2 (en) * 2005-06-15 2007-12-11 Freescale Semiconductor, Inc. Programmable dual input switched-capacitor gain stage
WO2007029786A1 (ja) * 2005-09-07 2007-03-15 National University Corporation Shizuoka University ノイズキャンセル機能付きａ／ｄ変換器
US7649957B2 (en) * 2006-03-22 2010-01-19 Freescale Semiconductor, Inc. Non-overlapping multi-stage clock generator system
US7821436B2 (en) * 2006-06-08 2010-10-26 Cosmic Circuits Private Limited System and method for reducing power dissipation in an analog to digital converter
US7889111B2 (en) * 2006-06-08 2011-02-15 National University Corporation Shizuoka University Analog digital converter, A/D conversion stage, method for generating digital signal corresponding to analog signal, and method for generating signal indicating conversion error in the A/D conversion stage
US7548104B2 (en) * 2006-06-09 2009-06-16 Cosmic Circuits Private Limited Delay line with delay cells having improved gain and in built duty cycle control and method thereof
US7675333B2 (en) * 2006-06-09 2010-03-09 Cosmic Circuits Private Limited Multi-phase delay locked loop with equally-spaced phases over a wide frequency range and method thereof
US7570191B2 (en) * 2006-06-09 2009-08-04 Cosmic Circuits Private Limited Methods and systems for designing high resolution analog to digital converters
US7570181B2 (en) * 2006-06-09 2009-08-04 Cosmic Circuits Private Limited Method and system for input voltage droop compensation in video/graphics front-ends
JP4853186B2 (ja) * 2006-08-31 2012-01-11 ミツミ電機株式会社 アナログ−ディジタル変換装置
US7443333B2 (en) * 2007-02-13 2008-10-28 Freescale Semiconductor, Inc. Single stage cyclic analog to digital converter with variable resolution
US7535391B1 (en) 2008-01-07 2009-05-19 Freescale Semiconductor, Inc. Analog-to-digital converter having random capacitor assignment and method thereof
US7652612B2 (en) * 2008-03-10 2010-01-26 Atmel Corporation Cyclic pipeline analog-to-digital converter
US20100060494A1 (en) * 2008-09-09 2010-03-11 Atmel Corporation Analog to Digital Converter
KR101059460B1 (ko) 2008-10-06 2011-08-25 한국전자통신연구원 알고리즘 아날로그-디지털 변환기
RU2012122103A (ru) * 2009-11-05 2013-12-10 Коламбия Спортсвеа Норс Америка, Инк. Способ и устройство терморегулирования обуви
KR101212625B1 (ko) 2010-07-29 2012-12-14 연세대학교 산학협력단 시간-디지털 컨버터 및 그것의 동작 방법
US8339302B2 (en) 2010-07-29 2012-12-25 Freescale Semiconductor, Inc. Analog-to-digital converter having a comparator for a multi-stage sampling circuit and method therefor
US8686889B2 (en) * 2011-09-16 2014-04-01 Conexant Systems, Inc. Analog frontend for CCD/CIS sensor
US8525721B2 (en) 2011-09-20 2013-09-03 Freescale Semiconductor, Inc. Low power cycle data converter
US8487805B1 (en) 2012-02-23 2013-07-16 Freescale Semiconductor, Inc. Successive approximation analog-to-digital converter
US8823566B2 (en) 2012-06-29 2014-09-02 Freescale Semiconductor, Inc Analog to digital conversion architecture and method with input and reference voltage scaling
US9509332B1 (en) 2015-11-06 2016-11-29 Freescale Semiconductor, Inc. Dual sigma-delta analog-to-digital converter
WO2021145480A1 (ko) 2020-01-15 2021-07-22 엘지전자 주식회사 아날로그 디지털 컨버터

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4691190A (en) * 1986-01-27 1987-09-01 General Datacomm, Inc. Analog-digital converter
US5017920A (en) * 1989-05-05 1991-05-21 Rockwell International Corporation High-speed modified successive approximation analog to digital converter
GB9224238D0 (en) * 1992-11-19 1993-01-06 Vlsi Technology Inc Pipelined analog to digital converters and interstage amplifiers for such converters
US5416485A (en) * 1993-12-20 1995-05-16 Lee; Hae-Seung Analog-to-digital conversion circuit with improved differential linearity
US5668549A (en) * 1994-11-10 1997-09-16 National Semiconductor Corporation Radix 2 architecture and calibration technique for pipelined analog to digital converters
US5784016A (en) * 1995-05-02 1998-07-21 Texas Instruments Incorporated Self-calibration technique for pipe line A/D converters
US5644313A (en) * 1995-06-05 1997-07-01 Motorola, Inc. Redundant signed digit A-to-D conversion circuit and method thereof
FR2738426B1 (fr) * 1995-08-29 1998-02-13 Univ Neuchatel Dispositif de traitement numerique d'un signal analogique devant etre restitue sous forme analogique
US5894284A (en) * 1996-12-02 1999-04-13 Motorola, Inc. Common-mode output sensing circuit
US6288663B1 (en) * 1998-08-12 2001-09-11 Texas Instruments Incorporated Pipelined analog-to-digital converter with relaxed inter-stage amplifier requirements
EP1001534A2 (en) * 1998-10-07 2000-05-17 Yozan Inc. Analog to digital converter
US6137431A (en) * 1999-02-09 2000-10-24 Massachusetts Institute Of Technology Oversampled pipeline A/D converter with mismatch shaping

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101939918A (zh) * 2008-02-05 2011-01-05 飞思卡尔半导体公司 具有可变增益的模数转换器及其方法
CN101939918B (zh) * 2008-02-05 2013-10-23 飞思卡尔半导体公司 具有可变增益的模数转换器及其方法
CN101814920A (zh) * 2010-05-05 2010-08-25 余浩 采样保持与mdac分时共享电容和运放的模数转换器
CN101814920B (zh) * 2010-05-05 2014-05-07 余浩 采样保持与mdac分时共享电容和运放的模数转换器
CN102315850A (zh) * 2010-07-09 2012-01-11 飞思卡尔半导体公司 具有可变分辨率的单级循环模数转换器中的电流降低
CN104202049A (zh) * 2014-08-19 2014-12-10 合肥宁芯电子科技有限公司 循环型模数转换器

Also Published As

Publication number Publication date
CN100364233C (zh) 2008-01-23
TWI276306B (en) 2007-03-11
WO2003023968A3 (en) 2003-12-18
EP1430604B1 (en) 2006-11-22
DE60216302T2 (de) 2007-03-08
KR20040033031A (ko) 2004-04-17
JP4121956B2 (ja) 2008-07-23
DE60216302D1 (de) 2007-01-04
JP2005526420A (ja) 2005-09-02
WO2003023968A2 (en) 2003-03-20
AU2002326673A1 (en) 2003-03-24
US6535157B1 (en) 2003-03-18
EP1430604A2 (en) 2004-06-23

Similar Documents

Publication Publication Date Title
CN100364233C (zh) 低功率的循环a/d转换器和转换方法
Cho et al. A 9-bit 80 MS/s successive approximation register analog-to-digital converter with a capacitor reduction technique
CN103905049A (zh) 一种高速快闪加交替比较式逐次逼近模数转换器
CN108306644B (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
CN104967451A (zh) 逐次逼近型模数转换器
CN100512016C (zh) 模数转换器
KR20060052937A (ko) 공간 효율적 저전력 주기적 ａ／ｄ 변환기
Liu et al. A 10-b 20-MS/s SAR ADC with DAC-compensated discrete-time reference driver
GB2419047A (en) Recirculating ADC
CN110690901A (zh) 高速低功耗sar adc电容失配自校准方法和电路
Hu et al. Energy-efficient, area-efficient, high-accuracy and low-complexity switching scheme for SAR ADC
Ginetti et al. A 1.5 Ms/s 8-bit pipelined RSD A/D converter
CN107294536B (zh) 3bit流水线式ADC的时序控制方法
Nairn et al. Current mode analog-to-digital converters
CN110198167B (zh) 一种非对称的sar adc电容开关时序电路及方法
Nairn et al. Algorithmic analogue-to-digital convertors using current-mode techniques
Harpe et al. A 0.37 μW 4bit 1MS/s SAR ADC for ultra-low energy radios
Son et al. A 10-bit 10-MS/s single-ended asynchronous SAR ADC with CDAC boosting common-mode voltage and controlling input voltage range
Park et al. A Low Power Current-Mode 12-bit ADC using 4-bit ADC in cascade structure
CN220190856U (zh) 一种模数转换器
CN108449076B (zh) 动态比较器、模数转换器、模数转换系统以及校准方法
Zahrai et al. A 12b 100ms/s highly power efficient pipelined adc for communication applications
KR101986699B1 (ko) 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
Xia et al. A Passive Noise-Shaping SAR ADC with Energy-Efficient Switching Method
Atchaya et al. Design of High Speed Time–Interleaved SAR Analog to Digital Converter

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FISICAL SEMICONDUCTOR INC.

Free format text: FORMER NAME: FREEDOM SEMICONDUCTOR CORP.

CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: FREESCALE SEMICONDUCTOR, Inc.

Address before: Texas in the United States

Patentee before: FreeScale Semiconductor

CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP USA, Inc.

Address before: Texas in the United States

Patentee before: FREESCALE SEMICONDUCTOR, Inc.

CP01 Change in the name or title of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080123

Termination date: 20210815

CF01 Termination of patent right due to non-payment of annual fee