TWI276306B - Low power cyclic A/D converter - Google Patents
Low power cyclic A/D converter Download PDFInfo
- Publication number
- TWI276306B TWI276306B TW091119568A TW91119568A TWI276306B TW I276306 B TWI276306 B TW I276306B TW 091119568 A TW091119568 A TW 091119568A TW 91119568 A TW91119568 A TW 91119568A TW I276306 B TWI276306 B TW I276306B
- Authority
- TW
- Taiwan
- Prior art keywords
- switch
- signal
- analog
- rsd
- node
- Prior art date
Links
- 125000004122 cyclic group Chemical group 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims 7
- 238000010586 diagram Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 206010011469 Crying Diseases 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000010606 normalization Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
- H03M1/403—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type using switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
1276306 五、發明説明( 發明範圍 本發明關於-種冗餘標示數字(RSD)類比至數位轉換哭, 及尤其一種低功率單一級RSD A/D轉換器。 w 發明背景 在積體電路技術中之優點已致能用於—些應用,例如> 線通信及數位相機之合成”系統晶片” ICs之發展。在低功= 、:及小電路區域係重要設計要素之可攜帶電子裝置中執行 這種應用。需要低功率及低電壓電路,以減少電池功率需 求,其可以允許用於需要較少或較小電池之設計,依序= 少裝置尺寸,重量及操作溫度。 然而,這種裝置,接收必須轉換為數位信號之類比輸入 ί呂唬。已知一些在一小區域中達到低功率操作,及高解析 度之習知循環(演算法)A/D轉換器。例如,美國專利號碼第 :>,644,〇1j,在此納入供作參考,其讓與於摩托羅拉有限公 司、本發明之受讓人,揭示具有藉由執行同步化,及修正 功能之一數位邏輯部分採用之二個rSD級之一循環RSD。 麥考於圖1,揭示例如在美國專利號碼第5,644,3 13中揭示 之一種循環RSD A/D轉換器10之一方塊圖。A/D轉換器1〇包 含藉由具有一調整及同步化區塊15,及一修正區塊μ之一 數位部分14,連接在具有二個RSD級11及12之一類比部分 之後方。一類比輸入信號(電壓)係藉由一開關丨8輸入到第一 RSD級1 1。在接收輸入信號之後,切斷開關18,第一RSD級 11比較輸入信號於一高電壓(VH)及一低電壓(VL),及產生 一第一數位輸出信號,在本狀態中,msb根據比較之結杲。 -5- 本紙張尺度適用中國國家標準(CNS) A4规格(210 X 297公釐) 裝 訂 線 1276306 A7
弟-RSD級11也產生_第_誤差電壓州。_係輸入到數 一 4刀14及第决差電壓VRi係輸入到第二民如級12。第 —D級12也執行高及供兩网 及低曼壓比較刼作,產生一第二數位 輸出信號(msb-1),及_筮一)口 弟一决差電壓VR2。第二數位輸出 =號(msb· D讀人到數位部分14,移動開關18連接回授路 徑’及提供第二誤差電壓VR2到第一咖級^。重複本操作 ,利用RSD級11、12輸出輸人信號之額外數位位元。在數 位部分14中酉己i、同步化,及組合數位位元,以提供一標 準化格式二進位輸出碼。 在α本二級解決方式提供一低功率、高解析度及高速趟轉 換器時’具有用於具有最小功率需求、相同速度,及減少 矽區域之一 A/D轉換器之一需求。 本發明之概述 為提供一種不佔據大量空間之低功率、高解析度及高速 A/Ο轉換器,本發明提供一種循環A/D轉換器,其中使用一 單一級重複執行轉換。通過一效能增益/增加/減少區塊之使 用達到低功率消耗,其以如前面提到二級循環ADC之相同 速度執行相同功能,但是具有接近一半之電路。單一級具 有提供一誤差電壓輸出信號到單一級輸入終端之一直接連 接回授迴路。 圖式簡單說明 在審項附加圖式時,本發明較佳實施例之前面概述以及 下面詳細說明將容易瞭解。為了說明本發明之目的,在圖 式中已揭示目前較佳之實施例。然而,應該瞭解,本發明 -6 - 本紙張尺度適用中國國家標準(CNS) A4規格(21〇χ 297公釐) k
裝· 訂
線 1276306
不限於所不之精確配置方式及方法。在圖式中· 塊:ι係說明一先前技藝二級RSD類比至數位轉換器之一方 圖2係根據本發明之一一 早、、及RSD A/D轉換器之一方塊圖; 圖…圖2之A/D轉換器之類比部分之一實施例之一方塊 圖4係圖3之類比部分之一電路圖;及 圖5係在圖钟所^之類比部分之控制信號之時脈圖。 車父佳實施例之詳細說明 預疋下面提出關於圖式之詳細說明,做為本發明之目前 較:圭恤丨之一說明,且其不預定為代表本發明可以執行 之隹格式。可以瞭解的是,藉由包含於本發明精神及範 圍内之不同1列可完成相同或相等功能。在圖式中,使 用類似數字表示其中之類似元件。 蒼考圖2,揭示根據本發明之一循環A/D轉換器2〇之一方 塊圖。A/D轉換器20包含一單一 _級22,及一數位部分以 。單一 RSD級22係可以沒有增加需要之增益/增加/減少電路 之速度,保持先前技藝二級結構之相同速率及解析度。僅 需要增加比較器之速度。利用一級,透過不需要在速度方 面增加之一效能結構之使用,藉此導致保留重要區域及功 率’執行先4 一級需要之增益/增加/減少功能。 從一輸入終端30 ’藉由一第一開關32提供一類比輸入信 號到RSD級22。RSD級22提供一數位輸出信號到數位部分 。RSD級22也產生其藉由第一開關32回授之誤差電壓信號 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 1276306 A7
。導通第一開關32用於第一 ^ , u ,其中接收類比輸人信 心後:斷第一開關32用於其從事完成轉換類比輸入 二ίΓ 號之剩餘數量之循環。RSD級22之回授 此!: 接從RSD級22輸出連接到第-開關32。習於 之位—可以瞭解,需要循環之數量根據在數位輸出信號中 兀之數量。例如,如在下面更多細節中說明,用於一 位兀輸出信號,在如具有原先二級結構之狀態中,僅需 要五個增益/增加/減少電路時脈猶環(1()時脈相位)時 十個比較器時脈循環。 八數位^分24,類似在圖i中揭示之綿轉換器】〇之數位部 分14,具有-調整及同步化區塊%,及一修正區㈣。提 供來自RSD級22之數位位讀出到數位部分24,調整、同 步化,及組合這些輸出,以提供一標準化格式二進位輸出 碼。如藉由那些原先習於此技者瞭解,具有一些方式執行 調整及同步化,例如在美國專利號碼第5,644,3 Η中所述者 ’且本發明不限於任何特定方式。 芩考圖J,揭不RSD級22之一實施例之方塊圖。RSD級22 C σ輸入終知j 〇 ,在終端施加類比輸入信號或電壓,及第 開關〇-使用其來選擇類比輸入信號如到RSD級22之輸 入。 RSD級22進一步包含一第一比較器34及一第二比較器%。 第一比較器34具有連接於第一開關32之一第一終端,其接 收類比輸入信號或誤差電壓回授信號VR,及其接收一第一 預定電壓信號之一第二終端。誤差電壓回授信號VR較佳係 本紙張尺度適用中s ®家標準(CNS) A4規格(咖X 297公嫠) 1276306 A7 B7 通過如圖3所示之一直接回授信號路徑(即沒有插入電路, 例如一取樣及抑制電路)提供到第一比較器34。第一比較器 ^ 4比幸乂化加於其輸入終端之信號,及產生一第一比較器輸 出信號。 ’ 第二比較器36也具有連接於第一開關32之一第一終端, 其接收類比輸入信號或誤差電壓回授信號VR,及其接收一 第二預定電壓信號之一第二終端。類似第一比較器34,誤 差電壓回授信號VR較佳係通過如圖3所示,沒有插入電路 之一直接回授信號路徑提供到第二比較器36。第二比較器 36比較選擇之一類比輸入信號及誤差電壓回授信號vr於第 一預定t壓信號,及產生一第二比較器輸出信號。 在本較佳實施例中,第一預定電壓信號施加於第一比較 态34之一正輸入終端之一預定高電壓(VH),及第二預定電 壓信號施加於第二比較器36之一正輸入終端之一預定高電 壓(VL)。選擇之一類比輸入信號,及誤差電壓回授信號係 輸入到第一及第二比較器34、36之一負輸入終端。用於VH 及VL之數值係處理技術之一函數,因為其可以限制電源電 壓。然而,在本較佳實施例中,在VL為大約12 v,及最佳 大約1.225 v時,VH大約係1.5 v,及最佳大約為丨475 v。 ♦第一及第二比較器34、36之輸出係連接於一邏輯電路38 ,其接收第一及第二比較器輸出信號,及產生一代表類比 輸入信號之二位元數位輸出信號DO、D1。邏輯電路38依據 如在前面提到之美國專利號碼第5,644,3 Π中說明之邏輯電 路之相同方法運作。用於第一循環,在數位部分24中調整 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)
訂
l2763〇6
及同步化未加工之數位輸出位元d〇、di ϊΐ* M ΦΖ. / Λ. 及“、、、後備用來自 、數位輸出位元組合,U @ & ^ πτ 中对仏夕一挪唯 以組成如在下面更多細節 。寸响之“準化格式二進位輪ψ庞、-紅兩 -^ - ,μ ^ ^ 4輸出碼。遴輯電路38根據第 及弟一比較态輸出信號,也產古 _ 座玍问開關控制信號40、 J信號4卜及-低開關控制信號42。 RS二級22也包含_增益區塊料,其具有連接於第—開關^ 、二入1益區塊44接收選擇之_類比輸入信號,及誤 ::[口授“虎VR ’及產生一增益區塊輸出信號。在本較
把例巾,增益區塊44藉由一係數2以增加輸人到其中之 電壓。 ^總和+電路或加法器46係連接於增益區塊44之輸出。加 法器46藉由增加增益區塊輸出信號到一第一參考電壓、一 第二參考電壓、或零’產生誤差電壓回授信號VR。使用藉 由邂輯電路38產生之高,中及低開關控制信號4〇、4ι,及 42選擇第一參考電壓、第二參考電壓、或零。尤其,一預 定尚麥考電壓源( + Vref)係通過一第二開關48連接於加法器 46 ’ 一預定零電壓係通過一第三開關49連接於加法器牝, 及預疋低參考電壓源(-Vref)係通過一第四開關50連接於 加法器46。藉由高開關控制信號4〇控制第二開關μ,藉由 中開關控制信號41控制第三開關49,及藉由低開關控制信 號4 2控制第四開關5 〇。如上面討論,電壓數值通常係處理 之一幽數。然而,在本較佳實施例中,電壓Vdd大約係2.7 v ’ +Vref大約係(2·7 ν/2+0·5 v)或大約 1.85 v,及-Vi,ef大約係 (2·7 v/2-0.5 v)或大約 0.85 v。 -10· 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐) 訂
1276306 A7 B7
五、發明説明(7 回授信號VR,做為 36之一輸入。配置 3 6之輸入,到增益 提供一回授開關52用於選擇誤差電壓 到增益區塊44及第一與第二比較器34、 回授開關52於到第一及第二比較器34、 區塊44之輸入,及加法器46之輸出之間之一節點。在導通 回授開關52時’切斷第一開關32,以使誤差電壓回授信號 VR係輸入到第一及第二比較器34、36,及增益區塊料。在 導通第一開關32時,切斷回授開關52,類比輸入信號係輸 入到增亞區塊44,及第一及第二比較器34、3 6。如先前討 論’在轉換一類比輸入信號之一第一循環中導通第一開關 ,及切斷第一開關32,用於轉換類比輸入信號之後續循 環。 在本發明之一實施例中,邏輯電路38根據在表格1中說明 之狀態操作。 輸入電壓 DO D1 開關4 8 開關50 開關49 * Vin> VH 1 0 切斷 導通 切斷 VL< Vin< VH 0 1 切斷 切斷 導通 Vin< VL 0 0 導通 切斷 切斷 表袼1 如在下面更多細節中討論,因為A/D轉換器20僅具有一單 一 RSD級22,第一及第二比較器34、36以增益區塊44,及 加法器46之二倍速度操作。 圖4係根據本發明較佳實施例執行一 RSD級60之更詳細電 路圖。R S D級6 0包含輸入終端3 0,其接收一類比輸入信號 。在輸入終端30,及一第一節點N 1之間連接第一開關32, •11· 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1276306 A7 B7 五、發明説明(12 ) 電源電壓- 3.3 v 3.0 v DNL/INL 0.4/0.53 lsb 0-5/0.5 lsb 功率 15 mW 1.38 m W 3平估晶片區域 0.93 mm2 0.085 mm2 表格2
可以從表格2中看到,單一 RSD級A/D比較器以一} “A之 取樣速率提供10位7C之解析度。功率消耗之總數明顯係從 15 mW減少到L38 mW,及藉由一 1〇之係數減少晶片區域。 也沒有影響DNL/INL,完成這種改進。DNL(差動非線性)及 IN L(整體非線性;)係使用於測量A/D轉換器之功能之精確參 數。 習於此技者將瞭解,雖然圖示揭示用於簡化之單一終端 電路,較佳為使用始終用於改進之電源抑制,及減少之動 態範圍之全差動電路執行A/D轉換器。本發明顯然提供一高 功能、單一級循環RSD A/D轉換器。單一級結構可以完 相同或較佳於先前技藝二級RSD A/D轉換器,及以相 脈,具有較少功率消耗及在一較小區域中之功能。如將〖 解’可以使用多種技術製造A/D轉換器,例如CM〇s BKMOS。而且,在許多應用中可以使用Α/〇轉換器,包含 數位相機及無線通信裝置。瞭解本發明係不限於揭示2 = 定實施例’但是涵蓋在如藉由附加申請專利範圍定养之本 發明之精神及範圍内之修改。 -16-
裝” 訂
Claims (1)
- 一種循環冗餘標示數字(RSD)類比至數位轉換器,包含·· 一輸入終端,用於接收一類比輸入信號;及 一單一 RSD級,其連接於該輸入終端,用於接收一類 比輸入信號及一誤差電壓回授信號中之一選擇之一信號 ’及轉換該選擇之信號為一數位輸出信號,其中該Rsd 級也產生該誤差電壓回授信號,及送回該誤差電壓回授 4吕號到該單一 RSD級之一輸入, 其中該RSD級包含: 一第一比較器,連接於該第一開關,用於比較該類比 輸入信號,及該誤差電壓回授信號中該選擇之一信號於 一預定高電壓,及提供一第一比較器輸出信號; 一第一比較器,連接於該第一開關,用於比較該類比 輸入信號,及該誤差電壓回授信號中該選擇之一信號於 一預定低電壓,及提供一第二比較器輸出信號;及 一邏輯電路,連接於該第一及第二比較器,及接收該 苐一及第一比較器輸出信號,及根據該第一及第二比較 器輸出信號產生該數位輸出信號, 其中該邏輯電路根據該第一及第二比較器輸出信號, 進一步產生高、中及低開關控制信號,及其中該RSD級 進一步包含·· 一增益區塊,連接於該第一開關,及接收該類比輸入 h號及違誤差電壓回授信號中該選擇之一信號,及產生 一增益區塊輸出信號;及 一加法器,連接於該增益區塊,及該第一及第二比較 O:\80\80228-930421 .DOC 7 本紙張尺度適用中國國家標準(CNS) A4規格(21〇 X 297公董) AB<C,D !2763〇6 、申請專利範圍 器,該加法器產生來自該增益區塊輸出信號,該增益區 塊輸出信號及一第一參考電壓之一總和,及該增益區塊 輸出信號及一第二參考電壓之一總和中之一信號之該誤 差電壓回授信號,其中使用該高、中及低開關控制信號 ,決定具有該第一及第二參考電壓,及一零電壓中之一 電壓之該增加之增益區塊輸出信號。 2·如申請專利範圍第1項之類比至數位轉換器,進一步包含 一第一開關,連接於該輸入終端及該RSD級之間,用於 輸入該類比輸入信號到該RSD級。 3*如申請專利範圍第1項之類比至數位轉換器,進一步包含 一回授開關,連接於該加法器,及該增益區塊,及該第 一及第一比較器之間,其中在導通該回授開關時,切斷 該第一開關,以使該誤差電壓回授信號係輸入到該第一 及第二比較器,及該增益區塊,及在導通該第一開關時 ,切斷該回授開關,以使該類比輸入信號係輸入到該增 益區塊,及該第一及第二比較器。 4·如申請專利範圍第3項之類比至數位轉換器,進一步包 含: 一第二開關,連接於一第一參考電壓源及該加法器之 間,用於選擇性輸入該第一參考電壓到該加法器; 一第三開關,連接於一實質零電壓及該加法器之間, 用於選擇性輸入該零電壓到該加法器;及 一第四開關,連接於一第二參考電壓源及該加法器之 間,用於選擇性輸入該第二參考電壓到該加法器,其中 O:\80\80228-930421.DOC 5A B c D 1276306 --- /'、申請專利範圍 藉由該邏輯電路產生之高、中及低開關控制信號分別控 制該第二、第三及第四開關。 5 ·如申凊專利範圍第4項之類比至數位轉換器,其中該第 一及第二比較器以該增益區塊及該加法器之二倍速度 操作。 6· 一種循環冗餘標示數字(RSD)類比至數位轉換器,包 含: 一輸入終端,用於接收一類比輸入信號; 一單一 RSD級,其連接於該輸入終端,用於接收一類 比輸入信號及一誤差電壓回授信號中之一選擇之一信號 ’及轉換該選擇之信號為一數位輸出信號,其中該RSD 級也產生該誤差電壓回授信號,及送回該誤差電壓回授 信號到該單一 RSD級之一輸入; 一第一開關,連接於該輸入終端及該RSD級之間,用 於輸入該類比輸入信號到該RSD級;及 一回授開關’連接於該加法器,及該增益區塊,及該 第一及第二比較器之間,其中在導通該回授開關時,切 斷該第一開關,以使該誤差電壓回授信號係輸入到該第 一及第二比較器,及該增益區塊,及在導通該第一開關 時,切斷該回授開關,以使該類比輸入信號係輸入到該 增益區塊,及該第一及第二比較器, 其中該RSD級包含·· 一苐一比較器’連接於该苐一開關’用於比較該類比 輸入信號,及該誤差電壓回授信號中該選擇之一信號於 O:\80\80228-930421 .DOC 7 _ 3 _ ί紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) "~ —!2763〇6 Α8 Β8 C8申請專利範圍 一預定高電壓, ,及提供一第一比較器輪出信號; 一第二比較器,連接於該第一開關,用於比 ’用於比較該類比第一及第二比較器輸出信號,及根據該第一及第二比較 器輸出信號產生該數位輸出信號。 1' 一種循環RSD類比至數位轉換器,包含: 一輸入終端,用於接收一類比輸入信號; 單一 RSD級’其連接於該輸入終端,用於接收一類 比輸入h號及一誤差電壓回授信號中一經選擇之一信號 ’及轉換該選擇之信號為一數位輸出信號,其中該RSD 級也產生該誤差電壓回授信號; 一第一開關,連接於該輸入終端及該RSE)級之間,用 於輸入該類比輸入信號到該RSD級;及 一第二開關,連接於該RSD級之一輸出終端及該RSD 級之一輸入終端之間,其中在導通該第一開關時,切斷 該第二開關’以使該類比輸入信號係輸入到該RSD級, 及在切斷該第一開關時,導通該第二開關,以使該誤差 電壓回授信號輸入到該RSD級,及其中直接饋送該誤差 電壓回授信號回到該RSD級之一輸入。 8·如申請專利範圍第7項之類比至數位轉換器,其中該RSD 級包含: 一第一比較器,連接於該第一開關,用於比較該類比 -4 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) Ϊ276306 A8輸入彳§號’及该誤差電壓回授信號中該選擇之一信號於 預疋而電壓’及提供一第一比較器輸出信號; 一第二比較器,連接於該第一開關,用於比較該類比 輪入k號’及該誤差電壓回授信號中該選擇之一信號於 預定低電壓’及提供一第二比較器輸出信號;及 一邏輯電路,連接於該第一及第二比較器,及接收該 第一及第二比較器輪出信號,及根據該第一及第二比較 器輪出信號產生該數位輸出信號。 9·如申請專利範圍第8項之類比至數位轉換器,其中該邏輯 電路根據該第一及第二比較器輸出信號,進一步產生高 、中及低開關控制信號,及其中該RSD級進一步包含: 一增盈區塊,連接於該第一開關,及接收該類比輸入 信號及該誤差電壓回授信號中該選擇之一信號,及產生 一增益區塊輸出信號;及 一加法器,連接於該增益區塊,及該第一及第二比較 器’該加法器產生來自該增益區塊輸出信號,該增益區 塊輸出信號及一第一參考電壓之一總和,及該增益區塊 輸出信號及一第二參考電壓之一總和中之至少一信號之 該誤差電壓回授信號,其甲使用該高及低開關控制信號 ,決定具有該第一及第二參考電壓中之一電壓之該增加 之增益區塊輸出信號。 1 〇·如申請專利範圍第9項之類比至數位轉換器,其中該第一 及第一比較器以该增益區塊及該加法器之二倍速度操作 O:\80\80228-930421.DOC 5 -5-ABCD -6- 1276306 六、申請專利範圍 1 1 · 一種循環RSD類比至數位轉換器,包含: 一輸入終端’用於接收一類比輸入信號; 一第一開關,連接於該輸入終端及—筮 # 乐一即點之間, 用於選擇性施加該類比輸入信號到該第—節點; 一苐一開關’連接於該第一節點及一笛-々々 示一即點之間, 用於選擇性施加一誤差電壓回授信號到該第一節點; 一第一比較器,連接於該第一節點,田^ ^ ^ ^ 即點用於比較該類比 輸入信號及該誤差電壓回授信號中之一經選擇之—作口 於一預定高電壓,及產生一第一比較器輪出信號;歲 一第二比較器,連接於該第一節點,用於比較該類比 輸入信號及該誤差電壓回授信號中該選擇之一信號於— 預定低電壓,及產生一第二比較器輸出信號; 、 一運异放大器’其具有一輸入終端耦合於該第一節點 ,用於接收該類比輸入信號及該誤差電壓回授信號中节 選擇之一信號,及一輸入終端耦合於該第二節點,其中 該運异放大器產生該誤差電壓回授信號,及施加其到該 第二節點;及 一邏輯電路連接於該第一及第二比較器,及接收該第一 及第二比較器輸出信號,及根據該第一及第二比較器輸出信 號產生該數位輸出信號。 12·如申請專利範圍第11項之循環RSD類比至數位轉換器, 其中在導通該第一開關時,切斷該第二開關,以使該類 比輸入信號係施加於該第一節點,及在切斷該第一開關 時’導通該第二開關,以使該誤差電壓回授信號係輸入 O:\80\80228-930421.DOC 5 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐)2到該第一節點。 1 3 ·如申請專利範圍第11項之循環RSD類比至數位轉換器, 其中該邏輯電路根據該第一及第二比較器輪出信號,進 一步產生高、中及低開關控制。 14·如申請專利範圍第13項之循環RSD類比至數位轉換器, 其進一步包含: 一第一電容器,藉由一第三開關連接於該第二節點, 及藉由一第四開關連接於該運算放大器輸入終端; 一第二電容器,藉由該第四開關連接於該運算放大器 輸入終端,及藉由一第五開關連接於該第一節點; 一第六開關,連接於一第一參考電壓源,及配置於該 第二電容器及該第五開關之間之一第三節點之間; 一第七開關,連接於一第二參考電壓源,及該第三節 點之間;及 一第八開關,連接於一第三參考電壓源,及該第三節 點之間。 15·如申請專利範圍第14項之循環RSD類比至數位轉換器, 進一步包含: 一第三電容器,藉由一第九開關連接於該第二節點, 及藉由一第十開關連接於該運算放大器輸入終端,其中 定義一第四節點係在該第九開關,及該第三電容器之間 之一點; 一第四電容器,藉由該第十一開關連接於該第二節點 ,及藉由一第十開關連接於該運算放大器輸入終端; O:\80\80228-930421.DOC 5 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 1276306 六 申請專利範圍 B8 C8 D8 十一開關’連接於該第二節點及該第四節點之間 :及 第十二開關,連接於該第一節點及一第五節點之間 ’ 5亥第五節點配置於在該第三開關及該第一電容器之間 之一點。 16. 如申請專利範圍第15項之循環RSD類比至數位轉換器, 進一步包含: 一第十四開關,連接於該第一參考電壓源,及配置於 該第十一開關及該第四電容器之間之一第六節點之間; 及 第十五開關’連接於該第二參考電壓源及該第五節 點之間;及 一第十六開關,連接於該第三參考電壓源及該第五節 點之間。 17. 如申請專利範圍第16項之類比至數位轉換器,其中該第 一及第二比較器以該運算放大器之二倍速度操作。 18. —種利用一單一級RSD類比至數位轉換器轉換一類比信 號為一數位信號之方法,該方法包含以下步驟: 在δ玄第一循環中,在一輸入終端接收該類比信號; 利用一第一比較器比較該類比信號及一誤差電壓信號 中經選擇之一信號於一預定高電壓,以產生一第一比較 信號; 九 利用一第二比較器比較該類比信號及一誤差電壓信號 中經選擇之一信號於一預定低電壓,以產生一第二比較 -8- O:\80\80228-930421 .DOC 5 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公爱)信號; 根據該第一及第二比較信號,產生該數位信號之一預 定部分; 利用一運算放大器放大該類比輸入信號,以產生一放 大信號;及 將該放大信號加到一預定高參考電壓、一預定低參考 電壓及一零電壓中之一電壓,根據該第一及第二比較信 號,以產生該誤差電壓信號,其中該第一及第二比較器 以該運算放大器之二倍速度操作。 19·如申請專利範圍第18項之方法,其中在一預定數量之循 環中執行該類比至數位轉換,及該預定數量循環之一第 循環處理該類比信號,及該預定數量彳盾環之後續一些 循環處理該誤差電壓信號。 O:\80\80228-930421.DOC 5 - 9 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/949,245 US6535157B1 (en) | 2001-09-07 | 2001-09-07 | Low power cyclic A/D converter |
Publications (1)
Publication Number | Publication Date |
---|---|
TWI276306B true TWI276306B (en) | 2007-03-11 |
Family
ID=25488799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091119568A TWI276306B (en) | 2001-09-07 | 2002-08-28 | Low power cyclic A/D converter |
Country Status (9)
Country | Link |
---|---|
US (1) | US6535157B1 (zh) |
EP (1) | EP1430604B1 (zh) |
JP (1) | JP4121956B2 (zh) |
KR (1) | KR20040033031A (zh) |
CN (1) | CN100364233C (zh) |
AU (1) | AU2002326673A1 (zh) |
DE (1) | DE60216302T2 (zh) |
TW (1) | TWI276306B (zh) |
WO (1) | WO2003023968A2 (zh) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0307721D0 (en) * | 2003-04-03 | 2003-05-07 | Texas Instruments Ltd | Improvements in or relating to photodetection |
JP4083139B2 (ja) * | 2003-05-07 | 2008-04-30 | 三洋電機株式会社 | アナログ−デジタル変換回路 |
US6909393B2 (en) * | 2003-07-30 | 2005-06-21 | Freescale Semiconductor, Inc. | Space efficient low power cyclic A/D converter |
JP3962788B2 (ja) * | 2003-10-29 | 2007-08-22 | 国立大学法人静岡大学 | A/d変換アレイ及びイメージセンサ |
US7088275B2 (en) * | 2003-12-31 | 2006-08-08 | Conexant Systems, Inc. | Variable clock rate analog-to-digital converter |
US7068202B2 (en) * | 2003-12-31 | 2006-06-27 | Conexant Systems, Inc. | Architecture for an algorithmic analog-to-digital converter |
CN100512016C (zh) * | 2004-02-10 | 2009-07-08 | 三洋电机株式会社 | 模数转换器 |
US6967611B2 (en) * | 2004-03-19 | 2005-11-22 | Freescale Semiconductor, Inc. | Optimized reference voltage generation using switched capacitor scaling for data converters |
EP2343808B1 (en) * | 2004-10-18 | 2017-04-26 | Linear Technology Corporation | Analog signal sampling system and method having reduced average input current |
US7307572B2 (en) * | 2005-06-15 | 2007-12-11 | Freescale Semiconductor, Inc. | Programmable dual input switched-capacitor gain stage |
US7064700B1 (en) | 2005-06-15 | 2006-06-20 | Freescale Semiconductor, Inc. | Multi-channel analog to digital converter |
WO2007029786A1 (ja) * | 2005-09-07 | 2007-03-15 | National University Corporation Shizuoka University | ノイズキャンセル機能付きa/d変換器 |
US7649957B2 (en) * | 2006-03-22 | 2010-01-19 | Freescale Semiconductor, Inc. | Non-overlapping multi-stage clock generator system |
US7538701B2 (en) * | 2006-06-08 | 2009-05-26 | Cosmic Circuits Private Limited | System and method for improving dynamic performance of a circuit |
EP2043267B1 (en) * | 2006-06-08 | 2012-11-21 | National University Corporation Shizuoka University | Analog digital converter, a/d conversion stage, method for generating digital signal corresponding to analog signal, and method for generating signal indicating conversion error in the a/d conversion stage |
US7570181B2 (en) * | 2006-06-09 | 2009-08-04 | Cosmic Circuits Private Limited | Method and system for input voltage droop compensation in video/graphics front-ends |
US7675333B2 (en) * | 2006-06-09 | 2010-03-09 | Cosmic Circuits Private Limited | Multi-phase delay locked loop with equally-spaced phases over a wide frequency range and method thereof |
US7570191B2 (en) * | 2006-06-09 | 2009-08-04 | Cosmic Circuits Private Limited | Methods and systems for designing high resolution analog to digital converters |
US7548104B2 (en) * | 2006-06-09 | 2009-06-16 | Cosmic Circuits Private Limited | Delay line with delay cells having improved gain and in built duty cycle control and method thereof |
JP4853186B2 (ja) * | 2006-08-31 | 2012-01-11 | ミツミ電機株式会社 | アナログ−ディジタル変換装置 |
US7443333B2 (en) * | 2007-02-13 | 2008-10-28 | Freescale Semiconductor, Inc. | Single stage cyclic analog to digital converter with variable resolution |
US7535391B1 (en) | 2008-01-07 | 2009-05-19 | Freescale Semiconductor, Inc. | Analog-to-digital converter having random capacitor assignment and method thereof |
US7589658B2 (en) * | 2008-02-05 | 2009-09-15 | Freescale Semiconductor, Inc. | Analog-to-digital converter with variable gain and method thereof |
US7652612B2 (en) * | 2008-03-10 | 2010-01-26 | Atmel Corporation | Cyclic pipeline analog-to-digital converter |
US20100060494A1 (en) * | 2008-09-09 | 2010-03-11 | Atmel Corporation | Analog to Digital Converter |
KR101059460B1 (ko) | 2008-10-06 | 2011-08-25 | 한국전자통신연구원 | 알고리즘 아날로그-디지털 변환기 |
CN102695432A (zh) * | 2009-11-05 | 2012-09-26 | 哥伦比亚运动休闲北美公司 | 鞋袜温度控制方法和装置 |
CN101814920B (zh) * | 2010-05-05 | 2014-05-07 | 余浩 | 采样保持与mdac分时共享电容和运放的模数转换器 |
US8264393B2 (en) * | 2010-07-09 | 2012-09-11 | Freescale Semiconductor, Inc. | Current reduction in a single stage cyclic analog to digital converter with variable resolution |
US8339302B2 (en) | 2010-07-29 | 2012-12-25 | Freescale Semiconductor, Inc. | Analog-to-digital converter having a comparator for a multi-stage sampling circuit and method therefor |
KR101212625B1 (ko) | 2010-07-29 | 2012-12-14 | 연세대학교 산학협력단 | 시간-디지털 컨버터 및 그것의 동작 방법 |
US8686889B2 (en) * | 2011-09-16 | 2014-04-01 | Conexant Systems, Inc. | Analog frontend for CCD/CIS sensor |
US8525721B2 (en) | 2011-09-20 | 2013-09-03 | Freescale Semiconductor, Inc. | Low power cycle data converter |
US8487805B1 (en) | 2012-02-23 | 2013-07-16 | Freescale Semiconductor, Inc. | Successive approximation analog-to-digital converter |
US8823566B2 (en) | 2012-06-29 | 2014-09-02 | Freescale Semiconductor, Inc | Analog to digital conversion architecture and method with input and reference voltage scaling |
CN104202049A (zh) * | 2014-08-19 | 2014-12-10 | 合肥宁芯电子科技有限公司 | 循环型模数转换器 |
US9509332B1 (en) | 2015-11-06 | 2016-11-29 | Freescale Semiconductor, Inc. | Dual sigma-delta analog-to-digital converter |
WO2021145480A1 (ko) | 2020-01-15 | 2021-07-22 | 엘지전자 주식회사 | 아날로그 디지털 컨버터 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4691190A (en) * | 1986-01-27 | 1987-09-01 | General Datacomm, Inc. | Analog-digital converter |
US5017920A (en) * | 1989-05-05 | 1991-05-21 | Rockwell International Corporation | High-speed modified successive approximation analog to digital converter |
GB9224238D0 (en) * | 1992-11-19 | 1993-01-06 | Vlsi Technology Inc | Pipelined analog to digital converters and interstage amplifiers for such converters |
US5416485A (en) * | 1993-12-20 | 1995-05-16 | Lee; Hae-Seung | Analog-to-digital conversion circuit with improved differential linearity |
US5668549A (en) * | 1994-11-10 | 1997-09-16 | National Semiconductor Corporation | Radix 2 architecture and calibration technique for pipelined analog to digital converters |
US5784016A (en) * | 1995-05-02 | 1998-07-21 | Texas Instruments Incorporated | Self-calibration technique for pipe line A/D converters |
US5644313A (en) * | 1995-06-05 | 1997-07-01 | Motorola, Inc. | Redundant signed digit A-to-D conversion circuit and method thereof |
FR2738426B1 (fr) * | 1995-08-29 | 1998-02-13 | Univ Neuchatel | Dispositif de traitement numerique d'un signal analogique devant etre restitue sous forme analogique |
US5894284A (en) * | 1996-12-02 | 1999-04-13 | Motorola, Inc. | Common-mode output sensing circuit |
US6288663B1 (en) * | 1998-08-12 | 2001-09-11 | Texas Instruments Incorporated | Pipelined analog-to-digital converter with relaxed inter-stage amplifier requirements |
EP1001534A2 (en) * | 1998-10-07 | 2000-05-17 | Yozan Inc. | Analog to digital converter |
US6137431A (en) * | 1999-02-09 | 2000-10-24 | Massachusetts Institute Of Technology | Oversampled pipeline A/D converter with mismatch shaping |
-
2001
- 2001-09-07 US US09/949,245 patent/US6535157B1/en not_active Expired - Lifetime
-
2002
- 2002-08-15 JP JP2003527896A patent/JP4121956B2/ja not_active Expired - Fee Related
- 2002-08-15 EP EP02761400A patent/EP1430604B1/en not_active Expired - Lifetime
- 2002-08-15 AU AU2002326673A patent/AU2002326673A1/en not_active Abandoned
- 2002-08-15 CN CNB02817383XA patent/CN100364233C/zh not_active Expired - Fee Related
- 2002-08-15 KR KR10-2004-7003455A patent/KR20040033031A/ko not_active Application Discontinuation
- 2002-08-15 DE DE60216302T patent/DE60216302T2/de not_active Expired - Fee Related
- 2002-08-15 WO PCT/US2002/026148 patent/WO2003023968A2/en active IP Right Grant
- 2002-08-28 TW TW091119568A patent/TWI276306B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE60216302T2 (de) | 2007-03-08 |
WO2003023968A2 (en) | 2003-03-20 |
KR20040033031A (ko) | 2004-04-17 |
CN100364233C (zh) | 2008-01-23 |
CN1552125A (zh) | 2004-12-01 |
DE60216302D1 (de) | 2007-01-04 |
JP4121956B2 (ja) | 2008-07-23 |
WO2003023968A3 (en) | 2003-12-18 |
EP1430604A2 (en) | 2004-06-23 |
EP1430604B1 (en) | 2006-11-22 |
AU2002326673A1 (en) | 2003-03-24 |
JP2005526420A (ja) | 2005-09-02 |
US6535157B1 (en) | 2003-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI276306B (en) | Low power cyclic A/D converter | |
US6909393B2 (en) | Space efficient low power cyclic A/D converter | |
US7148832B2 (en) | Analog digital converter having a function of dynamic adjustment corresponding to the state of the system | |
US7515086B2 (en) | Pipelined analog-to-digital converter and method of analog-to-digital conversion | |
TWI257810B (en) | Correlated-double-sampling (CDS) with amplification in image sensing device | |
Cho et al. | A 9-bit 80 MS/s successive approximation register analog-to-digital converter with a capacitor reduction technique | |
US20070001893A1 (en) | Integrator and cyclic ad converter using the same | |
JP5825603B2 (ja) | アナログデジタル変換器及び変換方法 | |
TW201943211A (zh) | 類比數位轉換器與方法 | |
Seo et al. | A single-supply CDAC-based buffer-embedding SAR ADC with skip-reset scheme having inherent chopping capability | |
CN101471665B (zh) | 采用多级放大器部分复用技术的模数转换器电路 | |
Chin et al. | A CMOS ratio-independent and gain-insensitive algorithmic analog-to-digital converter | |
JP4764473B2 (ja) | デジタル−アナログ変換器における電流セル回路 | |
CN114499529B (zh) | 模拟数字转换器电路、模拟数字转换器及电子设备 | |
CN112787672A (zh) | 扩展计数模数转换器 | |
Jeon et al. | A 10 b 50 MHz 320 mW CMOS A/D converter for video applications | |
Shahed et al. | Design of a 10 Bit Low Power Split Capacitor Array SAR ADC | |
CN217363058U (zh) | 模拟数字转换器电路、模拟数字转换器及电子设备 | |
Malik et al. | Simultaneous capacitor sharing and scaling for reduced power in pipeline ADCs | |
Ren et al. | A mismatch-independent DNL pipelined analog-to-digital converter | |
Tang et al. | Single slope/SAR column-parallel ADC with mixed-signal error correction | |
US6441766B1 (en) | Charge integration algorithmic analog-to-digital converter and its converting method | |
Azizi et al. | Thermal noise analysis of multi-bit SC gain-stages for low-voltage high-resolution pipeline ADC design | |
Tanner et al. | A 10-bit low-power dual-channel ADC with active element sharing | |
CN117353734A (zh) | 一种基于第二级复用的高能效两步式sar adc |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |