CN102195652B - 采样保持放大器 - Google Patents

采样保持放大器 Download PDF

Info

Publication number
CN102195652B
CN102195652B CN201110068892.5A CN201110068892A CN102195652B CN 102195652 B CN102195652 B CN 102195652B CN 201110068892 A CN201110068892 A CN 201110068892A CN 102195652 B CN102195652 B CN 102195652B
Authority
CN
China
Prior art keywords
sample
amplifier
operation
input
described
Prior art date
Application number
CN201110068892.5A
Other languages
English (en)
Other versions
CN102195652A (zh
Inventor
贝里·A·J·巴特
汉斯·文德卫尔
Original Assignee
Nxp股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to EP10250528.6A priority Critical patent/EP2367285B1/en
Priority to EP10250528.6 priority
Application filed by Nxp股份有限公司 filed Critical Nxp股份有限公司
Publication of CN102195652A publication Critical patent/CN102195652A/zh
Application granted granted Critical
Publication of CN102195652B publication Critical patent/CN102195652B/zh

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/129Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/135Indexing scheme relating to amplifiers there being a feedback over one or more internal stages in the global amplifier
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/156One or more switches are realised in the feedback circuit of the amplifier stage
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/159Indexing scheme relating to amplifiers the feedback circuit being closed during a switching time
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45512Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45514Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45534Indexing scheme relating to differential amplifiers the FBC comprising multiple switches and being coupled between the LC and the IC
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45536Indexing scheme relating to differential amplifiers the FBC comprising a switch and being coupled between the LC and the IC
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45551Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45616Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled

Abstract

一种具有操作的采样阶段和操作的保持阶段的采样保持放大器(400)。采样保持放大器包含一个或多个采样组件(404、406),所述采样组件配置为在操作的采样阶段对输入信号采样,并且在操作的保持阶段提供采样输入信号;和放大器(402),所述放大器配置为在操作的采样阶段对采样保持放大器(400)的输出(416、418)预充电,并且在操作的保持阶段缓冲采样输入信号。

Description

采样保持放大器

技术领域

[0001] 本发明涉及采样保持放大器领域,并且具体地而非排他地,涉及具有操作的保持阶段和操作的采样阶段的采样保持放大器,所述采样保持放大器可以与时间交织模数转换

器一起使用。

背景技术

[0002] 对高分辨率的模数转换器(ADC)来说,更高的采样率是趋势。时间交织是提高采样率的常用的技术,虽然,由于严格的时间对齐要求,对于高分辨率ADC来说,前端采样保持放大器(SHA)的时间交织可能不太现实。由C-C Hsu和Wu J-T所著的“A CMOS33-mfflOO-MHz 80-dB SFDR SampIe-and-HoId Amplifier”(VLSI CircuitsSymp.Dig.,第263-264页,2003年)披露了一种高速率高分辨率的采样保持放大器(SHA)。

[0003]由 Z-M Lee, C-Y Wang,和 J-T Wu 所著的"A CMOS 15-bit 125-MS/sTime-1nterleaved ADC With Digital B ackground Calibration" (IEEE Journal ofSolid-State Circuits,42:2149-2160,2007)披露了一种两通道时间交织流水线 ADC。

[0004]由 B.R.Gregoire 和 U.-K.Moon 所著的"An 0ver-60dB TrueRail-to-RaiIPerformance Using Correlated Level Shifting and an Opampffith Only 30dB LoopGain" (IEEE Journal of Solid-State Circuits,43:2620-2630, 2008)披露了相关电平位移(CLS)。

[0005] 说明书中对先前刊印的文件或任何背景的罗列或论述,不应被承认为,所述文件或背景是该领域的一部分或是普通常识。

发明内容

[0006] 根据本发明的第一方面,提供了具有操作的采样阶段和操作的保持阶段的采样保持放大器,所述采样保持放大器包含:

[0007] —个或更多采样组件,所述采样组件配置为在操作的采样阶段对输入信号采样,并且在操作的保持阶段提供采样输入信号;和

[0008] 放大器,所述放大器配置为在操作的采样阶段对采样保持放大器的输出预充电,并且在操作的保持阶段缓冲采样输入信号。

[0009] 利用放大器对输出预充电,例如通过在采样保持放大器的输出端设置电压为接近所需的输出电压水平,能提供高效的采样保持放大器。利用辅助/附加的放大器/缓冲器对输出预充电的采样保持放大器需消耗比本发明的实施例更多的功率。

[0010] 所述一个或更多的采样组件可以是一个或更多的电容器,所述电容器配置为在操作的采样阶段由输入信号充电,并且在操作的保持阶段连接到放大器以提供缓冲/采样输入信号。

[0011] 所述放大器可以配置为通过耦合采样保持放大器的输入信号到放大器的输入,和耦合放大器的输入到采样保持放大器的输出来对采样保持放大器的输出预充电。这样,输入到采样保持放大器的瞬时值可以传送到采样保持放大器的输出,同时输入被采样,并且该瞬时值可比在之前的采样操作中记录的电平更接近所需的输出电平。

[0012] 采样保持放大器可以包含多个开关,所述开关可切换以设置采样保持放大器的操作阶段。应指出的是,可以提供开关的众多不同配置,从而使采样保持放大器能如这里披露的一样操作。

[0013] 米样保持放大器进一步包含在放大器的输入、放大器的输出和米样保持放大器的输入之间的反馈网络。通过相关联的开关的操作,反馈网络和放大器在操作的采样阶段,可以提供采样保持放大器的输入和输出之间的单位增益放大器/缓冲器。

[0014] 反馈网络可以包含无源组件,并且在一些实施例中只有无源组件。无源组件可以是电阻和/或电容器和/或开关和/或线圈/电感,并且可以不包括有源组件,例如消耗功率的放大器。

[0015] 放大器可以是运算跨导放大器或运算放大器。

[0016] 所述放大器可以是具有第一子级和第二子级的Miller放大器。所述放大器可以包含与Miller放大器的第一(负)输出相关联的第一 Miller电容,和与Miller放大器的第二(正)输出相关联的第二 Miller电容。第二子级在操作的保持阶段可以是断开的/去耦合的/旁路的。

[0017] 所述Miller电容可以配置为使采样保持放大器的输出在操作的采样阶段与Miller电容本身一样预充电。Miller电容在采样保持放大器(SHA)的操作的保持阶段可以用作电平移位电容器,以在无需任何附加组件时实现相关电平位移(CLS)。

[0018] 第一和第二子级在操作的采样模式期间可以串联使用。

[0019] 放大器的反馈因子在操作的采样阶段可以是0.5。放大器的反馈因子在操作的保持阶段可以是I。

[0020] 根据本发明的另一方面,提供操作采样保持放大器的方法,采样保持放大器包含放大器,所述方法包含:

[0021]在操作的采样阶段对输入信号采样;

[0022]在操作的保持阶段提供采样输入信号;和

[0023] 利用放大器进行:

[0024] 在操作的采样阶段对采样保持放大器的输出预充电;和

[0025]在操作的保持阶段缓冲采样输入信号。

[0026] 根据本发明的另一方面,提供包含本文披露的任意采样保持放大器的模数转换器。

[0027] 根据本发明的另一方面,提供包含本文披露的任意采样保持放大器,或本文披露的任意模数转换器的集成电路。

[0028] 根据本发明的另一方面,提供计算机程序,其当在计算机上运行时,促成计算机配置本文披露的任意装置,包括采样保持放大器、模数转换器、电路、系统或设备,或执行本文披露的任意方法。计算机程序可以是软件实现,并且计算机可以认为是任意适当的硬件,包括数字信号处理器、微控制器和在只读存储器(ROM)、可擦除可编程只读存储器(EPROM)或电可擦除可编程只读存储器(EEPROM)上的实现等非受限示例。软件可以是汇编程序。

[0029] 计算机程序可以提供在计算机可读介质上如光盘或存储设备,或可具体表现为瞬 时信号。这样的瞬时信号可以是网络下载,包括互联网下载。

附图说明

[0030] 参考附图,通过示例,下面将给出详细描述,其中:

[0031] 图1图示了时间交织ADC的体系结构;

[0032] 图2图示了现有技术的采样保持放大器;

[0033] 图3a到3c图示了现有技术的缓冲预充电采样保持放大器;

[0034] 图4a到4c图示了根据本发明的实施例的采样保持放大器;

[0035] 图5a到5c图示了根据本发明的另一个实施例的采样保持放大器;和

[0036] 图6图示了可以与本发明的实施例一起使用的0ΤΑ。

具体实施方式

[0037] 本文描述的一个或多个实施例涉及采样保持放大器,其根据操作的采样阶段和操作的保持阶段工作。采样保持放大器包括放大器(例如运算跨导放大器(OTA)),在常规方法中其可用来在操作的保持阶段缓冲输入信号,并且也可以用来在操作的采样阶段预充电采样保持放大器的输出。这样的实施例通过利用原本在操作的采样阶段并不使用的0ΤΑ,可以消除在操作的采样阶段对输出预充电对附加缓冲器的需求。这将导致更高效的采样保持放大器,因为需要更少的组件和/或采样保持放大器的功率消耗可以降低。

[0038] 在一些实施例中,Miller拓扑放大器可以用作采样保持放大器的一部分,并且该放大器可以用于在采样阶段对输出预充电,并且Miller电容可以用于在保持阶段实现相关电平位移(CLS)。

[0039] 图1图示了时间交织模数转换器(ADC)IOO的结构。在这个示例中,ADC 100由两个后端ADC片112组成。

[0040] ADC 100接收模拟输入信号102,其提供给采样保持放大器(SHA) 106。SHA 106根据所需的采样频率Fs 108工作,并且SHA 106的输出通过开关组件110耦合到交织ADC片112之一。开关组件110也根据开关频率Fs 108工作。通过提供多个交织ADC片112,ADC片112能在低于所需要的采样频率的频率处工作,并且在此示例中,ADC片112工作在Fs/2114处。然后ADC片112的输出通过工作在采样频率Fs 108处的开关组件116复用,以提供数字输出信号104。

[0041] 可以理解,虽然ADC片112的工作频率降低了,SHA 106仍然必须以满采样频率Fs108工作。因此,SHA 106的速率限制了整个ADC的速率。

[0042] 图2示意性图示了现有技术的采样保持放大器(SHA) 200的示例。SHA 200包括运算跨导放大器(OTA) 202,用于采样到SHA 200的正输入的第一采样电容器Csp 204,和用于米样负输入电压的第二米样电容器Csn 206。SHA 200可以根据操作的第一和第二阶段,根据SHA 200中的由时钟信号φI和φ2控制的多个开关的状态来工作。通过下面对图3a到3c的描述将理解这样的SHA 200的工作的进一步细节,其中图3a到3c描述了一个类似的现有技术示例。

[0043] 本领域熟知的是,通过利用辅助缓冲器对输出预充电,可以放松对OTA 202的要求,这样的示例将参考图3a到3c进行描述。[0044] 图3a图示了缓冲预充电采样保持放大器(SHA) 300和相对应的描述操作的不同阶段的内在关系的时间矢量图301。图3a中的每一个开关与时钟信号(cpl,cple, φ2)相关联,且利用所述时钟信号工作,并且开关的状态定义了操作的阶段。图3b图示了在操作的采样阶段图3a中的SHA 300,即当φΐ和cple为高电平(且相关联的开关闭合),且φ2为低电平(且相关联的开关打开)的时候。图3C图示了在操作的保持阶段图3a中的SHA 300,即当φ2为高电平,且φ I和φ I e为低电平的时候。

[0045] 可以看出,图3的SHA 300包括两个辅助的/附加的放大器308和310,其在SHA300的输入312,314和SHA 300的输出316,318之间直接连接。附加放大器308和310根据开关320和322的状态,在输入312、314和输出316、318之间可操作地连接和断开。如下所描述,这可以使SHA 300的输出316、318以与所要求的输出电平近似的值预充电,同时SHA 300更精确地对输入312、314处的信号电平采样。

[0046] 下面将根据图3a到3c,详细描述SHA 300的操作。[0047] 图3a包括时间矢量图301,其图示了 SHA 300的操作的采样保持阶段。当时钟信号φ I为高电平且时钟信号φ2为低电平时,SHA 300在操作的采样模式下工作。第三时钟信号(pie通常与时钟信号φ I相对应,虽然其配置为在φΐ时钟信号从高电平值转变为低电平值很短的时间之前从高电平值转变为低电平值。

[0048] 第三时钟信号cple施加于下列开关上:

[0049] 位于参考输入电压324和OTA 302的正输入之间的开关326 ;

[0050] 位于参考输入电压324和OTA 302的负输入之间的开关328 ;

[0051] 位于OTA 302的负输入和OTA 302的正输入之间的开关327。

[0052] 可以理解,开关327在一些实施例中是可选的,因为SHA在没有开关327时能够运行。

[0053] 有了这些开关(326、327、328),在这些开关(326、327、328)的接线端只有些许的电压摆动,这与开关334和336的接线端的电压摆动形成了对比,所述开关334和336连接到输入电压312和314的正和负输入。已知,关闭开关向相关联的米样电容器Csp (304)和Csn(306)注入电荷。对于开关326、327和328来说,其经历很小的电压摆动,将导致电荷不依赖于一阶信号。因此,在一些实施例中,就线性度而言,这些开关在经历较大电压摆动的开关334和336之前打开是有利的,以防止电荷从开关334和336注入,否则这将影响采样电容器Csp(304)和Csn(306)的电荷。这种操作的方法很著名,被称之为“底板采样”。

[0054] 图3b图示了在操作的采样阶段图3a中的SHA 300,此时与时钟信号φΐ和(pie相关联的开关闭合且与时钟信号φ2相关联的开关打开。图3c图示了在操作的保持阶段图3a中的SHA 300,此时与时钟信号φ2相关联的开关闭合且与时钟信号φΐ和cple相关联的开关打开。

[0055] SHA 300接收正输入电压312、负输入电压314和参考输入电压324.在一些示例中,参考输入电压324可以是地。

[0056] 当时钟信号(pie变高,且SHA 300进入操作的采样模式时,位于参考输入电压324和采样电容器304、306的正极板之间的两个开关326和328闭合,且位于输入312、314和米样电容器304、306的负极板之间的开关334和336也闭合。这样,提供了一条闭合的电路,从而在正和负输入312、314处接收到的瞬时输入信号经过采样电容器304、306被采样。

[0057] 如图3b所图示,在操作的采样阶段,当开关320和322闭合时,附加放大器308和310直接耦合在相应的SHA 300的输入312、314和输出316、318之间。这样,OTA 302的输出处的信号电平被预充电到预期输出的近似电平。

[0058] 如图3c所示,在操作的保持阶段,位于采样电容器304、306的负极板和输出316、318之间的开关330、332闭合,从而采样电容器304、306和OTA 302 一起形成一个缓冲采样输入信号的单位增益缓冲器。

[0059] 因为OTA 302的输出在采样阶段被预充电/预置到近似输出电平,当OTA 302变化到操作的保持阶段时,OTA 302的输出只需要调整一个预充电误差,而不是采样电容器上的值和仍然存储在负载电容上的OTA 302的先前的输出信号之间的差值。也就是说,当进入操作的保持模式时,OTA 302的输出信号改变的量得到降低。负载电容是0TA302的输出电容、SHA 300相关联的ADC片的采样电容和任意寄生电容的总和。

[0060] 附加缓冲器308、310可以用来最小化SHA 300的输入端的负载,从而实现高输入带宽。附加放大器/缓冲器308、310应达到转换速率和带宽的要求以将SHA的输出预充电到所需的精度。附加放大器308、310的非线性可能会影响预充电误差的量级。

[0061] 图3中所示的电容器Clp 338和Cln 340是可选的,并且其连接在0TA302的输出和SHA 300的输出316、318之间。这样的电容器可以实现已知的技术如相关电平位移(CLS),从而在如图3b所图示的操作的采样阶段,电平位移电容器338、340也被预充电从而使OTA 302当进入操作的保持阶段时其输出摆动得到降低。

[0062] 可选电容器338、340的加入引入了对附加放大器308、310的附加线性需求。同时,实现CLS所需要的可选电容器338、340是附加放大器308、310的附加负载。

[0063] 对附加放大器308、310的线性度的要求近似等于由开环OTA 302的增益降低的对SHA的线性度的要求。因此,可以使用一个简单的开环源极跟随器缓冲器,或一个具有单位反馈的单级0ΤΑ。对于纠正操作,在没有严重失真的情况下,附加缓冲器308、310的输入晶体管应保持饱和,其对信号摆动设限,这对给定的电源电压是能实现的。

[0064] 对于噪声受限的ADC,大输入信号摆动有利于实现能量高效转换器。为了能处理大输入信号摆动,图3a中的放大器308、310将消耗大量功率,并且因此降低了 SHA的效率。缓冲器中的输入晶体管也必须保持饱和,以防止严重失真,并且当简单的开环源极跟随器缓冲器,或单级OTA被用作附加放大器时,这种要求限制了 SHA并且因此限制了 ADC输入信号摆动。

[0065] 可以经过用作辅助缓冲器的OTA提供反馈网络,以实现单位增益闭环转换功能,并且以此方式,经过输入晶体管的电压摆动可以降低。输入晶体管的电压等于OTA输出电平摆动除以OTA的开环增益。单级OTA可能不能获得所需的增益,并且因此需要两级0ΤΑ,以降低在输入晶体管处的摆动,并且这将消耗更多的功率。

[0066] 本文描述的一个或更多的实施例涉及SHA的结构,其中主OTA本身被用作具有反馈网络的缓冲器/放大器,以在操作的采样阶段对输出预充电。在现有技术中,主OTA(图3a中的302)在操作的采样阶段未被正常使用,虽然其仍然消耗功率。因此,可以确定的是,有可能在操作的采样阶段再使用主OTA以降低整个SHA功率消耗。再使用主OTA对SHA输出预充电补偿了辅助的/附加的缓冲器/放大器的冗余。而且,使用经过OTA的反馈网络以实现单位增益缓冲器可以确保SHA的信号摆动处理能力不受限。

[0067]自缓冲预充电SHA的示例在图4a到4c中图示。图4b图示了图4a中具有根据操作的采样阶段布置的开关的SHA 400,并且图4c描述了具有根据操作的保持阶段布置的开关的SHA 400。参考图3a到3c已经描述和图示的图4a到4c中的这些组件,在这里没有必要再次描述。

[0068] 在如图4b中图示的操作的采样阶段,时钟信号φ I是高电平,并且OTA 402为单位增益配置,从而输出跟踪输入。OTA 402可能不能处理输入端的大信号摆动,并且因此利用反馈网络以保持输入端的电平为虚拟地,并且因此由于OTA 402的有限增益,在输入端只有很小的电压摆动。反馈网络由两个分支组成,每一支有两个阻抗。第一反馈分支SSpcdp开关452、Zpcip阻抗440、开关444、Zpcfbp阻抗442和Sprfbp开关420组成。Speip开关452连接在负输入引脚414和Zpeip阻抗440的第一接线端之间。Zpeip阻抗440的第二接线端连接到Zpefbp阻抗442的第一接线端,并且Zpefbp阻抗442的第二接线端通过Spefbp开关420连接到正输出引脚416。另一个开关444连接在OTA的正输入和Zpeip阻抗440与Zpefbp阻抗442之间的交叉点之间。开关452和420根据φΐ时钟信号工作,并且开关444根据Cple时钟信号工作。

[0069] 如图4b中可以看出,第二反馈分支包含类似的组件,并且类似的连接到正输入引脚12、负输出引脚418和OTA 402的负输入。

[0070] 另外,其他开关Sep 456和Sen 458连接在采样电容器404、406的正极板与它们各自到OTA 402的输入之间,以将在OTA 402的输入上的信号从电容器正极板上的信号去耦合。

[0071]为了在操作的预充电/采样阶段获得单位增益,在反馈网络的每一个分支中的所有阻抗应具有相同的值。也就是说,Zpein 446应等于Zprfbn448,并且Zpeip 440应等于Zprfbp442。

[0072] 无源组件(如电阻和电容器)因为它们不消耗功率,可以用作阻抗440、442、446、448。

[0073] 当电阻器用作阻抗时,输入源将必须提供DC电流,并且到SHA400的输入信号将由于反馈分支的电阻分压而降低。因此,这些电阻器的阻抗应很大,例如几千欧姆。在反馈分支中的开关(Spcdp和Sprfbp ;和\-和Spcibn)不能用于实现所需的阻抗。由这些开关引入的在输入端可见的失真,将降低采样电容器上的信号的线性。而且,大的反馈电阻值,与OTA402的输入电容结合,可能导致稳定性问题。

[0074] 为了提高性能,电容器可用来代替电阻器作为反馈网络中的阻抗组件(Zpc;in、Zpcfbn> Zpcip> Zpcfbp)。对于适当的操作,每一个电容器的初始条件在操作的每一个米样/跟踪阶段的开始应是一样的。为了提供这样相同的初始条件,反馈网络中的电容器在操作的保持阶段可以重置。技术人员将理解的是,附加开关可加到图4a的SHA 400,以提供这种功能,这在本领域是熟知的。例如,包括连接到电容器的附加开关,或包括节点a、b和c和Vreffflid之间的开关,和节点d、e和f和Vrefmid之间的开关可以提供所需的初始条件。

[0075] 当OTA 402在操作的跟踪/采样阶段用作单位增益缓冲器时,0TA402反转(invert)输入信号。然而在操作的保持阶段,采样电容器Csp和Csn上的信号未被反转。为了补偿这点,在操作的跟踪/采样阶段通过交换差分输入信号的连接,输入信号可以被反转。在操作的跟踪/采样阶段,在正输入接线端Vinp 412接收到的输入信号连接到Zpcdn 446的节点山在负输入接线端Vinn 414接收到的输入信号连接到Zpeip 440的节点a。

[0076] 在操作的跟踪/采样阶段,OTA 402的反馈因子理想值为0.5,并且在操作的保持阶段,OTA 402的反馈因子为I。在操作的跟踪/采样阶段,为了获得相同的闭环增益带宽(GBW),在此阶段在获得稳定性的同时,可以提高OTA 402的GBW。

[0077] 在使用Miller OTA 402的示例中,在跟踪阶段,通过分离Miller电容为并联的两部分,在获得稳定性的同时,OTA的增益带宽(GBW)可以达到更大。这样的OTA的示例在图6中图示。在跟踪阶段,通过关闭一部分,Miller电容可以达到更小。被关闭的那部分Miller电容可能需要预充电以确保当切换到SHA的保持阶段时输出不会被改变太多。在预充电期间,在保持阶段连接到OTA的第一放大器级的输出的Miller电容的底板应连接到OTA的第一放大器级的共模输出参考电压。

[0078] 在可选实施例中,OTA的第一放大器级可以分离为并联连接的两个更小级。在这样的示例中,在跟踪阶段,使用两个放大器级以获得高的跨导(gm),并且在保持阶段,一个放大器级被关闭以降低跨导(gm)。

[0079] 应当 理解,上述描述的电路提供OTA的增益带宽(GBW)如何改变的非受限示例,并且可选的实现对于本领域的技术人员来说是熟知的。

[0080] 在主OTA是两级Miller结构的示例中,相关的Miller电容可重复使用以实现相关电平位移(CLS)。在保持阶段,Miller电容可用作电平位移电容器。这样的实施例在图5a到5c中图示。图5b描述了在操作的采样/跟踪阶段的SHA 500,并且图5c描述了在操作的保持阶段的SHA500。在先前的实施例中已经描述的组件将不再参考图5a到5c进行描述。

[0081] 如图5b所示,OTA 502被转换为单位增益配置,并且在跟踪阶段当φΐ为高电平时,输出跟踪输入。

[0082] OTA 502配置为常规的两级Miller OTA 502,具有第一子级502a和第二子级502b。Miller电容Cmp 560和可选补偿电阻器Rmp 564通过开关Spefbp 520连接在OTA 502的第一子级502a的正输出(节点g)和OTA 502的第二子级502b的负输出引脚(节点c)之间。相对应的,Miller电容Cmn 562和Rnm 566通过开关Spefbn 522连接在OTA 502的第一子级502a的负输出(节点h)和OTA 502的第二子级502b的正输出引脚(节点f)之间。

[0083] 应当理解,MiIIer电容Cmp 560和Cnm 562和可选补偿电阻Rmp 564和Rmn 566实际上是Miller OTA 502的一部分,并且为了易于图示和理解,在图5中图示在OTA 502的外部。还应当理解,开关Sstlp 568,Sstln 570和Sstpn 572不是标准Miller OTA的一部分,并且是必需的/用来以获得所需要的操作。

[0084] OTA 502的放大器子级502a和502b彼此互连,在操作的采样阶段类似两级MillerOTA 502工作。为了补偿输入信号的反转,差分输入信号交叉耦合。当SHA 500处于操作的采样阶段,并且时钟信号<ple变低电平时,当相应的开关Sstlp 568和Sstln 570打开且OTA502的两个放大器子级502a和502b彼此不连接时,Miller电容Cmp 560和Cnm 562上的瞬时信号被采样。在保持阶段,只使用OTA 502的第一放大器子级502a。然而第二放大器子级502b仍然是激活的,并且防止/降低耦合到第二子级502b的浮置输入端并且因此被第二子级502b放大的任何噪声,到第二子级502b的输入可被闭合的开关Sstlpn 572短路。[0085] 因为在操作的保持阶段,第二放大器子级502b是去耦合的,从0TA502输入到SHA500的输出的传输变成非反转的。为了获得整体负反馈,采样电容器Csp 504的正极板连接到OTA 502的负输入,并且采样电容器Csn 506的正极板连接到OTA 502的正输入。

[0086] 同样如上所述,具有相同值的两个相同的阻抗可以用于反馈网络。

[0087] 使用Miller拓扑以实现CLS的优势是,在预充电阶段消除/降低了 OTA的附加负载。同样,也不需要附加耦合电容器。另一个优势是在保持阶段,只有OTA的第一级是激活的(第二级有效去激活),并且单级OTA可以获得比两级OTA更大的带宽。

[0088] 一个或多个实施例涉及集成电路(1C),所述集成电路包含如本文所披露的采样保持放大器(SHA)。SHA是可提供在IC上的模数转换器(ADC)的一部分。本发明的实施例作为14bit ADC的一部分具有显著的优势,其采样速率大于2.5亿次每秒。

Claims (14)

1.一种具有操作的采样阶段和操作的保持阶段的采样保持放大器(400),所述采样保持放大器包含: 输入,所述输入配置为接收输入信号,所述输入包括正输入端(412)和负输入端(414); 一个或多个采样组件(404、406),所述组件配置为在操作的采样阶段对输入信号采样,并且在操作的保持阶段提供采样输入信号;和 放大器(402),所述放大器配置为在操作的采样阶段接收输入信号并在采样保持放大器(400)的输出(416、418)处根据所述输入信号提供输出信号并设置电平,并且在操作的保持阶段缓冲采样输入信号; 其中,所述放大器(402)包括正输入端和负输入端,在操作的采样阶段,采样保持放大器(400)的输入的正输入端(412)接收到的输入信号通过阻抗连接到放大器(402)的负输入端,采样保持放大器(400)的输入的负输入端(414)接收到的输入信号通过阻抗连接到放大器(402)的正输入端。
2.根据权利要求1中所述的采样保持放大器(400),其中所述一个或多个采样组件(404、406)是一个或多个电容器,所述一个或多个电容器配置为在操作的采样阶段由输入信号充电,并且在操作的保持阶段连接到放大器(402)以提供采样输入信号。
3.根据权利要求1中所述的采样保持放大器(400),其中放大器(402)配置为在操作的采样阶段接收输入信号并通过耦合采样保持放大器(400)的输入信号到放大器(402)的输入,和耦合放大器(402)的输入到采样保持放大器(400)的输出,在采样保持放大器(400)的输出处根据所述输入信号提供输出信号并设置电平。
4.根据权利要求1中所述的采样保持放大器(400),其中采样保持放大器(400)包含多个开关,能够进行切换操作以设置采样保持放大器(400)的操作的阶段。
5.根据权利要求1中所述的采样保持放大器(400),进一步包含位于放大器(402)的输入、放大器(402)的输出和采样保持放大器(400)的输入之间的反馈网络。
6.根据权利要求5中所述的采样保持放大器(400),其中反馈网络和放大器(402)在操作的采样阶段,提供位于采样保持放大器(400)的输入和输出之间的单位增益放大器。
7.根据权利要求5中所述的采样保持放大器(400),其中反馈网络包含无源组件。
8.根据权利要求1中所述的采样保持放大器(400),其中放大器(402)是运算跨导放大器。
9.根据前述任一权利要求中所述的采样保持放大器(500),其中放大器是具有第一子级(502a)和第二子级(502b)以及第一和第二 Miller电容(560、562)的Miller放大器(502),其中第一和第二 Miller电容(560、562)配置为允许Miller放大器(502)在操作的采样阶段在采样保持放大器(500)的输出处根据所述输入信号提供输出信号并设置电平,同时第一和第二 Miller电容(560、562)配置为在操作的采样阶段被预充电到采样保持放大器(500)的输出电压,并且其中第二子级配置为在操作的保持阶段断开连接。
10.根据权利要求9中所述的采样保持放大器(500),其中第一和第二 Miller电容(560,562)配置为在操作的保持阶段实现相关电平位移。
11.根据权利要求9中所述的采样保持放大器(500),其中第一和第二子级(502a、502b)在操作的采样阶段配置为串联。
12.根据权利要求9中所述的采样保持放大器(500),其中第一和第二 Miller电容(560,562)在操作的保持阶段配置为电平位移电容器。
13.一种模数转换器,所述模数转换器包含根据权利要求1到12的任何一个的采样保持放大器(400)。
14.一种操作采样保持放大器(400)的方法,所述采样保持放大器(400)包含放大器(402),所述方法包含: 在操作的采样阶段对输入信号采样; 在操作的保持阶段提供采样输入信号;和 使用放大器(402)进行: 在操作的采样阶段接收输入信号并在采样保持放大器(400 )的输出处根据所述输入信号提供输出信号并设置电平;和 在操作的保持阶段缓冲采样输入信号; 其中,所述采样保持放大器(400 )包括输入,所述输入包括正输入端(412 )和负输入端(414),所述放大器(402)包括正输入端和负输入端,在操作的采样阶段,采样保持放大器(400)的输入的正输入端(412)接收到的输入信号通过阻抗连接到放大器(402)的负输入端,采样保持放大器(400)的输入的负输入端(414)接收到的输入信号通过阻抗连接到放大器(402)的正输入端。
CN201110068892.5A 2010-03-19 2011-03-18 采样保持放大器 CN102195652B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP10250528.6A EP2367285B1 (en) 2010-03-19 2010-03-19 A sample-and-hold amplifier
EP10250528.6 2010-03-19

Publications (2)

Publication Number Publication Date
CN102195652A CN102195652A (zh) 2011-09-21
CN102195652B true CN102195652B (zh) 2014-07-16

Family

ID=42562845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110068892.5A CN102195652B (zh) 2010-03-19 2011-03-18 采样保持放大器

Country Status (3)

Country Link
US (1) US8390372B2 (zh)
EP (1) EP2367285B1 (zh)
CN (1) CN102195652B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698555B2 (en) * 2010-11-19 2014-04-15 Marvell World Trade Ltd. Low distortion variable gain amplifier (VGA)
US9143092B2 (en) 2011-12-14 2015-09-22 Maxim Integrated Products, Inc. Fully capacitive coupled input choppers
US20130154740A1 (en) * 2011-12-16 2013-06-20 Qualcomm Incorporated Techniques for pga linearity
JP2013207697A (ja) * 2012-03-29 2013-10-07 Asahi Kasei Electronics Co Ltd サンプル・ホールド回路
CN103427840B (zh) * 2012-05-25 2016-08-17 联发科技(新加坡)私人有限公司 信号处理电路
US8704691B2 (en) 2012-09-07 2014-04-22 Lsi Corporation Track-and-hold circuit for analog-to-digital converter with switched capacitor coupling of amplifier stage
JP6156752B2 (ja) 2012-11-30 2017-07-05 パナソニックIpマネジメント株式会社 スイッチトキャパシタ回路及びその駆動方法
CN103997306B (zh) * 2013-02-16 2018-07-27 马克西姆综合产品公司 快速稳定的电容耦合放大器
JP6329949B2 (ja) 2013-07-09 2018-05-23 パナソニック株式会社 スイッチトキャパシタ回路及びその駆動方法
US9143100B2 (en) * 2013-09-30 2015-09-22 Texas Instruments Incorporated Method and circuitry for multi-stage amplification
US9224499B2 (en) 2014-02-07 2015-12-29 Infineon Technologies Ag Pre-charge sample-and-hold circuit and method for pre-charging a sample-and-hold circuit
CN103905750B (zh) * 2014-03-17 2017-05-03 中国科学院半导体研究所 用于固态图像传感器的模拟读出预处理电路
CN104469201B (zh) * 2014-12-29 2017-05-17 中国科学院半导体研究所 用于cmos图像传感器的模拟读出预处理电路及其控制方法
CN106160671B (zh) * 2015-04-10 2019-03-15 无锡华润上华科技有限公司 信号放大电路
US9960782B2 (en) 2015-09-11 2018-05-01 Texas Instruments Incorporated Precharge switch-capacitor circuit and method
US9503115B1 (en) * 2016-02-19 2016-11-22 Xilinx, Inc. Circuit for and method of implementing a time-interleaved analog-to-digital converter
JP2017216669A (ja) * 2016-05-26 2017-12-07 パナソニックIpマネジメント株式会社 増幅回路及び脈波計測装置
US10044327B2 (en) 2016-09-09 2018-08-07 Analog Devices Global Fast settling capacitive gain amplifier circuit
US9667234B1 (en) 2016-11-11 2017-05-30 Teledyne Scientific & Imaging, Llc Slew-rate enhanced energy efficient source follower circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0316616A2 (de) * 1987-11-19 1989-05-24 Siemens Aktiengesellschaft Analog-Digital-Umsetzer
US5410270A (en) * 1994-02-14 1995-04-25 Motorola, Inc. Differential amplifier circuit having offset cancellation and method therefor
CN101217282A (zh) * 2008-01-11 2008-07-09 复旦大学 一种采用混合型二层折叠电路的模数转换器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914638A (en) * 1997-06-06 1999-06-22 Omnivision Technologies, Inc. Method and apparatus for adjusting the common-mode output voltage of a sample-and-hold amplifier
DE10034814A1 (de) * 2000-07-18 2002-02-14 Bosch Gmbh Robert Verstärkerschaltung
US6577185B1 (en) * 2001-03-19 2003-06-10 Cisco Systems Wireless Networking (Australia) Pty. Limited Multi-stage operational amplifier for interstage amplification in a pipeline analog-to-digital converter
US7920022B2 (en) * 2005-06-30 2011-04-05 Analog Devices, Inc. Switched capacitor system with and method for output glitch reduction
US7663516B1 (en) * 2008-08-25 2010-02-16 Texas Instruments Incorporated Scheme for non-linearity correction of residue amplifiers in a pipelined analog-to-digital converter (ADC)

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0316616A2 (de) * 1987-11-19 1989-05-24 Siemens Aktiengesellschaft Analog-Digital-Umsetzer
US5410270A (en) * 1994-02-14 1995-04-25 Motorola, Inc. Differential amplifier circuit having offset cancellation and method therefor
CN101217282A (zh) * 2008-01-11 2008-07-09 复旦大学 一种采用混合型二层折叠电路的模数转换器

Also Published As

Publication number Publication date
EP2367285B1 (en) 2016-05-11
US8390372B2 (en) 2013-03-05
US20120068766A1 (en) 2012-03-22
CN102195652A (zh) 2011-09-21
EP2367285A1 (en) 2011-09-21

Similar Documents

Publication Publication Date Title
US9954549B2 (en) Charge-sharing and charge-redistribution DAC and method for successive approximation analog-to-digital converters
US6653966B1 (en) Subranging analog to digital converter with multi-phase clock timing
Peluso et al. A 900-mV low-power/spl Delta//spl Sigma/A/D converter with 77-dB dynamic range
EP0670088B1 (en) Pipelined analog to digital converters and interstage amplifiers for such converters
CN100527634C (zh) 改进的开关电容器dac
US7893855B2 (en) Delta-sigma analog-to-digital converter
US5703589A (en) Switched capacitor input sampling circuit and method for delta sigma modulator
US7339512B2 (en) Analog-to-digital converter without track-and-hold
JP3485895B2 (ja) オフセットおよびノンリニアリティを補償した増幅器およびその方法
KR100824793B1 (ko) 기준 전압을 스스로 공급하는 파이프라인 구조의 아날로그디지털 컨버터
US7199745B2 (en) Successive approximation A/D converter provided with a sample-hold amplifier
US8710910B2 (en) Voltage level shift circuits and methods
Dai et al. CMOS switched-op-amp-based sample-and-hold circuit
US7382183B2 (en) Minimizing switching noise and its effects in auto-zeroed amplifiers
US7292095B2 (en) Notch filter for ripple reduction in chopper stabilized amplifiers
JP3795338B2 (ja) 全差動型サンプリング回路及びデルタシグマ型変調器
US5245344A (en) High order switched-capacitor filter with dac input
JP2008160843A (ja) オフセットエラー修正およびそれに同一のものを使用するシステムを用いるサンプル&ホールド回路および方法
US7843232B2 (en) Dual mode, single ended to fully differential converter structure
US20100164761A1 (en) Dual-use comparator/op amp for use as both a successive-approximation adc and dac
US6693574B2 (en) D/A converter and delta-sigma D/A converter
US8674863B2 (en) Distributed bootstrap switch
TWI487273B (zh) 數位控制功率放大器以及數位控制功率放大器單元
US6768374B1 (en) Programmable gain amplifier with single stage switched capacitor circuit using bandwidth balancing
JP2009118049A (ja) 離散時間型増幅回路及びアナログ・ディジタル変換器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant