DE10034814A1 - Verstärkerschaltung - Google Patents

Verstärkerschaltung

Info

Publication number
DE10034814A1
DE10034814A1 DE2000134814 DE10034814A DE10034814A1 DE 10034814 A1 DE10034814 A1 DE 10034814A1 DE 2000134814 DE2000134814 DE 2000134814 DE 10034814 A DE10034814 A DE 10034814A DE 10034814 A1 DE10034814 A1 DE 10034814A1
Authority
DE
Germany
Prior art keywords
amplifier
switched capacitor
input
amplifier circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2000134814
Other languages
English (en)
Inventor
Bernhard Opitz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE2000134814 priority Critical patent/DE10034814A1/de
Priority to PCT/DE2001/002178 priority patent/WO2002007306A1/de
Publication of DE10034814A1 publication Critical patent/DE10034814A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

Die vorliegende Erfindung betrifft eine Verstärkerschaltung mit einem Switched-Capacitor-Verstärker, der einen Switched-Capacitor-Verstärker-Eingang (INM, INP) und einen Switched-Capacitor-Verstärker-Ausgang (M1, P1) aufweist. DOLLAR A Erfindungsgemäß sind Mittel (C3) vorgesehen, die Ladung vom Switched-Capacitor-Verstärker-Ausgang (M1, P1) auf den Switched-Capacitor-Verstärker-Eingang (INM, INP) zurückkoppeln.

Description

Die vorliegende Erfindung betrifft eine Verstärkerschal­ tung mit den im Oberbegriff des Anspruchs 1 angegebenen Merkmalen.
Stand der Technik
Verstärkerschaltungen mit einem Switched-Capacitor- Verstärker sind in der zeitdiskreten analogen Signalver­ arbeitung in integrierten Schaltungen weit verbreitet.
Wenn T die Abtastperiode ist, so kann ein geschalteter Kondensator der Kapazität C durch den effektiven Wider­ stand R = T/C beschrieben werden.
Der Eingangswiderstand einer Verstärkerstufe kann also bei gegebener Abtastperiode nur durch Verringerung der Eingangskapazität erhöht werden. Dies führt aber zur Er­ höhung des thermischen Rauschens, was sich nachteilig auswirkt.
Vorteile der Erfindung
Dadurch, dass bei der erfindungsgemäßen Verstärkerschal­ tung Mittel vorgesehen sind, die Ladung vom Switched- Capacitor-Verstärker-Ausgang auf den Switched-Capacitor- Verstärker-Eingang zurückkoppeln, kann die Eingangsimpe­ danz der Verstärkerschaltung mit geringem Aufwand erhöht werden und es besteht die Möglichkeit, Rauschen und Ab­ tastrate unabhängig vom Eingangswiderstand festzulegen.
Vorzugsweise umfassen diese Mittel wenigstens eine Kapa­ zität.
Es kann jedoch ebenso vorteilhaft sein, dass die Mittel antiparallel geschaltete Kapazitäten umfassen, um parasi­ täre Streukapazitäten symmetrisch aufzuteilen.
Weiterhin sind Ausführungsformen denkbar, bei denen die Mittel wenigstens eine Kapazität umfassen, die einseitig an einem festen Bezugspotential liegt, beispielsweise an Masse. Diese Lösung bietet sich insbesondere dann an, wenn die Mittel durch zwei antiparallel geschaltete Kapa­ zitäten gebildet sind, die in Halbleitertechnik gebildet sind. In diesem Fall kann beispielsweise die jeweilige untere Platte der Kapazitäten auf das feste Bezugspoten­ tial gelegt werden. Dadurch können nachteilige Auswirkun­ gen verringert werden, die damit zusammenhängen, dass die untere Platte von in Halbleitertechnik gebildeten Kapazi­ täten, aufgrund von einer größeren Anzahl von unbekannten parasitären Effekten, eine größere Streuung aufweise.
Ebenso ist es denkbar, dass die Mittel durch wenigstens eine Längskapazität zwischen Eingang und Ausgang gebildet sind. Allerdings ist in diesem Fall mit einer schlechte­ ren Gleichtaktunterdrückung zu rechnen. Eine unter einer Vielzahl von möglichen Längskapazität-Topologien könnte beispielsweise vorsehen, dass eine Platte des eine Längs­ kapazität bildenden Kondensators auf einem festen Bezugs­ potential, beispielsweise Masse, liegt, während die ande­ re Platte dieses Kondensators wechselweise mit dem Aus­ gang und dem Eingang der Verstärkerschaltung verbunden wird, um Ladung vom Ausgang auf den Eingang zurückzukop­ peln.
Der Switched-Capacitor-Verstärker kann durch einen sin­ gle-ended Switched-Capacitor-Verstärker gebildet sein, das heißt durch einen Switched-Capacitor-Verstärker mit einem Operationsverstärker, der nur über einen Verstär­ kerausgang verfügt, beziehungsweise von dem nur ein Ver­ stärkerausgang verwendet wird.
Vorzugsweise ist der Switched-Capacitor-Verstärker jedoch durch einen voll differentiellen Switched-Capacitor- Verstärker gebildet, das heißt durch einen Switched- Capacitor-Verstärker mit einem Operationsverstärker, der zwei Ausgangsanschlüsse aufweist, wobei das Ausgangssig­ nal in Form einer Differenz der an den beiden Ausgängen anliegenden Signale weiterverarbeitet wird. Dies ermög­ licht einen symmetrischen Aufbaus der Verstärkerschal­ tung. Bei einem symmetrischen Aufbau ist die Verstärker­ schaltung insgesamt sehr viel unanfälliger gegen Nicht­ idealitäten der Schaltungskomponenten, da diese in der Regel beide Ausgänge in gleicher Weise beeinflussen, so dass das Ausgangssignal in Form einer Differenz nicht oder nur kaum beeinflusst wird.
Weiterhin kann der Switched-Capacitor-Verstärker eine Offset-Kompensationseinrichtung umfassen.
Eine bevorzugte Ausführungsform der vorliegenden Erfin­ dung sieht vor, dass der Eingangswiderstand Rin der Ver­ stärkerschaltung, bei Vernachlässigung der parasitären Kapazitäten, durch die Zurückkopplung der Ladung um den Faktor
C1.C2/(Cl.C2 + 4.C3.(C2- C1)).
erhöht wird, wobei C1 jeweils die Kapazität von zwei ge­ schalteten Kondensatoren ist, von denen einer zwischen einem Eingangsanschluss des Switched-Capacitor-Verstärker -Eingangs und dem N-Eingang eines Operationsverstärkers liegt, während der Andere zwischen einem weiteren Ein­ gangsanschluss des Switched-Capacitor-Verstärker-Eingangs und dem P-Eingang des Operationsverstärkers liegt, und wobei C2 jeweils die Kapazität von zwei geschalteten Kon­ densatoren ist, von denen einer zwischen einem Ausgangs­ anschluss des Switched-Capacitor-Verstärker-Ausgangs und dem N-Eingang des Operationsverstärkers liegt, während der Andere zwischen einem weitern Ausgangsanschluss des Switched-Capacitor-Verstärker-Ausgangs und dem P-Eingang des Operationsverstärkers liegt. Die Herleitung dieses Faktors wird in der Figurenbeschreibung ausführlich er­ läutert.
Der effektive Eingangswiderstand der Verstärkerschaltung, der sich aus der Parallelschaltung des Eingangswiderstan­ des der Verstärkerschaltung und des Ausgangswiderstandes einer die Verstärkerschaltung speisenden Quelle ergibt, ist vorzugsweise positiv. Ein positiver Wert dieses ef­ fektiven Eingangswiderstandes ist ein ausreichendes Kri­ terium für die Stabilität der Schaltung. Bei einigen Aus­ führungsformen kann in diesem Zusammenhang ein negativer Wert des Eingangswiderstandes der Verstärkerschaltung ge­ wählt werden, solange dieser negative Wert betragsmäßig größer als der (positive) Wert des Ausgangswiderstandes der Quelle ist. In der Regel besteht ohnehin ein Interes­ se daran, den Eingangswiderstand der Verstärkerschaltung betragsmäßig (deutlich) höher zu wählen als den Ausgangs­ widerstand der Quelle, um die Quelle nicht übermäßig zu belasten. Eine Auslegung der Verstärkerschaltung mit ne­ gativem Eingangswiderstand kann beispielsweise zur Detek­ tion von Bondabgängen, die das ungewollte Lösen von Ver­ bindungsleitungen bezeichnen, verwendet werden. Ist die Quelle beispielsweise durch eine Wheatstone'sche Brücke­ schaltung mit dem Brückenwiderstand als Ausgangswider­ stand gebildet, so ist die Schaltung bei Vorhandensein der Verbindungsleitungen beziehungsweise Bonds aufgrund des positiven effektiven Eingangswiderstandes stabil. Falls eine oder beide Verbindungsleitungen zwischen dem Ausgang der Brückenschaltung und dem Eingang der Verstär­ kerschaltung fehlen oder durch mechanische Einwirkung ge­ löst wurden, wird die Schaltung instabil und der Ausgang der Verstärkerschaltung geht durch die dann auftretende Sättigung in die Begrenzung. Dieser Zustand kann bei­ spielsweise durch die der Verstärkerschaltung nachge­ schaltete Stufe erkannt werden, wodurch der Bondabgang detektiert würde. Der Vorteil einer derartigen Detektion von Bondabgängen gegenüber der aus dem Stand der Technik zu diesem Zweck bekannten Methode mit zusätzlichen Strom­ quellen an den Eingangspunkten liegt insbesondere in der wesentlich geringeren Störung der Normalfunktion der Schaltung, da die Quelle weniger belastet wird. Weiterhin kann durch eine derartige Lösung das Problem der Tempera­ tur- und Alterungsdriften in den Zusatzstromquellen um­ gangen werden.
Zeichnungen
Die Erfindung wird nachfolgend anhand der zugehörigen Zeichnung näher erläutert.
Es zeigt:
Fig. 1 ein Prinzipschaltbild einer Ausführungsform der erfindungsgemäßen Verstärkerschaltung.
Fig. 2 die Darstellung einer möglichen Taktung der Verstärkerschaltung gemäß dem Prinzipschaltbild von Fig. 1.
Beschreibung des Ausführungsbeispiels
Fig. 1 zeigt die Prinzipschaltung einer Ausführungsform der erfindungsgemäßen Verstärkerschaltung mit Eingangswi­ derstandserhöhung, in voll differentieller Switched- Capacitor-Technik.
Die dargestellte Verstärkerschaltung weist zwei Switched- Capacitor-Verstärker-Eingangsanschlüsse INM und INP auf.
Der Eingangsanschluss INM ist mit einem Knoten K15 ver­ bunden. Der Knoten K15 und ein Knoten K1 sind über einen Schalter S1 verbunden. Zwischen dem Knoten K1 und einem Operationsverstärkereingang EM eines Operationsverstär­ kers OP liegt eine Kapazität C1.
In ähnlicher Weise ist der Eingangsanschluss INP mit ei­ nem Knoten K16 verbunden. Der Knoten K16 und ein Knoten K2 sind über einen Schalter S3 verbunden. Zwischen dem Knoten K2 und einem Operationsverstärkereingang EP des Operationsverstärkers OP liegt eine weitere Kapazität C1.
Weiterhin sind die Knoten K1 und K2 über einen Schalter S2 miteinander verbunden.
Der Operationsverstärkereingang EM ist mit einem Knoten K3 verbunden, der mit einem Anschluss einer Kapazität C2 verbunden ist, deren anderer Anschluss mit einem Knoten K5 in Verbindung steht. Der Knoten K5 ist über einen Schalter S5 mit einem Knoten K8 verbunden. Der Knoten K8 ist mit einem Knoten K9 verbunden, der mit einem Operati­ onsverstärkerausgang M1 in Verbindung steht, der einen ersten Verstärkerschaltungsausgangsanschluss bildet. Der Knoten K3 ist weiterhin über einen Schalter S4 mit einem Knoten K7 verbunden, der mit dem Knoten K8 verbunden ist. Der Knoten K5 ist über einen Schalter S6 weiterhin mit einem Bezugspotential AG verbunden.
In ähnlicher Weise ist der Operationsverstärkereingang EP mit einem Knoten K4 verbunden, der mit einem Anschluss einer weiteren Kapazität C2 verbunden ist, deren anderer Anschluss mit einem Knoten K6 in Verbindung steht. Der Knoten K6 ist über einen Schalter S8 mit einem Knoten K11 verbunden. Der Knoten K11 ist mit einem Knoten K10 verbunden, der mit einem Operationsverstärkerausgang P1 in Verbindung steht, der einen zweiten Verstärkerschal­ tungsausgangsanschluss bildet. Der Knoten K4 ist weiter­ hin über einen Schalter S9 mit einem Knoten K12 verbun­ den, der mit dem Knoten K11 verbunden ist. Der Knoten K6 ist über einen Schalter S7 weiterhin mit dem Bezugspoten­ tial AG verbunden.
Zwischen zwei Knoten K13 und K14 liegen zwei antiparallel geschaltete Kapazitäten C3, die zur erfindungsgemäßen La­ dungsrückkopplung dienen.
Der Knoten K13 ist über einen Schalter S11 mit dem Knoten K7 verbunden. Weiterhin ist der Knoten K13 über einen Schalter S10 mit dem Knoten K15 verbunden, der mit dem Verstärkereingangsanschluss INM in Verbindung steht.
In ähnlicher Weise ist der Knoten K14 über einen Schalter S12 mit dem Knoten K12 verbunden. Weiterhin ist der Kno­ ten K14 über einen Schalter S13 mit dem Knoten K16 ver­ bunden, der mit dem Verstärkereingangsanschluss INP in Verbindung steht.
Als Schalter S1 bis S12 dienen in der Praxis Transisto­ ren.
Das Common-Mode-Feedback des voll differentiellen Opera­ tionsverstärkers ist in Fig. 1 nicht dargestellt. Bei einem derartigen Common-Mode-Feedback handelt es sich um einen bekannten zusätzlichen Regelkreis, der den Mittel­ wert der differentiellen Ausgänge auf einen Hilfseingang des Operationsverstärkers koppelt, damit der Mittelwert der differentiellen Schaltung auf einen Sollwert einge­ stellt werden kann.
Eine mögliche Taktung der Schaltung gemäß Fig. 1 ist in Fig. 2 dargestellt. Die Takte T1 und T2 bilden dabei, wie bei Switched-Capacitor-Versärkerschaltungen üblich, zwei nichtüberlappende Takte der Frequenz 1/T, wobei T im dargestellten Fall 800 ns beträgt, so dass sich eine Fre­ quenz von 1,25 MHz ergibt. Es können jedoch auch andere Frequenzen verwendet werden, beispielsweise Frequenzen zwischen 100 kHz und 10 MHz. Das Zeichen ' in T1', T2' be­ deutet, dass die Abschaltflanke etwas verzögert ist. Die­ se Verzögerung der entsprechenden Abschaltflanken ist für die Verwirklichung der Erfindung nicht zwingend erforder­ lich. Sie wird jedoch bei Switched-Capacitor-Schaltungen häufig eingesetzt, um die nachteiligen Auswirkungen des dem Fachmann unter dem Begriff Clock-Feed-Through bezie­ hungsweise Takt-Durchgriff bekannten, hier jedoch nicht näher interessierenden Effekts zu verringern. Gemäß dem in Fig. 2 dargestellten Beispiel für die Taktung erfolgt diese wie folgt: Zum Zeitpunkt t = 0 ns nehmen die Takte T1 und T1' den High-Pegel H an, das heißt die entsprechenden Schalter werden geschlossen. Die Takte T2 und T2' sind zu diesem Zeitpunkt bereits auf dem Low-Pegel L, das heißt die entsprechenden Schalter sind geöffnet. Zum Zeitpunkt t = 300 ns nimmt der Takt T1 den Low-Pegel L an. Die Abschaltflanke des Taktes T1' ist wie erwähnt etwas verzö­ gert und nimmt erst zum Zeitpunkt t = 350 ns den Low-Pegel L an. Zum Zeitpunkt t = 400 ns nehmen die Takte T2 und T2' den High-Pegel H an, das heißt die entsprechenden Schalter werden geschlossen. Der Takt T2 bleibt bis zum Zeitpunkt t = 700 ns auf dem High-Pegel H, während der Takt mit der verzögerten Abschaltflanke T2' bis zum Zeitpunkt t = 750 ns auf dem High-Pegel H bleibt. Zum Zeitpunkt t = 800 ns nehmen die Takte T1 und T1' wieder den High-Pegel H an, so dass sich die bereits erwähnte Periodendauer von T = 800 ns er­ gibt.
Wenn man von dem Zweig mit C3 absieht, so erkennt man ei­ nen herkömmlichen, in voll differentieller Switched- Capacitor-Technik realisierten Verstärker mit Offsetkom­ pensation durch korrelierte Doppelabtastung und mit der Verstärkung Cl/C2.
Der Umstand, dass die Zweige mit Cl im Takt T2' gegenein­ ander kurzgeschlossen werden, statt sie auf das Bezugspo­ tential AG zu schalten, erhöht die Eingangsgleichtaktun­ terdrückung deutlich.
Der Kern des Vorschlages, also die Ladungsrückkopplung durch C3 ist natürlich unabhängig von dieser speziellen Wahl des Verstärkers. Prinzipiell ist jeder Switched- Capacitor-Verstärker (single-ended oder voll­ differentiell, mit/ohne Offsetkompensation, etc.) geeig­ net.
Der Zweig mit C3 koppelt Ladung vom Ausgang M1, P1 auf den Eingang INM, INP zurück. Die Ladung wird dabei, während der Takt T2' auf dem High-Pegel H ist, der Kapazität C3 zugeführt und dort gespeichert. Während der Takt T1' auf dem High-Pegel H ist, wird die in C3 gespeicherte Ladung dann auf den Eingang INM, INP zurückgekoppelt. Dies stellt eine Mitkopplung dar, die den effektiven Eingangswider­ stand der Stufe erhöht.
Zur Vereinfachung werden in der folgenden Betrachtung die parasitären Kapazitäten ohne Beschränkung der Allgemein­ heit vernachlässigt.
Der effektive differentielle Eingangswiderstand des Ver­ stärkers ohne den Zweig mit C3, das heißt C3 = O, wäre:
Rin = 2.T /C1.
Über die Kirchhoffschen Gesetze lässt sich anhand von Fig. 1 berechnen, dass der Mitkoppelzweig den Eingangswi­ derstand Rin um den Faktor:
C1.C2/(Cl.C2 + 4.C3.(C2 - C1))
erhöht, wobei eine Verstärkung größer 1, das heißt C1 < C2, dazu führt, dass dieser Faktor größer als 1 ist.
Der Faktors C1.C2/(Cl.C2 + 4.C3.(C2 - C1)) lässt sich dabei wie folgt herleiten, wobei hier ohne Beschränkung der Allgemeinheit auf die Berücksichtigung parasitärer Effek­ te insbesondere durch parasitäre Kapazitäten verzichtet wird. Bei der Realisierungen durch integrierte Schaltun­ gen müssen diese Effekte berücksichtigt werden, die über Fertigungstoleranzen Streubreiten für den erzielbaren Eingangswiderstandswert ergeben. Da es im vorliegenden Zusammenhang jedoch auf die Erzielung eines großen Ein­ gangswiederstandes ankommt, um dessen Wert später ver­ nachlässigen zu können, sind derartige Streubreiten je­ doch tolerierbar.
Die in der Zeichnung nicht dargestellte Common-Mode- Regelung führt zu einem Common-Mode (cm) Pegel von
(VP1 + VM1)/2 = Vcm ≈ VAG.
Die Offsetspannung des Operationsverstärkers (OP) beträgt Voff = V+ - V-. Dabei bezeichnen V+ und V die Potentiale an den beiden entsprechend bezeichneten OP-Eingängen.
Zur Vereinfachung wird von einem OP mit unendlich großer open-loop-Verstärkung ausgegangen. Ferner wird angenom­ men, dass die Schaltung zum Ende einer jeden Schalterpha­ se (T1 oder T2) vollkommen eingeschwungen ist.
Zum Ende der Schalterphase T1 gilt:
VM1(T1) = V-(T1) und VP1(T1) = V+(T1).
Damit ist das differentielle Ausgangssignal in dieser Phase VP1(T1) - VM1(T1) = Voff(T1), wie bei SC- Verstärkerschaltungen mit Offsetkompensation durch korre­ lierte Doppelabtastung üblich.
Als Ausgangspunkt für weitere Berechnungen werden in der folgenden Tabelle die Ladungen auf den einzelnen Konden­ satoren jeweils zum Ende der beiden Schalterphasen ange­ geben. Dabei wird für die beiden antiparallel geschalte­ ten Kondensatoren C3 die Summenladung mit Zählpfeil von oben nach unten und für die übrigen Kondensatoren ein Zählpfeil von der oberen (geraden) zur unteren (geboge­ nen) Platte angenommen.
Ladungserhalt an den OP-Eingängen (MOS- Eingangstransistoren) ergibt beim Übergang von T1 auf T2:
Q2o2 - Q2o1 + Q1o2 - Q1o1 = 0 ⇒ C2.[V-(T2) - VM1(T2) - V-(T1) + VAG] + C1/2.[V-(T2) - V+(T2) + V+(T1) - V-(T1) - VINM(T1) - VINP(T1)] = 0 (1)
und
Q2u2 - Q2u1 + Q1u2 - Q1u1 = 0 ⇒ C2.[V+(T2) - VP1(T2) - V+(T1) + VAG] + C1/2.[V+(T2) - V-(T2) + V-(T1) - V+(T1) + VINP(T1) - VINM(T1)] = 0 (2)
Zur Berechnung des cm-Verhaltens am OP-Eingang wird die Summe der Gleichungen (1) und (2) betrachtet:
C2.[V-(T2) + V+(T2) - VM1(T1) - VP1(T2) - V-(T1) + V+(T1) + 2VAG] + C1 . [0] = 0 ⇒ [V+(T2) + V-(T2)]/2 = [V+(T1) + V-(T1)]/2 + Vcm - VAG (3)
Unter der Annahme einer idealen cm-Regelung (Vcm = VAG) gilt also wegen VM1(T1) = V-(T1) und VP1(T1) = V+(T1):
[V+(T1) + V-(T1)]/2 = Vcm = VAG und [V+(T2) + V-(T2)]/2 = Vcm = VAG (4)
An diesem Ergebnis kann man die gute cm-Unterdrückung der Schaltung erkennen. Alle OP-Knoten sind vom cm-Pegel [VINP + VINM]/2 des Eingangs unabhängig.
Zur Berechnung des differentiellen Ausgangssignals VP1(T2) - VM1(T2) wird die Differenz der Gleichungen (1) und (2) betrachtet:
C2.[V+(T2) - V-(T2) - VP1(T2) + VM1(T2) - V+(T1) + V-(T1)] + C1.[V+(T2) - V-(T2) - V+(T1) + V-(T1) + VINP(T1) - VINM(T1)] = 0 ⇒ C2.[Voff(T2) - VP1(T2) + VM1(T2) - Voff(T1)] + C1.[Voff(T2) - Voff(T2) + VINP(T1) - VINM(T1)] = 0 (5)
Mit unendlicher open-loop-Verstärkung folgt Voff(T2) = Voff(T1) und damit:
VP1(T2) - VMI(T2) = C1/C2.[VINP(T1) - VINM(T1)] (6)
Also ergibt sich die bekannte Übertragungscharakteristik eines nicht-invertierenden SC-Verstärkers mit der Ver­ stärkung C1/C2.
Der differentielle Eingangswiderstand kann als Rin = (VINP - VINM)/Iin berechnet werden. Dabei kann Iin = Iin1 + Iin3 als Sum­ me der Eingangsströme in die Kapazitäten C1 und C3 gese­ hen werden. Mit der Abtastfrequenz fs ergeben sich diese aus den Ladungsänderungen bei Übergang von Schalterphase T2 zu T1 wie folgt:
Iin1 = fs.[(Q1o1 - Q1o2) - (Q1u1 - Q1u2)]/2 = fs.C1/2.[V-(T1) - VINM(T1) - V-(T2)/2 + V+(T2)/2 - V+ (T1) + VINP(T1) + V+(T2)/2 - V-(T2)/2] = fs.C1/2.[-Voff(T1) + Voff(T2) + VINP(T1) - VINM(T1)] (7)
und
Iin3 = fs.[- (Q31 - Q32)] = fs.2C3.[-VINM(T1) + VINP(T1) + VM1(T1) - VP1(T1) = fs.2C3.(1 - C1/C2).[VINP(T1) - VINM(T1)] (8)
Bei der letzten Umformung wurde von Gleichung (6) Gebrauch gemacht.
Mit unendlicher open-loop-Verstärkung folgt Voff(T2) = Voff(T1) und damit aus Gleichung (7):
Iin1 = fs.C1/2.(VINP - VINM) (9)
Ohne den Zweig mit den Kondensatoren C3 würde sich also der Eingangswiderstand wie folgt ergeben:
Rin1 = (VINP - VINM)/Iin1 = 2/(fs.C1) (10)
Für die komplette Schaltung erhält man den differentiel­ len Eingangswiderstand als:

Rin = (VINP - VINM)/(Iin1 + Iin3) = 2/(fs.C1) . 1/[1 + 4C3/C1.(1 - C1/C2)] = Rin1.C1.C2/[C1.C2 + 4C3(C2 - C1)] (11)
Theoretisch könnte durch geeignete Wahl von C3 der Nenner zu Null gemacht werden. Allerdings muss darauf geachtet werden, dass der Eingangswiderstand nicht negativ wird, da die Schaltung dann instabil wird. Dies könnte bei zu großer Dimensionierung von C3 passieren.
Deshalb ist unter Berücksichtigung der zu erwartenden Fertigungstoleranzen ein ausreichend kleiner Wert von C3 zu dimensionieren, der den erreichbaren Eingangswider­ stand bestimmt.
Auch andere Topologien für den C3-Zweig sind denkbar. Die gewählte Topologie hat allerdings den Vorteil eines sehr hohen Gleichtakteingangswiderstandes.

Claims (11)

1. Verstärkerschaltung mit einem Switched-Capacitor- Verstärker, der einen Switched-Capacitor-Verstärker- Eingang (INM, INP) und einen Switched-Capacitor- Verstärker-Ausgang (M1, P1) aufweist, dadurch gekennzeich­ net, dass Mittel (C3) vorgesehen sind die Ladung vom Switched-Capacitor-Verstärker-Ausgang (M1, P1) auf den Switched-Capacitor-Verstärker-Eingang (TNM, INP) zurück­ koppeln.
2. Verstärkerschaltung nach Anspruch 1, dadurch gekenn­ zeichnet, dass die Mittel wenigstens eine Kapazität (C3) umfassen.
3. Verstärkerschaltung nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, dass die Mittel antipa­ rallel geschaltete Kapazitäten (C3) umfassen.
4. Verstärkerschaltung nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, dass die Mittel wenigs­ tens eine Kapazität umfassen, die einseitig an einem fes­ ten Bezugspotential liegt.
5. Verstärkerschaltung nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, dass die Mittel durch wenigstens eine Längskapazität zwischem dem Switched- Capacitor-Verstärker-Eingang (INM, INP) und dem Switched- Capacitor-Verstärker-Ausgang (M1, P1) gebildet sind.
6. Verstärkerschaltung nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, dass die Mittel für jede Polarität des am Switched-Capacitor-Verstärker-Ausgangs anliegenden Signals wenigstens eine Kapazität (C3) umfas­ sen.
7. Verstärkerschaltung nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, dass der Switched- Capacitor-Verstärker ein single-ended Switched-Capacitor- Verstärker ist.
8. Verstärkerschaltung nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, dass der Switched- Capacitor-Verstärker ein voll differentieller Switched- Capacitor-Verstärker ist.
9. Verstärkerschaltung nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, dass der Switched- Capacitor-Verstärker eine Offset-Kompensationseinrichtung umfasst.
10. Verstärkerschaltung nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, dass der Eingangswider­ stand Rim der Verstärkerschaltung, bei Vernachlässigung der parasitären Kapazitäten, durch die Zurückkopplung der Ladung um den Faktor C1.C2/(Cl.C2 + 4.C3.(C2 - C1)) erhöht wird, wobei C1 jeweils die Kapazität von zwei geschalte­ ten Kondensatoren ist, von denen einer zwischen einem Eingangsanschluss (INM) des Switched-Capacitor-Verstärker -Eingangs (IMN, INP) und dem N-Eingang (EM) eines Operati­ onsverstärkers (OP) liegt, während der Andere zwischen einem weiteren Eingangsanschluss (INP) des Switched- Capacitor-Verstärker Eingangs (IMN, INP) und dem P-Eingang (EP) des Operationsverstärkers (OP) liegt, und wobei C2 jeweils die Kapazität von zwei geschalteten Kondensatoren ist, von denen einer zwischen einem Ausgangsanschluss (M1) des Switched-Capacitor-Verstärker-Ausgangs (M1, P1) und dem N-Eingang (EM) des Operationsverstärkers (OP) liegt, während der Andere zwischen einem weitern Aus­ gangsanschluss (P1) des Switched-Capacitor-Verstärker- Ausgangs (M1, P1) und dem P-Eingang (EP) des Operations­ verstärkers (OP) liegt.
11. Verstärkerschaltung nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, dass der effektive Ein­ gangswiderstand der Verstärkerschaltung, der sich aus der Parallelschaltung des Eingangswiderstandes der Verstär­ kerschaltung und des Ausgangswiderstandes einer die Ver­ stärkerschaltung speisenden Quelle ergibt, positiv ist.
DE2000134814 2000-07-18 2000-07-18 Verstärkerschaltung Ceased DE10034814A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2000134814 DE10034814A1 (de) 2000-07-18 2000-07-18 Verstärkerschaltung
PCT/DE2001/002178 WO2002007306A1 (de) 2000-07-18 2001-06-12 Verstärkerschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000134814 DE10034814A1 (de) 2000-07-18 2000-07-18 Verstärkerschaltung

Publications (1)

Publication Number Publication Date
DE10034814A1 true DE10034814A1 (de) 2002-02-14

Family

ID=7649266

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000134814 Ceased DE10034814A1 (de) 2000-07-18 2000-07-18 Verstärkerschaltung

Country Status (2)

Country Link
DE (1) DE10034814A1 (de)
WO (1) WO2002007306A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EA009224B1 (ru) 2004-08-09 2007-12-28 Научно-Производственное Частное Унитарное Предприятие Адани Система обеспечения безопасности
EP2367285B1 (de) 2010-03-19 2016-05-11 Nxp B.V. Abtast-Halte-Verstärker

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796300A (en) * 1996-02-14 1998-08-18 Pacesetter, Inc. Switched-capacitor amplifier offset voltage compensation circuit
US6037836A (en) * 1997-10-24 2000-03-14 Seiko Instruments Inc. Switched-capacitor amplifier circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5617093A (en) * 1994-09-30 1997-04-01 Imp, Inc. Switched capacitor analog circuits with low input capacitance
US6002299A (en) * 1997-06-10 1999-12-14 Cirrus Logic, Inc. High-order multipath operational amplifier with dynamic offset reduction, controlled saturation current limiting, and current feedback for enhanced conditional stability

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796300A (en) * 1996-02-14 1998-08-18 Pacesetter, Inc. Switched-capacitor amplifier offset voltage compensation circuit
US6037836A (en) * 1997-10-24 2000-03-14 Seiko Instruments Inc. Switched-capacitor amplifier circuit

Also Published As

Publication number Publication date
WO2002007306A1 (de) 2002-01-24

Similar Documents

Publication Publication Date Title
DE69229541T2 (de) Sehr schneller differentialkomparator
DE2145295A1 (de) Schaltungsanordnung für ein Schieberegister
EP0039076B1 (de) Integratorschaltung mit Abtaststufe
DE2711829A1 (de) Vergleicher fuer einen analog/digital- und digital/analog-umsetzer
DE3100410A1 (de) Verstaerker mit offset-spannungskompensation
DE69720128T2 (de) Schneller, verbrauchsarmer Chopper Komparator mit störungsfreier Funktion bei Variation des logischen Schwellwertes der Inverter
DE4128737C2 (de) Datenübertragungsschaltkreis
DE2400060A1 (de) Analogverzoegerungsleitung mit eimerketten-bauelementen oder ladungsgekoppelten bauelementen
DE69318866T2 (de) Signalverarbeitungsanordnungen
DE3022252C2 (de) Elektrische Filterschaltung zur Verarbeitung analoger Abtastsignale
DE3634637C2 (de) Differentiell geschalteter Kondensator-Integrator mit einem einzelnen Integrationskondensator
DE1953975C3 (de) Hochgeschwindigkeits-Mehrphasengatter
DE2508850C2 (de) Spannungsverstärker
DE2616477A1 (de) Halbleiterschaltung
DE2623219A1 (de) Leseverstaerkerschaltung fuer einen dynamischen mos-speicher
DE3207771C2 (de)
DE2926842A1 (de) Schaltung zum lesen von stroemen elektrischer ladungen
DE10034814A1 (de) Verstärkerschaltung
DE2951166C2 (de)
DE3874276T2 (de) Ausleseschaltung einer verzoegerungsschaltung.
DE2838006A1 (de) Integrierte filterschaltung
DE2317253C3 (de) Eimerkettenschaltung
DE1462502A1 (de) Logische Schaltungen mit Feldeffekttransistoren
DE3014529C2 (de)
EP0008674B1 (de) Integrierte Filterschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection