DE3207771C2 - - Google Patents

Description

Die Erfindung betrifft einen Verstärker niedrigen Energieverbrauchs, der in CMOS-Technologie ausgeführt ist (komplementäre Metalloxydsiliziumtransistoren), und die Erfindung bezieht sich insbesondere auf einen dynamischen Verstärker, der als Basisschaltung für Schaltkreise mit umgeschalteten Kapazitäten dient.

Operationsverstärker ermöglichen die Realisierung einer großen Anzahl analogen Funktionen. In MOS-Technologie sind sie insbesondere erforderlich zum Realisieren von Integratoren, die bei Filtern mit geschalteten Kapazitäten eingesetzt werden. Ein wichtiges Charakteristikum des Verstärkers ist seine Spannungsverstärkung bei Gleichstrom, die so hoch wie nur möglich sein sollte (typischerweise oberhalb 10 000). Ein weiteres, sehr wichtiges Charakteristikum ist die Transkonduktanz des Verstärkers, also: gm = , worin Is den Ausgangsstrom des Verstärkers darstellt und Ue die Eingangsspannung.

Der vom Verstärker verbrauchte Strom ist um so höher, je größer seine Transkonduktanz gm ist. In der Veröffentlichung "High voltage gain CMOS OTA for micropower SC filters", Electronics Letters, Band 17, Nr. 4 vom 19. Februar 1981, wird ein CMOS Verstärker mit einem extrem niedrigen Stromverbrauch beschrieben. Die Ansprechgeschwindigkeit für große Veränderungen der Eingangsspannung bleibt jedoch für einen solchen Verstärker begrenzt durch den maximal zur Verfügung stehenden Ausgangsstrom Is zum Laden oder Entladen des Kondensators, mit dem der Ausgang des Verstärkers belastet ist. Der maximale Ausgangsstrom kann nämlich nicht den Vorspannungsstrom übersteigen. Diese Beschränkung, beruhend auf dem Anstieg des Ausgangssignals (englischer Fachausdruck "slew rate") kann vermieden mieden werden, indem man einen dynamischen Verstärker verwendet, der von dem Signal vorgespannt wird und dessen Stromverbrauch mit der Amplitude des Eingangssignals ansteigt. Ein solcher dynamischer Verstärker ist in der Veröffentlichung "Dynamic CMOS amplifier" von Bedrich J. Hosticka beschrieben, erschienen in der amerikanischen Zeitschrift IEEE JSSC, Band SC 15, Nr. 5, Oktober 1980. Ein solcher, insbesondere in Fig. 8 der genannten Druckschrift dargestellter Verstärker erlaubt allerdings nicht, einen bestimmten Wert der Transkonduktanz gm sicherzustellen, der hinreicht für Kleinsignale, womit das Ende des Stabilisierungsvorgangs (Rückkehr zum Gleichgewicht) erheblich verzögert wird.

Die in der erwähnten Fig. 8 offenbarte Schaltung stellt einen als Integrator dienenden Kleinsignalverstärker in CMOS-Technik dar. Zwei komplementäre Transistoren sind in Serie zwischen die Klemmen einer Versorgungsspannungsquelle gelegt. Ihre Gates sind sowohl miteinander als auch mit einem Eingangsknoten kapazitiv gekoppelt. Ein erster Unterbrecher liegt zwischen Gate und Drain des ersten Transistors; ein zweiter Unterbrecher liegt zwischen Gate und Drain des zweiten Transistors; ein dritter Unterbrecher liegt zwischen den Eingangsknoten und einer ein Referenzpotential führenden Klemme; ein vierter Unterbrecher liegt zwischen dem Eingangsknoten und einer ein Eingangssignal führenden Klemme; ein fünfter Unterbrecher liegt zwischen den Drainanschlüssen der Transistoren und einer Ausgangsklemme. Der erste, zweite und dritte Unterbrecher werden während einer Vorbereitungsphase zwecks Vorspannungseinstellung geschlossen gehalten und öffnen alternierend mit dem Schließen des vierten und fünften Unterbrechers während der eigentlichen Verstärkungsphase.

Demgegenüber ist gemäß der Erfindung vorgesehen, daß der zweite Unterbrecher zwischen dem Gate des zweiten Transistors und eine Vorspannungsquelle gelegt ist. Damit wird erreicht, daß ein bestimmter Wert der Transkonduktanz insbesondere für kleine Signale sichergestellt wird, während der Stabilisierungsvorgang sehr schnell erfolgt.

Die Unteransprüche definieren bevorzugte Ausgestaltungen des Gegenstandes der Erfindung, wobei die Bedeutung der Merkmale im einzelnen und im Zusammenhang sich aus der nachfolgenden Erläuterung bestimmter Ausführungsbeispiele ergibt.

Fig. 1 zeigt eine dynamische Verstärkerschaltung gemäß der Erfindung.

Fig. 2 zeigt die Umschaltphasen der Unterbrecheranordnungen der Schaltung nach Fig. 1.

Fig. 3 zeigt die Kurven der Veränderung der Ausgangsströme in Funktion der Eingangsspannung bei der Schaltung nach Fig. 1.

Fig. 4a und 4b zeigen kapazitive Koppelkonfigurationen, äquivalent denen aus Fig. 1.

Fig. 5 zeigt eine Integratorschaltung unter Verwendung des Verstärkers gemäß der Erfindung.

Fig. 6 zeigt einen weiteren Integratorschaltkreis unter Verwendung des Verstärkers gemäß der Erfindung und

Fig. 7 stellt eine Variante der Schaltung nach Fig. 1 dar.

Die Schaltung gemäß Fig. 1 zeigt einen dynamischen Verstärker in CMOS-Technologie gemäß den Prinzipien der vorliegenden Erfindung. Der Verstärker umfaßt mindestens ein Paar von MOS- Transistoren komplementären Typs T1 (mit n Kanal) und T2 (mit p Kanal), die in Serie zwischen die positive Klemme VDD und die negative Klemme Vss einer Versorgungsspannungsquelle gelegt sind. Die Gates G1 und G2 der Transistoren T1 und T2 sind miteinander kapazitiv durch Kondensatoren C1 und C2 gekoppelt. Eine Unterbrecheranordnung S1 ist zwischen das Gate G1 und den Drain des Transistors T1 gelegt. Eine zweite Unterbrecheranordnung S2 erlaubt die periodische Verbindung des Gates G2 von Transistor T2 mit einer Spannungsquelle 3. Die Spannungsquelle 3 wird mit Hilfe eines Transistors T3 realisiert, der einen p Kanal besitzt und dessen Source mit der positiven Versorgungsquelle VDD verbunden ist, während sein Gate, das an dem Drain des Transistors T3 liegt sowie an einer Stromquelle, die einen Strom Ib liefert, die Ausgangsklemme der Spannungsquelle 3 darstellt. Der Eingangsknoten 1, bei dem es sich um den gemeinsamen Anschlußpunkt der beiden Kondensatoren C1 und C2 handelt, ist über eine dritte Unterbrecheranordnung S3 an eine Referenzklemme 5 (Vref) gelegt sowie über eine vierte Unterbrecheranordnung S4 an eine Eingangsklemme 6 (Ve). Der Ausgangsknoten 2, bei dem es sich um den gemeinsamen Anschlußpunkt der Drains beider Transistoren T1 und T2 handelt, liegt an einer Ausgangsklemme 4 über eine fünfte Unterbrecheranordnung S5. Obwohl die Unterbrecheranordnungen S1 bis S5 in der Zeichnung als Schalter dargestellt sind, handelt es sich in Wirklichkeit um Transistoren mit n Kanal, mit p Kanal oder Paare von komplementären Transistoren.

Die Schaltung gemäß Fig. 1 arbeitet in zwei alternierenden Phasen, die mit Phase (a) und Phase (b) bezeichnet sind. Während der Phase (a), auch als Vorbereitungsphase bezeichnet, sind die Unterbrecher S1, S2 und S3 geschlossen, während die Unterbrecher S4 und S5 offen sind. Während der Phase (b), oder Verstärkungsphase, sind die Unterbrecher S4 und S5 geschlossen, während die Unterbrecher S1-S3 offen sind. Fig. 2 zeigt außerdem, daß jede Phase von der folgenden durch ein Zeitintervall getrennt ist, während dessen alle Unterbrecher offen sind.

Nachstehend wird die Arbeitsweise der erfindungsgemäßen Schaltung unter Bezugnahme auf Fig. 1 bis 3 erläutert. Während der Vorbereitungsphase (a) sind die Unterbrecheranordnungen S1, S2 und S3 geschlossen und die Unterbrecheranordnungen S4 und S5 sind offen. Die Transistoren T2 und T3 bilden eine Stromspiegelschaltung derart, daß im Gleichgewicht die Drainströme I1 und I2 der Transistoren T1 bzw. T2 den Wert I0 annehmen, definiert durch die Beziehung:

In dieser Beziehung ist Ib der Drainstrom des Transistors T3, W2 bzw. L2 sind die wirksame Breite bzw. wirksame Länge des Kanals des Transistors T2 und W3 bzw. L3 jene des Kanals des Transistors T3. Dieser Stromwert I0 bestimmt den Schnittpunkt der Kurven der Fig. 3, welche die Veränderung des Stromes I1 und I2 in Abhängigkeit von der Spannung Ve, angelegt an die Eingangsklemme 6, repräsentieren.

Wenn die Schaltung in die Verstärkungsphase (b) übergeht und die Ausgangsklemme 4 mit einer kapazitiven Belastung CL verbunden ist, sind also die Unterbrecher S1, S2 und S3 offen, während die Unterbrecher S4 und S5 geschlossen sind. Die Spannungen an den Klemmen von C1 und C2 bleiben konstant und gleich den Werten, die sie am Ende der Phase (a) erreicht hatten. Die Differenz der an den Klemmen 5 und 6 liegenden Spannungen, also Ue=Ve-Vref, wird demgemäß vollständig auf die Gates G1 und G2 der Transistoren T1 bzw. T2 übertragen. Die Veränderung der Spannungen der Gates führt zu einer Veränderung der Ströme I1 und I2, entsprechend den Kurven aus Fig. 3. Wenn die Spannungsdifferenz Ue positiv ist, wird der Strom I1 größer als der Wert I0, während der Strom I2 kleiner als dieser Wert wird. Wenn hingegen diese Spannungsdifferenz Ue negativ ist, wird der Strom I1 kleiner als I0, während der Strom I2 größer wird als dieser Wert. Der Ausgangsstrom Is gleich I2-I1 kann den Vorspannungsstrom I0 erheblich übersteigen. Entfernt vom Gleichgewichtszustand ist die Transkonduktanz gm = - gleich der Steigung der Kennlinie I1 (oder I2) in Abhängigkeit von Ve, abgesehen vom Vorzeichen. Um die Gleichgewichtsposition herum, d. h., wenn Ue # 0 ist, ist die Transkonduktanz qm die Summe der Steigungen der Kennlinien von I1 in Abhängigkeit von Ve und I2 in Abhängigkeit von Ve für I1=I2=I0. Da der Strom I0 sicher gesteuert wird, ist auch der Wert der Transkonduktanz im Gleichgewichtsbereich gut definiert.

Die Fig. 4a und 4b zeigen zwei Ausführungsformen der kapazitiven Kopplung zwischen den Gates G1 und G2 und dem Eingangsknoten 1, wobei es sich um zur Ausführungsform nach Fig. 1 äquivalente Schaltungen handelt. Gemäß Fig. 4a ist das Gate G1 an das Gate G2 über den Kondensator C1 gekoppelt und an den Eingangsknoten 1 über die Kondensatoren C1 und C2 in Serie, während das Gate G2 mit dem gemeinsamen Anschlußpunkt der beiden Kondensatoren C1 und C2 verbunden ist. Gemäß Fig. 4b ist das Gate G2 an das Gate G1 über den Kondensator C2 gelegt und an den Knoten 1 über die Kondensatoren C2 und C1 in Serie, während das Gate G1 mit dem gemeinsamen Anschlußpunkt der beiden Kondensatoren C1 und C2 verbunden ist.

Fig. 5 zeigt eine Integratorschaltung in generell bekannter Ausführung, jedoch unter Verwendung des Verstärkers gemäß der Erfindung in der Ausführungsform mit der Kopplung nach Fig. 4b. Die mit vorhergehenden Figuren gleichen Komponenten sind mit gleichen Bezugszeichen versehen. Die eigentlich für die Integratorfunktion dienenden Komponenten sind mit gestrichelten Anschlüssen dargestellt. Diese Elemente sind ein Integrationskondensator C0, der zwischen die Ausgangsklemme 4 und den Eingangsknoten 1 gelegt ist, ein Eingangskondensator α C0, der mit dem Umschalter S0 ein bekanntes Äquivalent des Eingangswiderstandes bei klassischen Schaltungen darstellt und eine Belastung, symbolisiert durch den Kondensator CL, der zwischen die Ausgangsklemme 4 und die Referenzklemme 5 gelegt ist.

Die Unterbrecheranordnung S4 aus Fig. 1 ist im Anwendungsfall gemäß Fig. 5 mit dem Umschalter S0 kombiniert, der in der Phase (a) die Ladung des Kondensators α C0 durch das Eingangssignal E ermöglicht und in der Phase (b) den Kondensator, der so aufgeladen worden ist, an die Eingangsklemme 6 legt. Man konnte aus den obigen Darlegungen entnehmen, daß der Ausgangsstrom Is einen Wert annehmen konnte, der weit oberhalb des Vorspannungsstromes I0 liegt. Wenn demgemäß die Eingangsspannung Ue einer großen Veränderung unterliegt, lädt bzw. entlädt der daraus resultierende hohe Strom Is die Belastung CL schnell. Die entsprechende Veränderung von Us wird auf die Eingangsklemme über Kondensator C0 rückgekoppelt, was zu einer schnellen Rückkehr auf null von Ue führt. Wenn Ue klein ist, erfolgt die Rückkehr zum Gleichgewicht mit einer Zeitkonstante proportional zu , wobei gm die oben definierte Transkonduktanz ist.

Fig. 6 zeigt eine besonders vorteilhafte Variante des Integratorschaltkreises unter Verwendung des Verstärkers gemäß der Erfindung in der Ausführungsform nach Fig. 4b. Bei dieser Variante ist der Integrationskondensator C0 zwischen die Ausgangsklemme 4 und das Gate G1 des Transistors T1 gelegt. Der Kondensator C1 spielt hier gleichzeitig die Rolle des Koppelkondensators und des Eingangskondensators, der mit den Unterbrecheranordnungen S3 und S4 das Äquivalent eines Eingangswiderstandes in der herkömmlichen Schaltung darstellt. Gegenüber der Ausführungsform nach Fig. 5 hat diese Variante den Vorteil, daß nur ein zusätzlicher Kondensator für den Verstärker nach Fig. 1 benötigt wird, um eine Integratorschaltung auszubilden, und man erhält insbesondere einen Integratorschaltkreis, der unempfindlich ist gegenüber parasitären Kapazitäten, insbesondere der Unterbrecheranordnungen S3 und S0 (im Falle der Fig. 5).

Fig. 7 zeigt eine Variante der Schaltung gemäß der Erfindung, bei der die Gleichverstärkung des Verstärkers erhöht wird durch eine Kaskodeschaltung. Bei dieser Variante sind zwei zusätzliche Transistoren T4 und T5 in Serie zwischen die Drains der Transistoren T1 und T2 gelegt. Der Ausgangsknoten 2′, verbunden mit der Ausgangsklemme 4 über den Unterbrecher S5, wird von dem den Drains der Transistoren T4 und T5 gemeinsamen Punkt gebildet. Der Transistor T4 ist mit n Kanal und der Transistor T5 ist mit p Kanal versehen. Die Spannungen der Gates Vn und Vp der Transistoren T4 bzw. T5 müssen ausreichend sein, um die Transistoren T1 und T2 in die Sättigung zu bringen. Man kann sie erhalten, ausgehend von einer Schaltungsanordnung, wie sie in der eingangs erwähnten Literaturstelle Electronics Letters dort unter Bezugnahme auf Fig. 1 beschrieben ist.

Claims (4)

1. Verstärkerschaltung insbesondere für kleine Signale mit niedrigem Energieverbrauch in CMOS-Technik mit mindestens einem komplementären Transistorpaar in Serienschaltung zwischen den Klemmen einer Versorgungsspannungsquelle, deren Gates kapazitiv sowohl miteinander als auch mit einem Eingangsknoten gekoppelt sind, mit einer ersten Unterbrecheranordnung zwischen Gate und Drain eines ersten Transistors des Paars, mit einer zweiten Unterbrecheranordnung zwischen dem Gate des zweiten Transistors des Paars und einer Vorspannungsquelle, mit einer dritten Unterbrecheranordnung zwischen dem Eingangsknoten und einer Klemme, die auf ein Referenzpotential gelegt ist, mit einer vierten Unterbrecheranordnung zwischen dem Eingangknoten und einer Eingangsklemme, an der ein Eingangssignal anliegt, und mit einer fünften Unterbrecheranordnung zwischen dem gemeinsamen Drainanschluß des ersten und zweiten Transistor und einer Ausgangsklemme sowie mit einer Anordnung zum Steuern des Geschlossenhaltens der ersten, zweiten und dritten Unterbrecheranordnung in einer ersten, als Vorbereitungsphase bezeichneten Phase und des Geschlossenhaltens der vierten und fünften Unterbrecheranordnung in einer zweiten, der eigentlichen Verstärkungsphase.

2. Verstärkerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Vorspannungsquelle von einem zum zweiten Transistor typgleichen dritten Transistor gebildet ist, dessen Source an die Source des zweiten Transistors angeschlossen ist und dessen Gate mit dem Drain sowie mit einer Stromquelle verbunden ist, wobei das Gate die Ausgangsklemme der Vorspannungsquelle bildet.

3. Verstärkerschaltung nach Anspruch 2, dadurch gekennzeichnet, daß ein vierter, zum ersten typgleicher Transistor und ein fünfter, zum zweiten typgleicher Transistor in Serie zwischen dem ersten und zweiten Transistor geschaltet sind, wobei der gemeinsame Anschlußknoten der Drains des vierten und fünften Transistors an die Ausgangsklemme über die fünfte Unterbrecheranordnung angeschlossen ist, und daß die Gates des vierten und fünften Transistors auf solche Spannungen gelegt sind, daß die Sättigung des ersten und zweiten Transistors sichergestellt wird.

4. Ingegratorschaltung unter Verwendung einer Verstärkerschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Gate des ersten Transistors an das Gate des zweiten Transistors über einen ersten Kondensator und an den Eingangsknoten über einen zweiten Kondensator gelegt ist und daß ein Integrationskondensator zusätzlich zwischen die Ausgangsklemme und das Gate des ersten Transistors geschaltet ist.