CN115694504A

CN115694504A - 讯号转换装置、动态元件匹配电路与动态元件匹配方法

Info

Publication number: CN115694504A
Application number: CN202110853932.0A
Authority: CN
Inventors: 林圣雄
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2021-07-28
Filing date: 2021-07-28
Publication date: 2023-02-03

Abstract

本公开涉及讯号转换装置、动态元件匹配电路与动态元件匹配方法。动态元件匹配方法包含下列操作：加总一数字码于一前一期间具有的复数个最高有效位以及在该前一期间的一指标讯号，以产生一第一讯号；根据一时脉讯号输出该第一讯号为一调整后指标讯号；以及解码该调整后指标讯号为复数个控制讯号，其中该些控制讯号用以设定一第一数字模拟转换器电路的复数个元件与该些最高有效位之间的对应关系，以利用该些元件转换该些最高有效位。

Description

讯号转换装置、动态元件匹配电路与动态元件匹配方法

技术领域

本案是关于讯号转换装置，尤其是关于利用动态元件匹配技术之模拟数字转换器与/或数字模拟转换器以及其动态元件匹配电路与方法。

背景技术

在实际应用中，数字模拟转换器中的多个元件可能会因为制程变异产生不匹配，导致该数字模拟转换器的线性度不佳。于一些相关技术中，动态元件匹配的技巧被用来改善该数字模拟转换器的线性度。然而，在该些相关技术中，动态元件匹配的相关操作是基于一温度计码模式执行。如此，系统中的控制电路还需要使用额外的温度计码解码器电路，造成硬件成本增加。另外，在一些相关技术中，若在模拟数字转换器中使用动态元件匹配的技巧，在模拟数字转换器每产生一个位时需要进行一次动态元件匹配的操作，导致模拟数字转换器的取样速率下降。

发明内容

于一些实施态样中，讯号转换装置包含第一数字模拟转换器电路、第二数字模拟转换器电路以及动态元件匹配电路。第一数字模拟转换器电路包含复数个元件，其中该第一数字模拟转换器电路用以响应复数个第一位利用该些元件产生一第一讯号中之一第一讯号成分。第二数字模拟转换器电路用以响应一第二位产生该第一讯号中之一第二讯号成分，其中该些第一位对应之权重高于该第二位对应之权重。动态元件匹配电路用以响应在一前一期间的一指标讯号与该些第一位产生一调整后指标讯号，以设定该些元件与该些第一位之间的对应关系。

于一些实施态样中，动态元件匹配电路包含算术逻辑单元电路、暂存器电路以及解码器电路。算术逻辑单元电路用以加总一数字码于一前一期间具有的复数个最高有效位以及在该前一期间的一指标讯号，以产生一第一讯号。暂存器电路用以根据一时脉讯号输出该第一讯号为一调整后指标讯号。解码器电路用以解码该调整后指标讯号为复数个控制讯号。该些控制讯号用以设定一第一数字模拟转换器电路的复数个元件与该些最高有效位之间的对应关系，以利用该些元件转换该些最高有效位。

于一些实施态样中，动态元件匹配方法包含下列操作：加总一数字码于一前一期间具有的复数个最高有效位以及在该前一期间的一指标讯号，以产生一第一讯号；根据一时脉讯号输出该第一讯号为一调整后指标讯号；以及解码该调整后指标讯号为复数个控制讯号，其中该些控制讯号用以设定一第一数字模拟转换器电路的复数个元件与该些最高有效位之间的对应关系，以利用该些元件转换该些最高有效位。

有关本案的特征、实作与功效，兹配合图式作较佳实施例详细说明如下。

附图说明

[图1A]为根据本案一些实施例绘制一种动态元件匹配电路的示意图；

[图1B]为根据本案一些实施例绘制一种动态元件匹配方法的流程图；

[图2A]为根据本案一些实施例绘制一种讯号转换装置的示意图；

[图2B]为根据本案一些实施例绘制图2A中的开关电路的示意图；

[图2C]为根据本案一些实施例绘制图2A中的讯号转换装置之操作时序图；

[图2D]为根据本案一些实施例绘制图2A中的动态元件匹配电路之操作示意图；以及

[图3]为根据本案一些实施例绘制一种讯号转换装置的示意图。

具体实施方式

本文所使用的所有词汇具有其通常的意涵。上述之词汇在普遍常用之字典中之定义，在本案的内容中包含任一于此讨论的词汇之使用例子仅为示例，不应限制到本案之范围与意涵。同样地，本案亦不仅以于此说明书所示出的各种实施例为限。

关于本文中所使用之『耦接』或『连接』，均可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。如本文所用，用语『电路』可为由至少一个晶体管与/或至少一个主被动元件按一定方式连接以处理讯号的装置。

如本文所用，用语『与/或』包含了列出的关联项目中的一个或多个的任何组合。在本文中，使用第一、第二与第三等等之词汇，是用于描述并辨别各个元件。因此，在本文中的第一元件也可被称为第二元件，而不脱离本案的本意。为易于理解，于各图式中的类似元件将被指定为相同标号。

图1A为根据本案一些实施例绘制一种动态元件匹配(dynamic elementmatching)电路100的示意图。图1B为根据本案一些实施例绘制一种动态元件匹配方法105的流程图。于一些实施例中，动态元件匹配方法105可由(但不限于)动态元件匹配电路100执行。于一些实施例中，动态元件匹配方法105可由软件实施。于不同实施例中，动态元件匹配电路100可应用于讯号转换装置(例如为模拟数字转换器或是数字模拟转换器)，以改善该讯号转换装置的线性度。为方便说明，以下将参照动态元件匹配方法105说明动态元件匹配电路100之相关操作。

于操作S105-1，加总数字码于前一期间具有的多个最高有效位以及在该前一期间的指标讯号，以产生第一讯号(例如为讯号SS)。例如，如图1A所示，动态元件匹配电路100包含算术逻辑单元电路110、暂存器电路120以及解码器电路130。算术逻辑单元电路110用以加总一数字码(例如为图2A或图3中的数字码DC)在前一期间(例如为期间T[n-1])中的多个高权重位(例如为最高有效位B[0]～B[2])以及在前一期间的指标讯号(标示为P[n-1])，以产生讯号SS。于一些实施例中，算术逻辑单元电路110可由一或多个加法器电路以及处理溢位(overflow)操作的计算电路实施。

于操作S105-2，根据时脉讯号输出第一讯号为调整后指标讯号。例如，如图1A所示，暂存器电路120用以储存讯号SS，并根据时脉讯号CLK1将讯号SS输出为调整后指标讯号(标注为P[n])。应当理解，在下一期间(例如为期间T[n+1])时，暂存器电路120会输出指标讯号P[n]给算术逻辑单元电路110，以继续调整指标讯号。于一些实施例中，暂存器电路120可由(但不限于)D型正反器电路实施。

于操作S105-3，解码调整后指标讯号，以产生多个控制讯号，其中该些控制讯号用以设定一数字模拟转换器电路中的多个元件与该些最高有效位之间的对应关系，以利用该些元件转换该些最高有效位。例如，如图1A所示，解码器电路130可对调整后的指标讯号P[n]进行解码，以产生多个控制讯号S0[0]～S0[2]、S1[0]～S1[2]、S2[0]～S2[2]、S3[0]～S3[2]、S4[0]～S4[2]、S5[0]～S5[2]以及S6[0]～S6[2](图中有若干省略)。如此，数字模拟转换器电路可根据多个控制讯号S0[0]～S0[2]、S1[0]～S1[2]、S2[0]～S2[2]、S3[0]～S3[2]、S4[0]～S4[2]、S5[0]～S5[2]以及S6[0]～S6[2]选择一或多个元件(例如为被动元件的电阻、电容或主动元件的晶体管、电流胞元等等)，并利用被选择的元件来转换该些最高有效位B[0]～B[2]。关于设定多个元件与该些最高有效位之间的对应关系将于后参照图2D说明。解码器电路130可基于图2D所示之例子设定解码操作。

上述多个操作之说明可参照前述各个实施例，故不重复赘述。上述动态元件匹配方法105的多个操作仅为示例，并非限定需依照此示例中的顺序执行。在不违背本案的各实施例的操作方式与范围下，在动态元件匹配方法105下的各种操作当可适当地增加、替换、省略或以不同顺序执行(例如可以是同时执行或是部分同时执行)。

图2A为根据本案一些实施例绘制一种讯号转换装置200的示意图。于此例中，讯号转换装置200为逐渐逼近暂存器式(successive approximation register,SAR)模拟数字转换器，其用以转换输入讯号VIN为数字码DC，其中数字码DC包含多个高权重位(例如为最高有效位B[0]～B[2])以及多个低权重位(例如，最低有效位C[0]～C[1])。

讯号转换装置200包含开关SW、数字模拟转换器电路210、数字模拟转换器电路220、比较器电路230、逐渐逼近暂存器式控制逻辑电路240以及动态元件匹配电路250。

开关SW用以根据时脉讯号CLK2选择性导通。当开关SW导通时，数字模拟转换器电路210以及数字模拟转换器电路220可对输入讯号VIN取样。当开关SW不导通时，数字模拟转换器电路210、数字模拟转换器电路220、比较器电路230以及逐渐逼近缓存器式控制逻辑电路240可基于取样到的输入讯号VIN执行模拟数字转换，以产生数字码DC。

数字模拟转换器电路210用以处理高权重位，且数字模拟转换器电路220用以处理低权重位。数字模拟转换器电路210用以响应该些最高有效位B[0]～B[2]利用多个元件(例如为多个电容C_M)以产生讯号成分S11。详细而言，数字模拟转换器电路210包含多个开关电路SW1[0]～SW1[6]、多个开关电路SW2[0]～SW2[6]以及多个电容C_M。开关电路SW1[0]耦接至开关电路SW2[0]，并经由开关电路SW2[0]耦接至一个电容C_M。开关电路SW1[0]用以根据数字码DC选择性地接收参考电压VREFP、参考电压VREFN或共模电压VCM，并将所接收到的电压传输给开关电路SW2[0]。开关电路SW2[0]耦接于电容C_M的第一端以及开关电路SW1[0]之间，并用以根据多个控制讯号S0[0]～S0[2]选择性地导通。

类似地，开关电路SW1[1]耦接至开关电路SW2[1]，并经由开关电路SW2[1]耦接至另一个电容C_M。开关电路SW1[1]用以根据数字码DC选择性地接收参考电压VREFP、参考电压VREFN或共模电压VCM，并将所接收到的电压传输给开关电路SW2[1]。开关电路SW2[1]耦接于电容C_M的第一端以及开关电路SW1[0]之间，并用以根据多个控制讯号S1[0]～S1[2]选择性地导通。剩余的多个开关电路SW1[2]～SW1[6]、多个开关电路SW2[2]～SW2[6]以及电容C_M之间的设置方式可参照图2A类推，故于此不再重复赘述。详细而言，多个开关电路SW1[0]～SW1[6]是基于数字码DC中的多个高权重位(例如为最高有效位B[0]～B[2])控制，且多个开关电路SW3[0]～SW3[1]是基于数字码DC中的多个低权重位(例如为最低有效位C[0]～C[1])控制。于一些实施例中，逐渐逼近暂存器式控制逻辑电路240可对前述的多个高权重位进行编码，以产生用于控制多个开关电路SW1[0]～SW1[6]的多个讯号。多个电容C_M的第二端耦接至开关SW以及比较器电路230的一输入端。基于逐渐逼近暂存器式控制逻辑电路240以及动态元件匹配电路250的控制，数字模拟转换器电路210可经由多个电容C_M的第二端输出对应的讯号成分S11。

数字模拟转换器电路220用以响应该些最低有效位C[0]～C[1]产生讯号成分S12。数字模拟转换器电路220包含多个开关电路SW3[0]～SW3[1]以及多个电容C_L。开关电路SW3[0]耦接至一个电容C_L(其容值为2C)。开关电路SW3[0]用以选择性地接收参考电压VREFP、参考电压VREFN或共模电压VCM，并将所接收到的电压传输给对应的电容C_L。类似地，开关电路SW3[1]耦接至另一个电容C_L(其容值为1C)。剩余的一个电容C_L(其容值为1C)的一端接收共模电压VCM。开关电路SW3[1]用以选择性地接收参考电压VREFP、参考电压VREFN或共模电压VCM，并将所接收到的电压传输给对应的电容C_L。

多个电容C_L的第二端耦接至开关SW以及比较器电路230的该输入端。基于逐渐逼近暂存器式控制逻辑电路240的控制，数字模拟转换器电路220可经由多个电容C_L的第二端输出对应的讯号成分S12。讯号成分S11与讯号成分S12可于比较器电路230的该输入端上加总，以产生讯号S1。

于一些实施例中，数字模拟转换器电路210与数字模拟转换器电路220中每一者可为一非温度计码(non-thermometer code)数字模拟转换器。于一些实施例中，前述的非温度计码可包含(但不限于)二进位码、非二进位码等等。在图2A的例子中，前述的非温度计码为二位码。在数字模拟转换器电路210中，多个电容C_M之权重是基于二位码编码，故各电容C_M之容值设定为4C。类似地，在数字模拟转换器电路220中，多个电容C_L之权重是基于二位码编码，故多个电容C_L之容值分别设定为2C、1C以及1C。

比较器电路230用以根据讯号S1产生决策讯号SD。逐渐逼近暂存器式控制逻辑电路240用以根据决策讯号SD执行模拟数字转换，以依序产生数字码DC中的最高有效位B[0]～B[2]以及最低有效位C[0]～C[1]。动态元件匹配电路250的实施方式可参照图1A的动态元件匹配电路100。动态元件匹配电路250用以在逐渐逼近暂存器式控制逻辑电路240产生最低有效位C[0]～C[1]的期间调整讯号SS(即执行图1B的操作S105-1)。关于此处之操作将参照图2C说明。

图2B为根据本案一些实施例绘制图2A中的开关电路SW2[0]的示意图。开关电路SW2[0]包含多个开关SW_0～SW_2。多个开关SW_0～SW_2的第一端耦接至图2A的开关电路SW1[0]，且多个开关SW_0～SW_2的第二端耦接至图2A的电容C_M的第一端。开关SW_0根据控制讯号S0[0]选择性导通，开关SW_1根据控制讯号S0[1]选择性导通，且开关SW_2根据控制讯号S0[2]选择性导通。开关电路SW2[1]～SW2[6]之设置方式相同于开关电路SW2[0]之设置方式，故于此不再重复赘述。

一并参照图2A与图2C，图2C为根据本案一些实施例绘制图2A中的讯号转换装置200之操作时序图。在取样期间TS中，开关SW导通。如此，数字模拟转换器电路210与数字模拟转换器电路220对输入讯号VIN取样。接着，于比较期间TC中，数字模拟转换器电路210根据一期间(例如为期间T[n-1])的指标讯号P[n-1]以及多个最高有效位B[0]～B[2]选择对应的电容C_M，并根据逐渐逼近暂存器式控制逻辑电路240的切换利用选出的电容C_M产生讯号成分S11。同时，数字模拟转换器电路220根据逐渐逼近暂存器式控制逻辑电路240的切换来产生讯号成分S12。

为易于理解，在图2C中，以虚线绘制的多个脉波表示决定多个位的操作时序。在比较期间TC中，逐渐逼近暂存器式控制逻辑电路240可据决策讯号SD决定数字码DC的第1个位(例如为最高有效位B[2])，并据此切换数字模拟转换器电路210。响应于数字模拟转换器电路210的切换，比较器电路230再次比较更新后的讯号S1与共模电压VCM以产生次一个决策讯号SD。逐渐逼近暂存器式控制逻辑电路240根据此决策讯号SD决定数字码DC的第2个位(例如为最高有效位B[1])，并切换数字模拟转换器电路210。依照同样操作，逐渐逼近暂存器式控制逻辑电路240根据次一决策讯号SD决定数字码DC的第3个位(例如为最高有效位B[0])，并切换数字模拟转换器电路220。响应数字模拟转换器电路220的切换，比较器电路230再次比较更新后的讯号S1与共模电压VCM以产生次一个决策讯号SD。逐渐逼近暂存器式控制逻辑电路240根据此决策讯号SD决定数字码DC的第4个位(例如为最低有效位C[1])。依照同样操作，逐渐逼近暂存器式控制逻辑电路240根据次一决策讯号SD决定数字码DC的第5个位(例如为最低有效位C[0])。

另外，在时间点T1(即逐渐逼近暂存器式控制逻辑电路240产生在该期间(例如为期间T[n-1])中的最高有效位B[0]～B[2]之后)，动态元件匹配电路250开始调整讯号SS。例如，图1A的算术逻辑单元电路110可于时间点T1开始执行图1B的操作S105-1以产生讯号SS。在时间点T2(即逐渐逼近暂存器式控制逻辑电路240产生该期间(例如为期间T[n-1])中的最低有效位C[0]～C[1]之后)，动态元件匹配电路250可根据调整后指标讯号P[n]输出多个控制讯号S0[0]～S0[2]、S1[0]～S1[2]、S2[0]～S2[2]、S3[0]～S3[2]、S4[0]～S4[2]、S5[0]～S5[2]以及S6[0]～S6[2]。例如，在时间点T2，时脉讯号CLK1具有高位准。响应此时脉讯号CLK1，图1A的暂存器电路120可输出讯号SS为调整后指标讯号P[n]，且解码器电路130可解码调整后指标讯号P[n]，以输出多个控制讯号S0[0]～S0[2]、S1[0]～S1[2]、S2[0]～S2[2]、S3[0]～S3[2]、S4[0]～S4[2]、S5[0]～S5[2]以及S6[0]～S6[2]。

如图2C所示，动态元件匹配电路250的运作期间P1与逐渐逼近暂存器式控制逻辑电路240产生最低有效位C[0]～C[1]之期间P2有重迭。动态元件匹配电路250可在逐渐逼近暂存器式控制逻辑电路240产生在该期间(例如为期间T[n-1])中的最低有效位C[0]～C[1]之期间P2调整讯号SS，以产生调整后指标讯号P[n]。换句话说，动态元件匹配电路250可在数字模拟转换器电路220处理在该期间(例如为期间T[n-1])中最低有效位C[0]～C[1]的过程(即为图2C的时间点T1到时间点T2之间)中执行图1B的操作S105-1，并在该过程结束(例如为时间点T2)时执行图1B的操作S105-2。如此一来，在下一期间(例如为期间T[n])中，数字模拟转换器电路210可根据调整后指标讯号P[n]以及在该下一期间调整后指标讯号P[n]所产生的最高有效位B[0]～B[2]选取对应的电容C_M来产生讯号成分S11。藉由上述设置方式，动态元件匹配电路250之操作不会明显降低讯号转换装置200的操作速度。

图2D为根据本案一些实施例绘制图2A中之动态元件匹配电路250的操作示意图。于一些实施例中，动态元件匹配电路250用以基于非温度计码模式。于一些实施例中，该非温度计码模式可以是二进位制模式(如图2D所示)。于另一些实施例中，该非温度计码模式可以是具有数字码错误校正(digital code error correction)机制的非二进位模式。如前所述，在期间T[n]的多个最高有效位B[0]～B[2]标示为数字码D[n]。换句话说，数字码D[n]可表示为D[n]＝(B[2],B[1],B[0])₂。于一些实施例中，指标讯号P[n]用以指示一特定的高权重位(于此例中，为最高有效位B[0])与电容C_M的对应关系，以定义该高权重位所对应的元件为二进位制模式位权重的参考起始点。多个元件0～6分别对应于数字模拟转换器电路210中的7个电容C_M。例如，元件0对应于耦接至开关电路SW2[0]的电容C_M，元件1对应于耦接至开关电路SW2[1]的电容C_M。依此类推，应可理解多个元件0～6与图2A中的7个电容C_M之间的对应关系。基于二进位制模式的位权重，最高有效位B[2]对应于4个电容C_M，最高有效位B[1]对应于2个电容C_M，且最高有效位B[0]对应于1个电容C_M。

于期间T[n-1](例如为用于产生数字码D[n-1]之比较期间TC)，指标讯号P[n-1]指向元件6，且逐渐逼近暂存器式控制逻辑电路240决定最高有效位B[2]、B[1]以及B[0]依序为逻辑值0、逻辑值1以及逻辑值1。换言之，数字码D[n-1]为(011)₂，且数字码D[n-1]对应之讯号值为3。

于期间T[n-1]，算术逻辑单元电路110加总在期间T[n-1]中的多个最高有效位B[0]～B[2]以及指标讯号P[n-1]，以产生调整后指标讯号P[n]。例如，由于指标讯号P[n-1]指向元件6(即指标讯号P[n-1]为最大值)，算术逻辑单元电路110可透过加总指标讯号P[n-1]与数字码D[n-1]以及溢位运算，以决定调整后指标讯号P[n]为2(即P[n]＝P[n-1]+D[n-1]-7＝6+3-7＝2)。由于数字码D[n-1]为3，代表指标讯号P[n-1]之移动量为3。因此，调整后指标讯号P[n]改为指向元件2。如此一来，由于调整后指标讯号P[n]指示最高有效位B[0]对应于元件2，按照二进位制的位次序，元件0以及元件1对应于最高有效位B[1]，且剩余的多个元件3～6对应于最高有效位B[2]。

再者，于期间T[n](例如为用于产生数字码D[n]之比较期间TC)，逐渐逼近暂存器式控制逻辑电路240决定最高有效位B[2]、B[1]以及B[0]依序为逻辑值1、逻辑值0以及逻辑值0。换言之，数字码D[n]为(100)₂，其对应之讯号值为4。由于最高有效位B[2]为逻辑值1，对应于最高有效位B[2]的多个元件3～6将被选取(以虚线绘制)，以根据多个最高有效位B[0]～B[2]产生讯号成分S11。

于期间T[n]，算术逻辑单元电路110加总在期间T[n]中的多个最高有效位B[0]～B[2]以及指标讯号P[n]，以产生调整后指标讯号P[n+1]。例如，由于指标讯号P[n]指向元件2(即指标讯号P[n]为2)，算术逻辑单元电路110可加总指标讯号P[n]与数字码D[n]，以决定调整后指标讯号P[n+1]为6(即P[n+1]＝P[n]+D[n]＝2+4＝6)。由于数字码D[n]为4，代表指标讯号之移动量为4。因此，调整后指标讯号P[n+1]将改为指向元件6。如此一来，由于调整后指标讯号P[n+1]指示最高有效位B[0]对应于元件6，按照二进位制的位次序，多个元件4～5对应于最高有效位B[1]，且剩余的多个元件0～3对应于最高有效位B[2]。

再者，于期间T[n+1](例如为用于产生数字码D[n+1]之比较期间TC)，逐渐逼近暂存器式控制逻辑电路240决定最高有效位B[2]、B[1]以及B[0]依序为逻辑值1、逻辑值0以及逻辑值1。换言之，数字码D[n+1]为(101)₂，其对应之讯号值为5。由于最高有效位B[2]以及最高有效位B[0]皆为逻辑值1，对应于最高有效位B[2]的多个元件0～3以及对应于最高有效位B[0]的元件6将被选取(以虚线绘制)，以根据多个最高有效位B[0]～B[2]产生讯号成分S11。

于期间T[n+1]，算术逻辑单元电路110加总在期间T[n+1]中的多个最高有效位B[0]～B[2]以及指标讯号P[n+1]，以产生调整后指标讯号P[n+2]。例如，由于先前期间的指标讯号P[n+1]指向元件6(即指标讯号P[n+1]为最大值)，算术逻辑单元电路110可透过加总指标讯号P[n+1]与数字码D[n+1]以及溢位运算，以决定调整后指标讯号P[n+2]为4(即P[n+2]＝P[n+1]+D[n+1]-7＝6+5-7＝4)。由于数字码D[n+1]为5，代表指标讯号P[n+1]之移动量为5。因此，调整后指标讯号P[n+2]将改为指向元件4。如此一来，由于调整后指标讯号P[n+2]指示最高有效位B[0]对应于元件4，按照二进位制的位次序，多个元件2～3对应于最高有效位B[1]，且剩余的多个元件0～1以及元件5～6对应于最高有效位B[2]。

再者，于期间T[n+2](例如为用于产生数字码D[n+2]之比较期间TC)，逐渐逼近暂存器式控制逻辑电路240决定最高有效位B[2]、B[1]以及B[0]依序为逻辑值0、逻辑值1以及逻辑值0。换言之，数字码D[n+2]为(010)₂，其对应之讯号值为2。由于最高有效位B[1]为逻辑值1，对应于最高有效位B[1]的多个元件2～3将被选取(以虚线绘制)，以根据多个最高有效位B[0]～B[2]产生讯号成分S11。

藉由上述设置方式，动态元件匹配电路250可依据在前一期间(例如为期间T[n-1])的最高有效位B[0]～B[2]以及指标讯号P[n-1]产生调整后指标讯号P[n]，并根据此调整后指标讯号P[n]以及当前期间(例如为期间T[n])的数字码D[n]产生讯号成分S11。如此一来，数字模拟转换器电路210可以利用不同的电容C_M来产生讯号成分S11，以降低电容C_M的不匹配所造成的影响。另外，由于指标讯号P[n]是透过加总前一期间的最高有效位B[0]～B[2]进行更新，讯号转换装置200的电容C_M不匹配所造成的影响可具有一阶整形之效果。

以上操作仅以逐渐逼近暂存器式模拟数字转换器为例进行说明，但本案并不以此为限。各种可应用图1A的动态元件匹配电路100之模拟数字转换器皆为本案的讯号转换装置所涵盖之范围。

图3为根据本案一些实施例绘制一种讯号转换装置300的示意图。于此例中，讯号转换装置300为数字模拟转换装置，其可用以转换数字码DC为对应的模拟讯号(例如为讯号S1)。讯号转换装置300包含数字模拟转换器电路210、数字模拟转换器电路220以及动态元件匹配电路250。数字模拟转换器电路210、数字模拟转换器电路220以及动态元件匹配电路250之相关设置方式可参考图2A、图2D与图1A之说明，于此不再重复赘述。

类似于图2D的例子，动态元件匹配电路250可在数字模拟转换器电路220转换多个最低有效位C[0]～C[1]为讯号成分S12的过程中开始调整讯号SS并在时间点T2更新指标讯号P[n]。举例而言，在期间T[n-1]中，数字码DC中的最高有效位值B[2]、B[1]以及B[0]依序为逻辑值0、逻辑值1以及逻辑值1(即对应之讯号值为3)，且指标讯号P[n-1]为最大值(即为6，其指向元件6)。在多个最低有效位C[0]～C[1]被转换为讯号成分S12的过程中，动态元件匹配电路250可加总讯号值3与指标讯号P[n-1]以及溢位运算，以调整讯号SS。在该过程结束时，动态元件匹配电路250可根据讯号SS产生调整后指标讯号P[n]为2。如此一来，根据下一笔数字码DC中的多个最高有效位B[0]～B[2]以及调整后的指标讯号P[n]，数字模拟转换器电路210可选出对应的多个电容C_M转换多个最高有效位B[0]～B[2]以产生讯号成分S11。

以上例子仅以电容式数字模拟转换器进行说明，但本案并不以此为限。各种可应用图1A的动态元件匹配电路100之数字模拟转换器(例如包含电阻式数字模拟转换器、电流导向式电阻式数字模拟转换器等等)皆为本案的讯号转换装置所涵盖之范围。另外，上述的讯号转换装置200或300仅以单端讯号应用的设置方式为例说明，但本案并不以此为限。于另一些实施例中，讯号转换装置200或300亦可改由差动讯号应用的设置方式实施。

另外，上述的例子仅以操作于二进位码模式的动态元件匹配电路250为例。如前所述，动态元件匹配电路250可以操作于非温度计码模式。应当理解，在不同实施例中，若动态元件匹配电路250操作于非温度计码模式(例如为非二进位制模式)，数字模拟转换器电路210(与/或数字模拟转换器电路220)中的元件之权重可根据对应之数字码(例如为非二进位码)编码。

上述各例子中的电路数量、位数量、指标讯号与高权重位之间的对应关系皆用以示例，且本案并不以此为限。依据实际应用需求，各例子中的电路数量、位数量、指标讯号与高权重位之间的对应关系皆可相应进行调整。

综上所述，本案一些实施例中的动态元件匹配电路、动态元件匹配方法以及讯号转换装置可利用前一期间的高权重位以及指标讯号来更新指标讯号。如此，可改善讯号转换装置的线性度，并对讯号转换装置带来一阶整形的效果。此外，若讯号转换装置为逐渐逼近式暂存器式模拟数字转换器，动态元件匹配电路可在处理低权重位的期间进行运作。如此，动态元件匹配电路不会明显降低逐渐逼近式暂存器式模拟数字转换器的操作速度。

虽然本案之实施例如上所述，然而该些实施例并非用来限定本案，本技术领域具有通常知识者可依据本案之明示或隐含之内容对本案之技术特征施以变化，凡此种种变化均可能属于本案所寻求之专利保护范畴，换言之，本案之专利保护范围须视本说明书之申请专利范围所界定者为准。

【符号说明】

0～6:元件

100:动态元件匹配电路

105:动态元件匹配方法

110:算术逻辑单元电路

120:暂存器电路

130:解码器电路

200:讯号转换装置

210:数字模拟转换器电路

220:数字模拟转换器电路

230:比较器电路

240:逐渐逼近暂存器式控制逻辑电路

250:动态元件匹配电路

300:讯号转换装置

B[0]～B[2]:最高有效位

C[0]～C[1]:最低有效位

C_L,C_M:电容

CLK1,CLK2:时脉讯号

4C,2C,1C:容值

DC,D[n-1],D[n],D[n+1],D[n+2]:数字码

P[n-1],P[n],P[n+1],P[n+2]:指标讯号

P1,P2:期间

S1,SS:讯号

S105-1～S105-3:操作

S11,S12:讯号成分

SD:决策讯号

SW,SW_0～SW_2:开关

SW1[0]～SW1[6],SW2[0]～SW2[6],SW3[0]～SW3[1]:开关电路

T1,T2:时间点

TC:比较期间

TS:取样期间

VCM:共模电压

VIN:输入讯号

VREFP,VREFN:参考电压

Claims

1.一种讯号转换装置，包含：

一第一数字模拟转换器电路，包含复数个元件，其中该第一数字模拟转换器电路用以响应复数个第一位利用该些元件产生一第一讯号中之一第一讯号成分；

一第二数字模拟转换器电路，用以响应一第二位产生该第一讯号中之一第二讯号成分，其中该些第一位对应之权重高于该第二位对应之权重；以及

一动态元件匹配电路，用以响应在一前一期间的一指标讯号与该些第一位产生一调整后指标讯号，以设定该些元件与该些第一位之间的对应关系。

2.根据权利要求1所述的讯号转换装置，其中该动态元件匹配电路用以加总在该前一期间的该指标讯号与在该前一期间的该些第一位，以调整该指标讯号来产生该调整后指标讯号。

3.根据权利要求1所述的讯号转换装置，其中该动态元件匹配电路包含：

一算术逻辑单元电路，用以加总该前一期间的该些第一位与在该前一期间的该指标讯号，以产生一第二讯号；

一暂存器电路，用以根据一时脉讯号输出该第二讯号为该调整后指标讯号；以及

一解码器电路，用以解码该指标讯号为复数个控制讯号，

其中该第一数字模拟转换器电路更用以根据该些控制讯号选择该些元件。

4.根据权利要求1所述的讯号转换装置，更包含：

一比较器电路，用以根据该第一讯号产生一决策讯号；以及

一逐渐逼近暂存器式控制逻辑电路，用以根据该决策讯号产生该些第一位与该第二位。

5.根据权利要求4所述的讯号转换装置，其中该动态元件匹配电路在该逐渐逼近暂存器式控制逻辑电路产生在该前一期间的该第二位的一过程中加总在该前一期间的该指标讯号与该些第一位，并在该过程结束时输出该调整后指标讯号。

6.根据权利要求4所述的讯号转换装置，其中该动态元件匹配电路在该逐渐逼近暂存器式控制逻辑电路产生在该前一期间的该些第一位后开始加总在该前一期间的该指标讯号与该些第一位。

7.根据权利要求1所述的讯号转换装置，其中该动态元件匹配电路用以在该第二数字模拟转换器电路处理在该前一期间的该第二位的一过程中加总在该前一期间的该指标讯号与该些第一位，并在该过程结束时输出该调整后指标讯号。

8.根据权利要求1所述的讯号转换装置，其中该动态元件匹配电路用以基于一非温度计码模式调整该指标讯号。

9.一种动态元件匹配电路，包含：

一算术逻辑单元电路，用以加总一数字码于一前一期间具有的复数个最高有效位以及在该前一期间的一指标讯号，以产生一第一讯号；

一暂存器电路，用以根据一时脉讯号输出该第一讯号为一调整后指标讯号；以及

一解码器电路，用以解码该调整后指标讯号为复数个控制讯号，

其中该些控制讯号用以设定一第一数字模拟转换器电路的复数个元件与该些最高有效位之间的对应关系，以利用该些元件转换该些最高有效位。

10.一种动态元件匹配方法，包含：

加总一数字码于一前一期间的复数个最高有效位以及在该前一期间的一指标讯号，以产生一第一讯号；

根据一时脉讯号输出该第一讯号为一调整后指标讯号；以及

解码该调整后指标讯号为复数个控制讯号，其中该些控制讯号用以设定一第一数字模拟转换器电路的复数个元件与该些最高有效位之间的对应关系，以利用该些元件转换该些最高有效位。