CN114499533A - 一种用于传感器的低功耗电容阵列及其切换方法 - Google Patents

一种用于传感器的低功耗电容阵列及其切换方法 Download PDF

Info

Publication number
CN114499533A
CN114499533A CN202210076569.0A CN202210076569A CN114499533A CN 114499533 A CN114499533 A CN 114499533A CN 202210076569 A CN202210076569 A CN 202210076569A CN 114499533 A CN114499533 A CN 114499533A
Authority
CN
China
Prior art keywords
capacitor
array
capacitor array
level
bottom plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210076569.0A
Other languages
English (en)
Other versions
CN114499533B (zh
Inventor
魏榕山
吴剑涵
陈伟宏
魏聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuzhou University
Original Assignee
Fuzhou University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou University filed Critical Fuzhou University
Priority to CN202210076569.0A priority Critical patent/CN114499533B/zh
Priority claimed from CN202210076569.0A external-priority patent/CN114499533B/zh
Priority to PCT/CN2022/074483 priority patent/WO2023137789A1/zh
Publication of CN114499533A publication Critical patent/CN114499533A/zh
Application granted granted Critical
Publication of CN114499533B publication Critical patent/CN114499533B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及一种用于传感器的低功耗电容阵列及其切换方法，包括第一电容阵列、第二电容阵列、第三电容阵列、第四电容阵列、比较器CMP1、比较器CMP2、4个采样开关、4个电平切换开关组和数字逻辑；本发明通过整体的阵列设计，并结合电容拆分组合方案，实现了采样、最高位和次高位比较不消耗能量。

Description

一种用于传感器的低功耗电容阵列及其切换方法
技术领域
本发明涉及智能传感器控制领域，具体涉及一种用于传感器的低功耗电容阵列及其切换方法。
背景技术
随着科学与技术的发展，特别是这些年物联网的兴起，智能传感器市场正在以爆发式的速度扩张。传感器通过感知自然信号，将其转化为模拟信号，经过信号调理电路，将读出的数据交由微系统处理。集成的信号调理电路一般由模拟数字转换器组建，通常需要应用大量通道，这些必须要求模拟数字转换电路在面积和能耗方面达到高效。更糟糕的是，传感器系统一般是一个便携式或者独立的微系统，一般由电池供电，这进一步对模拟数字转换电路提出了更加严格的功耗要求。
SAR ADC由于其在中等分辨率的绝佳能效，在传感器模拟数字转换电路中被广泛使用。电容阵列是SAR ADC的最主要功耗来源，电容阵列切换方案的功耗直接影响了模拟数字转换电路的功耗。并且随着传感器正在向微型化发展，所以一个低功耗的电容阵列切换方案是传感器设计的一个关键。
发明内容
有鉴于此，本发明的目的在于提供一种于传感器的低功耗电容阵列及其切换方法，实现了采样、最高位和次高位比较均不消耗能量。
为实现上述目的，本发明采用如下技术方案：
一种用于传感器的低功耗电容阵列，包括第一电容阵列、第二电容阵列、第三电容阵列、第四电容阵列、比较器CMP1、比较器CMP2、4个采样开关、4个电平切换开关组和数字逻辑；输入信号VIP通过采样开关1和采样开关3分别连接到第一电容阵列和第三电容阵列的顶极板，输入信号VIN通过采样开关2和采样开关4分别连接到第二电容阵列和第四电容阵列的顶极板；所述第一电容阵列的顶极板与比较器CMP1的同相输入端相连，第二电容阵列的顶极板与比较器CMP1的反相输入端相连，第三电容阵列的顶极板与比较器CMP2的同相输入端相连，第四电容阵列的顶极板与比较器CMP2的反相输入端相连；所述第一电容阵列、第二电容阵列、第三电容阵列、第四电容阵列的电容的底极板分别与第一电平切换开关组、第二电平切换开关组、第三电平切换开关组、第四电平切换开关组的一端相接；所述电平切换开关组的另一端连接基准电平VREF、地电平VSS和共模电平VCM；所述数字逻辑与比较器CMP1、比较器CMP2分别连接。
进一步的，所述第一电容阵列、第二电容阵列、第三电容阵列和第四电容阵列的最高位电容权重值均拆分成除最高位外一样的电容阵列，称为MSB array，其它电容阵列称为main array。
进一步的，所述第一电容阵列、第二电容阵列、第三电容阵列和第四电容阵列的MSB array和main array结构完全相同，均由二进制权重值为C、C、2C……2N-5C的N-3个电容组成。
进一步的，所述第一电平切换开关组与第一电容阵列的底极板连接的2N-6个电平切换开关为单刀三掷开关，第二电平切换开关组与第二电容阵列的底极板连接的2N-6个电平切换开关为单刀三掷开关，第三电平切换开关组与第三电容阵列的底极板连接的2N-6个电平切换开关为单刀三掷开关，第四电平切换开关组与第四电容阵列的底极板连接的2N-6个电平切换开关为单刀三掷开关。
一种用于传感器的低功耗电容阵列的切换方法，包括对于输入信号VIP和VIN，经过N次比较后，得到N位数字输出码，分为采样和转换两个阶段，具体包括以下步骤：
步骤S1:在采样阶段，输入信号VIP通过采样开关连接到第一电容阵列的顶极板和第三电容阵列的顶极板，输入信号VIN通过采样开关连接到第二电容阵列的顶极板和第四电容阵列的顶极板；第一电容阵列和第四电容阵列的底极板接VREF，第二电容阵列和第三电容阵列的底极板接VSS;
步骤S2:在转换阶段，将采样开关断开，同时比较器CMP1和CMP2分别直接对保持在电容阵列顶极板的输入信号VIP和VIN进行第一次比较，如果VIP大于VIN，比较器CMP1输出为1，比较器CMP2输出为0，那么通过数字逻辑产生使能信号使比较器CMP1工作，CMP2不工作，此时最高有效位为DN-1=1，并且第一电容阵列和第二电容阵列的全部电容的底极板连接到共模电平VCM，其它电容阵列保持不变；如果VIP小于VIN，比较器CMP1输出为0，比较器CMP2输出为1，那么通过数字逻辑产生使能信号使比较器CMP2工作，CMP1不工作，此时最高有效位为DN-1=0，并且第三电容阵列和第四电容阵列的全部电容的底极板连接到共模电平VCM，其它电容阵列保持不变;
步骤S3:进行第二次比较，通过步骤2得到的电容阵列顶极板电压，接下来电容阵列中的电容底极板的连接关系需要根据数字码DN-1和DN-2一起控制；
步骤S4:进行第三次比较，通过步骤3得到的电容阵列顶极板电压，接下来电容阵列中的电容底极板的连接关系需要根据数字码DN-1、DN-2和DN-3一起控制;
步骤S5:进行第四次比较，通过步骤4得到的电容阵列顶极板电压，接下来电容阵列中的电容底极板的连接关系需要根据数字码DN-1、DN-2、DN-3和DN-4一起控制;
步骤S6:在接下来的转换过程中按照步骤5中的情况说明对电容阵列中的电容依次进行切换直到输出最后一位数字码。
进一步的，所述步骤S3具体为：
(1)如果DN-1=1，DN-2=1，则第一电容阵列的全部电容的底极板切换到地电平VSS，其它电容阵列保持不变；
(2)如果DN-1=1，DN-2=0，则第二电容阵列的全部电容的底极板切换到地电平VSS，其它电容阵列保持不变；
(3)如果DN-1=0，DN-2=1，则第三电容阵列的全部电容的底极板切换到地电平VSS，其它电容阵列保持不变；
(4)如果DN-1=0，DN-2=0，则第四电容阵列的全部电容的底极板切换到地电平VSS，其它电容阵列保持不变。
进一步的，所述步骤S4具体为：
(1)如果DN-1=1，DN-2=1，DN-3=1，则第二电容阵列的MSB array的电容的底极板切换到基准电平VREF，其它电容阵列保持不变；
(2)如果DN-1=1，DN-2=1，DN-3=0，则第二电容阵列的main array的电容的底极板切换到地电平VSS，其它电容阵列保持不变；
(3)如果DN-1=1，DN-2=0，DN-3=1，则第一电容阵列的MSB array的电容的底极板切换到地电平VSS，其它电容阵列保持不变；
(4)如果DN-1=1，DN-2=0，DN-3=0，则第一电容阵列的main array的电容的底极板切换到基准电平VREF，其它电容阵列保持不变；
(5)如果DN-1=0，DN-2=1，DN-3=1，则第四电容阵列的MSB array的电容的底极板切换到基准电平VREF，其它电容阵列保持不变；
(6)如果DN-1=0，DN-2=1，DN-3=0，则第四电容阵列的main array的电容的底极板切换到地电平VSS，其它电容阵列保持不变；
(7)如果DN-1=0，DN-2=0，DN-3=1，则第三电容阵列的MSB array的电容的底极板切换到地电平VSS，其它电容阵列保持不变；
(8)如果DN-1=0，DN-2=0，DN-3=0，则第三电容阵列的main array的电容的底极板切换到基准电平VREF，其它电容阵列保持不变。
进一步的，所述步骤S5具体为：
(1)如果DN-1=1，DN-2=1，DN-3=1，DN-4=1，则第二电容阵列的main array中最高权重的电容的底极板切换到基准电平VREF，其它电容阵列保持不变；
(2)如果DN-1=1，DN-2=1，DN-3=1，DN-4=0，则第二电容阵列的MSB array中最高权重的电容的底极板切换到共模电平VCM，其它电容阵列保持不变；
(3)如果DN-1=1，DN-2=1，DN-3=0，DN-4=1，则第二电容阵列的main array中最高权重的电容的底极板切换到共模电平VCM，其它电容阵列保持不变；
(4)如果DN-1=1，DN-2=1，DN-3=0，DN-4=0，则第二电容阵列的MSB array中最高权重的电容的底极板切换到地电平VSS，其它电容阵列保持不变；
(5)如果DN-1=1，DN-2=0，DN-3=1，DN-4=1，则第一电容阵列的main array中最高权重的电容的底极板切换到地电平VSS，其它电容阵列保持不变；
(6)如果DN-1=1，DN-2=0，DN-3=1，DN-4=0，则第一电容阵列的MSB array中最高权重的电容的底极板切换到共模电平VCM，其它电容阵列保持不变；
(7)如果DN-1=1，DN-2=0，DN-3=0，DN-4=1，则第一电容阵列的main array中最高权重的电容的底极板切换到共模电平VCM，其它电容阵列保持不变；
(8)如果DN-1=1，DN-2=0，DN-3=0，DN-4=0，则第一电容阵列的MSB array中最高权重的电容的底极板切换到基准电平VREF，其它电容阵列保持不变；
(9)如果DN-1=0，DN-2=1，DN-3=1，DN-4=1，则第四电容阵列的main array中最高权重的电容的底极板切换到基准电平VREF，其它电容阵列保持不变；
(10)如果DN-1=0，DN-2=1，DN-3=1，DN-4=0，则第四电容阵列的MSB array中最高权重的电容的底极板切换到共模电平VCM，其它电容阵列保持不变；
(11)如果DN-1=0，DN-2=1，DN-3=0，DN-4=1，则第四电容阵列的main array中最高权重的电容的底极板切换到共模电平VCM，其它电容阵列保持不变；
(12)如果DN-1=0，DN-2=1，DN-3=0，DN-4=0，则第四电容阵列的MSB array中最高权重的电容的底极板切换到地电平VSS，其它电容阵列保持不变；
(13)如果DN-1=0，DN-2=0，DN-3=1，DN-4=1，则第三电容阵列的main array中最高权重的电容的底极板切换到地电平VSS，其它电容阵列保持不变；
(14)如果DN-1=0，DN-2=0，DN-3=1，DN-4=0，则第三电容阵列的MSB array中最高权重的电容的底极板切换到共模电平VCM，其它电容阵列保持不变；
(15)如果DN-1=0，DN-2=0，DN-3=0，DN-4=1，则第三电容阵列的main array中最高权重的电容的底极板切换到共模电平VCM，其它电容阵列保持不变；
(16)如果DN-1=0，DN-2=0，DN-3=0，DN-4=0，则第三电容阵列的MSB array中最高权重的电容的底极板切换到基准电平VREF，其它电容阵列保持不变。
本发明与现有技术相比具有以下有益效果：
1、本发明通过电容底板切换电位设计结合电容拆分组合方案，实现了采样、最高位和次高位比较均不消耗能量。
2、本发明电容拆分组合方案，只需要8个单位电容即可实现5比特的SAR ADC，大大提高了传感器的面积利用率。与传统的电容阵列切换方案相比，具有更低的功耗和更小的面积。
附图说明
图1是本发明整体电路图；
图2是本发明实施例中5位低功耗电容阵列切换方案的开关切换示意图；
图3是图2中A分支的开关切换示意图；
图4为图2中B分支的开关切换示意图；
图5为图2中C分支的开关切换示意图；
图6为图2中D分支的开关切换示意图。
具体实施方式
下面结合附图及实施例对本发明做进一步说明。
请参照图1，本发明提供一种用于传感器的低功耗电容阵列，包括第一电容阵列、第二电容阵列、第三电容阵列、第四电容阵列、比较器CMP1、比较器CMP2、4个采样开关、4个电平切换开关组和数字逻辑；输入信号VIP通过采样开关1和采样开关3分别连接到第一电容阵列和第三电容阵列的顶极板，输入信号VIN通过采样开关2和采样开关4分别连接到第二电容阵列和第四电容阵列的顶极板；所述第一电容阵列的顶极板与比较器CMP1的同相输入端相连，第二电容阵列的顶极板与比较器CMP1的反相输入端相连，第三电容阵列的顶极板与比较器CMP2的同相输入端相连，第四电容阵列的顶极板与比较器CMP2的反相输入端相连；所述第一电容阵列、第二电容阵列、第三电容阵列、第四电容阵列的电容的底极板分别与第一电平切换开关组、第二电平切换开关组、第三电平切换开关组、第四电平切换开关组的一端相接；所述电平切换开关组的另一端连接基准电平VREF、地电平VSS和共模电平VCM；所述数字逻辑与比较器CMP1、比较器CMP2分别连接。
下面结合一个实施例对本发明做具体的说明，由于D4＝1和D4＝0两种情况下，之后的比较过程中开关切换是完全对称的，为了避免叙述累赘，假设D4＝1，图2、图3、图4、图5和图6为本发明实施例的5位SAR ADC的具体转换过程：
步骤1：在采样阶段，输入信号VIP通过采样开关连接到第一电容阵列的顶极板和第三电容阵列的顶极板，输入信号VIN通过采样开关连接到第二电容阵列的顶极板和第四电容阵列的顶极板；第一电容阵列和第四电容阵列的底极板接VREF，第二电容阵列和第三电容阵列的底极板接VSS，如状态0所示。
步骤2：在转换阶段，将采样开关断开，如状态1所示，由状态0到状态1开关切换消耗的功耗为0。随后比较器CMP1和CMP2分别直接对保持在电容阵列顶极板的输入信号VIP和VIN进行第一次比较，因为D4=1使得比较器CMP1工作，CMP2不工作，并且第一电容阵列和第二电容阵列的全部电容的底极板连接到共模电平VCM，其它电容阵列保持不变，如状态21所示，由状态1到状态21开关切换消耗的功耗为0。
步骤3：进行第二次比较，通过步骤2得到的电容阵列顶极板电压，接下来电容阵列中的电容底极板的连接关系需要根据数字码D4和D3一起控制。
(1)如果D4=1，D3=1，则第一电容阵列的全部电容的底极板切换到地电平VSS，其它电容阵列保持不变，如状态31所示，由状态21到状态31开关切换消耗的功耗为0；
(2)如果D4=1，D3=0，则第二电容阵列的全部电容的底极板切换到地电平VSS，其它电容阵列保持不变，如状态32所示，由状态21到状态32开关切换消耗的功耗为0；
步骤4：进行第三次比较，通过步骤3得到的电容阵列顶极板电压，接下来电容阵列中的电容底极板的连接关系需要根据数字码D4、D3和D2一起控制。
(1)如果D4=1，D3=1，D2=1，则第二电容阵列的MSB array的电容的底极板切换到基准电平VREF，其它电容阵列保持不变，如状态41所示，由状态31到状态41开关切换消耗的功耗为CVREF 2/4；
(2)如果D4=1，D3=1，D2=0，则第二电容阵列的main array的电容的底极板切换到地电平VSS，其它电容阵列保持不变，如状态42所示，由状态31到状态42开关切换消耗的功耗为CVREF 2/4；
(3)如果D4=1，D3=0，D2=1，则第一电容阵列的MSB array的电容的底极板切换到地电平VSS，其它电容阵列保持不变，如状态43所示，由状态32到状态43开关切换消耗的功耗为CVREF 2/4；
(4)如果D4=1，D3=0，D2=0，则第一电容阵列的main array的电容的底极板切换到基准电平VREF，其它电容阵列保持不变，如状态44所示，由状态32到状态44开关切换消耗的功耗为CVREF 2/4；
步骤5：进行第四次比较，通过步骤4得到的电容阵列顶极板电压，接下来电容阵列中的电容底极板的连接关系需要根据数字码D4、D3、D2和D1一起控制。
(1)如果D4=1，D3=1，D2=1，D1=1，则第二电容阵列的main array中最高权重的电容C的底极板切换到基准电平VREF，其它电容阵列保持不变，如状态51所示，由状态41到状态51开关切换消耗的功耗为CVREF 2/16；
(2)如果D4=1，D3=1，D2=1，D1=0，则第二电容阵列的MSB array中最高权重的电容C的底极板切换到共模电平VCM，其它电容阵列保持不变，如状态52所示，由状态41到状态52开关切换消耗的功耗为CVREF 2/16；
(3)如果D4=1，D3=1，D2=0，D1=1，则第二电容阵列的main array中最高权重的电容C的底极板切换到共模电平VCM，其它电容阵列保持不变，如状态53所示，由状态42到状态53开关切换消耗的功耗为CVREF 2/16；
(4)如果D4=1，D3=1，D2=0，D1=0，则第二电容阵列的MSB array中最高权重的电容C的底极板切换到地电平VSS，其它电容阵列保持不变，如状态54所示，由状态42到状态54开关切换消耗的功耗为CVREF 2/16；
(5)如果D4=1，D3=0，D2=1，D1=1，则第一电容阵列的main array中最高权重的电容C的底极板切换到地电平VSS，其它电容阵列保持不变，如状态55所示，由状态43到状态55开关切换消耗的功耗为CVREF 2/16；
(6)如果D4=1，D3=0，D2=1，D1=0，则第一电容阵列的MSB array中最高权重的电容C的底极板切换到共模电平VCM，其它电容阵列保持不变，如状态56所示，由状态43到状态56开关切换消耗的功耗为CVREF 2/16；
(7)如果D4=1，D3=0，D2=0，D1=1，则第一电容阵列的main array中最高权重的电容C的底极板切换到共模电平VCM，其它电容阵列保持不变，如状态57所示，由状态44到状态57开关切换消耗的功耗为CVREF 2/16；
(8)如果D4=1，D3=0，D2=0，D1=0，则第一电容阵列的MSB array中最高权重的电容C的底极板切换到基准电平VREF，其它电容阵列保持不变，如状态58所示，由状态44到状态58开关切换消耗的功耗为CVREF 2/16；
步骤6：进行第五次比较，通过步骤5得到的电容阵列顶极板电压，如果比较器CMP1输出为1，则最低有效位D0=1，如果比较器CMP1输出为0，则最低有效位D0=0。至此，5位低功耗的SAR ADC电容阵列开关切换过程结束。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (8)

1.一种用于传感器的低功耗电容阵列，其特征在于，包括第一电容阵列、第二电容阵列、第三电容阵列、第四电容阵列、比较器CMP1、比较器CMP2、4个采样开关、4个电平切换开关组和数字逻辑；输入信号VIP通过采样开关1和采样开关3分别连接到第一电容阵列和第三电容阵列的顶极板，输入信号VIN通过采样开关2和采样开关4分别连接到第二电容阵列和第四电容阵列的顶极板；所述第一电容阵列的顶极板与比较器CMP1的同相输入端相连，第二电容阵列的顶极板与比较器CMP1的反相输入端相连，第三电容阵列的顶极板与比较器CMP2的同相输入端相连，第四电容阵列的顶极板与比较器CMP2的反相输入端相连；所述第一电容阵列、第二电容阵列、第三电容阵列、第四电容阵列的电容的底极板分别与第一电平切换开关组、第二电平切换开关组、第三电平切换开关组、第四电平切换开关组的一端相接；所述电平切换开关组的另一端连接基准电平VREF、地电平VSS和共模电平VCM；所述数字逻辑与比较器CMP1、比较器CMP2分别连接。
2.根据权利要求1所述的一种用于传感器的低功耗电容阵列，其特征在于，所述第一电容阵列、第二电容阵列、第三电容阵列和第四电容阵列的最高位电容权重值均拆分成除最高位外一样的电容阵列，称为MSB array，其它电容阵列称为main array。
3.根据权利要求2所述的一种用于传感器的低功耗电容阵列，其特征在于，所述第一电容阵列、第二电容阵列、第三电容阵列和第四电容阵列的MSB array和main array结构完全相同，均由二进制权重值为C、C、2C……2N-5C的N-3个电容组成。
4.根据权利要求1所述的一种用于传感器的低功耗电容阵列，其特征在于，所述第一电平切换开关组与第一电容阵列的底极板连接的2N-6个电平切换开关为单刀三掷开关，第二电平切换开关组与第二电容阵列的底极板连接的2N-6个电平切换开关为单刀三掷开关，第三电平切换开关组与第三电容阵列的底极板连接的2N-6个电平切换开关为单刀三掷开关，第四电平切换开关组与第四电容阵列的底极板连接的2N-6个电平切换开关为单刀三掷开关。
5.根据权利要求1-4任一所述的一种用于传感器的低功耗电容阵列的切换方法，其特征在于，包括对于输入信号VIP和VIN，经过N次比较后，得到N位数字输出码，分为采样和转换两个阶段，具体包括以下步骤：
步骤S1:在采样阶段，输入信号VIP通过采样开关连接到第一电容阵列的顶极板和第三电容阵列的顶极板，输入信号VIN通过采样开关连接到第二电容阵列的顶极板和第四电容阵列的顶极板；第一电容阵列和第四电容阵列的底极板接VREF，第二电容阵列和第三电容阵列的底极板接VSS;
步骤S2:在转换阶段，将采样开关断开，同时比较器CMP1和CMP2分别直接对保持在电容阵列顶极板的输入信号VIP和VIN进行第一次比较，如果VIP大于VIN，比较器CMP1输出为1，比较器CMP2输出为0，那么通过数字逻辑产生使能信号使比较器CMP1工作，CMP2不工作，此时最高有效位为DN-1=1，并且第一电容阵列和第二电容阵列的全部电容的底极板连接到共模电平VCM，其它电容阵列保持不变；如果VIP小于VIN，比较器CMP1输出为0，比较器CMP2输出为1，那么通过数字逻辑产生使能信号使比较器CMP2工作，CMP1不工作，此时最高有效位为DN-1=0，并且第三电容阵列和第四电容阵列的全部电容的底极板连接到共模电平VCM，其它电容阵列保持不变;
步骤S3:进行第二次比较，通过步骤2得到的电容阵列顶极板电压，接下来电容阵列中的电容底极板的连接关系需要根据数字码DN-1和DN-2一起控制；
步骤S4:进行第三次比较，通过步骤3得到的电容阵列顶极板电压，接下来电容阵列中的电容底极板的连接关系需要根据数字码DN-1、DN-2和DN-3一起控制;
步骤S5:进行第四次比较，通过步骤4得到的电容阵列顶极板电压，接下来电容阵列中的电容底极板的连接关系需要根据数字码DN-1、DN-2、DN-3和DN-4一起控制;
步骤S6:在接下来的转换过程中按照步骤5中的情况说明对电容阵列中的电容依次进行切换直到输出最后一位数字码。
6.根据权利要求5所述的一种用于传感器的低功耗电容阵列的切换方法，其特征在于，所述步骤S3具体为：
如果DN-1=1，DN-2=1，则第一电容阵列的全部电容的底极板切换到地电平VSS，其它电容阵列保持不变；
如果DN-1=1，DN-2=0，则第二电容阵列的全部电容的底极板切换到地电平VSS，其它电容阵列保持不变；
如果DN-1=0，DN-2=1，则第三电容阵列的全部电容的底极板切换到地电平VSS，其它电容阵列保持不变；
如果DN-1=0，DN-2=0，则第四电容阵列的全部电容的底极板切换到地电平VSS，其它电容阵列保持不变。
7.根据权利要求5所述的一种用于传感器的低功耗电容阵列的切换方法，其特征在于，所述步骤S4具体为：
如果DN-1=1，DN-2=1，DN-3=1，则第二电容阵列的MSB array的电容的底极板切换到基准电平VREF，其它电容阵列保持不变；
如果DN-1=1，DN-2=1，DN-3=0，则第二电容阵列的main array的电容的底极板切换到地电平VSS，其它电容阵列保持不变；
如果DN-1=1，DN-2=0，DN-3=1，则第一电容阵列的MSB array的电容的底极板切换到地电平VSS，其它电容阵列保持不变；
如果DN-1=1，DN-2=0，DN-3=0，则第一电容阵列的main array的电容的底极板切换到基准电平VREF，其它电容阵列保持不变；
如果DN-1=0，DN-2=1，DN-3=1，则第四电容阵列的MSB array的电容的底极板切换到基准电平VREF，其它电容阵列保持不变；
如果DN-1=0，DN-2=1，DN-3=0，则第四电容阵列的main array的电容的底极板切换到地电平VSS，其它电容阵列保持不变；
如果DN-1=0，DN-2=0，DN-3=1，则第三电容阵列的MSB array的电容的底极板切换到地电平VSS，其它电容阵列保持不变；
如果DN-1=0，DN-2=0，DN-3=0，则第三电容阵列的main array的电容的底极板切换到基准电平VREF，其它电容阵列保持不变。
8.根据权利要求5所述的一种用于传感器的低功耗电容阵列的切换方法，其特征在于，所述步骤S5具体为：
如果DN-1=1，DN-2=1，DN-3=1，DN-4=1，则第二电容阵列的main array中最高权重的电容的底极板切换到基准电平VREF，其它电容阵列保持不变；
如果DN-1=1，DN-2=1，DN-3=1，DN-4=0，则第二电容阵列的MSB array中最高权重的电容的底极板切换到共模电平VCM，其它电容阵列保持不变；
如果DN-1=1，DN-2=1，DN-3=0，DN-4=1，则第二电容阵列的main array中最高权重的电容的底极板切换到共模电平VCM，其它电容阵列保持不变；
如果DN-1=1，DN-2=1，DN-3=0，DN-4=0，则第二电容阵列的MSB array中最高权重的电容的底极板切换到地电平VSS，其它电容阵列保持不变；
如果DN-1=1，DN-2=0，DN-3=1，DN-4=1，则第一电容阵列的main array中最高权重的电容的底极板切换到地电平VSS，其它电容阵列保持不变；
如果DN-1=1，DN-2=0，DN-3=1，DN-4=0，则第一电容阵列的MSB array中最高权重的电容的底极板切换到共模电平VCM，其它电容阵列保持不变；
如果DN-1=1，DN-2=0，DN-3=0，DN-4=1，则第一电容阵列的main array中最高权重的电容的底极板切换到共模电平VCM，其它电容阵列保持不变；
如果DN-1=1，DN-2=0，DN-3=0，DN-4=0，则第一电容阵列的MSB array中最高权重的电容的底极板切换到基准电平VREF，其它电容阵列保持不变；
如果DN-1=0，DN-2=1，DN-3=1，DN-4=1，则第四电容阵列的main array中最高权重的电容的底极板切换到基准电平VREF，其它电容阵列保持不变；
如果DN-1=0，DN-2=1，DN-3=1，DN-4=0，则第四电容阵列的MSB array中最高权重的电容的底极板切换到共模电平VCM，其它电容阵列保持不变；
如果DN-1=0，DN-2=1，DN-3=0，DN-4=1，则第四电容阵列的main array中最高权重的电容的底极板切换到共模电平VCM，其它电容阵列保持不变；
如果DN-1=0，DN-2=1，DN-3=0，DN-4=0，则第四电容阵列的MSB array中最高权重的电容的底极板切换到地电平VSS，其它电容阵列保持不变；
如果DN-1=0，DN-2=0，DN-3=1，DN-4=1，则第三电容阵列的main array中最高权重的电容的底极板切换到地电平VSS，其它电容阵列保持不变；
如果DN-1=0，DN-2=0，DN-3=1，DN-4=0，则第三电容阵列的MSB array中最高权重的电容的底极板切换到共模电平VCM，其它电容阵列保持不变；
如果DN-1=0，DN-2=0，DN-3=0，DN-4=1，则第三电容阵列的main array中最高权重的电容的底极板切换到共模电平VCM，其它电容阵列保持不变；
如果DN-1=0，DN-2=0，DN-3=0，DN-4=0，则第三电容阵列的MSB array中最高权重的电容的底极板切换到基准电平VREF，其它电容阵列保持不变。
CN202210076569.0A 2022-01-24 2022-01-24 一种用于传感器的低功耗电容阵列及其切换方法 Active CN114499533B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210076569.0A CN114499533B (zh) 2022-01-24 一种用于传感器的低功耗电容阵列及其切换方法
PCT/CN2022/074483 WO2023137789A1 (zh) 2022-01-24 2022-01-28 一种用于传感器的低功耗电容阵列及其切换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210076569.0A CN114499533B (zh) 2022-01-24 一种用于传感器的低功耗电容阵列及其切换方法

Publications (2)

Publication Number Publication Date
CN114499533A true CN114499533A (zh) 2022-05-13
CN114499533B CN114499533B (zh) 2024-05-31

Family

ID=

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362939B1 (en) * 2014-12-31 2016-06-07 Texas Instruments Incorporated Reduction of input dependent capacitor DAC switching current in flash-SAR analog-to-digital converters
US20170033800A1 (en) * 2015-07-30 2017-02-02 National University Of Singapore Symmetrical capacitor arrays succesive approximation register (sar) analog-to-digital converter (adc)
CN108718197A (zh) * 2018-08-14 2018-10-30 江南大学 一种低功耗的sar adc电容阵列及其开关切换方法
CN111641413A (zh) * 2020-07-27 2020-09-08 东南大学 一种高能效sar adc的电容阵列开关方法
CN111669180A (zh) * 2020-07-18 2020-09-15 福州大学 基于Vcm的超低功耗SAR ADC开关切换结构及其开关切换方法
CN111669179A (zh) * 2020-07-18 2020-09-15 福州大学 用于sar adc电容阵列的新型单向开关切换电路及其控制方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362939B1 (en) * 2014-12-31 2016-06-07 Texas Instruments Incorporated Reduction of input dependent capacitor DAC switching current in flash-SAR analog-to-digital converters
US20170033800A1 (en) * 2015-07-30 2017-02-02 National University Of Singapore Symmetrical capacitor arrays succesive approximation register (sar) analog-to-digital converter (adc)
CN108718197A (zh) * 2018-08-14 2018-10-30 江南大学 一种低功耗的sar adc电容阵列及其开关切换方法
CN111669180A (zh) * 2020-07-18 2020-09-15 福州大学 基于Vcm的超低功耗SAR ADC开关切换结构及其开关切换方法
CN111669179A (zh) * 2020-07-18 2020-09-15 福州大学 用于sar adc电容阵列的新型单向开关切换电路及其控制方法
CN111641413A (zh) * 2020-07-27 2020-09-08 东南大学 一种高能效sar adc的电容阵列开关方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈寿昌等: "用于SAR ADC的低功耗数模转换器设计", 微电子学, vol. 45, no. 2, 30 April 2015 (2015-04-30), pages 169 - 173 *

Also Published As

Publication number Publication date
WO2023137789A1 (zh) 2023-07-27

Similar Documents

Publication Publication Date Title
CN105391451B (zh) 一种逐次逼近型模数转换器及其模数转换时开关切换方法
CN109039332B (zh) 一种逐次逼近型模数转换器及其低功耗开关算法
CN108306644B (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
US11418209B2 (en) Signal conversion circuit utilizing switched capacitors
CN111371457B (zh) 一种模数转换器及应用于sar adc的三电平开关方法
CN110380730B (zh) 一种应用于低电压sar adc的电容阵列开关方法
CN111641413B (zh) 一种高能效sar adc的电容阵列开关方法
CN112367084B (zh) 一种基于终端电容复用的逐次逼近型模数转换器量化方法
CN109379082B (zh) 一种逐次逼近模数转换器
CN111130550B (zh) 一种逐次逼近寄存器型模数转换器及其信号转换方法
CN112583409B (zh) 一种应用于逐次逼近型模数转换器及其三电平开关方法
KR20190071536A (ko) 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
CN111934689B (zh) 一种高精度模数转换器及转换方法
CN108111171B (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
KR101056380B1 (ko) Ｓａｒ 아날로그 디지털 변환기
CN107395205B (zh) 基于非对称型差分电容阵列的逐次逼近型模数转换器
CN114499533B (zh) 一种用于传感器的低功耗电容阵列及其切换方法
CN114499533A (zh) 一种用于传感器的低功耗电容阵列及其切换方法
CN112968704B (zh) 基于暂态电容切换方式的逐次逼近型模数转换器量化方法
CN109768800B (zh) 一种基于电荷再分配的超低功耗逐次逼近型模数转换器
CN109936370B (zh) 一种应用于sar adc的低功耗开关算法
CN109660259B (zh) 恒定输出共模电压的逐次逼近型模数转换器及其开关方法
CN109039338B (zh) 差分电容阵列及其开关切换方法
CN110198167B (zh) 一种非对称的sar adc电容开关时序电路及方法
CN109245771B (zh) 一种逐次逼近型数模转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant